JP2002368015A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2002368015A JP2002368015A JP2001171489A JP2001171489A JP2002368015A JP 2002368015 A JP2002368015 A JP 2002368015A JP 2001171489 A JP2001171489 A JP 2001171489A JP 2001171489 A JP2001171489 A JP 2001171489A JP 2002368015 A JP2002368015 A JP 2002368015A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- plane
- effect transistor
- single crystal
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、積層欠陥の影響によるデバイス特
性の異方性が回避できるSiC電界効果トランジスタを提
供することを目的とする。 【解決手段】 積層欠陥を有する炭化珪素単結晶基板上
に形成してなるトランジスタであって、前記基板内に存
在する積層欠陥線密度が500ヶ/cm以下であることを特徴
とする電界効果トランジスタ。
性の異方性が回避できるSiC電界効果トランジスタを提
供することを目的とする。 【解決手段】 積層欠陥を有する炭化珪素単結晶基板上
に形成してなるトランジスタであって、前記基板内に存
在する積層欠陥線密度が500ヶ/cm以下であることを特徴
とする電界効果トランジスタ。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素(SiC)単
結晶基板にエピタキシャル成長あるいはイオン注入によ
って形成された導電層上に作成される電界効果トランジ
スタに関するものである。
結晶基板にエピタキシャル成長あるいはイオン注入によ
って形成された導電層上に作成される電界効果トランジ
スタに関するものである。
【０００２】
【従来の技術】炭化珪素(SiC)は、耐熱性及び機械的強
度に優れ、物理的、化学的に安定なことから、耐環境性
半導体材料として注目されている。また、近年、高周波
高耐圧電子デバイス等の基板ウェハとして、SiC単結晶
ウェハの需要が高まっている。
度に優れ、物理的、化学的に安定なことから、耐環境性
半導体材料として注目されている。また、近年、高周波
高耐圧電子デバイス等の基板ウェハとして、SiC単結晶
ウェハの需要が高まっている。
【０００３】SiC単結晶ウェハを用いて電力デバイス、
高周波デバイスなどを作製する場合には、通常、ウェハ
上に熱CVD法(熱化学蒸着法)と呼ばれる方法を用いてSiC
薄膜をエピタキシャル成長させたり、イオン注入法によ
り直接ドーパントを打ち込むのが一般的である。
高周波デバイスなどを作製する場合には、通常、ウェハ
上に熱CVD法(熱化学蒸着法)と呼ばれる方法を用いてSiC
薄膜をエピタキシャル成長させたり、イオン注入法によ
り直接ドーパントを打ち込むのが一般的である。
【０００４】この際、SiCウェハの面方位としては、通
常(0001)面あるいは(000-1)面が用いられるが、これら
の面にはマイクロパイプと呼ばれる貫通転位が50〜100
個/cm2程度存在し、イオン注入法においてはもとより、
エピタキシャル成長においてもマイクロパイプはそのま
ま引き継がれる。マイクロパイプの上に作成されたデバ
イスは特性が劣化することが知られており(例えば、T.
Kimoto, et al., IEEE Tran. Electron. Devices 46(3)
pp.471-477, 1999)、マイクロパイプの低減が急務とな
っている。一方、Takahashiらは、<1-100>方向あるいは
<11-20>方向に成長したSiC単結晶には、マイクロパイプ
が存在しないことを示しており(J. Takahashi, et al.,
J. Cryst. Growth 135, 1994)、さらに、Yanoらは、(1
1-20)面を持つウェハに成長したエピタキシャル薄膜を
用いてMOSデバイスを試作し、4H-SiCの場合、従来の(00
01)面を用いた場合に比べ、電子移動度が約20倍になる
ことを示す(H. Yano, et al., Mater. Sci. Forum 338-
342, 2000)など、(11-20)面を持つウェハ上に成長した
エピタキシャル薄膜に対する注目が高まっている。
常(0001)面あるいは(000-1)面が用いられるが、これら
の面にはマイクロパイプと呼ばれる貫通転位が50〜100
個/cm2程度存在し、イオン注入法においてはもとより、
エピタキシャル成長においてもマイクロパイプはそのま
ま引き継がれる。マイクロパイプの上に作成されたデバ
イスは特性が劣化することが知られており(例えば、T.
Kimoto, et al., IEEE Tran. Electron. Devices 46(3)
pp.471-477, 1999)、マイクロパイプの低減が急務とな
っている。一方、Takahashiらは、<1-100>方向あるいは
<11-20>方向に成長したSiC単結晶には、マイクロパイプ
が存在しないことを示しており(J. Takahashi, et al.,
J. Cryst. Growth 135, 1994)、さらに、Yanoらは、(1
1-20)面を持つウェハに成長したエピタキシャル薄膜を
用いてMOSデバイスを試作し、4H-SiCの場合、従来の(00
01)面を用いた場合に比べ、電子移動度が約20倍になる
ことを示す(H. Yano, et al., Mater. Sci. Forum 338-
342, 2000)など、(11-20)面を持つウェハ上に成長した
エピタキシャル薄膜に対する注目が高まっている。
【０００５】しかしながら、6H-SiCの場合、<1-100>方
向に成長したSiC結晶の(1-100)面においては(000-1)面
の約1000倍、<11-20>方向に成長したSiC結晶の(11-20)
面においても約100倍の積層欠陥と呼ばれる欠陥が存在
し、4H-SiCにおいても、6Hの場合の1/10程度にはなる
が、同様に積層欠陥が存在する。このようなウェハ上に
エピタキシャル成長を行っても、積層欠陥は引き継がれ
ると考えられ、これらの面上に形成されたデバイスに悪
影響を及ぼすことが懸念されている。実際に、積層欠陥
線密度が5000ヶ/cm程度であるSiC結晶を基板として用い
た場合、積層欠陥を横切らない(積層欠陥と平行)方向へ
電流を流した場合には正常なデバイス動作を行うが、横
切る(積層欠陥と垂直)方向へ電流を流した場合には、電
流の絶対値が積層欠陥と平行方向の場合の1/100〜1/100
0程度しか得られず、デバイスとして正常な動作をしな
くなることが、実験において確認されている。すなわ
ち、積層欠陥線密度が5000ヶ/cm程度であると、デバイ
ス特性に異方性が生じ、電流方向が積層欠陥方向と垂直
になるデバイスは形成できなくなり、デバイス設計の自
由度が非常に小さくなる。
向に成長したSiC結晶の(1-100)面においては(000-1)面
の約1000倍、<11-20>方向に成長したSiC結晶の(11-20)
面においても約100倍の積層欠陥と呼ばれる欠陥が存在
し、4H-SiCにおいても、6Hの場合の1/10程度にはなる
が、同様に積層欠陥が存在する。このようなウェハ上に
エピタキシャル成長を行っても、積層欠陥は引き継がれ
ると考えられ、これらの面上に形成されたデバイスに悪
影響を及ぼすことが懸念されている。実際に、積層欠陥
線密度が5000ヶ/cm程度であるSiC結晶を基板として用い
た場合、積層欠陥を横切らない(積層欠陥と平行)方向へ
電流を流した場合には正常なデバイス動作を行うが、横
切る(積層欠陥と垂直)方向へ電流を流した場合には、電
流の絶対値が積層欠陥と平行方向の場合の1/100〜1/100
0程度しか得られず、デバイスとして正常な動作をしな
くなることが、実験において確認されている。すなわ
ち、積層欠陥線密度が5000ヶ/cm程度であると、デバイ
ス特性に異方性が生じ、電流方向が積層欠陥方向と垂直
になるデバイスは形成できなくなり、デバイス設計の自
由度が非常に小さくなる。
【０００６】上述のYanoらの結果は、c軸方向に成長し
たSiC単結晶をc軸と平行、いわゆる縦切りして得た(11-
20)面のウェハを用いた結果であり、この場合は、ウェ
ハ内に積層欠陥が存在しないため、その影響を考慮する
必要がない。しかし、縦切りによって大口径の(1-100)
面あるいは(11-20)面をもつウェハを得るためには、そ
の口径と同じ長さ以上c軸方向へSiCを成長させ、かつ太
くする必要があり、技術的に困難である。そこで、(1-1
00)面あるいは(11-20)面が出ているウェハを種結晶とし
て、<1-100>方向あるいは<11-20>方向へ口径拡大成長を
して単結晶を育成し、これからウェハを作成する方が現
実的であるが、この場合には、上述したように、積層欠
陥の問題が不可避である。
たSiC単結晶をc軸と平行、いわゆる縦切りして得た(11-
20)面のウェハを用いた結果であり、この場合は、ウェ
ハ内に積層欠陥が存在しないため、その影響を考慮する
必要がない。しかし、縦切りによって大口径の(1-100)
面あるいは(11-20)面をもつウェハを得るためには、そ
の口径と同じ長さ以上c軸方向へSiCを成長させ、かつ太
くする必要があり、技術的に困難である。そこで、(1-1
00)面あるいは(11-20)面が出ているウェハを種結晶とし
て、<1-100>方向あるいは<11-20>方向へ口径拡大成長を
して単結晶を育成し、これからウェハを作成する方が現
実的であるが、この場合には、上述したように、積層欠
陥の問題が不可避である。
【０００７】
【発明が解決しようとする課題】本発明は、上記問題点
である積層欠陥の影響によるデバイス特性の異方性が回
避できるSiC電界効果トランジスタを提供することを目
的とする。
である積層欠陥の影響によるデバイス特性の異方性が回
避できるSiC電界効果トランジスタを提供することを目
的とする。
【０００８】
【課題を解決するための手段】積層欠陥の密度は、種結
晶から単結晶を成長し、その単結晶から種結晶を切り出
して再び単結晶を成長する、その繰り返し回数が少ない
程、また、同一単結晶からのウェハでも種結晶に近い部
分から切り出す程、その値が小さいことが知られてい
る。そこで、積層欠陥線密度がある値以下になっていれ
ば、上述のようなデバイス特性の異方性が現れない可能
性も考えられ、その可能性を確認することが、(1-100)
面あるいは(11-20)面上のデバイスの実用化に重要とな
ってきた。
晶から単結晶を成長し、その単結晶から種結晶を切り出
して再び単結晶を成長する、その繰り返し回数が少ない
程、また、同一単結晶からのウェハでも種結晶に近い部
分から切り出す程、その値が小さいことが知られてい
る。そこで、積層欠陥線密度がある値以下になっていれ
ば、上述のようなデバイス特性の異方性が現れない可能
性も考えられ、その可能性を確認することが、(1-100)
面あるいは(11-20)面上のデバイスの実用化に重要とな
ってきた。
【０００９】そこで、<1-100>方向あるいは<11-20>方向
に成長したSiCウェハの(1-100)面あるいは(11-20)面、
さらには、それらの面にエピタキシャル成長を行った面
では、マイクロパイプが存在せず、MOSの電子移動度も
向上し、歩留りと素子特性の両方を改善する有効な方法
であるため、積層欠陥の影響によるデバイス特性の異方
性について、鋭意検討を加えた。
に成長したSiCウェハの(1-100)面あるいは(11-20)面、
さらには、それらの面にエピタキシャル成長を行った面
では、マイクロパイプが存在せず、MOSの電子移動度も
向上し、歩留りと素子特性の両方を改善する有効な方法
であるため、積層欠陥の影響によるデバイス特性の異方
性について、鋭意検討を加えた。
【００１０】なお、ここで、線欠陥密度というのは、積
層欠陥の方向に対して垂直方向の単位長さ(通常1cm)当
りの欠陥密度のことである。
層欠陥の方向に対して垂直方向の単位長さ(通常1cm)当
りの欠陥密度のことである。
【００１１】本発明は、<1-100>方向あるいは<11-20>方
向に成長したSiC結晶の(1-100)面あるいは(11-20)面、
さらにはそれらの面にエピタキシャル成長を行った面上
にデバイスを形成する際に、基板の積層欠陥密度がある
値以下であれば、上記課題を解決できることを見いだ
し、完成したものである。
向に成長したSiC結晶の(1-100)面あるいは(11-20)面、
さらにはそれらの面にエピタキシャル成長を行った面上
にデバイスを形成する際に、基板の積層欠陥密度がある
値以下であれば、上記課題を解決できることを見いだ
し、完成したものである。
【００１２】即ち、本発明は、(1) 積層欠陥を有する
炭化珪素単結晶基板上に形成してなるトランジスタで、
基板内に存在する積層欠陥線密度が500ヶ/cm以下である
ことを特徴とする電界効果トランジスタ、(2) 前記炭
化珪素単結晶の面方位が(11-20)面である(1)記載の電界
効果トランジスタ、(3) 前記炭化珪素単結晶の面方位
が(1-100)面である(1)記載の電界効果トランジスタ、で
ある。
炭化珪素単結晶基板上に形成してなるトランジスタで、
基板内に存在する積層欠陥線密度が500ヶ/cm以下である
ことを特徴とする電界効果トランジスタ、(2) 前記炭
化珪素単結晶の面方位が(11-20)面である(1)記載の電界
効果トランジスタ、(3) 前記炭化珪素単結晶の面方位
が(1-100)面である(1)記載の電界効果トランジスタ、で
ある。
【００１３】
【発明の実施の形態】まず、デバイス動作に及ぼす積層
欠陥の影響について述べる。SiCウェハ内に存在する積
層欠陥は、線状のトラップになると考えられ、ここに電
子がトラップされると、周囲に空乏層が形成されてポテ
ンシャルが高くなり、電子の流れすなわち電流に対する
障壁になると考えられる。したがって、このようなトラ
ップが存在する基板にデバイスを作成した場合、積層欠
陥を横切る方向への電流は、このポテンシャルの影響で
流れにくくなり、前記のような異方性が生じる。この異
方性は、積層欠陥線密度がゼロであれば現われないはず
であるが、結晶成長上困難であるため、異方性が現われ
ない線欠陥密度の上限値を確認し、結晶成長の段階でそ
の値以下に欠陥密度を抑えておくことが重要となる。そ
こで、電界効果トランジスタを考えた場合、ソース-ド
レイン間に積層欠陥が存在しない程度にまでその密度が
低減できていれば、異方性が回避できると判断した。こ
れは、通常ソース・ドレイン間隔は10μm程度であり、こ
の間に1本の積層欠陥が存在すれば、その線密度は1000
ヶ/cmであることから、この値の1/2、すなわち500ヶ/cm
以下であれば、積層欠陥は、実効的にソース・ドレイン
間には存在しないと考えられる。実際に、積層欠陥密度
が500ヶ/cm程度の単結晶の作成は可能であり、そのよう
な単結晶基板上にデバイスを形成したところ、異方性は
現われず、かつ、通常試作されている(0001)面上のデバ
イスと同等の特性が得られ、このことから積層欠陥が影
響せず良好なデバイス特性が得られていることが確認で
きた。<1-100>方向あるいは<11-20>方向に成長した結晶
の(1-100)面あるいは(11-20)面は、c軸方向に成長した
結晶の縦切りよりも、大口径化が容易であり、したがっ
てウェハのコストを下げることができ、その点でも本発
明による意義は大きい。
欠陥の影響について述べる。SiCウェハ内に存在する積
層欠陥は、線状のトラップになると考えられ、ここに電
子がトラップされると、周囲に空乏層が形成されてポテ
ンシャルが高くなり、電子の流れすなわち電流に対する
障壁になると考えられる。したがって、このようなトラ
ップが存在する基板にデバイスを作成した場合、積層欠
陥を横切る方向への電流は、このポテンシャルの影響で
流れにくくなり、前記のような異方性が生じる。この異
方性は、積層欠陥線密度がゼロであれば現われないはず
であるが、結晶成長上困難であるため、異方性が現われ
ない線欠陥密度の上限値を確認し、結晶成長の段階でそ
の値以下に欠陥密度を抑えておくことが重要となる。そ
こで、電界効果トランジスタを考えた場合、ソース-ド
レイン間に積層欠陥が存在しない程度にまでその密度が
低減できていれば、異方性が回避できると判断した。こ
れは、通常ソース・ドレイン間隔は10μm程度であり、こ
の間に1本の積層欠陥が存在すれば、その線密度は1000
ヶ/cmであることから、この値の1/2、すなわち500ヶ/cm
以下であれば、積層欠陥は、実効的にソース・ドレイン
間には存在しないと考えられる。実際に、積層欠陥密度
が500ヶ/cm程度の単結晶の作成は可能であり、そのよう
な単結晶基板上にデバイスを形成したところ、異方性は
現われず、かつ、通常試作されている(0001)面上のデバ
イスと同等の特性が得られ、このことから積層欠陥が影
響せず良好なデバイス特性が得られていることが確認で
きた。<1-100>方向あるいは<11-20>方向に成長した結晶
の(1-100)面あるいは(11-20)面は、c軸方向に成長した
結晶の縦切りよりも、大口径化が容易であり、したがっ
てウェハのコストを下げることができ、その点でも本発
明による意義は大きい。
【００１４】
【実施例】(実施例1)図1は、電界効果トランジスタを形
成するために、<11-20>方向に成長したSiC単結晶ウェハ
の(11-20)面上にエピタキシャル成長を行った基板の断
面図である。1がSiCウェハ、2がエピタキシャル成長し
たSiCバッファ層で、基板の荒れ、ひずみ等の影響を上
方へ伝えないようにするものである。3がエピタキシャ
ル成長したSiC活性層で、この例では、窒素がドーピン
グしてあり、電流が流れるようになっている。ここで、
SiCウェハ内の積層欠陥線密度は、500ヶ/cm以下であ
る。このようなSiCウェハは、c軸方向に成長したSiC単
結晶をc軸と平行に切断し、それを種結晶として<11-20>
方向に成長したSiC単結晶から切り出すことによって、
得ることができる。このような基板の上に作成した電界
効果トランジスタのドレイン電圧-ドレイン電流特性に
ついて、電流の流れる方向が<1-100>方向(積層欠陥と平
行)の場合を図2(a)に、<0001>方向(積層欠陥と垂直)の
場合を図2(b)に示す。電流の流れる方向による特性の差
はなく、さらに、通常の(0001)面上に形成した電界効果
トランジスタと同様の特性を示しており、ピンチオフ特
性も良好で、積層欠陥による影響は現われていないこと
が分かる。
成するために、<11-20>方向に成長したSiC単結晶ウェハ
の(11-20)面上にエピタキシャル成長を行った基板の断
面図である。1がSiCウェハ、2がエピタキシャル成長し
たSiCバッファ層で、基板の荒れ、ひずみ等の影響を上
方へ伝えないようにするものである。3がエピタキシャ
ル成長したSiC活性層で、この例では、窒素がドーピン
グしてあり、電流が流れるようになっている。ここで、
SiCウェハ内の積層欠陥線密度は、500ヶ/cm以下であ
る。このようなSiCウェハは、c軸方向に成長したSiC単
結晶をc軸と平行に切断し、それを種結晶として<11-20>
方向に成長したSiC単結晶から切り出すことによって、
得ることができる。このような基板の上に作成した電界
効果トランジスタのドレイン電圧-ドレイン電流特性に
ついて、電流の流れる方向が<1-100>方向(積層欠陥と平
行)の場合を図2(a)に、<0001>方向(積層欠陥と垂直)の
場合を図2(b)に示す。電流の流れる方向による特性の差
はなく、さらに、通常の(0001)面上に形成した電界効果
トランジスタと同様の特性を示しており、ピンチオフ特
性も良好で、積層欠陥による影響は現われていないこと
が分かる。
【００１５】(比較例)比較例として、 SiCウェハ内の積
層欠陥線密度が、約5000ヶ/cmの場合の電界効果トラン
ジスタのドレイン電圧-ドレイン電流特性について、電
流の流れる方向が<1-100>方向の場合を図3(a)に、<0001
>方向の場合を図3(b)に示す。まず、図3(b)では、電流
の絶対値が2桁程度小さいことが分かる。さらに、良好
なピンチオフ特性も示さず、前述の積層欠陥に起因する
異方性の影響が現われていると判断される。
層欠陥線密度が、約5000ヶ/cmの場合の電界効果トラン
ジスタのドレイン電圧-ドレイン電流特性について、電
流の流れる方向が<1-100>方向の場合を図3(a)に、<0001
>方向の場合を図3(b)に示す。まず、図3(b)では、電流
の絶対値が2桁程度小さいことが分かる。さらに、良好
なピンチオフ特性も示さず、前述の積層欠陥に起因する
異方性の影響が現われていると判断される。
【００１６】本実施例は、<11-20>方向に成長したSiC結
晶の(11-20)面について示したが、<1-100>方向に成長し
たSiC結晶の(1-100)面についても同様であった。また、
本実施例のような金属-半導体電界効果トランジスタ(ME
SFET)のみならず、金属-酸化物-半導体電界効果トラン
ジスタ(MOSFET)や接合トランジスタ(JFET)にも適用でき
ることは明らかである。
晶の(11-20)面について示したが、<1-100>方向に成長し
たSiC結晶の(1-100)面についても同様であった。また、
本実施例のような金属-半導体電界効果トランジスタ(ME
SFET)のみならず、金属-酸化物-半導体電界効果トラン
ジスタ(MOSFET)や接合トランジスタ(JFET)にも適用でき
ることは明らかである。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、<1-100>方向あるいは<11-20>方向に成長したSiC結
晶の(1-100)面あるいは(11-20)面、さらには、それらの
面にエピタキシャル成長を行った面上に、異方性がな
く、電気的特性の優れた電子デバイス等を作製すること
ができる。これらの面は、マイクロパイプが存在しない
ため、製造歩留まりを上げることができる。さらに、<1
-100>方向あるいは<11-20>方向に成長した結晶の(1-10
0)面あるいは(11-20)面は、c軸方向に成長した結晶の縦
切りよりも大口径化が容易であり、ウェハのコスト低減
の効果もある。
ば、<1-100>方向あるいは<11-20>方向に成長したSiC結
晶の(1-100)面あるいは(11-20)面、さらには、それらの
面にエピタキシャル成長を行った面上に、異方性がな
く、電気的特性の優れた電子デバイス等を作製すること
ができる。これらの面は、マイクロパイプが存在しない
ため、製造歩留まりを上げることができる。さらに、<1
-100>方向あるいは<11-20>方向に成長した結晶の(1-10
0)面あるいは(11-20)面は、c軸方向に成長した結晶の縦
切りよりも大口径化が容易であり、ウェハのコスト低減
の効果もある。
【図面の簡単な説明】
【図１】 本発明が適用されるエピタキシャル成長基板
の断面図。
の断面図。
【図２】 本発明の電界効果トランジスタのドレイン電
圧-ドレイン電流特性。
圧-ドレイン電流特性。
【図３】 従来法による電界効果トランジスタのドレイ
ン電圧-ドレイン電流特性。
ン電圧-ドレイン電流特性。
１…SiCウェハ ２…エピタキシャル成長したSiCバッファ層 ３…エピタキシャル成長したSiC活性層
フロントページの続き (72)発明者 矢代 弘克 千葉県富津市新富20−１ 新日本製鐵株式 会社技術開発本部内 (72)発明者 藤本 辰雄 千葉県富津市新富20−１ 新日本製鐵株式 会社技術開発本部内 (72)発明者 勝野 正和 千葉県富津市新富20−１ 新日本製鐵株式 会社技術開発本部内 Ｆターム(参考） 5F102 FA00 GB01 GC01 GD01 GJ02 GK02 GL02 GR01 HC01 5F140 AA00 AA08 BA00 BA02 BA20 BC12
Claims (3)
- 【請求項１】 積層欠陥を有する炭化珪素単結晶基板上
に形成してなるトランジスタであって、前記基板内に存
在する積層欠陥線密度が500ヶ/cm以下であることを特徴
とする電界効果トランジスタ。 - 【請求項２】 前記炭化珪素単結晶の面方位が(11-20)
面である請求項1記載の電界効果トランジスタ。 - 【請求項３】 前記炭化珪素単結晶の面方位が(1-100)
面である請求項1記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171489A JP2002368015A (ja) | 2001-06-06 | 2001-06-06 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171489A JP2002368015A (ja) | 2001-06-06 | 2001-06-06 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368015A true JP2002368015A (ja) | 2002-12-20 |
Family
ID=19013255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171489A Pending JP2002368015A (ja) | 2001-06-06 | 2001-06-06 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009104299A1 (ja) * | 2008-02-22 | 2009-08-27 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2010038547A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000319099A (ja) * | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 |
-
2001
- 2001-06-06 JP JP2001171489A patent/JP2002368015A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000319099A (ja) * | 1999-05-07 | 2000-11-21 | Hiroyuki Matsunami | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009104299A1 (ja) * | 2008-02-22 | 2009-08-27 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2010038547A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4185215B2 (ja) | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 | |
| JP6857786B2 (ja) | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス | |
| Yang et al. | High reverse breakdown voltage Schottky rectifiers without edge termination on Ga2O3 | |
| US6303947B1 (en) | Silicon carbide vertical FET and method for manufacturing the same | |
| EP0799499B1 (en) | Semiconductor device having an insulated gate | |
| EP1306890A2 (en) | Semiconductor substrate and device comprising SiC and method for fabricating the same | |
| JPH039568A (ja) | 炭化珪素半導体装置 | |
| JPH0429368A (ja) | 電界効果トランジスタおよびその製造方法 | |
| WO2020114666A1 (en) | A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same | |
| US11545566B2 (en) | Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement | |
| CN107464841A (zh) | 具有掺杂的外延结构的iii族氮化物半导体器件 | |
| JPWO2001018872A1 (ja) | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 | |
| US10158012B1 (en) | Semiconductor device | |
| JP2001511315A (ja) | シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造 | |
| US20240266419A1 (en) | Semiconductor Device Having Semiconductor Structure with Polarity Inverting Layer | |
| JP2007131504A (ja) | ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス | |
| US9620598B2 (en) | Electronic device including a channel layer including gallium nitride | |
| US20150021623A1 (en) | Enhanced gate dielectric for a field effect device with a trenched gate | |
| JP2011502364A (ja) | 高性能ヘテロ構造ｆｅｔデバイス及び方法 | |
| JP6550869B2 (ja) | 半導体装置 | |
| Radhakrishnan et al. | Demonstration of AlGaN/GaN high-electron-mobility transistors on 100 mm diameter Si (111) by plasma-assisted molecular beam epitaxy | |
| JP2016143780A (ja) | 評価用素子構造および評価方法 | |
| WO2010058561A1 (ja) | 電界効果トランジスタ | |
| JP6553336B2 (ja) | 半導体装置 | |
| JP2002368015A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |