JP2002359472A - Optoelectronic mounting circuit board and mounting board - Google Patents
Optoelectronic mounting circuit board and mounting boardInfo
- Publication number
- JP2002359472A JP2002359472A JP2001162936A JP2001162936A JP2002359472A JP 2002359472 A JP2002359472 A JP 2002359472A JP 2001162936 A JP2001162936 A JP 2001162936A JP 2001162936 A JP2001162936 A JP 2001162936A JP 2002359472 A JP2002359472 A JP 2002359472A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- optoelectronic
- layer
- semiconductor element
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
- C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
- C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W90/724—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】放熱性に優れ、外部電気信号の入力信号の損失
が少ない光電子実装回路基板を提供する。
【解決手段】アルミナ焼結体からなる絶縁層1と、該絶
縁層1よりも低誘電率の誘電体層2とが一体的に積層さ
れてなり、且つ表面及び/又は内部に導体層3が形成さ
れた絶縁基板と、該絶縁基板の一方の表面側に搭載され
た光導波路6及び光半導体素子5と、前記絶縁基板の一
方又は他方の表面に搭載された電子半導体素子7と、前
記絶縁基板の前記誘電体層3上に設けられた外部接続端
子10を具備することを特徴とする。
(57) [Problem] To provide an optoelectronic mounting circuit board excellent in heat dissipation and low in loss of an input signal of an external electric signal. An insulating layer made of an alumina sintered body and a dielectric layer having a lower dielectric constant than the insulating layer are integrally laminated, and a conductor layer is formed on the surface and / or inside thereof. The formed insulating substrate, the optical waveguide 6 and the optical semiconductor element 5 mounted on one surface side of the insulating substrate, and the electronic semiconductor element 7 mounted on one or the other surface of the insulating substrate; An external connection terminal 10 provided on the dielectric layer 3 of the substrate is provided.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光半導体素子と電
子半導体素子及び/又は光電子半導体素子が実装され、
高周波信号に適用可能な光電子実装回路基板及び実装基
板に関する。The present invention relates to an optical semiconductor device, an electronic semiconductor device and / or an optoelectronic semiconductor device mounted thereon.
The present invention relates to an opto-electronic mounting circuit board and a mounting board applicable to high frequency signals.
【0002】[0002]
【従来技術】近年のマルチメディアの普及に伴い、膨大
な画像データの送受信が必要になり、高速動作が求めら
れる電子機器に対して高周波信号処理は必須になってい
る。一方で、高速、大容量の送受信が可能な光通信が注
目を集めているが、電子半導体素子やマルチチップモジ
ュール間を光導波路で複雑に接続している為、導波路を
頻繁に交差させる必要が生じ、光信号と電気信号処理を
同一の実装基板で行うことによる装置の小型化や、複雑
な光インターコネクションに対応する為に、セラミック
基板上に光導波路を形成すると同時に、光半導体素子や
電子半導体素子等を実装した光電子実装回路が用いられ
ている。2. Description of the Related Art With the spread of multimedia in recent years, it has become necessary to transmit and receive enormous amounts of image data, and high-frequency signal processing is indispensable for electronic equipment that requires high-speed operation. On the other hand, optical communication capable of high-speed, large-capacity transmission / reception has been attracting attention. However, since electronic semiconductor elements and multi-chip modules are complicatedly connected by optical waveguides, it is necessary to frequently cross waveguides. In order to cope with the downsizing of the device by performing the optical signal and the electric signal processing on the same mounting substrate and to cope with complicated optical interconnection, an optical semiconductor element and Optoelectronic mounting circuits on which electronic semiconductor elements and the like are mounted are used.
【0003】このような光電子実装回路が設けられたセ
ラミック配線基板は、高集積化や高周波化に伴う発熱量
の増加に伴い、高い放熱性が必要とされるとともに、演
算速度の高速化の要求により、導体の低抵抗が要求され
ており、比較的熱伝導率が高く、信頼性に優れたアルミ
ナを絶縁基板とし、その表面又は内部にWやMo等の高
融点金属からなる導体層を被着形成したセラミック配線
基板が多用されている。A ceramic wiring board provided with such an optoelectronic mounting circuit is required to have high heat dissipation with an increase in the amount of heat generated by high integration and high frequency operation, as well as to increase the operation speed. Therefore, low resistance of conductors is required, and alumina having relatively high thermal conductivity and excellent reliability is used as an insulating substrate, and a conductor layer made of a high melting point metal such as W or Mo is coated on the surface or inside thereof. A ceramic wiring board formed by deposition is often used.
【0004】ところが、従来から多用されている高融点
金属からなる導体層では、抵抗を高々8mΩ/□程度ま
でしか低くできず、信号の挿入損失が著しく高くなり、
良好な高周波特性が得られなくなるという問題があっ
た。さらに、信号の高周波化に伴い、配線基板、特に、
信号入力端子用の導体層が施される絶縁層部分の誘電率
が高い場合には信号の反射が大きくなり特性が低下する
という問題があった。However, in a conductor layer made of a high melting point metal which has been widely used, the resistance can be reduced only to about 8 mΩ / □ at most, and the signal insertion loss becomes extremely high.
There has been a problem that good high-frequency characteristics cannot be obtained. Furthermore, with the increase in the frequency of signals, wiring boards, especially,
When the dielectric constant of the insulating layer portion on which the conductor layer for the signal input terminal is applied is high, there is a problem that signal reflection is increased and characteristics are deteriorated.
【0005】そこで、絶縁基板としてアルミナを用い、
低抵抗導体であるCu、又はCuとW又はMoとを組み
合わせた導体層を同時焼成により形成する方法で挿入損
失を低減させることが特開平7−15101号に提案さ
れている。Therefore, alumina is used as an insulating substrate,
Japanese Patent Application Laid-Open No. 7-15101 proposes reducing insertion loss by forming a low resistance conductor Cu or a conductor layer obtained by combining Cu and W or Mo by simultaneous firing.
【0006】また、信号伝達特性に関し、信号の反射を
抑制する為、信号入力部分の絶縁層に誘電率の低いガラ
スセラミックスを用い、強化ガラスと一体化する方法等
が特開平3−239394に提案されている。Further, regarding signal transmission characteristics, Japanese Patent Laid-Open No. 3-239394 proposes a method of using a glass ceramic having a low dielectric constant for an insulating layer of a signal input portion and integrating it with tempered glass in order to suppress signal reflection. Have been.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、特開平
7−15101号に記載の方法では、一旦、すべての導
体層を絶縁基板内部に配設して同時焼成した後、研磨等
により表面の絶縁層を研磨除去して内部導体層を表面に
露出させて表面導体層を形成する、又は焼成後の配線基
板の表面に、厚膜法や薄膜法によって表面導体層を形成
するものであるため、表面導体層を形成するために研磨
工程、厚膜形成工程、薄膜形成工程等が不可欠の工程と
なるために、製造工程が増え、歩留りの低下やコスト高
になるという問題があった。However, according to the method described in Japanese Patent Application Laid-Open No. Hei 7-15101, after all the conductor layers are disposed inside the insulating substrate and fired simultaneously, the insulating layer on the surface is polished or the like. To form a surface conductor layer by exposing the inner conductor layer to the surface by polishing and removing, or to form the surface conductor layer by a thick film method or a thin film method on the surface of the wiring board after firing. Since a polishing step, a thick film forming step, a thin film forming step, and the like are indispensable steps for forming the conductor layer, the number of manufacturing steps is increased, and there is a problem that the yield is reduced and the cost is increased.
【0008】また、特開平3−239394に記載の方
法では、絶縁基板にガラスセラミックス等を用いるた
め、基板の誘電率を低く設定でき、且つ配線金属の抵抗
を低く出来るものの、半導体素子から生じる熱の発散が
スムーズに行われず、素子自体の誤動作を招くという問
題があった。In the method described in Japanese Patent Application Laid-Open No. 3-239394, since a glass ceramic or the like is used for an insulating substrate, the dielectric constant of the substrate can be set low and the resistance of the wiring metal can be reduced. Is not smoothly diffused, which causes a malfunction of the element itself.
【0009】従って、本発明は、放熱性に優れ、外部電
気信号の入力信号の損失が少ない光電子実装回路基板を
提供することを目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an optoelectronic mounting circuit board which is excellent in heat dissipation and has little loss of an input signal of an external electric signal.
【0010】[0010]
【課題を解決するための手段】本発明者等は、上記課題
に対して検討を重ねた結果、アルミナ絶縁層と、低誘電
率の誘電体層とからなる積層体の誘電体層上に外部接続
端子を設けることにより、高周波信号の入力損失が小さ
く、放熱性に優れた熱伝導の光電子実装回路基板が得ら
れるという知見に基づくものである。Means for Solving the Problems The inventors of the present invention have studied the above problems, and as a result, have found that an outer layer is formed on a dielectric layer of a laminate comprising an alumina insulating layer and a low dielectric constant dielectric layer. This is based on the finding that the provision of the connection terminal can provide a thermally conductive optoelectronic mounting circuit board having a small input loss of a high-frequency signal and excellent heat dissipation.
【0011】即ち、アルミナ焼結体からなる絶縁層と、
該絶縁層よりも低誘電率の誘電体層とが一体的に積層さ
れてなり、且つ表面及び/又は内部にAu、Ag、C
u、Ptのうち少なくとも1種の導体層が形成された絶
縁基板と、該絶縁基板の一方の表面側に搭載された光導
波路及び光半導体素子と、前記絶縁基板の一方又は他方
の表面に搭載された電子半導体素子と、前記絶縁基板の
前記誘電体層上に設けられた外部接続端子を具備するも
のである。これにより、高周波信号の入力部において低
損失の光電子実装回路基板を実現したものである。That is, an insulating layer made of an alumina sintered body,
A dielectric layer having a lower dielectric constant than the insulating layer is integrally laminated, and Au, Ag, and C are formed on the surface and / or inside.
an insulating substrate on which at least one conductive layer of u and Pt is formed, an optical waveguide and an optical semiconductor element mounted on one surface side of the insulating substrate, and mounted on one or the other surface of the insulating substrate And an external connection terminal provided on the dielectric layer of the insulating substrate. As a result, a low-loss optoelectronic mounting circuit board is realized at the input section of the high-frequency signal.
【0012】特に、前記絶縁層及び/又は前記誘電体層
が積層体からなることが好ましい。これにより、複数の
半導体を実装しても積層体の内部にも配線が可能とな
り、高密度実装が容易となる。In particular, it is preferable that the insulating layer and / or the dielectric layer is formed of a laminate. Accordingly, even when a plurality of semiconductors are mounted, wiring can be performed inside the stacked body, and high-density mounting is facilitated.
【0013】また、前記電子半導体素子と光半導体素子
とが前記絶縁基板の対向する表面に搭載されていること
が好ましい。これにより、小型化が可能で、且つ高い信
頼性が得られる。Preferably, the electronic semiconductor element and the optical semiconductor element are mounted on opposing surfaces of the insulating substrate. Thereby, miniaturization is possible and high reliability is obtained.
【0014】さらに、前記絶縁基板の表面に設けられた
キャビティの内部に電子半導体素子が収納され、且つ該
キャビティが蓋体によって気密封止されていることが好
ましい。これにより、電子半導体素子の特性が安定し、
信頼性を向上することができる。Further, it is preferable that the electronic semiconductor element is accommodated in a cavity provided on the surface of the insulating substrate, and the cavity is hermetically sealed by a lid. This stabilizes the characteristics of the electronic semiconductor device,
Reliability can be improved.
【0015】さらにまた、前記絶縁基板の前記誘電体層
が、前記絶縁層の表面の一部に形成されてなることが好
ましい。これにより、誘電体層の設けられた熱伝導率の
高い絶縁層の上に電子半導体素子等の発熱量の大きな部
品を搭載することが可能となる。Further, it is preferable that the dielectric layer of the insulating substrate is formed on a part of the surface of the insulating layer. Accordingly, it is possible to mount a component having a large calorific value such as an electronic semiconductor element on the insulating layer having a high thermal conductivity provided with the dielectric layer.
【0016】また、前記光半導体素子が、前記光導波路
の内部に設けられてなることが好ましい。これにより、
光半導体素子の特性が安定し、信頼性を向上することが
できる。Further, it is preferable that the optical semiconductor element is provided inside the optical waveguide. This allows
The characteristics of the optical semiconductor element are stabilized, and the reliability can be improved.
【0017】さらに、前記誘電体層がムライト、フォル
ステライト、エンスタタイト、シリカ、コーデイエライ
トのうち少なくとも1種を主成分とする焼結体であるこ
とが好ましい。これにより、高周波のより高い周波数に
対応することが容易となる。Further, the dielectric layer is preferably a sintered body containing at least one of mullite, forsterite, enstatite, silica and cordierite as a main component. Thereby, it becomes easy to correspond to a higher high frequency.
【0018】さらにまた、前記アルミナ焼結体が、シリ
カ及びMn2O3を含有することが好ましい。これによ
り、低温焼成が可能となり、製品歩留まりを高めること
ができる。Further, it is preferable that the alumina sintered body contains silica and Mn 2 O 3 . Thereby, low-temperature sintering becomes possible and the product yield can be increased.
【0019】また、前記導体層が、W及び/又はMoを
含むことが好ましい。これにより、低抵抗配線が可能
で、内部回路においても導体損失の小さい高周波に対応
可能な光電子実装回路基板を得ることが容易になる。It is preferable that the conductor layer contains W and / or Mo. This makes it easy to obtain an opto-electronics mounted circuit board that enables low-resistance wiring and that can handle high frequencies with small conductor loss even in the internal circuit.
【0020】さらにまた、前記導体層のシート抵抗が導
体厚み15μm換算で8mΩ/□以下であることが好ま
しい。これにより、配線幅の縮小により部品の小型化が
容易となる。Further, it is preferable that the sheet resistance of the conductor layer is 8 mΩ / □ or less in terms of the conductor thickness of 15 μm. This facilitates downsizing of components due to a reduction in the wiring width.
【0021】また、本発明の実装基板は、母基板の表面
に、コンデンサ、抵抗体及び配線導体を含む電子回路が
形成され、且つ請求項1乃至10のうちいずれかに記載
の光電子実装回路基板が外部接続端子を介して前記電子
回路に実装されてなり、40GHzの高周波信号が前記
光電子実装回路基板に入力するときの反射損失が−1
0.0dB以下であることを特徴とするものであり、こ
れにより、高速、大容量の送受信が可能な光通信を実現
することができる。Further, in the mounting board of the present invention, an electronic circuit including a capacitor, a resistor and a wiring conductor is formed on the surface of the mother board, and the optoelectronic mounting circuit board according to any one of claims 1 to 10. Is mounted on the electronic circuit via an external connection terminal, and a reflection loss when a high frequency signal of 40 GHz is input to the optoelectronic mounting circuit board is −1.
It is characterized by being equal to or less than 0.0 dB, thereby realizing optical communication capable of high-speed, large-capacity transmission and reception.
【0022】[0022]
【発明の実施の形態】本発明の光電子実装回路基板を、
図を用いて説明する。図1は、本発明の光電子実装回路
基板の概略断面図である。即ち、アルミナを主体とする
薄層焼結体であるアルミナ焼結体1a〜1dからなる絶
縁層1と、このアルミナ焼結体1a〜1dよりも誘電率
の低い誘電体層2が一体的に積層されている。BEST MODE FOR CARRYING OUT THE INVENTION
This will be described with reference to the drawings. FIG. 1 is a schematic sectional view of an optoelectronic mounting circuit board of the present invention. That is, an insulating layer 1 composed of alumina sintered bodies 1a to 1d, which is a thin layer sintered body mainly composed of alumina, and a dielectric layer 2 having a lower dielectric constant than the alumina sintered bodies 1a to 1d are integrally formed. It is laminated.
【0023】絶縁層1はアルミナ焼結体1層から構成さ
れていてもかまわないが、半導体の高密度実装及び配線
並びに小型化を考慮すると複数のアルミナ焼結体1a〜
1dからなる積層体であることが好ましい。 また、図
1において、絶縁層1は4層のアルミナ焼結体1a〜1
dから構成されているが、アルミナ焼結体の数は特に限
定されるものではなく、配線の量や半導体の位置等によ
って適宜決定すればよい。The insulating layer 1 may be composed of one layer of the alumina sintered body. However, in consideration of high-density mounting of semiconductors, wiring and miniaturization, a plurality of alumina sintered bodies 1a to 1a are used.
Preferably, the laminate is made of 1d. Also figure
1, the insulating layer 1 has four layers of alumina sintered bodies 1a to 1a.
Although it is composed of d, the number of alumina sintered bodies is not particularly limited, and may be appropriately determined depending on the amount of wiring, the position of the semiconductor, and the like.
【0024】絶縁層1を構成するアルミナ焼結体1a〜
1dの表面又は界面には、表面導体層3aや内部導体層
3bが形成され、誘電体層2とアルミナ絶縁層1間には
グランド導体層3cが設けられている。また、アルミナ
焼結体を1枚又は複数貫くビアホール導体3dが設けら
れている。従って、導体層3は、絶縁基板の表面及び/
又は内部に設けられている。Alumina sintered bodies 1 a to 1 constituting insulating layer 1
A surface conductor layer 3a and an internal conductor layer 3b are formed on the surface or interface of 1d, and a ground conductor layer 3c is provided between the dielectric layer 2 and the alumina insulating layer 1. In addition, a via-hole conductor 3d penetrating one or more alumina sintered bodies is provided. Therefore, the conductor layer 3 is formed on the surface of the insulating substrate and / or
Or it is provided inside.
【0025】絶縁基板の一方の表面側に光半導体素子5
が搭載され、光導波路6が形成されている。この光導波
路6は、光半導体素子5と光学的に接続された構造を有
し、光導波路コア6aの周囲に光導波路クラッド6bが
設けられた構造を有している。また、光導波路6は、絶
縁層1の一方の表面側少なくとも一部に存在しており、
光半導体素子5が光導波路6の外側に位置していても良
いが、光半導体素子5の信頼性を高め、誤動作を防ぐた
め、特に、光半導体素子5が光導波路6の内部に設けら
れていることが好ましい。An optical semiconductor element 5 is provided on one surface side of the insulating substrate.
And the optical waveguide 6 is formed. The optical waveguide 6 has a structure optically connected to the optical semiconductor element 5, and has a structure in which an optical waveguide clad 6b is provided around an optical waveguide core 6a. The optical waveguide 6 exists on at least a part of one surface side of the insulating layer 1,
The optical semiconductor element 5 may be located outside the optical waveguide 6, but in order to enhance the reliability of the optical semiconductor element 5 and prevent malfunction, the optical semiconductor element 5 is particularly provided inside the optical waveguide 6. Is preferred.
【0026】さらに、絶縁層1の他方の表面には、電子
半導体素子7が搭載されている。即ち、電子半導体素子
7と光半導体素子5とは絶縁基板の対向する表面にそれ
ぞれ搭載されている。このような構成にすることで、多
数の電子半導体素子7及び光半導体素子5を一つの絶縁
基板上に搭載することができ、より高密度な実装による
製品の小型化を推進し、信頼性も高めることができる。Further, an electronic semiconductor element 7 is mounted on the other surface of the insulating layer 1. That is, the electronic semiconductor element 7 and the optical semiconductor element 5 are respectively mounted on opposing surfaces of the insulating substrate. With such a configuration, a large number of electronic semiconductor elements 7 and optical semiconductor elements 5 can be mounted on one insulating substrate, miniaturization of products by higher-density mounting is promoted, and reliability is improved. Can be enhanced.
【0027】ここで、誘電体層2は、絶縁基板を構成す
るアルミナ焼結体1dの全面に一体的に積層されていて
もよいが、図1のように、アルミナ焼結体1dの一部に
形成されていることが好ましい。この構成により、絶縁
基板の誘電体層2側の表面に絶縁層1の表面も露出する
こととなり、そこに電子半導体素子7を実装することが
でき、実装密度を高めることができる。Here, the dielectric layer 2 may be integrally laminated on the entire surface of the alumina sintered body 1d constituting the insulating substrate, but as shown in FIG. Is preferably formed. With this configuration, the surface of the insulating layer 1 is also exposed on the surface of the insulating substrate on the side of the dielectric layer 2, so that the electronic semiconductor element 7 can be mounted thereon, and the mounting density can be increased.
【0028】また、電子半導体素子7は、光半導体素子
5及び光導波路6の設けられた絶縁層1の一方の表面に
設けることも可能である。つまり、光導波路6は表面の
一部に形成し、光導波路6の設けられていない表面に電
子半導体素子7を実装すればよい。The electronic semiconductor element 7 can be provided on one surface of the insulating layer 1 on which the optical semiconductor element 5 and the optical waveguide 6 are provided. That is, the optical waveguide 6 may be formed on a part of the surface, and the electronic semiconductor element 7 may be mounted on the surface where the optical waveguide 6 is not provided.
【0029】この電子半導体素子7は、絶縁基板の表面
に設けられたキャビティ8の内部に収納されており、電
子半導体素子7は半田等によりボール実装及び/又はベ
アチップ実装によってアルミナ焼結体1dの表面に実装
されている。また、キャビティ8は、蓋体9によって気
密封止され、キャビティ8内部に外気が混入しない構造
になっているため、電子半導体素子7の誤動作を防止で
き、信頼性を高めることができる。The electronic semiconductor element 7 is housed in a cavity 8 provided on the surface of the insulating substrate, and the electronic semiconductor element 7 is mounted on the alumina sintered body 1d by ball mounting using solder or the like and / or bare chip mounting. Mounted on the surface. In addition, since the cavity 8 is hermetically sealed by the lid 9 and has a structure in which outside air does not enter the inside of the cavity 8, malfunction of the electronic semiconductor element 7 can be prevented, and reliability can be improved.
【0030】また、誘電体層2の表面には、外部接続端
子10が設けられている。この外部接続端子10は外部
から高周波を入力するためのもので、外部回路と電気的
に接続している。この外部接続端子10が誘電率の低い
誘電体層2に形成されているため、外部接続端子10と
内部導体層3b間に発生する浮遊容量が低減され、入力
信号の反射が抑制され、信号損失を小さくすることがで
きる結果、高周波対応の可能な光電子実装回路基板を実
現することができる。External connection terminals 10 are provided on the surface of the dielectric layer 2. The external connection terminal 10 is for inputting a high frequency from the outside, and is electrically connected to an external circuit. Since the external connection terminal 10 is formed on the dielectric layer 2 having a low dielectric constant, stray capacitance generated between the external connection terminal 10 and the internal conductor layer 3b is reduced, reflection of an input signal is suppressed, and signal loss is suppressed. As a result, it is possible to realize an optoelectronic mounting circuit board capable of supporting a high frequency.
【0031】絶縁層1は、アルミナを主体とし、所望の
焼結助剤を加えた成形体を焼成してなるアルミナ焼結体
で構成され、単一又は複数のアルミナ焼結体からなる。
実装密度を高めるためには複数のアルミナ焼結体を積層
して用いることが好ましい。また、焼結助剤としてシリ
カ及びMn2O3を含有することが好ましい。これらの焼
結助剤は、低温での焼成を可能とし、導体層3の金属の
溶融による流出を防止し、製品歩留まりを高めることが
できる。なお、焼結助剤等のアルミナ以外の成分は、ア
ルミナ主結晶相の粒界に非晶質相あるいは結晶相として
存在することが望ましい。The insulating layer 1 is composed of an alumina sintered body obtained by sintering a molded body mainly composed of alumina and having a desired sintering additive added thereto, and is made of a single or a plurality of alumina sintered bodies.
In order to increase the mounting density, it is preferable to use a plurality of laminated alumina sintered bodies. Further, it is preferable to contain silica and Mn 2 O 3 as a sintering aid. These sintering aids enable sintering at a low temperature, prevent the conductor layer 3 from flowing out due to melting of metal, and increase the product yield. It is desirable that components other than alumina, such as a sintering aid, exist as an amorphous phase or a crystal phase at the grain boundary of the alumina main crystal phase.
【0032】本発明によれば、絶縁層1のアルミナ焼結
体は、絶縁基板の熱伝導性および高強度化のため、相対
密度が95%以上、特に97%、更には98%以上が望
ましく、また熱伝導率が10W/m・K以上、特に15
W/m・K以上、更には17W/m・K以上であること
が望ましい。According to the present invention, the alumina sintered body of the insulating layer 1 preferably has a relative density of 95% or more, especially 97% or more, and more preferably 98% or more in order to increase the thermal conductivity and strength of the insulating substrate. And a thermal conductivity of 10 W / m · K or more, especially 15
It is desirably at least W / m · K, and more preferably at least 17 W / m · K.
【0033】また、絶縁層1を形成するアルミナ質焼結
体の主結晶相は、粒状または柱状の結晶として存在する
が、これら主結晶相の平均結晶粒径は、1.5〜5μm
であることが望ましい。なお、主結晶相が柱状結晶から
なる場合、上記平均結晶粒径は、短軸径に基づくもので
ある。この主結晶相の平均結晶粒径が1.5μmよりも
小さいと、高熱伝導化が難しくなる傾向があり、また平
均粒径が5μmよりも大きいと基板材料として用いる場
合に要求される十分な強度が得られにくくなる傾向にあ
るためである。The main crystal phase of the alumina-based sintered body forming the insulating layer 1 exists as granular or columnar crystals, and the average crystal grain size of these main crystal phases is 1.5 to 5 μm.
It is desirable that When the main crystal phase is composed of columnar crystals, the average crystal grain size is based on the minor axis diameter. When the average crystal grain size of the main crystal phase is smaller than 1.5 μm, high thermal conductivity tends to be difficult. When the average crystal grain size is larger than 5 μm, sufficient strength required for use as a substrate material is obtained. This is because it tends to be difficult to obtain.
【0034】誘電体層2は、アルミナよりも低誘電率で
あれば本発明の目的である信号の入力損失を低減できる
が、特に、ムライト、フォルステライト、エンスタタイ
ト、シリカ、コーデイエライトのうち少なくとも1種を
主成分とする焼結体であることがアルミナとの同時焼結
性の点で好ましい。これ以外に、その他の成分としてと
してMn2O3、SiO2、ZnO、CaO、Nb2O5、
MoO3、WO3又はガラス等を添加してもよい。さらに
10重量%以下のガラスを含有とすることも可能である
が、基板の高強度化を達成するために10重量%以下、
特には5重量%以下であることが望ましい。If the dielectric layer 2 has a dielectric constant lower than that of alumina, it is possible to reduce the signal input loss, which is the object of the present invention. In particular, among the mullite, forsterite, enstatite, silica, and cordierite, A sintered body containing at least one type as a main component is preferable from the viewpoint of simultaneous sintering with alumina. Other than this, as other components, Mn 2 O 3 , SiO 2 , ZnO, CaO, Nb 2 O 5 ,
MoO 3 , WO 3 or glass may be added. Further, it is possible to contain 10% by weight or less of glass, but in order to achieve high strength of the substrate, 10% by weight or less,
In particular, the content is desirably 5% by weight or less.
【0035】導体層3は、低抵抗化のため、Au、A
g、Cu、Ptのうち少なくとも1種を含むことが好ま
しい。また、アルミナとの密着性向上のため、W及び/
又はMoを含むことが好ましい。例えば、Cuを10〜
70体積%、W及び/又はMoを30〜90体積%を含
有する組成とする。The conductor layer 3 is made of Au, A
It is preferable to include at least one of g, Cu, and Pt. In order to improve the adhesion to alumina, W and / or
Or it is preferable to contain Mo. For example, if Cu is
70% by volume, and a composition containing 30 to 90% by volume of W and / or Mo.
【0036】この導体層3のシート抵抗が、導体厚み1
5μm換算で8mΩ/□以下であることが好ましい。こ
のような低いシート抵抗を有することによって、配線幅
の縮小が可能となり、小型化ができる。The sheet resistance of the conductor layer 3 is equal to the conductor thickness 1
It is preferably 8 mΩ / □ or less in terms of 5 μm. By having such a low sheet resistance, the wiring width can be reduced, and the size can be reduced.
【0037】次に、本発明の光電子実装回路基板の製造
方法について説明する。Next, a method of manufacturing an optoelectronic circuit board according to the present invention will be described.
【0038】まず、絶縁層1を作製するために、アルミ
ナ粉末、所望の焼結助剤粉末を準備する。アルミナ原料
粉末として、平均粒径が0.5〜2.5μm、特に0.
5〜2.0μmの粉末を用いる。これは、平均粒径は
0.5μmよりも小さいと、粉末の取扱いが難しく、ま
た粉末のコストが高くなり、2.5μmよりも大きい
と、1500℃以下の温度で焼成することが難しくなる
ためである。First, in order to produce the insulating layer 1, alumina powder and a desired sintering aid powder are prepared. As the alumina raw material powder, the average particle size is 0.5 to 2.5 μm, particularly 0.1 μm.
A powder of 5 to 2.0 μm is used. This is because if the average particle size is smaller than 0.5 μm, it is difficult to handle the powder, and the cost of the powder becomes high. If the average particle size is larger than 2.5 μm, it becomes difficult to fire at a temperature of 1500 ° C. or less. It is.
【0039】第2の成分として、Mn2O3粉末を2〜1
5重量%、並びにSiO2粉末を2〜15重量%の割合
で添加する。Mn2O3粉末等のMn化合物粉末の添加に
よって1200〜1500℃で緻密化が促進され、ま
た、高い絶縁性を維持することができ、SiO2粉末の
添加によって緻密化を促進し、高い熱伝導率を維持する
ことができ。また、適宜、第3の成分として、Mg、C
a、Sr、B、Nb、Cr、Coの酸化物、炭酸塩、水
酸塩のうち少なくとも1種を、Cu含有導体との同時焼
結性を高めるために、0.1〜4重量%含有し、第4の
成分として、W、Mo、Cr等の遷移金属の金属粉末や
酸化物粉末を着色成分として金属換算で2重量%以下の
割合で添加する。As the second component, Mn 2 O 3 powder was added in the amount of 2 to 1
5 wt%, and the SiO 2 powder is added in a proportion of 2 to 15 wt%. Mn 2 O 3 densification at 1200 to 1500 ° C. by the addition of the Mn compound powder such as a powder is promoted, also, it is possible to maintain a high insulating property, promotes densification by the addition of SiO 2 powder, high thermal Can maintain conductivity. In addition, if necessary, Mg, C
a, containing at least one of oxides, carbonates, and hydroxides of Sr, B, Nb, Cr, and Co in an amount of 0.1 to 4% by weight in order to enhance co-sinterability with a Cu-containing conductor. As a fourth component, a metal powder or an oxide powder of a transition metal such as W, Mo, or Cr is added as a coloring component at a ratio of 2% by weight or less in terms of metal.
【0040】一方、誘電体層にはムライト、フォルステ
ライト、エンスタタイト、シリカ、コーディェライトの
内から選ばれる1種以上の主成分粉末と、第2の成分と
してMn2O3、SiO2、ZnO、CaO、Nb2O5、
MoO3、WO3のうち少なくとも1種、さらに第3の成
分として10重量%以下のガラスを添加することができ
る。ガラスの添加を10重量%以下にすることにより、
焼成時における低誘電率層の変形並びにアルミナ層への
拡散による熱伝導率の低下を抑制しながら、焼結性を高
めることができる。On the other hand, the dielectric layer includes at least one main component powder selected from mullite, forsterite, enstatite, silica, and cordierite, and Mn 2 O 3 , SiO 2 , ZnO as the second component. , CaO, Nb 2 O 5 ,
At least one of MoO 3 and WO 3 and 10% by weight or less of glass as a third component can be added. By adding 10% by weight or less of glass,
The sinterability can be improved while suppressing the deformation of the low dielectric constant layer during firing and the decrease in thermal conductivity due to diffusion into the alumina layer.
【0041】ここで上記の主成分粉末の粒径は0.5〜
5μm、特に0.5〜3μmの粉末を用いる。これは、
粒径が5μmよりも大きい場合には焼結後の粒内にクラ
ックが生じ著しく強度が低下するためである。また、
0.5μmよりも小さい場合には粉末の取り扱いが困難
になるためである。上記酸化物の添加に当たっては、酸
化物粉末以外に、焼成によって酸化物を形成し得る炭酸
塩、硝酸塩、酢酸塩等として添加してもよい。Here, the particle diameter of the main component powder is 0.5 to
A powder of 5 μm, especially 0.5 to 3 μm is used. this is,
If the particle size is larger than 5 μm, cracks occur in the sintered particles and the strength is significantly reduced. Also,
If the thickness is smaller than 0.5 μm, it becomes difficult to handle the powder. In addition to the oxide powder, the oxide may be added as a carbonate, nitrate, acetate, or the like capable of forming an oxide by firing.
【0042】そして、各々の混合粉末を用いて絶縁層を
形成するためのシート状成形体を作製する。シート状成
形体は、周知の成形方法によって作製することができ
る。例えば、上記混合粉末に有機バインダーや溶媒を添
加してスラリーを調製した後、ドクターブレード法によ
って形成したり、混合粉末に有機バインダーを加え、プ
レス成形、圧延成形等により所定の厚みのシート状成形
体を作製できる。そしてこのシート状成形体に対して、
マイクロドリル、レーザー等によりビアホール導体用ス
ルーホールを形成してもよい。Then, a sheet-like molded body for forming an insulating layer is prepared using each mixed powder. The sheet-shaped molded body can be produced by a well-known molding method. For example, after a slurry is prepared by adding an organic binder or a solvent to the mixed powder, a sheet is formed by a doctor blade method, or an organic binder is added to the mixed powder, and a sheet having a predetermined thickness is formed by press molding, rolling, or the like. Body can be made. And for this sheet-like molded body,
The through holes for via-hole conductors may be formed by a microdrill, laser, or the like.
【0043】次いで、導体層が低抵抗金属(Au、A
g、Cu、Pt)と高融点金属(W、Mo)とを含むよ
うに、導体ペーストが少なくともAu粉末、Ag粉末、
Cu粉末及びPt粉末のうち少なくとも1種を含み、更
にはW粉末及び/又はMo粉末を含むことが好ましい。
例えば、Cu粉末とW粉末、AuとMo粉末等であり、
具体的な例として1〜10μmのCu10〜70体積
%、特に30〜60体積%、1〜10μmのW及び/も
しくはMoを30〜90体積%、40〜70体積%の割
合で含有してなる導体ペーストを調製する。Cu等の金
属は、低抵抗に寄与し、高融点金属は絶縁層1との熱膨
張係数差による導体層の剥離を防止するとともに、焼成
温度がCuの融点よりも高いため、高融点金属が保型剤
としても機能する。Next, the conductor layer is made of a low-resistance metal (Au, A
g, Cu, Pt) and the high melting point metal (W, Mo) so that the conductor paste contains at least Au powder, Ag powder,
It preferably contains at least one of Cu powder and Pt powder, and more preferably contains W powder and / or Mo powder.
For example, Cu powder and W powder, Au and Mo powder, etc.
As a specific example, Cu contains 10 to 70% by volume of 1 to 10 μm, particularly 30 to 60% by volume, and W and / or Mo of 1 to 10 μm in a ratio of 30 to 90% by volume and 40 to 70% by volume. Prepare a conductor paste. A metal such as Cu contributes to low resistance, and a high-melting-point metal prevents separation of the conductor layer due to a difference in thermal expansion coefficient from the insulating layer 1 and has a firing temperature higher than the melting point of Cu. Also functions as a shape-retaining agent.
【0044】また、上記導体ペーストには、所望により
Ni、Zr、Al、Li、Mg及びZnのうち少なくと
も1種を金属元素換算で0.05〜3.0重量%含有す
ることが望ましい。これは、導体層の低抵抗化並びに絶
縁基板との同時焼結性を改善するとともに、導体層の同
時焼成後の保形性を維持するためである。なお、Ni、
Zr、Al、Li、Mg及びZnは酸化物、ホウ化物、
窒化物或いは炭酸塩として添加してもよく、このときの
平均粒径は0.6〜4μm、特には1.5〜3.0μm
が望ましい。The conductor paste desirably contains at least one of Ni, Zr, Al, Li, Mg, and Zn in an amount of 0.05 to 3.0% by weight in terms of a metal element. This is to reduce the resistance of the conductor layer, improve the simultaneous sinterability with the insulating substrate, and maintain the shape retention of the conductor layer after the simultaneous firing. Note that Ni,
Zr, Al, Li, Mg and Zn are oxides, borides,
It may be added as a nitride or a carbonate, and the average particle size at this time is 0.6 to 4 μm, particularly 1.5 to 3.0 μm.
Is desirable.
【0045】また、本発明においては、導体層の抵抗、
Cu成分の分離、にじみ等の観点から、W粉末及び/又
はMo粉末は平均粒径1〜10μm、特に1.3〜5μ
m、更には1.3〜3μmの球状あるいは数個の粒子に
よる焼結粒子としてCuからなるマトリックス中に分散
するように調製することも重要である。In the present invention, the resistance of the conductor layer
From the viewpoint of separation of the Cu component, bleeding, etc., the W powder and / or the Mo powder have an average particle size of 1 to 10 μm, particularly 1.3 to 5 μm.
It is also important to prepare m or, more preferably, 1.3 to 3 μm spherical or sintered particles of several particles so as to be dispersed in a matrix made of Cu.
【0046】これらの導体ペースト中には、絶縁層との
密着性を高めるために、アルミナ粉末や、絶縁層を形成
する酸化物セラミック成分と同一の組成物粉末を0.0
5〜2体積%の割合で添加することも可能である。In these conductor pastes, in order to enhance the adhesion to the insulating layer, alumina powder or a powder of the same composition as the oxide ceramic component forming the insulating layer is used in an amount of 0.04.
It is also possible to add at a ratio of 5 to 2% by volume.
【0047】次いで、上記の導体ペーストを各絶縁層1
a〜1d上にスクリーン印刷、グラビア印刷等の方法に
より印刷塗布し、導体層3を形成する。また、絶縁層1
a〜1dに設けられたビアホールの内部に上記導体ペー
ストを充填し、ビアホール導体層3dを形成する。Next, the above-mentioned conductive paste is applied to each of the insulating layers 1.
A conductor layer 3 is formed by printing and coating on a to 1d by a method such as screen printing or gravure printing. Also, the insulating layer 1
The above-mentioned conductive paste is filled in the via holes provided in a to 1d to form a via-hole conductive layer 3d.
【0048】その後、導体ペーストを充填したシート状
成形体を位置合わせして積層圧着した後、この積層体
を、この焼成を、非酸化性雰囲気中、焼成最高温度が1
200〜1500℃の温度となる条件で焼成する。Thereafter, the sheet-like molded body filled with the conductive paste is aligned and pressed by lamination, and the laminated body is fired in a non-oxidizing atmosphere at a maximum firing temperature of 1 ° C.
The firing is performed under the condition of a temperature of 200 to 1500 ° C.
【0049】この時の焼成温度が1200℃より低い
と、通常の原料を用いた場合において、アルミナ絶縁基
板が相対密度95%以上まで緻密化できず、熱伝導性や
強度が低下すると同時に、低誘電率層の緻密化も達成で
きなくなる。一方、焼成温度が1500℃よりも高い
と、WあるいはMo自体の焼結が進み、Cuの流動によ
り均一組織を維持できなく、強いては低抵抗を維持する
ことが困難となる。好適には、1250〜1400℃の
範囲がよい。If the firing temperature at this time is lower than 1200 ° C., the alumina insulating substrate cannot be densified to a relative density of 95% or more when ordinary raw materials are used. Densification of the dielectric layer cannot be achieved. On the other hand, if the sintering temperature is higher than 1500 ° C., sintering of W or Mo itself proceeds, and a uniform structure cannot be maintained due to the flow of Cu, and it is difficult to maintain low resistance at all. Preferably, the range of 1250-1400 degreeC is good.
【0050】また、この焼成時の非酸化性雰囲気として
は、窒素、あるいは窒素と水素との混合雰囲気であるこ
とが望ましいが、特に、導体層中のCuの拡散を抑制す
る上では、水素及び窒素を含み露点+30℃以下、特に
0〜25℃の非酸化性雰囲気であることが望ましい。な
お、この雰囲気には所望により、アルゴンガス等の不活
性ガスを混入してもよい。焼成時の露点が+30℃より
高いと、焼成中に導体材料と雰囲気中の水分とが反応し
酸化膜を形成し、絶縁層とCu含有導体のCuが反応し
てしまい、導体の低抵抗化の妨げとなるのみでなく、C
uの拡散を助長してしまうためである。It is preferable that the non-oxidizing atmosphere at the time of firing is nitrogen or a mixed atmosphere of nitrogen and hydrogen. In particular, in order to suppress the diffusion of Cu in the conductor layer, hydrogen and hydrogen are used. A non-oxidizing atmosphere containing nitrogen and having a dew point of + 30 ° C. or lower, particularly 0 to 25 ° C. is desirable. Note that an inert gas such as an argon gas may be mixed into this atmosphere, if desired. If the dew point during firing is higher than + 30 ° C., the conductive material reacts with moisture in the atmosphere during firing to form an oxide film, and the insulating layer reacts with Cu of the Cu-containing conductor to reduce the resistance of the conductor. Not only hinders
This is because it promotes the diffusion of u.
【0051】さらに、本発明の絶縁基板においては、C
uの融点を越える温度での同時焼成によって、表面導体
層3aや内部導体層3b中のCu成分が絶縁層1及び誘
電体層2中に拡散する場合があるが、本発明によれば、
上記少なくともCuを含む導体層の周囲の絶縁基板のセ
ラミックスへのCuの拡散距離が20μm以下、特に1
0μm以下であることが望ましい。これは、Cuのセラ
ミックス中への拡散距離が20μmを超えると、導体層
間の絶縁性が低下し、配線基板としての信頼性が低下す
るためである。Further, in the insulating substrate of the present invention, C
By simultaneous firing at a temperature exceeding the melting point of u, the Cu component in the surface conductor layer 3a and the internal conductor layer 3b may diffuse into the insulating layer 1 and the dielectric layer 2, but according to the present invention,
The diffusion distance of Cu into the ceramics of the insulating substrate around the conductor layer containing at least Cu is 20 μm or less, particularly 1 μm.
It is desirable that the thickness be 0 μm or less. This is because if the diffusion distance of Cu into the ceramics exceeds 20 μm, the insulation between the conductor layers decreases, and the reliability as a wiring board decreases.
【0052】また、上記の方法により作製した絶縁基板
表面に光導波路を形成する方法としては、アルミナ絶縁
層上にゾルーゲル法によってシリカ系光導波路を形成し
たり、ポリイミド、ポリメチルメタクリレート、ポリカ
ーボネート等の有機系材料を用いた光導波路の形成、ま
たはCVD法を用いた光導波路の形成が可能である。As a method of forming an optical waveguide on the surface of the insulating substrate produced by the above method, a silica-based optical waveguide is formed on an alumina insulating layer by a sol-gel method, or a polyimide, polymethyl methacrylate, polycarbonate or the like is used. It is possible to form an optical waveguide using an organic material or to form an optical waveguide using a CVD method.
【0053】また、光半導体素子をアルミナ絶縁層上に
設置して、基板の導体層と電気的に接続すると同時に、
光導波路クラッド内に埋設することも可能である。アル
ミナ絶縁層上に光導波路を形成するのは、光導波路形成
層が高強度であることと、光導波路と光学的に接続され
る素子の熱膨張係数がアルミナと近い為に接続信頼性に
優れ、かつ半導体素子の発熱に対し熱伝導性が優れる為
である。Further, the optical semiconductor element is placed on the alumina insulating layer, and is electrically connected to the conductor layer of the substrate.
It is also possible to bury it in the optical waveguide cladding. The optical waveguide is formed on the alumina insulating layer because the optical waveguide forming layer has high strength and the coefficient of thermal expansion of the element optically connected to the optical waveguide is close to that of alumina, resulting in excellent connection reliability. This is because the semiconductor element has excellent heat conductivity against heat generation.
【0054】電子半導体素子はアルミナを絶縁層とする
表面に載置することが望ましい。なぜならば、アルミナ
はガラスセラミック等と異なり熱伝導率が比較的高いこ
とから素子から発生した熱を効率的かつ速やかに発散す
ることが出来るからである。更にポリイミド等の樹脂基
板と異なり熱膨張係数が半導体素子に近いことから高い
一次実装信頼性を確保することが出来る。このときの基
板への半導体素子の実装形態は半田を用いたボール実装
又は/及びベアチップ実装等で行うことができる。The electronic semiconductor element is desirably mounted on a surface having alumina as an insulating layer. This is because alumina has a relatively high thermal conductivity unlike glass ceramic or the like, so that heat generated from the element can be efficiently and quickly dissipated. Further, unlike a resin substrate such as polyimide, the coefficient of thermal expansion is close to that of a semiconductor element, so that high primary mounting reliability can be secured. At this time, the semiconductor element can be mounted on the substrate by ball mounting using solder or / and bare chip mounting.
【0055】また、本発明の実装基板は、プリント基板
等の母基板の表面に、コンデンサ、抵抗体及び配線導体
を含む電子回路が形成され、上記光電子実装回路基板
は、外部接続端子10を介して電子回路に実装されてい
る。本発明によれば、光電子実装回路基板として上記の
構成の実装基板を用いることによって、40GHzの高
周波信号が前記光電子実装回路基板に入力するときの反
射損失を−10.0dB以下、特に−7dB以下、更に
は−5dB以下とすることができる。従って、本発明の
光電子実装回路基板を用いることによって、40GHz
以上の高周波信号の入力が可能で、大容量の光通信に対
応できる。Further, in the mounting board of the present invention, an electronic circuit including a capacitor, a resistor and a wiring conductor is formed on the surface of a mother board such as a printed board, and the opto-electronic mounting circuit board is connected via external connection terminals 10. Is implemented in electronic circuits. According to the present invention, by using the mounting board having the above configuration as the optoelectronic mounting circuit board, the reflection loss when a 40 GHz high-frequency signal is input to the optoelectronic mounting circuit board is -10.0 dB or less, especially -7 dB or less. -5 dB or less. Therefore, by using the optoelectronic mounting circuit board of the present invention, 40 GHz
The above high-frequency signal can be input, and large-capacity optical communication can be supported.
【0056】[0056]
【実施例】絶縁層を作製するため、アルミナ粉末(平均
粒径1.8μm)に対して、Mn 2O3及びSiO2をそ
れぞれ6重量%、MgOを0.5重量%の割合で調合
し、これに結合剤(バインダ)用有機樹脂としてアクリ
ル系バインダと溶媒のトルエンを加えてスラリーを調製
した後、ドクターブレード法にて厚さ250μmのシー
ト状に成形した。EXAMPLE An alumina powder (average) was used to form an insulating layer.
Particle size 1.8 μm), Mn TwoOThreeAnd SiOTwoTo
6% by weight and 0.5% by weight of MgO
And an acrylic resin as an organic resin for the binder.
Slurry by adding toluene binder and toluene
After that, a 250 μm thick sheet is
It was molded into a shape.
【0057】また、誘電体層を作成するため、ムライ
ト、フォルステライト、エンスタタイト、シリカ、コー
ディエライトの内から選ばれる1種以上を主成分とし、
表1に示す添加物を加えて、シート状成形体を作製し
た。ここで誘電体層の誘電率はシリカ量の調整で行っ
た。そして、所定箇所に焼成後のホール径が100〜2
00μmのビアホールを形成した。In order to form a dielectric layer, at least one selected from mullite, forsterite, enstatite, silica and cordierite is used as a main component,
The additives shown in Table 1 were added to produce a sheet-like molded body. Here, the dielectric constant of the dielectric layer was adjusted by adjusting the amount of silica. And the hole diameter after firing is 100 to 2 at a predetermined location.
A via hole of 00 μm was formed.
【0058】次に、平均粒径が5μmのCu粉末、Ag
粉末、Au粉末及びPt粉末のうち1種と、平均粒径が
0.8〜12μmのW粉末又はMo粉末とを表1に示す
比率で混合し、アクリル系バインダーとをアセトンを溶
媒として導体ペーストを作製した。Next, Cu powder having an average particle size of 5 μm, Ag
Powder, Au powder and Pt powder, and W powder or Mo powder having an average particle diameter of 0.8 to 12 μm are mixed at a ratio shown in Table 1, and a conductive paste is mixed with an acrylic binder using acetone as a solvent. Was prepared.
【0059】そして、シート状成形体上に上記導体ペー
ストを印刷塗布し、各シート状成形体のビアホール導体
層にも上記導体ペーストを充填した。上記のようにして
作製した各シート状成形体を位置合わせして積層圧着し
て成形体積層体を作製した。その後、この成形体積層体
を実質的に水分を含まない酸素含有雰囲気中(H2+
O2)で脱脂を行った後、露点20℃の窒素水素混合雰
囲気、1300℃で焼成し、図1の光電子実装回路基板
を得た。Then, the above-mentioned conductor paste was applied by printing on the sheet-like molded body, and the above-mentioned conductor paste was filled also into the via-hole conductor layer of each sheet-like molded body. Each sheet-like molded body produced as described above was aligned, laminated and pressed to produce a molded body laminate. Thereafter, the molded product laminate is placed in an oxygen-containing atmosphere (H 2 +
After degreasing with O 2 ), it was baked at 1300 ° C. in a mixed atmosphere of nitrogen and hydrogen at a dew point of 20 ° C., to obtain the optoelectronic mounted circuit board of FIG.
【0060】得られた基板の密度をアルキメデス法によ
り測定した。また、回路基板における導体層の電気抵抗
(シート抵抗換算)を4端子法にて測定した。さらに、
比誘電率は、JIS R1627に基づいて空洞共振器
法により測定周波数40GHzで比誘電率を測定した。The density of the obtained substrate was measured by the Archimedes method. Further, the electric resistance (in terms of sheet resistance) of the conductor layer on the circuit board was measured by a four-terminal method. further,
The relative dielectric constant was measured at a measurement frequency of 40 GHz by the cavity resonator method based on JIS R1627.
【0061】また、反射損失はネットワークアナライザ
ーとウエハープローブを用い40GHzにおける測定を
行った。詳細には、図2に示すように、光電子実装回路
基板21を実装する母基板22と光電子実装回路基板2
1内に設けた測定用電極間の値を測定した。このときの
測定試料の断面構成を。外部接続端子を表面に形成する
誘電体層及び絶縁層の厚みはそれぞれ0.25mm、ヴ
ィア径は0.1mmφであった。また、外部接続端子を
構成する電極パッド(ボールパッド)径は0.4mm
φ、半田ボール径は0.3mmφ、ボールピッチ0.8
mm、光電子実装回路基板を実装する母基板には厚み
0.2mmで誘電率3.5のテフロン(登録商標)基板
を用いた。The reflection loss was measured at 40 GHz using a network analyzer and a wafer probe. More specifically, as shown in FIG. 2, a mother board 22 for mounting the optoelectronic mounting circuit board 21 and the optoelectronic mounting circuit board 2
The value between the measurement electrodes provided in 1 was measured. The cross-sectional configuration of the measurement sample at this time. The thickness of each of the dielectric layer and the insulating layer forming the external connection terminals on the surface was 0.25 mm, and the via diameter was 0.1 mmφ. The diameter of the electrode pad (ball pad) constituting the external connection terminal is 0.4 mm.
φ, solder ball diameter 0.3mmφ, ball pitch 0.8
A Teflon (registered trademark) substrate having a thickness of 0.2 mm and a dielectric constant of 3.5 was used as a mother board on which the optoelectronic mounting circuit board was mounted.
【0062】セラミック層の抗折強度は外部電極形成層
に用いる低誘電率絶縁層厚みが0.5mm、該絶縁層以
外の絶縁層厚みが2.5mmの同時焼成された試料を用
いて3点曲げ強度を測定した。さらに、セラミック層の
熱伝導率に関しても抗折強度測定に用いた積層構造をも
つ試料を用いてレーザーフラッシュ法により室温におけ
る熱伝導率を測定した。The flexural strength of the ceramic layer was measured at three points using a simultaneously fired sample in which the thickness of the low dielectric constant insulating layer used for the external electrode forming layer was 0.5 mm and the thickness of the insulating layer other than the insulating layer was 2.5 mm. The bending strength was measured. Further, the thermal conductivity of the ceramic layer was measured at room temperature by a laser flash method using a sample having a laminated structure used for bending strength measurement.
【0063】[0063]
【表1】 [Table 1]
【0064】本発明の試料No.2〜18は、誘電体層
の誘電率が4.4〜8と絶縁層のアルミナの9より小さ
く、反射損失が−10dB以下であった。Sample No. of the present invention In Nos. 2 to 18, the dielectric constant of the dielectric layer was 4.4 to 8, which was smaller than 9 of alumina of the insulating layer, and the reflection loss was -10 dB or less.
【0065】一方、絶縁層と誘電体層が同一材質からな
る試料No.1は、反射損失が−6.4dBであった。On the other hand, Sample No. 1 in which the insulating layer and the dielectric layer were made of the same material. Sample No. 1 had a reflection loss of -6.4 dB.
【0066】また、導体層がW又はMoからなる本発明
の範囲外の試料No.19及び20は、シート抵抗が2
8mΩ/□以上と大きく、反射損失が−6.5dBと大
きかった。In the case of Sample No., in which the conductor layer is made of W or Mo and is outside the scope of the present invention. 19 and 20 have a sheet resistance of 2
The reflection loss was as large as 8 mΩ / □ or more, and the reflection loss was as large as −6.5 dB.
【0067】[0067]
【発明の効果】本発明の光電子実装回路基板は、機械
的、熱的特性に優れるアルミナ質絶縁層と低誘電率の誘
電体層とを一体的に設けた絶縁基板の絶縁層表面に光導
波路、光半導体素子及び電子半導体素子を載置し、誘電
体層上に外部接続端子を形成することによって、高周波
入力信号の反射損失並びに挿入損失を改善し、高信頼
性、小型の光電子実装回路基板を実現できる。According to the present invention, there is provided an optoelectronic mounting circuit board comprising an optical waveguide formed on an insulating layer surface of an insulating substrate provided integrally with an alumina insulating layer having excellent mechanical and thermal characteristics and a dielectric layer having a low dielectric constant. , An optical semiconductor element and an electronic semiconductor element are mounted, and external connection terminals are formed on the dielectric layer, thereby improving the reflection loss and insertion loss of a high-frequency input signal, thereby achieving a highly reliable and small optoelectronic mounting circuit board. Can be realized.
【図1】本発明の光電子実装回路基板を示す概略断面図
である。FIG. 1 is a schematic cross-sectional view showing an optoelectronic mounting circuit board of the present invention.
【図2】本発明の実装基板の一部を示す概略断面図であ
る。FIG. 2 is a schematic sectional view showing a part of a mounting board of the present invention.
1・・・絶縁層 1a、1b、1c、1d・・・アルミナ焼結体 2・・・誘電体層 3・・・導体層 3a・・・表面導体層 3b・・・内部導体層 3c・・・グランド導体層 3d・・・ビアホール導体層 5・・・光半導体素子及び/又は光電子半導体素子 6・・・光導波路 6a・・・光導波路コア 6b・・・光導波路クラッド 7・・・電子半導体素子 8・・・キャビティ 9・・・蓋体 10・・・外部接続端子 DESCRIPTION OF SYMBOLS 1 ... Insulating layer 1a, 1b, 1c, 1d ... Alumina sintered body 2 ... Dielectric layer 3 ... Conductor layer 3a ... Surface conductor layer 3b ... Inner conductor layer 3c ... -Ground conductor layer 3d-Via hole conductor layer 5-Optical semiconductor element and / or optoelectronic semiconductor element 6-Optical waveguide 6a-Optical waveguide core 6b-Optical waveguide clad 7-Electronic semiconductor Element 8: Cavity 9: Lid 10: External connection terminal
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 D F Fターム(参考) 2H047 KB09 MA07 QA07 5E338 AA03 AA18 BB03 CC10 EE02 EE14 EE22 5E346 AA12 AA13 BB02 CC17 CC21 CC32 CC35 CC36 CC38 CC39 DD34 DD45 EE24 FF18 GG04 GG06 GG08 GG09 GG15 GG19 HH06 HH22 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (reference) H01L 23/12 DF F term (reference) 2H047 KB09 MA07 QA07 5E338 AA03 AA18 BB03 CC10 EE02 EE14 EE22 5E346 AA12 AA13 BB02 CC17 CC21 CC32 CC35 CC36 CC38 CC39 DD34 DD45 EE24 FF18 GG04 GG06 GG08 GG09 GG15 GG19 HH06 HH22
Claims (11)
層よりも低誘電率の誘電体層とが一体的に積層されてな
り、且つ表面及び/又は内部にAu、Ag、Cu、Pt
のうち少なくとも1種の導体層が形成された絶縁基板
と、該絶縁基板の一方の表面側に搭載された光導波路及
び光半導体素子と、前記絶縁基板の一方又は他方の表面
に搭載された電子半導体素子と、前記絶縁基板の前記誘
電体層上に設けられた外部接続端子を具備することを特
徴とする光電子実装回路基板。An insulating layer comprising an alumina sintered body and a dielectric layer having a lower dielectric constant than the insulating layer are integrally laminated, and Au, Ag, Cu, and the like are formed on the surface and / or inside. Pt
An insulating substrate on which at least one kind of conductor layer is formed, an optical waveguide and an optical semiconductor element mounted on one surface side of the insulating substrate, and an electron mounted on one or the other surface of the insulating substrate. An optoelectronic mounting circuit board, comprising: a semiconductor element; and external connection terminals provided on the dielectric layer of the insulating substrate.
体からなることを特徴とする請求項1記載の光電子実装
回路基板。2. The optoelectronic mounted circuit board according to claim 1, wherein said insulating layer and / or said dielectric layer comprises a laminate.
記絶縁基板の対向する表面に搭載されていること特徴と
する請求項1又は2記載の光電子実装回路基板。3. The optoelectronic mounting circuit board according to claim 1, wherein the electronic semiconductor element and the optical semiconductor element are mounted on opposing surfaces of the insulating substrate.
ィの内部に電子半導体素子が収納され、且つ該キャビテ
ィが蓋体によって気密封止されていることを特徴とする
請求項1乃至3のいずれかに記載の光電子実装回路基
板。4. The semiconductor device according to claim 1, wherein an electronic semiconductor element is accommodated in a cavity provided on a surface of said insulating substrate, and said cavity is hermetically sealed by a lid. The optoelectronic mounting circuit board according to any one of the above.
層の表面の一部に形成されてなることを特徴とする請求
項1乃至4のいずれかに記載の光電子実装回路基板。5. The optoelectronic mounting circuit board according to claim 1, wherein said dielectric layer of said insulating substrate is formed on a part of a surface of said insulating layer.
に設けられてなることを特徴とする請求項1乃至5のい
ずれかに記載の光電子実装回路基板。6. The optoelectronic circuit board according to claim 1, wherein said optical semiconductor element is provided inside said optical waveguide.
ト、エンスタタイト、シリカ、コーデイエライトのうち
少なくとも1種を主成分とする焼結体であることを特徴
とする請求項1乃至6のいずれかに記載の光電子実装回
路基板。7. The dielectric layer according to claim 1, wherein said dielectric layer is a sintered body containing at least one of mullite, forsterite, enstatite, silica and cordierite as a main component. The optoelectronic mounting circuit board according to any one of the above.
O3を含有することを特徴とする請求項1乃至7のいず
れかに記載の光電子実装回路基板。8. The method according to claim 1, wherein the alumina sintered body is made of silica and Mn 2.
Optoelectronic mounting circuit board according to any one of claims 1 to 7, characterized in that it contains O 3.
とを特徴とする請求項1乃至8のいずれかに記載の光電
子実装回路基板。9. The optoelectronic circuit board according to claim 1, wherein said conductor layer contains W and / or Mo.
μm換算で8mΩ/□以下であることを特徴とする請求
項1乃至9のいずれかに記載の光電子実装回路基板。10. A sheet resistance of said conductor layer is 15 conductor thickness.
The optoelectronic mounting circuit board according to claim 1, wherein the value is 8 mΩ / □ or less in terms of μm.
び配線導体を含む電子回路が形成され、且つ請求項1乃
至10のうちいずれかに記載の光電子実装回路基板が外
部接続端子を介して前記電子回路に実装されてなり、4
0GHzの高周波信号が前記光電子実装回路基板に入力
するときの反射損失が−10.0dB以下であることを
特徴とする実装基板。11. An electronic circuit including a capacitor, a resistor, and a wiring conductor is formed on a surface of a mother board, and the optoelectronic mounting circuit board according to claim 1 is connected via an external connection terminal. 4 mounted on the electronic circuit
A mounting board, wherein a reflection loss when a high frequency signal of 0 GHz is input to the optoelectronic mounting circuit board is -10.0 dB or less.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162936A JP3847103B2 (en) | 2001-05-30 | 2001-05-30 | Optoelectronic mounting circuit board and mounting board |
| US10/113,467 US6759740B2 (en) | 2001-03-30 | 2002-03-29 | Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162936A JP3847103B2 (en) | 2001-05-30 | 2001-05-30 | Optoelectronic mounting circuit board and mounting board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359472A true JP2002359472A (en) | 2002-12-13 |
| JP3847103B2 JP3847103B2 (en) | 2006-11-15 |
Family
ID=19005988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162936A Expired - Fee Related JP3847103B2 (en) | 2001-03-30 | 2001-05-30 | Optoelectronic mounting circuit board and mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847103B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066705A (en) * | 2004-08-27 | 2006-03-09 | Ngk Spark Plug Co Ltd | Photoelectric conversion module, laminated substrate assembly |
| JP2006323317A (en) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | Optical waveguide structure |
| US7404680B2 (en) | 2004-05-31 | 2008-07-29 | Ngk Spark Plug Co., Ltd. | Optical module, optical module substrate and optical coupling structure |
| JPWO2019202874A1 (en) * | 2018-04-19 | 2021-05-13 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device and its manufacturing method |
| WO2023068105A1 (en) * | 2021-10-20 | 2023-04-27 | イビデン株式会社 | Wiring board |
| CN118221422A (en) * | 2024-03-25 | 2024-06-21 | 常熟理工学院 | A non-metallic mineral cordierite type microwave dielectric ceramic and preparation method thereof |
-
2001
- 2001-05-30 JP JP2001162936A patent/JP3847103B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7404680B2 (en) | 2004-05-31 | 2008-07-29 | Ngk Spark Plug Co., Ltd. | Optical module, optical module substrate and optical coupling structure |
| US7484897B2 (en) | 2004-05-31 | 2009-02-03 | Ngk Spark Plug Co., Ltd. | Optical module, optical module substrate and optical coupling structure |
| JP2006066705A (en) * | 2004-08-27 | 2006-03-09 | Ngk Spark Plug Co Ltd | Photoelectric conversion module, laminated substrate assembly |
| JP2006323317A (en) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | Optical waveguide structure |
| JP7329502B2 (en) | 2018-04-19 | 2023-08-18 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser driving device and manufacturing method thereof |
| JPWO2019202874A1 (en) * | 2018-04-19 | 2021-05-13 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device and its manufacturing method |
| JP2023145742A (en) * | 2018-04-19 | 2023-10-11 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser drive device and its manufacturing method |
| US11962123B2 (en) | 2018-04-19 | 2024-04-16 | Sony Semiconductor Solutions Corporation | Semiconductor laser drive device and method of manufacturing the same |
| JP7499391B2 (en) | 2018-04-19 | 2024-06-13 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor laser driver and electronic device |
| US12249806B2 (en) | 2018-04-19 | 2025-03-11 | Sony Semiconductor Solutions Corporation | Semiconductor laser drive device and method of manufacturing the same |
| WO2023068105A1 (en) * | 2021-10-20 | 2023-04-27 | イビデン株式会社 | Wiring board |
| CN118221422A (en) * | 2024-03-25 | 2024-06-21 | 常熟理工学院 | A non-metallic mineral cordierite type microwave dielectric ceramic and preparation method thereof |
| CN118221422B (en) * | 2024-03-25 | 2025-12-19 | 苏州工学院 | Nonmetallic mineral cordierite type microwave dielectric ceramic and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3847103B2 (en) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759740B2 (en) | Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate | |
| JP2000164992A (en) | Wiring board and method of manufacturing the same | |
| JP2001015869A (en) | Wiring board | |
| JP2002359472A (en) | Optoelectronic mounting circuit board and mounting board | |
| JP2000188453A (en) | Wiring board and method of manufacturing the same | |
| JP2007273914A (en) | Wiring board and method for manufacturing wiring board | |
| JP3538549B2 (en) | Wiring board and method of manufacturing the same | |
| JP2002050865A (en) | Glass ceramic wiring board and method of manufacturing the same | |
| JP3493310B2 (en) | Multilayer wiring board | |
| JP2001015878A (en) | High frequency wiring board and method of manufacturing the same | |
| JP2002050869A (en) | Method for manufacturing multilayer wiring board | |
| JP3537698B2 (en) | Wiring board and method of manufacturing the same | |
| JP2003031956A (en) | Ceramic wiring board and method of manufacturing the same | |
| JP2002076554A (en) | High frequency circuit board | |
| JPH11186727A (en) | Wiring board and method of manufacturing the same | |
| JP4575614B2 (en) | Composite ceramic substrate | |
| JPH0283995A (en) | Ceramic multilayer circuit board and its uses | |
| JP2001143527A (en) | Conductive paste and ceramic wiring board using the same | |
| JP4646469B2 (en) | Ceramic wiring board | |
| JP3827447B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3420424B2 (en) | Wiring board | |
| JP2892163B2 (en) | Low temperature firing glass ceramic body | |
| JP2003046238A (en) | Ceramic wiring board and method of manufacturing the same | |
| JP4422452B2 (en) | Wiring board | |
| JP2005179137A (en) | Porcelain having excellent high frequency transmission characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |