JP2001015878A - High frequency wiring board and method of manufacturing the same - Google Patents
High frequency wiring board and method of manufacturing the sameInfo
- Publication number
- JP2001015878A JP2001015878A JP11185928A JP18592899A JP2001015878A JP 2001015878 A JP2001015878 A JP 2001015878A JP 11185928 A JP11185928 A JP 11185928A JP 18592899 A JP18592899 A JP 18592899A JP 2001015878 A JP2001015878 A JP 2001015878A
- Authority
- JP
- Japan
- Prior art keywords
- frequency wiring
- frequency
- wiring board
- wiring layer
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W70/655—
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】微細配線化、導体の低抵抗化を可能とし、高周
波信号の伝送損失を低減して伝送できる高周波用配線基
板を提供する。
【解決手段】ガラスセラミックからなる誘電体基板2の
表面および/または内部に高周波用配線層3が形成され
てなる高周波用配線基板1において、少なくとも一部の
高周波用配線層3が金属含有量が99重量%以上の高純
度金属導体からなるとともに、誘電体基板2との界面に
おける表面粗さ(Ra)を0.3μm以下とする。
(57) Abstract: Provided is a high-frequency wiring board capable of making fine wiring and lowering the resistance of a conductor and transmitting a reduced transmission loss of a high-frequency signal. In a high-frequency wiring board having a high-frequency wiring layer formed on a surface and / or inside of a dielectric substrate made of glass ceramic, at least a part of the high-frequency wiring layer has a metal content. It is made of a high-purity metal conductor of 99% by weight or more, and has a surface roughness (Ra) at the interface with the dielectric substrate 2 of 0.3 μm or less.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波信号を伝送する高周波用配線基板
に関し、特に高周波信号の伝送損失を低減できる高周波
用配線基板とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency wiring board for transmitting a high-frequency signal in a microwave band to a millimeter-wave band, and more particularly to a high-frequency wiring board capable of reducing transmission loss of a high-frequency signal and a method of manufacturing the same. It is.
【0002】[0002]
【従来技術】従来より、配線基板、例えば、半導体素子
を収納するパッケージに使用される多層配線基板とし
て、比較的高密度の配線が可能な多層セラミック配線基
板が多用されている。この多層セラミック配線基板は、
アルミナやガラスセラミックなどの誘電体基板と、その
表面に形成されたWやMo、Cu、Ag等の金属からな
る配線導体とから構成されるもので、この誘電体基板の
一部にキャビティが形成され、このキャビティ内に半導
体素子が収納され、蓋体によってキャビティを気密に封
止されるものである。2. Description of the Related Art Conventionally, a multilayer ceramic wiring board capable of relatively high-density wiring has been widely used as a wiring board, for example, a multilayer wiring board used for a package for housing a semiconductor element. This multilayer ceramic wiring board
It is composed of a dielectric substrate such as alumina or glass ceramic, and a wiring conductor made of metal such as W, Mo, Cu, or Ag formed on the surface thereof, and a cavity is formed in a part of the dielectric substrate. The semiconductor element is accommodated in the cavity, and the cavity is hermetically sealed by the lid.
【0003】近年、高度情報化時代を迎え、使用される
周波数帯域はますます高周波帯へと移行しつつある。こ
のような高周波信号を伝送する高周波回路素子等を搭載
した配線基板においては、高周波信号の損失がなく伝送
することが重要であり、高周波用配線層を形成する導体
の抵抗が小さいこと、また誘電体基板の高周波領域での
誘電損失が小さいことが要求される。[0003] In recent years, with the era of advanced information, the frequency band used has been increasingly shifting to a higher frequency band. In a wiring board on which such a high-frequency circuit element for transmitting a high-frequency signal is mounted, it is important to transmit the high-frequency signal without loss, and the conductor forming the high-frequency wiring layer has a small resistance and a high dielectric constant. It is required that the dielectric loss of the body substrate in a high frequency region be small.
【0004】また、上記の高周波用配線層は、例えばマ
イクロストリップ線路等の中心導体とグランド層との導
体層によって形成されるものであるが、高周波信号はこ
の中心導体とグランド層間に発生する磁界によって伝送
されるものであり、高周波信号の伝送特性は中心導体と
グランド層間に挟持される誘電体基板と中心導体および
グランド層の導体層との界面の状態に大きく依存するも
のである。The above-described high-frequency wiring layer is formed by a conductor layer of a center conductor such as a microstrip line and a ground layer. A high-frequency signal is generated by a magnetic field generated between the center conductor and the ground layer. The transmission characteristics of the high-frequency signal greatly depend on the state of the interface between the dielectric substrate sandwiched between the center conductor and the ground layer and the conductor layer of the center conductor and the ground layer.
【0005】従来、この種の高周波用配線基板は、例え
ば、ガラスセラミックス等からなる誘電体層の表面に、
Cu、Ag等の低抵抗金属を主成分とするメタライズペ
ーストを用いてスクリーン印刷法等によって高周波用配
線パターンを形成し、誘電体層と同時焼成する方法が知
られている。Conventionally, a high-frequency wiring board of this type has a dielectric layer made of, for example, glass ceramics on the surface thereof.
A method is known in which a high-frequency wiring pattern is formed by a screen printing method or the like using a metallized paste containing a low-resistance metal such as Cu or Ag as a main component, and is fired simultaneously with a dielectric layer.
【0006】[0006]
【発明が解決しようとする課題】しかし、このような導
体ペーストを印刷して焼成する手法では、高周波用配線
層は金属粉末が焼結したものであるために空隙が多く存
在し、また、一般に誘電体層と高周波用配線層との熱収
縮挙動を合わせるために導体ペースト中にセラミックス
やガラス等のフィラー成分が添加されているために低抵
抗化ができないものであった。また、この方法では、高
周波用配線層の配線幅80μm以下とすることが困難で
あり、微細配線化に限界があった。However, in such a method of printing and firing a conductive paste, the high-frequency wiring layer is formed by sintering a metal powder, and thus has many voids. In order to match the heat shrinkage behavior of the dielectric layer and the high-frequency wiring layer, the resistance cannot be reduced because a filler component such as ceramics or glass is added to the conductor paste. Also, with this method, it is difficult to reduce the wiring width of the high-frequency wiring layer to 80 μm or less, and there is a limit to miniaturization.
【0007】また、この方法では、導体ペースト中の金
属粉末の凝集等により誘電体層との界面の表面粗さ(R
a)が大きくなったり、さらに焼成時の誘電体層と高周
波用配線層との界面での反応性が高く高周波用配線層の
界面部の抵抗が増大するために、高周波信号を伝送損失
が増大するという問題があった。Further, according to this method, the surface roughness (R) of the interface with the dielectric layer is caused by agglomeration of the metal powder in the conductor paste.
a) increases, and the reactivity at the interface between the dielectric layer and the high-frequency wiring layer during firing is high, and the resistance at the interface of the high-frequency wiring layer increases, so that the transmission loss of the high-frequency signal increases. There was a problem of doing.
【0008】従って、本発明は、ガラスセラミック配線
基板において、微細配線化、低抵抗化が可能であるとと
もに、MICやMMICなどの高周波素子を実装した場
合でも高周波帯において伝送損失が小さく、効率よく作
動させる高周波用配線基板を提供することにある。Therefore, the present invention enables fine wiring and low resistance in a glass-ceramic wiring board, and has a small transmission loss in a high-frequency band even when a high-frequency element such as an MIC or MMIC is mounted, and is efficient. An object of the present invention is to provide a high-frequency wiring board to be operated.
【0009】[0009]
【課題を解決するための手段】本発明者等は、上記のよ
うな課題について鋭意検討した結果、ガラスセラミック
配線基板において、金属箔からなる配線回路パターンを
セラミックグリーンシート表面に転写し同時焼成して、
高周波用配線層と誘電体基板との界面の表面粗さを小さ
く、かつ界面での反応性を小さくすることによって、微
細配線化、低抵抗化が可能であるとともに、高周波信号
の伝送損失が低減できることを見出し本発明に至った。Means for Solving the Problems As a result of intensive studies on the above problems, the present inventors have transferred a wiring circuit pattern made of metal foil to the surface of a ceramic green sheet and simultaneously fired the same on a glass ceramic wiring board. hand,
By reducing the surface roughness of the interface between the high-frequency wiring layer and the dielectric substrate and reducing the reactivity at the interface, fine wiring and low resistance are possible, and transmission loss of high-frequency signals is reduced. The inventors have found out that they can do so and have reached the present invention.
【0010】すなわち、本発明の高周波用配線基板は、
ガラスセラミックからなる誘電体基板の表面および/ま
たは内部に高周波用配線層が形成されてなるとを具備す
る高周波用配線基板であって、少なくとも一部の高周波
用配線層が金属含有量が99重量%以上の高純度金属導
体からなるとともに、前記誘電体基板との界面における
表面粗さ(Ra)が0.3μm以下であることを特徴と
するものである。That is, the high-frequency wiring board of the present invention comprises:
A high-frequency wiring board comprising a high-frequency wiring layer formed on the surface and / or inside of a dielectric substrate made of glass ceramic, wherein at least a part of the high-frequency wiring layer has a metal content of 99% by weight. In addition to the high-purity metal conductor described above, the surface roughness (Ra) at the interface with the dielectric substrate is 0.3 μm or less.
【0011】ここで、前記誘電体基板と高周波用配線層
との界面の反応相が10μm以下であること、前記高周
波用配線層が、ストリップ線路、マイクロストリップ線
路、コプレーナ線路、グランド付きコプレーナ線路およ
びトリプレート線路から選ばれる1種を具備すること、
前記高周波用配線層がCu、Ag、Au、Pt、Pdか
ら選ばれる少なくとも一種以上であること、前記高周波
用配線層が、金属箔からなることが望ましい。The reaction phase at the interface between the dielectric substrate and the high-frequency wiring layer is 10 μm or less, and the high-frequency wiring layer is formed of a strip line, a microstrip line, a coplanar line, a grounded coplanar line, Having one kind selected from a triplate line,
It is preferable that the high-frequency wiring layer is at least one selected from Cu, Ag, Au, Pt, and Pd, and the high-frequency wiring layer is made of a metal foil.
【0012】また、本発明の高周波用配線基板の製造方
法は、(a)転写フィルムの表面に金属含有量が99重
量%以上の高純度金属導体からなる表面粗さ(Ra)が
0.3μm以下の高周波用配線パターンを作製する工程
と、(b)ガラスセラミック組成物によってグリーンシ
ートを成形する工程と、(c)(b)工程によって得ら
れたグリーンシートの表面に(a)工程によって得られ
た転写フィルムの高周波用配線層形成面を積層圧着して
前記高周波用配線パターンを前記グリーンシート表面の
所定の位置に転写する工程と、(d)(c)工程によっ
て得られたグリーンシートを前記高周波用配線層の融点
より低い温度で焼成することを特徴とするものである。The method of manufacturing a high-frequency wiring board according to the present invention is also characterized in that: (a) the surface of the transfer film is made of a high-purity metal conductor having a metal content of 99% by weight or more and has a surface roughness (Ra) of 0.3 μm; A step of preparing the following high-frequency wiring pattern; (b) a step of forming a green sheet with the glass ceramic composition; and (c) obtaining a surface of the green sheet obtained by the step (b) by the step (a). A step of transferring the high-frequency wiring pattern to a predetermined position on the surface of the green sheet by laminating and pressing the high-frequency wiring layer forming surface of the obtained transfer film, and a step of (d) and (c). Baking at a temperature lower than the melting point of the high-frequency wiring layer.
【0013】ここで、前記(d)工程において、誘電体
基板を相対密度95%以上に緻密化すること、前記
(d)工程の焼成によるX−Y方向の収縮率が10%以
下であること、前記配線回路パターンが金属箔からなる
ことが望ましい。Here, in the step (d), the dielectric substrate is densified to a relative density of 95% or more, and the shrinkage in the X-Y direction by firing in the step (d) is 10% or less. Preferably, the wiring circuit pattern is made of a metal foil.
【0014】[0014]
【発明の実施の形態】以下、本発明の高周波用配線基板
の一例について、その概略断面図である図1に基づいて
説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic sectional view showing an example of a high-frequency wiring board according to the present invention.
【0015】図1の高周波用配線基板1によれば、誘電
体基板2は、複数のガラスセラミック誘電体層2a〜2
dを積層してなる積層体から構成され、その誘電体層2
a〜2d間および誘電体基板2表面には、厚みが3〜2
0μm程度の金属成分の含有量が99%以上の高純度金
属箔からなる高周波用配線層3が被着形成されている。
さらに、誘電体基板の誘電体層2a〜2dには厚み方向
を貫くように直径が80〜200μmのビアホール導体
4が形成され、高周波用配線層3とビアホール導体4と
により、所定回路が形成されている。According to the high-frequency wiring board 1 shown in FIG. 1, the dielectric substrate 2 includes a plurality of glass ceramic dielectric layers 2a to 2a.
d, and the dielectric layer 2
a to 2d and the surface of the dielectric substrate 2 have a thickness of 3 to 2
A high-frequency wiring layer 3 made of a high-purity metal foil having a metal component content of about 0 μm and a content of 99% or more is formed by deposition.
Further, via-hole conductors 4 having a diameter of 80 to 200 μm are formed in the dielectric layers 2 a to 2 d of the dielectric substrate so as to penetrate the thickness direction, and a predetermined circuit is formed by the high-frequency wiring layer 3 and the via-hole conductor 4. ing.
【0016】誘電体基板2は、ホウケイ酸亜鉛ガラス、
ホウケイ酸鉛ガラス、アルミノホウケイ酸ガラス等のホ
ウケイ酸系ガラスやリチウム珪酸系ガラス等のガラス成
分と、無機質フィラーとを含有するいわゆるガラスセラ
ミックスからなる。The dielectric substrate 2 is made of zinc borosilicate glass,
It is a so-called glass ceramic containing a glass component such as borosilicate glass or lithium silicate glass such as lead borosilicate glass or aluminoborosilicate glass, and an inorganic filler.
【0017】ガラスセラミックスのガラス成分は、複数
の金属酸化物を含むガラスフリットであり、磁器中に
は、クォーツ、クリストバライト、トリジマイト、コー
ジェライト、ムライト、アノーサイト、セルジアン、ス
ピネル、ガーナイト、ウイレマイト、ドロマイト、ペタ
ライト、スラウソナイト、ディオプサイドやその置換誘
導体の結晶を少なくとも1種が析出することが望まし
く、誘電体基板2の誘電損失を小さくするためには、ク
ォーツ、コージェライト、ムライト、スピネル、ガーナ
イト、ウイレマイト、スラウソナイト、ディオプサイド
等の高周波領域で低損失な結晶相が析出することが望ま
しく、誘電損失を増大させる鉛等を含有しないことが望
ましい。The glass component of the glass ceramic is a glass frit containing a plurality of metal oxides. , At least one crystal of petalite, slausonite, diopside or a substituted derivative thereof is desirably deposited. To reduce the dielectric loss of the dielectric substrate 2, quartz, cordierite, mullite, spinel, garnite It is desirable that a low-loss crystal phase is precipitated in a high-frequency region such as willemite, slausonite, and diopside, and that it does not contain lead that increases dielectric loss.
【0018】また、誘電体基板2の熱膨張係数を高め、
高周波用配線層との熱膨張係数差を小さくする上では、
クォーツ、クリストバライト、トリジマイト、ガーナイ
ト等の熱膨張係数の大きい結晶相が析出することが望ま
しい。Further, the coefficient of thermal expansion of the dielectric substrate 2 is increased,
To reduce the difference in thermal expansion coefficient from the high-frequency wiring layer,
It is desirable that a crystal phase having a large coefficient of thermal expansion, such as quartz, cristobalite, tridymite, and garnet, be precipitated.
【0019】また、無機質フィラー成分としては、クォ
ーツ、クリストバライト、トリジマイト、非晶質SiO
2 、アルミナ、ムライト、コージライト、フォルステラ
イト、ZnO、TiO2 等が使用可能であるが、誘電体
基板2の誘電損失を小さくするためにはクォーツ、非晶
質SiO2 、アルミナ、ムライト、コージライト、フォ
ルステライト等の高周波領域で低損失な結晶相が析出す
ることが望ましい。さらに、誘電体基板2の熱膨張係数
を高める上でSiO2 結晶相であるクォーツ、クリスト
バライト、トリジマイトが、 中でもクォーツ結晶相(熱
膨張係数17.5ppm/℃)が析出することが望まし
い。The inorganic filler component includes quartz, cristobalite, tridymite, amorphous SiO 2
2 , alumina, mullite, cordierite, forsterite, ZnO, TiO 2 and the like can be used, but in order to reduce the dielectric loss of the dielectric substrate 2, quartz, amorphous SiO 2 , alumina, mullite, cordierite, etc. It is desirable that a low-loss crystal phase is precipitated in a high-frequency region such as light and forsterite. Further, in order to increase the coefficient of thermal expansion of the dielectric substrate 2, it is desirable that quartz, cristobalite, and tridymite, which are SiO 2 crystal phases, are precipitated, especially a quartz crystal phase (coefficient of thermal expansion: 17.5 ppm / ° C.).
【0020】また、本発明によれば、誘電体基板2と高
周波用配線層3との界面の表面粗さを小さくすることに
よって高周波信号の伝送特性を高めることができる。す
なわち、高周波信号は誘電体基板2と高周波用配線層3
との界面に最も電界および磁界が集中するために、この
界面の表面粗さが大きくなると信号の伝送行路が長くな
り、抵抗が大きくなることから信号の伝送損失が増大す
るためである。高周波信号の伝送特性を高める上では、
誘電体基板2と高周波用配線層3との界面の表面粗さ
(Ra)を0.3μm以下、特に0.2μm以下とする
必要がある。また、表面粗さ(Ra)を上記範囲とする
ためには、表面粗さ(Rmax)を20μm以下、特に
10μm以下とすることが望ましい。また、誘電体基板
2と導体配線層3との界面の表面粗さ(Ra)を0.3
μm以下および表面粗さ(Rmax)20μm以下とす
るためには、無機質フィラーの平均粒径は5μm以下で
あることが望ましく、誘電体基板2の相対密度が95%
以上、特に98%以上であることが望ましい。Further, according to the present invention, by reducing the surface roughness of the interface between the dielectric substrate 2 and the high-frequency wiring layer 3, the transmission characteristics of high-frequency signals can be improved. That is, the high-frequency signal is transmitted to the dielectric substrate 2 and the high-frequency wiring layer 3.
This is because an electric field and a magnetic field are most concentrated on the interface with the interface, and if the surface roughness of the interface increases, the signal transmission path becomes longer and the resistance increases, thereby increasing the signal transmission loss. In order to improve the transmission characteristics of high frequency signals,
The surface roughness (Ra) of the interface between the dielectric substrate 2 and the high-frequency wiring layer 3 needs to be 0.3 μm or less, particularly 0.2 μm or less. In order to keep the surface roughness (Ra) within the above range, it is desirable that the surface roughness (Rmax) be 20 μm or less, particularly 10 μm or less. Further, the surface roughness (Ra) of the interface between the dielectric substrate 2 and the conductor wiring layer 3 is set to 0.3.
In order to make the average particle size of the inorganic filler 5 μm or less, the relative density of the dielectric substrate 2 is 95% or less in order to make the surface roughness (Rmax) 20 μm or less.
More preferably, it is preferably 98% or more.
【0021】高周波用配線層3は、金属含有量99重量
%以上の高純度な金属導体からなり、特にCu、Ag、
Au、Pt、Pd又はそれらの混合物からなることが望
ましく、さらに、高周波用配線層3の微細配線化および
低抵抗化の点で金属箔からなることが望ましい。また、
該金属箔は焼成によって粒成長していてもよい。The high-frequency wiring layer 3 is made of a high-purity metal conductor having a metal content of 99% by weight or more.
It is desirable to be made of Au, Pt, Pd or a mixture thereof, and further desirably made of metal foil in terms of miniaturization of the high-frequency wiring layer 3 and low resistance. Also,
The metal foil may be grown by firing.
【0022】また、高周波用配線層3中には、高周波信
号を効率よく伝送するために高周波用伝送線路は、スト
リップ線路、マイクロストリップ線路、コプレーナ線
路、グランド付きコプレーナ線路およびトリプレート線
路から選ばれる1種が存在することが望ましい。In the high-frequency wiring layer 3, the high-frequency transmission line is selected from a strip line, a microstrip line, a coplanar line, a coplanar line with ground, and a triplate line in order to efficiently transmit a high-frequency signal. Desirably one is present.
【0023】なお、高周波用配線層3中には、低周波信
号伝送線路、電源供給用線路、キャパシタ、抵抗体、イ
ンダクタ等が形成されていてもよく、また、金属含有量
が99%より低い導体からなる回路層が形成されていて
もよい。In the high-frequency wiring layer 3, a low-frequency signal transmission line, a power supply line, a capacitor, a resistor, an inductor and the like may be formed, and the metal content is lower than 99%. A circuit layer made of a conductor may be formed.
【0024】さらに、誘電体基板2と高周波用配線層3
との界面の反応層の厚みを10μm以下に制御すること
により、導体配線層3の界面の抵抗値が増大することな
く高周波信号の良好な伝送が可能となる。Further, the dielectric substrate 2 and the high-frequency wiring layer 3
By controlling the thickness of the reaction layer at the interface with the conductor wiring layer to 10 μm or less, good transmission of high-frequency signals becomes possible without increasing the resistance value at the interface with the conductor wiring layer 3.
【0025】すなわち、誘電体基板2は、高周波用配線
層3との反応性が低い成分、例えばSi、Mg等を含有
し、反応性が高いPb、Ti、Li、Na、K等を含ま
ないことが望ましい。That is, the dielectric substrate 2 contains components having low reactivity with the high-frequency wiring layer 3, for example, Si, Mg and the like, and does not contain Pb, Ti, Li, Na, K and the like having high reactivity. It is desirable.
【0026】ここで、本発明における界面の反応層の厚
みは配線基板の断面における電子線プローブマイクロア
ナリシス(EPMA)分析によって測定される誘電体基
板の成分と導体配線層の成分が混在した領域の厚みを指
す。Here, the thickness of the interface reaction layer in the present invention is the thickness of the region where the components of the dielectric substrate and the components of the conductor wiring layer are measured by electron beam probe microanalysis (EPMA) analysis in the cross section of the wiring substrate. Refers to the thickness.
【0027】上記構成からなる高周波用配線層3は、誘
電体基板2との界面の界面導電率が0.3×108 Ω-1
・m-1以上、特に0.35×108 Ω-1・m-1以上とな
り、高周波信号の伝送損失を低減することができる。The high-frequency wiring layer 3 having the above structure has an interface conductivity of 0.3 × 10 8 Ω −1 at the interface with the dielectric substrate 2.
M -1 or more, especially 0.35 × 10 8 Ω -1 · m -1 or more, so that transmission loss of high frequency signals can be reduced.
【0028】また、本発明の高周波用配線基板は、30
GHz以上、特に50GHz以上の高周波信号を伝送す
る場合に特に有効であり、50〜110GHzでの伝送
特性(S21)が1.5dB/cm以下、特に1.0dB
/cm以下であることが望ましい。The high-frequency wiring board of the present invention has
It is particularly effective when transmitting a high frequency signal of not less than 50 GHz, particularly not less than 50 GHz, and the transmission characteristic (S 21 ) at 50 to 110 GHz is not more than 1.5 dB / cm, particularly 1.0 dB.
/ Cm or less.
【0029】また、ビアホール導体4は、上記の高周波
用配線層3と類似の成分からなることが望ましく、金属
粉末が焼結したものからなる。The via-hole conductor 4 desirably has a component similar to that of the high-frequency wiring layer 3 described above, and is formed by sintering a metal powder.
【0030】また、配線基板2表面には、ICチップな
どの電子部品6との接続用配線、電子部品6実装用のパ
ッド、シールド用導体膜が、また、裏面には外部回路と
接続する端子電極が形成され、電子部品6が高周波用配
線層5に半田や導電性接着剤などを介して接合される。
なお、図示していないが、必要に応じて、配線基板2の
表面には、さらに珪化タンタル、珪化モリブデンなどの
厚膜抵抗体膜やエポキシ樹脂などの配線保護膜などを形
成しても構わない。On the surface of the wiring board 2, wiring for connection to an electronic component 6, such as an IC chip, pads for mounting the electronic component 6, and a conductive film for shielding are provided. On the back surface, terminals for connection to an external circuit are provided. Electrodes are formed, and the electronic component 6 is joined to the high-frequency wiring layer 5 via solder, a conductive adhesive, or the like.
Although not shown, a thick-film resistor film such as tantalum silicide or molybdenum silicide or a wiring protection film such as epoxy resin may be further formed on the surface of the wiring board 2 as necessary. .
【0031】なお、本発明の多層配線基板は、例えばエ
ポキシ樹脂、フェノール樹脂、アラミド樹脂、ポリイミ
ド樹脂、ポリオレフィン樹脂等の熱硬化樹脂にガラス等
のフィラー成分を添加した基体の表面にCu、Au、A
l、Ni、Pb−Sn等の金属を含む導体層を被着形成
した外部回路基板の導体層上に半田ボール等を介して実
装することができる。The multilayer wiring board according to the present invention has a surface obtained by adding a filler component such as glass to a thermosetting resin such as an epoxy resin, a phenol resin, an aramid resin, a polyimide resin, a polyolefin resin, or the like. A
It can be mounted via a solder ball or the like on a conductor layer of an external circuit board on which a conductor layer containing a metal such as l, Ni, Pb-Sn or the like is attached.
【0032】次に、本発明の配線基板を作製する方法に
ついて説明する。まず、上述したような結晶化ガラスお
よび平均粒径3μm以下の無機質フィラーを混合して有
機バインダ等を加えた後、ドクターブレード法、圧延
法、プレス法などの公知の成形方法によりシート状に成
形してグリーンシートを作製する。Next, a method for manufacturing the wiring board of the present invention will be described. First, after mixing the above-mentioned crystallized glass and an inorganic filler having an average particle diameter of 3 μm or less and adding an organic binder, the mixture is formed into a sheet by a known forming method such as a doctor blade method, a rolling method, and a pressing method. To produce a green sheet.
【0033】次に、このグリーンシートにレーザーやマ
イクロドリル、パンチングなどにより、直径80〜20
0μmのビアホールを形成し、その内部に導体ペースト
を充填する。なお、導体ペーストは、高周波用配線層と
類似の金属粉末に、アクリル樹脂等の有機バインダと、
トルエン、イソプロピルアルコール、アセトン等の有機
溶剤とを添加、混合して適当な粘度に調製されたもので
ある。有機バインダは金属成分100重量部に対して
0.5〜5.0重量部、有機溶剤は固形成分及び有機バ
インダ100重量部に対して5〜100重量部の割合で
混合されることが望ましい。なお、この導体ペースト中
には若干のガラス成分等を添加してもよい。Next, a diameter of 80 to 20 is applied to the green sheet by laser, micro drill, punching or the like.
A via hole of 0 μm is formed, and the inside thereof is filled with a conductive paste. The conductive paste is a metal powder similar to the high-frequency wiring layer, an organic binder such as an acrylic resin,
An organic solvent such as toluene, isopropyl alcohol, and acetone is added and mixed to adjust the viscosity. It is preferable that the organic binder is mixed in a ratio of 0.5 to 5.0 parts by weight based on 100 parts by weight of the metal component, and the organic solvent is mixed in a ratio of 5 to 100 parts by weight based on 100 parts by weight of the solid component and the organic binder. Note that a slight glass component or the like may be added to the conductor paste.
【0034】一方、高周波用配線パターンの形成方法
は、高分子フィルム上に上述した金属成分からなる厚み
3〜20μmの高純度金属箔を接着し、この金属層の表
面にレジストを回路パターン状に塗布した後、エッチン
グ処理およびレジスト除去を行って高周波用配線層を形
成される方法が好適に用いられる。この方法によれば、
配線の切れやダレがなく微細加工が可能であることから
配線幅50μm以下、配線間の距離50μm以下の微細
配線を形成することができる。On the other hand, a method for forming a high-frequency wiring pattern is to bond a high-purity metal foil of the above-mentioned metal component having a thickness of 3 to 20 μm on a polymer film, and apply a resist on the surface of the metal layer in a circuit pattern. After coating, a method of forming a high-frequency wiring layer by performing an etching treatment and a resist removal is preferably used. According to this method,
Since fine processing is possible without cutting or sagging of wiring, fine wiring having a wiring width of 50 μm or less and a distance between wirings of 50 μm or less can be formed.
【0035】なお、誘電体基板と高周波用配線層との界
面の表面粗さ(Ra)を0.3μm以下とするために
は、フィルム上に形成された金属箔の表面粗さ(Ra)
が0.3μm以下であることが重要である。In order to reduce the surface roughness (Ra) of the interface between the dielectric substrate and the high-frequency wiring layer to 0.3 μm or less, the surface roughness (Ra) of the metal foil formed on the film is required.
Is important to be 0.3 μm or less.
【0036】そして、上述したグリーンシートの表面に
高純度金属箔を転写する。転写の方法としては上記の高
周波用配線パターンが形成された転写フィルムの高周波
用配線パターン形成面を前記ビアホール導体が形成され
た誘電体シートの表面に位置合わせして積層圧着して、
転写シートを剥がすことにより、ビアホール導体を接続
した高周波用配線層を具備する一単位の配線シートを形
成することができる。その後、得られた一単位の配線層
を積層圧着して積層体を形成する。Then, a high-purity metal foil is transferred onto the surface of the green sheet. As a method of transfer, the high-frequency wiring pattern formation surface of the transfer film on which the high-frequency wiring pattern is formed is aligned with the surface of the dielectric sheet on which the via-hole conductor is formed and laminated and pressed.
By peeling off the transfer sheet, it is possible to form one unit of a wiring sheet having a high-frequency wiring layer to which via-hole conductors are connected. Thereafter, the obtained one unit of wiring layer is laminated and pressed to form a laminate.
【0037】次に、この積層体を酸化性あるいは弱酸化
性雰囲気中で400〜750℃にて加熱処理してグリー
ンシートやビアホール導体ペースト中の有機成分を分解
除去した後、酸化性雰囲気中あるいは非酸化性雰囲気
中、高純度金属導体の融点よりも低い温度、望ましくは
800〜1000℃、特に900〜1000℃にて同時
焼成することにより、誘電体基板の相対密度を95%以
上、特に98%以上に高めることができるとともに、誘
電体基板と高周波用配線層との界面の反応層の厚みが1
0μm以下の高周波用配線層およびビアホール導体を具
備する多層配線基板を作製することができる。Next, this laminate is subjected to a heat treatment at 400 to 750 ° C. in an oxidizing or weakly oxidizing atmosphere to decompose and remove the organic components in the green sheet and the via-hole conductor paste. By co-firing in a non-oxidizing atmosphere at a temperature lower than the melting point of the high-purity metal conductor, preferably at 800 to 1000 ° C, particularly 900 to 1000 ° C, the relative density of the dielectric substrate becomes 95% or more, especially 98%. %, And the thickness of the reaction layer at the interface between the dielectric substrate and the high-frequency wiring layer is 1%.
A multilayer wiring board having a high-frequency wiring layer of 0 μm or less and a via-hole conductor can be manufactured.
【0038】ここで、焼成時、または焼成後の冷却時の
誘電体基板や高周波用配線層の変形やクラック発生を抑
制しつつ、高周波用配線層の絶縁基板への接着性を高め
る上で、上記積層体の上下面に上述のグリーンシートよ
りも焼成開始温度が高く1000℃以下の焼成によって
も焼結しないグリーンシートや収縮しない焼結体を積層
して焼成すること、あるいは積層体の積層方向で加圧し
ながら焼成することにより誘電体基板のX−Y方向の収
縮率を10%以下とすることができ、この方法によれ
ば、高周波用配線層の寸法精度を高めることができる。In order to improve the adhesion of the high-frequency wiring layer to the insulating substrate while suppressing deformation and cracking of the dielectric substrate and the high-frequency wiring layer during firing or cooling after firing, Stacking and firing a green sheet having a firing start temperature higher than that of the above-described green sheet and not sintering even at a firing temperature of 1000 ° C. or less, and a non-shrinking sintered body, By baking while applying pressure, the shrinkage in the X-Y direction of the dielectric substrate can be reduced to 10% or less, and according to this method, the dimensional accuracy of the high-frequency wiring layer can be improved.
【0039】また、得られた多層配線基板を外部回路基
板上に実装するためには、多層配線基板の裏面に形成し
た接続パッドに半田等を塗布して半田ボールを取着し、
これを外部回路基板表面の導体層上に載置して加熱し半
田ボールを加熱溶融させることによって導体層と半田ボ
ールとを固着させ、電気的に接続することができる。In order to mount the obtained multilayer wiring board on an external circuit board, solder or the like is applied to connection pads formed on the back surface of the multilayer wiring board and solder balls are attached thereto.
This is placed on the conductor layer on the surface of the external circuit board, heated, and the solder ball is heated and melted, so that the conductor layer and the solder ball are fixed and electrically connected.
【0040】[0040]
【実施例】(実施例)先ず、表1に示す組成からなるガ
ラスおよびフィラーからなる組成物にバインダを添加し
て所定形状に成形し、窒素中または酸素中、表1に示す
温度にて焼成して直径20mm×10mmのペレットを
作製した。得られた磁器についてアルキメデス法により
かさ密度を測定し、理論密度に対する比率である相対密
度を算出した。また、粉末X線回折により磁器中の析出
結晶相を同定した。さらに、60GHzにてネットワー
クアナサイザ、シンセサイズドスイーパを用いて誘電体
共振器法により磁器の誘電率および誘電損失を測定し
た。結果は、表1に示した。EXAMPLES (Examples) First, a binder was added to a composition composed of glass and a filler having the composition shown in Table 1 to form a predetermined shape, and fired in nitrogen or oxygen at a temperature shown in Table 1. Thus, a pellet having a diameter of 20 mm × 10 mm was prepared. The bulk density of the obtained porcelain was measured by the Archimedes method, and the relative density, which is a ratio to the theoretical density, was calculated. Further, the precipitated crystal phase in the porcelain was identified by powder X-ray diffraction. Further, the dielectric constant and dielectric loss of the porcelain were measured at 60 GHz by a dielectric resonator method using a network analyzer and a synthesized sweeper. The results are shown in Table 1.
【0041】[0041]
【表1】 [Table 1]
【0042】一方、表1と同じ組成物にバインダとして
アクリル樹脂、可塑剤としてDBP(ジブチルフタレー
ト)、溶媒としてトルエンとイソプロピルアルコールを
加えてスラリーを調製し、ドクターブレード法により厚
さ200〜250μmのグリーンシートを作製した。On the other hand, a slurry was prepared by adding an acrylic resin as a binder, DBP (dibutyl phthalate) as a plasticizer, and toluene and isopropyl alcohol as a solvent to the same composition as in Table 1 to prepare a slurry having a thickness of 200 to 250 μm by a doctor blade method. A green sheet was produced.
【0043】他方、平均粒径が2〜5μmの表2に示す
高周波用配線層を形成する成分と同じ粉末と、アクリル
樹脂と、該粉末に対してフィラーとして0.5重量%の
アルミナと、DBPと、アセトンを添加して3本ロール
により混練し、ビアホール導体用ペーストを作製した。On the other hand, the same powder as the components forming the high-frequency wiring layer shown in Table 2 having an average particle diameter of 2 to 5 μm, an acrylic resin, and 0.5% by weight of alumina as a filler with respect to the powder, DBP and acetone were added and kneaded with a three-roll mill to prepare a via-hole conductor paste.
【0044】そして、レーザーまたはパンチングによっ
て、上記グリーンシートの所定箇所に直径100μmの
ビアホールを形成し、スクリーン印刷法によってそのビ
アホール内に先のビアホール導体用ペーストを充填し
た。Then, a via hole having a diameter of 100 μm was formed at a predetermined portion of the green sheet by laser or punching, and the via hole conductor paste was filled in the via hole by screen printing.
【0045】次に、PETフィルム表面に純度99.8
%の高純度の表2に示す成分からなる金属箔を接着し、
感光性レジスト形成、露光、現像、エッチング処理、レ
ジスト除去によって表2に示す配線幅および配線間距離
の複数本の高周波用配線層を形成した。そして、ビアホ
ールが形成されたグリーンシートにビアホールの位置合
わせを行いながら転写シートを積層し、60℃、200
kgf/cm2 で熱圧着した。その後、転写フィルムの
みを剥がすことにより、ビアホール導体を接続した高周
波用配線層を具備する一単位の配線シートを形成した。
さらに、この任意の一単位の配線シートを6枚積層し、
積層体を形成した。Next, the purity of 99.8 was formed on the surface of the PET film.
% Metal foil composed of the components shown in Table 2 with high purity,
By forming a photosensitive resist, exposing, developing, etching, and removing the resist, a plurality of high-frequency wiring layers having a wiring width and a wiring distance shown in Table 2 were formed. Then, the transfer sheet is laminated on the green sheet on which the via hole is formed while aligning the via hole with the green sheet.
Thermocompression bonding was performed at kgf / cm 2 . Thereafter, by peeling only the transfer film, a unit wiring sheet having a high-frequency wiring layer to which via-hole conductors were connected was formed.
Furthermore, six sheets of this arbitrary one unit wiring sheet are laminated,
A laminate was formed.
【0046】次いで、この未焼成状態の積層体に対し、
有機バインダ等の有機成分を分解除去するために、窒素
中または大気中、750℃で1時間の加熱処理を施した
後、大気または窒素雰囲気中、900℃、200kgf
/cm2 で積層方向からの一軸加圧焼成を1時間行い、
配線基板を作製した。Next, for the unfired laminate,
In order to decompose and remove organic components such as an organic binder, a heat treatment is performed at 750 ° C. for 1 hour in nitrogen or air, and then at 900 ° C. and 200 kgf in air or nitrogen atmosphere.
/ Cm 2 uniaxial pressure firing from the laminating direction for 1 hour,
A wiring board was manufactured.
【0047】得られた幅0.2mm、長さ30mmのマ
イクロストリップ線路からなる高周波用配線層を含む配
線基板について、50〜110GHzでの伝送特性の評
価として透過損失であるS21をネットワークアナライザ
で測定した。また、配線基板の断面の誘電体基板と導体
配線層との界面部についてEPMA(電子線プローブマ
イクロアナライザ)分析を行い、誘電体基板を構成する
成分と高周波用配線層を構成する成分とが混在する領域
の厚みを測定し、反応層の厚みとして表2に示した。ま
た、断面についてSEMおよびBEM写真から高周波用
配線層の誘電体基板との界面の表面粗さ(Ra)および
表面粗さ(Rmax)を測定し、表2に示した。The resulting width 0.2 mm, the wiring board comprising a high-frequency wiring layer consisting of the microstrip line length 30 mm, the S 21 is a transmission loss as an evaluation of transmission characteristics in 50~110GHz with a network analyzer It was measured. An EPMA (Electron Beam Probe Microanalyzer) analysis is performed on the interface between the dielectric substrate and the conductor wiring layer in the cross section of the wiring substrate, and the components constituting the dielectric substrate and the components constituting the high-frequency wiring layer are mixed. The thickness of the region to be treated was measured and is shown in Table 2 as the thickness of the reaction layer. In addition, the surface roughness (Ra) and the surface roughness (Rmax) of the interface of the high-frequency wiring layer with the dielectric substrate were measured from SEM and BEM photographs of the cross section, and are shown in Table 2.
【0048】また、上記の各種誘電体基板の表面に上記
と全く同様にして高周波用配線層を基板内部全面にわた
って形成し、この高周波用配線層と誘電体基板との界面
導電率を測定した。なお、評価用基板は、高周波用配線
層厚み0.01mmとし、その上下の誘電体基板厚みを
0.2mmとした。この界面導電率の測定は、以下に示
す誘電体円柱共振器法にて測定した。A high-frequency wiring layer was formed on the entire surface of each of the above-mentioned various dielectric substrates in the same manner as described above, and the interface conductivity between the high-frequency wiring layer and the dielectric substrate was measured. The evaluation board had a high-frequency wiring layer thickness of 0.01 mm, and the upper and lower dielectric substrates had a thickness of 0.2 mm. The interface conductivity was measured by the dielectric cylinder resonator method described below.
【0049】この誘電体円柱共振器法を利用した界面導
電率の測定方法は、比誘電率、誘電正接が既知の誘電体
材料からなる誘電体円柱の両端面または一方の端面に、
上記導体層が内部に形成された誘電体基板を所定の関係
になるように取り付けて誘電体共振器を形成することに
より、金属層と誘電体基板との界面、すなわち金属層界
面での導電率を測定する方法である。The method of measuring the interface conductivity using the dielectric cylinder resonator method is as follows. A dielectric cylinder made of a dielectric material having a known relative dielectric constant and dielectric loss tangent is provided on both end faces or one end face of the dielectric cylinder.
By forming a dielectric resonator by attaching a dielectric substrate having the above-mentioned conductor layer formed therein in a predetermined relationship, the conductivity at the interface between the metal layer and the dielectric substrate, that is, at the metal layer interface, Is a method of measuring
【0050】この測定方法の原理は、所定の寸法比(高
さt/直径d)を有する誘電体円柱の両端面に、縁端効
果が無視できる程度に充分大きな導体板(通常は、誘電
体円柱の直径dの3倍程度の直径Dを有する導体板)を
平行に設けて挟持した電磁界共振器を構成した場合、T
Eomn 共振モードによって導体板に流れる高周波電流は
短絡面、即ち、誘電体と導体との界面だけに分布してい
ることによるものである。The principle of this measuring method is that a conductive plate (usually a dielectric material) which is large enough to neglect the edge effect is provided on both end surfaces of a dielectric cylinder having a predetermined dimensional ratio (height t / diameter d). If a conductor plate having a diameter D of about three times the diameter d of the cylinder is provided in parallel and sandwiched to form an electromagnetic field resonator, T
This is because the high-frequency current flowing through the conductor plate in the E omn resonance mode is distributed only on the short-circuit surface, that is, only at the interface between the dielectric and the conductor.
【0051】より具体的には、図2に示すように、C軸
に垂直な端面を持つサファイア(直径d=10.000
mm、高さt=5.004mm)の誘電体円柱20の両
端面に、上記のようにして作成された内部に導体層21
が形成された誘電体基板22を配設して、誘電体円柱を
両端から挟持して誘電体共振器23を構成する。誘電体
共振器23においては、TEomn モード(m=1,2,
3・・・、n=1,2,3,・・・)によって導体層2
1に流れる高周波電流は、導体層21と誘電体円柱20
と接する誘電体基板22の界面だけに分布することを利
用して、測定されたTEomn モード(m=1,2,3・
・・、n=1,2,3,・・・)の共振周波数f0 と無
負荷Q、Qu から下記数1の(1)式によって界面導電
率σintを算出することができる。More specifically, as shown in FIG. 2, sapphire having an end surface perpendicular to the C axis (diameter d = 10000)
mm, height t = 5.004 mm) on both end surfaces of the dielectric cylinder 20, the inside of the conductor layer 21 formed as described above.
Is formed, and a dielectric resonator 23 is formed by sandwiching a dielectric column from both ends. In the dielectric resonator 23, the TE omn mode (m = 1, 2, 2)
.., N = 1, 2, 3,...)
1. The high-frequency current flowing in the
Using the distribution only at the interface of the dielectric substrate 22 in contact with the substrate, the measured TE omn mode (m = 1, 2, 3 ,.
· ·, N = 1, 2, 3, the resonance frequency f 0 and the unloaded Q of ...), it is possible to calculate the interfacial conductivity sigma int from Q u by the following equation (1) the number 1.
【0052】[0052]
【数1】 (Equation 1)
【0053】但し、A、B1 、B2 は下記数2の(2)
(3)(4)式により計算する。However, A, B 1 and B 2 represent the following equation (2)
(3) Calculated by equation (4).
【0054】[0054]
【数2】 (Equation 2)
【0055】ここで、(1)式のtanδ1 とtanδ
2 はそれぞれ誘電体円柱20と誘電体基板22の誘電正
接、μは導体層21の透磁率、ωは2πf0 、∬|H|
2 dSは上下の金属層界面での磁界の積分、We は共振
器の電界エネルギー、Wd1 eとWd2 e は誘電体円柱20
内と誘電体基板22のうち、誘電体円柱20と接する側
内の電界エネルギーである。 なお、We 、Wd1 e 、W
d2 e の計算に必要な誘電体円柱20のε1 、tanδ1
はJIS−R−1627「マイクロ波用ファインセラミ
ックスの誘電特性の試験方法」に開示された誘電体円柱
共振器法により、誘電体基板22の比誘電率ε'2とta
nδ2 は小林、佐藤らの「信学技法MW87−7」「誘
電体平板材料のマイクロ波複素誘電率測定」(1987
年)に開示された空洞共振器法などの周知の方法によっ
て測定することができる。このようにして測定された界
面導電率を中心導体の界面導電率として表1に示した。
なお、この評価用基板における導体層の両界面の界面導
電率が実質上同一であることを確認した。Here, tan δ 1 and tan δ in the equation (1)
2 is the dielectric loss tangent between the dielectric cylinder 20 and the dielectric substrate 22, μ is the magnetic permeability of the conductor layer 21, ω is 2πf 0 , ∬ | H |
2 dS magnetic field of the integration of the upper and lower metal layer interface, W e is the resonator of the field energy, W d1 e and W d2 e is the dielectric cylinder 20
And the electric field energy on the side of the dielectric substrate 22 that is in contact with the dielectric cylinder 20. Note that W e , W d1 e , W
ε 1 and tan δ 1 of the dielectric cylinder 20 necessary for calculating d2 e
Is based on the dielectric constant ε ′ 2 and ta of the dielectric substrate 22 by the dielectric cylinder resonator method disclosed in JIS-R-1627 “Test method for dielectric properties of fine ceramics for microwave”.
nδ 2 is described in “Science Technique MW87-7”, “Microwave Complex Permittivity Measurement of Dielectric Plate Material” by Kobayashi and Sato et al. (1987)
) Can be measured by a well-known method such as the cavity resonator method disclosed in U.S. Pat. The interface conductivity measured in this way is shown in Table 1 as the interface conductivity of the center conductor.
In addition, it was confirmed that the interface conductivity of both interfaces of the conductor layer in the evaluation substrate was substantially the same.
【0056】比較のため、導体の形成方法を金属箔の転
写に代えて、平均粒径5μmのCu粉末にフィラーとし
てアルミナを0.5重量%と、アクリル樹脂を2重量%
とDBPとアセトンを加え、3本ロールにて混練したペ
ーストを用いてスクリーン印刷法で配線パターンに印刷
する以外は実施例と全く同様にして配線基板を作製し、
同様に評価した。結果は表2に示した。For comparison, the conductor formation method was replaced with the transfer of metal foil, and 0.5 wt% of alumina and 2 wt% of acrylic resin were used as fillers in Cu powder having an average particle size of 5 μm.
And DBP and acetone were added, and a wiring board was prepared in exactly the same manner as in the example except that the paste was kneaded with three rolls and printed on the wiring pattern by screen printing.
It was evaluated similarly. The results are shown in Table 2.
【0057】[0057]
【表2】 [Table 2]
【0058】表2より、誘電体基板のガラスの含有量が
低い試料No.1、11およびアルカリガラス、ホウケ
イ酸鉛ガラスを用いた試料No.15,16では、誘電
体基板と高周波用配線層との界面の表面粗さ(Ra)が
0.3μmより大きく、高周波信号の伝送損失が大きく
なった。From Table 2, it can be seen that Sample No. 3 in which the glass content of the dielectric substrate is low was obtained. Sample Nos. 1 and 11 using alkali glass and lead borosilicate glass. In Nos. 15 and 16, the surface roughness (Ra) of the interface between the dielectric substrate and the high-frequency wiring layer was larger than 0.3 μm, and the transmission loss of the high-frequency signal became large.
【0059】また、高周波用配線層を形成する金属箔の
表面粗さ(Ra)が大きい試料No.20では、誘電体
基板と高周波用配線層との界面の表面粗さ(Ra)が
0.3μmより大きくなり、高周波信号の伝送損失が大
きくなった。Further, the metal foil for forming the high-frequency wiring layer had a large surface roughness (Ra). In No. 20, the surface roughness (Ra) of the interface between the dielectric substrate and the high-frequency wiring layer was larger than 0.3 μm, and the transmission loss of the high-frequency signal was large.
【0060】さらに、Cuペーストを用いて高周波用配
線層を形成した試料No.22では、線幅0.05mm
の配線を形成することができず、また、試料No.23
では、誘電体基板と高周波用配線層との反応性が高く表
面粗さ(Ra)が0.3μmを超え、透過損失の大きい
ものであった。Further, the sample No. in which a high-frequency wiring layer was formed using a Cu paste was used. In 22, the line width is 0.05mm
Cannot be formed, and the sample No. 23
In this case, the reactivity between the dielectric substrate and the high-frequency wiring layer was high, the surface roughness (Ra) exceeded 0.3 μm, and the transmission loss was large.
【0061】これに対して、本発明に基づく試料では、
いずれも誘電体基板と高周波用配線層との界面の表面粗
さ(Ra)が0.3μm以下で透過損失の小さいもので
あった。On the other hand, in the sample according to the present invention,
In each case, the surface roughness (Ra) of the interface between the dielectric substrate and the high-frequency wiring layer was 0.3 μm or less, and the transmission loss was small.
【0062】[0062]
【発明の効果】以上詳述したとおり、本発明によれば、
ガラスセラミックからなる誘電体基板と、金属含有量が
99重量%以上の高純度金属導体からなる高周波用配線
層とを具備する配線基板であることから、微細配線化お
よび導体の低抵抗化が可能となる。また、誘電体基板と
高周波用配線層との界面の表面粗さを小さくでき、さら
に界面での反応性を低めることができることから、高周
波信号の伝送損失を低減した高周波用配線基板を提供す
ることができる。As described in detail above, according to the present invention,
Since the wiring board has a dielectric substrate made of glass ceramic and a high-frequency wiring layer made of a high-purity metal conductor having a metal content of 99% by weight or more, fine wiring and low resistance of the conductor are possible. Becomes In addition, the present invention provides a high-frequency wiring board with reduced transmission loss of high-frequency signals because the surface roughness of the interface between the dielectric substrate and the high-frequency wiring layer can be reduced, and the reactivity at the interface can be reduced. Can be.
【図1】本発明の高周波用配線基板を説明するための概
略断面図である。FIG. 1 is a schematic sectional view illustrating a high-frequency wiring board according to the present invention.
【図2】界面導電率の評価方法を説明するための図であ
る。FIG. 2 is a diagram for explaining a method for evaluating interface conductivity.
1 高周波用配線基板 2 誘電体基板 3 高周波用配線層 4 ビアホール導体 5 高周波伝送線路 6 電子部品 DESCRIPTION OF SYMBOLS 1 High frequency wiring board 2 Dielectric substrate 3 High frequency wiring layer 4 Via hole conductor 5 High frequency transmission line 6 Electronic component
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川井 信也 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 4E351 AA07 AA13 BB01 BB31 BB49 CC12 CC17 CC19 CC20 CC31 DD04 DD05 DD06 DD20 DD31 DD41 DD47 DD54 EE09 EE13 EE24 GG01 GG07 5E346 AA13 AA15 AA24 AA43 BB02 BB03 BB04 BB06 BB11 CC18 CC31 CC32 CC38 CC39 DD12 DD31 DD33 EE24 EE27 EE29 FF18 GG02 GG03 GG09 HH02 HH06 HH26 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Shinya Kawai 1-4-4 Yamashita-cho, Kokubu-shi, Kagoshima F-term in Kyocera Research Institute (reference) 4E351 AA07 AA13 BB01 BB31 BB49 CC12 CC17 CC19 CC20 CC31 DD04 DD05 DD06 DD20 DD31 DD41 DD47 DD54 EE09 EE13 EE24 GG01 GG07 5E346 AA13 AA15 AA24 AA43 BB02 BB03 BB04 BB06 BB11 CC18 CC31 CC32 CC38 CC39 DD12 DD31 DD33 EE24 EE27 EE29 FF18 GG02 GG03 GG09 HH02H06
Claims (9)
面および/または内部に高周波用配線層が形成されてな
るとを具備する高周波用配線基板において、少なくとも
一部の高周波用配線層が金属含有量が99重量%以上の
高純度金属導体からなるとともに、前記誘電体基板との
界面における表面粗さ(Ra)が0.3μm以下である
ことを特徴とする高周波用配線基板。1. A high-frequency wiring board having a high-frequency wiring layer formed on a surface and / or inside of a dielectric substrate made of glass ceramic, wherein at least a part of the high-frequency wiring layer has a metal content. A high-frequency wiring board comprising a high-purity metal conductor of 99% by weight or more and having a surface roughness (Ra) of 0.3 μm or less at an interface with the dielectric substrate.
の反応相が10μm以下であることを特徴とする請求項
1記載の高周波用配線基板。2. The high-frequency wiring board according to claim 1, wherein a reaction phase at an interface between the dielectric substrate and the high-frequency wiring layer is 10 μm or less.
マイクロストリップ線路、コプレーナ線路、グランド付
きコプレーナ線路およびトリプレート線路から選ばれる
1種を具備することを特徴する請求項1または2記載の
高周波用配線基板。3. A high-frequency wiring layer comprising: a strip line;
3. The high-frequency wiring board according to claim 1, comprising one selected from a microstrip line, a coplanar line, a grounded coplanar line, and a triplate line.
Pt、Pdから選ばれる少なくとも一種以上であること
を特徴とする請求項1乃至3のいずれか記載の高周波用
配線基板。4. The high-frequency wiring layer is made of Cu, Ag, Au,
4. The high-frequency wiring board according to claim 1, wherein the wiring board is at least one selected from Pt and Pd.
とを特徴する請求項1乃至4のいずれか記載の高周波用
配線基板。5. The high-frequency wiring board according to claim 1, wherein said high-frequency wiring layer is made of a metal foil.
有量が99重量%以上の高純度金属導体からなる表面粗
さ(Ra)が0.3μm以下の高周波用配線パターンを
作製する工程と、(b)ガラスセラミック組成物によっ
てグリーンシートを成形する工程と、(c)(b)工程
によって得られたグリーンシートの表面に(a)工程に
よって得られた転写フィルムの高周波用配線層形成面を
積層圧着して前記高周波用配線パターンを前記グリーン
シート表面の所定の位置に転写する工程と、(d)
(c)工程によって得られたグリーンシートを前記高周
波用配線層の融点より低い温度で焼成することを特徴と
する高周波用配線基板の製造方法。6. A step of producing a high-frequency wiring pattern having a surface roughness (Ra) of 0.3 μm or less made of a high-purity metal conductor having a metal component content of 99% by weight or more on the surface of the transfer film. (B) a step of forming a green sheet from the glass-ceramic composition; and (c) forming a high-frequency wiring layer of the transfer film obtained by the step (a) on the surface of the green sheet obtained by the step (b). Transferring the high-frequency wiring pattern to a predetermined position on the surface of the green sheet by laminating and pressing the surfaces, and (d).
(C) baking the green sheet obtained in the step at a temperature lower than the melting point of the high-frequency wiring layer.
対密度95%以上に緻密化することを特徴とする請求項
6記載の高周波用配線基板の製造方法。7. The method for manufacturing a high-frequency wiring board according to claim 6, wherein in the step (d), the dielectric substrate is densified to a relative density of 95% or more.
収縮率が10%以下であることを特徴とする請求項6ま
たは7記載の高周波用配線基板の製造方法。8. The method of manufacturing a high-frequency wiring board according to claim 6, wherein the shrinkage in the XY directions due to the firing in the step (d) is 10% or less.
とを特徴とする請求項6乃至8のいずれか記載の高周波
用配線基板の製造方法。9. The method for manufacturing a high-frequency wiring board according to claim 6, wherein said wiring circuit pattern is made of a metal foil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592899A JP3774336B2 (en) | 1999-06-30 | 1999-06-30 | High frequency wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592899A JP3774336B2 (en) | 1999-06-30 | 1999-06-30 | High frequency wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015878A true JP2001015878A (en) | 2001-01-19 |
| JP3774336B2 JP3774336B2 (en) | 2006-05-10 |
Family
ID=16179338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18592899A Expired - Fee Related JP3774336B2 (en) | 1999-06-30 | 1999-06-30 | High frequency wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3774336B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051647A (en) * | 2001-08-06 | 2003-02-21 | Sumitomo Metal Ind Ltd | Ceramic circuit board and manufacturing method thereof |
| JP2005064311A (en) * | 2003-08-18 | 2005-03-10 | Toray Ind Inc | Transfer sheet for forming circuit board |
| US7209362B2 (en) | 2002-07-26 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate with a cavity |
| US7235148B2 (en) | 2002-04-09 | 2007-06-26 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
| US8976076B2 (en) | 2012-03-30 | 2015-03-10 | Tdk Corporation | High-frequency transmission line, antenna, and electronic circuit board |
| JPWO2018051793A1 (en) * | 2016-09-13 | 2019-06-24 | Agc株式会社 | Glass substrate for high frequency devices and circuit board for high frequency devices |
| JP7772769B2 (en) | 2020-07-17 | 2025-11-18 | ノースロップ グラマン システムズ コーポレーション | Channelized filters using semiconductor technology. |
-
1999
- 1999-06-30 JP JP18592899A patent/JP3774336B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051647A (en) * | 2001-08-06 | 2003-02-21 | Sumitomo Metal Ind Ltd | Ceramic circuit board and manufacturing method thereof |
| US7235148B2 (en) | 2002-04-09 | 2007-06-26 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
| US7209362B2 (en) | 2002-07-26 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate with a cavity |
| JP2005064311A (en) * | 2003-08-18 | 2005-03-10 | Toray Ind Inc | Transfer sheet for forming circuit board |
| US8976076B2 (en) | 2012-03-30 | 2015-03-10 | Tdk Corporation | High-frequency transmission line, antenna, and electronic circuit board |
| JPWO2018051793A1 (en) * | 2016-09-13 | 2019-06-24 | Agc株式会社 | Glass substrate for high frequency devices and circuit board for high frequency devices |
| JP7772769B2 (en) | 2020-07-17 | 2025-11-18 | ノースロップ グラマン システムズ コーポレーション | Channelized filters using semiconductor technology. |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3774336B2 (en) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017183653A (en) | Multi-layer wiring board for high frequency and its manufacturing method | |
| JP3774336B2 (en) | High frequency wiring board and manufacturing method thereof | |
| JP3793559B2 (en) | High frequency porcelain composition and high frequency porcelain | |
| JP4422453B2 (en) | Wiring board | |
| JP2002053368A (en) | Porcelain excellent in high frequency characteristics and method of manufacturing the same | |
| JP4077625B2 (en) | Low temperature fired porcelain composition and method for producing low temperature fired porcelain | |
| JP2002050865A (en) | Glass ceramic wiring board and method of manufacturing the same | |
| JP3865967B2 (en) | Porcelain and wiring board using the same | |
| JP2002050869A (en) | Method for manufacturing multilayer wiring board | |
| JP3556475B2 (en) | High frequency porcelain composition and method for producing high frequency porcelain | |
| JP3441941B2 (en) | Wiring board and its mounting structure | |
| JP3827491B2 (en) | High frequency porcelain composition, high frequency porcelain and method for producing high frequency porcelain | |
| JP3559407B2 (en) | Glass ceramic sintered body and multilayer wiring board using the same | |
| JP3085667B2 (en) | High frequency porcelain composition, high frequency porcelain and method for producing the same | |
| JP3064273B2 (en) | High frequency porcelain | |
| JP3441924B2 (en) | Wiring board and its mounting structure | |
| JP3085669B1 (en) | High frequency porcelain composition, high frequency porcelain and method for producing the same | |
| JP2005179137A (en) | Porcelain having excellent high frequency transmission characteristics | |
| JP3441950B2 (en) | Wiring board and its mounting structure | |
| JP4422452B2 (en) | Wiring board | |
| JP3131191B2 (en) | High frequency porcelain composition and high frequency porcelain | |
| JP2005101095A (en) | Porcelain composition, porcelain, and method for producing porcelain | |
| JP3793558B2 (en) | High frequency porcelain | |
| JP2001068852A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3663300B2 (en) | High frequency porcelain composition, high frequency porcelain and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |