JP2002359325A - 半導体装置用基板その製造方法および半導体装置 - Google Patents
半導体装置用基板その製造方法および半導体装置Info
- Publication number
- JP2002359325A JP2002359325A JP2001163010A JP2001163010A JP2002359325A JP 2002359325 A JP2002359325 A JP 2002359325A JP 2001163010 A JP2001163010 A JP 2001163010A JP 2001163010 A JP2001163010 A JP 2001163010A JP 2002359325 A JP2002359325 A JP 2002359325A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- surface treatment
- substrate
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W72/00—
-
- H10W42/80—
-
- H10W70/68—
-
- H10W72/5522—
-
- H10W74/00—
-
- H10W90/754—
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】半導体チップを静電破壊から確実に防止する。
【解決手段】半導体チップを固着するためのダイパッド
部１２ａと、ダイパッド部を囲繞するように設けられた
複数のボンディング用電極１６と、ボンディング用電極
と電気的に接続された絶縁性基板の下面に設けられた複
数の実装用外部電極２２と、絶縁性基板の両側面に設け
られた切り込み部３６，３８と、切り込み部内にその端
部が導出された表面処理用配線層２４とで構成される。
ボンディング用電極と表面処理用配線層および実装用外
部電極と表面処理用配線層とがそれぞれ電気的に接続さ
れる。搬送中やチャッキング時に搬送ユニットなどとの
摩擦によって静電気がリードフレーム用絶縁性基板に帯
電しても、メッキ処理用配線の端面は切り込み部内にあ
るので、搬送ユニットなどとは接触しない。そのためメ
ッキ処理用配線を介して放電電流が流れないから、静電
破壊から半導体チップを保護できる。
部１２ａと、ダイパッド部を囲繞するように設けられた
複数のボンディング用電極１６と、ボンディング用電極
と電気的に接続された絶縁性基板の下面に設けられた複
数の実装用外部電極２２と、絶縁性基板の両側面に設け
られた切り込み部３６，３８と、切り込み部内にその端
部が導出された表面処理用配線層２４とで構成される。
ボンディング用電極と表面処理用配線層および実装用外
部電極と表面処理用配線層とがそれぞれ電気的に接続さ
れる。搬送中やチャッキング時に搬送ユニットなどとの
摩擦によって静電気がリードフレーム用絶縁性基板に帯
電しても、メッキ処理用配線の端面は切り込み部内にあ
るので、搬送ユニットなどとは接触しない。そのためメ
ッキ処理用配線を介して放電電流が流れないから、静電
破壊から半導体チップを保護できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置用基
板その製造方法および半導体装置に関する。詳しくは、
半導体装置が固着される絶縁性基板に形成された表面処
理用配線が、基板側面側に形成された切り込み部に集中
させて、基板側面側まで露出しないようにすることで、
半導体装置用基板の搬送中などに静電気が帯電したよう
なときでも、半導体装置が静電破壊するのを防止できる
ようにしたものである。
板その製造方法および半導体装置に関する。詳しくは、
半導体装置が固着される絶縁性基板に形成された表面処
理用配線が、基板側面側に形成された切り込み部に集中
させて、基板側面側まで露出しないようにすることで、
半導体装置用基板の搬送中などに静電気が帯電したよう
なときでも、半導体装置が静電破壊するのを防止できる
ようにしたものである。
【０００２】
【従来の技術】近年、半導体装置は高速化および小型化
が要求されている。高速化や小型化に対応する半導体装
置としては、ランド・グリッド・アレイ（ＬＧＡ）や、
ボール・グリッド・アレイ（ＢＧＡ）などが知られてい
る。そのうちＬＧＡは図１１および図１２のように構成
されている。図１１は半導体装置の側断面図であって、
図１２はこの半導体装置に使用されている絶縁性基板で
あるリードフレームの固片を示す。
が要求されている。高速化や小型化に対応する半導体装
置としては、ランド・グリッド・アレイ（ＬＧＡ）や、
ボール・グリッド・アレイ（ＢＧＡ）などが知られてい
る。そのうちＬＧＡは図１１および図１２のように構成
されている。図１１は半導体装置の側断面図であって、
図１２はこの半導体装置に使用されている絶縁性基板で
あるリードフレームの固片を示す。
【０００３】半導体装置用リードフレーム１２の上面に
設けられたダイパッド部１２ａには半導体装置である半
導体チップ１４が固着される。ダイパッド部１２ａの周
りには、図１２のようにこれを囲繞するように複数のボ
ンディング用電極（ランド）１６が被着形成され、半導
体チップ１４の電極とこのボンディング用電極１６との
間は図１１のように金線１８によって接続され、リード
フレーム１２の上面側は、半導体チップ１４、金線１８
およびボンディング用電極１６をそれぞれ覆うように樹
脂２０でモールド（封止）されている。
設けられたダイパッド部１２ａには半導体装置である半
導体チップ１４が固着される。ダイパッド部１２ａの周
りには、図１２のようにこれを囲繞するように複数のボ
ンディング用電極（ランド）１６が被着形成され、半導
体チップ１４の電極とこのボンディング用電極１６との
間は図１１のように金線１８によって接続され、リード
フレーム１２の上面側は、半導体チップ１４、金線１８
およびボンディング用電極１６をそれぞれ覆うように樹
脂２０でモールド（封止）されている。
【０００４】リードフレーム１２の下面にはボンディン
グ用電極１６と電気的に接続された実装用外部電極２２
が被着形成されている。ボンディング用電極１６と実装
用外部電極２２とは周知のようにスルーホールやバンプ
などによって電気的導通が図られている。
グ用電極１６と電気的に接続された実装用外部電極２２
が被着形成されている。ボンディング用電極１６と実装
用外部電極２２とは周知のようにスルーホールやバンプ
などによって電気的導通が図られている。
【０００５】ボンディング用電極１６および実装用外部
電極２２の表面には、それぞれ半導体チップ１４とのボ
ンディングや実装基板に塗布された半田ペーストとの接
合を良好に行うため表面処理が施されている。
電極２２の表面には、それぞれ半導体チップ１４とのボ
ンディングや実装基板に塗布された半田ペーストとの接
合を良好に行うため表面処理が施されている。
【０００６】この表面処理は通常メッキ処理である。メ
ッキ処理は最初に例えばその下地としてニッケルメッキ
を施し、その後で金メッキ処理が施される。メッキ処理
を施す手法としては、周知のように電解メッキ法が多用
されている。電解メッキを行うため、図１２のようにボ
ンディング用電極１６と外部電極２２とのそれぞれに
は、通電のために使用するメッキ処理用配線層（表面処
理用配線層）２４が設けられている。
ッキ処理は最初に例えばその下地としてニッケルメッキ
を施し、その後で金メッキ処理が施される。メッキ処理
を施す手法としては、周知のように電解メッキ法が多用
されている。電解メッキを行うため、図１２のようにボ
ンディング用電極１６と外部電極２２とのそれぞれに
は、通電のために使用するメッキ処理用配線層（表面処
理用配線層）２４が設けられている。
【０００７】図１３はリードフレームを半導体チップ用
として切断する前のフレーム本体３０を示す。フレーム
本体３０は数個のリードフレーム１２が得られるような
大きさの絶縁性基板である。そしてこのフレーム本体３
０にはその上下両側面３１ａ、３１ｂ側に全てのメッキ
処理用配線層２４が導出される。ボンディング用電極１
６以外のリードフレーム１２（半導体チップ１４が載置
されるダイパッド部１２ａを含む）の上下両面は通常、
図１２のようにソルダーレジスト層（実線３２で示す）
によって絶縁される。
として切断する前のフレーム本体３０を示す。フレーム
本体３０は数個のリードフレーム１２が得られるような
大きさの絶縁性基板である。そしてこのフレーム本体３
０にはその上下両側面３１ａ、３１ｂ側に全てのメッキ
処理用配線層２４が導出される。ボンディング用電極１
６以外のリードフレーム１２（半導体チップ１４が載置
されるダイパッド部１２ａを含む）の上下両面は通常、
図１２のようにソルダーレジスト層（実線３２で示す）
によって絶縁される。
【０００８】ここで、メッキ処理用配線層２４の端部の
切り口はフレーム本体側面３１ａ、３１ｂから露出して
いる。これは図１４の構成から明らかである。図１４の
ようにリードフレーム本体３０の元板４０は、複数枚の
フレーム本体３０を形成できる大きさを有する絶縁性基
板であって、それぞれのフレーム本体３０の上下両側面
（切断後側面となる部分３１ａ、３１ｂ）側からはメッ
キ処理用配線層２４が延長された子線２６を有し、これ
ら多数の子線２６の全てが上下に配線された母線Ｌａ、
Ｌｂに接続されている。
切り口はフレーム本体側面３１ａ、３１ｂから露出して
いる。これは図１４の構成から明らかである。図１４の
ようにリードフレーム本体３０の元板４０は、複数枚の
フレーム本体３０を形成できる大きさを有する絶縁性基
板であって、それぞれのフレーム本体３０の上下両側面
（切断後側面となる部分３１ａ、３１ｂ）側からはメッ
キ処理用配線層２４が延長された子線２６を有し、これ
ら多数の子線２６の全てが上下に配線された母線Ｌａ、
Ｌｂに接続されている。
【０００９】そしてこれら一対の母線Ｌａ、Ｌｂは左右
端面４１ａ、４１ｂ側に設けられた切り込み４２まで導
出されるように、フレーム本体３０のメッキ処理用配線
層２４と、子線２６および母線Ｌａ、Ｌｂがパターニン
グされている。また、切り込み４２には母線Ｌａ、Ｌｂ
の接続端子（電極端子）４３が被着形成されている。接
続端子４３はメッキ処理時に使用される電極である。
端面４１ａ、４１ｂ側に設けられた切り込み４２まで導
出されるように、フレーム本体３０のメッキ処理用配線
層２４と、子線２６および母線Ｌａ、Ｌｂがパターニン
グされている。また、切り込み４２には母線Ｌａ、Ｌｂ
の接続端子（電極端子）４３が被着形成されている。接
続端子４３はメッキ処理時に使用される電極である。
【００１０】そして、所定のメッキ浴中にこの元板４０
を浸した状態で、母線Ｌａ、Ｌｂに所定の電圧を印加す
ることで、ボンディング用電極１６と外部電極２２に対
してメッキ処理を施す。メッキ処理後に図１４に示す破
線図示の位置で切断することで図１３に示すフレーム本
体３０が得られる。したがって複数のフレーム本体３０
に分離するとき、メッキ処理用配線層２４と子線２６と
が分断されるため、メッキ処理用配線層２４はフレーム
本体３０の両側面３１ａ、３１ｂ側まで引き出された状
態にあると共に、このメッキ処理用配線層２４の切断端
面がフレーム本体３０の両側面３１ａ、３１ｂ側に露出
することになる。
を浸した状態で、母線Ｌａ、Ｌｂに所定の電圧を印加す
ることで、ボンディング用電極１６と外部電極２２に対
してメッキ処理を施す。メッキ処理後に図１４に示す破
線図示の位置で切断することで図１３に示すフレーム本
体３０が得られる。したがって複数のフレーム本体３０
に分離するとき、メッキ処理用配線層２４と子線２６と
が分断されるため、メッキ処理用配線層２４はフレーム
本体３０の両側面３１ａ、３１ｂ側まで引き出された状
態にあると共に、このメッキ処理用配線層２４の切断端
面がフレーム本体３０の両側面３１ａ、３１ｂ側に露出
することになる。
【００１１】
【発明が解決しようとする課題】ところで、図１３に示
すフレーム本体３０となされた後は、通常チップ毎の大
きさのリードフレーム（固片）に切断されることなく、
そのままの大きさで半導体チップ１４の固着、ワイヤボ
ンディングおよび樹脂によるモールド処理が行われるか
ら、それぞれの処理工程にはフレーム本体３０の大きさ
のままで搬送されたり、チャッキング処理が行われるこ
とになる。
すフレーム本体３０となされた後は、通常チップ毎の大
きさのリードフレーム（固片）に切断されることなく、
そのままの大きさで半導体チップ１４の固着、ワイヤボ
ンディングおよび樹脂によるモールド処理が行われるか
ら、それぞれの処理工程にはフレーム本体３０の大きさ
のままで搬送されたり、チャッキング処理が行われるこ
とになる。
【００１２】この搬送過程およびチャッキング過程で
は、搬送ユニットやチャッキングユニットとリードフレ
ームである絶縁性基板１２とがたびたび接触することが
あるので、絶縁性基板１２が摩擦されると、この絶縁性
基板１２の表面に静電気が帯電することがある。絶縁性
基板１２の表面に静電気が帯電すると、搬送ユニットや
チャッキングユニットの金属部分に近づくと放電が起
き、そのときの放電電流がメッキ処理用配線２４を介し
て半導体チップ１４に流れたり、メッキ処理用配線２４
との間で放電して半導体チップ１４側に放電電流が流れ
てしまう。このような帯電と放電の繰り返しによって、
半導体チップが静電気により破壊されるおそれがある。
は、搬送ユニットやチャッキングユニットとリードフレ
ームである絶縁性基板１２とがたびたび接触することが
あるので、絶縁性基板１２が摩擦されると、この絶縁性
基板１２の表面に静電気が帯電することがある。絶縁性
基板１２の表面に静電気が帯電すると、搬送ユニットや
チャッキングユニットの金属部分に近づくと放電が起
き、そのときの放電電流がメッキ処理用配線２４を介し
て半導体チップ１４に流れたり、メッキ処理用配線２４
との間で放電して半導体チップ１４側に放電電流が流れ
てしまう。このような帯電と放電の繰り返しによって、
半導体チップが静電気により破壊されるおそれがある。
【００１３】静電気により破壊される可能性の高い半導
体装置は、高密度化、小型化を指向するＬＧＡ、ＢＧＡ
などを挙げることができる。それは、上述したように処
理の高速化、高密度化を伴った半導体装置では、ウエハ
ープロセスの微細化に伴う半導体素子単体の縮小化や酸
化膜の薄膜化が顕著であるので静電気に弱く、僅かな帯
電および放電によっても半導体素子が静電気破壊（ＥＳ
Ｄ破壊）される可能性が高い。
体装置は、高密度化、小型化を指向するＬＧＡ、ＢＧＡ
などを挙げることができる。それは、上述したように処
理の高速化、高密度化を伴った半導体装置では、ウエハ
ープロセスの微細化に伴う半導体素子単体の縮小化や酸
化膜の薄膜化が顕著であるので静電気に弱く、僅かな帯
電および放電によっても半導体素子が静電気破壊（ＥＳ
Ｄ破壊）される可能性が高い。
【００１４】そこで、この発明はこのような従来の課題
を解決したものであって、特にメッキ処理用配線の端面
が半導体装置用絶縁基板の端面まで引き出されている場
合でも、電気的には切断されているのと同じになるよう
に構成することで、静電破壊を有効に防止しうる半導体
装置用基板、その製造方法および半導体装置を提案する
ものである。
を解決したものであって、特にメッキ処理用配線の端面
が半導体装置用絶縁基板の端面まで引き出されている場
合でも、電気的には切断されているのと同じになるよう
に構成することで、静電破壊を有効に防止しうる半導体
装置用基板、その製造方法および半導体装置を提案する
ものである。
【００１５】
【課題を解決するための手段】上述の課題を解決するた
め、請求項１に記載したこの発明に係る半導体装置用基
板は、絶縁性基板の上面に設けられた半導体チップを固
着するためのダイパッド部と、このダイパッド部を囲繞
するように設けられた複数のボンディング用電極と、こ
のボンディング用電極と電気的に接続された上記絶縁性
基板の下面に設けられた複数の実装用外部電極と、上記
絶縁性基板の両側面に設けられた切り込み部と、この切
り込み部内にその端部が導出された表面処理用配線層と
で構成され、上記ボンディング用電極と上記表面処理用
配線層および上記実装用外部電極と上記表面処理用配線
層とがそれぞれ電気的に接続されるようになされたこと
を特徴とする。
め、請求項１に記載したこの発明に係る半導体装置用基
板は、絶縁性基板の上面に設けられた半導体チップを固
着するためのダイパッド部と、このダイパッド部を囲繞
するように設けられた複数のボンディング用電極と、こ
のボンディング用電極と電気的に接続された上記絶縁性
基板の下面に設けられた複数の実装用外部電極と、上記
絶縁性基板の両側面に設けられた切り込み部と、この切
り込み部内にその端部が導出された表面処理用配線層と
で構成され、上記ボンディング用電極と上記表面処理用
配線層および上記実装用外部電極と上記表面処理用配線
層とがそれぞれ電気的に接続されるようになされたこと
を特徴とする。
【００１６】また、請求項７に記載したこの発明に係る
半導体装置用基板の製造方法では、絶縁性基板の上面に
設けられた半導体チップを固着するためのダイパッド部
と、このダイパッド部を囲繞するように設けられた複数
のボンディング用電極と、このボンディング用電極と電
気的に接続された上記絶縁性基板の下面に設けられた複
数の実装用外部電極と、上記ボンディング用電極および
実装用外部電極にそれぞれ設けられた表面処理用配線層
とで構成された半導体装置用基板であって、上記ボンデ
ィング用電極と実装用外部電極に対して上記表面処理用
配線層を用いて表面処理を施した後、上記それぞれの表
面処理用配線層を切断し、切断した後上記半導体チップ
の実装を行うための工程処理を実行するようにしたこと
を特徴とする。
半導体装置用基板の製造方法では、絶縁性基板の上面に
設けられた半導体チップを固着するためのダイパッド部
と、このダイパッド部を囲繞するように設けられた複数
のボンディング用電極と、このボンディング用電極と電
気的に接続された上記絶縁性基板の下面に設けられた複
数の実装用外部電極と、上記ボンディング用電極および
実装用外部電極にそれぞれ設けられた表面処理用配線層
とで構成された半導体装置用基板であって、上記ボンデ
ィング用電極と実装用外部電極に対して上記表面処理用
配線層を用いて表面処理を施した後、上記それぞれの表
面処理用配線層を切断し、切断した後上記半導体チップ
の実装を行うための工程処理を実行するようにしたこと
を特徴とする。
【００１７】さらに、請求項９に記載したこの発明に係
る半導体装置用基板では、絶縁性基板の上面に設けられ
た半導体チップを固着するためのダイパッド部と、この
ダイパッド部を囲繞するように設けられた複数のボンデ
ィング用電極と、このボンディング用電極と電気的に接
続された上記絶縁性基板の下面に設けられた複数の実装
用外部電極と、上記ボンディング用電極と実装用外部電
極とを接続するための配線層とで構成され、上記配線層
は、上記絶縁性基板の端面よりも内側に位置するように
配線されたことを特徴とする。
る半導体装置用基板では、絶縁性基板の上面に設けられ
た半導体チップを固着するためのダイパッド部と、この
ダイパッド部を囲繞するように設けられた複数のボンデ
ィング用電極と、このボンディング用電極と電気的に接
続された上記絶縁性基板の下面に設けられた複数の実装
用外部電極と、上記ボンディング用電極と実装用外部電
極とを接続するための配線層とで構成され、上記配線層
は、上記絶縁性基板の端面よりも内側に位置するように
配線されたことを特徴とする。
【００１８】また請求項１１に記載したこの発明に係る
半導体装置では、絶縁性基板と、この絶縁性基板に固着
された半導体チップと、この半導体チップを封止する封
止材で構成された半導体装置であって、上記絶縁性基板
には、上記半導体チップ載置面側にボンディング用電極
が設けられ、上記半導体チップ載置面とは反対面側に実
装用外部電極が設けられると共に、上記それぞれの電極
には表面処理用の配線層が設けられ、これら配線層は上
記絶縁性基板の側面に形成された切り込み部内に集中さ
せたことを特徴とする。
半導体装置では、絶縁性基板と、この絶縁性基板に固着
された半導体チップと、この半導体チップを封止する封
止材で構成された半導体装置であって、上記絶縁性基板
には、上記半導体チップ載置面側にボンディング用電極
が設けられ、上記半導体チップ載置面とは反対面側に実
装用外部電極が設けられると共に、上記それぞれの電極
には表面処理用の配線層が設けられ、これら配線層は上
記絶縁性基板の側面に形成された切り込み部内に集中さ
せたことを特徴とする。
【００１９】この発明では、表面処理時に使用する表面
処理用配線層が搬送ブロックやチャッキングブロックと
接触することで摩擦が起こり、そのときに帯電した静電
気が表面処理用配線層を介して半導体チップ側に流れな
いように、表面処理用配線層の端部を切り込み部内に集
中させる。
処理用配線層が搬送ブロックやチャッキングブロックと
接触することで摩擦が起こり、そのときに帯電した静電
気が表面処理用配線層を介して半導体チップ側に流れな
いように、表面処理用配線層の端部を切り込み部内に集
中させる。
【００２０】こうすれば、搬送中やチャッキング時に搬
送ユニットやチャッキングユニットとの摩擦によって静
電気がリードフレーム用絶縁性基板の端面に帯電したと
しても、メッキ処理用配線の端面は搬送ユニットやチャ
ッキングユニットとは接触することがないので、このメ
ッキ処理用配線を介して放電電流が流れるようなことは
ない。したがって静電破壊を起こし易いＬＧＡやＢＧＡ
などの半導体チップであっても、静電気破壊（静電破
壊）からこの半導体チップを有効に保護できる。
送ユニットやチャッキングユニットとの摩擦によって静
電気がリードフレーム用絶縁性基板の端面に帯電したと
しても、メッキ処理用配線の端面は搬送ユニットやチャ
ッキングユニットとは接触することがないので、このメ
ッキ処理用配線を介して放電電流が流れるようなことは
ない。したがって静電破壊を起こし易いＬＧＡやＢＧＡ
などの半導体チップであっても、静電気破壊（静電破
壊）からこの半導体チップを有効に保護できる。
【００２１】また、表面処理を施した後で、表面処理に
使用した配線層をスリットを切るなどして切断する基板
製造方法とすれば、表面処理用配線層の端部が絶縁性基
板の端面に露出していても、内部の表面処理用配線層と
は電気的に接続されていないために、静電気の放電電流
がこの表面処理用配線層を介して半導体チップ側には伝
わらないので、この半導体チップが静電気によって破壊
されるようなおそれはない。
使用した配線層をスリットを切るなどして切断する基板
製造方法とすれば、表面処理用配線層の端部が絶縁性基
板の端面に露出していても、内部の表面処理用配線層と
は電気的に接続されていないために、静電気の放電電流
がこの表面処理用配線層を介して半導体チップ側には伝
わらないので、この半導体チップが静電気によって破壊
されるようなおそれはない。
【００２２】また、絶縁性基板の上下両面に形成された
ボンディング用電極と実装用外部電極との間を接続する
ための配線層を、絶縁性基板の端面側まで引き回さない
ように配線層の形成位置を限定する。この場合には、表
面処理として無電解メッキ処理を行う。無電解メッキ処
理の場合、表面処理用配線層が不要なため、この表面処
理用配線層が絶縁性基板の端面側まで導出する必要性が
ないからである。上述のようにすることで、静電破壊に
強い半導体装置用絶縁性基板を提供でき、またこの半導
体装置用絶縁性基板を使用することで、静電破壊に強い
半導体装置を提供できる。
ボンディング用電極と実装用外部電極との間を接続する
ための配線層を、絶縁性基板の端面側まで引き回さない
ように配線層の形成位置を限定する。この場合には、表
面処理として無電解メッキ処理を行う。無電解メッキ処
理の場合、表面処理用配線層が不要なため、この表面処
理用配線層が絶縁性基板の端面側まで導出する必要性が
ないからである。上述のようにすることで、静電破壊に
強い半導体装置用絶縁性基板を提供でき、またこの半導
体装置用絶縁性基板を使用することで、静電破壊に強い
半導体装置を提供できる。
【００２３】
【発明の実施の形態】続いて、この発明に係る半導体装
置用基板、その製造方法および半導体装置の一実施形態
を図面を参照して詳細に説明する。図１はこの発明に係
る半導体装置用基板として使用されるリードフレームの
実施の形態であって、図２はこのリードフレームを使用
したこの発明に係る半導体装置の断面図である。図３は
フレーム本体３０であって、これを固片化することで図
１のリードフレームとなる。
置用基板、その製造方法および半導体装置の一実施形態
を図面を参照して詳細に説明する。図１はこの発明に係
る半導体装置用基板として使用されるリードフレームの
実施の形態であって、図２はこのリードフレームを使用
したこの発明に係る半導体装置の断面図である。図３は
フレーム本体３０であって、これを固片化することで図
１のリードフレームとなる。
【００２４】図１〜図３を参照して説明すると、この発
明においても、リードフレーム１２の一の面（上面）に
は、半導体チップ１４を載置固定するための矩形状のダ
イパッド部１２ａを有し、このダイパッド部１２ａを囲
繞するように複数のボンディング用電極１６が被着形成
される。ボンディング用電極１６の形成個数は半導体チ
ップ１４の大きさによって相違する。図の例では説明の
便宜上ボンディング用電極１６の個数として１６個（４
×４）を示す。リードフレーム１２の他の面（下面）に
は、複数のボンディング用電極１６と電気的に接続され
た複数の実装用外部電極２２が矩形状となるように被着
形成されている。
明においても、リードフレーム１２の一の面（上面）に
は、半導体チップ１４を載置固定するための矩形状のダ
イパッド部１２ａを有し、このダイパッド部１２ａを囲
繞するように複数のボンディング用電極１６が被着形成
される。ボンディング用電極１６の形成個数は半導体チ
ップ１４の大きさによって相違する。図の例では説明の
便宜上ボンディング用電極１６の個数として１６個（４
×４）を示す。リードフレーム１２の他の面（下面）に
は、複数のボンディング用電極１６と電気的に接続され
た複数の実装用外部電極２２が矩形状となるように被着
形成されている。
【００２５】この発明ではリードフレーム１２を構成す
る絶縁性基板の長辺側の両側面３１ａ、３１ｂに１つ以
上の切り込み部が形成される。図１に示す実施の形態で
は１つのダイパッド部１２ａに対して両側面３１ａ、３
１ｂに、所定の距離を隔ててそれぞれ２つの切り込み部
３６および３８が設けられる。そして、これら切り込み
部３６，３８のうち各水平端面（底面部）３６ａ、３８
ａに表面処理用配線層２４が集中するように配線され
る。
る絶縁性基板の長辺側の両側面３１ａ、３１ｂに１つ以
上の切り込み部が形成される。図１に示す実施の形態で
は１つのダイパッド部１２ａに対して両側面３１ａ、３
１ｂに、所定の距離を隔ててそれぞれ２つの切り込み部
３６および３８が設けられる。そして、これら切り込み
部３６，３８のうち各水平端面（底面部）３６ａ、３８
ａに表面処理用配線層２４が集中するように配線され
る。
【００２６】表面処理用配線層２４は上述したようにボ
ンディング用電極１６および外部電極２２の表面処理を
行うときに使用する配線層であって、表面処理が電解メ
ッキ処理であるときにはメッキ処理用の電圧を印加する
ためのリード線として使用される。
ンディング用電極１６および外部電極２２の表面処理を
行うときに使用する配線層であって、表面処理が電解メ
ッキ処理であるときにはメッキ処理用の電圧を印加する
ためのリード線として使用される。
【００２７】そのため、図１に示すようにこの実施の形
態では、上下左右に配された４箇所のボンディング用電
極１６をそれぞれ２組に等分し、それぞれトータル４個
のボンディング用電極１６に対する表面処理用配線層２
４が、対応する４個の切り込み部３６および３８に分散
するように配線される。
態では、上下左右に配された４箇所のボンディング用電
極１６をそれぞれ２組に等分し、それぞれトータル４個
のボンディング用電極１６に対する表面処理用配線層２
４が、対応する４個の切り込み部３６および３８に分散
するように配線される。
【００２８】切り込み部３６，３８の深さおよび幅など
は任意に設定できる。リードフレームの大きさなどを考
慮すると共に、帯電した静電気による影響を受けないよ
うに切り込み部３６，３８の深さと幅が選定される。
は任意に設定できる。リードフレームの大きさなどを考
慮すると共に、帯電した静電気による影響を受けないよ
うに切り込み部３６，３８の深さと幅が選定される。
【００２９】切り込み部３６、３８以外のフレーム端面
は突出部４０であって、この複数の突出部４０がチャッ
キングユニットによるチャッキング部として使用され
る。また搬送ユニットの場合にはこの突出部４０が搬送
ユニットに載置されるようになされる。
は突出部４０であって、この複数の突出部４０がチャッ
キングユニットによるチャッキング部として使用され
る。また搬送ユニットの場合にはこの突出部４０が搬送
ユニットに載置されるようになされる。
【００３０】このように絶縁性基板の端面より切り込ま
れた複数の切り込み部内に表面処理用配線層２４を集中
させることによって、表面処理用配線層２４と搬送ユニ
ットやチャッキングユニットは直接接触しなくなる。そ
の結果、半導体チップ１４を静電気破壊から有効確実に
保護できる絶縁性基板であるリードフレーム１２その製
造方法および静電破壊に強い半導体装置１０を提供でき
る。
れた複数の切り込み部内に表面処理用配線層２４を集中
させることによって、表面処理用配線層２４と搬送ユニ
ットやチャッキングユニットは直接接触しなくなる。そ
の結果、半導体チップ１４を静電気破壊から有効確実に
保護できる絶縁性基板であるリードフレーム１２その製
造方法および静電破壊に強い半導体装置１０を提供でき
る。
【００３１】まず、搬送ユニットやチャッキングユニッ
トによって半導体装置１０自体が搬送されたり、チャッ
キングされたりするとき、これらのユニットとの摩擦に
よってリードフレーム１２である絶縁性基板が帯電した
場合、その帯電面はリードフレーム１２に設けられた突
出部４０である。この突出部４０と表面処理用配線層２
４とは比較的離れているので、この表面処理用配線層２
４が放電路となって静電気が放電するおそれは少ない。
また突出部４０側が帯電するとしても搬送ユニットやチ
ャッキングユニットなどとの接触面積が少なく、極く僅
かであるから、帯電量が僅かになる。その結果、表面処
理用配線層２４が放電路となったとしてもそれによる半
導体チップ１４側の影響は殆どないものと考えられる。
トによって半導体装置１０自体が搬送されたり、チャッ
キングされたりするとき、これらのユニットとの摩擦に
よってリードフレーム１２である絶縁性基板が帯電した
場合、その帯電面はリードフレーム１２に設けられた突
出部４０である。この突出部４０と表面処理用配線層２
４とは比較的離れているので、この表面処理用配線層２
４が放電路となって静電気が放電するおそれは少ない。
また突出部４０側が帯電するとしても搬送ユニットやチ
ャッキングユニットなどとの接触面積が少なく、極く僅
かであるから、帯電量が僅かになる。その結果、表面処
理用配線層２４が放電路となったとしてもそれによる半
導体チップ１４側の影響は殆どないものと考えられる。
【００３２】半導体チップ１４自体が帯電しているよう
なときは、金線１８によるワイヤボンディング処理時に
表面処理用配線層１６や２２が搬送ユニットやチャッキ
ングユニットの金属部分に接触すると、放電が起きる。
従来の場合には表面処理用配線層１６などが搬送ユニッ
トなどの金属部分に接触し易くなっているので、放電が
起き易い。しかし、この発明のように切り込み部３６，
３８内に表面処理用配線層２４を集中させておけば、搬
送ユニットなどの金属部分に接触しにくくなるから、放
電が起きにくくなる。これによって半導体チップ１４を
保護できる。
なときは、金線１８によるワイヤボンディング処理時に
表面処理用配線層１６や２２が搬送ユニットやチャッキ
ングユニットの金属部分に接触すると、放電が起きる。
従来の場合には表面処理用配線層１６などが搬送ユニッ
トなどの金属部分に接触し易くなっているので、放電が
起き易い。しかし、この発明のように切り込み部３６，
３８内に表面処理用配線層２４を集中させておけば、搬
送ユニットなどの金属部分に接触しにくくなるから、放
電が起きにくくなる。これによって半導体チップ１４を
保護できる。
【００３３】また、半導体処理装置の稼働中には、搬送
ユニットの絶縁部品やチャッキングユニットの絶縁部分
が帯電して静電気を帯びることがあり、このとき表面処
理用配線層２４を介して放電路が形成される場合がある
が、この実施の形態によればこの場合においても表面処
理用配線層２４による放電路の形成確率が非常に少なく
なる。
ユニットの絶縁部品やチャッキングユニットの絶縁部分
が帯電して静電気を帯びることがあり、このとき表面処
理用配線層２４を介して放電路が形成される場合がある
が、この実施の形態によればこの場合においても表面処
理用配線層２４による放電路の形成確率が非常に少なく
なる。
【００３４】これは、突出部４０よりもさらに内部に切
り込まれた切り込み部３６，３８内の水平端面３６ａ、
３８ａ側に表面処理用配線層２４の切り口が存在するか
ら、放電路を形成するための間隙が従来よりも広くなる
からである。このように放電路形成確率が非常に少なく
なるので、半導体チップ１４が静電気によって破壊され
るおそれはない。
り込まれた切り込み部３６，３８内の水平端面３６ａ、
３８ａ側に表面処理用配線層２４の切り口が存在するか
ら、放電路を形成するための間隙が従来よりも広くなる
からである。このように放電路形成確率が非常に少なく
なるので、半導体チップ１４が静電気によって破壊され
るおそれはない。
【００３５】さて、このように構成されたフレーム本体
３０は図４のようにして元板４０から生成することがで
きる。図４は複数のフレーム本体３０を取り出すことが
できる大きさの絶縁性基板であって、それぞれその所定
位置（図では左右両側面４１ａ、４１ｂには切り込み４
２が設けられ、この左右の切り込み４２、４２に差し亘
るように母線Ｌａ、Ｌｂが配線される。切り込み４２，
４２には一対の接続端子４３，４３が設けられている。
３０は図４のようにして元板４０から生成することがで
きる。図４は複数のフレーム本体３０を取り出すことが
できる大きさの絶縁性基板であって、それぞれその所定
位置（図では左右両側面４１ａ、４１ｂには切り込み４
２が設けられ、この左右の切り込み４２、４２に差し亘
るように母線Ｌａ、Ｌｂが配線される。切り込み４２，
４２には一対の接続端子４３，４３が設けられている。
【００３６】フレーム本体３０となるべき元板４０の表
面は所定箇所を残してソルダーレジストによる絶縁処理
がなされている。フレーム本体３０に形成されたボンデ
ィング用電極１６に接続された複数の表面処理用配線層
２４と母線Ｌａ、Ｌｂとの間は子線２６によって相互が
接続される。外部電極２２に接続された複数の表面処理
用配線層２４と母線Ｌａ、Ｌｂとの間も子線２６によっ
て相互が接続されている。
面は所定箇所を残してソルダーレジストによる絶縁処理
がなされている。フレーム本体３０に形成されたボンデ
ィング用電極１６に接続された複数の表面処理用配線層
２４と母線Ｌａ、Ｌｂとの間は子線２６によって相互が
接続される。外部電極２２に接続された複数の表面処理
用配線層２４と母線Ｌａ、Ｌｂとの間も子線２６によっ
て相互が接続されている。
【００３７】図ではボンディング用電極１６用の表面処
理用配線層２４と母線Ｌａ、Ｌｂとの間に接続された子
線２６のみを示す。これら表面処理用配線層２４は、や
がて切り込み部３６，３８が形成される位置を通過する
ようにパターニングされ、そして対応する子線２６に接
続されているものとする。
理用配線層２４と母線Ｌａ、Ｌｂとの間に接続された子
線２６のみを示す。これら表面処理用配線層２４は、や
がて切り込み部３６，３８が形成される位置を通過する
ようにパターニングされ、そして対応する子線２６に接
続されているものとする。
【００３８】続いて、この元板４０にメッキ処理を施
す。メッキ処理は電解メッキ処理であり、この実施の形
態では最初にニッケルメッキを施し、次に金メッキ処理
を施している。その後鎖線図示の位置から元板４０を切
断して複数のフレーム本体３０に分離する。複数のフレ
ーム本体３０に分離するとき、同時に切り込み部３６，
３８も形成される。
す。メッキ処理は電解メッキ処理であり、この実施の形
態では最初にニッケルメッキを施し、次に金メッキ処理
を施している。その後鎖線図示の位置から元板４０を切
断して複数のフレーム本体３０に分離する。複数のフレ
ーム本体３０に分離するとき、同時に切り込み部３６，
３８も形成される。
【００３９】フレーム本体３０に分離された後は、従来
と同じく半導体チップ１４のボンディング処理、金線１
８を使用したワイヤボンディング処理およびモールド処
理が行われ、その後半導体チップごとに切断されて図１
のような半導体装置が製造される。この発明では、この
ような処理工程中での静電破壊を有効に防止できる。
と同じく半導体チップ１４のボンディング処理、金線１
８を使用したワイヤボンディング処理およびモールド処
理が行われ、その後半導体チップごとに切断されて図１
のような半導体装置が製造される。この発明では、この
ような処理工程中での静電破壊を有効に防止できる。
【００４０】続いて、この発明に係る半導体装置用基板
の他の実施の形態について説明する。図５および図６の
場合は、半導体チップ１４に接続された電源用配線層
（接地用配線層）４４を利用して半導体チップ１４に帯
電した静電気を放電させるようにした実施の形態であ
る。図５に示すリードフレーム１２は、図６に示すフレ
ーム本体３０を固片化したときの図である。
の他の実施の形態について説明する。図５および図６の
場合は、半導体チップ１４に接続された電源用配線層
（接地用配線層）４４を利用して半導体チップ１４に帯
電した静電気を放電させるようにした実施の形態であ
る。図５に示すリードフレーム１２は、図６に示すフレ
ーム本体３０を固片化したときの図である。
【００４１】図５に示す実施の形態よりも明らかなよう
に、電源用若しくは接地用ボンディング用電極１７に対
して電源用若しくは接地用配線層４４が配線される。電
源用若しくは接地用配線層４４はその他の表面処理用配
線層２４よりも多少幅広に形成され、半導体装置１０を
実装するときの電源ラインや接地ラインとして使用され
る。またこれら配線層４４を幅広に形成することで静電
破壊に対する耐性が高くなるようにしてある。これら電
源用若しくは接地用配線層４４は切り込み部３６，３８
内に臨ませるのではなく、リードフレーム１２の突出部
４０側、この例では短辺の突出部４０ａ側に導出する。
に、電源用若しくは接地用ボンディング用電極１７に対
して電源用若しくは接地用配線層４４が配線される。電
源用若しくは接地用配線層４４はその他の表面処理用配
線層２４よりも多少幅広に形成され、半導体装置１０を
実装するときの電源ラインや接地ラインとして使用され
る。またこれら配線層４４を幅広に形成することで静電
破壊に対する耐性が高くなるようにしてある。これら電
源用若しくは接地用配線層４４は切り込み部３６，３８
内に臨ませるのではなく、リードフレーム１２の突出部
４０側、この例では短辺の突出部４０ａ側に導出する。
【００４２】電源用若しくは接地用配線層４４を突出部
４０側（基板最外周辺側）まで導出することによって、
電源用若しくは接地用配線層４４の切り口端面が搬送ユ
ニットやチャッキングユニットの金属部分に触れ易くな
る。そのため、電源用若しくは接地用配線層４４が搬送
ユニットなどの金属部分に接触したときこれら電源用若
しくは接地用配線層４４を介して半導体チップ１４に蓄
積された静電気が搬送ユニットやチャッキングユニット
側に放電するので、半導体チップ１４の静電破壊を防止
できる。
４０側（基板最外周辺側）まで導出することによって、
電源用若しくは接地用配線層４４の切り口端面が搬送ユ
ニットやチャッキングユニットの金属部分に触れ易くな
る。そのため、電源用若しくは接地用配線層４４が搬送
ユニットなどの金属部分に接触したときこれら電源用若
しくは接地用配線層４４を介して半導体チップ１４に蓄
積された静電気が搬送ユニットやチャッキングユニット
側に放電するので、半導体チップ１４の静電破壊を防止
できる。
【００４３】また、切り込み部３６，３８内に設けられ
た表面処理用配線層２４の両端に接地用配線層４４が設
置されており、上記表面処理用配線層を挟み込むように
設置されているため、半導体装置を製造する際の固片化
工程（半導体ウエハーのダイシング工程）においては、
例えば、外形加工用金型などが電源用若しくは接地用配
線層４４に最初に接触するので、電源用若しくは接地用
配線層４４より放電されるかたちとなり、これによって
半導体チップ１４の静電破壊を防止できる。
た表面処理用配線層２４の両端に接地用配線層４４が設
置されており、上記表面処理用配線層を挟み込むように
設置されているため、半導体装置を製造する際の固片化
工程（半導体ウエハーのダイシング工程）においては、
例えば、外形加工用金型などが電源用若しくは接地用配
線層４４に最初に接触するので、電源用若しくは接地用
配線層４４より放電されるかたちとなり、これによって
半導体チップ１４の静電破壊を防止できる。
【００４４】図７および図８はこの発明に係る半導体装
置用基板のさらに他の実施の形態である。図７は、図８
に示すフレーム本体３０を固片化したときの実施の形態
である。この実施の形態では、切り込み部３６，３８を
形成する代わりに、表面処理を行った表面処理用配線層
２４の途中を切断するようにしたものである。例えば図
７のように表面処理用配線層２４が４つの集団に分散さ
れて導出されているときには、表面処理用配線層２４の
途中をそれぞれ分断するように、この実施の形態では４
つのスリット５０を形成したものである。
置用基板のさらに他の実施の形態である。図７は、図８
に示すフレーム本体３０を固片化したときの実施の形態
である。この実施の形態では、切り込み部３６，３８を
形成する代わりに、表面処理を行った表面処理用配線層
２４の途中を切断するようにしたものである。例えば図
７のように表面処理用配線層２４が４つの集団に分散さ
れて導出されているときには、表面処理用配線層２４の
途中をそれぞれ分断するように、この実施の形態では４
つのスリット５０を形成したものである。
【００４５】この構成によれば、基板の最外周面側に表
面処理用配線層２４の切り口が存在することになる。し
たがってこの切り口は搬送ユニットなどの金属部分に接
触する可能性が高い。しかし、スリット５０によって前
後の表面処理用配線層２４が分断されているため、搬送
ユニット側や半導体チップ１４側に静電気が帯電してい
ても、この表面処理用配線層２４が半導体チップ１４を
介した放電路として機能しない。したがって半導体チッ
プ１４を静電破壊から有効確実に保護できることにな
る。
面処理用配線層２４の切り口が存在することになる。し
たがってこの切り口は搬送ユニットなどの金属部分に接
触する可能性が高い。しかし、スリット５０によって前
後の表面処理用配線層２４が分断されているため、搬送
ユニット側や半導体チップ１４側に静電気が帯電してい
ても、この表面処理用配線層２４が半導体チップ１４を
介した放電路として機能しない。したがって半導体チッ
プ１４を静電破壊から有効確実に保護できることにな
る。
【００４６】なお、図示はしないが、半導体チップ１４
用の電源用配線層や接地用配線層はこのスリット５０に
よって分断されないように迂回した配線となる。上述し
た実施の形態では何れも表面処理用配線層が絶縁性基板
上に形成されている場合について適用したものである。
そして、そのときの表示用配線層が半導体チップ１４を
含んだ静電気の放電路とならないように工夫したもので
ある。
用の電源用配線層や接地用配線層はこのスリット５０に
よって分断されないように迂回した配線となる。上述し
た実施の形態では何れも表面処理用配線層が絶縁性基板
上に形成されている場合について適用したものである。
そして、そのときの表示用配線層が半導体チップ１４を
含んだ静電気の放電路とならないように工夫したもので
ある。
【００４７】さて、ボンディング用電極１６や外部電極
２２に対する表面処理としては上述したように電解メッ
キ処理の他に、無電解メッキ処理が考えられる。無電解
メッキ処理の場合にはボンディング用電極との間でのメ
ッキ処理用の配線層は不要である。同様に外部電極との
間でのメッキ処理用の配線層も不要になる。この場合に
はボンディング用電極と外部電極との間の接続を行うた
めの配線層のみが必要になる。
２２に対する表面処理としては上述したように電解メッ
キ処理の他に、無電解メッキ処理が考えられる。無電解
メッキ処理の場合にはボンディング用電極との間でのメ
ッキ処理用の配線層は不要である。同様に外部電極との
間でのメッキ処理用の配線層も不要になる。この場合に
はボンディング用電極と外部電極との間の接続を行うた
めの配線層のみが必要になる。
【００４８】そこで、この発明の他の実施の形態とし
て、表面処理として無電解メッキ処理を行うときの半導
体装置用絶縁性基板を図９および図１０に示す。図９に
示すリードフレーム１２は、図１０に示すフレーム本体
３０を固片化したときのものである。
て、表面処理として無電解メッキ処理を行うときの半導
体装置用絶縁性基板を図９および図１０に示す。図９に
示すリードフレーム１２は、図１０に示すフレーム本体
３０を固片化したときのものである。
【００４９】この実施の形態におけるリードフレーム１
２は図９に示すようにボンディング用電極１６と外部電
極２２との間を接続する接続用配線層５４が少なくとも
絶縁性基板１２の上面に形成される。接続用配線層５４
はリードフレーム１２の両側面３１ａ、３１ｂ側まで導
出されることなく、適当なところまで導出される。そし
てリードフレーム１２の下面に配された外部電極２２と
の接続は図示するようなスルーホール５６などが利用さ
れる。
２は図９に示すようにボンディング用電極１６と外部電
極２２との間を接続する接続用配線層５４が少なくとも
絶縁性基板１２の上面に形成される。接続用配線層５４
はリードフレーム１２の両側面３１ａ、３１ｂ側まで導
出されることなく、適当なところまで導出される。そし
てリードフレーム１２の下面に配された外部電極２２と
の接続は図示するようなスルーホール５６などが利用さ
れる。
【００５０】接続用配線層５４であるために、この配線
層５４は基板の最外周面側まで導出されることはないか
ら、接続用配線層５４が搬送ユニットやチャッキングユ
ニットなどの金属部分と接触したりしないので、接続用
配線層５４が半導体チップ１４を介した放電路となるこ
とはない。したがって半導体チップ１４が静電気によっ
て破壊されたりすることはない。このように無電解メッ
キ処理によってボンディング用電極１６や外部電極２２
の表面処理を行う場合には、図１に示すような切り込み
部３６，３８を設ける必要はない。従来と同じ平面形状
でよい。
層５４は基板の最外周面側まで導出されることはないか
ら、接続用配線層５４が搬送ユニットやチャッキングユ
ニットなどの金属部分と接触したりしないので、接続用
配線層５４が半導体チップ１４を介した放電路となるこ
とはない。したがって半導体チップ１４が静電気によっ
て破壊されたりすることはない。このように無電解メッ
キ処理によってボンディング用電極１６や外部電極２２
の表面処理を行う場合には、図１に示すような切り込み
部３６，３８を設ける必要はない。従来と同じ平面形状
でよい。
【００５１】
【発明の効果】以上説明したように請求項１に記載した
この発明では、表面処理用配線層の端部を切り込み部内
に集中させるようにしたもである。また請求項９に記載
したこの発明では絶縁性基板の上下両面に設けられた電
極同士を接続する配線層を絶縁性基板の端面まで引き回
さないようにしたものである。
この発明では、表面処理用配線層の端部を切り込み部内
に集中させるようにしたもである。また請求項９に記載
したこの発明では絶縁性基板の上下両面に設けられた電
極同士を接続する配線層を絶縁性基板の端面まで引き回
さないようにしたものである。
【００５２】こうすれば、搬送中やチャッキング時に搬
送ユニットやチャッキングユニットが表面処理用配線層
や配線層に接触したりすることがないので、静電破壊を
起こし易いＬＧＡやＢＧＡなどの半導体チップであって
も、静電破壊からこの半導体チップを有効に保護でき
る。
送ユニットやチャッキングユニットが表面処理用配線層
や配線層に接触したりすることがないので、静電破壊を
起こし易いＬＧＡやＢＧＡなどの半導体チップであって
も、静電破壊からこの半導体チップを有効に保護でき
る。
【００５３】また、請求項７に記載したこの発明方法で
は、表面処理を施した後で、表面処理に使用した配線層
をスリットを切るなどして切断しておけば、表面処理用
配線層の端部が絶縁性基板の端面に露出していても、内
部の表面処理用配線層とは電気的に接続されていないた
めに、静電気の帯電がこの表面処理用配線層を介して半
導体チップに伝わらないので、この半導体チップが静電
気によって破壊されるようなおそれはない。このように
この発明では、静電破壊に強い半導体装置用絶縁性基板
を提供でき、またこの半導体装置用絶縁性基板を使用す
ることで、静電破壊に強い半導体装置を提供できる。し
たがってこの発明は、高密度化、高速化を指向するＬＧ
ＡやＢＧＡなどの半導体装置用基板などに適用して極め
て好適である。
は、表面処理を施した後で、表面処理に使用した配線層
をスリットを切るなどして切断しておけば、表面処理用
配線層の端部が絶縁性基板の端面に露出していても、内
部の表面処理用配線層とは電気的に接続されていないた
めに、静電気の帯電がこの表面処理用配線層を介して半
導体チップに伝わらないので、この半導体チップが静電
気によって破壊されるようなおそれはない。このように
この発明では、静電破壊に強い半導体装置用絶縁性基板
を提供でき、またこの半導体装置用絶縁性基板を使用す
ることで、静電破壊に強い半導体装置を提供できる。し
たがってこの発明は、高密度化、高速化を指向するＬＧ
ＡやＢＧＡなどの半導体装置用基板などに適用して極め
て好適である。
【図１】この発明に係る半導体装置用基板を使用した半
導体装置の断面図である。
導体装置の断面図である。
【図２】この発明に係る半導体装置用基板の実施の形態
を示す要部の平面図である。
を示す要部の平面図である。
【図３】その基板本体の平面図である。
【図４】基板本体を得るための元板の平面図である。
【図５】この発明に係る半導体装置用基板の他の実施の
形態を示す要部の平面図である。
形態を示す要部の平面図である。
【図６】その基板本体の平面図である。
【図７】この発明に係る半導体装置用基板の他の実施の
形態を示す要部の平面図である。
形態を示す要部の平面図である。
【図８】その基板本体の平面図である。
【図９】この発明に係る半導体装置用基板の他の実施の
形態を示す要部の平面図である。
形態を示す要部の平面図である。
【図１０】その基板本体の平面図である。
【図１１】従来の絶縁性基板を使用した半導体装置の断
面図である。
面図である。
【図１２】従来の絶縁性基板の平面図である。
【図１３】その基板本体を示す平面図である。
【図１４】この基板本体の元板の平面図である。
１０・・・半導体装置、１２・・・リードフレーム、１
４・・・半導体チップ、１６・・・ボンディング用電
極、１８・・・金線、２２・・・外部電極、２４・・・
表面処理用配線層、３０・・・・フレーム本体、３１
ａ、３１ｂ・・・側面、３６，３８・・・切り込み部、
４０・・・突出部、４４・・・電源用若しくは接地用配
線層、５４・・・接続用配線層、５６・・・スルーホー
ル
４・・・半導体チップ、１６・・・ボンディング用電
極、１８・・・金線、２２・・・外部電極、２４・・・
表面処理用配線層、３０・・・・フレーム本体、３１
ａ、３１ｂ・・・側面、３６，３８・・・切り込み部、
４０・・・突出部、４４・・・電源用若しくは接地用配
線層、５４・・・接続用配線層、５６・・・スルーホー
ル
Claims (11)
- 【請求項１】 絶縁性基板の上面に設けられた半導体チ
ップを固着するためのダイパッド部と、 このダイパッド部を囲繞するように設けられた複数のボ
ンディング用電極と、 このボンディング用電極と電気的に接続された上記絶縁
性基板の下面に設けられた複数の実装用外部電極と、 上記絶縁性基板の両側面に設けられた切り込み部と、 この切り込み部内にその端部が導出された表面処理用配
線層とで構成され、 上記ボンディング用電極と上記表面処理用配線層および
上記実装用外部電極と上記表面処理用配線層とがそれぞ
れ電気的に接続されるようになされたことを特徴とする
半導体装置用基板。 - 【請求項２】 上記切り込み部は、少なくとも上下両側
面に１カ所以上設けられたことを特徴とする請求項１記
載の半導体装置用基板。 - 【請求項３】 上記切り込み部がその上下両側面に２カ
所設けられ、 これら切り込み部によって挟まれた突出部を、絶縁性基
板のチャッキング部として使用することを特徴とする請
求項１記載の半導体装置用基板。 - 【請求項４】 上記表面処理用配線層の他に、上記半導
体チップに対する電源用配線層および接地用配線層が設
けられ、 これら配線層は上記切り込み部以外の部所に配線される
若しくは、切り込み部内に配線された表面処理用配線層
の両端に設置され、上記表面処理用配線層を挟み込むよ
うな部所に配線されるようになされたことを特徴とする
請求項１記載の半導体装置用基板。 - 【請求項５】 上記電源用配線層および接地用配線層
は、上記表面処理用配線層よりもその線幅が太くなされ
たことを特徴とする請求項１記載の半導体装置用基板。 - 【請求項６】 上記表面処理は、電解メッキ処理である
ことを特徴とする請求項１記載の半導体装置用基板。 - 【請求項７】 絶縁性基板の上面に設けられた半導体チ
ップを固着するためのダイパッド部と、 このダイパッド部を囲繞するように設けられた複数のボ
ンディング用電極と、 このボンディング用電極と電気的に接続された上記絶縁
性基板の下面に設けられた複数の実装用外部電極と、 上記ボンディング用電極および実装用外部電極にそれぞ
れ設けられた表面処理用配線層とで構成された半導体装
置用基板であって、 上記ボンディング用電極と実装用外部電極に対して上記
表面処理用配線層を用いて表面処理を施した後、上記そ
れぞれの表面処理用配線層を切断し、 切断した後上記半導体チップの実装を行うための工程処
理を実行するようにしたことを特徴とする半導体装置用
基板の製造方法。 - 【請求項８】 上記表面処理は、電解メッキ処理である
ことを特徴とする請求項７記載の半導体装置用基板の製
造方法。 - 【請求項９】 絶縁性基板の上面に設けられた半導体チ
ップを固着するためのダイパッド部と、 このダイパッド部を囲繞するように設けられた複数のボ
ンディング用電極と、 このボンディング用電極と電気的に接続された上記絶縁
性基板の下面に設けられた複数の実装用外部電極と、 上記ボンディング用電極と実装用外部電極とを接続する
ための配線層とで構成され、 上記配線層は、上記絶縁性基板の端面よりも内側に位置
するように配線されたことを特徴とする半導体装置用基
板。 - 【請求項１０】 上記ボンディング用電極と実装用外部
電極に対する表面処理は、無電解メッキ処理であること
を特徴とする請求項９記載の半導体装置用基板。 - 【請求項１１】 絶縁性基板と、この絶縁性基板に固着
された半導体チップと、この半導体チップを封止する封
止材で構成された半導体装置であって、 上記絶縁性基板には、上記半導体チップ載置面側にボン
ディング用電極が設けられ、上記半導体チップ載置面と
は反対面側に実装用外部電極が設けられると共に、 上記それぞれの電極には表面処理用の配線層が設けら
れ、 これら配線層は上記絶縁性基板の側面に形成された切り
込み部内に集中させたことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163010A JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
| US10/152,855 US7129578B2 (en) | 2001-05-30 | 2002-05-23 | Substrate for semiconductor device, manufacturing method thereof, semiconductor device, and frame main body |
| KR1020020029931A KR100880187B1 (ko) | 2001-05-30 | 2002-05-29 | 반도체 장치용 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163010A JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359325A true JP2002359325A (ja) | 2002-12-13 |
| JP3675364B2 JP3675364B2 (ja) | 2005-07-27 |
Family
ID=19006050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163010A Expired - Fee Related JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7129578B2 (ja) |
| JP (1) | JP3675364B2 (ja) |
| KR (1) | KR100880187B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227825A (ja) * | 2006-02-27 | 2007-09-06 | Denso Corp | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 |
| KR20220124823A (ko) * | 2015-06-29 | 2022-09-14 | 몰렉스 엘엘씨 | 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| US8049324B1 (en) * | 2007-05-03 | 2011-11-01 | Maxim Integrated Products, Inc. | Preventing access to stub traces on an integrated circuit package |
| US8259467B2 (en) * | 2008-11-20 | 2012-09-04 | Ibiden Co., Ltd. | Multi-piece board and fabrication method therefor |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1481700A (en) * | 1974-06-06 | 1977-08-03 | Quantel Ltd | Interconnection of circuit boards |
| US4802277A (en) * | 1985-04-12 | 1989-02-07 | Hughes Aircraft Company | Method of making a chip carrier slotted array |
| EP0213575B1 (en) * | 1985-08-23 | 1992-10-21 | Nec Corporation | Method of manufacturing a semiconductor device employing a film carrier tape |
| US4745455A (en) * | 1986-05-16 | 1988-05-17 | General Electric Company | Silicon packages for power semiconductor devices |
| US4790894A (en) * | 1987-02-19 | 1988-12-13 | Hitachi Condenser Co., Ltd. | Process for producing printed wiring board |
| US5046953A (en) * | 1990-05-25 | 1991-09-10 | Hewlett-Packard Company | Method and apparatus for mounting an integrated circuit on a printed circuit board |
| US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
| JPH04213867A (ja) * | 1990-11-27 | 1992-08-04 | Ibiden Co Ltd | 電子部品搭載用基板フレーム |
| US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
| KR960006970B1 (ko) * | 1993-05-03 | 1996-05-25 | 삼성전자주식회사 | 필름 캐리어 및 그 제조방법 |
| JP3461204B2 (ja) * | 1993-09-14 | 2003-10-27 | 株式会社東芝 | マルチチップモジュール |
| US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
| US5452511A (en) * | 1993-11-04 | 1995-09-26 | Chang; Alexander H. C. | Composite lead frame manufacturing method |
| JP3541491B2 (ja) * | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
| US20020053742A1 (en) * | 1995-09-01 | 2002-05-09 | Fumio Hata | IC package and its assembly method |
| JP3507251B2 (ja) * | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | 光センサｉｃパッケージおよびその組立方法 |
| US7041527B2 (en) * | 1997-07-29 | 2006-05-09 | Harvatek Corp. | Charge coupled device package |
| KR100259359B1 (ko) * | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
| JPH11233684A (ja) * | 1998-02-17 | 1999-08-27 | Seiko Epson Corp | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 |
| JPH11307689A (ja) * | 1998-02-17 | 1999-11-05 | Seiko Epson Corp | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 |
| JP2000124588A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | 電子回路ユニット、並びに電子回路ユニットの製造方法 |
| KR100351237B1 (ko) * | 1998-12-29 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법 |
| JP2000216283A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 半導体装置用配線基板及びその製造方法 |
| JP3664001B2 (ja) * | 1999-10-25 | 2005-06-22 | 株式会社村田製作所 | モジュール基板の製造方法 |
| US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US20020108778A1 (en) * | 2000-12-07 | 2002-08-15 | Intel Corporation | Apparatus for shielding transmission line effects on a printed circuit board |
| US6862190B2 (en) * | 2001-01-17 | 2005-03-01 | Honeywell International, Inc. | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers |
-
2001
- 2001-05-30 JP JP2001163010A patent/JP3675364B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/152,855 patent/US7129578B2/en not_active Expired - Fee Related
- 2002-05-29 KR KR1020020029931A patent/KR100880187B1/ko not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227825A (ja) * | 2006-02-27 | 2007-09-06 | Denso Corp | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 |
| KR20220124823A (ko) * | 2015-06-29 | 2022-09-14 | 몰렉스 엘엘씨 | 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 |
| KR102625466B1 (ko) * | 2015-06-29 | 2024-01-17 | 몰렉스 엘엘씨 | 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7129578B2 (en) | 2006-10-31 |
| KR20020091816A (ko) | 2002-12-06 |
| JP3675364B2 (ja) | 2005-07-27 |
| US20020195695A1 (en) | 2002-12-26 |
| KR100880187B1 (ko) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2024055908A5 (ja) | ||
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| JP4418177B2 (ja) | 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 | |
| US6847116B2 (en) | Chip-type semiconductor light-emitting device | |
| JP3455685B2 (ja) | 半導体装置の製造方法 | |
| JP3675364B2 (ja) | 半導体装置用基板その製造方法および半導体装置 | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| TWI814424B (zh) | 薄型化半導體封裝件及其封裝方法 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| US10685904B2 (en) | Packaging device and manufacturing method thereof | |
| US6191488B1 (en) | Flip chip type semiconductor package and method of injecting resin into device thereof | |
| CN116469861A (zh) | 具有暴露的电触点的半导体封装 | |
| JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
| CN223598720U (zh) | 功率模组与用于功率模组的成型保护结构 | |
| KR20170031828A (ko) | 패키지 기판 | |
| US20230230949A1 (en) | Semiconductor package with exposed electrical contacts | |
| JP3199923B2 (ja) | 半導体装置およびその製造方法 | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| WO2006041013A1 (ja) | 半導体装置 | |
| JPH05190712A (ja) | 半導体装置 | |
| KR100708046B1 (ko) | 반도체패키지용 섭스트레이트 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JP2755148B2 (ja) | 半導体装置 | |
| JP3929302B2 (ja) | 大型回路基板 | |
| KR20100002967A (ko) | 반도체 패키징 장치 및 그의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |