KR960006970B1 - 필름 캐리어 및 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

필름 캐리어 및 그 제조방법

제 1 도는 종래기술에 따른 캐리어의 평면도.

제 2도는 제 1 도의 필름 캐리어에 탑재된 반도체 칩의 전극패드와 내부리드를 본딩하는 일예의 부분 단면도.

제 3 도는 제1도를 필름 캐리어에 탑재된 반도체 칩의 전극패드와 내부리드를 본딩하는 다른 예의 부분 단면도.

제 4 도는 이발명에 따른 필름 캐리어의 하나의 실시예의 저면도.

제 5 도는 a 및 b는 제 4 도의 필름 캐리어의 탑재된 칩의 전극 패드와 내부리드를 본딩하는 예의 부분 단면도.

제 6 도는 제 4 도의 필름 캐리어의 리드에 대한 다른 예의 부분 단면도.

제 7 도는 이 발명에 따른 필름 캐리어의 다른 실시예를 나타낸 것으로서, a는 평면도, b는 a에서는 B-B선 단면도.

제 8 도는 제 7 도의 필름 캐리어에 탑재된 반도체 칩의 전극패드와 내부 리드를 본딩하는 예의 단면도.

제 9 도는 a 내지 c는 제 7 도의 필름 캐리어의 제조 방법을 나타낸 공정 평면도이다.

이 발명은 필름 캐리어(Film carrier) 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 전극패드에 접속되는 내부리드의 팁(Tip) 부위를 양극산화시킴으로써 내부리드가 반도체 칩의 에지(edge) 부위에 단락(Short)되는 것을 방지할 수 있는 필름 캐리어 및 그 제조방법에 관한 것이다.

일반적으로, 집적회로(IC) 또는 대규모 집적회로(LSI)등의 반도체 칩은 두께가 매우 얇고 크기도 매우 작아서 인쇄회로기판(PCB)에 직접 장착되기 어렵다. 이 때문에 반도체 칩은 몰딩수지로 밀봉된 일종의 용기에 수납되어 인쇄회로기판에 장착된 이러한 반도체 패키지의 기본형은, 반도체 칩이 리드 프레임기(Leadframe)의 다이 패드(Die pad)상에 장착되어 본딩 와이어에 의해 반도체 칩의 전극단자와 외부회로 접속용 리드가 접속되어 있는 구조를 취하며, 반도체 칩 및 본딩 와이어는 리드 프레임과 함께 밀봉되고 다수의 외부리드만이 패키지 밖으로 지네발과 같이 돌출되어 있다.

이와 같은 반도체 패키지는 외부라도 즉, 핀(Pin)이 패키지의 양변으로부터 수직 하향 절곡되어 있는 듀얼 인라인 패키지(Dual Inline Package) 방식과 상기 핀이 패키지의 4변으로부터 돌출하고 있는 쿼드플랫 패키지(Quad Flat Package) 방식이 지금으로서는 주류를 이루고 있다. 상시 쿼드플랫 패키지 방식은 핀수를 듀얼 인라인 패키지 방식보다 비교적 많이 형성할 수 있으므로 인쇄회로기판의 실장밀도를 약간 더 높일 수 있는 이점이 있다.

그러나 최근에는 전자기기가 고기능화, 소형화 또는 박형화로 대표되는 경박단순화의 추세에 있다. 반도체 칩 역시 이에 대응하여 고집적화가 진행되고 있고, 그것에 비례하여 핀수도 급속하게 증가하는 경향에 있다. 이 때문에 듀얼 인라인 패키지 방식과 쿼드플랫 패키지 방식등, 와이어 본딩에 의한 패키지 방식으로는 충분치 않아 새로운 패키지 방식이 요구되었다.

이러한 가운데, 통상의 와이어 본딩에 의하지 않고 반도체 칩의 전극들과 이에 대응되는 리드들을 일괄접속하는 이른바 필름 캐리어(Film carrier) 방식이 개발되었다. 상기 필름 캐리어 방식은 테이프 캐리어 방식 또는 탭(TAB : Tapme Automated Bonding) 방식이라 불리기도 한다.

상기 필름 캐리어 방식은 리드 프레임과 도선역할을 하는 금속패턴(리드)이 베이스 필름상에 형성되고, 금속돌기로 이루어진 범프(bump)에 의하여 베이스 필름상의 금속패턴과 반도체 칩의 전극패드를 본딩하는 표면실장형 패키지 기술의 일종으로서 본딩 와이어(bonding wire)를 사용하는 방식과는 전혀 다른 진보된 기술이며 소형 계산기, 전탁, LCD 및 컴퓨터등에 주로 이용되고 있다.

제1도는 종래기술에 따른 탭 패키지에 이용되는 필름 캐리어의 평면도이다. 이에 나타낸 바와 같이, 종래 기술의 필름 캐리어는 스프로킷(Sprocket) 구멍(12)이 형성된 절연필름(10)으로 이루어지고, 이 절연필름(10)위에 부착된 구리박막을 포토에칭하여 형성된 내부리드(22), 외부리드(24)를 구비한다.

이하, 내부리드(22) 및 외부리드(24)를 리드(20)라 통칭한다. 여기서, 절연 필름(10)은 폴리이미드, 폴리에스텔, 폴리에테르술폰(PES), 폴리파라아닉산(PPA)등의 재료로 만들어진다.

일반적으로 행하여지고 있는 상기 필름 캐리어의 형성공정을 좀더 상세히 살펴보면, 절연필름(10)에 디바이스 구멍(16)과 외부리드 홈(14)을 펀칭 가공한 후 18∼24㎛ 두께의 구리박막을 전면에 도포한다. 이어 구리박막에 감광막의 도포, 노광 및 현상 공정을 실시하여 감광막의 패턴을 형성하고, 감광막의 패턴을 이용하여 노출된 영역의 구리박막을 에칭한 후 감광막의 패턴을 제거한다. 따라서 감광막의 패턴에 의해 내부리드(22), 외부리드(24)가 형성된다.

이때, 절연필름(10)의 중앙부가 펀칭되어 반도체 칩을 탑재하는 디바이스 구멍(16)에 부분적으로 돌출된 내부리드(22)는 절연필름(10)의 가장자리 근처에서 스트레이트(Straight)형으로 형성된다.

이상과 같은 구조의 필름 캐리어는 동일구성의 필름 패리어 단위가 연속하여 복수개 형성된 것으로 릴에 권취되어 보관될 수 있다. 이 필름 캐리어는 여러가지 방법으로 반도체 칩이 탑재된다. 즉, 상기 내부리드(22)의 일단에 반도체 칩의 전극패드를 동시다점 접합, 다시말하면 갱본딩(Gang bonding)에 의하여 접합한 후, 외부리드(24)의 타단부를 인쇄회로기판등의 배선전극에 접합한다.

제 2 도 및 제 3 도는 제 1 도의 필름 캐리어에 탑재된 반도체 칩의 전극 패드와 내부리드를 본딩하는 방법에 예시한 부분 단면도이다.

제 2 도는 반도체 칩(30)의 전극패드(32)상에 금(Au)으로 범프(bump)(34)를 형성하고, 상기 범프(34)를 형성하고, 상기 범프(34)상에 대응되는 내부리드(22)를 올려 놓은 후 열압착(thermo-compression) 방식으로 눌려퍼진 범프(34)로 반도체 칩(30)의 전극패드(32)와 내부리드(22)가 접합된다. 여기서 범프(34)는 반도체 칩(30)의 전극패드(32)상에 형성되는 것이 일반적이지만 상기 전극패드(32)와 대응되는 위치의 내부리드(22)상에 형성될 수도 있다. 그리고 인쇄회로기판 또는 액정표시패널(LCD)은 외부리드(24)와 접합된다. 도면부호 10는 절연필름이다. 이러한 방법과 관련이 있는 예로서는 미합중국 특허번호 4,494,688호, 3,763,404호등이 있다.

상기 범프를 이용하는 제2도의 방법은, 반도체 칩(30)의 전극패드(32)상에 범프(34)를 형성하는 공정시고집적화에 따른 전극패드(32)간의 미세 피치화로 고정도를 요하는 고가의 장비가 필요하게 된다. 또한 범프(34)에 의해 전극패드(32)와 연결된 내부리드(22)는 범프(34)의 높이만큼 반도체 칩(30)의 표면과 내부리드(22)가 이격되긴 하지만, 전극패드(32)와 전기적으로 연결된 내부리드(22)가 반도체 칩(30)의 에지부a에서 단락(Short)될 염려가 있는 등의 문제점이 있다.

상술한 방법과 다른 방법으로서, 제 3 도에 나타낸 바와 같이 범프 형성없이 반도체 칩의 전극패드와 내부리드를 본딩하는 방법이 예컨대 미합중국 특허번호 제 4,210,928호에 개시되어 있다.

제3도를 참조하면, 절연필름(10)상에 형성된 내부리드(22)는 반도체 칩(30)의 전극패드(32)와 접합되는 콘택부(22a)와 반도체 칩(30)의 에지부a와 대응되는 위치에 에칭부(23)를 구비한다.

반도체 칩(30)의 전극패드(32)상에 콘택부(22a)가 닿도록 내부리드(22)를 올려놓은 후 열압착 방식으로 반도체 칩(30)의 전극패드(32)와 내부리드(22)가 접합된다.

이러한 방법은 범프를 형성하지 않아도 되는 이점이 있는 반면에, 반도체 칩(30)의 에지부a에서 발생되는 단락을 방지하지 위해서는 반드시 에칭공정을 실시해야 하는 문제점이 있다. 미세피치화된 내부리드(22)의 끝단부에 정확히 알맞은 두께로 에칭하는 데는 상당한 어려움이 따를 뿐아니라, 에칭후에 남게 되는 얇아진 부분(22s)으로 인해 내부리드(22)의 끝단부가 약화되는 문제점이 있다.

이 발명은 이상과 같은 종래기술에 따른 문제점을 해결하기 위하여 창안된 것으로서, 이 발명의 목적은 반도체 칩의 본딩패드와 접속되는 내부리드의 일측 팁부분에 양극산화층을 형성시킴으로써, 범프 형성 공정 및 내부리드의 팁 부위의 에칭 공정없이 반도체 칩의 일괄 본딩이 가능한 필름 캐리어 및 그 제조방법을 제공하는데 있다.

이 발명의 다른 목적은 일괄 본딩에 의한 반도체 칩의 탑재시 반도체 칩의 접착력을 증대시킬 수 있는 필름 캐리어 및 그 제조방법을 제공하는데 있다.

상기한 목적을 달성하기 위한 이 발명에 따른 필름 캐리어는, 반도체를 탑재하기 위한 디바이스 구멍이 형성된 필름과, 상기 필름상에서 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되어 형성된 다수개의 리드의 각각에 대하여적어도 한쪽 끝부분에 반도체 칩 전극패드와 접촉될 콘택부 및 양극산화층을 구비하는 것을 특징으로 한다.

이 발명에 따른 필름 캐리어의 다른 특징은, 필름과 : 상기 필르의 상면 또는 하면에 형성된 다수개의 리드와 : 상기 다수개의 리드와 일체로 형성되고, 양극산화되어 바닥면까지 완전히 절연체가 된 양극산화패드와 : 상기 양극산화패드에 형성되어 반도체 칩 본딩시 전극패드와 접촉되는 부분으로서 양극산화되지 않은 다수개의 콘택부와 : 상기 다수개의 리드의 각각에 대하여 적어도 한쪽 끝부분의 소정영역에 형성된 양극산화층으로 이루어진 점에 있다.

상기 목적을 달성하기 위한 이 발명에 따른 필름 캐리어의 제조방법은, 필름을 펀칭가공하여 디바이스 구멍을 형성하는 제 1 공정과 : 상기 필름상에 금속물질을 도포하고 패턴닝하여, 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되는 다수개의 리드를 형성하는 제 2 공정과 : 상기 다수개의 리드의 적어도 한쪽 끝부분에 양극산화층이 형성될 부분을 정의하는 양극산화 마스크를 형성하는 제 3 공정과 : 상기 제 3 공정의 결과적 구조에서 양극산화를 실시하여 반도체 칩의 전국패드와 접속되는 콘택부를 제외한 영역에 양극산화층을 형성하는 제 4 공정으로 이루어지는 것을 특징으로 한다.

이 발명에 따른 필름 캐리어 제조방법의 다른 특징은, 필름상에 양극산화가 가능한 물질을 도포하고 패턴닝하여, 다수개의 리드가 구비된 금속패턴을 형성하는 제 1 공정과 : 양극산화 마스크를 형성하고, 상기 다수개의 리드와 상기 금속패턴이 연결된 각각의 부분 표면상에 1차 양극산화를 실시하여 양극 산화층을 형성하는 제2공정과 : 반도체 칩이 전극패드와 접촉되는 콘택부를 정의하는 양극산화 마스크를 형성하고, 2차 양극산화를 실시하여 상기 금속 패턴 전체가 완전한 절연체가 될 때까지 실시하는 제 3 공정으로 이루어지는 점에 있다.

이하, 이 발명에 따른 필름 캐리어 및 그 제조방법에 대한 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.

제 4 도는 이 발명에 따른 필름 캐리어의 하나의 실시예의 평면도이다.

여기서 종래의 필름 캐리어와 동일 기능부분에 대해서는 동일부호를 부여하고 상세한 설명은 생략한다.

제4도에 나타낸 바와 같이, 이 발명에 다른 필름 캐리어는, 스프로킷구멍(12), 디바이스 구멍(16)과 외부리드 홈(14)이 형성되어 있는 절연필름(10)과, 상기 절연필름(10)의 상면 또는 하면에, 디바이스 구멍(16)에 부분적으로 돌출되고 외부리드 홈(14)을 가로질러 형성된 다수개의 리드(20)를 구비한다. 이 절연필름(10)의 재료로는 폴리미이드, 폴리에스텔, 폴리에스테르술폰(PES), 폴리파라아닉산(PPA)등을 이용할 수 있고, 상기 리드(20)의 재료로는 양극산화가 양호하게 이루어지는 금속물질, 예를들어 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)등을 이용할 수 있다. 도면부호 18은 상기 다수개의 리드(22)를 전기적으로 결선하는 트렁크리드이다. 이 트렁크 리드(18)는 양극산화시 전극 연결용으로 사용된다. 양극산화에 대하여는 후술된다.

상기 디바이스 구멍(16)에 부분적으로 돌출되고 외부리드 홈(14)을 가로질러 형성된 리드(20)의 일측 끝단부에 양극산화층(23a)이 형성되어 있다.

상기 양극산화층(23a)은 제3도에 나타낸 종래기술에서, 반도체 칩(30)의 에지부a의 접촉을 방지하기 위한 에칭부(23)와 대응되는 위치에 형성되어 있다.

상기 양극산화층(23a)은 원(○)내에 나타낸 A-A선 요부 확대 단면도에서 더욱 명확히 알 수 있다. 내부리드(22)의 단면형상을 보면, 반도체 칩의 전극 패드와 접촉되는 부분인 콘택부(22a)를 제외한 디바이스 구멍(16) 안쪽으로 뻗어 있는 부분 전체에 걸쳐서 양극산화층(23a)이 형성되어 있다. 이때, 양극산화층(23a)의 내부리드(22)의 일정부분만이 절연층이 되게 하기 위하여 내부리드 몸체의 소정부분을 잠식한 채로 형성되어 있다.

이 발명은 핵심기술 요지는 이러한 양극산화층(23a)의 형성에 있다. 즉, 반도체 칩의 본딩패드에 접속되는 내부리드의 팁 부위를 양극산화시킴으로써 내부리드가 반도체 칩의 에지부와 단락되는 것을 방지할 수 있도록 하는 것이다.

종래의 경우에는 범프를 매개한 알루미늄 전극패드와 열압착 공정의 원활화를 위해, 통상 리드(20)는 구리 또는 그 합금계의 박막으로 형성된다.

그런데 구리 또는 그 합금계의 박막은 양극산화가 이루어지지 않기 때문에 이 발명에서는 그대로 적용될 수 없다. 상기 리드(20)의 재료를 양극산화가 가능한 금속으로 형성한 이유도 이 때문이다.

제 6 도는 양극산화가 되지 않는 금속물질을 리드로 이용하기 위하여 내부리드의 소정 부분에 양극산화가 가능한 금속물질을 전기도금하여 실현한 예를 보인 도면이다. 내부리드(22c)의 전표면에 양극산화가 가능한 물질(22d)이 전기도금되어 있다. 도면부호 23b가 양극산화층이 된다.

제5도a 및 b는 상기 필름 캐리어에 탑재된 반도체 칩의 전극패드와 내부리드를 본딩하는 일예를 나타낸 부분 단면도이다.

제5도a는 절연필름(10)의 상부에 리드(20)가 형성된 경우이고, 제5도b는 절연필름(10) 하부에 리드(20)가 형성된 경우이나, 본딩방법에는 차이가 있을 수 없다. 제5도a 및 b를 참조하면, 반도체칩(30)의 전극패드(32)와 대응되는 내부리드(22)의 콘택부(22a)가 상기 전극패드(32)와 집적 열압착된다.

이때 양극산화층(23a)이 내부리드(22)와 반도체 칩(30)의 에지부a가 단락되는 것을 방지하고 있다.

이와 같은 구성을 갖는 이 발명에 따른 필름 캐리어의 제조방법에 대한 일 실시예를 이하 설명한다.

먼저, 절연필름(10)에 디바이스 구멍(16)과 외부리드 홈(14)을 펀칭가공 후 소정 두께의 금속박막을 전면에 도포한다. 여기서 상기 금속박막의 재료로는 양극산화가 양호하게 이루어지는 금속물질, 예를 들어 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)등을 이용할 수 있다. 이어서 상기 금속박막에 감광막의 도포, 노광 및 현상 공정을 실시하여 감광막의 패턴을 형성하고, 상기 감광막의 패턴을 이용하여 노출된 영역의 금속박막을 에칭한 후 상기 감광막의 패턴을 제거한다. 그 결과적으로 구조로서 상기 감광막의 패턴에 의해 내부리드(22), 외부리드(24)를 구비하는 다수개의 리드(20)가 형성된다. 이때, 내부리드(22)는 그의 일측끝단부가 절연필름(10)가 중앙부가 펀칭되어 반도체 칩을 탑재하는 디바이스 구멍(16)에 부분적으로 돌출되게 형성되고, 타측끝단부가 트렁크 리드(18)를 통하여 모두 결선된다.

다음은, 반도체 칩의 전극패드와 접촉되는 부분인 콘택부(22a)를 제외한 디바이스 구멍(16) 안쪽으로 뻗어 있는 부분 전체에 걸쳐 양극산화층(23a)을 형성하는 공정을 실시한다. 여기서는 리드(20)의 재료를 알루미늄(Al) 박막으로 했을 경우를 예를 든다. 양극산화층(23a)이 형성될 부분을 제외한 내부 리드(22) 전표면에 감광막을 도포, 패턴닝하여 내부리드(22)의 팁부분의 양극 산화층(23a)이 형성될 부분을 양극산화 마스크로 정의한다. 이 경우 상기 양극산화 마스크로는 감광막 만을 도포하여 사용할 수도 있으나, 유전체를 마스크 재료로 코팅한 후에 감광막으로 패턴을 만들어 식각할 수도 있다.

유전체로 만든 마스크는 높은 양극산화 전압에서 신뢰할 수 있으므로 더 나은 알루미늄 패턴을 정의할 수 있다.

양극산화 마스크를 형성한 다음에 양극산화를 실시하게 되는데, 양극산화는 전해조에서 전극을 양극으로 작용하게 하여 전극 위에서 산화막을 키우는 방법인 통상의 양극산화 공정으로 실시된다.

먼저, 클램프를 사용하여 알루미늄 박막이 형성되어 있는 리드(22)의 트렁크 리드(18)를 애노드(Anode)에 전기적으로 접속시키고, 전해액이 담긴 전해조에 담궈, 양극사이에 전압을 걸어 준다. 이때, 전해액으로는 3∼5%, 옥살산(H₂C₂O₄)을 사용한다.

양극 산화층(23a)은 내부리드(22)의 일정부분만을 절연시키기 위해 형성되는 것으로, 내부리드 몸체의 소정부분을 잠식하여 형성되어야 한다.

따라서 리드, 즉 알루미늄 박막의 두께(t1)가 10∼20㎛ 정도일 경우, 양극산화층(23a)의 두께(t2)는 5∼7㎛ 정도면 절연층으로서 충분하므로, 이때의 양극산화 조건은 온도 30±2。C, 양극산화전압으로 AC 80V, 전류밀도 3A/dm²으로 20분에 걸쳐 실시하는 것이 바람직하다. 알루미늄의 순수한 정도에 따라 보다 양호한 양극산화층(23a)을 얻을 수 있다.

양극산화 공정후의 결과적 구조는 제4도의 원(○) 내에 도시된 요부 확대 단면도에서 보듯이, 양극산화층(23a)은 리드(22)의 몸체를 잠식하여 형성되어 있어 리드(22)의 전체 표면은 단차없이 형성된다. 이는 양극산화박막이 알루미늄을 소모하면서 성장하기 때문이다. 따라서, 리드(22)의 끝단부에는 에칭 공정으로 형성된 종래의 것에 비해 강화되고, 본딩시 리드 단부의 휨이 방지된다.

한편, 제6도에 나타낸 바와 같은, 양극산화가 되지 않는 금속물질을 리드로 이용하기 위한 경우에 있어서, 그 제조방법은 리드(22) 표면에 전기도금을 하는 추가공정외에 상술한 양극산화 공정과 동일한 방법으로 제조될 수 있다.

제7도a 및 b는 이 발명에 따른 필름 캐리어의 다른 실시예의 평면도 및 B-B선 단면도이다. 제7도a에 나타낸 바와 같이, 이 실시예에 따른 필름 캐리어는, 스프로킷 구멍(12), 외부리드 홈(14)이 형성되어 있는 절연필름(10)과, 상기 절연필름(10)의 상면 또는 하면에, 내부리드(22) 및 외부리드(24)를 포함하는 다수개의 리드(20)와, 상기 리드(20)와 일체로 형성됨과 아울러 하드(hard) 양극산화되어 바닥면까지 완전한 절연체가 된 방사형의 금속물질(17a)(이하 양극산화 패드라 한다)을 구비한다. 상기 양극산화 패드(17a)는 제4도에서의 디바이스 구멍의 크기와 같고, 여기서 이 부분은 하드 양극산화층이 된다. 상기 양극산화 패드(17a)에는 반도체 칩 본딩시 전극패드와 접촉되는 콘택부(22b)가 양극산화되지 않은 부분으로 남아 있다.

상기 콘택부(22b)와 전기적으로 연결되는 내부리드(22)의 소정영역에 양극 산화층(23b)을 구비하게 된다. 이 양극산화층(23b)는 이미 설명된 하나의 실시예의 양극산화층(23a)과 개념상 같은 구조이다. 도면부호 26은 양극산화 패드(17)에 형성된 다수개의 통공을 나타낸다. 이에 대해서는 후술된다.

상기 구조는 제7도b에 나타낸 B-B선 단면도에서 더욱 명확히 알 수 있다. 이에 나타낸 바와같이, 외부리드 홈(14)이 형성되어 있는 절연필름(10)상에 양극산화패드(17a) 및 상기 양극산화패드(17a)와 일체로 구비된 리드(20)가 형성되어 있다. 양극화패드(17a)는 리드(20)를 구성하는 금속박막이 바닥까지 양극산화된 완전 절연체이며, 여기에서 다수개의 통공(26)이 형성되어 있다. 그리고 콘택부(23b)는 리드(20)와 전기적으로 연결되어 있고, 그의 표면둘레는 양극산화층(23b),(17a)에 의해 격리되어 있다. 여기서, 상기 절연필름(10)의 재료로는 폴리아미드, 폴리에스텔, 폴리에테르술폰(PES), 폴리파라 아닉산(PPA)등이 이용될 수 있다. 또한 상기 리드(20)는 양극산화가 양호하게 이루어지는 금속물질, 예를 들어 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)등이 이용될 수 있다.

제8도는 제7도에 나타낸 필름 캐리어에 반도체 칩을 본딩하는 예의 단면도이다. 이에 나타낸 바와 같이, 반도체 칩(30)의 전극패드(32)와 대응되는 콘택부(22a)가 상기 전극패드(32)와 직접 열압착된다. 이때, 양극전화층(23b)은 반도체 칩(30)의 에지부a를 커버하게 되므로 내부리드(22)가 에지부a와 단락되는 것을 방지하고 있다. 그리고 양극산화패드(17a)는 반도체칩(30)의 상면 전체에 올려져 있고, 다수개의 통공(26)이 형성되어 있어서, 양극 산화패드(17a) 상부에 형성된 절연필름의 소정영역을 미리 개구하여 캡슐화를 위한 코팅 레진(Ressin)을 도포함으로써, 반도체 칩(30)과 전체 리드(20)간의 결합력을 향상시킬 수 있다. 도면에서는 절연필름의 개구, 코팅 레진은 도시되지 않았다.

이와 같은 구성을 갖는 다른 실시예에 따른 필름 캐리어의 제조방법을 제9도 a 내지 c를 참조하여 설명한다.

제9도는 a를 참조하면, 절연필름(10)상에 양극산화가 가능한 물질을 도포하고 패턴닝하여, 정방형의 금속패턴(17)과, 그것에 일체로 구비된 다수개의 리드(20)를 형성한다. 상기 다수개의 리드(20)는 상기 장방형의 금속패턴(17)에 대하여 사방으로 대칭되게 형성한다. 상기 리드(20)는 내부리드(22)와 외부리드(24)로 이루어진다. 상기 정방형의 금속패턴(17) 및 리드(20) 패턴닝시 제7도에 나타낸 통공(26)을 함께 형성할 수도 있다. 도면에서는 이를 생략한다.

그 다음, 제 9 도 b에 나타낸 바와 같이, 내부리드(22)와 상기 금속 패턴(17)이 연결된 부분, 즉 내부리드(22)의 일측표면에 제 1 양극산화를 실시하여 양극산화층(23b)을 형성한다. 이때, 실시되는 양극산화 공정은 제 4 도에 나타낸 필름 캐리어 제조방법시와 공정조건 및 구제적인 방법에 있어서 기본적으로 동일하다. 이에 대해서는 상세한 설명을 생략한다.

상기 양극산화층(23b)을 형성한 후, 제9도 c에 나타낸 바와 같이, 양극산화층(23b)을 포함하는 리드(20) 전체에 감광막을 도포하고 패턴닝하여 콘택부가 형성될 영역을 정의하는 양극산화마스크를 형성한다.

양극산화마스크를 형성한 다음에 제2양극산화를 실시하게 되는데, 이 양극산화는 표면만 산화하는 소프트(Soft) 양극산화인 제1양극산화와는 달리 하드 양극산을 실시하여 금속패턴(17) 전체가 완전한 절연체가 될때까지 실시된다. 상기 제 2 양극산화의 조건은 금속패턴(17)의 두께가 20∼40㎛ 정도일 경우, 제1양극산화조건에서 다만 양극산화시간을 80∼169분 실시하면 원하는 양극산화층(23a)을 얻을 수 있다. 제 2 양극산화후에는 금속패턴(17)이 이미 설명된 완전 절연성의 양극산화 패드(17a)가 형성된다.

이와 같이 제조되는 다른 실시예에 따른 필름 캐리어는 제4도에 나타낸 하나의 실시예에서 기대할 수 있는 효과를 모두 얻을 수 있으며, 또한 본딩될 반도체 칩의 전극패드와 접촉되는 콘택부(23b)의 위치를 장방형의 금속패드(17)의 어느 부분에도 자유롭게 위치시킬 수 있어, 반도체 칩의 전극패드 위치에 관계없이 자유롭게 리드부를 형성할 수 있는 필름 캐리어를 제조할 수 있다. 이는 양극산화 마스크 패턴을 적절히 정의해 줌으로서 가능하다.

이상에서 설명한 이 발명에 따른 필름 캐리어 및 그 제조방법에 의하면, 다음과 같은 효과가 있다. 즉, ① 종래의 솔더 범프 형성공정 및 리드의 팁부분에 대한 에칭공정없이, 양극산화 공정만으로 제조할 수 있어 제조단가를 줄일 수 있다. ② 반도체 본딩시 리드의 휨 문제를 해결할 수 있다.

③디바이스 액티브 영역을 양극화된 부위가 보호하게 됨으로써 븀-선에 의한 디바이스 불량이 발생되는 문제를 해결할 수 있다. 또한, ④ 양극화 패드 및 그것에 형성된 통공으로 코팅 레진 도포시 반도체 칩과 리드간의 접착력을 증대시킬 수 있다.

Claims (28)

1. 반도체 칩을 탑재하기 위한 디바이스 구멍이 형성된 필름과, 상기 필름상에서 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되게 형성된 다수개의 리드와, 상기 다수개의 리드의 각각에 대하여 적어도 한쪽 끝부분에 반도체 칩 전극패드와 접촉될 콘택부 및 양극산화층을 구비하는 필름 캐리어.
2. 제1항에 있어서, 상기 다수개의 리드는, 양극산화시 전극 연결용으로 사용되는 트렁크 리드에 의해 모두 전기적으로 결선되는 필름 캐리어.
3. 제1항에 있어서, 상기 양극산화층은, 상기 리드가 반도체 칩의 에지부와의 단락을 방지하는 절연층인 필름 캐리어.
4. 제1항에 있어서, 상기 콘택부는, 상기 리드의 일부로서 반도체 칩의 전극패드와 접촉되는 부분인 필름 캐리어.
5. 제1항에 있어서, 상기 다수개의 리드는 양극산화가 가능한 금속인 필름 캐리어.
6. 제5항에 있어서, 상기 양극산화가 가능한 물질은, 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)중 어느 하나이거나 또는 둘 이상의 합금인 필름 캐리어.
7. 제 1 항에 있어서, 상기 다수개의 리드는, 양극산화가 되지 않는 금속물질로 이루어지고, 상기 금속물질의 전표면에 양극산화가 가능한 물질이 전기도금된 필름 캐리어.
8. 제7항에 있어서, 상기 양극산화가 되지않는 물질은, 구리 또는 구리합금계인 필름 캐리어.
9. 필름을 펀칭가공하여 디바이스 구멍을 형성하는 제 1 공정과 : 상기 필름상에 금속물질을 도포하고 패턴닝하여, 적어도 한쪽 끝부분이 상기 디바이스 구멍에 돌출되는 다수개의 리드를 형성하는 제 2 공정과 : 상기 다수개의 리드의 적어도 한쪽 끝부분에 양극산화층이 형성될 부분을 정의하는 양극산화 마스크를 형성하는 제 3 공정과 : 상기 제 3 공정의 결과적 구조에서 양극산화를 실시하여 반도체 칩의 전극패드와 접촉되는 콘택부를 제외한 영역에 양극산화층을 형성하는 제 4 공정으로 이루어지는 필름 캐리어 제조방법.
10. 제 9 항에 있어서, 상기 양극산화층은, 다수개의 리드의 적어도 한쪽 끝부분에 형성되고, 리드 몸체의 소정부분을 잠식한 채로 형성되는 필름 캐리어 제조방법.
11. 제 9 항에 있어서, 상기 다수개의 리드는, 양극산화가 가능한 금속으로 형성되는 필름 캐리어 제조방법.
12. 제 9 항에 있어서, 상기 양극산화가 가능한 물질은, 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)중 어느 하나이거나 또는 둘 이상의 합금인 필름 캐리어 제조방법.
13. 제 9 항에 있어서, 상기 제 2 공정은, 양극산화가 되지 않는 금속 물질로 다수개의 리드를 형성하는 공정과, 상기 리드의 전표면에 양극 산화가 가능한 물질로 전기도금을 하는 공정으로 되는 필름 캐리어 제조방법.
14. 제9항에 있어서, 상기 양극산화가 되지 않는 물질은, 구리 또는 구리합금계인 필름 캐리어 제조방법.
15. 필름과 : 상기 필름의 상면 또는 하면에 형성된 다수개의 리드와 : 상기 다수개의 리드와 일체로 형성되고, 양극산화되어 바닥면까지 완전히 절연체가 된 양극산화패드와 : 상기 양극산화패드에 형성되어 반도체 칩본딩시 전극패드와 접촉되는 부분으로서 양극산화되지 않은 다수개의 콘택부와 : 상기 다수개의 리드의 각각에 대하여 적어도 한쪽 끝부분의 소정영역에 형성된 양극산화층으로 이루어진 필름 캐리어.
16. 제15항에 있어서, 상기 양극산화패드에 적어도 하나 이상의 통공이 형성된 필름 캐리어.
17. 제15항에 있어서, 상기 양극산화층은, 상기 리드가 반도체 칩의 에지부와의 단락을 방지하는 절연층인 필름 캐리어.
18. 제15항에 있어서, 상기 콘택부는, 상기 리드의 일부로서 반도체 칩의 전극패드와 접촉되는 부분일 필름 캐리어.
19. 제15항 또는 제18항에 있어서, 상기 콘택부는, 양극산화패드의 어느 부분이든 자유롭게 배치가 가능한 필름 캐리어.
20. 제15항에 있어서, 상기 다수개의 리드 및 이 다수개의 리드와 일체로 형성된 양극산화패드는 양극산화가 가능한 금속으로 만들어진 필름 캐리어.
21. 제15항에 있어서, 상기 양극산화가 가능한 금속은, 알루미늄(Al), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)중 어느 하나이거나 또는 둘 이상의 합금인 필름 캐리어.
22. 필름상에 양극산화가 가능한 물질을 도포하고 패턴닝하여, 다수개의 리드가 구비된 금속패턴을 형성하는 제 1 공정과 : 양극산화 마스크를 형성하고, 상기 다수개의 리드와 상기 금속패턴이 연결된 각각의 부분 표면상에 제 1 차 양극산화를 실시하여 양극산화층을 형성하는 제 2 공정과 : 반도체 칩이 전극패드와 접촉되는 콘택부를 정의하는 양극산화마스크를 형성하고, 제 2 양극산화를 실시하여 상기 금속패턴 2전체가 완전한 절연체가 될 때까지 실시하는 제 3 공정으로 이루어지는 필름캐리어 제조방법.
23. 제22항에 있어서, 상기 금속패턴을 형성하는 제 1 공정시, 상기 금속패턴에 적어도 하나 이상의 통공을 형성하는 필름 캐리어 제조방법.
24. 제22항에 있어서, 상기 양극산화층은, 상기 리드가 반도체 칩의 에지부와의 단락을 방지하는 절연층인 필름 캐리어 제조방법.
25. 제22항에 있어서, 상기 콘택부는, 상기 리드의 일부로서 반도체 칩의 전극패드와 접촉되는 부분인 필름 캐리어 제조방법.
26. 제22항에 있어서, 상기 콘택부는, 상기 다수개의 리드와 각각 전기적으로 연결되는 경우에 상기 양극산화패드의 어느 부분이든 자유롭게 배치가 가능한 필름 캐리어 제조방법.
27. 제22항에 있어서, 상기 다수개의 리드 및 이 다수개의 리드와 일체로 형성된 양극산화패드는 양극산화가 가능한 금속으로 만들어지는 필름 캐리어 제조방법.
28. 제22항에 있어서, 상기 양극산화가 가능한 금속은 알루미늄(Al ), 탄탈(Ta), 니오븀(Nb), 지르코늄(Zr), 텅스텐(W)중 어느 하나이거나 또 둘 이상의 합금인 필름 캐리어 제조방법.