JP2002231603A - Method of forming resist pattern and method of manufacturing active matrix substrate using the same - Google Patents
Method of forming resist pattern and method of manufacturing active matrix substrate using the sameInfo
- Publication number
- JP2002231603A JP2002231603A JP2001021724A JP2001021724A JP2002231603A JP 2002231603 A JP2002231603 A JP 2002231603A JP 2001021724 A JP2001021724 A JP 2001021724A JP 2001021724 A JP2001021724 A JP 2001021724A JP 2002231603 A JP2002231603 A JP 2002231603A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist film
- film
- drying
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】多層配線構造を有するデバイスの下層配線を形
成する際に用いられるレジストの側面のテーパー形状を
制御する方法として、感度の異なるレジストを多層に塗
布する、現像工程でのポストベーク温度を変更する方法
等が提案されているが、レジスト及びその供給系統が2
種類必要となる、ベーク温度を高温にすると、レジスト
の剥離性が悪化し、低温にするとレジストの被エッチン
グ膜に対する密着性が低下するという問題が存在した。
【解決手段】2層のレジスト膜を塗布するに当たって、
下層のレジスト膜3の塗布後の乾燥量を上層のレジスト
膜4の乾燥よりも多くし、上下層のレジスト膜の乾燥量
に差を付け、現像時の上層のレジスト膜14の後退量を
多くすることにより、レジストパターンとしてより緩や
かな順テーパー角θを呈するものが得られる。
(57) Abstract: As a method of controlling the tapered shape of a side surface of a resist used when forming a lower layer wiring of a device having a multilayer wiring structure, a resist having different sensitivities is applied in multiple layers, and a developing step is performed. Has been proposed to change the post-bake temperature of the resist.
If the required baking temperature is high, the peelability of the resist deteriorates. If the baking temperature is low, the adhesion of the resist to the film to be etched decreases. In applying a two-layer resist film,
The amount of drying after application of the lower resist film 3 is made larger than the amount of drying of the upper resist film 4 so that the amount of drying of the upper and lower resist films is made different, and the amount of retreat of the upper resist film 14 during development is increased. By doing so, a resist pattern exhibiting a gentler forward taper angle θ can be obtained.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、下層配線の上に絶
縁膜を挟んで上層配線を形成する構成のデバイスにおい
て、上層配線の段切れを防止するために下層配線をその
側面に順テーパーを付けて形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device having a configuration in which an upper layer wiring is formed with an insulating film interposed therebetween on a lower layer wiring. The present invention relates to a method of attaching and forming.
【0002】[0002]
【従来の技術】多層配線構造を有するデバイスの下層側
の配線のエッチング形状は、その上を交差して形成され
る上層配線が下層配線の段差により段切れしないよう
に、その側面が順テーパーの形状を呈するように制御さ
れる必要がある。このため、下層配線を形成する際に用
いられるレジストの側面のテーパー形状を制御する方法
として、以下のような方法が考えられている。 (1)感度の異なるレジストを多層に塗布する(特願昭
60−131145号公報、特願平09−097167
号公報、特開平02−134819号公報に示され
る)。 (2)感光する波長帯の異なるレジストを多層に塗布す
る。 (3)現像工程でのポストベーク温度を変更する。 (4)エッチング条件を変更してレジストに対するエッ
チング量を変える。2. Description of the Related Art The etching shape of a lower wiring on a device having a multi-layer wiring structure is such that a side surface thereof has a forward taper so that an upper wiring formed crossing the upper wiring is not disconnected by a step of a lower wiring. It needs to be controlled to assume a shape. For this reason, the following method has been considered as a method of controlling the tapered shape of the side surface of the resist used when forming the lower layer wiring. (1) Multi-layer coating of resists having different sensitivities (Japanese Patent Application No. 60-131145, Japanese Patent Application No. 09-097167)
And JP-A-02-134819). (2) Apply resists having different wavelength bands to be exposed in multiple layers. (3) Change the post-bake temperature in the development process. (4) Changing the etching conditions to change the etching amount for the resist.
【0003】次に、上記(1)〜(3)を用いた従来の
レジストパターンの順テーパー形成方法について図4の
断面図を用いて説明する。Next, a conventional method of forming a forward taper of a resist pattern using the above (1) to (3) will be described with reference to a sectional view of FIG.
【0004】まず、下地基板101の上に被エッチング
膜102を堆積し、被エッチング膜102のテーパー角
を制御するために感度の異なる、又は、感光する波長帯
(吸収波長)の異なる第1レジスト膜103及び第2レ
ジスト膜104を塗布する(図4(a))。First, a film to be etched 102 is deposited on a base substrate 101, and first resists having different sensitivities or different photosensitive wavelength bands (absorption wavelengths) for controlling the taper angle of the film 102 to be etched. The film 103 and the second resist film 104 are applied (FIG. 4A).
【0005】次に、第1レジスト膜103及び第2レジ
スト膜104にマスク107を通して紫外線を照射し、
感光させる(図4(b))。Next, the first resist film 103 and the second resist film 104 are irradiated with ultraviolet rays through a mask 107.
It is exposed to light (FIG. 4B).
【0006】次に、感光した第1レジスト膜103及び
第2レジスト膜104を現像液で処理し、ポストベーク
する(加熱する)。現像工程により第1レジスト膜10
3及び第2レジスト膜104のテーパー角θを制御する
場合はポストベーク温度を変更し、テーパー角θを小さ
くするときは温度を高くする(図4(c))。Next, the exposed first resist film 103 and second resist film 104 are treated with a developing solution and post-baked (heated). The first resist film 10 is developed by a developing process.
To control the taper angle θ of the third and second resist films 104, the post-bake temperature is changed, and to decrease the taper angle θ, the temperature is increased (FIG. 4C).
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上述の
(1)〜(3)の方法に関して、(1)及び(2)はレ
ジスト及びその供給系統が2種類必要となり、装置が複
雑となる。(3)は、ポストベーク温度を高温にする
と、レジストの剥離性が悪化し、低温にすると、レジス
トの被エッチング膜に対する密着性が低下する。However, with respect to the above methods (1) to (3), the methods (1) and (2) require two types of resists and their supply systems, and the apparatus becomes complicated. In (3), when the post-baking temperature is increased, the peelability of the resist deteriorates, and when the post-baking temperature is lowered, the adhesion of the resist to the film to be etched decreases.
【0008】また、(4)に関しては、エッチングのプ
ロセス条件そのものが従来用いていたエッチング条件か
ら大幅に変化するため被エッチング膜のエッチングレー
トとレジストのエッチングレートを同時に最適化するエ
ッチング条件の設定が難しい、という欠点があった。[0008] Regarding (4), since the etching process conditions themselves greatly change from the conventionally used etching conditions, it is necessary to set the etching conditions for simultaneously optimizing the etching rate of the film to be etched and the etching rate of the resist. There was a drawback that it was difficult.
【0009】本発明の目的は、レジストパターン形成装
置を複雑にしたり、エッチングプロセスの変更を伴うこ
となく、簡易な方法で配線パターンの順テーパー化を実
現できるレジストパターンの形成方法を提供することに
ある。An object of the present invention is to provide a method of forming a resist pattern which can realize a forward tapered wiring pattern by a simple method without complicating a resist pattern forming apparatus or changing an etching process. is there.
【0010】[0010]
【課題を解決するための手段】本発明のレジストパター
ン形成方法は、被エッチング膜上に第1レジスト膜及び
第2レジスト膜を順に形成する工程と、前記第1レジス
ト膜及び前記第2レジスト膜を露光及び現像して、前記
第1レジスト膜及び前記第2レジスト膜からなるレジス
トパターンを形成する工程とを備えるレジストパターン
形成方法であって、前記第1レジスト膜及び第2レジス
ト膜を順に形成する工程は、前記第1レジスト膜を被エ
ッチング膜上に塗布した後前記第1レジスト膜に第1の
乾燥処理を施し、続いて、前記第1レジスト膜上に前記
第2レジスト膜を塗布した後前記第2レジスト膜に第2
の乾燥処理を施すことにより行われ、前記第1の乾燥処
理の乾燥時間は前記第2の乾燥処理の乾燥時間よりも長
く、または、前記第1の乾燥処理は前記第2の乾燥処理
よりも高い温度下で行われ、さらに、前記レジストパタ
ーンを形成する工程の後に、前記レジストパターンをマ
スクとして前記被エッチング膜をエッチング除去して前
記被エッチング膜を側面が順テーパー状を呈する配線パ
ターンを形成する工程が続く、というものである。According to a method of forming a resist pattern according to the present invention, a first resist film and a second resist film are sequentially formed on a film to be etched, and the first resist film and the second resist film are formed. Exposing and developing a resist pattern to form a resist pattern comprising the first resist film and the second resist film, wherein the first resist film and the second resist film are sequentially formed. The step of applying the first resist film on the film to be etched, applying a first drying process to the first resist film, and subsequently applying the second resist film on the first resist film Then, a second resist film is formed on the second resist film.
The drying time of the first drying process is longer than the drying time of the second drying process, or the first drying process is longer than the second drying process. This is performed at a high temperature, and after the step of forming the resist pattern, the film to be etched is removed by etching using the resist pattern as a mask to form a wiring pattern in which the side surface of the film to be etched exhibits a forward tapered shape. The process of performing is continued.
【0011】次に、本発明のアクティブマトリクス基板
の製造方法は、透明基板の上にゲート配線を形成する工
程と、前記ゲート配線をゲート絶縁膜で覆って前記ゲー
ト絶縁膜の上に前記ゲート配線と交差するドレイン配線
を形成する工程とを備えるアクティブマトリクス基板の
製造方法であって、前記ゲート配線を形成する工程が、
前記透明基板の上にゲート配線用金属膜を堆積した後、
前記ゲート配線用金属膜の上に第1レジスト膜を塗布す
る工程と、前記第1レジスト膜に第1の乾燥処理を施す
工程と、前記第1レジスト膜上に第2レジスト膜を塗布
する工程と、前記第2レジスト膜に第2の乾燥処理を施
す工程と、前記第1レジスト膜及び前記第2レジスト膜
を露光及び現像して前記第1レジスト膜及び前記第2レ
ジスト膜からなるレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記ゲート配線用
金属膜をエッチング除去して側面が順テーパー状を呈す
るゲート配線を形成する工程と、を含み、前記第1の乾
燥処理の乾燥時間は前記第2の乾燥処理の乾燥時間より
も長く、または、前記第1の乾燥処理は前記第2の乾燥
処理よりも高い温度下で行われ、前記ゲート配線を形成
する工程が、前記レジストパターンをマスクとして前記
ゲート配線用金属膜をドライエッチングすることにより
行われる、というものである。Next, in the method for manufacturing an active matrix substrate according to the present invention, a step of forming a gate wiring on a transparent substrate, the step of forming the gate wiring on the gate insulating film by covering the gate wiring with a gate insulating film. Forming a drain wiring that intersects with the active matrix substrate, wherein the step of forming the gate wiring comprises:
After depositing a metal film for gate wiring on the transparent substrate,
A step of applying a first resist film on the metal film for gate wiring, a step of performing a first drying process on the first resist film, and a step of applying a second resist film on the first resist film Performing a second drying process on the second resist film, exposing and developing the first resist film and the second resist film, and forming a resist pattern including the first resist film and the second resist film. Forming a;
Etching the metal film for gate wiring by using the resist pattern as a mask to form a gate wiring having a forward tapered side surface, the drying time of the first drying process being the second drying time. Longer than the drying time of the treatment, or the first drying treatment is performed at a higher temperature than the second drying treatment, and the step of forming the gate wiring is performed using the resist pattern as a mask. This is performed by dry-etching the metal film for use.
【0012】[0012]
【発明の実施の形態】本発明のレジストパターン形成方
法は、フォトリソ工程において、二層に塗布したレジス
トの乾燥条件の違いにより現像後のレジストのテーパー
角を制御することにある。 具体的には、第1レジスト
膜及び第2レジスト膜を形成するに当たって、第1レジ
スト膜のレジストの乾燥量を第2レジスト膜よりも多く
することでテーパー角を小さくする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A resist pattern forming method of the present invention is to control the taper angle of a developed resist in a photolithography process by changing drying conditions of a resist applied to two layers. Specifically, in forming the first resist film and the second resist film, the taper angle is reduced by increasing the amount of drying of the first resist film than that of the second resist film.
【0013】本発明の利点として、レジストの後退を利
用してパターンのテーパー角、エッチング形状を制御す
るエッチング方法において、塗布以外の条件変更を行う
こと無くテーパー角を制御できる。As an advantage of the present invention, in an etching method for controlling a taper angle and an etching shape of a pattern by utilizing receding resist, the taper angle can be controlled without changing conditions other than coating.
【0014】次に、本発明の第1の実施形態を図1の断
面図を参照して説明する。Next, a first embodiment of the present invention will be described with reference to the sectional view of FIG.
【0015】まず、下地基板1の上に堆積した被エッチ
ング膜2の上に有機溶剤(ペグミア:プロピレングリコ
ールモノメチルエーテルアセテート、乳酸エチル等)に
ノボラック樹脂及びナフトキノンジアゾ系の感光剤を溶
解させたもの(粘度8〜15cP)を使用して、第1レ
ジスト膜3を塗布する。続いて、第1レジスト膜3中の
有機溶剤を揮発させるために、減圧乾燥(数十Pa、1
0〜30秒間)、又は、加熱乾燥(プリベーク条件:1
10〜130℃、60〜200秒)を用い、第1レジス
ト膜3を乾燥させる(図1(a))。First, a novolak resin and a naphthoquinonediazo-based photosensitive agent dissolved in an organic solvent (eg, propylene glycol monomethyl ether acetate, ethyl lactate) on a film 2 to be etched deposited on a base substrate 1. (Viscosity: 8 to 15 cP), the first resist film 3 is applied. Subsequently, in order to volatilize the organic solvent in the first resist film 3, drying under reduced pressure (several tens Pa, 1
0-30 seconds) or heat drying (pre-bake conditions: 1)
The first resist film 3 is dried at a temperature of 10 to 130 ° C. for 60 to 200 seconds (FIG. 1A).
【0016】次に、第1レジスト膜3の上に第1レジス
ト膜3と同じ材料を使用して第2レジスト膜4を塗布す
る。続いて、主として第2レジスト膜4中の有機溶剤を
揮発させるために、第2レジスト膜4を乾燥させる。こ
のとき、第2レジスト膜4の乾燥量より第1レジスト膜
3の乾燥量が多くなるようにする。Next, a second resist film 4 is applied on the first resist film 3 using the same material as the first resist film 3. Subsequently, the second resist film 4 is dried mainly in order to volatilize the organic solvent in the second resist film 4. At this time, the first resist film 3 is dried more than the second resist film 4 is dried.
【0017】具体的には、第1レジスト膜3の塗布後、
第1レジスト膜3を減圧乾燥(数十Pa一定)で30秒
行うときは、第2レジスト膜4の塗布後の減圧乾燥(数
十Pa一定)を5〜10秒行う。或いは、110〜13
0℃の範囲内のある一定の温度の加熱乾燥を用いる場
合、第1レジスト膜3の塗布後、第1レジスト膜3を1
20秒行い、第2レジスト膜4の塗布後の加熱乾燥を6
0〜90秒行う。Specifically, after the first resist film 3 is applied,
When the first resist film 3 is dried under reduced pressure (several tens of Pa) for 30 seconds, the drying under reduced pressure (several tens Pa) after the application of the second resist film 4 is performed for 5 to 10 seconds. Or 110-13
When heating and drying at a certain temperature in the range of 0 ° C. is used, after the first resist film 3 is applied, the first resist film 3 is
20 seconds, and heat drying after application of the second resist film 4
Perform for 0 to 90 seconds.
【0018】さらに、加熱乾燥において第1レジスト膜
3及び第2レジスト膜4それぞれに対する加熱時間を1
20秒に固定した場合、第1レジスト膜3の塗布後、第
1レジスト膜3を110〜130℃で加熱乾燥させ、第
2レジスト膜4の塗布後、第2レジスト膜4をの90〜
100℃で加熱乾燥させる。Further, in the heating and drying, the heating time for each of the first resist film 3 and the second resist film 4 is set to one.
When fixed to 20 seconds, after the first resist film 3 is applied, the first resist film 3 is heated and dried at 110 to 130 ° C., and after the second resist film 4 is applied, the second resist film 4
Heat and dry at 100 ° C.
【0019】また、第1レジスト膜3及び第2レジスト
膜4の合計の膜厚が1〜3μmになるようにそれぞれを
塗布する。続いて、第1レジスト膜3及び第2レジスト
膜4に対して、マスク7を通して紫外線(Hgランプ等
から得られる300〜500nmの紫外線)を照射し、
感光させる(図1(b))。次に、感光した第1レジス
ト膜3及び第2レジスト膜4を現像液(TMAH:2〜
5%、60〜120秒)で処理し、さらにポストベーク
(加熱:140〜150℃、60〜200秒)する(図
1(c))。このとき、第1レジスト膜3及び第2レジ
スト膜4にそれぞれ対応して形成されるレジストパター
ン13及びレジストパターン14の断面は、塗布工程で
の1回目の乾燥量を2回目の乾燥量よりも多くし、1回
目と2回目との乾燥量の差が大きいほど、図に示すよう
に、レジストパターン13及びレジストパターン14が
全体として呈するテーパー角θが小さくなる。Each of the first resist film 3 and the second resist film 4 is applied so that the total film thickness becomes 1 to 3 μm. Subsequently, the first resist film 3 and the second resist film 4 are irradiated with ultraviolet rays (300 to 500 nm ultraviolet rays obtained from a Hg lamp or the like) through the mask 7,
It is exposed to light (FIG. 1 (b)). Next, the exposed first resist film 3 and second resist film 4 are developed with a developing solution (TMAH: 2 to 2).
5%, 60-120 seconds), and further post-baking (heating: 140-150 ° C., 60-200 seconds) (FIG. 1 (c)). At this time, the cross sections of the resist pattern 13 and the resist pattern 14 formed respectively corresponding to the first resist film 3 and the second resist film 4 are such that the first drying amount in the coating process is larger than the second drying amount. As shown in the figure, the larger the difference between the first and second drying amounts, the smaller the taper angle θ that the resist pattern 13 and the resist pattern 14 exhibit as a whole.
【0020】このようにして得られたレジストパターン
13、14は以下のような特徴を示す。The resist patterns 13 and 14 thus obtained have the following characteristics.
【0021】まず、レジストの塗布後の減圧乾燥、加熱
乾燥において2回目より1回目の乾燥量を多くすると、
下層のレジストは乾燥量が多く、レジスト中の残存溶剤
が少なくなるのでレジストが現像液に溶ける速度が遅く
なる。First, in the drying under reduced pressure and the heating and drying after the application of the resist, if the first drying amount is increased from the second drying time,
The lower layer resist has a large amount of drying and the residual solvent in the resist is small, so that the speed at which the resist dissolves in the developer becomes slow.
【0022】また、塗布後の加熱乾燥では加える熱量が
多いほど感光剤の反応性が低下し、見かけ上レジストの
感度が低下する。結果として下層のレジストは上層より
現像液に溶けにくくなり上層レジストパターンと下層レ
ジストパターンに寸法差が生じる。断面全体でみるとテ
ーパー角θが小さくなる。In addition, in the heating and drying after the application, as the amount of heat applied increases, the reactivity of the photosensitive agent decreases, and the sensitivity of the resist apparently decreases. As a result, the lower resist is less soluble in the developing solution than the upper resist, and a dimensional difference occurs between the upper resist pattern and the lower resist pattern. The taper angle θ becomes smaller in the entire cross section.
【0023】また、レジストの後退を利用してパターン
にテーパーを付け、エッチング形状を制御するドライエ
ッチングの手法において、レジスト塗布工程の条件変更
のみでパターンのエッチング形状を制御できる(ドライ
エッチングの条件、現像の条件、材料を変える必要な
し)。Further, in a dry etching technique in which a pattern is tapered by utilizing the receding resist to control the etching shape, the etching shape of the pattern can be controlled only by changing the conditions of the resist coating process (dry etching conditions, No need to change development conditions and materials).
【0024】さらに、レジストパターンのテーパー角θ
が小さいほど、レジストパターンのエッジ部分が薄くな
り、エッチング時レジストがアッシングされて後退する
速度が速くなることを利用して、被エッチング膜の側面
に順テーパーを付けることができる。Further, the taper angle θ of the resist pattern
The smaller the value, the thinner the edge portion of the resist pattern and the faster the resist is ashed and retreated at the time of etching, making it possible to form a forward taper on the side surface of the film to be etched.
【0025】次に、第1の実施形態の方法を液晶表示装
置を構成するアクティブマトリクス基板の製造方法に適
用した場合を第2の実施形態として図2の断面図に示
す。本実施形態では、ゲート配線の上をゲート配線と交
差して形成されるドレイン配線の配線状態に注目してい
るので、アクティブマトリクス基板を構成するTFTの
半導体層、画素電極、パッシベーション膜、コンタクト
ホール、配向膜等は説明及び図示を省略している。Next, a case where the method of the first embodiment is applied to a method of manufacturing an active matrix substrate constituting a liquid crystal display device is shown in a sectional view of FIG. 2 as a second embodiment. In the present embodiment, attention is paid to the wiring state of the drain wiring formed on the gate wiring so as to intersect with the gate wiring. Therefore, the semiconductor layer, the pixel electrode, the passivation film, and the contact hole of the TFT constituting the active matrix substrate are provided. Description and illustration of the alignment film and the like are omitted.
【0026】まず、ガラス等の透明基板21の上に堆積
したクロム又はモリブデンからなる金属膜22の上に有
機溶剤(ペグミア:プロピレングリコールモノメチルエ
ーテルアセテート、乳酸エチル等)にノボラック樹脂及
びナフトキノンジアゾ系の感光剤を溶解させたもの(粘
度8〜15cP)を使用して、第1レジスト膜23を塗
布する。続いて、第1レジスト膜23中の有機溶剤を揮
発させるために、減圧乾燥(数十Pa、10〜30秒
間)、又は、加熱乾燥(プリベーク条件:110〜13
0℃、60〜200秒)を用い、第1レジスト膜23を
乾燥させる(図2(a))。First, on a metal film 22 made of chromium or molybdenum deposited on a transparent substrate 21 such as glass, an organic solvent (eg, propylene glycol monomethyl ether acetate, ethyl lactate, etc.) is mixed with a novolak resin and naphthoquinone diazo. The first resist film 23 is applied using a solution in which a photosensitive agent is dissolved (viscosity: 8 to 15 cP). Subsequently, in order to volatilize the organic solvent in the first resist film 23, drying under reduced pressure (several tens Pa, for 10 to 30 seconds) or drying under heating (prebaking conditions: 110 to 13)
The first resist film 23 is dried (0 ° C., 60 to 200 seconds) (FIG. 2A).
【0027】次に、第1レジスト膜23の上に第1レジ
スト膜23と同じ材料を使用して第2レジスト膜24を
塗布する。続いて、主として第2レジスト膜24中の有
機溶剤を揮発させるために、第2レジスト膜24を乾燥
させる。このとき、第2レジスト膜24の乾燥量より第
1レジスト膜3の乾燥量が多くなるようにする(第1レ
ジスト膜23の乾燥時の乾燥温度を第2レジスト膜24
の乾燥温度よりも高く設定する、或いは、レジスト膜の
乾燥時の乾燥温度を一定にして、第1レジスト膜23の
乾燥時間を第2レジスト膜24の乾燥温度よりも長く設
定する)。また、第1レジスト膜23及び第2レジスト
膜24の合計の膜厚が1〜3μmになるようにそれぞれ
を塗布する。続いて、第1レジスト膜23及び第2レジ
スト膜24に対して、ゲート配線用のマスク27を通し
て紫外線(Hgランプ等から得られる300〜500n
mの紫外線)を照射し、感光させる(図2(b))。Next, a second resist film 24 is applied on the first resist film 23 using the same material as the first resist film 23. Subsequently, the second resist film 24 is dried mainly in order to volatilize the organic solvent in the second resist film 24. At this time, the drying amount of the first resist film 3 is set to be larger than the drying amount of the second resist film 24 (the drying temperature at the time of drying the first resist film 23 is set to the second resist film 24).
Or the drying temperature of the resist film is kept constant, and the drying time of the first resist film 23 is set longer than the drying temperature of the second resist film 24). Further, each of the first resist film 23 and the second resist film 24 is applied so that the total film thickness becomes 1 to 3 μm. Subsequently, the first resist film 23 and the second resist film 24 are irradiated with ultraviolet rays (300 to 500 n obtained from a Hg lamp or the like) through a mask 27 for gate wiring.
m (ultraviolet light) to expose (FIG. 2B).
【0028】次に、感光した第1レジスト膜23及び第
2レジスト膜24を現像液(TMAH:2〜5%、60
〜120秒)で処理し、さらにポストベーク(加熱:1
40〜150℃、60〜200秒)する。このとき、第
1レジスト膜23及び第2レジスト膜24にそれぞれ対
応して形成されるレジストパターン33及びレジストパ
ターン34の断面は、塗布工程での1回目の乾燥量を2
回目の乾燥量よりも多くし、1回目と2回目との乾燥量
の差が大きいほど、図に示すように、レジストパターン
33及びレジストパターン34が全体として呈するテー
パー角θが小さくなる(図2(c))。Next, the exposed first and second resist films 23 and 24 are developed with a developing solution (TMAH: 2 to 5%, 60%).
~ 120 seconds) and post-baking (heating: 1)
(40-150 ° C, 60-200 seconds). At this time, the cross sections of the resist pattern 33 and the resist pattern 34 formed corresponding to the first resist film 23 and the second resist film 24 respectively have the first drying amount in the coating step of 2 times.
As shown in the figure, as the drying amount is larger than the first drying amount and the difference between the first and second drying amounts is larger, the taper angle θ that the resist pattern 33 and the resist pattern 34 exhibit as a whole becomes smaller (FIG. 2). (C)).
【0029】このようにして形成されたレジストパター
ン33、34をマスクとして金属膜22をドライエッチ
ングすると、レジストパターン33及びレジストパター
ン34も同時にエッチングされ、それぞれ面積を減じな
がらその端部が後退し、レジストパターン33及びレジ
ストパターン34がそれぞれレジストパターン53及び
レジストパターン54となった時点でエッチングが終了
し、ゲート配線32が形成される(図3(a))。When the metal film 22 is dry-etched using the resist patterns 33 and 34 thus formed as a mask, the resist pattern 33 and the resist pattern 34 are also etched at the same time. When the resist pattern 33 and the resist pattern 34 become the resist pattern 53 and the resist pattern 54, respectively, the etching is completed, and the gate wiring 32 is formed (FIG. 3A).
【0030】次に、レジストパターン53、54を剥離
し、ゲート配線32を覆うようにしてシリコン窒化膜か
らなるゲート絶縁膜25を成膜させる(図3(b))。
このとき、ゲート配線32の側面にはなだらかな傾斜が
付いているため、ゲート絶縁膜25の側面も同様になだ
らかな傾斜を呈する。Next, the resist patterns 53 and 54 are removed, and a gate insulating film 25 made of a silicon nitride film is formed so as to cover the gate wiring 32 (FIG. 3B).
At this time, since the side surface of the gate wiring 32 has a gentle slope, the side surface of the gate insulating film 25 also exhibits a gentle slope.
【0031】次に、ゲート絶縁膜25の上にクロムから
なる金属膜を堆積し、パターニングするとドレイン配線
36が形成される。図は、ゲート配線32とドレイン配
線36とが交差する箇所の断面図を示しており、ゲート
絶縁膜25の側面の緩やかな傾斜によりドレイン配線3
6がゲート配線32の上方において断線することなく問
題なく配線されている様子が示されている(図3
(c))。Next, a metal film made of chromium is deposited on the gate insulating film 25 and is patterned to form a drain wiring 36. The figure shows a cross-sectional view of a place where the gate wiring 32 and the drain wiring 36 intersect, and the drain wiring 3 is formed by a gentle inclination of the side surface of the gate insulating film 25.
FIG. 3 shows a state in which the wiring 6 is wired without any problem above the gate wiring 32 without disconnection (FIG. 3).
(C)).
【0032】以上の実施形態では、レジスト膜を2回塗
布する場合を例に挙げて説明したが、塗布工程でレジス
ト膜を3回以上塗布、乾燥を繰り返し、露光、現像を経
て、より複雑なレジスト断面形状を得て、より緩やかな
配線のエッチング形状を得ることも可能である。In the above embodiment, the case where the resist film is applied twice has been described as an example. However, in the application step, the resist film is repeatedly applied and dried three or more times, dried, exposed, developed, and becomes more complicated. It is also possible to obtain a more gentle etching shape of the wiring by obtaining the resist cross-sectional shape.
【0033】[0033]
【発明の効果】本発明のレジストパターン形成方法を用
いれば、2層のレジスト膜を塗布するに当たって、下層
のレジスト膜塗布後の乾燥量を上層のレジスト膜の乾燥
よりも多くするために、例えば、下層のレジスト膜塗布
後の乾燥を上層のレジスト膜塗布後の乾燥よりも高温で
行い、上下層のレジスト膜の乾燥量に差を付け、現像時
の上層のレジスト膜の後退量を多くすることにより、レ
ジストパターンとしてより緩やかな順テーパー形状を呈
するものが得られ、そのレジストパターンをマスクとし
てエッチングされる被エッチング膜の側面に緩やかなテ
ーパーを付けることができる。従って、このようにして
得られる被エッチング膜の上に形成されるパターンには
被エッチング膜の段差による断線の心配が無い。According to the method of forming a resist pattern of the present invention, the amount of drying after the application of the lower resist film is made larger than that of the upper resist film in applying the two resist films. The drying after the application of the lower resist film is performed at a higher temperature than the drying after the application of the upper resist film, and the drying amount of the upper and lower resist films is made different to increase the retreat amount of the upper resist film during development. As a result, a resist pattern having a more gentle forward tapered shape can be obtained, and a gentle taper can be formed on the side surface of the film to be etched using the resist pattern as a mask. Therefore, the pattern formed on the film to be etched thus obtained does not have a fear of disconnection due to a step of the film to be etched.
【図1】本発明の第1の実施形態のレジストパターンの
形成方法を工程順に示す断面図である。FIG. 1 is a sectional view illustrating a method of forming a resist pattern according to a first embodiment of the present invention in the order of steps.
【図2】本発明の第2の実施形態のアクティブマトリク
ス基板の製造方法を工程順に示す断面図である。FIG. 2 is a sectional view illustrating a method for manufacturing an active matrix substrate according to a second embodiment of the present invention in the order of steps.
【図3】図2に続く製造方法を工程順に示す断面図であ
る。FIG. 3 is a cross-sectional view showing a manufacturing method following FIG. 2 in the order of steps;
【図4】従来のレジストパターンの形成方法を工程順に
示す断面図である。FIG. 4 is a cross-sectional view showing a conventional resist pattern forming method in the order of steps.
1、101 下地基板 2、102 被エッチング膜 3、23、103 第1レジスト膜 4、24、104 第2レジスト膜 7、27、107 マスク 13、14、33、34、53、54、113、114
レジストパターン 21 透明基板 22 金属膜 25 ゲート絶縁膜 32 ゲート配線 36 ドレイン配線1, 101 Undersubstrate 2, 102 Etched film 3, 23, 103 First resist film 4, 24, 104 Second resist film 7, 27, 107 Mask 13, 14, 33, 34, 53, 54, 113, 114
Resist pattern 21 Transparent substrate 22 Metal film 25 Gate insulating film 32 Gate wiring 36 Drain wiring
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H025 AA03 AA09 AA18 AB15 AB16 AD03 BJ10 DA11 DA12 DA40 EA10 FA39 2H096 AA25 AA26 BA09 CA20 KA10 5F046 NA09 NA12 5F110 AA30 BB01 CC07 DD02 EE04 EE23 EE50 FF03 HL04 QQ02 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 2H025 AA03 AA09 AA18 AB15 AB16 AD03 BJ10 DA11 DA12 DA40 EA10 FA39 2H096 AA25 AA26 BA09 CA20 KA10 5F046 NA09 NA12 5F110 AA30 BB01 CC07 DD02 EE04 EE23 EE50 Q0304
Claims (8)
第2レジスト膜を順に形成する工程と、前記第1レジス
ト膜及び前記第2レジスト膜を露光及び現像して、前記
第1レジスト膜及び前記第2レジスト膜からなるレジス
トパターンを形成する工程とを備えるレジストパターン
形成方法であって、前記第1レジスト膜及び第2レジス
ト膜を順に形成する工程は、前記第1レジスト膜を被エ
ッチング膜上に塗布した後前記第1レジスト膜に第1の
乾燥処理を施し、続いて、前記第1レジスト膜上に前記
第2レジスト膜を塗布した後前記第2レジスト膜に第2
の乾燥処理を施すことにより行われることを特徴とする
レジストパターン形成方法。A step of sequentially forming a first resist film and a second resist film on a film to be etched; exposing and developing the first resist film and the second resist film to form the first resist film and the second resist film; Forming a resist pattern made of the second resist film, wherein the step of forming the first resist film and the second resist film in order comprises forming the first resist film into a film to be etched. After applying the first resist film, the first resist film is subjected to a first drying process. Subsequently, the second resist film is applied on the first resist film, and then the second resist film is applied to the second resist film.
A method of forming a resist pattern, wherein the method is performed by performing a drying process.
2の乾燥処理の乾燥時間よりも長い請求項1記載のレジ
ストパターン形成方法。2. The method according to claim 1, wherein a drying time of the first drying process is longer than a drying time of the second drying process.
理よりも高い温度下で行われる請求項1記載のレジスト
パターン形成方法。3. The method according to claim 1, wherein the first drying process is performed at a higher temperature than the second drying process.
後に、前記レジストパターンをマスクとして前記被エッ
チング膜をエッチング除去して前記被エッチング膜を側
面が順テーパー状を呈する配線パターンを形成する工程
が続く請求項1、2又は3記載のレジストパターン形成
方法。4. A step of forming a wiring pattern having a tapered side surface by etching the film to be etched using the resist pattern as a mask after the step of forming the resist pattern. The method for forming a resist pattern according to claim 1, 2 or 3.
程と、前記ゲート配線をゲート絶縁膜で覆って前記ゲー
ト絶縁膜の上に前記ゲート配線と交差するドレイン配線
を形成する工程とを備えるアクティブマトリクス基板の
製造方法であって、前記ゲート配線を形成する工程が、
前記透明基板の上にゲート配線用金属膜を堆積した後、
前記ゲート配線用金属膜の上に第1レジスト膜を塗布す
る工程と、前記第1レジスト膜に第1の乾燥処理を施す
工程と、前記第1レジスト膜上に第2レジスト膜を塗布
する工程と、前記第2レジスト膜に第2の乾燥処理を施
す工程と、前記第1レジスト膜及び前記第2レジスト膜
を露光及び現像して前記第1レジスト膜及び前記第2レ
ジスト膜からなるレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記ゲート配線用
金属膜をエッチング除去して側面が順テーパー状を呈す
るゲート配線を形成する工程と、を含むことを特徴とす
るアクティブマトリクス基板の製造方法。5. A method comprising: forming a gate wiring on a transparent substrate; and forming a drain wiring on the gate insulating film, the drain wiring intersecting the gate wiring, by covering the gate wiring with a gate insulating film. A method for manufacturing an active matrix substrate, wherein the step of forming the gate wiring comprises:
After depositing a metal film for gate wiring on the transparent substrate,
A step of applying a first resist film on the metal film for gate wiring, a step of performing a first drying process on the first resist film, and a step of applying a second resist film on the first resist film Performing a second drying process on the second resist film, exposing and developing the first resist film and the second resist film, and forming a resist pattern including the first resist film and the second resist film. Forming a;
Etching the metal film for the gate wiring by using the resist pattern as a mask to form a gate wiring having a forward tapered side surface.
2の乾燥処理の乾燥時間よりも長い請求項5記載のアク
ティブマトリクス基板の製造方法。6. The method for manufacturing an active matrix substrate according to claim 5, wherein a drying time of the first drying processing is longer than a drying time of the second drying processing.
理よりも高い温度下で行われる請求項5記載のアクティ
ブマトリクス基板の製造方法。7. The method of manufacturing an active matrix substrate according to claim 5, wherein the first drying process is performed at a higher temperature than the second drying process.
レジストパターンをマスクとして前記ゲート配線用金属
膜をドライエッチングすることにより行われる請求項
5、6又は7記載のアクティブマトリクス基板の製造方
法。8. The method of manufacturing an active matrix substrate according to claim 5, wherein the step of forming the gate wiring is performed by dry-etching the gate wiring metal film using the resist pattern as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021724A JP2002231603A (en) | 2001-01-30 | 2001-01-30 | Method of forming resist pattern and method of manufacturing active matrix substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021724A JP2002231603A (en) | 2001-01-30 | 2001-01-30 | Method of forming resist pattern and method of manufacturing active matrix substrate using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231603A true JP2002231603A (en) | 2002-08-16 |
Family
ID=18887235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021724A Pending JP2002231603A (en) | 2001-01-30 | 2001-01-30 | Method of forming resist pattern and method of manufacturing active matrix substrate using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002231603A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303151A (en) * | 2004-04-14 | 2005-10-27 | Nec Kagoshima Ltd | Method for forming organic mask and pattern forming method using the organic mask |
| JP2007012970A (en) * | 2005-07-01 | 2007-01-18 | Mejiro Precision:Kk | Exposure apparatus and exposure method capable of controlling cross-sectional shape of resist pattern |
| JP2008512877A (en) * | 2004-09-10 | 2008-04-24 | バルサチリス・エルエルシー | Method for manufacturing microelectronic component and / or optoelectronic circuit sheet |
| CN104658906A (en) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | Manufacturing method of semiconductor planarization layer |
| JP2022118376A (en) * | 2021-02-02 | 2022-08-15 | 東京エレクトロン株式会社 | Substrate processing apparatus, substrate processing system, substrate processing method, and computer storage medium |
| JP2022539721A (en) * | 2019-06-27 | 2022-09-13 | ラム リサーチ コーポレーション | Equipment for photoresist dry deposition |
-
2001
- 2001-01-30 JP JP2001021724A patent/JP2002231603A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303151A (en) * | 2004-04-14 | 2005-10-27 | Nec Kagoshima Ltd | Method for forming organic mask and pattern forming method using the organic mask |
| US7807341B2 (en) | 2004-04-14 | 2010-10-05 | Nec Lcd Technologies, Ltd. | Method for forming organic mask and method for forming pattern using said organic mask |
| JP2008512877A (en) * | 2004-09-10 | 2008-04-24 | バルサチリス・エルエルシー | Method for manufacturing microelectronic component and / or optoelectronic circuit sheet |
| JP2007012970A (en) * | 2005-07-01 | 2007-01-18 | Mejiro Precision:Kk | Exposure apparatus and exposure method capable of controlling cross-sectional shape of resist pattern |
| CN104658906A (en) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | Manufacturing method of semiconductor planarization layer |
| JP2022539721A (en) * | 2019-06-27 | 2022-09-13 | ラム リサーチ コーポレーション | Equipment for photoresist dry deposition |
| JP2022118376A (en) * | 2021-02-02 | 2022-08-15 | 東京エレクトロン株式会社 | Substrate processing apparatus, substrate processing system, substrate processing method, and computer storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410617B2 (en) | Thin film patterning method | |
| US8530147B2 (en) | Patterning process | |
| JP2731516B2 (en) | Method of forming resist pattern | |
| US8835100B2 (en) | Double patterning by PTD and NTD process | |
| US9097975B2 (en) | Double patterning by PTD and NTD process | |
| JP2002217092A (en) | Method of forming resist pattern and method of manufacturing semiconductor device | |
| CN106898616B (en) | TFT substrate manufacturing method and TFT substrate | |
| JP2002231603A (en) | Method of forming resist pattern and method of manufacturing active matrix substrate using the same | |
| JP6947925B2 (en) | Manufacturing method of TFT array substrate and manufacturing method of display device | |
| KR20030029922A (en) | A method of forming a reflective electrode and a liquid crystal display device | |
| JP2002151381A (en) | Pattern formation method | |
| JP2002268200A (en) | Gray-tone exposure photomask and photosensitive resin coating method | |
| CN113130383B (en) | Semiconductor structure and manufacturing method thereof | |
| CN115668452A (en) | Method for forming lift-off mask structure | |
| JP4267298B2 (en) | Manufacturing method of semiconductor device | |
| JPS62245251A (en) | Resist pattern forming method | |
| KR0138066B1 (en) | The manufacture of phase shift mask | |
| JP2779528B2 (en) | Method for manufacturing semiconductor device | |
| JPS6386550A (en) | Formation of multilayer interconnection layer | |
| CN117761978A (en) | High-resolution optical coating film graphical processing technology | |
| KR0147468B1 (en) | Method for forming pattern during manufacturing semiconductor device | |
| JP3243904B2 (en) | Method of forming resist pattern | |
| JPH09139484A (en) | Method for manufacturing solid-state imaging device | |
| JP3540503B2 (en) | Pattern formation method | |
| US7078133B2 (en) | Photolithographic mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |