JP2002151381A - Pattern formation method - Google Patents
Pattern formation methodInfo
- Publication number
- JP2002151381A JP2002151381A JP2000341938A JP2000341938A JP2002151381A JP 2002151381 A JP2002151381 A JP 2002151381A JP 2000341938 A JP2000341938 A JP 2000341938A JP 2000341938 A JP2000341938 A JP 2000341938A JP 2002151381 A JP2002151381 A JP 2002151381A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- film
- resist
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】グレイトーンマスクによる露光を用いて、1回
のフォトリソグラフィで2つのパターンを同時に形成す
ることが可能となり、薄いフォトレジストパターンをア
ッシングなどで除去した後に、厚いフォトレジストパタ
ーンを残して2回目のパターニングを行うが、現像後の
ポストベーク条件によっては、厚いフォトレジストパタ
ーンの形状にばらつきが生じ、そのばらつきがアッシン
グ後に残る厚いフォトレジストパターンのバラツキを大
きくするという問題が生じる。
【解決手段】現像後のポストベークを110〜115℃
の温度範囲の下で130〜150秒間行うことにより、
厚レジストパターン72のエッジ部の形状を垂直に近い
形にし、アッシングによる横方向へのフォトレジストの
膜減りを少なくして、残存レジストパターン73の開口
幅d0のバラツキを0.4〜0.6μmと小さくでき、
開口幅を均一性良く形成することが出来る。
(57) Abstract: Two patterns can be simultaneously formed by one photolithography using exposure with a gray tone mask, and after removing a thin photoresist pattern by ashing or the like, a thick photoresist is removed. The second patterning is performed while leaving the resist pattern. However, the shape of the thick photoresist pattern varies depending on post-baking conditions after development, and the variation increases the variation of the thick photoresist pattern remaining after ashing. Occurs. The post-baking after development is performed at 110 to 115 ° C.
By performing under the temperature range of 130 to 150 seconds,
The thickness of the edge portion of the thick resist pattern 72 is made nearly vertical, the thickness of the photoresist in the lateral direction is reduced by ashing, and the variation of the opening width d0 of the remaining resist pattern 73 is 0.4 to 0 . Can be as small as 6 μm,
The opening width can be formed with good uniformity.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子用のパ
ターン形成方法に関し、1つのフォトレジストパターン
で複数のパターンを形成する方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a method for forming a pattern for a semiconductor device, and more particularly to a method for forming a plurality of patterns with one photoresist pattern.
【0002】[0002]
【従来の技術】薄膜トランジスタなどを製造する際、パ
ターンを形成する技術としてフォトリソグラフィの技術
がある。フォトリソグラフィとは、感光性を持つフォト
レジストを塗布し、所定のパターンの紫外線を照射して
フォトレジストを感光させ、感光部分または非感光部分
のフォトレジストを溶かす現像の3工程からなる一連の
工程である。2. Description of the Related Art When manufacturing a thin film transistor or the like, there is a photolithography technique as a technique for forming a pattern. Photolithography is a series of three steps consisting of applying a photoresist having photosensitivity, irradiating a predetermined pattern of ultraviolet rays to expose the photoresist, and dissolving the photoresist in the exposed or unexposed portions. It is.
【0003】通常、1回のフォトリソグラフィで1つの
パターンを形成でき、薄膜トランジスタなどは、このフ
ォトリソグラフィを5〜8回通ることによって完成す
る。Usually, one pattern can be formed by one photolithography, and a thin film transistor or the like is completed by passing the photolithography 5 to 8 times.
【0004】近年、液晶パネルのプライスダウンが進ん
でいるため、薄膜トランジスタの製造コストも削減する
必要が出てきている。薄膜トランジスタにおいては、フ
ォトリソグラフィの回数を減らすことによって、大幅に
製造コストを削減することが出来るが、通常1回のフォ
トリソグラフィでは、1つのパターンしか形成できない
ので、従来ではフォトリソグラフィの回数を減らすのに
限界があった。[0004] In recent years, as the price of liquid crystal panels has been reduced, it has become necessary to reduce the manufacturing cost of thin film transistors. In the case of thin film transistors, the manufacturing cost can be greatly reduced by reducing the number of photolithography operations. Had limitations.
【0005】ところが近年、グレイトーンマスク(特開
2000−066240号公報等に開示されている)や
ハーフトーンマスクを用いた露光、または、2重露光と
いった技術により、1回のフォトリソグラフィで2つの
パターンを同時に形成することが可能となった。In recent years, however, two techniques such as exposure using a gray-tone mask (disclosed in Japanese Patent Application Laid-Open No. 2000-066240) or a half-tone mask, or double exposure, use two techniques. A pattern can be formed simultaneously.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、この技
術を用いた場合、フォトレジストパターンは、膜厚が異
なる2つの領域、即ち、厚いフォトレジストパターン及
び薄いフォトレジストパターンに分けられ(勿論、3種
類以上の膜厚のフォトレジストパターンも考えられ
る)、このフォトレジストパターンを形成した後に、薄
いフォトレジストパターンをアッシングなどで除去し、
厚いフォトレジストパターンを残す。しかしこの時、現
像後のポストベーク条件によっては、フォトレジストパ
ターンの形状、特に、厚いフォトレジストパターンの形
状にばらつきが生じ、そのばらつきがアッシング後に残
る厚いフォトレジストパターンのバラツキを大きくする
という問題が生じる。However, when this technique is used, the photoresist pattern is divided into two regions having different thicknesses, that is, a thick photoresist pattern and a thin photoresist pattern (of course, three types of photoresist patterns). A photoresist pattern having the above film thickness is also conceivable.) After forming this photoresist pattern, the thin photoresist pattern is removed by ashing or the like.
Leave a thick photoresist pattern. However, at this time, the shape of the photoresist pattern, particularly the shape of the thick photoresist pattern, varies depending on the post-baking conditions after development, and the variation increases the variation of the thick photoresist pattern remaining after ashing. Occurs.
【0007】本発明の目的は、1回のフォトリソグラフ
ィで膜厚の異なるフォトレジストパターンを形成し、こ
れを用いて2つのパターンを形成する場合に、2回目の
パターン形成に用いられるフォトレジストパターンを精
度良く形成することができるパターン形成方法を提供す
ることにある。An object of the present invention is to form a photoresist pattern having a different film thickness by one photolithography, and to form two patterns using the same, a photoresist pattern used for the second pattern formation. It is an object of the present invention to provide a pattern forming method capable of accurately forming a pattern.
【0008】[0008]
【課題を解決するための手段】本発明のパターン形成方
法は、被エッチング膜の上に膜厚の異なる厚レジストパ
ターン及び薄レジストパターンからなるレジストパター
ンを形成する工程と、前記レジストパターンをマスクと
して前記被エッチング膜をその表面からその膜厚全体に
渡って除去する工程と、前記レジストパターンをその表
面から一様にエッチングして前記薄レジストパターンが
除去された時点でエッチングを停止して、前記レジスト
パターンのうち厚レジストパターンの一部を前記被エッ
チング膜上に残して前記厚レジストパターンを残存レジ
ストパターンとする工程とを有するパターン形成方法で
あって、前記レジストパターンを形成する工程が、前記
被エッチング膜の上にポジ型のレジスト膜を塗布し、前
記レジスト膜に第1の熱処理を施した後、前記レジスト
膜のうち前記レジストパターンが形成されない領域のレ
ジスト膜が第1の露光量で、前記レジスト膜のうち薄レ
ジストパターンの形成予定領域が前記第1の露光量より
も少ない第2の露光量でそれぞれ選択的に露光され、続
いて、前記レジスト膜を現像し、その後、20〜145
℃の範囲の温度にて第2の熱処理を施すことにより行わ
れることを基本構成としている。本発明のパターン形成
方法は、以下のような種々の適用形態を有する。According to the present invention, there is provided a pattern forming method comprising the steps of forming a resist pattern comprising a thick resist pattern and a thin resist pattern having different film thicknesses on a film to be etched, and using the resist pattern as a mask. Removing the film to be etched from its surface over its entire thickness, and etching the resist pattern uniformly from its surface to stop etching when the thin resist pattern is removed, Leaving a part of the thick resist pattern of the resist pattern on the film to be etched and leaving the thick resist pattern as a residual resist pattern, wherein the step of forming the resist pattern comprises: A positive resist film is applied on the film to be etched, and a second resist is applied to the resist film. After performing the heat treatment, the resist film in the region of the resist film where the resist pattern is not formed has a first exposure dose, and the region of the resist film where a thin resist pattern is to be formed is less than the first exposure dose. Each of which is selectively exposed with a smaller second exposure amount, and subsequently, the resist film is developed.
Basically, the second heat treatment is performed at a temperature in the range of ° C. The pattern forming method of the present invention has various application modes as described below.
【0009】まず、前記第2の熱処理の熱処理時間は、
110〜115℃の範囲の温度にて行われるときは、1
30〜150秒の範囲であり、20〜110℃の範囲の
温度にて行われるときは、30〜130秒の範囲であ
り、115〜145℃の範囲の温度にて行われるとき
は、10〜30秒の範囲である。First, the heat treatment time of the second heat treatment is as follows:
When performed at a temperature in the range of 110-115 ° C, 1
30 to 150 seconds, when performed at a temperature in the range of 20 to 110 ° C, 30 to 130 seconds, and when performed at a temperature in the range of 115 to 145 ° C, 10 to The range is 30 seconds.
【0010】また、前記第1の露光量及び前記第2の露
光量が、光透過量の異なる3つのパターンが形成された
マスクパターンに光を当てることにより得られ、前記第
1の露光量が前記異なる3つのパターンのうち最も光透
過量の多いパターンを通して、前記第2の露光量が前記
異なる3つのパターンのうち2番目に光透過量の多いパ
ターンを通して、それぞれ得られる。Further, the first exposure amount and the second exposure amount are obtained by irradiating light to a mask pattern on which three patterns having different light transmission amounts are formed. The second exposure amount is obtained through a pattern having the largest light transmission amount among the three different patterns, and the second exposure amount is obtained through a pattern having the second largest light transmission amount among the three different patterns.
【0011】また、前記レジストパターンをその表面か
ら一様にエッチングする工程が、前記レジストパターン
をアッシング処理することにより行われ、前記アッシン
グ処理が、酸素ガス雰囲気中の反応性イオンエッチン
グ、或いは、酸素ガス雰囲気中のプラズマエッチングで
あり、前記酸素ガス雰囲気が、酸素ガス及びF(フッ
素)を含むガスとの混合ガスである。Further, the step of uniformly etching the resist pattern from its surface is performed by ashing the resist pattern, and the ashing is performed by reactive ion etching in an oxygen gas atmosphere or oxygen etching. This is plasma etching in a gas atmosphere, and the oxygen gas atmosphere is a mixed gas of an oxygen gas and a gas containing F (fluorine).
【0012】[0012]
【発明の実施の形態】異なるパターンを1回のフォトリ
ソグラフィで形成する場合、被エッチング膜の上にポジ
型のフォトレジストを塗布した後に、グレイトーンマス
クやハーフトーンマスクを用いた露光、または、2重露
光法などで、膜厚の異なる厚レジストパターン(未露光
部分)及び薄レジストパターン(ハーフ露光部分)を同
時に形成し、被エッチング膜に対して厚レジストパター
ン及び薄レジストパターンをマスクとして第1回目のエ
ッチングを行い、続いて、薄レジストパターンをエッチ
ング除去して厚レジストパターンを残し、その残った厚
レジストパターンをマスクとして被エッチング膜に対し
て第2回目のエッチングを行うという、形成方法が採用
される。本発明は、厚レジストパターン及び薄レジスト
パターンを同時に形成する際の形成方法に特徴を有して
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS When a different pattern is formed by one photolithography, a positive photoresist is applied on a film to be etched, and then exposure using a gray tone mask or a half tone mask, or Simultaneously forming a thick resist pattern (unexposed part) and a thin resist pattern (half exposed part) with different film thicknesses by a double exposure method or the like, and using the thick resist pattern and the thin resist pattern as masks for the film to be etched. Forming a first etching, followed by removing the thin resist pattern by etching to leave a thick resist pattern, and performing a second etching on the film to be etched using the remaining thick resist pattern as a mask; Is adopted. The present invention is characterized by a method of forming a thick resist pattern and a thin resist pattern simultaneously.
【0013】即ち、被エッチング膜の上に塗布したポジ
型のフォトレジストをグレイトーンマスクやハーフトー
ンマスクを用いた露光、または、2重露光法などで露光
し、引き続き現像するが、その現像後のベーク(以下、
ポストベークと呼ぶ)を所定の温度範囲及び熱処理時間
で行うことで、薄レジストパターンをエッチング除去し
た後に残る厚レジストパターンのエッジ部の形状を垂直
に近い形にして、残った厚レジストパターンの線幅バラ
ツキを小さくすることに特徴がある。That is, the positive photoresist applied on the film to be etched is exposed using a gray-tone mask or a half-tone mask, or is exposed by a double exposure method or the like, and is subsequently developed. Bake (below,
(Referred to as post-baking) in a predetermined temperature range and a heat treatment time so that the shape of the edge portion of the thick resist pattern remaining after the thin resist pattern is removed by etching is nearly vertical, and the line of the remaining thick resist pattern is formed. The feature is that the width variation is reduced.
【0014】次に、本発明の実施形態を、液晶表示装置
に用いられる薄膜トランジスタの形成方法を例として、
図1〜4を参照しながら説明する。図1〜3は、薄膜ト
ランジスタの活性層をなすアモルファスシリコンのアイ
ランド及びソース・ドレイン電極のパターンを1回のフ
ォトリソグラフィで形成する方法を製造工程順に断面図
で示したものである。Next, an embodiment of the present invention will be described by taking a method of forming a thin film transistor used in a liquid crystal display device as an example.
This will be described with reference to FIGS. 1 to 3 are sectional views showing a method of forming a pattern of an amorphous silicon island and a source / drain electrode forming an active layer of a thin film transistor by one photolithography in the order of manufacturing steps.
【0015】まず、薄膜トランジスタのアイランド及び
ソース・ドレイン電極を形成する際の下地絶縁膜2を透
明基板1の上に堆積する。次に、アモルファスシリコン
(以下、a−Siと略称する)膜3を成膜し、続いて、
金属膜(クロム、アルミ、モリブデンなど)4を堆積す
る。a−Si膜3及び金属膜4の堆積した透明基板1
に、塗布装置を用いてポジ型フォトレジスト膜5を塗布
する。ここで、ポジ型フォトレジスト膜5は、金属膜4
の上にスピンコータなどの方法でポジ型フォトレジスト
を2.0μm程度の膜厚に塗布して、プリベークを施す
ことにより得られる。First, a base insulating film 2 for forming islands and source / drain electrodes of a thin film transistor is deposited on a transparent substrate 1. Next, an amorphous silicon (hereinafter abbreviated as a-Si) film 3 is formed.
A metal film (chromium, aluminum, molybdenum, etc.) 4 is deposited. Transparent substrate 1 on which a-Si film 3 and metal film 4 are deposited
Then, a positive type photoresist film 5 is applied using an application device. Here, the positive photoresist film 5 is a metal film 4
A positive photoresist is applied to a thickness of about 2.0 μm by a method such as a spin coater, and prebaked.
【0016】次に、フォトリソグラフィにより、所定の
フォトレジストパターンを形成するのであるが、アライ
ナまたはステッパなどの露光装置で、ハーフトーンマス
ク6(または、グレイトーンマスク)を用いて露光す
る。グレイトーンマスク6は、光を透過する完全透過部
61、ソース−ドレイン電極間のチャネル領域に対応す
る半遮光(ハーフトーン)部62と、それら以外の領域
に対応する完全遮光部63とに区分される(グレイトー
ンマスクの場合は、ソース−ドレイン電極間のチャネル
領域に対応する半遮光部を格子パターンで形成してい
る)。ハーフトーンマスク6を用いてポジ型フォトレジ
スト膜5を露光する(図1(a))。ここで、ハーフト
ーンマスクまたはグレイトーンマスクを用いない場合
は、2重露光法によりアイランド及びソース・ドレイン
電極のマスクを別々に連続して露光すれば良い。Next, a predetermined photoresist pattern is formed by photolithography. Exposure is performed using a half-tone mask 6 (or a gray-tone mask) by an exposure apparatus such as an aligner or a stepper. The gray-tone mask 6 is divided into a complete light-transmitting portion 61 that transmits light, a semi-light-shielding (half-tone) portion 62 corresponding to a channel region between the source and drain electrodes, and a complete light-shielding portion 63 corresponding to other regions. (In the case of a gray-tone mask, the semi-light-shielding portion corresponding to the channel region between the source and drain electrodes is formed in a lattice pattern). The positive photoresist film 5 is exposed using a halftone mask 6 (FIG. 1A). Here, when a halftone mask or a graytone mask is not used, the mask for the island and the source / drain electrodes may be exposed separately and continuously by a double exposure method.
【0017】次に、現像装置を用いて、ポジ型フォトレ
ジスト膜5をアルカリ性の現像液で溶解し、純水リン
ス、乾燥、ポストベーク、クーリングを行う。これによ
り、アイランド及びソース・ドレイン電極に対応する領
域にレジストパターン7が形成されるが、アイランドの
チャネル領域に対応する領域のレジストパターンは薄く
形成されて薄レジストパターン71を構成し、それを除
くレジストパターンは厚く形成されて厚レジストパター
ン72を構成する(図1(b))。Next, using a developing device, the positive type photoresist film 5 is dissolved with an alkaline developing solution, and rinsed with pure water, dried, post-baked and cooled. As a result, the resist pattern 7 is formed in the region corresponding to the island and the source / drain electrodes, but the resist pattern in the region corresponding to the channel region of the island is formed thin to form the thin resist pattern 71, and is not included. The resist pattern is formed thick to form a thick resist pattern 72 (FIG. 1B).
【0018】このとき、ポストベークは、110〜11
5℃の温度で130〜150秒間施される。At this time, the post-baking is performed at 110 to 11
It is applied at a temperature of 5 ° C. for 130 to 150 seconds.
【0019】次に、レジストパターン7をマスクとして
金属膜4をウェットエッチング、又は、ドライエッチン
グなどの方法でエッチングし、さらに、a−Si膜3を
ドライエッチングでエッチングするとa−Si膜3及び
金属膜4からなる積層膜パターン8が形成される(図2
(a))。Next, the metal film 4 is etched by a method such as wet etching or dry etching using the resist pattern 7 as a mask, and the a-Si film 3 is further etched by dry etching. A laminated film pattern 8 composed of the film 4 is formed (FIG. 2).
(A)).
【0020】次に、レジストパターン7に対して、
O2、又は、O2を含む混合ガス(SF6+O2,CF4+
O2等)中で反応性イオンエッチングによるドライエッ
チングを行い、チャネル領域に対応する薄レジストパタ
ーン71のみをアッシングにより除去すれば、厚レジス
トパターン72も同時にエッチングされるものの、一部
が残って残存レジストパターン73となる(図2
(b))。Next, with respect to the resist pattern 7,
O 2 or a mixed gas containing O 2 (SF 6 + O 2 , CF 4 +
If dry etching is performed by reactive ion etching in O 2 or the like and only the thin resist pattern 71 corresponding to the channel region is removed by ashing, the thick resist pattern 72 is also etched at the same time, but a part remains. It becomes the resist pattern 73 (FIG. 2)
(B)).
【0021】次に、残存レジストパターン73をマスク
とし、金属膜4のうち、チャネル領域に対応する領域の
みをウェットエッチング、又は、ドライエッチングなど
の方法でエッチングする(図3(a))。Next, using the remaining resist pattern 73 as a mask, only the region of the metal film 4 corresponding to the channel region is etched by a method such as wet etching or dry etching (FIG. 3A).
【0022】最後に、残存レジストパターン73を剥離
すれば、1回のフォトリソグラフィで、アイランド9及
びソース・ドレイン電極10のパターンが同時に得られ
る(図3(b))。Finally, if the remaining resist pattern 73 is peeled off, the pattern of the island 9 and the source / drain electrodes 10 can be obtained simultaneously by one photolithography (FIG. 3B).
【0023】以上のようにして、アイランド9及びソー
ス・ドレイン電極10を1回のフォトリソグラフィによ
り形成するのであるが、ここで、本発明の特徴であるポ
ストベークの効果について説明する。As described above, the island 9 and the source / drain electrodes 10 are formed by one photolithography. Here, the effect of the post-bake which is a feature of the present invention will be described.
【0024】現像後のポストベークは、フォトレジスト
中または表面の不純物(現像液やリンス液など)を揮
発、除去してフォトレジストに耐プラズマ性を持たせ、
さらにフォトレジストと下地膜との密着性を良くするた
めに行う。また、フォトレジストはポストベークの熱に
よって熱軟化現象による形状変化を起こし、ポストベー
ク温度が高温になるほど、フォトレジストパターンのエ
ッジ部の形状(透明基板1の表面からの傾きである傾斜
角θを指す)がなだらかになる(傾斜角θが小さくな
る)。The post-bake after development volatilizes and removes impurities (such as a developing solution and a rinsing solution) in or on the photoresist to give the photoresist a plasma resistance.
Further, it is performed to improve the adhesion between the photoresist and the underlayer. Further, the photoresist undergoes a shape change due to a thermal softening phenomenon due to the heat of the post-baking. As the post-baking temperature increases, the shape of the edge portion of the photoresist pattern (the inclination angle θ, which is the inclination from the surface of the transparent substrate 1, increases). Point) becomes gentler (the inclination angle θ becomes smaller).
【0025】しかし、この時のポストベークを最適な条
件(基板全体のフォトレジストが熱軟化を起こさない温
度、時間)下で行うと、フォトレジストは熱軟化現象を
起こさないので、フォトレジストパターンのエッジ部の
傾斜角は、図2(a)に示すように、垂直に近い傾斜角
θ0を示す。However, if the post-baking is performed under optimal conditions (temperature and time at which the photoresist on the entire substrate does not undergo thermal softening), the photoresist does not undergo thermal softening, so the inclination angle of the edge portion, as shown in FIG. 2 (a), showing the inclination angle theta 0 nearly perpendicular.
【0026】即ち、本実施形態で採用した110〜11
5℃の温度範囲ではベーク時間を130〜150秒間行
うことにより、フォトレジストパターンのエッジ部の傾
斜角を垂直に近い形とすることができる。That is, 110 to 11 employed in this embodiment
By performing the baking time in the temperature range of 5 ° C. for 130 to 150 seconds, the inclination angle of the edge portion of the photoresist pattern can be made almost vertical.
【0027】このように、フォトレジストパターンのエ
ッジ部の形状を垂直に近い形にすることによって、アッ
シングなどで残存レジストパターン73を形成する際
に、アッシングによる横方向へのフォトレジストの膜減
りが少なくなるために、アッシング後の残存レジストパ
ターン73の開口幅d0(=10μm)のバラツキを
0.4〜0.6μmと小さくでき、開口幅を均一性良く
形成することが出来る(図2(b))。As described above, by making the shape of the edge portion of the photoresist pattern nearly vertical, when the remaining resist pattern 73 is formed by ashing or the like, the film thickness of the photoresist in the horizontal direction due to ashing is reduced. In order to reduce the variation, the variation of the opening width d 0 (= 10 μm) of the remaining resist pattern 73 after ashing can be reduced to 0.4 to 0.6 μm, and the opening width can be formed with high uniformity (FIG. b)).
【0028】もし、本実施形態の図2(a)に対応する
レジストパターン107のエッジ部の形状が、図4
(a)に示すように、厚レジストパターン172の‘す
そ’部分がなだらかで傾斜角θ(θ<θ0)を示した場
合、アッシングなどで薄レジストパターン171をエッ
チング除去して残存レジストパターン173を形成する
際に、アッシングによる横方向への厚レジストパターン
172の膜減りが大きくなるために、アッシング後の残
存レジストパターン173の開口幅d(=10μm)の
バラツキが0.8μm以上と、大きくばらついてしまう
(図4(b))。If the shape of the edge portion of the resist pattern 107 corresponding to FIG.
As shown in (a), when the 'tail' portion of the thick resist pattern 172 is gentle and exhibits an inclination angle θ (θ <θ 0 ), the thin resist pattern 171 is removed by etching by ashing or the like, and the remaining resist pattern 173 is removed. When forming the resist pattern, the thickness of the resist pattern 172 in the lateral direction due to ashing is greatly reduced, so that the variation in the opening width d (= 10 μm) of the remaining resist pattern 173 after ashing is as large as 0.8 μm or more. It will vary (FIG. 4B).
【0029】また、ポストベーク条件の違いによって、
厚レジストパターン172のエッジ部の傾斜角θが、基
板内でばらついてしまう。この厚レジストパターン17
2のエッジ部の傾斜角θのバラツキが、アッシング後の
残存レジストパターン173の開口幅dをばらつかせる
原因の1つとなる。Further, depending on the difference in the post-baking conditions,
The inclination angle θ of the edge portion of the thick resist pattern 172 varies within the substrate. This thick resist pattern 17
The variation in the inclination angle θ of the edge portion 2 causes one variation in the opening width d of the remaining resist pattern 173 after ashing.
【0030】また、図5に示すように、残存レジストパ
ターンの開口幅dとポストベーク温度との相関をプロッ
トすると、ベーク時間を140秒に固定したとき、温度
115℃以上から、開口幅dが急激に悪くなる傾向を示
す。この時の残存レジストパターンのエッジ部の形状
は、ポストベーク温度120℃付近から熱軟化現象によ
る形状変化を起こし始めるために、丸まった形状へ変化
する。As shown in FIG. 5, when the correlation between the opening width d of the remaining resist pattern and the post-bake temperature is plotted, when the baking time is fixed at 140 seconds, the opening width d is increased from 115 ° C. or higher. Shows a tendency to worsen rapidly. At this time, the shape of the edge portion of the remaining resist pattern changes to a rounded shape from about 120 ° C. after the post-bake temperature because a shape change due to the thermal softening phenomenon starts to occur.
【0031】本発明の実施形態では、現像後のポストベ
ークを110〜115℃の温度範囲の下で130〜15
0秒間行っているが、ポストベークによってフォトレジ
ストが熱軟化現象による形状変化を起こさなければよい
ので、ポストベークの他の実施形態として、下記の方法
も可能である。 (1)ポストベーク温度:20〜110℃、ベーク時
間:30〜130秒 (2)ポストベーク温度:115〜145℃、ベーク時
間:10〜30秒 (3)ポストベーク処理を全く行わないIn the embodiment of the present invention, the post-baking after the development is performed at a temperature of 130 to 15 ° C. under a temperature range of 110 to 115 ° C.
Although it is performed for 0 second, it is sufficient that the photoresist does not undergo a shape change due to the thermal softening phenomenon by the post-baking. Therefore, as another embodiment of the post-baking, the following method is also possible. (1) Post bake temperature: 20 to 110 ° C, bake time: 30 to 130 seconds (2) Post bake temperature: 115 to 145 ° C, bake time: 10 to 30 seconds (3) No post bake treatment is performed
【0032】[0032]
【発明の効果】以上に説明したように、本発明のパター
ン形成方法では、1回のフォトリソグラフィにより厚レ
ジストパターン及び薄レジストパターンを形成する際
に、ポストベーク条件を最適化して、厚レジストパター
ンの‘すそ’の形状が流れないようにすることにより、
薄レジストパターンをエッチング除去した後の厚レジス
トパターンのパターンの‘すそ’の形状をより垂直に近
い形状としてパターンの線幅ばらつきを小さく抑えるこ
とができるので、その後に続くエッチングによるパター
ン形成を高精度のものとすることができる。As described above, in the pattern forming method of the present invention, when forming a thick resist pattern and a thin resist pattern by one photolithography, the post-baking conditions are optimized and the thick resist pattern is formed. By preventing the 'hem' shape from flowing,
After removing the thin resist pattern by etching, the 'hem' of the thick resist pattern can be made more vertical so that the line width variation of the pattern can be kept small, so that pattern formation by subsequent etching can be performed with high precision It can be.
【図1】本発明の実施形態の製造方法を製造工程順に示
す模式断面図である。FIG. 1 is a schematic sectional view showing a manufacturing method according to an embodiment of the present invention in the order of manufacturing steps.
【図2】図1に続く製造工程を示す模式断面図である。FIG. 2 is a schematic cross-sectional view showing a manufacturing step following FIG. 1;
【図3】図2に続く製造工程を示す模式断面図である。FIG. 3 is a schematic cross-sectional view showing a manufacturing step following FIG. 2;
【図4】ポストベークの条件の違いによりフォトレジス
トパターンに軟化現象が生じたときのフォトレジストパ
ターン形状を示す模式断面図である。FIG. 4 is a schematic cross-sectional view showing a photoresist pattern shape when a softening phenomenon occurs in a photoresist pattern due to a difference in post-bake conditions.
【図5】フォトレジストパターン開口幅のバラツキのポ
ストベーク温度依存性を示すグラフである。FIG. 5 is a graph showing the post-bake temperature dependence of the variation in the opening width of the photoresist pattern.
1 透明基板 2 下地絶縁膜 3 a−Si膜 4 金属膜 5 ポジ型フォトレジスト膜 6 グレイトーンマスク 7、107 レジストパターン 8、108 積層膜パターン 9 アイランド 10 ソース・ドレイン電極 61 完全透過部 62 半遮光部 63 完全遮光部 71、171 薄レジストパターン 72、172 厚レジストパターン 73、173 残存レジストパターン DESCRIPTION OF SYMBOLS 1 Transparent substrate 2 Base insulating film 3 a-Si film 4 Metal film 5 Positive photoresist film 6 Gray tone mask 7, 107 Resist pattern 8, 108 Stacked film pattern 9 Island 10 Source / drain electrode 61 Fully transparent part 62 Semi-light-shielding Part 63 Complete light shielding part 71, 171 Thin resist pattern 72, 172 Thick resist pattern 73, 173 Residual resist pattern
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3065 H01L 21/30 502P 514C 21/302 H ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/3065 H01L 21/30 502P 514C 21/302 H
Claims (8)
ジストパターン及び薄レジストパターンからなるレジス
トパターンを形成する工程と、前記レジストパターンを
マスクとして前記被エッチング膜をその表面からその膜
厚全体に渡って除去する工程と、前記レジストパターン
をその表面から一様にエッチングして前記薄レジストパ
ターンが除去された時点でエッチングを停止して、前記
レジストパターンのうち厚レジストパターンの一部を前
記被エッチング膜上に残して前記厚レジストパターンを
残存レジストパターンとする工程とを有するパターン形
成方法であって、前記レジストパターンを形成する工程
が、前記被エッチング膜の上にポジ型のレジスト膜を塗
布し、前記レジスト膜に第1の熱処理を施した後、前記
レジスト膜のうち前記レジストパターンが形成されない
領域のレジスト膜が第1の露光量で、前記レジスト膜の
うち薄レジストパターンの形成予定領域が前記第1の露
光量よりも少ない第2の露光量でそれぞれ選択的に露光
され、続いて、前記レジスト膜を現像し、その後、20
〜145℃の範囲の温度にて第2の熱処理を施すことに
より行われることを特徴とするパターン形成方法。1. A step of forming a resist pattern comprising a thick resist pattern and a thin resist pattern having different film thicknesses on a film to be etched, and using the resist pattern as a mask to move the film to be etched from its surface to the entire film thickness. And removing the resist pattern, the etching is stopped when the thin resist pattern is removed by uniformly etching the resist pattern from the surface thereof, and a part of the thick resist pattern in the resist pattern is removed. Leaving the thick resist pattern on the film to be etched to form a remaining resist pattern, wherein the step of forming the resist pattern comprises forming a positive resist film on the film to be etched. After applying and subjecting the resist film to a first heat treatment, The resist film in the region where the resist pattern is not formed is selectively exposed at the first exposure amount, and the region of the resist film where the thin resist pattern is to be formed is selectively exposed at the second exposure amount smaller than the first exposure amount. Exposed, followed by developing the resist film,
A pattern formation method, wherein the second heat treatment is performed at a temperature in a range of from about 145 ° C. to about 145 ° C.
0〜115℃の範囲の温度にて行われるときは、130
〜150秒の範囲である請求項1記載のパターン形成方
法。2. The heat treatment time of the second heat treatment is 11
When performed at a temperature in the range of 0 to 115 ° C, 130
2. The pattern forming method according to claim 1, wherein the time is in the range of from 150 to 150 seconds.
〜110℃の範囲の温度にて行われるときは、30〜1
30秒の範囲である請求項1記載のパターン形成方法。3. The heat treatment time of the second heat treatment is 20 times.
When carried out at a temperature in the range of ~ 110 ° C, 30 ~ 1
2. The pattern forming method according to claim 1, wherein the period is 30 seconds.
5〜145℃の範囲の温度にて行われるときは、10〜
30秒の範囲である請求項1記載のパターン形成方法。4. The heat treatment time of the second heat treatment is 11
When performed at a temperature in the range of 5 to 145 ° C, 10 to
2. The pattern forming method according to claim 1, wherein the period is 30 seconds.
が、光透過量の異なる3つのパターンが形成されたマス
クパターンに光を当てることにより得られ、前記第1の
露光量が前記異なる3つのパターンのうち最も光透過量
の多いパターンを通して、前記第2の露光量が前記異な
る3つのパターンのうち2番目に光透過量の多いパター
ンを通して、それぞれ得られる請求項1乃至4のいずれ
かに記載のパターン形成方法。5. The method according to claim 1, wherein the first exposure amount and the second exposure amount are obtained by irradiating light on a mask pattern on which three patterns having different light transmission amounts are formed. 5. The method according to claim 1, wherein the second exposure amount is obtained through a pattern having the highest light transmission amount among the three different patterns, and the second exposure amount is obtained through a pattern having the second highest light transmission amount among the three different patterns. The pattern forming method according to any one of the above.
様にエッチングする工程が、前記レジストパターンをア
ッシング処理することにより行われる請求項1乃至5の
いずれかに記載のパターン形成方法。6. The pattern forming method according to claim 1, wherein the step of uniformly etching the resist pattern from its surface is performed by ashing the resist pattern.
中の反応性イオンエッチング、或いは、酸素ガス雰囲気
中のプラズマエッチングである請求項6記載のパターン
形成方法。7. The pattern forming method according to claim 6, wherein the ashing is reactive ion etching in an oxygen gas atmosphere or plasma etching in an oxygen gas atmosphere.
(フッ素)を含むガスとの混合ガスである請求項7記載
のパターン形成方法。8. An oxygen gas atmosphere comprising oxygen gas and F gas.
The pattern forming method according to claim 7, wherein the pattern forming method is a mixed gas with a gas containing (fluorine).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341938A JP2002151381A (en) | 2000-11-09 | 2000-11-09 | Pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000341938A JP2002151381A (en) | 2000-11-09 | 2000-11-09 | Pattern formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151381A true JP2002151381A (en) | 2002-05-24 |
Family
ID=18816586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000341938A Pending JP2002151381A (en) | 2000-11-09 | 2000-11-09 | Pattern formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002151381A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1646076A1 (en) * | 2004-10-06 | 2006-04-12 | Samsung Electronics Co.,Ltd. | Manufacturing method of a thin film transistor array panel |
| JP2006303424A (en) * | 2005-04-19 | 2006-11-02 | Lg Phillips Lcd Co Ltd | Method for manufacturing thin film transistor of liquid crystal display device |
| JP2007533139A (en) * | 2004-04-08 | 2007-11-15 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for in-situ membrane stack processing |
| JP2008034635A (en) * | 2006-07-28 | 2008-02-14 | Tokyo Electron Ltd | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe |
| JP2010527029A (en) * | 2007-05-11 | 2010-08-05 | エルジーイノテック株式会社 | Halftone mask having a plurality of semi-transmissive portions and manufacturing method thereof |
| JP2010199298A (en) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | Method for manufacturing fine concave-convex pattern and sheet for manufacturing fine concave-convex pattern |
| US8421941B2 (en) | 2009-07-23 | 2013-04-16 | Mitsubishi Electric Corporation | TFT substrate and method of manufacturing the same |
| JP2016156857A (en) * | 2015-02-23 | 2016-09-01 | Hoya株式会社 | Photomask, photomask set, manufacturing method of photomask, and manufacturing method of display device |
| WO2018088281A1 (en) * | 2016-11-14 | 2018-05-17 | パナソニック・タワージャズセミコンダクター株式会社 | Solid-state imaging device and manufacturing method for same |
| JP2022056234A (en) * | 2020-09-29 | 2022-04-08 | シチズンファインデバイス株式会社 | Method for forming resist pattern |
-
2000
- 2000-11-09 JP JP2000341938A patent/JP2002151381A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007533139A (en) * | 2004-04-08 | 2007-11-15 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for in-situ membrane stack processing |
| US7425476B2 (en) | 2004-10-06 | 2008-09-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor array panel |
| EP1646076A1 (en) * | 2004-10-06 | 2006-04-12 | Samsung Electronics Co.,Ltd. | Manufacturing method of a thin film transistor array panel |
| JP2006303424A (en) * | 2005-04-19 | 2006-11-02 | Lg Phillips Lcd Co Ltd | Method for manufacturing thin film transistor of liquid crystal display device |
| JP2008034635A (en) * | 2006-07-28 | 2008-02-14 | Tokyo Electron Ltd | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer storage medium, and storage medium storing processing recipe |
| US8133641B2 (en) | 2007-05-11 | 2012-03-13 | Lg Innotek Co., Ltd. | Half tone mask having multi-half permeation part and a method of manufacturing the same |
| JP2010527029A (en) * | 2007-05-11 | 2010-08-05 | エルジーイノテック株式会社 | Halftone mask having a plurality of semi-transmissive portions and manufacturing method thereof |
| JP2010199298A (en) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | Method for manufacturing fine concave-convex pattern and sheet for manufacturing fine concave-convex pattern |
| US9114592B2 (en) | 2009-02-25 | 2015-08-25 | Kabushiki Kaisha Toshiba | Method for manufacturing fine concave-convex pattern and sheet for manufacturing fine concave-convex pattern |
| US8421941B2 (en) | 2009-07-23 | 2013-04-16 | Mitsubishi Electric Corporation | TFT substrate and method of manufacturing the same |
| JP2016156857A (en) * | 2015-02-23 | 2016-09-01 | Hoya株式会社 | Photomask, photomask set, manufacturing method of photomask, and manufacturing method of display device |
| WO2018088281A1 (en) * | 2016-11-14 | 2018-05-17 | パナソニック・タワージャズセミコンダクター株式会社 | Solid-state imaging device and manufacturing method for same |
| JP2022056234A (en) * | 2020-09-29 | 2022-04-08 | シチズンファインデバイス株式会社 | Method for forming resist pattern |
| JP7546431B2 (en) | 2020-09-29 | 2024-09-06 | シチズンファインデバイス株式会社 | Method for forming a resist pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4410951B2 (en) | Pattern forming method and manufacturing method of liquid crystal display device | |
| WO2015074439A1 (en) | Array substrate and preparation method therefor, and display device | |
| JP2003045893A (en) | Method of manufacturing thin film transistor and method of forming element | |
| CN105870169A (en) | Thin-film transistor and manufacturing method thereof, array substrate and display device | |
| JPH0425126A (en) | Manufacturing method of semiconductor device | |
| JPH09127707A (en) | Method of forming resist pattern | |
| JP2002151381A (en) | Pattern formation method | |
| CN109920801B (en) | Array substrate, manufacturing method thereof and display device | |
| JP3612525B2 (en) | Thin film semiconductor device manufacturing method and resist pattern forming method thereof | |
| CN102655116B (en) | Manufacturing method for array substrate | |
| CN114093756A (en) | Thin film etching method and manufacturing method of array substrate | |
| CN101382732A (en) | Method for making patterned material layer | |
| CN100468156C (en) | Method for manufacturing liquid crystal display | |
| TWI240302B (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
| KR100663294B1 (en) | Method of manufacturing thin film transistor liquid crystal display | |
| JPH03278432A (en) | Forming method for wiring of semiconductor device | |
| JP3351028B2 (en) | Patterning method of aluminum-based metal film | |
| JP3071964B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2008066723A5 (en) | ||
| CN111129037A (en) | TFT array substrate and manufacturing method thereof | |
| KR100198556B1 (en) | Structure and manufacturing method of thin film transistor | |
| JP2005136430A (en) | Pattern formation method | |
| JPH06140296A (en) | Pattern forming method | |
| JPH05283358A (en) | Method of forming contact hole in semiconductor device | |
| JPH0262050A (en) | Manufacture of thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040902 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040924 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |