[go: up one dir, main page]

JP2002297094A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP2002297094A
JP2002297094A JP2001098862A JP2001098862A JP2002297094A JP 2002297094 A JP2002297094 A JP 2002297094A JP 2001098862 A JP2001098862 A JP 2001098862A JP 2001098862 A JP2001098862 A JP 2001098862A JP 2002297094 A JP2002297094 A JP 2002297094A
Authority
JP
Japan
Prior art keywords
drive circuit
data
bit
circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001098862A
Other languages
English (en)
Other versions
JP3862966B2 (ja
Inventor
Takayuki Ouchi
貴之 大内
Yoshiyuki Kaneko
好之 金子
Toshihiro Sato
敏浩 佐藤
Yoshiaki Mikami
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001098862A priority Critical patent/JP3862966B2/ja
Priority to TW090121060A priority patent/TW529000B/zh
Priority to US09/938,541 priority patent/US6885385B2/en
Priority to KR10-2001-0052392A priority patent/KR100444917B1/ko
Priority to CNB011338792A priority patent/CN1178188C/zh
Publication of JP2002297094A publication Critical patent/JP2002297094A/ja
Application granted granted Critical
Publication of JP3862966B2 publication Critical patent/JP3862966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】垂直走査を多重化したデジタル駆動によるアク
ティブマトリクス表示素子の構成を提供する。 【解決手段】ビット対応に順序回路及び論理演算回路を
有し、それらと水平走査期間の分割制御信号との積を順
次加える垂直ドライバ６と、ビット対応にラインラッチ
を設け、水平走査期間の分割制御信号との積を順次加え
る水平ドライバ７を有し、かつ、垂直ドライバ６及び水
平ドライバ７の入力部にそれぞれビット選択回路を有し
て、入力の一部は複数のビットの信号を切替えて入力す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の画像表示装置に係り、特にある選択期間に書き
込まれた信号電圧を該選択期間以外も保持し、その信号
電圧によって表示素子の電気光学特性を制御する画像表
示装置に関し、さらに詳しくは、上記信号電圧は２値で
あり、その信号電圧の保持期間を表示すべき映像信号の
レベルに応じて制御することにより画像の多階調表示を
行う画像表示装置に関するものである。
【０００２】
【従来の技術】近年、高度情報化社会の到来に伴い、パ
ーソナルコンピュータ、携帯情報端末、情報通信機器あ
るいはこれらの複合製品の需要が増大している。これら
の製品には、薄型、軽量、高速応答のディスプレイが好
適であり、自発光型の有機ＬＥＤ素子（ＯＬＥＤ）など
による表示装置が用いられている。
【０００３】従来の有機ＬＥＤ表示装置の画素は、図２
１のようなものとなる。同図（ａ）において、ゲート線
２２とデータ線２１の各交点に第一の薄膜トランジスタ
（ＴＦＴ）Ｔｓｗ２３が接続され、これにデータを蓄積
する容量Ｃｓ２５、有機ＬＥＤ２６に流す電流を制御す
る第二の薄膜トランジスタＴｄｒ２４が接続されてい
る。
【０００４】これを駆動する波形は、同図（ｂ）に示す
通りである。データ信号Ｖｓｉｇ２８に応じた電圧が、
ゲート電圧Ｖｇｈ２９でオンされる第一のＴＦＴのトラ
ンジスタを介して第二のＴＦＴのゲート電極に印加され
る。この第二のＴＦＴのゲートに印加された信号電圧に
より第二のＴＦＴの導電率が定まり、電流供給線２７に
印加される電圧Ｖｄｄが、ＴＦＴと負荷素子である有機
ＬＥＤ素子との間で分圧されて有機ＬＥＤ素子に流れる
電流が定まる。ここで、Ｖｓｉｇがアナログ的に多値を
とる構成では、第二のＴＦＴの特性が表示装置の表示領
域にわたって均一であることが要求される。しかし、非
単結晶シリコンで能動層が構成されるＴＦＴの電気的特
性の不均一性により上記要求を満たすことが難しい。
【０００５】これを解決するために、第二のＴＦＴをス
イッチとして用い、有機ＬＥＤ素子に流す電流をオンと
オフの２値とするデジタル駆動方式が提案されている。
階調表示は、電流を流す時間を制御することにより実現
する。この公知例としては、特開平１０−２１４０６０
号が知られている。
【０００６】その駆動のダイアグラムを図２２に示す。
同図の縦軸は垂直方向の走査線の位置であり、横軸は時
間で、１フレーム分を示してある。上記公知例による駆
動では、１フレーム期間を４個のサブフレームに分け、
各サブフレーム内で共通の長さを有する垂直走査期間
と、長さがサブフレームにより１，２，・・，２4＝６
４に重み付けされた発光期間が設けられている。
【０００７】
【発明が解決しようとする課題】上記のように、垂直走
査期間と発光期間を分離する方式によると、文字どおり
垂直走査期間は発光に供することができないので、１フ
レームに占める発光時間が短縮されてしまう。発光時間
を確保するためには、垂直走査期間を短くしなければな
らない。しかし、ほぼ、垂直走査期間／垂直走査線数ｍ
の間だけＴｓｗのオン時間となるので、アクティブマト
リクスに固有な配線容量、抵抗などを考慮すると、この
オン時間を確保するためには十分大きな垂直走査期間が
必要となる。例えば、８サブフレームの表示の場合、１
サブフレームあたり約１ｍｓ程度の垂直走査期間が想定
される。この場合は、発光に使える時間は約８ｍｓと１
フレームの半分となるのに加え、１垂直走査は通常の約
１６倍速であることが要求される。
【０００８】これを解決するには、垂直走査を多重化
し、垂直走査と発光を同時に進行させればよい。この時
の駆動ダイアグラムは、図２３に示すようなものとな
る。図２３は、３ビットの駆動例を示すものであり、３
つの垂直走査と、表示が進行する状況が示されている。
この駆動法の基本的な概念は、テレビジョン学会画像表
示システム研究会資料１１―４「ＡＣ形プラズマディス
プレイによる中間調動画表示」（１９７３年３月１２
日）や、それをアクティブマトリクス液晶に適用した特
許第２９５４３２９号に示唆されている。しかしなが
ら、この垂直多重化の駆動法を実際に具体化する構成は
明らかにされていない。
【０００９】また，一般にデジタルデータを用いて高精
細，多階調表示を行う場合には，データ数の増加によ
り，駆動回路の動作速度を高速化する必要があると共
に，駆動回路の回路規模も増大する。このため，デジタ
ルデータを用いて高精細化，多階調化を進めていくと消
費電力が増大するという問題があるため，低消費電力化
することが求められる。
【００１０】また，表示期間をいくつかのサブフレーム
に分割して各フレーム毎のオン・オフ表示を制御する手
法では，テレビのように動画表示を行う場合に連続フレ
ーム間でデータが混在し，動画像の画質が低下する問題
がある。
【００１１】本発明の目的は、上記した従来技術の状況
に鑑み、デジタル駆動で高精細な画像表示を行う構成、
かつ階調数を増しても消費電力の増加を抑える回路規模
を低減した構成の画像表示装置を提供することにある。
また、動画像を表示しても画質が劣化しないように、常
時、非表示のサブフレームを設ける画像表示装置を提供
することにある。
【００１２】
【課題を解決するための手段】上記目的を達成する本発
明は、アクティブマトリクス方式の画像表示装置におい
て、垂直走査を多重化し表示期間と垂直走査期間を同時
に進行させて高画質のデジタル駆動表示をさせる構成を
実現することにある。
【００１３】本発明では、ビット数ｍのデジタルデータ
に対しｎ＜ｍであるｎ個の順序回路に前記複数ビットの
デジタルデータを印加し、それらの出力の論理演算を行
った結果にもとづき垂直走査線一段分の電圧状態を規定
する構成としてこれらを多重化し、かつ前記順序回路の
少なくとも一つは複数のビットデータを切り替えて入力
し、及び／または、ｎ個のラインラッチに並列にデジタ
ルデータを印加して、これらを上記多重化した垂直走査
に同期させて出力させ、かつ前記ラインラッチの少なく
とも一つは複数のビットデータを切り替えて入力する。
【００１４】これにより、回路規模を抑え、消費電力を
低減しながら、ｍビットの階調表示を実現している。
【００１５】
【発明の実施の形態】以下、図面を用いて本発明の複数
の実施の形態を説明する。 （実施例１）図１は、第１の実施の形態による画像表示
装置の主要部のブロック図である。画像表示装置は、画
像信号入力端子１、Ａ／Ｄ変換器２、メモリ３、垂直走
査パルス発生回路４、水平走査パルス発生回路５、垂直
ドライバ６、水平ドライバ７、アクティブマトリクス有
機ＬＥＤパネル８、制御回路９、入力切替器１０からな
る。また、入力部に入力切替器１０−１を有する垂直ド
ライバ６、同じく入力部に入力選択切替器１０−２を有
する水平ドライバ７、アクティブマトリクス有機ＬＥＤ
パネル８をまとめて表示部１１と呼ぶことにする。表示
部１１は、同一基板上によるＴＦＴ駆動の構成としてい
る。
【００１６】以下各ブロック図の動作を説明する。制御
回路９では、入力された画像信号に同期した各種のコン
トロール信号を形成し、各回路に供給する。垂直走査パ
ルス発生回路４では、制御回路９からのコントロール信
号に基づき、有機ＬＥＤパネル８を垂直走査するための
パルスを発生し、入力切替器１０−１を経て垂直ドライ
バ６を介して有機ＬＥＤパネル８を走査する。水平走査
パルス発生回路５では、制御回路９からのコントロール
信号に同期してメモリ３の各ビット毎の画像信号を入力
切替器１０−２を経て取り込み、水平方向に並ぶ表示画
素への書込みパルスを形成する。この書き込みパルス
は、水平ドライバ７を介し垂直走査にタイミングを合せ
て有機ＬＥＤパネル８に印加される。
【００１７】表示部１１においては、垂直ドライバ６で
選択された行の画素に対して、画像信号をＡ／Ｄ変換し
て得られたデジタルデータの各ビットに応じた所定の２
値の電圧が、水平ドライバ７から出力され、その所定の
電圧が各画素に書き込まれる。表示部１１におけるアク
ティブマトリクス有機ＬＥＤパネルとしては、水平３２
０画素、垂直２４０画素の表示領域を有する。
【００１８】以上の駆動で階調を表示するには、図２に
示されるような多重化垂直走査を行えばよい。図２
（ａ）は、画像信号が６ビットのデジタルデータの場合
である。最下位ビット（ＬＳＢ）から最上位ビット（Ｍ
ＳＢ）までをｂ０、ｂ１、ｂ２、ｂ３、ｂ４、ｂ５とす
る。このとき各ビット毎に対応させてそれぞれ実線Ｌ
０、Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５に沿って位相をずら
した形で走査させ、時分割的に走査すればよい。ここで
各ビットの垂直走査期間をフレーム期間に対して１／２
以下となるようにすれば、ＭＳＢであるｂ５の走査期間
は、下位ビットのｂ０またはｂ１の走査期間と全く重な
らない。
【００１９】図２（ｂ）に、（ａ）と同じ時間軸におい
て各ビット毎のデータがパネルに出力される様子を示
す。多重化垂直走査のために各ビット毎の処理回路を設
けるとしたとき、各ビット処理回路ＢＣｎが表示のため
のデータを出力している期間を、ＢＣ０〜５それぞれに
ついてｂ０〜ｂ５の枠で示している。垂直走査期間が短
いと、図のようにＢＣ５から出力されるｂ５のデータ
を、同期間にデータを出力していないＢＣ１から出力し
ても問題ない。従って、例えば、ｂ５とｂ１のデータを
同じ出力回路を用いても，デジタルデータにしたがって
各画素での有機ＬＥＤの発光時間が制御されるので、６
ビットの場合は６４階調の表示が可能になる。
【００２０】図３に、垂直ドライバ６の構成を示す。こ
の構成例では、ビット毎に垂直走査制御の信号を足し合
せることと、ｂ５とｂ１とで共通の出力回路を用いてい
る。ここでは、データビット数より少ない５系統のシフ
トレジスタ１２―０、１２―１、１２―２、１２―３、
１２―４が、それぞれスタートパルスＧ０ｓｔ、Ｇ２ｓ
ｔ、Ｇ３ｓｔ、Ｇ４ｓｔ、及び選択スイッチで切り替え
られるＧ５ｓｔまたはＧ１ｓｔによりシフト動作を開始
する。これらシフトレジスタの出力を論理演算回路１３
―０、１３―１、１３―２、１３―３、１３―４に入力
し、それぞれの論理演算回路の出力と、階調制御信号Ｇ
ＤＥ０、ＧＤＥ１、ＧＤＥ２、ＧＤＥ３、ＧＤＥ４の制
御信号をそれぞれのビット毎に積和してゆき、最終出力
がハイレベルになった時に垂直走査線Ｇ１，Ｇ２，・
・，Ｇ２４０に接続されたＴＦＴ、Ｔｓｗがオンされる
信号Ｖghが印加される。
【００２１】図４は，かかる構成の垂直ドライバに印加
する制御動作波形を示したものである。図４（ａ）に示
すように、時刻ｔ＝０にスタートパルスＧ０ｓｔが１Ｈ
期間オンとなる（１Ｈは，水平走査期間）。この後，ｂ
０の発光期間１Ｌ(１Ｌは，フレーム期間を表示階調数
で分割した期間：６ビットでは約１／６３フレーム期間
で，かつ１Ｈの整数倍とし，ここでは，１Ｌ＝９Ｈとす
る。このときフレーム期間は，６３Ｌ＋６Ｈ＝５７３Ｈ
となる。)をおいて、ｔ＝１０ＨにスタートパルスＧ１
ｓｔがオンとなり、その後、期間２Ｌ＝１８Ｈをおいて
ｔ＝２９ＨにスタートパルスＧ２ｓｔがオンとなり、さ
らに４Ｌ＝３６Ｈをおいてｔ＝６６Ｈにスタートパルス
Ｇ３ｓｔが、さらに８Ｌ＝７２Ｈをおいてｔ＝１３９Ｈ
にスタートパルスＧ４ｓｔが、さらに１６Ｌ＝１４４Ｈ
をおいてｔ＝２８４ＨにスタートパルスＧ５ｓｔがオン
となる。これらのスタートパルス間の期間は、それぞれ
表示に用いられる。
【００２２】図４（ｂ）に示すように、ＧＤＥ０，ＧＤ
Ｅ１，ＧＤＥ２，ＧＤＥ３，ＧＤＥ４は、１Ｈ期間をこ
の順に等間隔に分割したパルス列である。図２の中で時
刻ｔ＝ｔ０で示した時間のように、ＢＣ０〜ＢＣ４の各
ビット回路すべてからデータ出力がある場合はこのよう
なパルス列を、図２の中で時刻ｔ＝ｔ１のように、ＢＣ
１，ＢＣ３，ＢＣ４からのみ出力がある場合には図４
（ｃ）に示すようなパルス列を、それぞれ図３の構成の
垂直ドライバに印加すればよい。
【００２３】ビット処理回路ＢＣ１でｂ１とｂ５を切り
替えるとすると、最初の垂直走査線Ｇ１には、時刻０，
時刻１０＋（１／５）Ｈ，時刻２９＋（２／５）Ｈ，時
刻６６＋（３／５）Ｈ，時刻１３９＋（４／５）Ｈ，時
刻２８４＋（１／５）Ｈのそれぞれに、期間約Ｈ／５だ
けＴＦＴがオンする電圧Ｖghが印加されることになる。
上述したように垂直走査期間がフレーム期間の１／２以
下の２４０Ｈであるとすると、Ｇ１ｓｔからＧ５ｓｔま
で及びＧ５ｓｔからＧ１ｓｔまでの間隔はそれぞれ２７
４Ｈと２９８Ｈとであるため、同じシフトレジスタ１２
−１と論理演算回路１３−１を共有しても時間的な重な
りはない。また、１Ｈをビット数分割しているので、同
時刻に複数の垂直走査線に接続されたＴＦＴがオンして
信号が混ざりあうことはない。
【００２４】上記の構成による垂直ドライバは、シフト
レジスタと論理演算回路部および積和部を単位として追
加すれば、垂直方向の配線の増大を来たすことなく容易
に表示ビット数を増やすことができる。一方で、上記構
成のように入力を切り替えて複数ビットを同一の出力回
路で処理することにより、デジタルデータのビット数の
増加よりは、回路規模の増加を抑えることができる。ま
た、発光時間の総和は１フレーム期間をほぼ用いること
ができ、発光の効率を高めることができる。
【００２５】図５に、水平ドライバの構成を示す。水平
ドライバ７は１系統のシフトレジスタとビット毎に、ラ
ッチ回路１４−０，１４−１，１４−２，１４−３，１
４−４を設け、これらの出力とデータ出力制御信号ＤＤ
Ｅ０，ＤＤＥ１，ＤＤＥ２，ＤＤＥ３，ＤＤＥ４を順次
積和する構成である。ラッチ回路１４−１の入力は選択
スイッチをもうけてデータバスＤＢ１とＤＢ５を切り替
えて用いる。
【００２６】基本的な駆動波形を図６に示す。データバ
スＤＢ０，ＤＢ１，ＤＢ２，ＤＢ３，ＤＢ４には、フレ
ームメモリに蓄積された画像データから必要に応じて取
り出された最大５ビット分の画像データが並列に出力さ
れ、各ラッチ回路１５に入力される。このデータ入力
は、１Ｈ期間内にシフトレジスタ出力に同期して水平方
向画素数３２０回繰り返される。しかる後、データラッ
チ信号ＤＬに基づいてラッチ回路内のラインメモリに格
納される。次の１Ｈ期間内にＤＤＥ０，ＤＤＥ１，ＤＤ
Ｅ２，ＤＤＥ３，ＤＤＥ４が順次オンとなっていき、デ
ジタルデータに応じた高レベル電圧Ｖdh、低レベル電圧
Ｖdlがデータ線に印加される。このデータ線への電圧印
加のタイミングは、上に述べた垂直走査のタイミングと
一致させる。
【００２７】従って、図２の中でｔ＝ｔ１で表される時
刻のように、５ビット中３ビットしか出力がない場合に
は図４（ｃ）と同じように、図６（ｃ）のようなパルス
列が印加される。これにより、最下位ビットのデータに
よるＶdh印加は１Ｌ＝９Ｈ保たれ、最上位ビットによる
Ｖdh印加は３２Ｌ＝２８８Ｈ保たれるように構成され
る。
【００２８】以上により、表示部１１においては、有機
ＬＥＤに流れる電流はオンオフの２値となるように制御
される。すなわち、画素におけるスイッチトランジスタ
において、ゲート信号Ｖghが、データ信号Ｖdh，Ｖdlと
非飽和状態で動作する関係にあり、さらに、ドライバト
ランジスタにおいて、データ信号Ｖdhが、有機ＬＥＤの
電流供給線への印加電圧Ｖddと非飽和状態で動作する関
係にある。蓄積容量Ｃｓは、スイッチトランジスタがオ
フ状態にあるときにドライバトランジスタのゲート電圧
変動を抑制し、有機ＬＥＤに流れる電流変化による階調
表示の変化をきたさないように設定される。
【００２９】なお、本発明は上記の実施の形態に限定さ
れるものではない。画素内のＴＦＴの数は２個に限られ
ず、これ以上でもよい。水平ドライバ、垂直ドライバを
ＴＦＴで構成する例を示したが、アクティブマトリクス
部との接続部分がＴＦＴであれば本発明の効果が損われ
ることがない。例えば、垂直ドライバのシフトレジスタ
部分が外付けの集積回路で構成されてもよい。
【００３０】また、上記では、有機ＬＥＤディスプレイ
に関して説明したが、表示素子は発光素子に限らず、そ
の駆動回路構成が、他のアクティブマトリクス方式のデ
ィスプレイ、例えば高速スイッチする液晶や電界放射素
子（ＦＥＤ）を用いたディスプレイにも適用できること
はいうまでもない。
【００３１】多重化水平走査を行う場合、上記のように
垂直走査期間Ｔｖｓｃがフレーム期間Ｔｆｒの１／２以
下であれば、データ出力期間の重ならない２つのビット
データを共通の出力回路で処理することができるため、
垂直ドライブ回路、水平ドライブ回路双方から１ビット
分の回路を削減できる。
【００３２】上記のように、１ビット分のデータを共有
して垂直ドライバ回路から順序回路系及び水平ドライブ
回路からラインラッチ回路を減少させた場合、フレーム
期間中において順序回路あるいはラインラッチ回路全体
に対して実際にデータが入力されて回路が利用されてい
る割合は、動作率Ｒｍｖとして（１）式のように定義さ
れる。
【００３３】 Ｒｍｖ＝Ｔｖｓｃ×ｍ／（Ｔｆｒ×ｎ） …（１） ただし、ｍ：入力ビット数、ｎ：垂直ドライバあるいは
水平ドライバのビット処理回路ＢＣ数である。
【００３４】（１）式で、Ｔｖｓｃ／Ｔｆｒの比率Ｒｖ
ｓが、例えば４０％であった場合は、動作率はＲｍｖ＝
Ｒｖｓ×ｍ／ｎ＝４０×６／５＝０．４８となり，４８
％にとどまる。これは、順序回路／ラインラッチ回路の
うち、複数ビットで共有されていない４ビット分の回路
の動作率がいずれも４０％しかないためである。
【００３５】１Ｈ期間の長さとして考えると、順序回路
またはラインラッチ回路を複数ビット間で共有せず、垂
直走査期間Ｔｖｓｃとフレーム期間Ｔｆｒが等しい場合
は、実施例１と同じ垂直方向に２４０行で構成される表
示装置の場合、１Ｈ＝Ｔｖｓｃ／２４０＝Ｔｆｒ／２４
０となり、１ビットあたり選択期間は１Ｈ／６＝Ｔｆｒ
／（６×２４０）＝Ｔｆｒ／１４４０となる。
【００３６】一方、実施例１のように順序回路またはラ
インラッチ回路を共有して、６ビットデータを５段の回
路で処理する場合は、上記のように、垂直走査期間／フ
レーム期間の比率Ｒｖｓが、例えば４０％であれば、１
Ｈ＝Ｔｖｓｃ／２４０＝０．４×Ｔｆｒ／２４０＝Ｔｆ
ｒ／６００となるので、１ビットあたりの選択期間は１
Ｈ／５＝Ｔｆｒ／（５×６００）＝Ｔｆｒ／３０００と
なり、複数ビットで回路を共有する場合に比べて１ビッ
トあたりの選択期間は、（Ｔｆｒ／１４４０）／（Ｔｆ
ｒ／３０００）＝０．４８となり、動作率Ｒｍｖの比率
で短くなる。
【００３７】従って、実施例１では回路規模は減らすこ
とに成功したが、さらに約２倍の速度で駆動を行うこと
になる。動作速度が増すと消費電力の増加にもつながる
ため、動作速度はなるべく低くすることが望ましい。
【００３８】このように、回路をより減らすためには、
さらに垂直走査期間を短くすればよいが、１Ｈの期間も
短くなって、ＴＦＴのオン時間も低下して画質を劣化さ
せる要因となりうる。これを避けるためには、回路規模
を削減しながらも、垂直走査期間はなるべく長くとっ
て、前記の順序回路あるいはラインラッチ回路全体の動
作率Ｒｍｖを向上させることが必要になる。
【００３９】以下では、動作率Ｒｍｖを向上させる手順
について説明する。前述したように、動作率は、Ｒｍｖ
＝（垂直走査期間）×（入力ビット数ｍ）／｛（フレー
ム期間）×（順序orラインラッチ回路の段数ｎ）｝であ
るから、比率Ｒｖｓ＝（垂直走査期間）／（フレーム期
間）を用いて、（２）式のよう書き換えることができ
る。
【００４０】Ｒｍｖ＝Ｒｖｓ×ｍ／ｎ …（２） このことから、ある入力ビット数ｍに対して、Ｒｍｖを
大きくするにはＲｖｓを大きく、順序orラインラッチ回
路の段数ｎをなるべく小さくすればよい。このような手
法を実施例２で説明する。 （実施例２）図２のような動作条件において、ある時間
で見たときに各ビットデータに対応して、前記垂直ドラ
イブ回路の順序回路及びその論理演算回路または前記水
平ドライブ回路のラインデータラッチ回路が動作する時
間は、図２（ｂ）に示したようなデータ利用時間とな
る。
【００４１】この例では、縦に示した線で示される時刻
において５つのビットデータを利用しているため、少な
くとも５個の垂直ドライブ回路の順序回路及びその論理
演算回路、または水平ドライブ回路のラインデータラッ
チ回路が必要となる。つまり、ｍ（＞ｎ）ビットのデジ
タルデータにより多階調表示される表示装置において、
垂直ドライブ回路の順序回路及びその論理演算回路の個
数がｎ個であるとき、ｎの最小値はフレーム期間中、同
時刻に入力されるビットデータの個数の最大値に等し
い。
【００４２】一方で、垂直走査期間Ｔｖｓｃを最大値は
次のように定義できる。ｍビットの画像データの各ビッ
トごとのフレーム内での発光期間ｔｌ０，ｔｌ１，・
・，ｔｌｍが決まっているとき、ｎ段の順序回路１３及
びラインラッチ回路１５でこれを表示するためには、あ
るデータが入力されてからｎ個目のデータが入力される
ときに、前記あるデータの垂直走査期間Ｔｖｓｃが終了
していればよい。本発明の表示方式では、フレーム期間
中の多くを表示期間に当てられることから、以下の議論
ではデータ書き込み期間である水平選択期間１Ｈを無視
するものとする。
【００４３】あるデータが入力されてからｎ個目のデー
タが入力されるまでに経過する時間は、あるデータから
ｎ＋１番目までの各ビットに割り当てられた発光期間の
総和に等しいので、この値が常にＴｖｓｃより大きけれ
ば、ｎ段の回路で表示できることになる。
【００４４】例えば、フレーム期間をＴｆｒ＝２m-1Ｌ
とし、ｍビットの画像データ各ビットごとのフレーム内
での発光期間ｔｌ０，ｔｌ１，・・，ｔｌｍがそれぞれ
発光期間ｔｌｘ(ｘ＝１，２，・・，ｍ)＝２x-1Ｌとな
るとき、データビットの入力順をＤＢ０，ＤＢｍ，・
・，ＤＢ２，ＤＢｍ−１のように定めるとき、対応する
発光期間ｔｌｘを上記データビットの入力順に一致する
ように並び替えて作った順列の中から、連続する任意の
ｎ(＜ｍ)個からなる総和をすべて求めて、その最小値を
Ｔｖｓｃｍａｘと定めるとき、垂直走査期間Ｔｖｓｃ≦
Ｔｖｓｃｍａｘとなるように垂直走査期間Ｔｖｓｃを定
めれば、垂直駆動回路中の順序回路の段数ｎまたは水平
駆動回路中のラインラッチ回路の段数ｎをデータビット
ｍより少ない数で構成し、かつ駆動回路の動作率Ｒｍｖ
が最大となるように垂直走査期間Ｔｖｓｃを決定でき、
回路規模を小さく、かつ消費電力も少ない画像表示装置
を構成することができる。
【００４５】以下、６ビットの画像データ入力に対して
垂直駆動回路及び水平駆動回路をそれぞれ３段の順序回
路及びデータラインラッチ回路とで構成されるような画
像表示装置において、駆動回路の動作率Ｒｍｖが最大と
なるような画像データの入力順の決め方について説明す
る。
【００４６】フレーム期間をＴｆｒ＝２6-1Ｌとし、画
像データの各ビットごとのフレーム内での発光期間ｔｌ
０，ｔｌ１，・・，ｔｌ６がそれぞれ発光期間ｔｌｘ
(ｘ＝１，２，・・，６)＝２x-1Ｌで定められるとき、
実施例１で説明したのと同様のデータ入力順：０，１，
２，３，４，５，０，１，２，３，４，５，・・、ビッ
トごとの発光期間：１L，２L，４L，８L，16L，32L，１
L，２L，４L，８L，16L，32L，・・のような順列とな
る。ここから、順に３ビットごとの発光期間の和をとっ
ていくと、３ビットごとの発光期間の総和は以下のよう
になる。
【００４７】発光期間の総和：7L，14L，28L，56L，49
L，35L，7L，14L，28L，56L，49L，35L，・・となるの
で、Ｔｖｓｃｍａｘ＝７Ｌであるから、動作率Ｒｍｖ＝
７Ｌ／６３Ｌ×６／３＝０．２２となって、動作率は最
大２２％である。
【００４８】動作率向上のためには、３ビットごとの発
光期間の総和の最小値が大きくなるようにしてやればよ
いので、発光期間の短いビットがなるべく連続しないよ
うな順序に変えればよい。発光期間の短いビットと発光
期間の長いビットが交互に来るようにすると、データ入
力順：0，5，1，3，2，4，0，5，1，3，2，4，・・，ビ
ットごとの発光期間(tbx)：1L，32L，2L，8L，4L，16
L，1L，32L，2L，8L，4L，16L，・・となる。
【００４９】３ビットごとの発光期間の総和は、35L，4
2l，14L，28L，21L，49L，35l，42l，・・であるから、
Ｔｖｓｃｍａｘ＝１４Ｌより、動作率は最大４４％とな
り、実施例１のデータ入力順を用いる場合に比べて３倍
に向上する。 （実施例３）上記のように、実施例２に示した手順でデ
ータの並び替えを行うことで、６ビットの画像データで
は、実施例１のデータ入力順を用いる場合に比べて動作
率が２倍に向上した。しかしながら、動作率はまだ５０
％以下である。動作率をより向上させる手順を以下に説
明する。
【００５０】実施例２で説明したように、ｍビットの画
像データを垂直ドライバ、水平ドライバにそれぞれｎ段
のビット処理回路を持つ構成で実現するためには、垂直
走査期間Ｔｖｓｃが最小となる連続したｎビットの発光
期間の総和以下となることが必要である。
【００５１】ここで、連続したｎビットの発光期間の総
和をｔｌｂｎとすると、ｔｌｂｎはあるデータが垂直駆
動回路の順序回路または水平駆動回路のデータラインラ
ッチ回路に入力されてから、同じ前記順序回路またはデ
ータラインラッチ回路に次のデータが入力されるまでの
時間を意味する。したがって、ｔｌｂｎから垂直走査期
間Ｔｖｓｃを差し引いた期間が同前記順序回路またはデ
ータラインラッチ回路にデータが入力されていない、す
なわち回路が使用されてない期間である。したがって、
ｔｌｂｎの最大値ｔｌｂｎｍａｘと、Ｔｖｓｃの差を小
さくできれば、回路の動作率を向上させることができ
る。Ｔｖｓｃ＝ｔｌｂｎの最小値ｔｌｂｎｍｉｎである
から、ｔｌｂｎｍｉｎ／ｔｌｂｎｍａｘを大きくするこ
とに他ならない。
【００５２】実施例２の場合、ｔｌｂｎの最小値ｔｌｂ
ｎｍｉｎ＝Ｔｖｓｃｍａｘ＝１４Ｌで、ｔｌｂｎｍａｘ
＝４９Ｌと、その差は３倍以上である。この原因は、発
光期間が最長であるビット５において、その発光期間ｔ
ｂ５＝32Ｌがｔｌｂｎｍｉｎより大きいことにある。つ
まり、ｔｌｂｎのうち、ビット５が含まれるものはそれ
だけで、ｔｌｂｎｍｉｎより大きいので、順序回路また
はデータラインラッチ回路の非使用期間が長くなって、
回路の動作率Ｒｍｖを低下させる。このため、発光期間
が最長であるビットの発光期間がｔｌｂｎｍｉｎ＝Ｔｖ
ｓｃｍａｘを越える場合には、これを２分して、２回に
分けて入力を行うようにすればよい。
【００５３】上記の手法を適用して６ビットデータを、
３個の前記垂直ドライブ回路の順序回路及びその論理演
算回路または前記水平ドライブ回路のラインデータラッ
チ回路で実現するための実施例を図７〜図９に示す。
【００５４】図７は、６ビットのデータを最大重みビッ
トを２分して、垂直走査期間が長く、回路の動作率が高
くなるようにデータの入力順を決定したときの多重垂直
走査の様子と、そのときの各ビット処理回路から出力さ
れるデータの様子を示している。
【００５５】図８は、図７の動作を実現するための垂直
ドライブ回路の構成例である。また、図９は、図７の動
作を実現するための水平ドライブ回路の構成例である。
図７に示すように、フレーム期間中で表示期間が最大の
ｂ５を２分すると、動作率Ｒｍｖ＝７７％となり、５０
％を大きく越えた値となる。
【００５６】この実施例では、６ビットのデジタルデー
タに対して、前記垂直ドライブ回路の順序回路及びその
論理演算回路、または前記水平ドライブ回路のラインデ
ータラッチ回路の個数は半数の３ビット分ですみ、回路
規模を非常に削減し、消費電力を大きく下げることが可
能である。６ビットの階調表示が可能であることからＰ
Ｃなどの画像表示装置として、良好な表示を提供するこ
とができる。
【００５７】また、発光期間が最長であるビットの発光
期間を２分する手法として、上記では３２Ｌを１６Ｌず
つの２回に等分したが、分けられた２つの発光期間は同
じ長さである必要はなく、本発明の効果はこれに限定さ
れるものではない。上記の例では動作率をより向上させ
るために１７Ｌと１５Ｌのように分けてもかまわないこ
とは言うまでもなく、このとき動作率は最大値８１％と
いう値を示す。 （実施例４）次に、８ビットデータを用いて、動作率が
最も高くなる実施例を説明する。実施例３の手法を適用
して、８ビットデータを垂直ドライブ回路及び水平ドラ
イブ回路にそれぞれ３段のビット処理回路を有する構成
で実現する実施例を図１０〜図１２に示す。
【００５８】図１０は８ビットのデータを最大重みビッ
ト（図では、ｂ７）を２分して、垂直走査期間が長く、
回路の動作率が高くなるようにデータの入力順を決定し
たときの多重垂直走査の様子と、そのときの各ビットの
処理回路から出力されるデータの様子を示している。ま
た図１１は、図１０の動作を実現するための垂直ドライ
ブ回路の構成、図１２は水平ドライブ回路の構成を示し
ている。
【００５９】この実施例では、回路規模は上述の６ビッ
トの画像表示装置と同じでありながら、さらに高画質の
８ビットの表示を行うことが可能であり、回路規模削
減、及び低消費電力化の効果がさらに大きい。また、入
力切替部の構成はさらに６ビットの場合よりも単純化さ
れており、切替制御がより単純に実現できるという特徴
がある。 （実施例５）次に、１０ビットデータを用いて、動作率
が最も高くなる実施例を説明する。実施例３の手法を適
用して、１０ビットデータを垂直ドライブ回路及び、水
平ドライブ回路にそれぞれ４段のビット処理回路を有す
る構成で実現するための実施例を図１３〜図１５に示
す。
【００６０】図１３は、１０ビットのデータを最大重み
ビット（図では、ｂ９）を２分して、垂直走査期間が長
く、回路の動作率が高くなるようにデータの入力順を決
定したときの多重垂直走査の様子と、そのときの各ビッ
ト処理回路から出力されるデータの様子を示している。
図１４は、図１３の動作を実現するための垂直ドライブ
回路の構成例である。図１５は、図１３の動作を実現す
るための水平ドライブ回路の構成例である。図１３に示
すように、フレーム期間中で表示期間が最大のｂ９をｂ
９_ａとｂ９_ｂとに２分すると、動作率Ｒｍｖ＝８５％
となる。 （実施例６）この実施例は、画質を向上させるために、
フレーム期間中に常時，非表示となるサブフレームを設
けている。上記と同様の駆動方法により、１０ビットデ
ータを垂直ドライブ回路及び、水平ドライブ回路にそれ
ぞれ４段のビット処理回路を有する構成で実現するため
の実施例を図１６〜図１９に示す。
【００６１】図１６は、１０ビットのデータを最大重み
ビットを２分して垂直走査期間が長く、回路の動作率が
高くなるようにデータの入力順を決定し、さらに各フレ
ームに非発光である期間bb（図では、黒く塗り潰されて
いる）を設けたときの多重垂直走査の様子と、そのとき
の各ビット処理回路から出力されるデータの様子を示し
ている。図１７は、図１６の動作を実現するための垂直
ドライブ回路の構成例である。図１８は、同様に図１６
の動作を実現するための水平ドライブ回路の構成例であ
る。図１９は、図１６中にｔ＝ｔｂで示された時刻にお
ける、垂直ドライバ及び水平ドライバに印加される駆動
波形の一部である。
【００６２】非表時間はビットbbに対応し、垂直ドライ
ブ回路はビット処理回路ＢＣ２から選択走査パルスを出
力させるための信号を出力させるため、選択スイッチの
入力にはＧｂｓｔが増えている。このときＧＤＥに印加
される駆動波形は図１９（ａ）のようなパルス列であ
る。水平ドライブ回路は図１９（ｂ）に示されるような
パルス列が印加されるが、非表示のためデータを出力し
ないように、ＧＤＥ２とは異なり、ＤＤＥ２の出力がオ
フとなっている。
【００６３】このようなパルス列を出力するため、実施
例５と比較して、ビットデータとビット処理回路の組合
せが変化した以外は、回路構成に変化はない。図１６に
示すような駆動を行うことにより、動作率Ｒｍｖ＝９０
％となる。 （実施例７）図２０に、表示部を構成する基板上にフレ
ームメモリを実装する場合のブロック構成を示す。フレ
ームメモリを同一基板上に構成することで、垂直走査に
同期してメモリから取り出されたビットデータは直接水
平ドライバに入力される。一般に、ｍビットの画像デー
タに対応するフレームメモリはｍ枚のメモリプレーンか
ら構成され、ｍビットのデータを同時に出力するが、フ
レームメモリを基板上に構成する場合は、制御信号によ
ってメモリから出力されるデータアドレスのうち、ライ
ンだけではなくビットまで指定できる構成となる。これ
により、水平ドライバは１段のラインラッチ回路でよ
く、回路規模は小さくなり、消費電力を低減することが
できる。
【００６４】
【発明の効果】本発明によれば、デジタルデータに基づ
き表示素子の２値状態を制御して表示素子を駆動する画
像表示素子において、１フレーム期間内の表示期間の占
める割合を大きくでき、また、垂直走査に割り当てられ
る時間を長くすることができるので、明るく高品質の画
像表示を実現できると同時に垂直ドライブ回路の負荷を
軽減でき、また、階調数が増えても回路規模と消費電力
の増加を抑えて低コストな画像表示装置を実現できると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態による画像表示装置のブ
ロック図。
【図２】実施例１の駆動ダイアグラムを説明するための
説明図。
【図３】実施例１の垂直ドライバの構成図。
【図４】実施例１の垂直ドライバの制御波形図。
【図５】実施例１の水平ドライバの構成図。
【図６】実施例１の水平ドライバの制御波形図。
【図７】実施例３による６ビット階調表示の駆動ダイア
グラムを示す説明図。
【図８】実施例３による６ビット階調表示の垂直ドライ
バの構成図。
【図９】実施例３による６ビット階調表示の水平ドライ
バの構成図。
【図１０】実施例４による８ビット階調表示の駆動ダイ
アグラムを示す説明図。
【図１１】実施例４による８ビット階調表示の垂直ドラ
イバの構成図。
【図１２】実施例４による８ビット階調表示の水平ドラ
イバの構成図。
【図１３】実施例５による１０ビット階調表示の駆動ダ
イアグラム示す説明図。
【図１４】実施例５による１０ビット階調表示の垂直ド
ライバの構成図。
【図１５】実施例６による１０ビット階調表示の水平ド
ライバの構成図。
【図１６】実施例７によるフレーム期間中に非表示期間
を有する１０ビット階調表示の駆動ダイアグラムを示す
説明図。
【図１７】実施例７による垂直ドライバの構成図。
【図１８】実施例７による水平ドライバの構成図。
【図１９】実施例７による垂直ドライバ及び水平ドライ
バに印加する駆動波形図。
【図２０】本発明の他の実施の形態による画像表示装置
のブロック図。
【図２１】従来例による有機ＬＥＤの画素および駆動方
法を示す説明図。
【図２２】従来例による有機ＬＥＤのデジタル駆動ダイ
アグラムを示す説明図。
【図２３】垂直走査多重化の駆動ダイアグラムを示す説
明図。
【符号の説明】
１…画像信号入力端子、２…Ａ／Ｄ変換器、３…メモ
リ、４…垂直走査パルス発生回路、５…水平走査パルス
発生回路、６…垂直ドライバ、７…水平ドライバ、８…
アクティブマトリクス有機ＬＥＤパネル、９…制御回
路、１０…入力切替器、１１…表示部、１２…シフトレ
ジスタ、１３…論理演算回路、１５…ラッチ回路。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/14 33/14 Ａ (72)発明者 佐藤 敏浩 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 三上 佳朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 3K007 AB02 AB05 AB18 BA06 DA01 DB03 EB00 GA02 GA04 5C080 AA06 BB05 DD26 EE29 FF07 JJ02 JJ03 JJ04

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ビット数ｍのデジタルデータの画像信号
    をビット数ｍにより定まる階調数で多階調表示する画像
    表示装置であって、 マトリクス上に配列された画素内にデータ保持機能を保
    有し、保持したデータに従って表示する表示部と、前記
    表示部を構成するマトリクス状の表示素子を行毎に順次
    選択走査する垂直ドライブ回路と、垂直ドライブ回路に
    より選択された行の表示素子に対し、表示すべき画像信
    号のデジタルデータに応じてあらかじめ割り当てられた
    ２値の電圧の中から電圧を書き込む水平ドライブ回路
    と、前記水平、垂直ドライブ回路をして、表示すべき前
    記画像信号に同期し、１フレーム期間において少なくと
    もｍ回各表示画素を選択走査せしめることにより多階調
    表示する画像表示装置において、 前記垂直ドライブ回路は、ｎ＜ｍであるｎ個の順序回路
    とその出力の論理演算回路とからなり、前記順序回路の
    入力が最終段から出力されるまでの期間が１フレーム期
    間の１／２以下であり、かつ前記ｎ個の前記順序回路の
    少なくとも一つの入力が複数の入力系統を切り替えて用
    いることを特徴とする画像表示装置。
  2. 【請求項２】 ビット数ｍのデジタルデータの画像信号
    をビット数ｍにより定まる階調数で多階調表示する画像
    表示装置であって、 マトリクス上に配列された画素内にデータ保持機能を保
    有し、保持したデータに従って表示する表示部と、前記
    表示部を構成するマトリクス状の表示素子を行毎に順次
    選択走査する垂直ドライブ回路と、垂直ドライブ回路に
    より選択された行の表示素子に対し、表示すべき画像信
    号のデジタルデータに応じてあらかじめ割り当てられた
    ２値の電圧のなかから電圧を書き込む水平ドライブ回路
    と、表示すべき画像信号のデータビットに応じてあらか
    じめ表示期間が、前記水平、垂直ドライブ回路をして、
    表示すべき前記画像信号に同期し、１フレーム期間にお
    いて少なくともｍ回各表示画素を選択走査せしめ、かつ
    表示すべき画像信号のデータビットに応じてあらかじめ
    表示期間が定められていることにより多階調表示する画
    像表示装置において、 前記垂直ドライブ回路は、ｎ＜ｍであるｎ個の順序回路
    とその出力の論理演算回路とからなり、前記順序回路の
    入力が最終段から出力されるまでの期間が連続して入力
    される任意のｎビットの表示期間の総和の最小値よりも
    短く、そのうち少なくとも一つの前記順序回路の入力が
    複数の入力系統を切り替えて用いることを特徴とする画
    像表示装置。
  3. 【請求項３】 請求項２において、 前記順序回路の入力が該順序回路の最終段から出力され
    るまでの期間よりも、最大重み付けビットの発光期間が
    長い場合には、その発光期間を２分して１フレーム期間
    において２度に分けて入力することを特徴とする画像表
    示装置。
  4. 【請求項４】 請求項１から３のいずれかにおいて、 前期垂直ドライブ回路は各フレーム期間に、前記画像信
    号のデジタルデータと対応しない走査パルスを発生さ
    せ、該走査パルスによって選択走査される行に対して、
    前記水平ドライブ回路からのデータをすべて非表示とす
    ることを特徴とする画像表示装置。
  5. 【請求項５】 ビット数ｍのデジタルデータの画像信号
    をビット数ｍにより定まる階調数で多階調表示する画像
    表示装置であって、 マトリクス上に配列された画素内にデータ保持機能を保
    有し、保持したデータに従って表示する表示部と、前記
    表示部を構成するマトリクス状の表示素子を行毎に順次
    選択走査する垂直ドライブ回路と、垂直ドライブ回路に
    より選択された行の表示素子に対し、表示すべき画像信
    号のデジタルデータに応じてあらかじめ割り当てられた
    ２値の電圧のなかから電圧を書き込む水平ドライブ回路
    と、前記垂直、水平ドライブ回路をして、表示すべき前
    記画像信号に同期して、１フレーム期間において少なく
    ともｍ回各表示画素を選択走査せしめることにより多階
    調表示する画像表示装置において、 前記垂直ドライブ回路によって選択走査される行に同期
    して、前記水平ドライブ回路は、ｎ＜ｍであるｎ個のラ
    インデータラッチ回路からなり、該データラッチ回路の
    ビット毎の出力と水平走査期間を分割する制御信号との
    積からなる論理信号を順次加えた結果に応じて前記表示
    素子の表示信号を出力し、かつ該ラインデータラッチ回
    路のうち少なくとも一つの入力は複数のビットデータ信
    号を切り替えて入力することを特徴とする画像表示装
    置。
  6. 【請求項６】 請求項１から５のいずれかにおいて、 前記垂直ドライブ回路は、ビット毎に順序回路とその出
    力の論理演算結果と水平走査期間を分割する制御信号と
    の積からなる論理信号を順次加えた結果に応じて、前記
    アクティブマトリクスの垂直走査線に加える電圧を規定
    することを特徴とする画像表示装置。
  7. 【請求項７】 請求項１から６のいずれかにおいて、 前記表示素子は、前記アクティブマトリクスの垂直走査
    線にゲートを、水平走査線にドレインを接続された第一
    の薄膜トランジスタと、該第一の薄膜トランジスタのソ
    ースに第二の薄膜トランジスタのゲートと蓄積容量の電
    極が接続され、該第二の薄膜トランジスタに有機ＬＥＤ
    が接続され、画像信号が前記蓄積容量に保持される期間
    は、前記有機ＬＥＤに電流が流れ続けることにより表示
    状態が保持されることを特徴とする画像表示装置。
  8. 【請求項８】 請求項１から７のいずれかにおいて、 前記垂直ドライブ回路および水平ドライブ回路は、アク
    ティブマトリクス基板上に薄膜トランジスタにより構成
    されていることを特徴とする画像表示装置。
  9. 【請求項９】 基板上に表示部及び駆動回路部を形成
    し、ビット数ｍのデジタルデータの画像信号をビット数
    ｍにより定まる階調数で多階調表示する画像表示装置に
    おいて、 前記駆動回路部は垂直ドライブ回路と水平ドライブ回路
    を有しており、前記垂直ドライブ回路はｎ＜ｍであるｎ
    個の順序回路と、該順序回路のそれぞれの出力側に接続
    された論理演算を有し、前記順序回路の少なくとも一つ
    は、１フレーム期間中に複数の入力があることを特徴と
    する画像表示装置。
  10. 【請求項１０】 基板上に表示部及び駆動回路部を形成
    し、ビット数ｍのデジタルデータの画像信号をビット数
    ｍにより定まる階調数で多階調表示する画像表示装置に
    おいて、 前記駆動回路部は垂直ドライブ回路と水平ドライブ回路
    を有しており、前記水平ドライブ回路はｎ＜ｍであるｎ
    個のラインデータラッチ回路を有し、該ラインデータラ
    ッチ回路の少なくとも一つには複数のビットデータが入
    力され、該ラインデータラッチ回路のビット毎の出力と
    水平走査期間を分割する制御信号との積を有する論理信
    号を順次加えた結果に応じて前記表示部を制御すること
    を特徴とする画像表示装置。
  11. 【請求項１１】 請求項１から１０のいずれかにおい
    て、 ６ビットのデジタルデータの画像信号を１フレームの中
    で各ビットに応じて重み付けされた表示期間を制御して
    多階調表示するものであって、 前記垂直ドライブ回路は３個の順序回路と、該順序回路
    のそれぞれの出力側に接続された論理演算を有し、重み
    付けが最大ビットの発光期間を２分して１フレーム中に
    少なくとも７回各表示画素を選択走査し、かつ連続して
    入力される任意の３ビットの発光期間の総和の最小値
    が、前記順序回路の入力が該順序回路の最終段から出力
    されるまでの期間より大きくなるようにビットデータの
    入力順が定められることを特徴とする画像表示装置。
  12. 【請求項１２】 請求項１から１０のいずれかにおい
    て、 ８ビットのデジタルデータの画像信号を１フレームの中
    で各ビットに応じて重み付けされた表示期間を制御して
    多階調表示するものであって、 前記垂直ドライブ回路は３個の順序回路と、該順序回路
    のそれぞれの出力側に接続された論理演算を有し、重み
    付けが最大ビットの発光期間を２分して１フレーム中に
    ９回各表示画素を選択走査し、かつ連続して入力される
    任意の３ビットの発光期間の総和の最小値が、前記順序
    回路の入力が該順序回路の最終段から出力されるまでの
    期間より大きくなるようにビットデータの入力順が定め
    られることを特徴とする画像表示装置。
  13. 【請求項１３】 デジタルデータの画像信号を多階調表
    示する画像表示装置において、 デジタル画像信号入力を少なくとも１フレーム分保持す
    るためのメモリと、 マトリクス上に配列された画素内にデータ保持機能を保
    有し、保持したデータに従って表示する表示部と、 前記表示部を構成するマトリクス状の表示素子を行毎に
    順次選択走査する垂直ドライブ回路と、 前記垂直ドライブ回路により選択された行の表示素子に
    対し、表示すべき画像信号のデジタルデータに応じてあ
    らかじめ割り当てられた２値の電圧のなかから電圧を書
    き込む水平ドライブ回路と、 前記水平、垂直ドライブ回路をそれぞれ駆動するための
    走査パルスを発生するためのパルス発生回路と、 垂直走査パルス及び前記メモリから出力される画像デー
    タを、それぞれ前記垂直ドライブ回路と前記水平ドライ
    ブ回路に入力するときに、ビット毎に選択切替するため
    のビット選択回路と、 各走査パルスと前記メモリの出力が前記表示素子で同期
    するように制御する制御回路とで構成されることを特徴
    とする画像表示装置。
  14. 【請求項１４】 請求項１３において、 前記表示部と、前記垂直ドライブ回路と、前記水平ドラ
    イブ回路が同一基板上に構成されることを特徴とする画
    像表示装置。
  15. 【請求項１５】 デジタルデータの画像信号を多階調表
    示する画像表示装置において、 デジタル画像信号入力を少なくとも１フレーム分保持
    し、かつ任意の１ビットデータを出力する機能を持つメ
    モリと、 マトリクス上に配列された画素内にデータ保持機能を保
    有し、保持したデータに従って表示する表示部と、 前記表示部を構成するマトリクス状の表示素子を行毎に
    順次選択走査する垂直ドライブ回路と、 前記垂直ドライブ回路により選択された行の表示素子に
    対し、表示すべき画像信号のデジタルデータに応じてあ
    らかじめ割り当てられた２値の電圧のなかから電圧を書
    き込む水平ドライブ回路と、 前記垂直、水平ドライブ回路をそれぞれ駆動するための
    走査パルスを発生するためのパルス発生回路と、 垂直走査パルス及び前記メモリから出力される画像デー
    タを、それぞれ前記垂直ドライブ回路と前記水平ドライ
    ブ回路に入力するときに、ビット毎に選択切替するため
    のビット選択回路と前記垂直ドライブ回路及び前記水平
    ドライブ回路と同一基板上にあって、走査パルスと前記
    メモリの出力とが表示素子で同期するように制御する制
    御回路を含んで構成されることを特徴とする画像表示装
    置。
JP2001098862A 2001-03-30 2001-03-30 画像表示装置 Expired - Fee Related JP3862966B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001098862A JP3862966B2 (ja) 2001-03-30 2001-03-30 画像表示装置
TW090121060A TW529000B (en) 2001-03-30 2001-08-27 Image display apparatus
US09/938,541 US6885385B2 (en) 2001-03-30 2001-08-27 Image display apparatus
KR10-2001-0052392A KR100444917B1 (ko) 2001-03-30 2001-08-29 화상 표시 장치
CNB011338792A CN1178188C (zh) 2001-03-30 2001-08-30 图象显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098862A JP3862966B2 (ja) 2001-03-30 2001-03-30 画像表示装置

Publications (2)

Publication Number Publication Date
JP2002297094A true JP2002297094A (ja) 2002-10-09
JP3862966B2 JP3862966B2 (ja) 2006-12-27

Family

ID=18952472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098862A Expired - Fee Related JP3862966B2 (ja) 2001-03-30 2001-03-30 画像表示装置

Country Status (5)

Country Link
US (1) US6885385B2 (ja)
JP (1) JP3862966B2 (ja)
KR (1) KR100444917B1 (ja)
CN (1) CN1178188C (ja)
TW (1) TW529000B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173418A (ja) * 2003-12-15 2005-06-30 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2007213038A (ja) * 2006-01-13 2007-08-23 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
JP2008170749A (ja) * 2007-01-12 2008-07-24 Semiconductor Energy Lab Co Ltd 表示装置
EP2264690A1 (en) 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US8044949B2 (en) 2005-05-02 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus for displaying images
US8519988B2 (en) 2005-06-13 2013-08-27 Sharp Kabushiki Kaisha Display device and drive control device thereof, scan signal line driving method, and drive circuit
US8570266B2 (en) 2004-12-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus using the same
JP2014186083A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 表示装置のラッチ回路、表示装置及び電子機器
US9165505B2 (en) 2006-01-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electoric device having the same
JP2017161936A (ja) * 2017-05-25 2017-09-14 セイコーエプソン株式会社 表示装置のラッチ回路、表示装置及び電子機器
JP2020154230A (ja) * 2019-03-22 2020-09-24 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4628650B2 (ja) * 2003-03-17 2011-02-09 株式会社日立製作所 表示装置およびその駆動方法
US7151521B2 (en) * 2003-03-31 2006-12-19 Intel Corporation Methods and apparatus for driving pixels in a microdisplay
KR100570976B1 (ko) * 2003-10-06 2006-04-13 삼성에스디아이 주식회사 필드순차구동방식의 액정표시장치
JP4749687B2 (ja) * 2004-07-30 2011-08-17 シャープ株式会社 表示装置
JP4958392B2 (ja) * 2004-08-11 2012-06-20 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US7852298B2 (en) 2005-06-08 2010-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
EP1788548A1 (en) * 2005-11-16 2007-05-23 Deutsche Thomson-Brandt Gmbh Display method in an active matrix display device
EP2458579B1 (en) 2006-01-09 2017-09-20 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US20070229408A1 (en) * 2006-03-31 2007-10-04 Eastman Kodak Company Active matrix display device
CN104299566B (zh) 2008-04-18 2017-11-10 伊格尼斯创新公司 用于发光器件显示器的系统和驱动方法
CA2637343A1 (en) * 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8130182B2 (en) * 2008-12-18 2012-03-06 Global Oled Technology Llc Digital-drive electroluminescent display with aging compensation
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9881587B2 (en) 2011-05-28 2018-01-30 Ignis Innovation Inc. Systems and methods for operating pixels in a display to mitigate image flicker
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145693A (ja) * 1987-12-02 1989-06-07 Fujitsu Ltd マトリクス型ディスプレイのデータドライバ
JPH06130910A (ja) * 1992-07-07 1994-05-13 Seiko Epson Corp マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH09127906A (ja) * 1995-11-06 1997-05-16 Sharp Corp マトリックス型表示装置およびその駆動方法
JPH10214060A (ja) * 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JP2954329B2 (ja) * 1990-11-21 1999-09-27 株式会社日立製作所 多階調画像表示装置
JP2000112426A (ja) * 1998-10-06 2000-04-21 Sharp Corp 表示装置の動作方法
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001067018A (ja) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置およびその駆動方法並びに電子装置
JP2001166730A (ja) * 1999-12-09 2001-06-22 Seiko Epson Corp 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2002215092A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478386B1 (en) * 1990-09-28 1995-12-13 Sharp Kabushiki Kaisha Drive circuit for a display apparatus
JPH06282243A (ja) * 1993-03-29 1994-10-07 Pioneer Electron Corp プラズマディスプレイパネルの駆動装置
US5703617A (en) * 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
JP3390239B2 (ja) * 1994-01-11 2003-03-24 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3056085B2 (ja) * 1996-08-20 2000-06-26 日本電気株式会社 マトリクス型液晶表示装置の駆動回路
JPH11175027A (ja) * 1997-12-08 1999-07-02 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP3129271B2 (ja) * 1998-01-14 2001-01-29 日本電気株式会社 ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
JP3627536B2 (ja) * 1998-10-16 2005-03-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
JP4345135B2 (ja) * 1999-05-28 2009-10-14 ソニー株式会社 表示装置及びその駆動方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145693A (ja) * 1987-12-02 1989-06-07 Fujitsu Ltd マトリクス型ディスプレイのデータドライバ
JP2954329B2 (ja) * 1990-11-21 1999-09-27 株式会社日立製作所 多階調画像表示装置
JPH06130910A (ja) * 1992-07-07 1994-05-13 Seiko Epson Corp マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH09127906A (ja) * 1995-11-06 1997-05-16 Sharp Corp マトリックス型表示装置およびその駆動方法
JPH10214060A (ja) * 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
JP2000112426A (ja) * 1998-10-06 2000-04-21 Sharp Corp 表示装置の動作方法
JP2000276108A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
JP2001067018A (ja) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置およびその駆動方法並びに電子装置
JP2001005426A (ja) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び電子装置
JP2001166730A (ja) * 1999-12-09 2001-06-22 Seiko Epson Corp 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器
JP2002215092A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 画像表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173418A (ja) * 2003-12-15 2005-06-30 Tohoku Pioneer Corp 発光表示パネルの駆動装置
US8570266B2 (en) 2004-12-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus using the same
US8044949B2 (en) 2005-05-02 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus for displaying images
EP2264690A1 (en) 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
US8519988B2 (en) 2005-06-13 2013-08-27 Sharp Kabushiki Kaisha Display device and drive control device thereof, scan signal line driving method, and drive circuit
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US8525763B2 (en) 2005-08-26 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP2007213038A (ja) * 2006-01-13 2007-08-23 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器
US9165505B2 (en) 2006-01-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electoric device having the same
JP2008170749A (ja) * 2007-01-12 2008-07-24 Semiconductor Energy Lab Co Ltd 表示装置
US8643583B2 (en) 2007-01-12 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US9171492B2 (en) 2007-01-12 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US9734802B2 (en) 2007-01-12 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014186083A (ja) * 2013-03-22 2014-10-02 Seiko Epson Corp 表示装置のラッチ回路、表示装置及び電子機器
JP2017161936A (ja) * 2017-05-25 2017-09-14 セイコーエプソン株式会社 表示装置のラッチ回路、表示装置及び電子機器
JP2020154230A (ja) * 2019-03-22 2020-09-24 株式会社Ｊｖｃケンウッド 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
US20020140712A1 (en) 2002-10-03
TW529000B (en) 2003-04-21
CN1178188C (zh) 2004-12-01
CN1379382A (zh) 2002-11-13
JP3862966B2 (ja) 2006-12-27
KR100444917B1 (ko) 2004-08-23
US6885385B2 (en) 2005-04-26
KR20020077006A (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
JP3862966B2 (ja) 画像表示装置
JP3812340B2 (ja) 画像表示装置
JP3277106B2 (ja) 表示装置の駆動装置
KR101681245B1 (ko) 픽셀 회로 및 디스플레이 디바이스
JP2011100141A (ja) アクティブマトリクス型表示装置
JP4395921B2 (ja) 表示装置及びその駆動方法
JP2003271099A (ja) 表示装置および表示装置の駆動方法
WO2005116971A1 (en) Active matrix display device
JP5244402B2 (ja) 液晶表示装置
CN103021310A (zh) 显示装置、驱动电路、驱动方法及电子设备
JP4968857B2 (ja) 画素駆動装置及び画素駆動方法
US20060082525A1 (en) Drive device for light-emitting display panel and electronic machine on which the device is mounted
WO2006020511A1 (en) Emissive dislay device driven in subfield mode and having precharge circuit
JP2003167556A (ja) マトリックス型表示装置、その駆動制御装置及び駆動制御方法
JP3675113B2 (ja) 表示装置
JP4604455B2 (ja) 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004163774A (ja) 表示装置および表示装置の駆動方法
JP4290444B2 (ja) 表示装置
JP4788819B2 (ja) 電気光学装置および電子機器
JP2009053576A (ja) アクティブマトリクス型表示装置
JP4397576B2 (ja) 表示装置の駆動方法
JP4311085B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2008310014A (ja) アクティブマトリクス型表示装置
JP4788095B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2004126626A (ja) 多階調表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees