CN1178188C - 图象显示器 - Google Patents

Abstract

提供了一种图象显示器，其具有显示部，在矩阵上排列的象素内保有数据保持的功能，根据保持的数据进行显示；垂直驱动电路，对构成显示部的矩阵状显示器以每行按顺序作选择性扫描；以及水平驱动电路，对于由垂直驱动电路选择的行显示器件，根据应显示的图象信号数字数据，从预先分配的二进制电压中写入电压，并利用水平、垂直驱动电路，与应显示的图象信号同步，在1帧期间至少m次对各显示象素进行选择性操作，以此进行多色调显示，垂直驱动电路由满足n＜m的n个顺序电路和其输出的逻辑运算电路组成，顺序电路的输入从最后级输出为止的期间为1帧期间的1/2以下，并且，n个顺序电路的至少一个的输入是切换多个输入系统而使用。

Description

图象显示器

                           技术领域

本发明涉及有源矩阵型图象显示器，尤其是有关在某选择期间写入的信号电压在该选择期间以外也能保持，利用其信号电压控制显示器件光电特性的图象显示器，更具体来说，上述信号电压为2进制，通过根据应显示的图象信号电平控制其信号电压保持期间，进行图象多色调显示的图象显示器。

                           背景技术

近年来，随着高度信息化社会的到来，个人电脑、便携信息终端、信息通信机或这些的组合制品的需要量大增。在这些制品中，薄、轻、高速响应的显示器最佳，使用自发光型有机LED器件(OLED)等的显示器。

已有的有机LED显示器的象素为如图21A、图21B所示。在图21A中，在栅线22和数据线21的各交点上连接第一薄膜晶体管(TFT)Tsw23，在其上连接存储数据的电容Cs25、控制在有机LED26上流过的电流的第二薄膜晶体管Tdr24。

驱动这些的波形如图21B所示。将对应于数据信号Vsig28的电压，通过根据栅电压Vgh29而导通的第一TFT晶体管施加在第二TFT的栅极上。通过该第二TFT栅极上施加的信号电压确定第二TFT的导电率，在电流供给线27上施加的电压Vdd在TFT和作为负载元件的有机LED之间分压，从而决定在有机LED元件上流过的电流。其中，在Vsig模拟地采取多值的构成中，要求第二TFT特性在显示器的整个显示区域为均匀的。然而，用非单晶硅构成有源层的TFT电气特性的非均匀性是难于满足上述要求。

为解决上述问题，提出了数字驱动方式，把第二TFT作为开关使用，把在有机LED元件上流过的电流作为开和关的二进制。色调显示是通过控制流过电流的时间来实现。作为公知技术例子公开在特开平10-214060中。

图22表示其驱动图。该图的纵轴是垂直方向扫描线的位置，横轴是时间，表示1帧。上述公知例的驱动中，把1帧期间分成4个子帧，在各子帧内设置具有公共长度的垂直扫描期间，和利用子帧使长度加权为1、2、…、2⁴＝64的发光期间。

如上所述，若根据分离垂直扫描期间和发光期间的方式，那么，由于如文字所述，垂直扫描期间是不能在发光中使用，所以，1帧所占的发光时间缩短。为了确保发光时间，必须缩短垂直扫描期间。然而，大体上由于只是垂直扫描期间/垂直扫描线数m间才成为Tsw的导通时间，所以若考虑有源矩阵中固有的布线电容、电阻等，那么为了确保该导通时间，必需充分大的垂直扫描期间。例如，在8子帧显示的情况下，设定每一帧约1ms的垂直扫描期间。在该情况下，发光中所使用的时间除为约8ms和1帧的一半外，1垂直扫描通常要求约16倍速。

为了解决该问题，使垂直扫描多路化，只要使垂直扫描和发光同时进行就行。这时的驱动图如图23所示。图23表示3比特的驱动例子，表示进行3个垂直扫描及显示的情况。该驱动法的基本概念提示在电视学会图象显示系统研究会资料11-4「AC形等离子显示的中间色调动画显示」(1973年3月12日)，和将此应用于有源矩阵液晶中的专利第2954329号中。但是，使该垂直多路化的驱动法具体结构未弄清楚。

并且，通常在使用数字数据作高清晰、多色调显示的情况下，根据数据数量的增加，必需使驱动电路的工作速度高速化，同时，驱动电路的电路规模也加大。因此，使用数字数据推进高清晰、多色调化时有功耗增大的问题，由此要求降低功耗。

而且，问题是在把显示期间分割成若干子帧，对每一个帧的开·关显示作控制的方法中，如电视进行动画显示的情况下，在连续的帧之间混入数据，使动画图象的画面质量降低。

                        发明内容

本发明目的在于提供一种图象显示器，其具有用数字驱动来进行高清晰度图象显示的结构，并且，具有即使增加色调数也能减少能抑制功耗的增加的电路规模的结构。还在于提供一种图象显示器，通常设置非显示子帧，使得即使显示动画图象也不使图象质量变坏。

为达到上述目的本发明实现如下结构，在有源矩阵方式的图象显示器中，作多路垂直扫描，并在显示期间和垂直扫描期间同时进行，从而作高画质数字驱动显示。

在本发明中，对于比特数m的数字数据，在n＜m的n个顺序电路上施加所述多比特数字数据，按照这些输出的逻辑运算结果，作为规定垂直扫描线一段的电压状态的构成，使这些多路化，并且，所述顺序电路中的至少一个切换并输入多个比特数据，和/或，n个行锁存器上并行施加数字数据，使这些与上述多路化的垂直扫描同步输出，并且，使所述行锁存器的至少一个切换并输入多个彼特数据。

以此抑制电路规模，降低功耗，同时可实现m比特色调显示。

               附图说明

图1是本发明一实施例的图象显示器的方框图；

图2A、图2B是说明实施例1的驱动图的说明图；

图3是实施例1的垂直驱动器的结构图；

图4A、4B、4C是实施例1的垂直驱动器控制波形图；

图5是实施例1的水平驱动器的构成图；

图6A、6B、6C是实施例1的水平驱动器的控制波形图；

图7A、7B是表示实施例3的6比特色调显示驱动图表的说明图；

图8是实施例3的6比特色调显示的垂直驱动器结构图；

图9是实施例3的6比特色调显示的水平驱动器结构图；

图10A、10B是表示实施例4的8比特色调显示的驱动图表的说明图；

图11表示实施例4的8比特色调显示的垂直驱动器的结构图；

图12表示实施例4的8比特色调显示的水平驱动器的结构图；

图13A、13B表示实施例5的10比特色调显示的驱动图表的说明图；

图14是实施例5的10比特色调显示的垂直驱动器结构图；

图15是实施例6的10比特色调显示的水平驱动器结构图；

图16A、16B是表示实施例7的帧期间中具有非显示期间的10比特色调显示的驱动图表的说明图；

图17是实施例7的垂直驱动器的结构图；

图18是实施例7的水平驱动器的结构图；

图19A、19B是在实施例7的垂直驱动器及水平驱动器上施加的驱动波形图；

图20是本发明其他实施例的图象显示器的方框图；

图21A、21B是表示现有技术的有机LED象素和驱动方法的说明图；

图22是表示现有技术的有机LED数字驱动图表的说明图；

图23是表示垂直扫描多路化的驱动图表的说明图。

                   具体实施方式

下面用附图说明本发明多个实施例。

实施例1

图1是第1实施例的图象显示器的主要部分的方框图。图象显示器组成包括：图象信号输入端子1、A/D变换器2、存储器3、垂直扫描脉冲发生电路4、水平脉冲发生电路5、垂直驱动器6、水平驱动器7、有源矩阵有机LED面板8、控制电路9、输入切换器10。而且，将在输入部具有输入切换器10-1的垂直驱动器6，同样在输入部具有输入选择切换器10-2的水平驱动器7，有源矩阵有机LED面板8归纳称为显示部11。显示部11作成在同一衬底上的TFT驱动的结构。

下面说明方框图的工作。在控制电路9中，形成与输入图象信号同步的各种控制信号，供给各电路。在垂直扫描脉冲发生电路4中，根据来自控制电路9的控制信号，产生用于沿有机LED面板8垂直扫描的脉冲，经输入切换器10-1通过垂直驱动器6沿有机LED面板8扫描。在水平扫描脉冲发生电路5中，与来自控制电路9的控制信号同步，经输入切换器10-2取入存储器3的每比特的图象信号，形成在水平方向排列的显示象素的写入脉冲。该写入脉冲通过水平驱动器7与垂直扫描定时一致地施加在有机LED面板8上。

在显示部11中，对于用垂直驱动器6选择的行象素，对应于把图象信号作A/D变换而得到的数字数据的各比特的、规定二进制电压通过水平驱动器7被输出，将其规定的电压写入到各象素上。作为在显示部11的有源矩阵有机LED面板，具有水平320象素、垂直240象素的显示区域。

在以上的驱动中，为了显示色调，只要进行如图2A、2B所示的多路化垂直扫描就行。图2A是图象信号为6比特的数字数据的情况。规定从最下位比特(LSB)到最上位比特(MSB)为b0、b1、b2、b3、b4、b5。这时，与每比特对应分别沿实线L0、L1、L2、L3、L4、L5以错开相位的形式扫描，作时分扫描也行。这里，如果将各比特垂直扫描期间规定为帧期间的1/2以下，那么，作为MSB的b5扫描期间与下位比特的b0或b1扫描期间完全不重叠。

在图2B中，表示在与如2A同时间轴中，每比特的数据向板上输出的状态。在为多路垂直扫描而设置每比特的处理电路时，各比特处理电路BCn对BC0～5的每个用b0～b5的框来表示输出用于显示的数据的期间。如果垂直扫描期间短，那么如图所示，将从BC5输出的b5的数据从在同步期间没有输出数据的BC1中输出也没有问题。从而，例如，即便使b5和b1数据使用同样的输出电路输出，由于按照数字数据而控制在各象素中的有机LED的发光时间，所以6比特情况下也可作64色调的显示。

图3表示垂直驱动器6的结构。在该结构例子中，对每比特相加垂直扫描控制信号，在b5、b1使用公共输出电路。这里，比数据比特数少的5系统移位寄存器12-0、12-1、12-2、12-3、12-4的每个，根据启动脉冲G0st、G2st、G3st、G4st，及通过选择开关而切换的G5st或G1st，开始移位动作。将这些移位寄存器的输出输入到逻辑运算电路13-0、13-1、13-2、13-3、13-4，将各逻辑运算电路的输出与色调控制信号GDE0、GDE1、GDE2、GDE3、GDE4的控制信号按各比特作积和，施加在最终输出而成为高电平时与垂直扫描线G1、G2、…、G240连接的TFT、Tsw导通的信号Vgh。

图4A、4B、4C是在这样构成的垂直驱动器上施加的控制动作波形的图。如图4A所示，时刻t＝0时启动脉冲G0st成为1H期间导通(1H为水平扫描期间)。这以后，设置b0的发光期间1L(1L用显示色调数分割帧期间的期间：6比特为约1/63帧期间，并且规定1H的整数倍，这里，设定1L＝9H。这时帧期间成为63L+6H＝573H。)，t＝10H时启动脉冲G1st导通，其后，设置期间2L＝18H，在t＝29H时启动脉冲G2st导通，再设置4L＝36H，在t＝66H时启动脉冲G3st导通，再设置8L＝72H，在t＝139H时启动脉冲G4st导通，再设置16L＝144H，在t＝284H时启动脉冲G5st导通。在这些启动脉冲间的期间分别在显示中使用。

如图4B所示，GDE0、GDE1、GDE2、GDE3、GDE4是按这种顺序以等间隔来分割1H期间的脉冲串。如在图2A、图2B中，用t＝t0表示的时间，从BC0～BC4的各比特电路全部输出数据的情况下，只要把该脉冲串施加在图3构成的垂直驱动器上就行，而如在图2中的时刻t＝t1，在仅从BC1、BC3、BC4有输出存在的情况下，只要把图4C所示的脉冲串施加在图3构成的垂直驱动器上就行。

如果假设在比特处理电路BC1中作b1和b5切换，那么，在最初的垂直扫描线G1中，在时刻0、时刻10+(1/5)H、时刻29+(2/5)H、时刻66+(3/5)H、时刻139+(4/5)H、时刻284+(1/5)H的每个中，施加只是在期间约H/5导通TFT的电压Vgh。设定如上所述垂直扫描期间是帧期间的1/2以下的240H，那么，由于从G1st到G5st和从G5st到G1st的间隔分别为274H和298H，所以即使同样的移位寄存器12-1和逻辑运算电路13-1被公共所有，也不会有时间的重叠。并且，由于以比特数分割1H，所以在同样时刻与多个垂直扫描线连接的TFT导通，信号不会相互混杂。

上述构成的垂直驱动器，如果把移位寄存器和逻辑运算电路部以及积和部作为单位而追加，那么，垂直方向的布线不会逐渐增大的情况下容易地增加显示比特数。另一方面，通过象如上构成来切换输入，利用在同一输出电路上处理多比特，从而相对于数字数据比特数的增加，可抑制电路规模的增加。而且，发光时间总和大体可使用1帧期间，可提高发光效率。

图5表示水平驱动器7的结构。水平驱动器7按1系统的移位寄存器和每比特，设置锁存电路14-0、14-1、14-2、14-3、14-4，使这些输出和数据输出控制信号DDE0、DDE1、DDE2、DDE3、DDE4依次积和而构成。锁存电路14-1的输入上设置选择开关，切换使用数据总线DB1和DB5。

图6A、6B、6C表示基本驱动波形。参照图6A，在数据总线DB0、DB1、DB2、DB3、DB4上，并行输出从存储在帧存储器中的图象数据中根据需要而取出的最大5比特图象数据，输入到各锁存电路15。该数据输入在1H期间内与位移寄存器输出同步，重复水平方向象素数320次。然后，根据数据锁存信号DL存储在锁存电路内的行存储器中。在下一个1H期间内，DDE0、DDE1、DDE2、DDE3、DDE4依次导通，在数据线上施加根据数字数据的高电平电压Vdh，低电平电压Vd1。给该数据线的电压施加的定时与上述的垂直扫描定时一致。

从而，在图2A、2B中，如用t＝t1表示的时刻，在仅仅输出5比特中的3比特的情况下，如与图4C一样，施加如图6C的脉冲串。以此，其构成使得，最下位比特的数据产生的Vdh的施加是保持1L＝9H，最上位比特的数据产生的Vdh的施加是保持32L＝288H。在图2A、2B中，用t＝t0表示的时刻如图6B所示，对于具有所有比特输出，用t＝t1表示的时刻中仅有5比特中的3比特。

如上所述，在显示部11中，有机LED中流过的电流被控制成开/关的二进制。即在象素的开关晶体管中，栅极信号Vgh处于与数据信号Vdh、Vd1以非饱和状态工作的关系，还有，在驱动器晶体管中，数据信号Vdh处于与向有机LED的电流供给线的施加电压Vdd以非饱和状态工作的关系。存储电容Cs在开关晶体管处于截止状态时，抑制驱动器晶体管的栅极电压变动，设定成不引起在有机LED中流过的电流变化产生的色调显示变化。

此外，本发明不仅限于上述实施例。象素内的TFT数量不仅限于2个，也可大于此。尽管展示了用TFT构成水平驱动器、垂直驱动器，但是，如果与有源矩阵部连接的部分是TFT，那么无损于本发明的效果。例如垂直驱动器的晶体管部分可用外加的集成电路。

并且，在上述中，尽管对有机LED显示器作了说明，但是，显示器件不仅限于发光器件，其驱动电路结构对于其他有源矩阵式的显示器，例如在使用高速开闭的液晶和电场放射器件(FED)的显示器中当然也都适用。

在作多路水平扫描的情况下，如上述垂直扫描期间Tvsc如果是帧期间Tfr的1/2以下，那么，数据输出期间不重叠的2个比特数据可在公共输出电路中处理，所以，从垂直驱动电路、水平驱动电路两者中可减少1比特的电路。

如上所述，在共有1比特数据并从垂直驱动电路减少顺序电路以及从水平驱动电路减少行锁存电路的情况下，在帧期间中，对于顺序电路或行锁存电路全部，实际上输入数据并利用电路的比例作为工作效率Rmv被定义成如(1)式。

Rmv＝Tvsc×m/(Tfr×n)    ……(1)

其中，m：输入比特数；n：垂直驱动器或水平驱动器的比特处理电路BC数。

(1)式中，在Tvsc/Tfr的比例Rvs为40％的情况下，工作效率成为Rmv＝Rvs×m/n＝40×6/5＝0.48，停留在48％。其原因是，在顺序电路/行锁存电路内，多比特中不共有的4比特的电路的工作效率都仅为40％。

当设想作为1H期间长度时，那么在多比特间不共有顺序电路或行锁存电路，在垂直扫描期间Tvsc和帧期间Tfr相等的情况下，在与实施例1相同的垂直方向上用240行构成的显示器的情况下，成为1H＝Tvsc/240＝Tfr/240，每1比特选择期间成为1H/6＝Tfr/(6×240)＝Tfr/1440。

另一方面，如实施例1，共有顺序电路或行锁存电路，在用5级电路处理6比特数据的情况下，如上所述，垂直扫描期间/帧期间的比率Rvs例如如果是40％，那么成为1H＝Tvsc/240＝0.4×Tfr/240＝Tfr/600，所以，每1比特的选择期间成为1H/5＝Tfr/(5×600)＝Tfr/3000，与在多比特中共有电路的情况比较，每1比特的选择期间成为(Tfr/1440)/(Tfr/3000)＝0.48，工作效率Rmv的比率缩短

从而，在实施例1中，尽管成功地减少了电路规模，但是，还用2倍的速度作驱动。工作速度一增加随之功耗也增加，所以希望尽可能降低工作速度。

象这样，为了进一步减少电路，尽管只要再缩短垂直扫期间就行，但是，1H期间也会缩短，TFT导通时间也降低，会成为图象质量降低的主要原因。为了避免这一点，必须一边减少电路规模，一边尽可能延长垂直扫描期间，把所述顺序电路或行锁存电路整体的工作效率Rmv提高。

下面，说明有关提高工作效率Rmv的程序。如前所述，工作效率由于是Rmv＝(垂直扫描期间)×(输入比特数m)/{(帧期间)×(顺序或行锁存电路的级数n)}，所以，使用比率Rvs＝(垂直扫描期间)/(帧期间)，可改写成如(2)式所示。

Rmv＝Rvs×m/n    ……(2)

由此，对于某输入比特数m，为了加大Rmv，只要加大Rvs，尽可能使顺序或行锁存电路级数n减少就行。在实施例2中说明这种方法。

实施例2

在如图2A、图2B的工作条件下，在某时间看时，对应于各比特数据，所述垂直驱动电路的顺序电路及其逻辑运算电路或所述水平驱动电路的行数据锁存电路的工作时间成为如图2B所示的数据利用时间。

在该例子中，在用纵向显示的线来表示的时刻中，由于使用5个比特数据，所以至少5个垂直驱动电路的顺序电路及其逻辑运算电路，或水平驱动电路的行数据锁存电路是必须的。即，在利用m(＞n)比特的数字数据来进行多色调显示的显示器中，当垂直驱动电路的顺序电路及其逻辑运算电路的个数为n个时，n最小值在帧期间中，与同时刻输入的比特数据个数最大值相等。

另一方面，定义垂直扫描期间Tvsc最大值如下。在m比特的图象数据的每个比特的帧内的发光期间t10，t11，……t1m决定了时，为了用n级顺序电路13以及行锁存电路15表示这一点，当某数据输入后，输入第n个数据时，所述某数据的垂直扫描期间Tvsc只要结束就行。在本发明的显示方式中，由于在帧期间中的多数适合于显示期间，所以在下面的论述中，规定忽略作为数据写入期间的水平选择期间1H。

某数据输入之后到第n个数据输入之前所经过的时间，与从某数据到第n+1的各比特中分配的发光时间总和相等，所以如果该值在平常比Tvsc更大，那么可用n级电路显示。

例如，设定帧期间为Tfr＝2^m-1L，m比特图象数据的每个比特的帧内的发光时间t10、t11，…，t1m的各个成为发光期间t1x(x＝1，2，…，m)＝2^x-1L时，在把数据比特的输入顺序规定为DB0，DBm，…，DB2、DBm-1时，从为了使对应发光期间t1x与上述数据比特的输入顺序一致而重新排列而成的顺序列中，求出所有由连续的任意n(＜m＝个组成的总和，当把其最大值定为Tvscmax时，如果为了满足垂直扫描期间Tvsc≤Tvscmax而规定垂直扫描期间Tvsc，则以比数据比特m小的数构成垂直驱动电路中的顺序电路级数n或水平驱动电路中的行锁存电路的级数n，并且，为了使驱动电路工作效率Rmv成为最大而决定垂直扫描期间Tvsc，从而可构成电路规模小且功耗少的图象显示器。

下面，在用3级顺序电路以及数据行锁存电路，对于6比特图象数据输入，构成垂直驱动电路以及水平驱动电路的图象显示器中，说明有关驱动电路的工作效率Rmv成为最大的图象数据的输入顺序的决定方法。

设帧期间为Tfr＝2^6-1L，当图象数据的每个比特的帧内的发光期间t10，t11，…，t16的各个用发光期间t1x(x＝1，2，…，6)＝2^x-1L决定时，与实施例1说明的同样数据输入顺序：0，1，2，3，4，5，0，1，2，3，4，5，…，每比特的发光期间以如下顺序排列：1L，2L，4L，8L，16L，32L，1L，2L，4L，8L，16L，32L，…。由此，如果在顺序中采取每3比特的发光期间之和，那么每3比特的发光期间的总和如下。

发光期间的总和成为：7L，14L，28L，56L，49L，35L，7L，14L，28L，56L，49L，35L，…，所以根据Tvscmax＝7L，工作效率Rmv＝7L/63L×6/3＝0.22，工作效率最大为22％。

为了提高工作效率，由于只要使每3比特的发光期间的总和的最小值变大就行，所以，只要变成发光期间短的比特尽可能不连续的顺序就行。若使得发光期间短的比特和发光期间长的比特交错，那么数据输入的顺序为：0，5，1，3，2，4，0，5，1，3，2，4，…，每比特的发光期间(tbx)为：1L，32L，2L，8L，4L，16L，1L，32L，2L，8L，4L，16L，…。

由于每3比特发光期间的总和为：35L，42L，14L，28L，21L，49L，35L，42L，…，所以根据Tvscmax＝14L，工作效率最大成为44％，比起使用实施例1的数据输入顺序的情况下要提高3倍。

实施例3

如上所述，以实施例2所示的顺序作数据的重新排列，在6比特的图象数据中，与使用实施例1的数据输入顺序的情况比较，工作效率提高2倍。然而，工作效率还在50％以下。下面说明工作效率进一步提高的程序。

如在实施例2所作的说明，为了以分别在垂直驱动器、水平驱动器上具有n级比特处理电路的结构来实现m比特图象数据，必须使垂直扫描期间Tvsc变成最小的连续的n比特发光期间的总和以下。

这里，如果设定连续的n比特的发光期间的总和为t1bn，那么t1bn意味着，某数据被输入到垂直驱动电路的顺序电路或水平驱动电路的数据行锁存电路之后，到下面的数据输入到所述顺序电路或数据行锁存电路为止的时间。从而，从t1bn减去垂直扫描期间Tvsc的期间为在前述的顺序电路或数据行锁存电路中没有数据输入的，即不使用电路的期间。因此，如果能够减小t1bn的最大值t1bnmax与Tvsc的差，那么，可提高电路的工作效率。由于是Tvsc＝t1bn的最小值t1bnmin，所以无非是使t1bnmin/t1bnmax加大。

在实施例2的情况下，是t1bn的最小值t1bnmin＝Tvscmax＝14L，与t1bnmax＝49L之差为3倍以上。其原因是，在发光期间为最长的比特5中，其发光期间tb5＝32L比t1bnmin大。即，在t1bn内，包括比特5的自身比t1bnmin大，所以顺序电路或数据行锁存电路的非使用期间变长，使电路的工作效率Rmv降低。因此，在发光期间为最长的比特的发光期间超过t1bnmin＝Tvscmax情况下，只要将其分为2部分，分2次输入就行。

图7A、7B、8、9表示应用所述方法，通过3个所述垂直驱动电路的顺序电路及其逻辑运算电路或所述水平驱动电路的行数据锁存电路来实现6比特数据的实施例。

图7A、7B表示对6比特数据，为了把最大加权比特分成两部分，将垂直扫描期间变长，提高电路的工作效率，而决定数据的输入顺序时的多路垂直扫描状态，和从此时的各比特处理电路输出的数据状态。

图8是用于实现图7A、7B工作的垂直驱动电路构成例子。图9是用于实现图7A、7B工作的水平驱动电路构成例子。如图7A、7B所示，在帧期间中，显示期间如果把最大b5分成两部分，那么工作效率Rmv＝77％，变成超过50％的值。

在该实施例中，对于6比特的数字数据，所述垂直驱动电路的顺序电路以及逻辑运算电路，或所述水平驱动电路的行数据锁存电路的个数只有一半的3比特，大幅度地减少电路规模，可大大减少功耗。由于6比特的色调显示是可能的，所以可作成PC等的图象显示器，提供良好显示。

而且，作为把发光期间最长的比特的发光期间分成两部分的方式，在上述中，虽然把32L等分成16L，但是，分开的2个发光期间没有必要是同样的长度，本发明的效果不局限于此。在上述例子中，为了进一步提高工作效率，勿庸置疑，分成17L和15L也行，这时的工作效率显示最大值81％的值。

实施例4

接着，用8比特数据说明工作效率成为最高的实施例。应用实施例3的方式，以分别在垂直驱动电路以及水平驱动电路上具有3级比特处理电路的结构来实现8比特数据的实施例展示在图10A、10B、图11、图12中。

图10A、10B表示对8比特数据，为了把最大加权比特(在图中为b7)分成两部分，将垂直扫描期间变长，提高电路的工作效率，而决定数据的输入顺序时的多路垂直扫描状态，和从此时的各比特处理电路输出的数据状态。图11表示用于实现图10A、10B工作的垂直驱动电路构成；图12表示水平驱动电路构成。

在该实施例中，电路规模与上述6比特的图象显示器相同，同时还可进行高图像质量8比特的显示，电路规模缩小，降低功耗的效果更明显。而且，具有输入切换部的结构比6比特的情况更简单，切换控制能更简单地实现的特征。

实施例5

接着，利用10比特数据说明工作效率变得最高的实施例。图13A、13B、图14和图15表示应用实施例3的方式，通过分别在垂直驱动电路以及水平驱动电路上具有4级比特处理电路的结构来实现10比特数据的实施例。

图13A、13B表示对10比特数据，为了把最大加权比特(在图中为b9)分两部分，将垂直扫描期间变长，提高电路的工作效率，而决定数据的输入顺序时的多路垂直扫描状态，和从此时的各比特处理电路输出的数据状态。图14表示用于实现图13A、13B工作的垂直驱动电路构成例；图15表示用于实现图13A、13B工作的水平驱动电路构成例。如图13A、13B所示，在帧期间中，显示期间如果把最大b9二分成b9_a和b9_b，那么工作效率Rmv＝85％。

实施例6

该实施例为了提高图象质量，在帧期间中通常设置成为非显示的子帧。在图16A、16B、17、18、19A、19B中表示利用与上述同样的驱动方法，通过分别在垂直驱动电路以及水平驱动电路上具有4级比特处理电路的结构实现10比特数据的实施例。

图16A、16B表示对10比特数据，为了把最大加权比特分两部分，将垂直扫描期间变长，提高电路的工作效率，而决定数据的输入顺序，再在各帧上设置作为非发光的期间bb(在图中涂满黑色)时的多路垂直扫描状态，和从此的各比特处理电路输出的数据状态。图17表示用于实现图16A、16B工作的垂直驱动电路构成例；图18同样表示用于实现图16A、16B工作的水平驱动电路构成例。图19A、19B是在图16A、16B中用t＝tb表示的时刻下的、在垂直驱动器和水平驱动器上施加的驱动波形的一部分。

非显示时间对应于比特bb，由于垂直驱动电路输出用于从比特处理电路BC2输出选择性扫描脉冲的信号，所以，选择开关的输入中增加了Gbst。这时，在GDE上施加的驱动波形是如图19A的脉冲串。水平驱动电路上施加如图19B所示的脉冲串，但是，为了不输出非显示的数据，与GDE2不同，DDE2输出成为闭合状态。

由于输出该脉冲串，所以与实施例5比较，除比特数据和比特处理电路的组合变化外，对于电路构成无变化。通过作如图16A、16B所示的驱动，工作效率Rmv＝90％。

实施例7

图20表示在构成显示部的衬底上安装帧存储器的情况下的方框构成图。通过使帧存储器在同一衬底上构成，与垂直扫描同步从存储器取出的比特数据直接输入到水平驱动器。通常，对应m比特的图象数据的帧存储器由m片存储平面构成，尽管同时输出m比特数据，但是，当在衬底上构成帧存储器的情况下，根据控制信号从存储器输出的数据地址内，成为不仅行甚至比特也可指定的构成。利用这一点，水平驱动器用1级行锁存电路就行，电路规模变小，可减少功耗。

根据本发明，可实现具有这样效果的图象显示器，在依据数字数据控制显示器件的二进制状态，驱动显示器件的图象显示器件中，可使1帧期间内的显示期间所占有的比例大，并且，可延长分配给垂直扫描的时间，所以，可实现明亮的高图象质量的图像显示，同时可减轻垂直驱动电路的负荷，并且，即使增加色调数也可抑制电路规模和功耗的增加，并降低成本。

Claims (20)

1.一种图象显示器，利用由比特数m确定的色调数对比特数为m的数字数据图象信号进行多色调显示，

其具有：显示部，在矩阵上排列的象素内保有数据保持功能，根据保持的数据进行显示；垂直驱动电路，对构成所述显示部的矩阵状显示器件以每行按顺序进行选择性扫描；以及水平驱动电路，对由垂直驱动电路选择的行显示器件，根据应显示的图象信号的数字数据从预先分配的二进制电压中写入电压，用所述水平、垂直驱动电路，与应显示的所述图象信号同步，在1帧期间至少m次对各显示象素进行选择性扫描，从而进行多色调显示，其特征是，

所述垂直驱动电路由满足n＜m的n个顺序电路及其输出的逻辑运算电路组成，并且，所述n个顺序电路的至少一个的输入是切换多个输入系统而使用。

2.根据权利要求1所述的图象显示器，其特征是，

所述顺序电路的输入从最终级输出为止的期间，比连续输入的任意n比特的显示期间总和的最小值短。

3.根据权利要求2所述的图象显示器，其特征是，在最大加权比特的发光期间比所述顺序电路输入从顺序电路最后级的输出为止的期间长的情况下，将其发光其间分成两部分，在1帧期间，分2次输入。

4.根据权利要求1所述的图象显示器，其特征是，所述垂直驱动电路在各帧期间，产生与所述图象信号的数字数据不对应的扫描脉冲，对于利用该扫描脉冲要被选择性扫描的行，使来自所述水平驱动电路的数据全部作为非显示。

5.根据权利要求1所述的图象显示器，其特征是，控制在1帧中根据各比特而被加权的显示期间从而对6比特数字数据的图象信号作多色调显示，

所述垂直驱动电路具有3个顺序电路和与该顺序电路的每个输出侧连接的逻辑运算，通过加权把最大比特的发光期间分成两部分，在1帧中至少7次对各显示象素作选择性扫描，并且，决定比特数据的输入顺序，以便连续输入的任意3比特的发光期间的总和的最小值大于所述顺序电路的输入从该顺序电路的最后级输出为止的期间。

6.根据权利要求1所述的图象显示器，其特征是，控制在1帧中根据各比特而被加权的显示期间从而对8比特数字数据的图象信号作多色调显示，

所述垂直驱动电路具有3个顺序电路和与该顺序电路的每个输出侧连接的逻辑运算，通过加权把最大比特的发光期间分成两部分，在1帧中9次对各显示象素作选择性扫描，并且，决定比特数据的输入顺序，以便连续输入的任意3比特的发光期间的总和的最小值大于所述顺序电路的输入从该顺序电路的最后级输出为止的期间。

7.根据权利要求1所述的图象显示器，其特征是，还包括：

存储器，保持数字图象信号输入的至少一帧；

脉冲发生电路，产生用于分别驱动所述水平、垂直驱动电路的扫描脉冲；

比特选择电路，在把垂直扫描脉冲以及从所述存储器输出的图象数据分别输入到所述垂直驱动电路和所述水平驱动电路时，按每比特选择切换；

控制电路，进行控制以便在所述显示器件中使各扫描脉冲和所述存储器的输出同步。

8.根据权利要求7所述的图象显示器，其特征是，在同一块衬底上构成所述显示部、所述垂直驱动电路、所述水平驱动电路。

9.根据权利要求7所述的图象显示器，其特征是，包括：

所述垂直驱动电路以及所述水平驱动电路作在同一衬底上。

10.根据权利要求1所述的图象显示器，其特征是，所述顺序电路的输入从最终级输出为止的期间是1帧期间的1/2以下。

11.一种图象显示器，利用由比特数m确定的色调数，对比特数为m的数字数据图象信号进行多色调显示，

其具有：显示部，在矩阵上排列的象素内保有数据保持功能，根据保持的数据进行显示；垂直驱动电路，对构成所述显示部的矩阵状显示器件以每行按顺序进行选择性扫描；以及水平驱动电路，对由垂直驱动电路选择的行显示器件，根据应显示的图象信号数字数据从预先分配的二进制电压中写入电压，用所述水平、垂直驱动电路，与应显示的所述图象信号同步，在1帧期间至少m次对各显示象素进行选择性扫描，从而进行多色调显示，其特征是，

与利用所述垂直驱动电路进行选择性扫描的行同步，所述水平驱动电路由满足n＜m的n个行数据锁存电路组成，该行数据锁存电路中至少一个的输入是切换多个比特数据信号而输入。

12.根据权利要求11所述的图象显示器，其特征是，所述垂直驱动电路，根据按每比特依次施加由顺序电路和其输出的逻辑运算结果和分割水平扫描期间的控制信号之积组成的逻辑信号的结果，规定施加在所述有源矩阵垂直扫描线上的电压。

13.根据权利要求11所述的图象显示器，其特征是，所述显示器件具有在所述有源矩阵的垂直扫描线上连接其栅极，在水平扫描线上连接其漏极的第一薄膜晶体管，而该第一薄膜晶体管的源极上连接第二薄膜晶体管的栅极和存储电容的电极，该第二薄膜晶体管上连接有机LED，而且在图象信号保持在所述存储电容中的期间，通过在所述有机LED上连续流过电流而保持显示状态。

14.根据权利要求11所述的图象显示器，其特征是，所述垂直驱动电路和水平驱动电路在有源矩阵衬底上由薄膜晶体管构成。

15.根据权利要求11所述的图象显示器，其特征是，控制在1帧中根据各比特而被加权的显示期间从而对6比特数字数据的图象信号作多色调显示，

所述垂直驱动电路具有3个顺序电路和与该顺序电路的每个输出侧连接的逻辑运算，通过加权把最大比特的发光期间分成两部分，在1帧中至少7次对各显示象素作选择性扫描，并且，决定比特数据的输入顺序，以便连续输入的任意3比特的发光期间的总和的最小值大于所述顺序电路的输入从该顺序电路的最后级输出为止的期间。

16.根据权利要求11所述的图象显示器，其特征是，控制在1帧中根据各比特而被加权的显示期间从而对8比特数字数据的图象信号作多色调显示，

所述垂直驱动电路具有3个顺序电路和与该顺序电路的每个输出侧连接的逻辑运算，通过加权把最大比特的发光期间分成两部分，在1帧中9次对各显示象素作选择性扫描，并且，决定比特数据的输入顺序，以便连续输入的任意3比特的发光期间的总和的最小值大于所述顺序电路的输入从该顺序电路的最后级输出为止的期间。

17.根据权利要求11所述的图象显示器，其特征是，还包括：

存储器，保持数字图象信号输入的至少一帧；

脉冲发生电路，产生用于分别驱动所述水平、垂直驱动电路的扫描脉冲；

比特选择电路，在把垂直扫描脉冲以及从所述存储器输出的图象数据分别输入到所述垂直驱动电路和所述水平驱动电路时，按每比特选择切换；

控制电路，进行控制以便在所述显示器件中使各扫描脉冲和所述存储器的输出同步。

18.根据权利要求17所述的图象显示器，其特征是，在同一块衬底上构成所述显示部、所述垂直驱动电路、所述水平驱动电路。

19.根据权利要求17所述的图象显示器，其特征是，包括：

所述垂直驱动电路以及所述水平驱动电路作在同一衬底上。

20.根据权利要求11所述的图象显示器，其特征是，根据依次施加由该数据锁存电路的每个比特的输出与分割水平扫描期间的控制信号之积组成的逻辑信号的结果，输出所述显示器件的显示信号。

Images