JP2002297090A - Ａｃ型ｐｄｐの駆動方法および駆動装置 - Google Patents
Ａｃ型ｐｄｐの駆動方法および駆動装置Info
- Publication number
- JP2002297090A JP2002297090A JP2001098321A JP2001098321A JP2002297090A JP 2002297090 A JP2002297090 A JP 2002297090A JP 2001098321 A JP2001098321 A JP 2001098321A JP 2001098321 A JP2001098321 A JP 2001098321A JP 2002297090 A JP2002297090 A JP 2002297090A
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrode
- address
- selection
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2932—Addressed by writing selected cells that are in an OFF state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】回路部品の耐電圧を増大することなく、動作環
境の変化の影響が小さいアドレッシングを実現し、表示
の安定を図ることを目的とする。 【解決手段】アドレッシングを行うアドレス期間ＴＡに
おいて、スキャン電極Ｙを、当該スキャン電極Ｙが選択
電位Ｖｙａ１にバイアスされる以前である選択待ち期間
内の少なくとも一部の時間にわたって、電源ラインとの
通電が高インピーダンスとなる状態にする。
境の変化の影響が小さいアドレッシングを実現し、表示
の安定を図ることを目的とする。 【解決手段】アドレッシングを行うアドレス期間ＴＡに
おいて、スキャン電極Ｙを、当該スキャン電極Ｙが選択
電位Ｖｙａ１にバイアスされる以前である選択待ち期間
内の少なくとも一部の時間にわたって、電源ラインとの
通電が高インピーダンスとなる状態にする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＣ型ＰＤＰの駆
動方法および駆動装置に関する。ＰＤＰ（Plasma Displ
ay Panel：プラズマディスプレイパネル）は、カラー画
面の実用化を機にテレビジョン映像やコンピュータのモ
ニタなどの用途で広く用いられるようになってきた。普
及にともなって使用環境が多様化し、温度変化や電源電
圧の変動に影響されない安定した表示を実現する駆動方
法が求められている。
動方法および駆動装置に関する。ＰＤＰ（Plasma Displ
ay Panel：プラズマディスプレイパネル）は、カラー画
面の実用化を機にテレビジョン映像やコンピュータのモ
ニタなどの用途で広く用いられるようになってきた。普
及にともなって使用環境が多様化し、温度変化や電源電
圧の変動に影響されない安定した表示を実現する駆動方
法が求められている。
【０００２】
【従来の技術】カラー表示デバイスとして、面放電形式
のＡＣ型ＰＤＰが商品化されている。ここでいう面放電
形式は、輝度を確保する表示放電において陽極および陰
極となる表示電極（第１電極および第２電極）を、前面
側または背面側の基板の上に平行に配列し、表示電極対
と交差するようにアドレス電極（第３電極）を配列する
形式である。表示電極の配列には、マトリクス表示の行
毎に１対ずつ配列する形態と、第１および第２の表示電
極を交互に等間隔に配列する形態とがある。後者の場
合、配列の両端を除く表示電極は隣接する２行の表示に
係わる。配列形態に係わらず、表示電極対は誘電体で被
覆される。
のＡＣ型ＰＤＰが商品化されている。ここでいう面放電
形式は、輝度を確保する表示放電において陽極および陰
極となる表示電極（第１電極および第２電極）を、前面
側または背面側の基板の上に平行に配列し、表示電極対
と交差するようにアドレス電極（第３電極）を配列する
形式である。表示電極の配列には、マトリクス表示の行
毎に１対ずつ配列する形態と、第１および第２の表示電
極を交互に等間隔に配列する形態とがある。後者の場
合、配列の両端を除く表示電極は隣接する２行の表示に
係わる。配列形態に係わらず、表示電極対は誘電体で被
覆される。
【０００３】面放電形式のＰＤＰの表示においては、各
行に対応づけられた表示電極対の一方（第２電極）を行
選択のためのスキャン電極として用い、スキャン電極と
アドレス電極との間でのアドレス放電と、それをトリガ
ーとした表示電極間のアドレス放電とを生じさせること
によって、表示内容に応じて誘電体の帯電量（壁電荷
量）を制御するアドレッシングが行われる。アドレッシ
ングの後、表示電極対に交番極性の維持電圧Ｖｓを印加
する。維持電圧Ｖｓは（１）式を満たす。
行に対応づけられた表示電極対の一方（第２電極）を行
選択のためのスキャン電極として用い、スキャン電極と
アドレス電極との間でのアドレス放電と、それをトリガ
ーとした表示電極間のアドレス放電とを生じさせること
によって、表示内容に応じて誘電体の帯電量（壁電荷
量）を制御するアドレッシングが行われる。アドレッシ
ングの後、表示電極対に交番極性の維持電圧Ｖｓを印加
する。維持電圧Ｖｓは（１）式を満たす。
【０００４】ＶｆXY−ＶｗXY＜Ｖｓ＜ＶｆXY …（１） ＶｆXY：表示電極間の放電開始電圧 ＶｗXY：表示電極間の壁電圧 維持電圧Ｖｓの印加により、所定量の壁電荷の存在する
セルのみでセル電圧（電極に印加する駆動電圧と壁電圧
との和）が放電開始電圧ＶｆXYを越えて基板面に沿った
面放電が生じる。印加周期を短くすると、視覚的に発光
が連続する。
セルのみでセル電圧（電極に印加する駆動電圧と壁電圧
との和）が放電開始電圧ＶｆXYを越えて基板面に沿った
面放電が生じる。印加周期を短くすると、視覚的に発光
が連続する。
【０００５】ＰＤＰの放電セルは基本的には２値発光素
子である。したがって、中間調はフレーム期間における
個々の放電セルの積分発光量を入力画像データの階調値
に応じて設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。階調表示には、１フレームを輝度
の重み付けをした複数のサブフレーム（インタレース表
示の場合はサブフィールド）で構成し、サブフレーム単
位の発光（点灯）の有無の組合せによって積分発光量を
設定する方法が用いられる。例えば２５６階調の表示を
するにはフレームを輝度の重みがそれぞれ１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームに
分割すればよい。一般に輝度の重み付けは発光回数によ
って設定される。
子である。したがって、中間調はフレーム期間における
個々の放電セルの積分発光量を入力画像データの階調値
に応じて設定することによって再現される。カラー表示
は階調表示の一種であって、表示色は３原色の輝度の組
合せによって決まる。階調表示には、１フレームを輝度
の重み付けをした複数のサブフレーム（インタレース表
示の場合はサブフィールド）で構成し、サブフレーム単
位の発光（点灯）の有無の組合せによって積分発光量を
設定する方法が用いられる。例えば２５６階調の表示を
するにはフレームを輝度の重みがそれぞれ１、２、４、
８、１６、３２、６４、１２８の８個のサブフレームに
分割すればよい。一般に輝度の重み付けは発光回数によ
って設定される。
【０００６】図１８は駆動シーケンスの概要を示す電圧
波形図である。図示において、符号Ｘ，Ｙ，Ａは順に第
１の表示電極、第２の表示電極、アドレス電極を表し、
Ｘ，Ｙに添えた文字１〜ｎは表示電極Ｘ，Ｙに対応する
行の配列順位を示し、Ａに添えた文字１〜ｍはアドレス
電極Ａに対応する列の配列順位を示す。
波形図である。図示において、符号Ｘ，Ｙ，Ａは順に第
１の表示電極、第２の表示電極、アドレス電極を表し、
Ｘ，Ｙに添えた文字１〜ｎは表示電極Ｘ，Ｙに対応する
行の配列順位を示し、Ａに添えた文字１〜ｍはアドレス
電極Ａに対応する列の配列順位を示す。
【０００７】各サブフレームに割り当てるサブフレーム
期間Ｔｓｆは、画面の帯電分布を一様化するリセット期
間ＴＲ、スキャンパルスＰｙおよびアドレスパルスＰａ
の印加によって表示内容に応じた帯電分布を形成するア
ドレス期間ＴＡ、およびサステインパルスＰｓの印加に
よって階調値に応じた輝度を確保するサステイン期間Ｔ
Ｓに大別される。リセット期間ＴＲおよびアドレス期間
ＴＡの長さは輝度の重みに係わらず一定であるが、サス
テイン期間ＴＳの長さは輝度の重みが大きいほど長い。
図示の波形は一例であり、振幅・極性・タイミングを種
々変更することが可能である。リセット期間ＴＲにおけ
る帯電分布の一様化には、ランプ波形パルスを印加して
電荷量を制御する手法が好適である。
期間Ｔｓｆは、画面の帯電分布を一様化するリセット期
間ＴＲ、スキャンパルスＰｙおよびアドレスパルスＰａ
の印加によって表示内容に応じた帯電分布を形成するア
ドレス期間ＴＡ、およびサステインパルスＰｓの印加に
よって階調値に応じた輝度を確保するサステイン期間Ｔ
Ｓに大別される。リセット期間ＴＲおよびアドレス期間
ＴＡの長さは輝度の重みに係わらず一定であるが、サス
テイン期間ＴＳの長さは輝度の重みが大きいほど長い。
図示の波形は一例であり、振幅・極性・タイミングを種
々変更することが可能である。リセット期間ＴＲにおけ
る帯電分布の一様化には、ランプ波形パルスを印加して
電荷量を制御する手法が好適である。
【０００８】図１９は従来におけるアドレス期間の駆動
電圧波形を示す図である。アドレス期間ＴＡにおいて、
ｎ行ｍ列の画面に対する行選択のためのスキャン電極と
して用いる表示電極Ｙについて、個別の電位制御が行わ
れる。アドレス期間ＴＡの開始時点で全ての表示電極Ｙ
を非選択電位Ｖｙａ２にバイアスした後、選択行ｉ（１
≦ｉ≦ｎ）に対応した表示電極Ｙを一時的に選択電位Ｖ
ｙａ１にバイアスする（スキャンパルスの印加）。な
お、図示の行選択順位は行の配列順位と同じである。行
選択に同期して、選択行のうちのアドレス放電を生じさ
せる選択セルが属する列のアドレス電極Ａを選択電位Ｖ
ａａにバイアスする（アドレスパルスの印加）。非選択
セルが属する列のアドレス電極Ａについては接地電位
（通常、０ボルト）にする。そして、表示電極Ｘについ
ては、選択行と非選択行とに係わらず、アドレッシング
の開始から終了まで一定の電位Ｖｘａにバイアスする。
電圧波形を示す図である。アドレス期間ＴＡにおいて、
ｎ行ｍ列の画面に対する行選択のためのスキャン電極と
して用いる表示電極Ｙについて、個別の電位制御が行わ
れる。アドレス期間ＴＡの開始時点で全ての表示電極Ｙ
を非選択電位Ｖｙａ２にバイアスした後、選択行ｉ（１
≦ｉ≦ｎ）に対応した表示電極Ｙを一時的に選択電位Ｖ
ｙａ１にバイアスする（スキャンパルスの印加）。な
お、図示の行選択順位は行の配列順位と同じである。行
選択に同期して、選択行のうちのアドレス放電を生じさ
せる選択セルが属する列のアドレス電極Ａを選択電位Ｖ
ａａにバイアスする（アドレスパルスの印加）。非選択
セルが属する列のアドレス電極Ａについては接地電位
（通常、０ボルト）にする。そして、表示電極Ｘについ
ては、選択行と非選択行とに係わらず、アドレッシング
の開始から終了まで一定の電位Ｖｘａにバイアスする。
【０００９】
【発明が解決しようとする課題】ＰＤＰにおいては、内
部の帯電特性が動作温度に依存し、表示パターンによっ
てセル間で帯電状態に差異が生じる。このことから、従
来の駆動方法では、アドレス電極Ａと表示電極Ｙとの電
極間ＡＹにおける帯電の過不足に起因したアドレッシン
グの誤りが起こり易いという問題があった。以下、この
問題を説明する。
部の帯電特性が動作温度に依存し、表示パターンによっ
てセル間で帯電状態に差異が生じる。このことから、従
来の駆動方法では、アドレス電極Ａと表示電極Ｙとの電
極間ＡＹにおける帯電の過不足に起因したアドレッシン
グの誤りが起こり易いという問題があった。以下、この
問題を説明する。
【００１０】図２０は従来におけるアドレス期間のセル
電圧の変化を示す波形図である。図中の太い実線はセル
電圧（印加電圧と壁電圧の和）の適正な変化を示し、鎖
線はセル電圧の不適正な変化を示す。
電圧の変化を示す波形図である。図中の太い実線はセル
電圧（印加電圧と壁電圧の和）の適正な変化を示し、鎖
線はセル電圧の不適正な変化を示す。
【００１１】ここでは選択順位ｊの行におけるｋ番目の
列のセルに注目する。注目行が選択行となる以前であっ
て、選択行が１〜ｉ（ｉ＜ｊ）番目の行である期間に、
ｋ番目の列に対応したアドレス電極Ａがアドレス電位Ｖ
ａａにバイアスされる場合、すなわち行１から行ｉまで
の列ｋの表示データＤ1,k 〜Ｄi,k が選択データである
表示パターンを想定する。アドレス期間ＴＡの開始時点
における電極間ＸＹの壁電圧をＶｗｘｙ１とし、電極間
ＡＹの壁電圧をＶｗａｙ１とする。
列のセルに注目する。注目行が選択行となる以前であっ
て、選択行が１〜ｉ（ｉ＜ｊ）番目の行である期間に、
ｋ番目の列に対応したアドレス電極Ａがアドレス電位Ｖ
ａａにバイアスされる場合、すなわち行１から行ｉまで
の列ｋの表示データＤ1,k 〜Ｄi,k が選択データである
表示パターンを想定する。アドレス期間ＴＡの開始時点
における電極間ＸＹの壁電圧をＶｗｘｙ１とし、電極間
ＡＹの壁電圧をＶｗａｙ１とする。
【００１２】動作温度が適正であれば、注目行が選択行
となる以前の段階において、壁電圧はほぼ初期値のまま
変化しない。したがって、注目行が選択行となって表示
電極Ｙj が選択電位Ｖｙａ１にバイアスされ、かつアド
レス電極Ａk がアドレス電位Ｖａａにバイアスされる
と、電極間ＡＹのセル電圧（Ｖｗａｙ１＋Ｖａａ−Ｖｙ
ａ１）が放電閾値ＶｆAYを超えてアドレス放電が起こ
る。アドレス放電によって電極間ＡＹおよび電極間ＸＹ
の両方の壁電圧が変化し、後続のサステイン期間の動作
に適した電荷状態が形成される。アドレス放電によって
電極間ＸＹに壁電圧Ｖｗｘｙ２が生じ、電極間ＡＹに壁
電圧Ｖｗａｙ２が生じる。
となる以前の段階において、壁電圧はほぼ初期値のまま
変化しない。したがって、注目行が選択行となって表示
電極Ｙj が選択電位Ｖｙａ１にバイアスされ、かつアド
レス電極Ａk がアドレス電位Ｖａａにバイアスされる
と、電極間ＡＹのセル電圧（Ｖｗａｙ１＋Ｖａａ−Ｖｙ
ａ１）が放電閾値ＶｆAYを超えてアドレス放電が起こ
る。アドレス放電によって電極間ＡＹおよび電極間ＸＹ
の両方の壁電圧が変化し、後続のサステイン期間の動作
に適した電荷状態が形成される。アドレス放電によって
電極間ＸＹに壁電圧Ｖｗｘｙ２が生じ、電極間ＡＹに壁
電圧Ｖｗａｙ２が生じる。
【００１３】注目行が選択行となる以前では、アドレス
電極Ａk がアドレス電位Ｖａａにバイアスされたとして
も、注目行の電極間ＡＹのセル電圧は放電開始閾値Ｖｆ
AYよりも低いので、放電は起こらないはずである。しか
し、環境温度が上昇したり、表示に伴う発熱が蓄積した
りしてセル温度が常温より高くなるにつれて、電極間Ａ
Ｙのセル電圧と放電開始閾値ＶｆAYとが近づくので、セ
ル電圧がＶｆAY以下であっても、極めて微小な放電が生
じて電極間ＡＹの壁電圧が変化してしまう。残留してい
た微量の空間電荷の影響で壁電圧が変化する場合もあ
る。この壁電圧の変化に起因して、注目行が選択行とな
った時点での電極間ＡＹのセル電圧が通常よりも低くな
り、アドレス放電強度（放電による壁電圧の変化量）が
小さくなる。したがって、アドレス放電時に電極間ＡＹ
の壁電圧の変化と同時に起こるはずの電極間ＸＹの壁電
圧変化の量も小さいものとなる。この場合、点灯すべき
セルの電極間ＸＹの壁電圧（Ｖｗｘｙ２’）が不十分で
あるので、以後のサステイン期間で点灯ミスが生じて表
示が乱れる。
電極Ａk がアドレス電位Ｖａａにバイアスされたとして
も、注目行の電極間ＡＹのセル電圧は放電開始閾値Ｖｆ
AYよりも低いので、放電は起こらないはずである。しか
し、環境温度が上昇したり、表示に伴う発熱が蓄積した
りしてセル温度が常温より高くなるにつれて、電極間Ａ
Ｙのセル電圧と放電開始閾値ＶｆAYとが近づくので、セ
ル電圧がＶｆAY以下であっても、極めて微小な放電が生
じて電極間ＡＹの壁電圧が変化してしまう。残留してい
た微量の空間電荷の影響で壁電圧が変化する場合もあ
る。この壁電圧の変化に起因して、注目行が選択行とな
った時点での電極間ＡＹのセル電圧が通常よりも低くな
り、アドレス放電強度（放電による壁電圧の変化量）が
小さくなる。したがって、アドレス放電時に電極間ＡＹ
の壁電圧の変化と同時に起こるはずの電極間ＸＹの壁電
圧変化の量も小さいものとなる。この場合、点灯すべき
セルの電極間ＸＹの壁電圧（Ｖｗｘｙ２’）が不十分で
あるので、以後のサステイン期間で点灯ミスが生じて表
示が乱れる。
【００１４】このような意図しない壁電圧の変化を抑え
るには、表示電極Ｙの非選択電位Ｖｙａ２とアドレス電
極Ａのアドレス電位Ｖａａとの差を小さくすればよい。
しかし、電極間ＡＹでのアドレス放電の強度を確保する
ために、選択電位Ｖｙａ１とアドレス電位Ｖａａとの差
を十分に大きい値に設定しなければならない。したがっ
て、非選択電位Ｖｙａ２とアドレス電位Ｖａａとの差を
小さくし、非選択電位のアドレス電位に近づけること
は、表示電極Ｙの選択電位Ｖｙａ１と非選択電位Ｖｙａ
２との差を拡大することを意味し、スキャン回路部品の
耐電圧の増大を要求する。アドレス期間においては、ス
キャンドライバと呼称される集積回路部品の電源端子間
に、選択電位Ｖｙａ１と非選択電位Ｖｙａ２との差に相
当する電圧が加わる。これに耐える仕様のスキャンドラ
イバを使用しなければならない。集積回路の耐圧の増大
は、部品価格の大幅な上昇を招く。
るには、表示電極Ｙの非選択電位Ｖｙａ２とアドレス電
極Ａのアドレス電位Ｖａａとの差を小さくすればよい。
しかし、電極間ＡＹでのアドレス放電の強度を確保する
ために、選択電位Ｖｙａ１とアドレス電位Ｖａａとの差
を十分に大きい値に設定しなければならない。したがっ
て、非選択電位Ｖｙａ２とアドレス電位Ｖａａとの差を
小さくし、非選択電位のアドレス電位に近づけること
は、表示電極Ｙの選択電位Ｖｙａ１と非選択電位Ｖｙａ
２との差を拡大することを意味し、スキャン回路部品の
耐電圧の増大を要求する。アドレス期間においては、ス
キャンドライバと呼称される集積回路部品の電源端子間
に、選択電位Ｖｙａ１と非選択電位Ｖｙａ２との差に相
当する電圧が加わる。これに耐える仕様のスキャンドラ
イバを使用しなければならない。集積回路の耐圧の増大
は、部品価格の大幅な上昇を招く。
【００１５】本発明は、回路部品の耐電圧を増大するこ
となく、動作環境の変化の影響が小さいアドレッシング
を実現し、表示の安定を図ることを目的としている。
となく、動作環境の変化の影響が小さいアドレッシング
を実現し、表示の安定を図ることを目的としている。
【００１６】
【課題を解決するための手段】本発明においては、アド
レッシングを行うアドレス期間において、スキャン電極
を、当該スキャン電極が選択電位にバイアスされる以前
である選択待ち期間内の少なくとも一部の時間にわたっ
て、電源ラインとの通電が高インピーダンスとなる状態
にする。これにより、電源からセルへのスキャン電極を
介した電流供給が実質的に断ち切られ、壁電荷の変化が
抑制される。すなわち、非選択電位Ｖｙａ２とアドレス
電位Ｖａａとの差を小さくし、非選択電位をアドレス電
位に近づけなくても、適正なアドレス放電を生じさせる
ことができる。
レッシングを行うアドレス期間において、スキャン電極
を、当該スキャン電極が選択電位にバイアスされる以前
である選択待ち期間内の少なくとも一部の時間にわたっ
て、電源ラインとの通電が高インピーダンスとなる状態
にする。これにより、電源からセルへのスキャン電極を
介した電流供給が実質的に断ち切られ、壁電荷の変化が
抑制される。すなわち、非選択電位Ｖｙａ２とアドレス
電位Ｖａａとの差を小さくし、非選択電位をアドレス電
位に近づけなくても、適正なアドレス放電を生じさせる
ことができる。
【００１７】
【発明の実施の形態】図１は本発明に係る表示装置の構
成図である。表示装置１００は、ｍ列ｎ行の画面をもつ
面放電型のＰＤＰ１と、縦横に並ぶ放電セルを選択的に
発光させるためのドライブユニット７０とから構成され
ており、壁掛け式テレビジョン受像機、コンピュータシ
ステムのモニターなどとして利用される。
成図である。表示装置１００は、ｍ列ｎ行の画面をもつ
面放電型のＰＤＰ１と、縦横に並ぶ放電セルを選択的に
発光させるためのドライブユニット７０とから構成され
ており、壁掛け式テレビジョン受像機、コンピュータシ
ステムのモニターなどとして利用される。
【００１８】ＰＤＰ１では、表示放電を生じさせるため
の表示電極Ｘ，Ｙが平行配置され、これら電極群と交差
するようにアドレス電極Ａが配列されている。表示電極
Ｘ，Ｙは画面の行方向（水平方向）に延び、表示電極Ｙ
はアドレッシングに際して行選択のためのスキャン電極
として用いられる。アドレス電極Ａは列方向（垂直方
向）に延びており、列選択のためのデータ電極として用
いられる。
の表示電極Ｘ，Ｙが平行配置され、これら電極群と交差
するようにアドレス電極Ａが配列されている。表示電極
Ｘ，Ｙは画面の行方向（水平方向）に延び、表示電極Ｙ
はアドレッシングに際して行選択のためのスキャン電極
として用いられる。アドレス電極Ａは列方向（垂直方
向）に延びており、列選択のためのデータ電極として用
いられる。
【００１９】ドライブユニット７０は、駆動制御を担う
制御回路７１、電源回路７３、Ｘドライバ７４、Ｙドラ
イバ７７、およびアドレスドライバ８０を有している。
ドライブユニット７０にはＴＶチューナ、コンピュータ
などの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示
す多値画像データであるフレームデータＤｆが、各種の
同期信号とともに入力される。制御回路７１は、フレー
ムデータＤｆを一時的に記憶するフレームメモリ７１１
および駆動電圧の制御データを記憶する波形メモリ７１
２を備えている。
制御回路７１、電源回路７３、Ｘドライバ７４、Ｙドラ
イバ７７、およびアドレスドライバ８０を有している。
ドライブユニット７０にはＴＶチューナ、コンピュータ
などの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示
す多値画像データであるフレームデータＤｆが、各種の
同期信号とともに入力される。制御回路７１は、フレー
ムデータＤｆを一時的に記憶するフレームメモリ７１１
および駆動電圧の制御データを記憶する波形メモリ７１
２を備えている。
【００２０】フレームデータＤｆは、フレームメモリ７
１１に一旦格納された後、階調表示のためのサブフィー
ルドデータＤｓｆに変換されてアドレスドライバ８０へ
転送される。サブフィールドデータＤｓｆはｑ個のサブ
フィールドを表すｑビットの表示データであって（１サ
ブピクセル当たり１ビットの表示データがｑ画面分集ま
ったものとも言える）、サブフィールドは解像度ｍ×ｎ
の２値画像である。サブフィールドデータＤｓｆの各ビ
ットの値は、該当する１つのサブフィールドにおけるサ
ブピクセルの発光の要否、厳密にはアドレス放電の要否
を示す。
１１に一旦格納された後、階調表示のためのサブフィー
ルドデータＤｓｆに変換されてアドレスドライバ８０へ
転送される。サブフィールドデータＤｓｆはｑ個のサブ
フィールドを表すｑビットの表示データであって（１サ
ブピクセル当たり１ビットの表示データがｑ画面分集ま
ったものとも言える）、サブフィールドは解像度ｍ×ｎ
の２値画像である。サブフィールドデータＤｓｆの各ビ
ットの値は、該当する１つのサブフィールドにおけるサ
ブピクセルの発光の要否、厳密にはアドレス放電の要否
を示す。
【００２１】Ｘドライバ７４は、ｎ本の表示電極Ｘの電
位を一括に制御する。Ｙドライバ７７は、スキャン回路
７８と共通ドライバ７９とからなる。スキャン回路７８
はアドレッシングにおける行選択のための電位切換え手
段である。アドレスドライバ８０は、サブフィールドデ
ータＤｓｆに基づいて、計ｍ本のアドレス電極Ａの電位
を制御する。これらドライバには電源回路７３から図示
しない配線導体を介して所定の電力が供給される。
位を一括に制御する。Ｙドライバ７７は、スキャン回路
７８と共通ドライバ７９とからなる。スキャン回路７８
はアドレッシングにおける行選択のための電位切換え手
段である。アドレスドライバ８０は、サブフィールドデ
ータＤｓｆに基づいて、計ｍ本のアドレス電極Ａの電位
を制御する。これらドライバには電源回路７３から図示
しない配線導体を介して所定の電力が供給される。
【００２２】図２は本発明に係るＰＤＰのセル構造を示
す図である。ＰＤＰ１は一対の基板構体（基板上に放電
セルの構成要素を設けた構造体）１０，２０からなる。
表示面ＥＳを構成する各放電セルにおいて、表示電極対
（表示電極Ｘ，Ｙで構成される）とアドレス電極Ａとが
交差する。表示電極Ｘ，Ｙは、前面側のガラス基板１１
の内面に配列されており、それぞれが面放電ギャップを
形成する透明導電膜４１と行の全長にわたって延びる金
属膜（バス電極）４２とからなる。表示電極対を被覆す
るように厚さ３０〜５０μｍ程度の誘電体層１７が設け
られ、誘電体層１７の表面には保護膜１８としてマグネ
シア（ＭｇＯ）が被着されている。アドレス電極Ａは、
背面側のガラス基板２１の内面に配列されており、誘電
体層２４によって被覆されている。誘電体層２４の上に
は、高さ１５０μｍ程度の帯状の隔壁２９が各アドレス
電極Ａの間に１つずつ設けられている。これらの隔壁２
９によって放電空間が行方向に列毎に区画されている。
放電空間のうちの各列に対応した列空間３１は全ての行
に跨がって連続している。そして、アドレス電極Ａの上
方および隔壁２９の側面を含めて背面側の内面を被覆す
るように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光
体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。図中の
斜体アルファベットＲ，Ｇ，Ｂは蛍光体の発光色を示
す。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電ガスが放つ
紫外線によって局部的に励起されて発光する。
す図である。ＰＤＰ１は一対の基板構体（基板上に放電
セルの構成要素を設けた構造体）１０，２０からなる。
表示面ＥＳを構成する各放電セルにおいて、表示電極対
（表示電極Ｘ，Ｙで構成される）とアドレス電極Ａとが
交差する。表示電極Ｘ，Ｙは、前面側のガラス基板１１
の内面に配列されており、それぞれが面放電ギャップを
形成する透明導電膜４１と行の全長にわたって延びる金
属膜（バス電極）４２とからなる。表示電極対を被覆す
るように厚さ３０〜５０μｍ程度の誘電体層１７が設け
られ、誘電体層１７の表面には保護膜１８としてマグネ
シア（ＭｇＯ）が被着されている。アドレス電極Ａは、
背面側のガラス基板２１の内面に配列されており、誘電
体層２４によって被覆されている。誘電体層２４の上に
は、高さ１５０μｍ程度の帯状の隔壁２９が各アドレス
電極Ａの間に１つずつ設けられている。これらの隔壁２
９によって放電空間が行方向に列毎に区画されている。
放電空間のうちの各列に対応した列空間３１は全ての行
に跨がって連続している。そして、アドレス電極Ａの上
方および隔壁２９の側面を含めて背面側の内面を被覆す
るように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光
体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。図中の
斜体アルファベットＲ，Ｇ，Ｂは蛍光体の発光色を示
す。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電ガスが放つ
紫外線によって局部的に励起されて発光する。
【００２３】表示において、１サブフィールド分の期間
は上述のとおりリセット期間ＴＲ、アドレス期間ＴＡ、
およびサステイン期間ＴＳに大別される（図１８参
照）。以下、本発明に係るアドレス期間ＴＡの駆動の形
態を説明する。
は上述のとおりリセット期間ＴＲ、アドレス期間ＴＡ、
およびサステイン期間ＴＳに大別される（図１８参
照）。以下、本発明に係るアドレス期間ＴＡの駆動の形
態を説明する。
【００２４】図３はスキャン回路の構成図、図４はスキ
ャンドライバと呼称されるスイッチ回路の構成図であ
る。スキャン回路７８０は、ｎ本の表示電極Ｙの電位を
個別に２値制御するための複数個のスキャンドライバ７
８１、およびスキャンドライバ群に印加する電圧を切り
換えるための２個のスイッチ（詳しくはＦＥＴに代表さ
れるスイッチングデバイス）Ｑ５０，Ｑ６０を有する。
各スキャンドライバ７８１は集積回路装置であり、ｊ本
の表示電極Ｙの制御を受け持つ。実用化されている典型
的なスキャンドライバ７８１において、ｊは６０〜１２
０程度である。
ャンドライバと呼称されるスイッチ回路の構成図であ
る。スキャン回路７８０は、ｎ本の表示電極Ｙの電位を
個別に２値制御するための複数個のスキャンドライバ７
８１、およびスキャンドライバ群に印加する電圧を切り
換えるための２個のスイッチ（詳しくはＦＥＴに代表さ
れるスイッチングデバイス）Ｑ５０，Ｑ６０を有する。
各スキャンドライバ７８１は集積回路装置であり、ｊ本
の表示電極Ｙの制御を受け持つ。実用化されている典型
的なスキャンドライバ７８１において、ｊは６０〜１２
０程度である。
【００２５】図４のように、各スキャンドライバ７８１
では、ｊ本の表示電極Ｙのそれぞれに一対ずつスイッチ
Ｑａ，Ｑｂが配置されており、ｊ個のスイッチＱａは電
源端子ＳＤに共通接続され、ｊ個のスイッチＱｂは電源
端子ＳＵに共通接続されている。スイッチＱａがオンす
ると、表示電極Ｙはその時点の電源端子ＳＤの電位にバ
イアスされ、スイッチＱｂがオンすると、表示電極Ｙは
その時点の電源端子ＳＵの電位にバイアスされる。制御
回路７１からのスキャン制御信号ＳＣはデータコントロ
ーラ内のシフトレジスタを介してスイッチＱａ，Ｑｂに
与えられ、クロックに同期したシフト動作によって所定
順序の行選択が実現される。また、データコントローラ
は高インピータンス制御信号ＨＺに従ってスイッチＱ
ａ，Ｑｂが同時にオフとなる制御（フロ−ティング制
御）を行う。このとき電流経路が断たれ、表示電極Ｙの
出力は高インピーダンス状態になる。スキャンドライバ
７８１には、サステインパルスを印加するときの電流路
となるダイオードＤａ，Ｄｂも集積化されている。
では、ｊ本の表示電極Ｙのそれぞれに一対ずつスイッチ
Ｑａ，Ｑｂが配置されており、ｊ個のスイッチＱａは電
源端子ＳＤに共通接続され、ｊ個のスイッチＱｂは電源
端子ＳＵに共通接続されている。スイッチＱａがオンす
ると、表示電極Ｙはその時点の電源端子ＳＤの電位にバ
イアスされ、スイッチＱｂがオンすると、表示電極Ｙは
その時点の電源端子ＳＵの電位にバイアスされる。制御
回路７１からのスキャン制御信号ＳＣはデータコントロ
ーラ内のシフトレジスタを介してスイッチＱａ，Ｑｂに
与えられ、クロックに同期したシフト動作によって所定
順序の行選択が実現される。また、データコントローラ
は高インピータンス制御信号ＨＺに従ってスイッチＱ
ａ，Ｑｂが同時にオフとなる制御（フロ−ティング制
御）を行う。このとき電流経路が断たれ、表示電極Ｙの
出力は高インピーダンス状態になる。スキャンドライバ
７８１には、サステインパルスを印加するときの電流路
となるダイオードＤａ，Ｄｂも集積化されている。
【００２６】図３に戻って、全てのスキャンドライバ７
８１の電源端子ＳＵは共通にスイッチＱ５０に接続さ
れ、全てのスキャンドライバ７８１の電源端子ＳＤは共
通にスイッチＱ６０に接続されている。スイッチＱ５
０，Ｑ６０は、スキャンドライバ７８１をサステインパ
ルスの印加にも利用するために設けられている。アドレ
ス期間において、スイッチＱ５０のオンにより電源端子
ＳＵは選択電位Ｖｙａ１にバイアスされ、スイッチＱ６
０のオンにより電源端子ＳＤは非選択電位Ｖｙａ２にバ
イアスされる。サステイン期間においては、スイッチＱ
５０，Ｑ６０はオフとされ、スキャンドライバ内の全て
のスイッチＱａ，Ｑｂも高インピーダンス制御信号ＨＺ
によってオフとされる。したがって、電源端子ＳＵ，Ｓ
Ｄの電位はサステイン回路７９０の動作に依存する。サ
ステイン回路７９０は、表示電極Ｙの電位を点灯維持電
位Ｖｓまたは接地電位に切り換えるためのスイッチと、
表示電極と表示電極との電極間ＸＹの静電容量の充放電
をＬＣ共振を利用して高速に行う電力回収回路とをも
つ。
８１の電源端子ＳＵは共通にスイッチＱ５０に接続さ
れ、全てのスキャンドライバ７８１の電源端子ＳＤは共
通にスイッチＱ６０に接続されている。スイッチＱ５
０，Ｑ６０は、スキャンドライバ７８１をサステインパ
ルスの印加にも利用するために設けられている。アドレ
ス期間において、スイッチＱ５０のオンにより電源端子
ＳＵは選択電位Ｖｙａ１にバイアスされ、スイッチＱ６
０のオンにより電源端子ＳＤは非選択電位Ｖｙａ２にバ
イアスされる。サステイン期間においては、スイッチＱ
５０，Ｑ６０はオフとされ、スキャンドライバ内の全て
のスイッチＱａ，Ｑｂも高インピーダンス制御信号ＨＺ
によってオフとされる。したがって、電源端子ＳＵ，Ｓ
Ｄの電位はサステイン回路７９０の動作に依存する。サ
ステイン回路７９０は、表示電極Ｙの電位を点灯維持電
位Ｖｓまたは接地電位に切り換えるためのスイッチと、
表示電極と表示電極との電極間ＸＹの静電容量の充放電
をＬＣ共振を利用して高速に行う電力回収回路とをも
つ。
【００２７】図５はアドレス期間の駆動電圧波形の第１
例を示す図である。本例のアドレッシングの行選択順は
配列順である。２番目以降の表示電極Ｙ2〜Ｙn の電位
状態を、行選択の時期が到来する直前まで高インピーダ
ンス状態とし、表示電極Ｙからセルへの電流供給を断
つ。行選択の少し前で表示電極Ｙ1 〜Ｙn をいったん非
選択電位Ｖｙａ２にバイアスし、行選択時には選択電位
Ｖｙａ１にバイアスする。そして、行選択が終了した後
に、再び非選択電位Ｖｙａ２にバイアスする。
例を示す図である。本例のアドレッシングの行選択順は
配列順である。２番目以降の表示電極Ｙ2〜Ｙn の電位
状態を、行選択の時期が到来する直前まで高インピーダ
ンス状態とし、表示電極Ｙからセルへの電流供給を断
つ。行選択の少し前で表示電極Ｙ1 〜Ｙn をいったん非
選択電位Ｖｙａ２にバイアスし、行選択時には選択電位
Ｖｙａ１にバイアスする。そして、行選択が終了した後
に、再び非選択電位Ｖｙａ２にバイアスする。
【００２８】図６はアドレス期間のセル電圧の変化を示
す図である。同図において表示パターンの想定は図２０
と同様である。行選択以前の選択待ち期間のほぼ全体に
わたって、表示電極Ｙを通る電流経路が断たれている。
つまり、表示電極Ｙが高インピーダンス状態であるの
で、セルへの電荷の供給はなく、高温時であっても壁電
圧（壁電荷）の変化はほとんど無い。したがって、行選
択時点における選択電位Ｖｙａ１へのバイアスにより、
電極間ＡＹおよび電極間ＸＹで十分な強度のアドレス放
電が起こり、電極間ＸＹに適正な壁電圧Ｖｗｘｙ２が生
じる。
す図である。同図において表示パターンの想定は図２０
と同様である。行選択以前の選択待ち期間のほぼ全体に
わたって、表示電極Ｙを通る電流経路が断たれている。
つまり、表示電極Ｙが高インピーダンス状態であるの
で、セルへの電荷の供給はなく、高温時であっても壁電
圧（壁電荷）の変化はほとんど無い。したがって、行選
択時点における選択電位Ｖｙａ１へのバイアスにより、
電極間ＡＹおよび電極間ＸＹで十分な強度のアドレス放
電が起こり、電極間ＸＹに適正な壁電圧Ｖｗｘｙ２が生
じる。
【００２９】図７は駆動電圧波形の第１例に係るスキャ
ン回路の制御を示すタイミングチャートである。アドレ
ス期間ＴＡではサステイン回路７９０は動作していな
い。スイッチ制御信号ＹＡＵ，ＹＡＤをオンとし、スキ
ャンドライバ７８１の電源端子ＳＵ，ＳＤに電位Ｖｙａ
１，Ｖｙａ２を与える。アドレス期間ＴＡでは、行ごと
に高インピーダンス制御信号ＨＺのタイミングを設定し
てスキャンドライバ７８１の出力状態を制御する。な
お、サステイン期間ＴＳでは、スイッチ制御信号ＹＡ
Ｕ，ＹＡＤをオフとし、かつ高インピーダンス制御信号
ＨＺをオンとし、スキャンドライバ７８１を動作しない
ようにする。
ン回路の制御を示すタイミングチャートである。アドレ
ス期間ＴＡではサステイン回路７９０は動作していな
い。スイッチ制御信号ＹＡＵ，ＹＡＤをオンとし、スキ
ャンドライバ７８１の電源端子ＳＵ，ＳＤに電位Ｖｙａ
１，Ｖｙａ２を与える。アドレス期間ＴＡでは、行ごと
に高インピーダンス制御信号ＨＺのタイミングを設定し
てスキャンドライバ７８１の出力状態を制御する。な
お、サステイン期間ＴＳでは、スイッチ制御信号ＹＡ
Ｕ，ＹＡＤをオフとし、かつ高インピーダンス制御信号
ＨＺをオンとし、スキャンドライバ７８１を動作しない
ようにする。
【００３０】図８はアドレス期間の駆動電圧波形の第２
例を示す図である。本実施例では、行選択の時期が到来
するまで、表示電極Ｙへの電流経路を断ち、表示電極Ｙ
をフロ−ティングにして、つまり高インピーダンスと
し、行選択時に表示電極Ｙを選択電位Ｖｙａ１にバイア
スする。行選択が終わると、表示電極Ｙを非選択電位Ｖ
ｙａ２にバイアスする。
例を示す図である。本実施例では、行選択の時期が到来
するまで、表示電極Ｙへの電流経路を断ち、表示電極Ｙ
をフロ−ティングにして、つまり高インピーダンスと
し、行選択時に表示電極Ｙを選択電位Ｖｙａ１にバイア
スする。行選択が終わると、表示電極Ｙを非選択電位Ｖ
ｙａ２にバイアスする。
【００３１】図９はアドレス期間の駆動電圧波形の第３
例を示す図である。本実施例では、行選択の時期が到来
するまで、表示電極Ｙに係る電流経路を高インピーダン
スとし、行選択時に表示電極Ｙを選択電位Ｖｙａ１にバ
イアスする。その後、行選択が終わった行の表示電極Ｙ
への電流経路を再び断って出力を高インピーダンスにす
る。
例を示す図である。本実施例では、行選択の時期が到来
するまで、表示電極Ｙに係る電流経路を高インピーダン
スとし、行選択時に表示電極Ｙを選択電位Ｖｙａ１にバ
イアスする。その後、行選択が終わった行の表示電極Ｙ
への電流経路を再び断って出力を高インピーダンスにす
る。
【００３２】図１０はアドレス期間の駆動電圧波形の第
４例を示す図である。本実施例では、行選択の時期が到
来するまで、電流経路を断って出力を高インピーダンス
に保ち、行選択の直前にいったん表示電極Ｙを非選択電
位Ｖｙａ２にバイアスする。行選択時には表示電極Ｙを
選択電位Ｖｙａ１にバイアスし、行選択の後に再び高イ
ンピーダンス状態に設定する。
４例を示す図である。本実施例では、行選択の時期が到
来するまで、電流経路を断って出力を高インピーダンス
に保ち、行選択の直前にいったん表示電極Ｙを非選択電
位Ｖｙａ２にバイアスする。行選択時には表示電極Ｙを
選択電位Ｖｙａ１にバイアスし、行選択の後に再び高イ
ンピーダンス状態に設定する。
【００３３】図１１はアドレス期間の駆動電圧波形の第
５例を示す図である。本実施例では、行選択の時期が到
来するまで電流経路を高インピーダンスに保ち、行選択
時には表示電極Ｙを選択電位Ｖｙａ１にバイアスする。
その後、いったん表示電極Ｙを接地電位に戻し、電流経
路を高インピーダンスにする。
５例を示す図である。本実施例では、行選択の時期が到
来するまで電流経路を高インピーダンスに保ち、行選択
時には表示電極Ｙを選択電位Ｖｙａ１にバイアスする。
その後、いったん表示電極Ｙを接地電位に戻し、電流経
路を高インピーダンスにする。
【００３４】図１２はアドレス期間の駆動電圧波形の第
６例を示す図である。表示電極Ｙの電位が接地電位に近
い値であるときに電流経路を断ってフロ−ティングにす
ると、スキャンドライバ７８１の仕様によっては、端子
間に加わる電圧が耐圧を超えてしまい、スキャンドライ
バ７８１が破壊する可能性がある。そのような場合に本
実施例は有用である。表示電極Ｙをいったん非選択電位
Ｖｙａ２に固定し、その状態でフロ−ティングにして高
インピーダンスにする。
６例を示す図である。表示電極Ｙの電位が接地電位に近
い値であるときに電流経路を断ってフロ−ティングにす
ると、スキャンドライバ７８１の仕様によっては、端子
間に加わる電圧が耐圧を超えてしまい、スキャンドライ
バ７８１が破壊する可能性がある。そのような場合に本
実施例は有用である。表示電極Ｙをいったん非選択電位
Ｖｙａ２に固定し、その状態でフロ−ティングにして高
インピーダンスにする。
【００３５】図１３はアドレス期間の駆動電圧波形の第
７例を示す図である。この実施例は、 第６例と同様に表
示電極Ｙをいったん非選択電位Ｖｙａ２に固定した後
に、電流経路を断って高インピーダンスに保つものであ
る。行選択時には表示電極Ｙを選択電位Ｖｙａ１にバイ
アスし、行選択が終わった行から順に電流経路を再び断
って高インピーダンスにする。
７例を示す図である。この実施例は、 第６例と同様に表
示電極Ｙをいったん非選択電位Ｖｙａ２に固定した後
に、電流経路を断って高インピーダンスに保つものであ
る。行選択時には表示電極Ｙを選択電位Ｖｙａ１にバイ
アスし、行選択が終わった行から順に電流経路を再び断
って高インピーダンスにする。
【００３６】以上の実施例は、行毎に電流経路を断って
出力を高インピーダンスにする制御をしているが、複数
の行をまとめてブロックごとに制御することも可能であ
る。図１４にその実施例（第８例）を示す。ここでは２
つのブロックＢ１，Ｂ２に分ける構成で説明するが、３
以上のブロック分けも可能である。例えばスキャンドラ
イバ７８１ごとにブロックを構成すればよい。図中のア
ドレス期間ＴＡの前半ＴＡ１では１番目のブロックＢ１
のみが行選択の対象であり、２番目のブロックＢ２の表
示電極Ｙへの電流経路は断たれ出力が高インピーダンス
とされる。ブロックＢ２については後半ＴＡ２で行選択
を行う。
出力を高インピーダンスにする制御をしているが、複数
の行をまとめてブロックごとに制御することも可能であ
る。図１４にその実施例（第８例）を示す。ここでは２
つのブロックＢ１，Ｂ２に分ける構成で説明するが、３
以上のブロック分けも可能である。例えばスキャンドラ
イバ７８１ごとにブロックを構成すればよい。図中のア
ドレス期間ＴＡの前半ＴＡ１では１番目のブロックＢ１
のみが行選択の対象であり、２番目のブロックＢ２の表
示電極Ｙへの電流経路は断たれ出力が高インピーダンス
とされる。ブロックＢ２については後半ＴＡ２で行選択
を行う。
【００３７】図１５は駆動電圧波形の第８例に係るスキ
ャン回路の制御を示すタイミングチャートである。アド
レス期間ＴＡの全期間においてブロックＢ１に対する高
インピーダンス制御信号ＨＺはオフであり、前半ＴＡ１
においてブロックＢ２に対する高インピーダンス制御信
号ＨＺがオンである。
ャン回路の制御を示すタイミングチャートである。アド
レス期間ＴＡの全期間においてブロックＢ１に対する高
インピーダンス制御信号ＨＺはオフであり、前半ＴＡ１
においてブロックＢ２に対する高インピーダンス制御信
号ＨＺがオンである。
【００３８】図１６はアドレス期間の駆動電圧波形の第
９例を示す図、図１７は駆動電圧波形の第９例に係るス
キャン回路の制御を示すタイミングチャートである。後
半ＴＡ２に行選択されるブロックＢ２のみについて、前
半ＴＡ１を含む行選択以前の選択待ち期間にわたって表
示電極Ｙに係る電流経路を断って出力を高インピーダン
スにする。
９例を示す図、図１７は駆動電圧波形の第９例に係るス
キャン回路の制御を示すタイミングチャートである。後
半ＴＡ２に行選択されるブロックＢ２のみについて、前
半ＴＡ１を含む行選択以前の選択待ち期間にわたって表
示電極Ｙに係る電流経路を断って出力を高インピーダン
スにする。
【００３９】なお、以上の実施例はアドレス電極Ａと表
示電極Ｙとの間における高温時の壁電圧変化の抑制を主
眼としたものであるが、アドレス電極Ａと表示電極Ｘと
の間、または表示電極Ｘと表示電極Ｙとの間で壁電圧が
変化することも考えられる。したがって、アドレス期間
ＴＡの一部または全期間において表示電極Ｘに係る電流
経路を高インピーダンスにすることも、本発明に含まれ
る。
示電極Ｙとの間における高温時の壁電圧変化の抑制を主
眼としたものであるが、アドレス電極Ａと表示電極Ｘと
の間、または表示電極Ｘと表示電極Ｙとの間で壁電圧が
変化することも考えられる。したがって、アドレス期間
ＴＡの一部または全期間において表示電極Ｘに係る電流
経路を高インピーダンスにすることも、本発明に含まれ
る。
【００４０】
【発明の効果】請求項１ないし請求項９の発明によれ
ば、回路部品の耐電圧を増大することなく、動作環境の
変化の影響が小さいアドレッシングを実現し、表示の安
定を図ることができる。
ば、回路部品の耐電圧を増大することなく、動作環境の
変化の影響が小さいアドレッシングを実現し、表示の安
定を図ることができる。
【００４１】請求項２の発明によれば、電極状態を切換
え制御の負担を軽減することができる。請求項３の発明
によれば、駆動回路部品に耐圧以上の電圧が加わるのを
防止することができる。
え制御の負担を軽減することができる。請求項３の発明
によれば、駆動回路部品に耐圧以上の電圧が加わるのを
防止することができる。
【００４２】請求項５ないし請求項７の発明によれば、
駆動回路の簡単化を図ることができる。
駆動回路の簡単化を図ることができる。
【図１】本発明に係る表示装置の構成図である。
【図２】本発明に係るＰＤＰのセル構造を示す図であ
る。
る。
【図３】スキャン回路の構成図である。
【図４】スキャンドライバと呼称されるスイッチ回路の
構成図である。
構成図である。
【図５】アドレス期間の駆動電圧波形の第１例を示す図
である。
である。
【図６】アドレス期間のセル電圧の変化を示す図であ
る。
る。
【図７】駆動電圧波形の第１例に係るスキャン回路の制
御を示すタイミングチャートである。
御を示すタイミングチャートである。
【図８】アドレス期間の駆動電圧波形の第２例を示す図
である。
である。
【図９】アドレス期間の駆動電圧波形の第３例を示す図
である。
である。
【図１０】アドレス期間の駆動電圧波形の第４例を示す
図である。
図である。
【図１１】アドレス期間の駆動電圧波形の第５例を示す
図である。
図である。
【図１２】アドレス期間の駆動電圧波形の第６例を示す
図である。
図である。
【図１３】アドレス期間の駆動電圧波形の第７例を示す
図である。
図である。
【図１４】アドレス期間の駆動電圧波形の第８例を示す
図である。
図である。
【図１５】駆動電圧波形の第８例に係るスキャン回路の
制御を示すタイミングチャートである。
制御を示すタイミングチャートである。
【図１６】アドレス期間の駆動電圧波形の第９例を示す
図である。
図である。
【図１７】駆動電圧波形の第９例に係るスキャン回路の
制御を示すタイミングチャートである。
制御を示すタイミングチャートである。
【図１８】駆動シーケンスの概要を示す電圧波形図であ
る。
る。
【図１９】従来におけるアドレス期間の駆動電圧波形を
示す図である。
示す図である。
【図２０】従来におけるアドレス期間のセル電圧の変化
を示す波形図である。
を示す波形図である。
１ ＰＤＰ ＥＳ 表示面 Ｘ 表示電極 Ｙ 表示電極（スキャン電極） Ａ アドレス電極 ＴＡ アドレス期間 ７０ ドライブユニット（駆動装置） ７１ 制御回路 ７８１ スキャンドライバ（集積回路） １００ 表示装置 Ｖｙａ１ 選択電位 Ｖａａ アドレス電位 Ｖｙａ２ 非選択電位 Ｂ１，Ｂ２ ブロック
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C080 AA05 BB05 CC03 DD09 EE29 EE30 FF12 GG12 HH02 HH04 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK43
Claims (9)
- 【請求項１】マトリクス表示の行ごとに面放電のための
電極対を構成する表示電極群、および前記表示電極群と
交差するアドレス電極群が配列された表示面において、
前記電極対の一方の表示電極をスキャン電極とし、 選択
行のスキャン電極を選択電位にバイアスする行選択に同
期させて、選択列のアドレス電極をアドレス電位にバイ
アスすることによってアドレッシングのための放電を生
じさせるＡＣ型ＰＤＰの駆動方法であって、 アドレッシングを行うアドレス期間において、少なくと
も１本のスキャン電極を、当該スキャン電極が選択電位
にバイアスされる以前である選択待ち期間内の少なくと
も一部の時間にわたって、電源ラインとの通電が高イン
ピーダンスとなる状態にすることを特徴とするＡＣ型Ｐ
ＤＰの駆動方法。 - 【請求項２】アドレッシングを行うアドレス期間におい
て、少なくとも１本のスキャン電極を、当該スキャン電
極が選択電位にバイアスされる以前および以後に、電源
ラインとの通電が高インピーダンスとなる状態にする請
求項１記載のＡＣ型ＰＤＰの駆動方法。 - 【請求項３】スキャン電極を高インピーダンス状態にす
る前処理として、 当該スキャン電極の電位を前記選択電
位よりも前記アドレス電位に近い非選択電位とする請求
項１記載のＡＣ型ＰＤＰの駆動方法。 - 【請求項４】前記非選択電位は接地電位である請求項３
記載のＡＣ型ＰＤＰの駆動方法。 - 【請求項５】スキャン電極を高インピーダンス状態にす
る制御を行単位に行なう請求項１記載のＡＣ型ＰＤＰの
駆動方法。 - 【請求項６】行選択順に複数ずつ行をまとめたブロック
を単位として、スキャン電極を高インピーダンス状態に
する制御を行なう請求項１記載のＡＣ型ＰＤＰの駆動方
法。 - 【請求項７】行選択に用いる集積回路の１個あたりの駆
動電極数ずつ行選択順に行をまとめたブロックを単位と
して、スキャン電極を高インピーダンス状態にする制御
を行なう請求項１記載のＡＣ型ＰＤＰの駆動方法。 - 【請求項８】マトリクス表示の行ごとに面放電のための
電極対を構成する表示電極群、および前記表示電極群と
交差するアドレス電極群が配列された表示面において、
前記電極対の一方の表示電極をスキャン電極とし、 選択
行のスキャン電極を選択電位にバイアスする行選択に同
期させて、選択列のアドレス電極をアドレス電位にバイ
アスすることによってアドレッシングのための放電を生
じさせるＡＣ型ＰＤＰの駆動装置であって、 アドレッシングを行うアドレス期間において、少なくと
も１本のスキャン電極を、当該スキャン電極が選択電位
にバイアスされる以前である選択待ち期間内の少なくと
も一部の時間にわたって、電源ラインとの通電が高イン
ピーダンスとなる状態にすることを特徴とするＡＣ型Ｐ
ＤＰの駆動装置。 - 【請求項９】請求項８記載の駆動装置と、それによって
駆動されるＡＣ型ＰＤＰとから構成されたことを特徴と
する表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098321A JP4158875B2 (ja) | 2001-03-30 | 2001-03-30 | Ａｃ型ｐｄｐの駆動方法および駆動装置 |
| US09/949,086 US6833823B2 (en) | 2001-03-30 | 2001-09-10 | Method and device for driving AC type PDP |
| KR1020010059979A KR100764347B1 (ko) | 2001-03-30 | 2001-09-27 | Ａｃ형 ｐｄｐ의 구동 방법 및 구동 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098321A JP4158875B2 (ja) | 2001-03-30 | 2001-03-30 | Ａｃ型ｐｄｐの駆動方法および駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002297090A true JP2002297090A (ja) | 2002-10-09 |
| JP4158875B2 JP4158875B2 (ja) | 2008-10-01 |
Family
ID=18951977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098321A Expired - Fee Related JP4158875B2 (ja) | 2001-03-30 | 2001-03-30 | Ａｃ型ｐｄｐの駆動方法および駆動装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6833823B2 (ja) |
| JP (1) | JP4158875B2 (ja) |
| KR (1) | KR100764347B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004198777A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2005250488A (ja) * | 2004-03-05 | 2005-09-15 | Lg Electronics Inc | スキャンドライバを含むプラズマディスプレイパネルの駆動装置 |
| JP2006053564A (ja) * | 2004-08-11 | 2006-02-23 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| KR100578837B1 (ko) | 2003-11-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| JP2007507730A (ja) * | 2003-10-01 | 2007-03-29 | トムソン プラズマ エス アー エス | プラズマディスプレイパネルの駆動装置 |
| KR100867586B1 (ko) | 2007-04-27 | 2008-11-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| US7486257B2 (en) | 2003-11-10 | 2009-02-03 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744674B1 (en) * | 2003-03-13 | 2004-06-01 | Advanced Micro Devices, Inc. | Circuit for fast and accurate memory read operations |
| KR100482324B1 (ko) * | 2002-03-06 | 2005-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100477995B1 (ko) * | 2003-07-25 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 그의 구동 방법 |
| KR100599616B1 (ko) * | 2003-11-24 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치 |
| KR100598184B1 (ko) * | 2004-04-09 | 2006-07-10 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 |
| KR100599759B1 (ko) * | 2004-09-21 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그의 구동방법 |
| CN100585676C (zh) * | 2005-01-31 | 2010-01-27 | 株式会社日立等离子体专利许可 | 充放电装置、等离子显示面板和充放电的方法 |
| KR100914111B1 (ko) * | 2005-07-20 | 2009-08-27 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100769902B1 (ko) * | 2005-08-08 | 2007-10-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100825428B1 (ko) * | 2006-03-14 | 2008-04-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 |
| EP1862998B1 (en) * | 2006-05-19 | 2012-04-11 | LG Electronics, Inc. | Plasma display apparatus |
| US11448621B2 (en) * | 2020-03-30 | 2022-09-20 | Olympus NDT Canada Inc. | Ultrasound probe with row-column addressed array |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183626B1 (ko) * | 1991-07-12 | 1999-04-15 | 김정배 | 방전표시패널의 구동회로 |
| JP2666640B2 (ja) * | 1992-01-10 | 1997-10-22 | 富士通株式会社 | プラズマ・ディスプレイ・パネルの駆動方法 |
| US5519520A (en) * | 1992-02-24 | 1996-05-21 | Photonics Systems, Inc. | AC plasma address liquid crystal display |
| JP3241577B2 (ja) * | 1995-11-24 | 2001-12-25 | 日本電気株式会社 | 表示パネル駆動回路 |
| JP2001005422A (ja) * | 1999-06-25 | 2001-01-12 | Mitsubishi Electric Corp | プラズマディスプレイ装置駆動方法およびプラズマディスプレイ装置 |
-
2001
- 2001-03-30 JP JP2001098321A patent/JP4158875B2/ja not_active Expired - Fee Related
- 2001-09-10 US US09/949,086 patent/US6833823B2/en not_active Expired - Fee Related
- 2001-09-27 KR KR1020010059979A patent/KR100764347B1/ko not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004198777A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2007507730A (ja) * | 2003-10-01 | 2007-03-29 | トムソン プラズマ エス アー エス | プラズマディスプレイパネルの駆動装置 |
| US7486257B2 (en) | 2003-11-10 | 2009-02-03 | Samsung Sdi Co., Ltd. | Plasma display panel and driving method thereof |
| KR100578837B1 (ko) | 2003-11-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 |
| JP2005250488A (ja) * | 2004-03-05 | 2005-09-15 | Lg Electronics Inc | スキャンドライバを含むプラズマディスプレイパネルの駆動装置 |
| JP2006053564A (ja) * | 2004-08-11 | 2006-02-23 | Lg Electronics Inc | プラズマディスプレイ装置及びその駆動方法 |
| KR100867586B1 (ko) | 2007-04-27 | 2008-11-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| US7852293B2 (en) | 2007-04-27 | 2010-12-14 | Lg Electronics Inc. | Plasma display apparatus and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6833823B2 (en) | 2004-12-21 |
| US20020140639A1 (en) | 2002-10-03 |
| KR100764347B1 (ko) | 2007-10-08 |
| KR20020077015A (ko) | 2002-10-11 |
| JP4158875B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100917372B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP3511495B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| JP4162434B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4158875B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| KR100314607B1 (ko) | Ｐｄｐ의 구동 방법 | |
| KR100691682B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치 | |
| US6400342B2 (en) | Method of driving a plasma display panel before erase addressing | |
| JP2002189443A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2004085693A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041004 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050720 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |