[go: up one dir, main page]

JP2002294451A - 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 - Google Patents

多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Info

Publication number
JP2002294451A
JP2002294451A JP2001098313A JP2001098313A JP2002294451A JP 2002294451 A JP2002294451 A JP 2002294451A JP 2001098313 A JP2001098313 A JP 2001098313A JP 2001098313 A JP2001098313 A JP 2001098313A JP 2002294451 A JP2002294451 A JP 2002294451A
Authority
JP
Japan
Prior art keywords
thin film
hydrogen
film
silicon
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098313A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Hisayoshi Yamoto
久良 矢元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001098313A priority Critical patent/JP2002294451A/ja
Publication of JP2002294451A publication Critical patent/JP2002294451A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 高結晶化率で高品質の多結晶性シリコン等の
半導体薄膜を容易かつ低コストに、しかも大面積に形成
可能な方法と装置を提供する。 【解決手段】 基体１上に触媒ＣＶＤ法等によりＳｉＯ
x又は／及びＳｉＮy粒子状生成物含有のアモルファス又
は微結晶シリコン薄膜１００Ａを形成し、水素又は水素
含有ガスを加熱された触媒体４６に接触させ、これによ
って生成した水素系活性種をシリコン薄膜１００Ａに作
用させて（触媒ＡＨＡ処理で）そのアモルファス成分を
エッチングし、更に、ＳｉＯx又は／及びＳｉＮyからシ
リコン超微粒子を析出形成し、シリコン超微粒子層１０
０Ｂを形成し、これをシードに触媒ＣＶＤ法等により多
結晶性半導体薄膜を成長させる気相成長工程（更に触媒
ＡＨＡ処理と触媒ＣＶＤ等とを繰り返すこと）によって
多結晶性半導体薄膜７を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基体上に多結晶性
シリコンなどの多結晶性半導体薄膜を気相成長させる方
法及びその装置、その多結晶性半導体薄膜を基体上に有
する半導体装置の製造方法及びその装置に関するもので
ある。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴ（Metal-Oxide-Semi
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】例えば特開平６−１４０３２７号、特開平
５−２７５３３５号によれば、シラン系ガスと酸素系ガ
スの混合ガスのプラズマＣＶＤにより、ＳｉＯx（０＜
ｘ≦２）の粒子状生成物を、又はシラン系ガスと窒素系
ガスの混合ガスのプラズマＣＶＤ法によりＳｉＮy（１
０＜ｙ＜７０ａｔｏｍｉｃ％）の粒子状生成物をアモル
ファスシリコンマトリックス中に存在させ、ＲＦ／ＥＣ
Ｒ水素プラズマ処理によりアモルファスシリコンをエッ
チングして微結晶シリコンの核を形成する。この粒子状
生成物は１０ｎｍ以下のサイズであり、０．１μｍ角の
領域に１００個以下分散されているのが好ましい。そし
て、この後に、 （１）ジシラン、シランを高水素希釈してプラズマＣＶ
Ｄ法により多結晶シリコン薄膜を得る。 （２）ジシラン、シランのプラズマＣＶＤ法によりアモ
ルファスシリコン膜を形成し、５００〜６００℃で長時
間アニールすることにより結晶化する。 （３）極薄膜のアモルファスシリコン成膜と水素プラズ
マ処理の繰り返しにより多結晶シリコン膜を形成する。
【０００４】また、プラズマＣＶＤ法、減圧ＣＶＤ法等
により形成したアモルファス又は多結晶シリコンは、特
開平７−１３１０３０号、特開平９−１１６１５６号、
特公平７−１１８４４３号にみられるように、単に高温
アニール又はエキシマレーザーアニール（ＥＬＡ：Exci
mer Laser Anneal）処理することにより、多結晶シリコ
ン膜のキャリア移動度の改善を図ってきたが、この方法
では８０〜１２０ｃｍ 2／Ｖ・ｓｅｃ程度のキャリア移
動度を得るのが限界であった。しかし、プラズマＣＶＤ
法によるアモルファスシリコンのＥＬＡで得られた多結
晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、１０
０ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対応で
きるので、最近は駆動回路一体型の多結晶シリコンＭＯ
ＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display＝液
晶表示装置）が注目されている（特開平６−２４２４３
３号参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た方法はいずれも、次に示す欠点を回避することができ
ない。
【０００６】１）プラズマＣＶＤ法によりＳｉＯx又は
ＳｉＮyからなる粒子状生成物をシードとして多結晶シ
リコンを成膜する場合、プラズマＣＶＤ法での粒子状生
成物の大きさと個数のコントロールは難しい上に、ＲＦ
／ＥＣＲ水素プラズマ処理では、活性化水素イオンの発
生が少なく、プラズマエネルギーが小さいために、アモ
ルファスシリコンのエッチングレートが小さく、形成し
た多結晶シリコンの粒径のバラツキが大きく、多結晶シ
リコン化の効率が低い。このために、キャリア移動度が
小さく、また多結晶シリコン化の効率が低いので、生産
性も低い。そして、ＳｉＯ2はＳｉ−Ｏ結合が強いの
で、エネルギーの弱いプラズマ水素処理してもシリコン
を微粒子化しにくい。
【０００７】また、エキシマレーザーを用いると、その
出力の安定性や、生産性、大型化による装置価格の上
昇、歩留／品質低下等の問題が山積しており、特に、１
ｍ×１ｍの大型ガラス基板になると、前記の問題が拡大
して性能／品質向上とコストダウンが一層難しくなる。
【０００８】また、固相成長法による多結晶シリコンＭ
ＯＳＴＦＴの製法では、６００℃以上での十数時間のア
ニールと、約１０００℃での熱酸化のゲートＳｉＯ2の
形成が必要なために、半導体製造装置を採用せざるを得
ない。このために、基板サイズは、ウエーハサイズ８〜
１２インチφが限界であり、また高耐熱性で高価な石英
ガラスを採用しなければならず、コストダウンが難し
く、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定さ
れている。
【０００９】近時、ガラス基板のような絶縁性基板上
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの遷
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造しやすいが、この
問題がネックとなってくる。
【００１０】本発明の目的は、高結晶化率で大粒径の高
品質の多結晶性シリコン等の多結晶性半導体薄膜を容易
かつ低コストに、しかも大面積に形成可能な方法と、こ
の方法を実施する装置を提供することにある。
【００１１】本発明の他の目的は、こうした多結晶性半
導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導
体装置の製造方法と、この方法を実施する装置を提供す
ることにある。
【００１２】
【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性半導体薄膜を形成するに際し、或いは基体上
に多結晶性半導体薄膜を有する半導体装置を製造するに
際し、前記基体上に、ＳｉＯx（０＜ｘ≦２）及び／又
はＳｉＮy（０．１＜ｙ＜１．４）からなる粒子状生成
物を含有する低級結晶性半導体薄膜を形成する工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、
これによって生成した水素系活性種を前記低級結晶性半
導体薄膜に作用させてアニールを行い、シリコン超微粒
子を形成する工程と、このシリコン超微粒子を結晶成長
の核として半導体材料薄膜を気相成長させる工程とを経
て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜
の形成方法、又は半導体装置の製造方法に係るものであ
る。
【００１３】また、本発明は、本発明の方法を実施する
装置として、ＳｉＯx（０＜ｘ≦２）及び／又はＳｉＮy
（０．１＜ｙ＜１．４）からなる粒子状生成物を含有す
る低級結晶性半導体薄膜の形成手段と、水素又は水素含
有ガス供給手段と、前記多結晶性半導体薄膜となる半導
体材料薄膜の原料ガスの供給手段と、触媒体と、触媒体
加熱手段と、基体加熱手段とを有する、多結晶性半導体
薄膜の形成装置、又は半導体装置の製造装置を提供する
ものである。
【００１４】本発明によれば、基体上に多結晶性半導体
薄膜を形成するに際し、前記基体上にＳｉＯx（０＜ｘ
≦２）及び／又はＳｉＮy（０．１＜ｙ＜１．４）から
なる粒子状生成物を含有する低級結晶性半導体薄膜を形
成し、水素又は水素含有ガスを加熱された触媒体に接触
させ、これによって生成した水素系活性種等を前記低級
結晶性半導体薄膜に作用させてアニールを行い、シリコ
ン超微粒子を形成し、このシリコン超微粒子を結晶成長
のシードとして前記半導体材料薄膜を気相成長させてい
るので、次の（１）〜（３）に示すような顕著な作用効
果が得られる。
【００１５】（１）加熱された触媒体に水素又は水素含
有ガスを接触させて生成した活性種（高温の水素系分
子、水素系原子、活性化水素イオン等の水素系活性種）
等による処理（以下、これを触媒ＡＨＡ（Atomic Hydro
gen Anneal）処理と称する。）により、高温の水素系分
子、水素系原子、活性水素イオン等の水素系活性種を前
記低級結晶性半導体薄膜に対し吹き付け等で作用させて
いるので、高温の加熱触媒体の輻射熱による加熱も加わ
って、次の顕著な効果を示す。
【００１６】１．この触媒ＡＨＡ処理は、減圧下（例え
ば１０〜５０Ｐａの水素系キャリアガス圧）で、水素を
高温の触媒体（融点未満の８００〜２０００℃、例えば
タングステンでは１５００〜２０００℃）に接触させ
て、大量の高温の水素系活性種（水素系分子／水素系原
子／活性化水素イオン等）を生成し、これを基板上に形
成したアモルファス又は微結晶シリコン膜等に吹き付け
ると（但し、基板温度は特に３００〜４００℃）、従来
のＲＦ／ＶＨＦプラズマ水素処理やＥＣＲプラズマ水素
処理に比べて、高いエネルギーの高温の水素系活性種等
が有する大量の熱エネルギーが効率良くその膜等に移動
して、その膜等の温度を効率良くかつ均一性良く上昇さ
せる。これによって、アモルファスシリコン膜や微結晶
シリコン膜等は、水素系活性種の還元作用によりアモル
ファス構造のシリコンが高いエッチングレートで選択的
にエッチング除去され、更に膜中に含有されるＳｉＯx
がＳｉとＳｉＯやＨ2Ｏに変化し、又膜中に含有される
ＳｉＮyがＳｉとＮＨ3等に分解して効率良く高品質のシ
リコン超微粒子が多数形成され、これを次の多結晶性シ
リコン等の成長の核（シード）として有効に働かせるこ
とができる。この時、シリコン超微粒子は粒径は１ｎｍ
以上、好ましくは１〜１０ｎｍ、個数は１個／μｍ2以
上、好ましくは、１〜１００個／μｍ2で点在している
のが望ましい。尚、触媒ＡＨＡ処理の水素系活性種によ
るシリコンエッチング作用は、アモルファス構造シリコ
ンのみならず、微結晶、多結晶及び単結晶構造シリコン
にも起こるが、アモルファス構造シリコンのエッチング
作用が大きいので、その選択性を利用する方法である。
【００１７】２．この触媒ＡＨＡ処理は、従来のＲＦ／
ＶＨＦプラズマ水素処理やＥＣＲプラズマ水素処理に比
べ、高いエッチングレートでアモルファス構造のシリコ
ンをエッチングして大粒径多結晶性シリコン膜を形成
し、そのキャリア移動度の向上を図れる。即ち、触媒Ａ
ＨＡ処理されて得られるシリコン超微粒子をシードとし
て、この上に半導体材料薄膜が多結晶化され易い状態で
（多結晶性半導体薄膜として）成長し易くなり、特に次
の触媒ＡＨＡ処理及び気相成長により、上記多結晶性半
導体薄膜上に気相成長されたシリコン膜等はこの多結晶
性半導体薄膜をシードとして結晶化が促進されるので、
目的とする高結晶化率、高品質の多結晶性半導体薄膜を
得ることができる。即ち、触媒ＡＨＡ処理により、例え
ばバイアス又は非バイアス触媒ＣＶＤで成膜された微結
晶シリコン膜にアモルファス構造のシリコンが存在して
いると、これが水素系活性種によりエッチング除去され
てシリコン超微粒子が形成され、その上に気相成長する
シリコン膜は下地のシリコン超微粒子をシード（核）に
してより多結晶性シリコン膜化し易く、更には、同様の
触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高温
の水素系活性種等が有する熱エネルギーがその膜等に移
動して、その膜等の温度を上昇させ、水素系活性種の還
元作用によりアモルファスシリコンや微結晶シリコン薄
膜は多結晶化し、多結晶性シリコン薄膜は高結晶化し
て、高結晶化率、大粒径の多結晶性シリコン薄膜を形成
することができる。この結果、トップゲート型のみなら
ず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴで
も、高いキャリア（電子／正孔）移動度の大粒径の多結
晶性シリコン薄膜等が得られるために、この高性能の多
結晶性シリコン等の半導体薄膜を使用した高速、高電流
密度の半導体装置、電気光学装置、更には高効率の太陽
電池等の製造が可能となる。
【００１８】３．触媒ＡＨＡ処理は従来のプラズマ水素
処理に比べ、基板上に形成した多結晶性シリコン膜上又
は膜内又は粒界にシリコン酸化物が存在した時に、これ
と反応してＳｉＯ等を形成して効率よく蒸発除去させる
ので、その膜内等のシリコン酸化物を効率良く減少／除
去でき、キャリア移動度の向上を図れる。
【００１９】４．触媒ＡＨＡ処理では、活性化水素イオ
ン等の水素系活性種によるクリーニング（基板等への吸
着ガス及び有機物残渣等の還元除去）が可能であり、触
媒体も酸化劣化し難くなる（なお、このような効果は、
上記のバイアス又は非バイアス触媒ＣＶＤ時も水素系キ
ャリアガスを用いることから、同様に生じる）。
【００２０】５．触媒ＡＨＡ処理では、活性化水素イオ
ン等の水素系活性種の水素化作用により、半導体膜中の
例えばシリコンダングリングボンドをなくし、特性が向
上する。
【００２１】６．触媒ＡＨＡ処理時に、低級結晶性又は
多結晶性半導体薄膜中に存在するキャリア不純物は高温
で活性化され、各領域において最適なキャリア不純物濃
度を得る。
【００２２】（２）触媒ＡＨＡ処理は、プラズマの発生
なしに行えるので、プラズマによるダメージがなく、ま
たプラズマ処理に比べ、シンプルで安価な装置を実現で
きる。
【００２３】（３）基体温度を低温化しても上記水素系
活性種のエネルギーが大きいために、目的とするシリコ
ン超微粒子が確実に安定して得られることから、基体温
度を特に２００〜４００℃と低温化しても、多結晶性半
導体薄膜がシリコン超微粒子をシードに効率良く成長
し、従って大型で安価な低歪点の絶縁基板（ガラス基
板、耐熱性樹脂基板等）を使用でき、この点でもコスト
ダウンが可能となる。
【００２４】なお、本発明において、上記の触媒ＡＨＡ
処理で形成されるシリコン超微粒子は、粒径１ｎｍ以
上、好ましくは１〜１０ｎｍで１個／μｍ2以上、好ま
しくは１〜１００個／μｍ2の面積比率で点在している
ことが望ましい。また、本発明において、上記の低級結
晶性半導体薄膜とは、後述の定義のようにほぼアモルフ
ァス成分のみの構造、例えばアモルファスシリコン薄膜
とアモルファス成分を含有する微結晶をベースとした構
造、例えば微結晶シリコン薄膜又は微結晶を含有するア
モルファス（非晶質）をベースとした構造、例えば微結
晶シリコン含有アモルファスシリコン薄膜からなり、上
記の多結晶性半導体薄膜は、そうしたアモルファス成分
が除去された大粒径（グレインサイズでは通常、数１０
０ｎｍ以上）の多結晶をベースとした微結晶も含有する
構造からなる。
【００２５】
【発明の実施の形態】本発明の方法及びその装置におい
ては、前記低級結晶性半導体薄膜を気相成長法（バイア
ス又は非バイアス触媒ＣＶＤ法、高密度プラズマＣＶＤ
法、高密度触媒ＣＶＤ法等：以下、同様）によって、前
記半導体材料薄膜を気相成長法によって形成するのがよ
い。この場合、望ましくは融点未満の温度（例えば１６
００〜１８００℃）に加熱された前記触媒体に、前記原
料ガス及び水素系キャリアガス（水素又は水素含有ガス
等）の少なくとも一部を接触させて触媒的に分解させ、
これによって生成したラジカル、イオン等の反応種を加
熱された前記基体上に堆積させて前記低級結晶性半導体
薄膜及び／又は前記半導体材料薄膜を触媒ＣＶＤにより
気相成長させるのがよい。また、この気相成長後に、連
続して前記原料ガスの供給を停止し、望ましくは、融点
未満の温度に加熱された触媒体（これは前記触媒体と同
一物であるのがよいが、別のものであってもよい。）に
前記水素系キャリアガス（水素又は水素含有ガス）の少
なくとも一部を接触させ、これによって生成した大量の
高温の水素系分子、水素系原子、活性化水素イオン等の
水素系活性種を前記低級結晶性半導体薄膜／又は前記半
導体材料薄膜に作用させて触媒ＡＨＡ処理による前記ア
ニールを行うのがよい。
【００２６】この場合、前記気相成長時の水素又は水素
含有ガス供給量よりも前記アニール時の水素又は水素含
有ガス供給量を多くする。例えば、気相成長時に用いる
水素系キャリアガスは水素又は水素と不活性ガス（熱伝
導性が良好であって反応性向上に寄与するアルゴン、ヘ
リウム、キセノン、クリプトン、ラドン等）との混合ガ
スであり、混合ガスの場合は水素含有比率は５０モル％
以上とすることによって、触媒体の酸化劣化を防止でき
る。また、触媒ＡＨＡ処理時に用いる水素又は水素含有
ガスは、気相成長時の水素系キャリアガスと同様であっ
てよいが、例えばガス流量３００〜１０００ＳＣＣＭ
（Standard cc per minute）、ガス圧１０〜５０Ｐａと
大きくし（バイアス又は非バイアス触媒ＣＶＤのときの
ガス圧は０．１〜数Ｐａ）、ガスによる熱伝導の増大と
ラジカル水素イオン等発生量の増大とを図るのがよい。
但し、ガス圧が高くなると、ラジカル水素イオン等の平
均自由工程が低下し、活性化エネルギーが低下するの
で、ガス圧の最適化が必要である。
【００２７】また、前記半導体材料薄膜の気相成長後
に、連続して水素又は水素含有ガスを加熱された触媒体
に接触させ、これによって生成した高温の水素系分子、
水素系原子、活性化水素イオン等の水素系活性種を前記
半導体材料薄膜に作用させてアニールを行い、必要あれ
ば、前記半導体材料薄膜と同様の半導体材料薄膜の気相
成長と前記アニールとを繰り返すのが望ましい。このた
めには、前記原料ガス供給手段と前記水素又は水素含有
ガス供給手段とを制御する制御手段を有するのがよい。
【００２８】即ち、触媒ＡＨＡ処理されて得られる多結
晶性半導体薄膜上に更に半導体材料薄膜を気相成長させ
る工程とアニール工程とを目的とする膜厚となるまで繰
り返す、いわば２ステップ又はそれ以上のマルチ触媒Ａ
ＨＡ処理により、この半導体材料薄膜は既に触媒ＡＨＡ
処理で多結晶化された下地膜上に、これをシードとして
多結晶化され易い状態で成長し易くなり、目的とする高
結晶化率、高品質の多結晶性半導体膜を所定の膜厚で得
ることができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を
繰り返すマルチ触媒ＡＨＡ処理により、例えばバイアス
又は非バイアス触媒ＣＶＤでシリコン超微粒子層上に成
膜された多結晶性シリコン薄膜を触媒ＡＨＡ処理でシー
ド化し、この上にバイアス又は非バイアス触媒ＣＶＤで
多結晶性シリコン薄膜を気相成長させ、更に触媒ＡＨＡ
処理することにより、高結晶化率、大粒径の多結晶性シ
リコン膜等を形成することができる。
【００２９】具体的には、触媒ＡＨＡ処理時に大量の高
温の水素系活性種（水素系分子、水素系原子、活性化水
素イオン等）が有する熱エネルギーが移動して、シリコ
ン薄膜の温度を局部的に上昇させ、水素系活性種の還元
作用によりアモルファス構造のシリコンをエッチングし
て微結晶シリコン薄膜等は多結晶化し、多結晶性シリコ
ン薄膜は高結晶化して高結晶化率で大粒径の多結晶性シ
リコン薄膜が形成され易くなると共に、この上に更に気
相成長させるシリコン薄膜はより高結晶化、より大粒径
化され、キャリア移動度の更なる向上が図れる。
【００３０】しかも、多結晶性シリコン膜上又は膜内又
は粒界にシリコン酸化物が存在したとき、水素系活性種
がこれと反応してＳｉＯ等を生成して蒸発除去させるの
で、多結晶性シリコン膜上又は膜内のシリコン酸化物を
減少／除去させることができ、キャリア移動度の向上を
図ることができる。
【００３１】また、この触媒ＣＶＤの場合、触媒体の種
類及び温度、基板加熱温度、気相成膜条件、原料ガスの
種類、添加するｎ又はｐ型不純物濃度等により、広範囲
のｎ又はｐ型不純物濃度の多結晶性シリコン薄膜が容易
に得られ、かつ、触媒ＡＨＡ処理により高結晶化率で大
きな粒径の多結晶性シリコン薄膜を形成できるので、高
キャリア移動度でＶth（しきい値）調整が容易であり、
低抵抗での高速動作が可能となる。
【００３２】更に、プラズマＣＶＤでのアモルファスシ
リコン膜中に１０〜２０％含有する水素を触媒ＡＨＡ処
理で減少／除去させ、大きな粒径の多結晶性シリコン膜
を形成できるので、大きなキャリア移動度の多結晶性シ
リコン膜の形成が可能となる。更に、基板加熱温度、気
相成膜条件、原料ガスの種類、触媒ＡＨＡ処理条件、添
加するｎ又はｐ型不純物濃度等により、広範囲のｎ又は
ｐ型不純物濃度の多結晶性シリコン薄膜が容易に得られ
るので、高移動度でＶth調整が容易で低抵抗での高速動
作が可能となる。
【００３３】前記触媒ＣＶＤによる上記の気相成長は、
具体的には、前記触媒体を８００〜２０００℃の範囲で
あってその融点未満の温度に加熱し（例えば触媒体に通
電してそれ自体の抵抗加熱によって加熱し）、この加熱
された触媒体により前記原料ガス及び前記水素系キャリ
アガス（水素又は水素含有ガス等）の少なくとも一部を
触媒反応又は熱分解反応させて生成した前記反応種を原
料種として、基体の歪点以下の温度、例えば２００〜８
００℃に加熱した基板上に薄膜を堆積させることができ
る。このような触媒体温度や下記の触媒体材質は触媒Ａ
ＨＡ処理時も同様である。
【００３４】ここで、触媒体の加熱温度が８００℃未満
であると、原料ガスの触媒反応又は熱分解反応が不十分
となって堆積速度が低下し易く、また２０００℃を超え
ると触媒体の構成材料が堆積膜中に混入して膜の電気的
特性を阻害し、膜質低下を生じ、また、触媒体の融点以
上の加熱は、その形態安定性が失われるので、回避する
のがよい。触媒体の加熱温度は、その構成材料の融点未
満であって１１００℃〜１８００℃であるのが好まし
い。
【００３５】触媒体は、タングステン、トリア含有タン
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成することができる。
【００３６】そして、この触媒体及びこれを支持する支
持体の純度を９９．９９ｗｔ％（４Ｎ）以上とし、好ま
しくは９９．９９９ｗｔ％（５Ｎ）又はそれ以上とする
ことによって、形成される多結晶性半導体薄膜の重金属
汚染を低減することができる。
【００３７】また、基板温度は、基板の歪点以下の温
度、例えば２００〜８００℃が好ましく、より好ましく
は３００〜４００℃とすれば、効率的で高品質の成膜を
行なえる。基板温度が高いと、安価なほうけい酸ガラ
ス、アルミノけい酸ガラスが使用できなくなり、また熱
の影響によって不純物のドーピング濃度分布が変化し易
くなる。
【００３８】通常の熱ＣＶＤ法で多結晶性シリコン膜を
形成する場合には、基板温度を約６００〜９００℃とす
る必要があるが、本発明に基づく成膜では、プラズマや
光励起を必要とせずに、上記のような低温での熱ＣＶＤ
が可能となることが極めて有利である。本発明に基づく
触媒ＣＶＤ時の基板温度が上記したように低いため、基
板、例えばガラス基板として、歪点が４７０〜６７０℃
と低いほうけい酸ガラスやアルミノけい酸ガラス等のガ
ラスや耐熱性樹脂基板等を用いることができる。これ
は、安価で、薄板化が容易であり、大型化（１ｍ×１ｍ
以上）が可能であり、また長尺ロール化されたガラス板
を作製できる。例えば、長尺ロール化ガラス板上に、上
記手法を用いて、薄膜を連続して又は非連続に作製する
ことができる。
【００３９】本発明においてバイアス又は非バイアス触
媒ＣＶＤによる気相成長での低級結晶性半導体薄膜形成
に使用する原料ガスは、水素化ケイ素又はその誘導体、
水素化ケイ素又はその誘導体と水素、ゲルマニウム、炭
素又はスズを含有するガスとの混合物、水素化ケイ素又
はその誘導体と周期表第III族又は第Ｖ族元素からなる
不純物を含有するガスとの混合物、水素化ケイ素又はそ
の誘導体と水素、ゲルマニウム、炭素又はスズを含有す
るガスと周期表第III族又は第Ｖ族元素からなる不純物
を含有するガスとの混合物等が挙げられる。
【００４０】上記の如き原料ガスを使用することによっ
て、アモルファスシリコン、微結晶シリコン含有アモル
ファスシリコン膜、微結晶シリコン（アモルファスシリ
コン含有微結晶シリコン）膜、アモルファスシリコン及
び微結晶シリコン含有多結晶シリコン膜、微結晶ゲルマ
ニウム含有アモルファスゲルマニウム膜、アモルファス
ゲルマニウム、微結晶ゲルマニウム（アモルファスゲル
マニウム含有微結晶ゲルマニウム）膜、アモルファスゲ
ルマニウム及び微結晶ゲルマニウム含有多結晶ゲルマニ
ウム膜、又はＳｉxＧｅ1-x（０＜ｘ＜１）で示されるア
モルファスシリコンゲルマニウム膜からなる前記低級結
晶性半導体薄膜を形成することができる。この低級結晶
性半導体は、アモルファスをベースとし、また微結晶を
含む場合には粒径が１０ｎｍ以下の微結晶が点在するの
がよい。また、多結晶性半導体薄膜として、多結晶性シ
リコン膜、多結晶性ゲルマニウム膜、多結晶性シリコン
−ゲルマニウム膜、多結晶性炭化ケイ素膜を形成するこ
とができる。
【００４１】そして、この低級結晶性半導体薄膜の成長
時又は成長後に、錫、ゲルマニウム、鉛等のIV族元素の
少なくとも１種を合計が適量（１０15ａｔｏｍｓ／ｃｃ
以上、例えば１０18〜１０20ａｔｏｍｓ／ｃｃ）含有さ
せる（更にこの状態で触媒ＡＨＡ処理による前記アニー
ル工程を行う）と、多結晶性半導体薄膜の結晶粒界に存
在する不整を低減し、その膜ストレスを低減して高キャ
リア移動度、高品質の多結晶性半導体が得られ易くな
る。このIV族元素は、原料ガス中にガス成分として混合
したり、或いはイオン注入又はイオンドーピングによ
り、半導体材料薄膜中に含有させることができる。ま
た、本発明により形成した多結晶性シリコン薄膜中の酸
素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏｍｓ／
ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃｃ以下
がよく、水素濃度は０．０１原子％以上が好ましい。
又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領域で
１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００４２】なお、前記触媒ＣＶＤ（又はバイアス触媒
ＣＶＤ）する前に、前記触媒体を水素系ガス雰囲気中で
加熱（空焼き）処理することが望ましい。これは、触媒
体の熱処理が不十分な場合に、触媒体の構成材料が放出
され、これが成膜された膜中に混入することがあるが、
触媒体を水素系ガス雰囲気中で成膜前の空焼き加熱する
ことによってそのような混入を解消することができる。
従って、成膜室内を水素系ガスで充たした状態で触媒体
を成膜時よりも高い温度（例えばタングステンでは２２
００〜２５００℃）で所定時間の空焼きを行った後に、
通常の成膜時の温度（例えばタングステンでは１７００
℃）に戻すように加熱し、次いで水素系ガスをキャリア
ガスとして原料ガス（いわゆる反応ガス）を供給するこ
とがよい。尚、触媒体の純度、材料によっては、この空
焼き処理は最初のみ実施し、必ずしも成膜毎に実施する
必要はない。
【００４３】前記触媒ＡＨＡ処理は、高温の水素系活性
種により前記低級結晶性半導体薄膜中の特にアモルファ
ス成分を選択的にエッチングする作用があり、高結晶化
率、大粒径（特にグレインサイズが数１００ｎｍ以上）
の多結晶をベースとする薄膜を形成し得、かつ膜中のキ
ャリア不純物を活性化する処理であるが、その際、触媒
体温度は１６００〜２０００℃、基板−触媒体間の距離
は２０〜５０ｍｍとし、バイアス又は非バイアス触媒Ｃ
ＶＤよりも水素系キャリアガス流量を多く（ガス圧を高
く）して水素系活性種等の増大化率を図ることにより処
理時間を短縮する等、処理効果向上のため、任意に変更
してもよい。
【００４４】本発明の処理で得られた前記多結晶性半導
体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及
びドレイン領域、又は配線、抵抗、容量又は電子放出体
等を形成することができる。この場合、前記チャンネ
ル、ソース及びドレイン領域の形成後に、これらの領域
に対し、この触媒ＡＨＡ処理を施すと、上記のｎ型又は
ｐ型不純物のイオン活性化を行える。
【００４５】また、多結晶性シリコン等の前記多結晶性
半導体薄膜中への外部からの酸素侵入を低減するため
に、例えば多結晶性シリコン薄膜等内においてゲート絶
縁膜側から外部に向って結晶粒径を小さくして高密度化
するか、或いはアモルファスシリコン膜又は微結晶含有
アモルファスシリコン膜によって前記多結晶性シリコン
薄膜を被覆するのがよい。この場合、汎用フォトリソグ
ラフィ及びエッチング技術により、微結晶シリコン又は
アモルファスシリコン薄膜を除去し、前記多結晶性シリ
コン薄膜とコンタクトしたソース、ドレイン電極を形成
することができる。
【００４６】本発明は、シリコン半導体装置、シリコン
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、液晶表示
装置、有機又は無機エレクトロルミネセンス（ＥＬ）表
示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。
【００４７】この場合、内部回路及び周辺回路を有する
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性半
導体薄膜によって形成してよく、また駆動回路、映像信
号処理回路及びメモリー回路等の周辺回路一体型の構成
とすることもできる。
【００４８】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
【００４９】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。
【００５０】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
【００５１】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性半導体薄膜を介
して前記ＭＯＳＴＦＴのドレインに接続すると共に前記
多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体
膜又は多結晶性ダイヤモンド膜又は窒素含有又は非含有
の炭素薄膜又は窒素含有又は非含有の炭素薄膜の表面に
形成した多数の微細突起構造（例えばカーボンナノチュ
ーブ）などによって形成するのがよい。
【００５２】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。
【００５３】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。
【００５４】第１の実施の形態 図１〜図１１について、本発明の第１の実施の形態を説
明する。
【００５５】本実施の形態は、本発明をトップゲート型
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。
【００５６】＜触媒ＣＶＤ法とその装置＞まず、本実施
の形態に用いる触媒ＣＶＤ法及び触媒ＡＨＡ処理につい
て説明する。触媒ＣＶＤ法においては水素系キャリアガ
スとシランガス等の原料ガスとからなる反応ガスを加熱
されたタングステン等の触媒体に接触させ、これによっ
て生成したラジカルな堆積種又はその前駆体及び活性化
水素イオン等の水素系活性種に高いエネルギーを与え、
基板上にアモルファス又は微結晶シリコン等の低級結晶
性半導体薄膜や、多結晶性シリコン薄膜等の多結晶性半
導体薄膜を気相成長させる。そして、この成膜後に原料
ガスの供給を停止し、水素系キャリアガスのみを供給す
ることによって、例えば低級結晶性シリコン薄膜又は多
結晶性シリコン薄膜の触媒ＡＨＡ処理を行い（つまり、
高温の水素系分子、水素系原子、活性化水素イオン等の
水素系活性種によりアモルファス構造のシリコン等を選
択的に還元エッチングし）、シリコン超微粒子を形成
し、或いはこのシリコン超微粒子をシード（核）にして
多結晶性シリコン等を大粒径に成長させる。これらの触
媒ＡＨＡ処理とバイアス又は非バイアス触媒ＣＶＤとを
繰り返して、より高結晶化率でより大粒径で所定膜厚の
多結晶性シリコン薄膜等の多結晶性半導体薄膜を得る。
なお、本明細書中で上記の「バイアス」とは、プラズマ
放電の生じない条件下での直流及び／又は交流の電界、
又は／及び磁界によるバイアス作用で、加速した指向性
運動エネルギーを付与することを意味する。
【００５７】このバイアス又は非バイアス触媒ＣＶＤ及
び触媒ＡＨＡ処理は、図５〜図６に示す如き装置を用い
て実施される。
【００５８】この装置によれば、水素系キャリアガスと
水素化ケイ素（例えばモノシラン、ジシラン、トリシラ
ン）等の原料ガス及びＮ2Ｏ、ＮＯ2、ＮＯ又はＮ2、ア
ンモニア（必要に応じてＢ2Ｈ6やＰＨ3などのドーピン
グガスも含む。）からなる反応ガス４０は、供給導管４
１からシャワーヘッド４２の供給口（図示せず）を通し
て成膜室４４へ導入される。成膜室４４の内部には、ガ
ラス等の基板１を支持するためのサセプタ４５と、耐熱
性の良い（望ましくは触媒体４６と同じか或いはそれ以
上の融点を有する材質の）シャワーヘッド４２と、例え
ばコイル状のタングステン等の触媒体４６と、更には開
閉可能なシャッター４７とがそれぞれ配されている。な
お、図示はしないが、サセプタ４５と成膜室４４との間
には磁気シールが施され、また、成膜室４４は前工程を
行なう前室に後続され、ターボ分子ポンプ等でバルブを
介して排気される。
【００５９】そして、基板１はサセプタ４５内のヒータ
ー線等の加熱手段で加熱され、また触媒体４６は例えば
抵抗線として融点以下（特に８００〜２０００℃、タン
グステンの場合は約１６００〜１８００℃）に加熱され
て活性化される。触媒体４６の両端子は直流又は交流の
触媒体電源４８に接続され、この電源からの通電により
所定温度に加熱される。
【００６０】触媒ＣＶＤ法を実施するには、図５の状態
で、成膜室４４内の真空度を１．３３×１０-4〜１．３
３×１０-6Ｐａとし、例えば水素系キャリアガス５０〜
１００ＳＣＣＭを常時供給して、触媒体を所定温度に加
熱して活性化した後に、水素化ケイ素（例えばモノシラ
ン）ガス１〜１０ＳＣＣＭ（及び必要に応じてＢ2Ｈ
6や、ＰＨ3等のドーピングガスも適量含む。）、Ｈ2Ｏ
又はＨｅ希釈Ｏ2０．１〜０．２ＳＣＣＭ、窒素又はア
ンモニア等の窒素系ガス、Ｎ2Ｏ、ＮＯ2、ＮＯ等の窒素
酸化物ガスそれぞれ１〜１０ＳＣＣＭからなる反応ガス
４０を供給導管４１からシャワーヘッド４２の供給口４
３を通して導入して、ガス圧を０．１３３〜１３．３Ｐ
ａ、例えば１．３３Ｐａとする。ここで、水素系キャリ
アガスは、水素、水素＋アルゴン、水素＋ヘリウム、水
素＋ネオン、水素＋キセノン、水素＋クリプトン等の、
水素に不活性ガスを適量混合させたガスであれば、いず
れでもよい（以下、同様）。尚、原料ガスの種類又は触
媒体の材質によっては、必ずしも水素系キャリアガスは
必要ではない。
【００６１】そして、図６のようにシャッター４７を開
け、水素系キャリアガス及び反応ガス４０の少なくとも
一部を触媒体４６と接触して触媒的に分解させ、触媒分
解反応または熱分解反応によって、高エネルギーをもつ
シリコン等のイオン、ラジカル等の反応種の集団（即
ち、堆積種又はその前駆体及びラジカル水素イオン）を
形成する。こうして生成したイオン、ラジカル等の反応
種５０を高いエネルギーで基板の歪点以下の温度である
例えば２００〜８００℃（例えば３００〜４００℃）に
保持された基板１上にＳｉＯx（０＜ｘ≦２）及び／又
はＳｉＮy（０．１＜ｙ＜１．４）から成る粒子状生成
物を含有するアモルファスシリコン、微結晶性シリコン
等の所定の膜として気相成長させる。
【００６２】こうして、プラズマを発生することなく、
反応種に対し、触媒体４６の触媒作用とその熱エネルギ
ーによるエネルギーを与えるので、反応ガスを効率良く
反応種に変えて、基板１上に均一に熱ＣＶＤで堆積する
ことができる。
【００６３】また、基板温度を低くしても堆積種のエネ
ルギーが大きいために、目的の良質の膜が得られること
から、基板温度を上記の如く更に低温化でき、大型で安
価な絶縁基板（ほうけい酸ガラス、アルミノけい酸ガラ
ス等のガラス基板、ポリイミド等の耐熱性樹脂基板等）
を使用でき、この点でもコストダウンが可能となる。
【００６４】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法に比
べ、はるかにシンプルで安価な装置が実現する。
【００６５】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも従来の常圧ＣＶＤ
と比べて密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。
【００６６】上記のバイアス又は非バイアス触媒ＣＶＤ
において、触媒体４６による副射熱のために、基板温度
は上昇するが、上記のように、必要に応じて基板加熱用
ヒーター５１を設置してよい。また、触媒体４６はコイ
ル状（これ以外にメッシュ、ワイヤー、多孔板状もよ
い。）としているが、更にガス流方向に複数段（例えば
２〜３段）として、ガスとの接触面積を増やすのがよ
い。なお、このＣＶＤにおいて、基板１をサセプタ４５
の下面においてシャワーヘッド４２の上方に配している
ので、成膜室４４内で生じたパーティクルが落下して基
板１又はその上の膜に付着することがない。
【００６７】＜触媒ＡＨＡ処理とその装置＞そして、本
実施の形態においては、上記の装置をそのまま用い、触
媒ＣＶＤによる気相成長後に、モノシラン等の原料ガス
の供給を停止し、触媒ＣＶＤ時よりも多い流量で水素系
キャリアガスのみを成膜室４４内に供給して、ＳｉＯx
又は／及びＳｉＮy粒子状生成物含有の微結晶シリコン
薄膜等に対して触媒ＡＨＡ処理を行い、水素系活性種の
選択的な還元作用によりそのアモルファス構造のシリコ
ンをエッチングして多結晶化のためのアニールを施し、
かつ、この触媒ＣＶＤと触媒ＡＨＡ処理とを所定回数繰
り返して、目的とする膜厚の多結晶性シリコン薄膜等の
多結晶性半導体薄膜を形成する。
【００６８】この触媒ＡＨＡ処理は、水素系キャリアガ
スが加熱触媒体で触媒的に分解されて生成した大量の高
温の水素系活性種等により選択的に前記アモルファス構
造のシリコンをエッチングしてシリコン超微粒子を生成
すると共に、半導体材料薄膜の場合は下地のシリコン超
微粒子をシードとして多結晶化し易くして、高結晶化
率、大粒径（特にグレインサイズが数１００ｎｍ以上）
の多結晶をベースとする薄膜を形成し易くし、且つ膜中
のキャリア不純物を活性化する処理であるが、その際、
触媒体温度１６００〜１８００℃、基板−触媒体間の距
離２０〜５０ｍｍ、基板温度３００〜４００℃とし、ま
た水素系キャリアガスは上記したと同様に水素又は水素
と不活性ガス（アルゴン、ヘリウム、キセノン、クリプ
トン、ラドン等）との混合ガスであり、混合ガスの場合
は水素含有比率は５０モル％以上とすることによって触
媒体の酸化劣化を防止できる。また、触媒ＡＨＡ処理時
に用いる水素又は水素含有ガスは、気相成長時の水素系
キャリアガスと同様であってよいが、ガス流量３００〜
１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａと大きくし
（バイアス又は非バイアス触媒ＣＶＤのときは０．１〜
数Ｐａ）、ガスによる熱伝導の増大と水素系活性種等の
発生量の増大を図るのがよい。
【００６９】図７は、上記の触媒ＣＶＤと触媒ＡＨＡ処
理における上記水素系キャリアガス及び原料ガスの導入
時間及びタイミングを多結晶性シリコン薄膜形成の場合
について示し、また図８は、流量計（ＭＦＣ）や調整弁
などを組み込んだガス導入系を示す。
【００７０】まず、成膜を行う前に、ゲートバルブを通
してチャンバ（成膜室）４４内に基板１を搬入し、サセ
プタ４５に載置し、次いで、排気系を作動させてチャン
バ４４内を所定圧力まで排気するとともに、サセプタ４
５に内蔵されたヒーターを作動させて基板１を所定温度
まで加熱する。
【００７１】そして、ガス導入系によって、まず水素系
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、基板表面に
到達して、基板１の表面クリーニングを行う。その後に
水素系キャリアガスを１５０ＳＣＣＭにする。
【００７２】このように、チャンバ４４内に水素系キャ
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（モノシラン１５ＳＣＣＭ）、Ｈ2Ｏ又は
Ｈｅ希釈Ｏ2０．１〜０．２ＳＣＣＭ、Ｎ2Ｏ等１〜１０
ＳＣＣＭをチャンバ４４内に導入する。導入された原料
ガス等は、加熱触媒体４６の熱触媒反応及び熱分解反応
により堆積種が生成され、ＳｉＯx（０＜ｘ≦２）及び
／又はＳｉＮy（０．１＜ｙ＜１．４）からなる粒子状
生成物含有の低級結晶性シリコン薄膜等として基板表面
に気相成長する。
【００７３】その後、原料ガス等の導入を停止して、チ
ャンバ４４内から原料ガス等を排出し、更に水素系キャ
リアガスのみを３００〜１０００ＳＣＣＭ、例えば５０
０ＳＣＣＭの流量で導入する。これによって、加熱触媒
体による接触分解反応で生じた活性化水素イオン等の水
素系活性種が上記の低級結晶性シリコン薄膜等に作用し
て（触媒ＡＨＡ処理して）、そのアモルファス構造のシ
リコンを選択的にエッチングし、アモルファス成分が除
去されたシリコン超微粒子を形成し、更に、この膜中に
含有されるＳｉＯxがＳｉとＳｉＯ、Ｈ2Ｏ等に分解し、
又ＳｉＮyがＳｉとＮＨ3等に分解してシリコン超微粒子
が析出形成され、またこれをシードとして更に上記の触
媒ＣＶＤにより結晶化が促進された高結晶化率、大粒径
の多結晶性シリコン薄膜を得る。
【００７４】こうして得た多結晶性シリコン薄膜を更に
触媒ＡＨＡ処理し、この上に、再び上記の触媒ＣＶＤを
施し、多結晶性シリコン薄膜をシードとしてその上に多
結晶性シリコン薄膜を成長させ、更に触媒ＡＨＡ処理、
触媒ＣＶＤを繰り返して行うことにより、多結晶性シリ
コン薄膜の膜厚をコントロールしつつ最終的には目的と
する膜厚で高結晶化率、大粒径の多結晶性シリコン薄膜
を形成することができる。
【００７５】このように、水素系活性種のラジカル作用
により、熱エネルギーが膜に移動して局部的に温度上昇
させ、低級結晶性シリコン薄膜は、アモルファス構造の
シリコンが選択的にエッチングされて結晶化が促進さ
れ、大粒径の多結晶性シリコン薄膜化し、高キャリア移
動度、高品質の多結晶性シリコン薄膜を得ることがで
き、しかも、低級結晶性シリコンは膜上又は膜内にシリ
コン酸化物が存在したときに、これと還元反応してＳｉ
Ｏ等を生成して蒸発除去させるので、その膜上又は膜内
のシリコン酸化物を減少／除去させることができ、高キ
ャリア移動度、高品質の多結晶性シリコン膜等を得るこ
とができる。
【００７６】また、微結晶シリコン含有アモルファスシ
リコン又はアモルファスシリコン含有微結晶シリコン薄
膜などは、下地のシリコン超微粒子をシードとして多結
晶化し、多結晶性シリコン薄膜は高結晶率化が促進さ
れ、高結晶化率で大粒径の多結晶性シリコン膜化する。
しかも、その膜に含有されるアモルファス構造のシリコ
ンが水素系活性種の作用でエッチングされるので、高結
晶化率で大粒径の多結晶性シリコン薄膜が形成される。
【００７７】そして、この触媒ＡＨＡ処理時に、半導体
薄膜中に存在するキャリア不純物は高温で活性化され、
各領域において最適なキャリア不純物濃度を得ることが
でき、また、大量の高温の水素系活性種（水素分子、水
素原子及び活性化水素イオン）などによるクリーニング
（基板等への吸着ガス及び有機物残渣等の還元除去）が
可能であり、触媒体も酸化劣化し難しくなり、更に水素
化により、半導体膜中の例えばシリコンダングリングボ
ンドをなくし、特性が向上する。
【００７８】こうした触媒ＡＨＡ処理によるアニールと
半導体薄膜の触媒ＣＶＤによる気相成長とを目的とする
膜厚となるまで繰り返すことにより、この半導体薄膜は
既に触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶
化され易い状態で成長し易くなり、目的とする高結晶化
率、高品質の多結晶性半導体薄膜を所定の膜厚で得るこ
とができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を繰り
返すマルチ触媒ＡＨＡ処理により、例えば触媒ＣＶＤで
成膜された微結晶シリコン含有アモルファスシリコン又
はアモルファスシリコン及び微結晶シリコン含有多結晶
シリコン薄膜等を触媒ＡＨＡ処理で多結晶性シリコン薄
膜化し、多結晶性シリコン薄膜は高結晶率化し、更にこ
の多結晶性シリコン薄膜をシードとした触媒ＣＶＤで多
結晶性シリコン薄膜の気相成長、更には触媒ＡＨＡ処理
を繰り返すので、高結晶化率、大粒径の多結晶性シリコ
ン薄膜を形成することができる。
【００７９】なお、上記の触媒ＣＶＤ及び触媒ＡＨＡ処
理はいずれも、プラズマの発生なしに行えるので、プラ
ズマによるダメージがなく、低ストレスの生成膜が得ら
れ、また、プラズマＣＶＤ法に比べ、シンプルで安価な
装置を実現することができる。
【００８０】図９は、本実施の形態による上記のマルチ
触媒ＡＨＡ処理（触媒ＣＶＤと触媒ＡＨＡ処理の繰り返
し）で得られた多結晶性シリコン薄膜のラマンスペクト
ルをその繰り返し回数等に応じて示すものである。この
結果によれば、触媒ＣＶＤによるシリコンの堆積（ｄｅ
ｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００ＳＣＣ
Ｍ、触媒温度＝１８００〜２０００℃、基板温度＝４０
０℃とし、触媒ＡＨＡ処理の条件を各種とし、繰り返し
回数も変えたところ、この繰り返し回数を多くし、かつ
処理時間を長くし、処理時の水素流量を増加させると、
サンプル＃１→＃２→＃３→＃４の順に、アモルファス
（非晶質）シリコンや微結晶シリコンが減少し、多結晶
シリコンが増加すること（即ち、大粒径化、高結晶化す
ること）が明らかである。尚、ここで、ＡＨＡ１は成膜
前の基板表面のクリーニング処理であり、本来の触媒Ａ
ＨＡ処理はＡＨＡ２〜４である。
【００８１】また、図１０は、各サンプルについての結
晶化率を多結晶性シリコン薄膜中の多結晶の有無につい
て比較して示すものである。これによれば、結晶化率は
サンプル＃１→＃２→＃３→＃４の順に高くなり、かつ
微結晶（Ｉｍ）を含む方が高くなることが分かる。
【００８２】これらの結果は、本発明に基づく処理が高
結晶化率、大粒径の多結晶性半導体薄膜の形成にとって
非常に優れた方法であることを示すものである。
【００８３】なお、本実施の形態において、上記の触媒
ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤー
の触媒体及びこれを支持している例えば０．８ｍｍφモ
リブデンワイヤーの支持体（図示せず）の純度が問題と
なるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ
（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９
９９ｗｔ％）又はそれ以上に純度を上げることにより、
触媒ＣＶＤによる多結晶性シリコン薄膜中の鉄、ニッケ
ル、クロム等の重金属汚染を低減できることが実証され
ている。図１１（Ａ）は純度３Ｎでの膜中の鉄、ニッケ
ル、クロム等の重金属濃度を示すが、これを５Ｎに高め
ることによって図１１（Ｂ）に示すように鉄、ニッケ
ル、クロム等の重金属濃度を大幅に減らせることが判明
した。これにより、ＴＦＴ特性の向上が可能となる。
【００８４】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるトップゲート型ＣＭＯＳＴＦ
Ｔの製造例を示す。
【００８５】まず、図１の（１）に示す石英ガラス、結
晶化ガラス、ほうけい酸ガラス、アルミノけい酸ガラス
などの絶縁基板１の少なくともＴＦＴ形成領域に、プラ
ズマＣＶＤ、バイアス又は非バイアス触媒ＣＶＤ、減圧
ＣＶＤ等の気相成長法により、保護用の窒化シリコン膜
及び酸化シリコン膜の積層膜からなる下地保護膜（図示
せず）を下記の条件で形成する（以下、同様）。
【００８６】この場合、ＴＦＴ形成のプロセス温度によ
ってガラス材質を使い分ける。２００〜５００℃の低温
の場合：ほうけい酸、アルミノけい酸ガラス等のガラス
基板（５００×６００×０．５〜１．１μｍ厚）、耐熱
性樹脂基板を用いてもよい。６００〜１０００℃の高温
の場合：石英ガラス、結晶化ガラス等の耐熱性ガラス基
板（６〜１２インチφ、７００〜８００μｍ厚）を用い
てもよい。保護膜用の窒化シリコン膜はガラス基板から
のＮａイオンストップのために形成するが、合成石英ガ
ラスを用いる場合は不要である。
【００８７】また、バイアス又は非バイアス触媒ＣＶＤ
を用いる場合、図５及び図６に示したと同様の装置が使
用可能であるが、触媒体の酸化劣化防止のために、水素
系キャリアガスを供給して触媒体を所定温度（約１６０
０〜１８００℃、例えば約１７００℃）に加熱し、成膜
後は触媒体を問題ない温度まで冷却して水素系キャリア
ガスをカットする必要がある。
【００８８】成膜条件としては、チャンバ内に水素系キ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度 ：３００〜４００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜９０モル％）：５０〜１５０ＳＣＣＭ
【００８９】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に
アンモニア（ＮＨ3）を適量比率で混合して形成。 Ｈ2流量 ：５０〜１５０ＳＣＣＭ、 ＳｉＨ4流量：１〜２０ＳＣＣＭ、 ＮＨ3流量 ：５〜６０ＳＣＣＭ
【００９０】また、酸化シリコン膜は、次の条件で５０
〜１００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ
希釈Ｏ2を適量比率で混合して形成。 Ｈ2流量 ：５０〜１５０ＳＣＣＭ、 ＳｉＨ4流量 ：１〜２０ＳＣＣＭ、 Ｈｅ希釈Ｏ2流量：１〜２ＳＣＣＭ
【００９１】次いで、図１の（１）に示すように、本発
明に基づく触媒ＣＶＤ法等により上記の保護膜上に、次
の条件でＳｉＯx（０＜ｘ≦２）及び／又はＳｉＮ
y（０．１＜ｙ＜１．４）からなる粒子状生成物含有の
低級結晶性シリコン（例えばアモルファスシリコン）１
００Ａを５〜１０ｎｍの厚みに形成する。
【００９２】ＳｉＯx（０＜ｘ≦２）含有アモルファス
シリコン膜は、５〜１０ｎｍ形成する。水素（Ｈ2）を
キャリアガス、原料ガスとしてモノシラン（Ｓｉ
Ｈ4）、Ｈ2Ｏ又はＨｅ希釈Ｏ2を適量比率混合して形
成。 Ｈ2流量 ；５０〜１００ＳＣＣＭ、 ＳｉＨ4流量 ；１〜２０ＳＣＣＭ、 Ｈ2Ｏ又はＨｅ希釈Ｏ2流量 ；０．１〜０．２ＳＣＣＭ
【００９３】ＳｉＮy（０．１＜ｙ＜１．４）含有アモ
ルファスシリコン膜は、５〜１０ｎｍ形成する。水素
（Ｈ2）をキャリアガス、原料ガスとしてモノシラン
（ＳｉＨ4）にＮ2又はアンモニアを適量比率混合して形
成。 Ｈ2流量 ；５０〜１００ＳＣＣＭ、 ＳｉＨ4流量 ；１〜１０ＳＣＣＭ、 Ｎ2又はアンモニア流量；１〜１０ＳＣＣＭ
【００９４】ＳｉＯx（０＜ｘ≦２）及びＳｉＮy（０．
１＜ｙ＜１．４）混在アモルファスシリコン膜は、５〜
１０ｎｍ形成する。水素（Ｈ2）をキャリアガス、原料
ガスとしてモノシラン（ＳｉＨ4）にＮ2Ｏ又はＮＯ2を
適量比率混合して形成。 Ｈ2流量 ；５０〜１００ＳＣＣＭ、 ＳｉＨ4流量 ；１〜１０ＳＣＣＭ、 Ｎ2Ｏ又はＮＯ2又はＮＯ流量；１〜１０ＳＣＣＭ
【００９５】次いで、図１の（２）に示すように、連続
して触媒ＡＨＡ処理により、上記のＳｉＯx又は／及び
ＳｉＮy含有のアモルファスシリコン膜１００Ａからア
モルファス構造のシリコンを選択的にエッチングし、更
に膜中に含有されるＳｉＯxをＳｉとＳｉＯ及びＨ2Ｏ等
に分解し、又は／及び、ＳｉＮyをＳｉとＮＨ3等に分解
することで、シリコン超微粒子を析出形成し、シリコン
超微粒子層１００Ｂを形成する。
【００９６】この触媒ＡＨＡ処理は、触媒ＣＶＤ法にお
いて原料ガスを供給しないで処理する方法であり、具体
的には、減圧下で、水素系キャリアガスを供給して触媒
体を所定温度（約１６００〜１８００℃、例えば約１７
００℃設定）に加熱し、例えば３００〜１０００ＳＣＣ
Ｍの水素系キャリアガスを供給して１０〜５０Ｐａのガ
ス圧とし、大量の高温の水素系活性種（活性化水素イオ
ンなど）を発生させて、これらを基板上に形成した、例
えばＳｉＯx（０＜ｘ≦２）及び／又はＳｉＮy（０．１
＜ｙ＜１．４）の粒子状生成物含有のアモルファス又は
微結晶シリコン膜１００Ａに吹き付ける。これにより大
量の高温の水素系活性種（活性化水素イオンなど）が有
する高い熱エネルギーがそれらの膜に移動して、それら
の膜温度を局部的に上昇させ、アモルファス又は微結晶
シリコン膜１００Ａに存在するアモルファス構造のシリ
コンを選択的にエッチングし、更に膜中に含有されるＳ
ｉＯxをＳｉとＳｉＯ及びＨ2Ｏ等に分解し、又は／及
び、ＳｉＮyをＳｉとＮＨ3等に分解することで、シリコ
ン超微粒子を析出形成し、多結晶性シリコン成長の核と
する。
【００９７】次いで、図１の（３）に示すように、連続
して触媒ＣＶＤ法（或いはマルチ触媒ＡＨＡ処理）によ
って、例えば周期表IV族元素、例えば錫を１０15ａｔｏ
ｍｓ／ｃｃ以上、好ましくは１０18〜１０20ａｔｏｍｓ
／ｃｃドープした（これはＣＶＤ時又は成膜後のイオン
注入によってドープしてよい。）多結晶性シリコン薄膜
７をシリコン超微粒子層１００Ｂをシードに５０〜１０
０ｎｍ厚、例えば５０ｎｍ厚に気相成長させる。但し、
この錫のドーピングは必ずしも必要ではない（以下、同
様）。
【００９８】このとき、必要に応じて、モノシランにｎ
型不純物（燐、ひ素、アンチモン）又はｐ型不純物（ボ
ロン等）を適量添加、例えば１０15〜１０18ａｔｏｍｓ
／ｃｃ含有させて、ｎ型又はｐ型の多結晶性シリコン薄
膜を形成してもよい。また、シリコン超微粒子１００Ｂ
上に、バイアス又は非バイアス触媒ＣＶＤにより微結晶
シリコン又は多結晶性シリコン薄膜を１０〜３０ｎｍ厚
に成長させた後、触媒ＡＨＡ処理し、更にその上にバイ
アス又は非バイアス触媒ＣＶＤにより多結晶性シリコン
を１０〜３０ｎｍ厚に成長させ、更に触媒ＡＨＡ処理
し、更にその上にバイアス又は非バイアス触媒ＣＶＤに
よりアモルファスシリコン又は微結晶シリコン又は多結
晶性シリコン薄膜を１０〜３０ｎｍ厚に成長させ、更に
触媒ＡＨＡ処理してもよい。この方法によって、より高
結晶化率でより大きい粒径のより厚い膜の多結晶性シリ
コン薄膜を形成できる。
【００９９】この場合、図５及び図６に示した装置を用
い、上記のバイアス又は非バイアス触媒ＣＶＤにより下
記の条件で例えば錫ドープの多結晶性シリコンを気相成
長させ、しかる後に下記の条件で触媒ＡＨＡ処理を行っ
てアニールし、多結晶性シリコン薄膜をより多結晶化
し、これらのバイアス又は非バイアス触媒ＣＶＤと触媒
ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性シリコ
ン薄膜７を形成してよい。例えば、バイアス又は非バイ
アス触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、触
媒ＡＨＡ処理後、バイアス又は非バイアス触媒ＣＶＤで
１０〜３０ｎｍ厚の膜を成長させ、更に触媒ＡＨＡ処理
後に、バイアス又は非バイアス触媒ＣＶＤで１０〜３０
ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の多
結晶性シリコン膜を得る。
【０１００】触媒ＣＶＤによる錫含有多結晶性シリコン
の成膜：水素（Ｈ2）をキャリアガス、原料ガスとして
モノシラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）等を適量
比率で混合して形成。Ｈ2流量：５０〜１５０ＳＣＣ
Ｍ、ＳｉＨ4流量：１〜２０ＳＣＣＭ、ＳｎＨ4流量：１
〜２０ＳＣＣＭ。この時、原料ガスのシラン系ガス（シ
ラン又はジシラン又はトリシラン等）に、ｎ型のリン又
はひ素又はアンチモン等を適量混入したり、又はｐ型の
ボロン等を適量混入することにより、任意のｎ又はｐ型
不純物キャリア濃度の錫含有多結晶性シリコン薄膜を形
成してもよい。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１０１】触媒ＡＨＡ処理：触媒ＡＨＡ処理は、触媒
ＣＶＤにおいて原料ガスを供給しない方法であり、具体
的には、減圧下で、水素系キャリアガスをガス流量３０
０〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａで供給し
て触媒体を所定温度（約１６００〜１８００℃、例えば
約１７００℃）に加熱し、大量の高温の水素系活性種
（水素分子、水素原子、活性化水素イオン等）を発生さ
せ、これらを基板上に形成した例えば多結晶性シリコン
膜に吹き付ける。これにより、水素系活性種（水素分
子、水素原子、活性化水素イオン等）が有する熱エネル
ギーがそれらの膜に移動して、それらの膜温度を上昇さ
せ、アモルファスシリコンや微結晶シリコン薄膜のとき
には水素系活性種の還元作用によりアモルファス構造の
シリコンが選択的にエッチングされてこれらは多結晶化
し、多結晶性シリコン薄膜は高結晶化して、高結晶化率
で大粒径の錫含有多結晶性シリコン膜化し、錫等のIV族
元素の効果によりその結晶粒界に存在する不整及びスト
レスを低減し、高キャリア移動度及び高品質の錫含有多
結晶性シリコン薄膜を形成することができる。
【０１０２】また、上記の水素系活性種等は、多結晶性
シリコン等の薄膜上又は膜内にシリコン酸化物が存在し
たときにこれと還元反応してＳｉＯ等を生成し、蒸発除
去させるので、それらの膜上又は膜内のシリコン酸化物
を減少／除去させることができ、高キャリア移動度及び
高品質の多結晶性シリコン薄膜を形成できる。この触媒
ＡＨＡ処理を後述のゲートチャンネル／ソース／ドレイ
ン形成後に行うと、大量の高温の水素系活性種等が有す
る熱エネルギーがそれらの膜に移動して、それらの膜温
度を上昇させ、結晶化促進と同時にゲートチャンネル／
ソース／ドレイン領域に注入されたキャリア不純物
（燐、ひ素、ボロン等）がイオン活性化される。
【０１０３】なお、上記の各膜を同一のチャンバで形成
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
【０１０４】モノシランにアンモニアを適当比率で混合
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成し、前の原料ガス等を十分に排出した後に、連続し
てモノシランとＳｎＨ4、又はモノシランとＨ2Ｏ、
Ｎ 2、Ｎ2Ｏ等を適量比率で混合して、所定膜厚のＳｉＯ
x又は／及びＳｉＮy粒子状生成物含有のアモルファス又
は微結晶シリコン薄膜、又は所定膜厚の錫含有多結晶性
シリコン薄膜を形成し、前の原料ガスを十分に排出した
後に、連続して原料ガスをカットして触媒ＡＨＡ処理に
よりシリコン薄膜をシリコン超微粒子化し、或いは錫含
有多結晶性シリコン薄膜をより高結晶化させ、必要に応
じて前の原料ガスを十分に排出した後に、連続してモノ
シランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の
酸化シリコン膜を形成する。成膜後は原料ガスをカット
し、触媒体を問題ない温度まで冷却して水素系キャリア
ガスをカットする。この時、絶縁膜形成時の原料ガスは
傾斜減少又は傾斜増加させて、傾斜接合の絶縁膜として
もよい。
【０１０５】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、モノシランと
ＳｎＨ4、又はモノシランとＨ2Ｏ、Ｎ2、Ｎ2Ｏ等を適量
比率で混合して、ＳｉＯx又はＳｉＮy粒子状生成物含有
のアモルファス又は微結晶シリコン薄膜、又は錫含有の
多結晶性シリコン薄膜を形成し、連続して（或いは別の
チャンバで）水素系キャリアガスによる触媒ＡＨＡ処理
により、シリコン超微粒子化し、或いは錫含有の多結晶
性シリコン薄膜をより高結晶化する。必要に応じて次に
Ｂチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比
率で混合して酸化シリコン膜を形成する。成膜後は原料
ガスをカットし、触媒体を問題ない温度まで冷却して水
素系キャリアガスをカットする。この時に、それぞれの
チャンバ内に水素系キャリアガスとそれぞれの原料ガス
を常時供給して、スタンバイの状態にしておいてもよ
い。
【０１０６】そして次に、多結晶性シリコン薄膜７をソ
ース、チャンネル及びドレイン領域とするＭＯＳＴＦＴ
の作製を行なう。
【０１０７】即ち、図２の（４）に示すように、汎用フ
ォトリソグラフィ及びエッチングにより多結晶性シリコ
ン薄膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチ
ャンネル領域の不純物濃度制御によるしきい値（Ｖth）
の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト
９でマスクし、イオン注入又はイオンドーピングにより
ｐ型不純物イオン（例えばボロンイオン）１０を例えば
５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶性シリコン薄膜７の導電型をｐ型化した多
結晶性シリコン薄膜１１とする。
【０１０８】次いで、図２の（５）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でド
ーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性シリコン薄膜７の導電型をｎ型化し
た多結晶性シリコン薄膜１４とする。尚、多結晶性シリ
コン薄膜７の上に酸化シリコン膜がある場合は除去し
て、しきい値（Ｖ th）の最適化のイオン注入又はイオン
ドーピングしてもよい。
【０１０９】次いで、図３の（６）に示すように、必要
あれば結晶化促進と膜中の不純物の活性化のために上記
の触媒ＡＨＡ処理を行なった後、触媒ＣＶＤ等によりゲ
ート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した
後、ゲート電極材料としてのリンドープド多結晶シリコ
ン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０Ｓ
ＣＣＭのモノシランの供給下での上記と同様の触媒ＣＶ
Ｄ法によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１１０】次いで、図３の（７）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（８）に示すように、例えば
触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン
膜１７を２０〜３０ｎｍ厚に形成する。
【０１１１】次いで、図３の（９）に示すように、ｐＭ
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
【０１１２】次いで、図４の（１０）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。
【０１１３】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
【０１１４】即ち、図１の（３）の工程後に、多結晶性
シリコン薄膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域
にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又
はイオンドーピングでｎ型不純物、例えば燐イオンを１
×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定
し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイ
オンを５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドー
ピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃
度に設定し、各チャンネル領域の不純物濃度を制御し、
Ｖthを最適化する。
【０１１５】そして、次いで、汎用フォトリソグラフィ
技術により、フォトレジストマスクで各ソース／ドレイ
ン領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入
又はイオンドーピング法によりｎ型不純物、例えばひ
素、燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ
量でドーピングして、２×１０20ａｔｏｍｓ／ｃｃのド
ナー濃度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入
又はイオンドーピング法によりｐ型不純物、例えばボロ
ンイオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングして、２×１０20ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０１１６】しかる後、必要あれば膜中の不純物の活性
化のために触媒ＡＨＡ処理を行った後、ゲート絶縁膜と
して酸化シリコン膜を形成するが、必要に応じて連続し
て窒化シリコン膜と酸化シリコン膜を形成する。即ち、
必要に応じて、触媒ＡＨＡ処理後に連続してバイアス又
は非バイアス触媒ＣＶＤ法により、水素系キャリアガス
とモノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化
シリコン膜８を２０〜３０ｎｍ厚に形成し、必要に応じ
て水素系キャリアガスとモノシランにＮＨ3を適量比率
で混合して窒化シリコン膜を１０〜２０ｎｍ厚に形成
し、更に前記の条件で酸化シリコン膜を２０〜３０ｎｍ
厚に形成する。この後は、上記と同様の汎用の触媒ＣＶ
Ｄ法、フォトリソグラフィ技術によりゲート電極を形成
する。
【０１１７】ゲート、ソース及びドレイン形成後は、図
４の（１１）に示すように、全面に上記したと同様の触
媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣ
ＣＭを共通として、１〜２ＳＣＣＭのヘリウムガス希釈
のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化
シリコン膜２６を例えば１００〜２００ｎｍ厚に、１〜
２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈
のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォ
スフィンシリケートガラス（ＰＳＧ）膜２７を３００〜
４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、
１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン
膜２８を例えば１００〜２００ｎｍ厚に形成し、積層絶
縁膜を形成する。その後に、例えば約１０００℃で２０
〜３０秒のＲＴＡ（Rapid Thermal Anneal）処理でイオ
ン活性化させ、各領域に設定したキャリア不純物濃度と
する。
【０１１８】次いで、図４の（１２）に示すように、上
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面に１％Ｓｉ入りアルミニウム
等の電極材料をスパッタ法等で１μｍの厚みに堆積し、
これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳ
ＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又
はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成
し、トップゲート型のＣＭＯＳＴＦＴを形成する。この
後に、フォーミングガス中で４００℃、１ｈの水素化及
びシンター処理する。
【０１１９】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成してよい。
【０１２０】上述したように、本実施の形態によれば、
下記（ａ）〜（ｍ）の優れた作用効果を得ることができ
る。
【０１２１】（ａ）上記の触媒ＡＨＡ処理は、１０〜５
０Ｐａの水素系キャリアガス圧下で、水素系キャリアガ
スを高温触媒体（例えばタングステン、１５００〜２０
００℃）に接触させて、大量の高温の水素系活性種（水
素系分子、水素系原子、活性化水素イオン等）を形成
し、絶縁性基板上に形成したＳｉＯx又は／及びＳｉＮy
粒子状生成物含有のアモルファス又は微結晶シリコン薄
膜に吹き付けると（基板温度３００〜４００℃）、従来
のＲＦ／ＶＨＦプラズマ水素処理やＥＣＲプラズマ水素
処理に比べて、高いエネルギーの高温の水素系活性種等
が有する大量の熱エネルギーが効率良くその膜等に移動
して、その膜等の温度を効率良くかつ均一性良く上昇さ
せる。これによって、アモルファスシリコン膜や微結晶
シリコン膜等は、水素系活性種の還元作用によりアモル
ファス構造のシリコンが高いエッチングレートで選択的
にエッチング除去され、更に、膜中に含有されるＳｉＯ
xがＳｉとＳｉＯやＨ2Ｏ等に分解し、又、膜中に含有さ
れるＳｉＮyがＳｉとＮＨ3等に分解して効率良く高品質
のシリコン超微粒子が形成され、これを次の多結晶性シ
リコン等の結晶成長の核（シード）として有効に働かせ
ることができる。このとき、シリコン超微粒子は粒径は
１ｎｍ以上、好ましくは１〜１０ｎｍ、個数は１個／μ
ｍ2以上、好ましくは１〜１００個／μｍ2で点在してい
るのが望ましい。
【０１２２】（ｂ）触媒ＡＨＡ処理は、従来のＲＦ／Ｖ
ＨＦプラズマ水素処理やＥＣＲプラズマ水素処理に比
べ、高いエッチングレートでアモルファス構造のシリコ
ンをエッチングして大粒径多結晶性シリコン膜を形成
し、そのキャリア移動度の向上を図れる。即ち、触媒Ａ
ＨＡ処理されて得られるシリコン超微粒子をシードとし
て、この上に半導体材料薄膜が多結晶化され易い状態で
（多結晶性半導体薄膜として）成長し易くなり、特に次
の触媒ＡＨＡ処理及び気相成長により、上記多結晶性半
導体薄膜上に気相成長されたシリコン膜等はこの多結晶
性半導体薄膜をシードとして結晶化が促進されるので、
目的とする高級結晶化率、高品質の多結晶性半導体薄膜
を得ることができる。即ち、触媒ＡＨＡ処理により、例
えばバイアス又は非バイアス触媒ＣＶＤで成膜された微
結晶シリコン膜にアモルファス構造のシリコンが存在し
ていると、これが水素系活性種によりエッチング除去さ
れてシリコン超微粒子が形成され、その上に気相成長す
るシリコン膜は下地のシリコン超微粒子をシード（核）
にしてより多結晶性シリコン膜化し易く、更には、同様
の触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の高
温の水素系活性種等が有する熱エネルギーがその膜等に
移動して、その膜等の温度を上昇させ、水素系活性種の
還元作用によりアモルファスシリコンや微結晶シリコン
薄膜は多結晶化し、多結晶性シリコン薄膜は高結晶化し
て、高結晶化率、大粒径の多結晶性シリコン薄膜を形成
することができる。
【０１２３】（ｃ）触媒ＡＨＡ処理は従来のプラズマ水
素処理に比べて、基板上に形成した多結晶性シリコン薄
膜上又は膜内又は粒界にシリコン酸化物が存在したとき
に、これと反応してＳｉＯ等を形成することにより効率
良く蒸発除去させるので、その膜内等のシリコン酸化物
を効率良く減少／除去でき、キャリア移動度の向上を図
れる。
【０１２４】（ｄ）触媒ＡＨＡ処理では、活性化水素イ
オン等の水素系活性種によるクリーニング（基板等への
吸着ガス及び有機物残渣等の還元除去）が可能であり、
触媒体も酸化劣化し難くなる（なお、このような効果
は、上記のバイアス又は非バイアス触媒ＣＶＤ時も水素
系キャリアガスを用いることから、同様に生じる）。
【０１２５】（ｅ）触媒ＡＨＡ処理では、活性化水素イ
オン等の水素系活性種の水素化作用により、半導体膜中
の例えばシリコンダングリングボンドをなくし、特性が
向上する。
【０１２６】（ｆ）触媒ＡＨＡ処理時に、低級結晶性又
は多結晶性半導体薄膜中に存在するキャリア不純物は高
温で活性化され、各領域において最適なキャリア不純物
濃度を得る。
【０１２７】（ｇ）触媒ＣＶＤによる成膜後に触媒ＡＨ
Ａ処理を行う場合、触媒体の種類及び温度、基板加熱温
度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ
型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度
の多結晶性シリコン薄膜が容易に得られ、かつ触媒ＡＨ
Ａ処理により大きな粒径で高結晶化率の多結晶性シリコ
ン薄膜を形成できるので、高キャリア移動度でＶth調整
が容易で低抵抗での高速動作が可能となる。
【０１２８】（ｈ）触媒ＣＶＤ、高密度触媒ＣＶＤ等に
より、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃ含有
する多結晶性シリコン薄膜を形成し、この多結晶性シリ
コン粒界に存在する結晶不整を減少させて内部応力を減
少させるので、高キャリア移動度の錫含有多結晶性シリ
コン薄膜形成が可能となる。また、触媒ＣＶＤの成膜後
の触媒ＡＨＡ処理の場合、触媒体の種類及び温度、基板
加熱温度、気相成膜条件、原料ガスの種類、添加するｎ
又はｐ型不純物濃度により、広範囲の任意のｎ又はｐ型
不純物濃度の、例えば錫を１０18〜１０20ａｔｏｍｓ／
ｃｃ含有多結晶シリコン薄膜が容易に得られ、かつ、触
媒ＡＨＡ処理により大きな粒径の多結晶性シリコン薄膜
を形成し、多結晶性シリコン粒界に存在する結晶不整を
減少させて内部応力を減少させるので、高キャリア移動
度でＶth調整が容易で低抵抗での高速動作が可能とな
る。
【０１２９】（ｉ）プラズマＣＶＤ（高周波又は低周波
プラズマＣＶＤ等）による成膜後に触媒ＡＨＡ処理を行
う場合、プラズマＣＶＤでのアモルファスシリコン膜中
に１０〜２０％含有する水素を触媒ＡＨＡ処理で減少／
除去させ、大きな粒径の多結晶性シリコン薄膜を形成す
るので、大きなキャリア移動度の多結晶性シリコン薄膜
の形成が可能となる。更に、基板加熱温度、気相成膜条
件、原料ガスの種類、触媒ＡＨＡ処理条件、添加するｎ
又はｐ型不純物濃度により、広範囲のｎ又はｐ型不純物
濃度の多結晶性シリコン薄膜が容易に得られるので、高
キャリア移動度でＶth調整が容易で低抵抗での高速動作
が可能となる。
【０１３０】（ｊ）トップゲート型のみならず、ボトム
ゲート型、デュアルゲート型ＭＯＳＴＦＴでも高いキャ
リア移動度の大粒径で高結晶化率の多結晶性シリコン薄
膜が得られるために、この高性能の多結晶性シリコン薄
膜を使用した高速、高電流密度の半導体装置、電気光学
装置、更には、高効率の太陽電池等の製造が可能とな
る。
【０１３１】（ｋ）触媒ＡＨＡ処理は、プラズマの発生
なしに行えるので、プラズマによるダメージがなく、ま
たプラズマＡＨＡ処理に比べ、シンプルで安価な装置を
実現できる。
【０１３２】（ｌ）基体温度を低温化しても上記水素系
活性種のエネルギーが大きいために、目的とする大きさ
及び個数のシリコン超微粒子が確実に安定して得られ、
また多結晶性シリコンの成膜が可能となることから、基
体温度を特に３００〜４００℃と低温化でき、従って大
型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂
基板等）を使用することができ、この点でもコストダウ
ンを図ることが可能となる。
【０１３３】（ｍ）ゲートチャンネル／ソース／ドレイ
ン領域に添加されたｎ又はｐ型不純物の触媒ＡＨＡ処理
でのイオン活性化に、条件によっては触媒ＣＶＤ装置が
兼用できるので、設備投資の削減、生産性向上でのコス
トダウンが可能となる。
【０１３４】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下にそ
の製造例を示す（この製造例は、後述する有機ＥＬやＦ
ＥＤ等の表示装置等にも同様に適用可能である）。
【０１３５】まず、図１２の（１）に示すように、画素
部及び周辺回路部において、石英ガラス、結晶化ガラス
などの耐熱性絶縁基板６１（歪点約８００〜１１００
℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した
触媒ＣＶＤ法等によって、下地保護膜（図示せず）の形
成後に、この上にＳｉＯx又は／及びＳｉＮyからなる粒
子状生成物を含有するアモルファス又は微結晶シリコン
薄膜１００Ａを形成する。
【０１３６】次いで、図１２の（２）に示すように、上
述の触媒ＡＨＡ処理により、シリコン薄膜１００Ａをシ
リコン超微粒子層１００Ｂに改質させる。
【０１３７】次いで、図１２の（３）に示すように、上
述した触媒ＣＶＤ法等によって、シリコン超微粒子層１
００Ｂをシードに多結晶性シリコン薄膜６７を例えば５
０ｎｍ厚に形成する。この多結晶性シリコン薄膜は、上
述のマルチ触媒ＡＨＡ処理により形成してよい。
【０１３８】次いで、図１３の（４）に示すように、フ
ォトレジストマスクを用いて多結晶性シリコン薄膜６７
をパターニング（アイランド化）し、例えば、表示領域
のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦ
Ｔ部及びｐＭＯＳＴＦＴ部などのトランジスタ、ダイオ
ード等の能動素子、抵抗、容量、インダクタンス等の受
動素子の活性層を形成する。
【０１３９】次いで、トランジスタ活性層６７のチャン
ネル領域の不純物濃度制御によるＶ thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１３の（５）に示すように、例えば
上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン
薄膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜
用の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等で
ゲート絶縁膜用の酸化シリコン膜６８を形成する場合、
基板温度及び触媒体温度は上記したものと同様である
が、酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流
量は１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０
ＳＣＣＭとしてよい。尚、チャンネル領域の不純物濃度
制御する前又は後に、例えば、約１０００℃、３０分の
高温熱酸化により、ゲート絶縁膜用の酸化シリコン膜６
８を形成してもよい。
【０１４０】次いで、図１３の（６）に示すように、ゲ
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶性シリコン
膜を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２
０ＳＣＣＭのフォスフィン（ＰＨ3）及び２０ＳＣＣＭ
のモノシランガスの供給下での上記と同様の触媒ＣＶＤ
法等によって厚さ例えば４００ｎｍ厚に堆積させる。そ
して、汎用フォトリソグラフィー及びエッチング技術に
より、ゲート電極材料層をゲート電極７５及びゲートラ
インの形状にパターニングする。尚、リンドープド多結
晶性シリコン膜の場合は、触媒ＣＶＤ等により、その表
面に保護用酸化シリコン膜（１０〜２０ｎｍ厚）を形成
してもよい。
【０１４１】次いで、図１４の（７）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
【０１４２】次いで、図１４の（８）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。
【０１４３】次いで、図１４の（９）に示すように、全
面に上記したと同様の触媒ＣＶＤ法等によって、水素系
キャリアガス１５０〜２００ＳＣＣＭを共通として、１
〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモ
ノシラン供給下で酸化シリコン膜を例えば１００〜２０
０ｎｍ厚に、更に、１〜２０ＳＣＣＭのフォスフィン
（ＰＨ3）、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０
ＳＣＣＭのモノシラン供給下でフォスフィンシリケート
ガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成し、
５０〜６０ＳＣＣＭのアンモニア（ＮＨ3）、１５〜２
０ＳＣＣＭのモノシラン供給下で窒化シリコン膜を例え
ば１００〜２００ｎｍ厚に形成する。これらの絶縁膜の
積層によって層間絶縁膜８６を形成する。なお、このよ
うな層間絶縁膜は、上記とは別の通常の方法で形成して
もよい。この後に、例えば９００℃、５分間のＮ2中の
アニール又は１０００℃、２０〜３０秒のＮ2中のＲＴ
Ａ処理によりイオン活性化し、各領域に設定したキャリ
ア不純物濃度とする。
【０１４４】次いで、図１５の（１０）に示すように、
上記の絶縁膜８６の所定位置にコンタクト窓開けを行
い、各コンタクトホールを含む全面にアルミニウムなど
の電極材料をスパッタ法等で１μｍの厚みに堆積し、こ
れをパターニングして、画素部のｎＭＯＳＴＦＴのソー
ス電極８７及びデータライン、周辺回路部のｐＭＯＳＴ
ＦＴ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレ
イン電極８９、９１及び配線をそれぞれ形成する。この
後に、例えばフォーミングガス中、４００℃、１ｈの水
素化及びシンター処理して界面準位の改善とオーミック
コンタクトの改善を図る。
【０１４５】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２をＣＶＤ法等で形成した後、図１５の（１
１）に示すように、画素部のｎＭＯＳＴＦＴドレイン領
域において層間絶縁膜９２及び８６にコンタクトホール
を開け、例えば１３０〜１５０ｎｍ厚のＩＴＯ（Indium
tin oxide：インジウム酸化物にスズをドープした透明
電極材料）膜を真空蒸着法等で全面に堆積させ、パター
ニングしてｎＭＯＳＴＦＴのドレイン領域８１に接続さ
れた透明画素電極９３を形成する。この後に、例えばフ
ォーミングガス中、２５０℃、１ｈ、アニールして、Ｉ
ＴＯとのオーミックコンタクトを改善し、ＩＴＯ膜の透
明度を向上させる。
【０１４６】こうしてアクティブマトリクス基板（以
後、ＴＦＴ基板と称する）を作製し、透過型のＬＣＤを
作製することができる。この透過型ＬＣＤは、図１５の
（１２）に示すように、透明画素電極９３上に配向膜９
４、液晶９５、配向膜９６、透明電極９７、対向基板９
８が積層された構造からなっている。
【０１４７】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２０（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
【０１４８】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まず、ＴＦＴ基板６１と、全面ベタのＩ
ＴＯ（Indium Tin Oxide）電極９７を設けた対向基板９
８の素子形成面に、ポリイミド配向膜９４、９６を形成
する。このポリイミド配向膜はロールコート、スピンコ
ート等により５０〜１００ｎｍ厚に形成し、１８０℃／
２ｈで硬化キュアする。
【０１４９】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
【０１５０】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
【０１５１】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
【０１５２】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
【０１５３】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
【０１５４】次いで、加熱急冷処理して、液晶９５を配
向させる。
【０１５５】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
【０１５６】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
【０１５７】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。
【０１５８】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
【０１５９】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
【０１６０】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
【０１６１】即ち、図１５の（１３）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
【０１６２】次いで、表示用ＴＦＴのドレインに連通す
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。
【０１６３】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
【０１６４】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率を改善し、またバックラ
イトも含めたディスプレイモジュールの低消費電力化が
実現する。
【０１６５】図１６は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。
【０１６６】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。
【０１６７】図１７に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（ＣS）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。
【０１６８】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
【０１６９】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様
に適用可能である）。
【０１７０】この製造例では、上述の製造例１におい
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等を使用し、図１２の（１）、（２）及び（３）
の工程を同様に行う。即ち、基板６１上に触媒ＣＶＤと
触媒ＡＨＡ処理により錫含有（又は非含有）の多結晶性
シリコン薄膜６７を形成してこれをアイランド化し、表
示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯ
ＳＴＦＴ部及びｐＭＯＳＴＦＴ部を形成する。この場
合、同時に、ダイオード、コンデンサ、インダクタン
ス、抵抗等の領域を形成する。
【０１７１】次いで、図１８の（１）に示すように（但
し、シリコン超微粒子層１００Ｂは図示省略：以下、同
様）、各ＭＯＳＴＦＴゲートチャンネル領域のキャリア
不純物濃度を制御してＶthを最適化するために、表示領
域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴ
ＦＴ部をフォトレジスト８２でカバーし、周辺駆動回路
領域のｐＭＯＳＴＦＴ部に、イオン注入又はイオンドー
ピング法により例えば燐、ひ素等のｎ型不純物７９を１
×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定
し、更に図１８の（２）に示すように、周辺駆動回路領
域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバー
し、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域の
ｎＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング
法により例えばボロン等のｐ型不純物８３を５×１０11
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１
０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を設定する。
【０１７２】次いで、図１８の（３）に示すように、表
示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ-型のＬＤＤ部を形成する。
【０１７３】次いで、図１９の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
【０１７４】次いで、図１９の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
【０１７５】次いで、図１９の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物をイオン活性化することにより、設定した各々のキ
ャリア不純物濃度を得る。
【０１７６】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチングにより、全ＴＦＴのゲ
ート電極７５及びゲートラインを形成する。更にこの後
に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリ
コン膜１００〜２００ｎｍ厚、フォスフィンシリケート
ガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコ
ン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６
を形成する。
【０１７７】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッ
チング、酸化シリコン膜及びリンシリケートガラス膜は
フッ酸系エッチング液でエッチング処理する。
【０１７８】次いで、図１９の（７）に示すように、全
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴのソース、
ドレイン電極８８、８９、９０、９１を形成すると同時
に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータ
ラインを形成する。
【０１７９】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３
００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形
成し、フォーミングガス中で約４００℃、１時間、水素
化及びシンター処理する。その後に、表示用ｎＭＯＳＴ
ＦＴのドレイン部コンタクト用窓開けを行う。
【０１８０】ここで、ＬＣＤが透過型の場合は、画素開
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。
【０１８１】透過型の場合、図１５の（１０）と同様
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＴＦＴのドレイン側
の透明樹脂窓開けを形成した後、全面に１３０〜１５０
ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグ
ラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦ
Ｔのドレイン部とコンタクトしたＩＴＯ透明電極を形成
する。更に熱処理（フォーミングガス中で２００〜２５
０℃、１時間）により、コンタクト抵抗の低減化とＩＴ
Ｏ透明度向上を図る。
【０１８２】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。
【０１８３】なお、上記において、ｎＭＯＳＴＦＴのソ
ース、ドレインを形成した後に、触媒ＡＨＡ処理すれ
ば、多結晶性シリコン薄膜の膜温度を局部的に上昇さ
せ、結晶化が更に促進され、高移動度及び高品質の多結
晶性シリコン薄膜を形成する。同時に、高温の水素分
子、水素原子、活性化水素イオン等が有する熱エネルギ
ーが膜に移動して、膜温度を局部的に上昇させるので、
ゲートチャンネル／ソース／ドレイン領域に注入された
燐、ひ素、ボロンイオン等が活性化される。
【０１８４】なお、プラズマＣＶＤ法によってアモルフ
ァスシリコン含有微結晶シリコン薄膜等を形成した場
合、膜中に１０〜２０％の水素が含有されるが、触媒Ａ
ＨＡ処理によって減少／除去することができて多結晶性
シリコン膜化し、高移動度及び高品質の多結晶性シリコ
ン薄膜を形成できる。又、多結晶性シリコン薄膜等の膜
上又は膜内にシリコン酸化物が存在するときに、これと
還元反応してＳｉＯを生成し、蒸発除去させるので、そ
れらの薄膜上又は膜内のシリコン酸化物を減少／除去さ
せることができ、高移動度及び高品質の多結晶性シリコ
ン薄膜を形成できる。
【０１８５】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
【０１８６】図２０（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２０（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。
【０１８７】図２０（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート
電極であり、１０３は窒化シリコン膜及び１０４は酸化
シリコン膜であってゲート絶縁膜を形成し、このゲート
絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結
晶性シリコン薄膜６７を用いたチャンネル領域等が形成
されている。また、図２０（Ｃ）のデュアルゲート型Ｍ
ＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型Ｍ
ＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶
縁膜１０６を酸化シリコン薄膜と窒化シリコン膜、必要
に応じて更に酸化シリコン膜の積層膜で形成し、この上
に上部ゲート電極７５を設けている。
【０１８８】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパ
ッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フ
ォトリソグラフィ及びエッチング技術により２０〜４５
度のテーパーエッチングし、少なくともＴＦＴ形成領域
に、ボトムゲート電極１０２を形成すると同時に、ゲー
トラインを形成する。ガラス材質の使い分けは上述した
トップゲート型に準ずる。
【０１８９】次いで、プラズマＣＶＤ、ＴＥＯＳ系プラ
ズマＣＶＤ、バイアス又は非バイアス触媒ＣＶＤ、減圧
ＣＶＤ等の気相成長法により、ゲート絶縁膜及び保護膜
用の窒化シリコン膜１０３及び酸化シリコン膜１０４
を、バイアス又は非バイアス触媒ＣＶＤ等によりＳｉＯ
x又はＳｉＮy粒子状生成物含有のアモルファスシリコン
又は微結晶シリコン薄膜を形成し、触媒ＡＨＡ処理によ
りシリコン超微粒子を形成する。これをシードにバイア
ス又は非バイアス触媒ＣＶＤ等により錫含有又は非含有
の多結晶性シリコン薄膜を形成し、更に触媒ＡＨＡ処理
を繰り返して高結晶化率の大粒径多結晶性シリコン薄膜
６７を形成する。これらの気相成膜条件は上述したトッ
プゲート型に準ずる。なお、ボトムゲート絶縁膜及び保
護膜用の窒化シリコン膜はガラス基板からのＮａイオン
ストッパ作用を期待して設けるものであるが、合成石英
ガラスの場合は不要である。尚、シリコン超微粒子層は
図２０（Ｂ）では省略している。
【０１９０】これ以降のプロセスは上述したものに準ず
るが、すでに上記の工程でゲート電極を形成しているの
で、ここではゲート電極用多結晶シリコン膜形成、ゲー
ト電極形成、ゲート多結晶シリコン酸化工程は不要であ
る。
【０１９１】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のために触媒
ＡＨＡ処理又はＲＴＡ処理のアニールをする。
【０１９２】これ以降のプロセスは、上述したものに準
ずる。
【０１９３】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ゲート絶縁膜１０３及び１０４、シリコン超微粒子
をシードとして形成した高結晶化率で大粒径の多結晶性
シリコン薄膜６７をそれぞれ形成する。但し、ボトムゲ
ート絶縁膜及び保護膜用の窒化シリコン膜１０３はガラ
ス基板からのＮａイオンストッパ作用を期待して設ける
ものであるが、合成石英ガラスの場合は不要である。
【０１９４】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャ
ンネル領域のキャリア不純物濃度を制御してＶthを最適
化するために、イオン注入又はイオンドーピング法によ
りｎ型又はｐ型不純物を適当量混入した後、更に、各Ｍ
ＯＳＴＦＴのソース、ドレイン領域を形成するためにイ
オン注入又はイオンドーピング法によりｎ型又はｐ型不
純物を適当量混入させる。
【０１９５】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。尚、この後に不純物活性
化のためにＲＴＡ処理のアニールをする。
【０１９６】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＴＦＴの
トップゲート電極７５及びゲートラインを形成する。こ
の後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚等からな
る絶縁膜８６を形成する。次に、汎用フォトリソグラフ
ィ及びエッチング技術により、周辺駆動回路の全ＭＯＳ
ＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯ
ＳＴＦＴのソース電極部の窓開けを行う。
【０１９７】次いで、全面に４００〜５００ｎｍ厚の１
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、ソース及び
ドレインの各アルミニウム電極８７、８８及び８９、ソ
ースライン及び配線等を形成する。次いで、プラズマＣ
ＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜
２００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳ
Ｇ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜
３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フ
ォーミングガス中で約４００℃、１時間、水素化及びシ
ンター処理する。その後に、表示用ｎＭＯＳＴＦＴのド
レイン部コンタクト用窓開けを行い、ＩＴＯ等の画素電
極９３を形成する。
【０１９８】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、バイアス又は非バイ
アス触媒ＣＶＤと触媒ＡＨＡ処理により、ＬＣＤの表示
部及び周辺駆動回路部のＭＯＳＴＦＴのゲートチャンネ
ル、ソース及びドレイン領域となる、高キャリア移動度
でＶth調整が容易であり、低抵抗での高速動作が可能な
高結晶化率で大粒径の多結晶性シリコン薄膜を形成する
ことができる。この多結晶性シリコン薄膜によるトップ
ゲート、ボトムゲート又はデュアルゲート型ＭＯＳＴＦ
Ｔを用いた液晶表示装置は、高いスイッチング特性と低
リーク電流のＬＤＤ構造を有する表示部と、高い駆動能
力のＣＭＯＳ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回
路、映像信号処理回路、メモリー回路等を一体化した構
成が可能となり、高画質、高精細、狭額縁、高効率、安
価な液晶パネルの実現が可能である。
【０１９９】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
【０２００】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。
【０２０１】＜有機ＥＬ素子の構造例Ｉ＞図２１
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流
駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソー
ス領域１２０及びドレイン領域１２１が形成されてい
る。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８、１３１が形成されている。ＭＯＳ
ＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレ
イン電極１２８を介して接続されていると共に、ＭＯＳ
ＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介
してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２の
ドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで
延設されている。
【０２０２】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
【０２０３】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
【０２０４】また、各画素部周辺に図２１（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
【０２０５】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。
【０２０６】従来のこの種の有機ＥＬは、アモルファス
又は微結晶シリコンＭＯＳＴＦＴを用いているので、Ｖ
thが変動しても電流値が変わり易く、画質に変動が起き
易い。しかも、移動度が小さいため、高速応答でドライ
ブできる電流にも限界があり、またｐチャンネルの形成
が困難であり、小規模なＣＭＯＳ回路構成さえも困難で
ある。そこで、比較的大面積化が容易であって高信頼性
でキャリア移動度も高く、ＣＭＯＳ回路構成も可能な多
結晶性シリコンＭＯＳＴＦＴを用いることが望ましい
が、従来の多結晶シリコン薄膜は、１）アモルファスシ
リコン膜を３００〜４００℃のプラズマＣＶＤ法で成膜
し、エキシマレーザーアニールして多結晶シリコン膜化
する。２）アモルファスシリコン膜を４３０〜５００℃
のＬＰＣＶＤ法で成膜し、窒素ガス中で６００℃／５〜
２０ｈｒと８５０℃／０．５〜３ｈｒで固相成長させて
多結晶シリコン膜化する。
【０２０７】しかし、１）は、高価なエキシマレーザー
装置の採用、エキシマレーザーの不安定性起因のＴＦＴ
特性むらと品質問題、生産性低下等によるコストアップ
となる。２）は、６００℃以上、１５〜２０ｈｒｓの長
時間の熱処理のために、汎用ガラス基板を使用できず、
石英ガラス採用となるので、コストアップとなる。ま
た、フルカラー有機ＥＬ層では、その微細加工プロセス
において、電極の酸化や有機ＥＬ材料が酸素、水分にさ
らされたり、加熱で構造変化（溶解あるいは再結晶化）
して劣化しやすいので、各色発光領域を高精度に形成す
るのが難しい。
【０２０８】次に、本実施の形態による有機ＥＬ素子の
製造プロセスを説明すると、まず、図２２の（１）に示
すように、上述した工程を経て多結晶性シリコン薄膜か
らなるソース領域１２０、チャンネル領域１１７及びド
レイン領域１２１を形成した後、ゲート絶縁膜１１８を
形成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１
５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリ
ソグラフィ及びエッチング技術により形成し、またＭＯ
ＳＴＦＴ１のゲート電極に接続されるゲートラインをス
パッタリング成膜とフォトリソグラフィ及びエッチング
技術により（以下、同様）形成する。そして、オーバー
コート膜（酸化シリコン等）１３７をバイアス触媒ＣＶ
Ｄ等の気相成長法により（以下、同様）形成後、１００
０℃、１０〜３０秒等のＲＴＡ処理によりイオン活性化
する。そして、ＭＯＳＴＦＴ２のソース電極１２７及び
アースラインを形成し、更にオーバーコート膜（酸化シ
リコン／窒化シリコン積層膜など）１３６を形成する。
【０２０９】次いで、図２２の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２２の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリングと汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１
のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓ
ｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１
のソース電極と、この電極に接続される１％Ｓｉ入りＡ
ｌからなるソースラインを形成する。そして、オーバー
コート膜（酸化シリコン／フォスフィンシリケートガラ
ス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。
【０２１０】次いで、図２２の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。
【０２１１】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
【０２１２】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
【０２１３】なお、図２１（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
【０２１４】＜有機ＥＬ素子の構造例II＞図２３
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン薄膜によって、スイッチ
ング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲ
ートチャンネル１１７、ソース領域１２０及びドレイン
領域１２１が形成されている。そして、ゲート絶縁膜１
１８上にゲート電極１１５、ソース及びドレイン領域上
にソース電極１２７及びドレイン電極１２８、１３１が
形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴ
ＦＴ２のゲートとはドレイン電極１２８を介して接続さ
れていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１
との間に絶縁膜１３６を介してキャパシタＣが形成さ
れ、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機Ｅ
Ｌ素子の陽極１４４にまで延設されている。
【０２１５】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
【０２１６】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２１の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。
【０２１７】また、各画素部周辺に図２３（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。
【０２１８】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２４の（１）に示すように、上述
した工程を経て高結晶化率で大粒径の多結晶性シリコン
薄膜からなるソース領域１２０、チャンネル領域１１７
及びドレイン領域１２１を形成した後、バイアス触媒Ｃ
ＶＤ等の気相成長法によりゲート絶縁膜１１８を形成
し、Ｍｏ−Ｔａ合金等のスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりこの上にＭ
ＯＳＴＦＴ１、２のゲート電極１１５を形成し、またＭ
ｏ−Ｔａ合金等のスパッタリング成膜及び汎用フォトリ
ソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１の
ゲート電極に接続されるゲートラインを形成する。そし
て、触媒ＣＶＤ等の気相成長法によりオーバーコート膜
（酸化シリコン等）１３７を形成後、１０００℃、１０
〜３０秒のＲＴＡ処理によりイオン活性化する。そし
て、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のドレイン電極１３１及びＶddラインを形成し、更
にバイアス触媒ＣＶＤ等の気相成長法によりオーバーコ
ート膜（酸化シリコン／窒化シリコン積層膜等）１３６
を形成する。
【０２１９】次いで、図２４の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２４の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜など）１３０を形成し、汎用フォトリソグラフィ及
びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓
開けを行い、ＩＴＯ等のスパッタリング及び汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２
のソース部と接続した発光部の陽極１４４を形成する。
【０２２０】次いで、図２４の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
【０２２１】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図２３の例に適用されるが、図２１の
例にも同様に適用されてよい。
【０２２２】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２２３】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極１４２の電子注入層（マグネシウム：銀
合金等）と電気的ショートしないようにする。
【０２２４】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２２５】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極１４２の電子注入層（マグネシウム：銀合金等）
と電気的ショートしないようにする。
【０２２６】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
【０２２７】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極１４２の電子注入層（マグネシウム：銀合金等）
と電気的ショートしないようにする。この後に、共通の
陰極１４２の電子注入層（マグネシウム：銀合金等）を
全面に形成する。
【０２２８】陰極である電子注入層は、４ｅＶ以下の仕
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、スパ
ッタリングで成膜してもよい。
【０２２９】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。
【０２３０】＜ＦＥＤの構造例Ｉ＞図２５（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流
駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソー
ス領域１２０及びドレイン領域１２１が形成されてい
る。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１
のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極
１２８を介して接続されていると共に、ＭＯＳＴＦＴ２
のソース電極１２７との間に絶縁膜１３６を介してキャ
パシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン
領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カ
ソード）にまで延設され、エミッタ領域１５２として機
能している。
【０２３１】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン薄膜からなるエミッタ領域１
５２上に電界放出エミッタとなるｎ型多結晶性シリコン
膜１５３が形成され、更にｍ×ｎ個の各エミッタに区画
するための開口を有するように、絶縁膜１１８、１３
７、１３６及び１３０がパターニングされ、この上面に
はゲート引き出し電極１５０が被着されている。
【０２３２】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２３３】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン薄膜１５２上に成長されたｎ型多
結晶性シリコン膜１５３が露出し、これがそれぞれ電子
１５４を放出する薄膜型のエミッタとして機能する。即
ち、エミッタの下地となる多結晶性シリコン薄膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性シリコン膜１５３をバイアス又は非バイア
ス触媒ＣＶＤ等によって成長させると、この多結晶性シ
リコン膜１５３はさらに大きな粒径で成長し、表面が電
子放出にとって有利な微細な凹凸１５８を生じるように
形成されるのである。尚、この時に、多結晶性ダイヤモ
ンド膜、窒素含有又は非含有の炭素薄膜、窒素含有又は
非含有の炭素薄膜表面に多数の微細突起構造（例えばカ
ーボンナノチューブ）を有する電子放出体（エミッタ）
としてもよい。
【０２３４】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２３５】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。
【０２３６】（１）気密容器内にあるガスがエミッタ１
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
【０２３７】（２）エミッタ１５３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。
【０２３８】また、バイアス又は非バイアス触媒ＣＶＤ
等により、少なくとも多結晶性シリコンＭＯＳＴＦＴの
ドレイン領域に連続してｎ型多結晶性シリコン膜等の電
子放出体（エミッタ）が形成されているので、その接合
性が良好であり、高効率のエミッタ特性が可能となる。
【０２３９】また、１つの画素表示部の電子放出体（エ
ミッタ）領域を複数に分割し、それぞれにスイッチング
素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳ
ＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するの
で、１つの画素表示部は必ず電子放出する構成となって
おり、高品質で歩留が高く、コストダウンできる。又、
これらのＭＯＳＴＦＴにおいて、電気的オープン不良の
ＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳ
ＴＦＴはレーザーリペアで分離できるので、高品質で歩
留が高く、コストダウンできる。
【０２４０】これに比べて、従来のＦＥＤでは、シリコ
ン単結晶基板を用いるために、基板コストが高く、ウエ
ーハサイズ以上の大面積化が困難である。そして、カソ
ード電極表面に減圧ＣＶＤ等により導電性の多結晶シリ
コン膜を形成し、その表面にプラズマＣＶＤ等により結
晶性ダイヤモンド膜を形成して電子放出体を構成するこ
とが提案されているが、減圧ＣＶＤ時の成膜温度が６３
０℃と高く、ガラス基板を採用できないので、コストダ
ウンが難しい。そして、その減圧ＣＶＤによる多結晶シ
リコン膜は粒径が小さく、その上の結晶性ダイヤモンド
膜も粒径が小さく、電子放出体の特性が良くない。更
に、プラズマＣＶＤのために、反応エネルギーが不足し
ているので、良い結晶性ダイヤモンド膜は得にくい。
又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード
電極と導電性の多結晶シリコン膜の接合性が悪いので、
良好な電子放出特性は得られない。
【０２４１】次に、本実施の形態によるＦＥＤの製造プ
ロセスを説明すると、まず、図２６の（１）に示すよう
に、上述した工程を経て全面に多結晶性シリコン薄膜１
１７を形成した後、汎用フォトリソグラフィ及びエッチ
ング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエ
ミッタ領域にアイランド化し、プラズマＣＶＤ、触媒Ｃ
ＶＤ法等により全面に保護用酸化シリコン膜１５９を形
成する。
【０２４２】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２４３】次いで、図２６の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２４４】次いで、図２６の（３）に示すように、バ
イアス又は非バイアス触媒ＣＶＤによりエミッタ領域を
形成する多結晶性シリコン薄膜１５２をシードに、モノ
シランとＰＨ3等のドーパントを適量比率で混合し、表
面に微細凹凸１５８を有し、ドーパントを例えば５×１
０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結晶
性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に形
成し、同時に他の酸化シリコン膜１５９及びガラス基板
１１１上にはｎ型アモルファスシリコン膜１６０を１〜
５μｍ厚に形成する。
【０２４５】次いで、図２６の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種などの作用によ
り、アモルファスシリコン膜１６０を選択的にエッチン
グ除去し、酸化シリコン膜１５９のエッチング除去後に
触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）
１１８を形成する。
【０２４６】次いで、図２７の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＲＴＡ処理等の１０００℃、１０〜２０秒の
イオン活性化処理を行う。その後に、ＭＯＳＴＦＴ２の
ソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ
合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２
７及びアースラインを形成する。更に、プラズマＣＶ
Ｄ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコ
ン／窒化シリコン積層膜など）１３６を形成する。
【０２４７】次いで、図２７の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０２４８】次いで、図２７の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図２７の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
触媒ＡＨＡ処理での水素系活性種等でクリーニングする
と同時に水素系活性種等の選択的エッチング作用により
微細な凹凸を顕著化させる。
【０２４９】＜ＦＥＤの構造例II＞図２８（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン薄膜によって、スイッチ
ング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲ
ートチャンネル１１７、ソース領域１２０及びドレイン
領域１２１が形成されている。そして、ゲート絶縁膜１
１８上にゲート電極１１５、ソース及びドレイン領域上
にソース電極１２７及びドレイン電極１２８が形成され
ている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２の
ゲートとはドレイン電極１２８を介して接続されている
と共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶
縁膜１３６を介してキャパシタＣが形成され、かつ、Ｍ
ＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素
子のＦＥＣ（電界放出カソード）にまで延設され、エミ
ッタ領域１５２として機能している。
【０２５０】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン薄膜からなるエミッタ領域１
５２上に電界放出エミッタとなるｎ型多結晶性ダイヤモ
ンド膜１６３が形成され、更にｍ×ｎ個の各エミッタに
区画するための開口を有するように、絶縁膜１１８、１
３７、１３６及び１３０がパターニングされ、この上面
にはゲート引き出し電極１５０が被着されている。
【０２５１】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２５２】この構造のＦＥＣは、ゲート引き出し電極
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン薄膜１５２上に成長されたｎ型多結晶ダイ
ヤモンド膜１６３が露出し、これがそれぞれ電子１５４
を放出する薄膜型のエミッタとして機能する。即ち、エ
ミッタの下地となる多結晶性シリコン膜１５２は、大粒
径（グレインサイズ数１００ｎｍ以上）のグレインから
なっているため、これをシードとしてその上にｎ型多結
晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によって成長
させると、この多結晶性ダイヤモンド膜１６３はやはり
大粒径で成長し、表面が電子放出にとって有利な微細な
凹凸１６８を生じるように形成されるのである。尚、こ
の時は、窒素含有又は非含有の炭素薄膜、窒素含有又は
非含有の炭素薄膜表面に多数の微細突起構造（例えばカ
ーボンナノチューブ）を有する電子放出体（エミッタ）
としてもよい。
【０２５３】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２５４】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。
【０２５５】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図２９の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン薄膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０２５６】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２５７】次いで、図２９の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２５８】次いで、図２９の（３）に示すように、バ
イアス又は非バイアス触媒ＣＶＤによりエミッタ領域を
形成する多結晶性シリコン薄膜１５２をシードに、モノ
シランとメタン（ＣＨ4）及びドーパントを適量比率混
合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイ
ヤモンド膜１６３をエミッタ領域に形成し、同時に他の
酸化シリコン膜１５９及びガラス基板１１１上にはｎ型
アモルファスダイヤモンド膜１７０を形成する。
【０２５９】次いで、図２９の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種などの作用によ
り、アモルファスダイヤモンド膜１７０を選択的にエッ
チング除去し、酸化シリコン膜１５９のエッチング除去
後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜
等）１１８を形成する。
【０２６０】次いで、図３０の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＲＴＡ等の１０００℃、１０〜２０秒のイオ
ン活性化処理を行う。この後に、ＭＯＳＴＦＴ２のソー
ス部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金
等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及
びアースラインを形成する。更に、プラズマＣＶＤ、触
媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒
化シリコン積層膜など）１３６を形成する。
【０２６１】次いで、図３０の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、これと同時にＭＯＳＴＦＴ１のソース電極
とそのソースに接続されるソースライン１２７を形成す
る。
【０２６２】次いで、図３０の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３０の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１６３を露出させ、上述した
触媒ＡＨＡ処理の水素系活性種等でクリーニングすると
同時に、水素系活性種等の選択的エッチング作用により
微細な凹凸を顕著化させる。
【０２６３】なお、上記において、多結晶性ダイヤモン
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質であってよく、これらは、１種を単独で用
いることもできるし、２種以上を併用することもでき
る。
【０２６４】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０16ａｔｏｍｓ／ｃｃ以上であってよ
い。
【０２６５】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。
【０２６６】まず、図３１の（１）に示すように、ステ
ンレス等の金属基板１１１上に、上述したバイアス又は
非バイアス触媒ＣＶＤ法等によって、下地保護膜（図示
せず）の形成後に、この上にＳｉＯx又はＳｉＮy粒子状
生成物含有のアモルファス又は微結晶シリコン薄膜１０
０Ａを形成する。
【０２６７】次いで、図３１の（２）に示すように、上
述した触媒ＡＨＡ処理によって、シリコン薄膜１００Ａ
をシリコン超微粒子層１００Ｂに変質させる。
【０２６８】次いで、図３１の（３）に示すように、上
述した触媒ＣＶＤ法等によって、シリコン超微粒子層１
００Ｂをシードにｎ型多結晶性シリコン膜７を形成す
る。このｎ型多結晶性シリコン膜７は、上述のマルチ触
媒ＡＨＡ処理により形成してよく、高結晶化率、大粒径
の錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物
含有のｎ型多結晶性シリコン膜として、１００〜２００
ｎｍ厚に形成する。このｎ型多結晶性シリコン膜７に
は、リン等のｎ型不純物をＰＨ3等としてモノシランと
共に供給して、例えば１×１０17〜１×１０18ａｔｏｍ
ｓ／ｃｃ含有させる。
【０２６９】次いで、図３２の（４）に示すように、ｎ
型多結晶性シリコン膜７上に、これをシードにしてバイ
アス又は非バイアス触媒ＣＶＤ等により錫又は他のIV族
元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶
性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐ
ｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１
８１等を成長させ、光電変換層を形成する。
【０２７０】例えば、バイアス又は非バイアス触媒ＣＶ
Ｄにより、モノシランに水素化錫（ＳｎＨ4）を適量比
率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜
１８０を２〜５μｍ厚に成長させ、この上に、モノシラ
ンにｐ型不純物ボロン（Ｂ2Ｈ6など）と水素化錫（Ｓｎ
Ｈ4）を適量比率混合して、例えば１×１０17〜１×１
０18ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒径の錫含有
多結晶性シリコン膜１８１を１００〜２００ｎｍ厚に形
成する。この時にそれぞれの膜中に錫又は他のIV族元素
（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫を１×１０
16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１０18〜１×
１０20ａｔｏｍｓ／ｃｃ含有させることにより、結晶粒
界に存在する結晶不整及び応力を低減させるので、キャ
リア移動度向上を図ることができる（これは、ｎ型又は
ｐ型多結晶性シリコン膜７、１８１を形成する場合も同
様である）。
【０２７１】また、上述したマルチ触媒ＡＨＡ処理を行
ってよい。例えば、バイアス又は非バイアス触媒ＣＶＤ
でｎ型又はｐ型の錫含有多結晶性シリコン薄膜を２０〜
５０ｎｍ厚に成長させた後、触媒ＡＨＡ処理を行い、バ
イアス又は非バイアス触媒ＣＶＤでｎ型又はｐ型の錫含
有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させ、
触媒ＡＨＡ処理後、更にバイアス又は非バイアス触媒Ｃ
ＶＤでｎ型又はｐ型の錫含有多結晶性シリコン薄膜を２
０〜５０ｎｍに成長させた後、触媒ＡＨＡ処理を行うよ
うに、各処理を必要回数繰り返す方法で成膜してもよい
（これはｉ型多結晶性シリコン膜１８０の場合も同様で
ある）。この方法によって、より高結晶化率でより大き
い粒径の錫含有多結晶性シリコン膜を形成できる。ま
た、成膜途中で原料ガス供給量を増加して、高速成膜と
してもよい。
【０２７２】次いで、図３２の（５）に示すように、上
記の方法で形成したｎ−ｉ−ｐ接合の高結晶化率で大粒
径の錫含有多結晶性シリコン膜の全面に、透明電極１８
２を形成する。例えば、汎用スパッタリング技術によ
り、無反射コート用のＩＴＯ（Indium Tin Oxide）又は
ＩＺＯ（Indium Zinc Oxide）膜等の透明電極１８２を
１３０〜１５０ｎｍ厚に形成する。そして、この上に、
汎用スパッタリング技術により、メタルマスクを用い
て、所定領域に銀等のくし型電極１８３を１００〜１５
０ｎｍ厚に形成する。
【０２７３】なお、上記の膜は錫又は他のIV族元素を必
ずしも含有していなくてもよいが、この場合も上記と同
様に製造することができる。また、上記のｎ−ｉ−ｐ接
合構造以外にも、ｐ−ｉ−ｎ接合、ｐ−ｎ接合、ｎ−ｐ
接合等の構造も同様に作製することができる。
【０２７４】本実施の形態による太陽電池は、本発明に
基づく高結晶化率で大粒径の多結晶性シリコン膜によっ
て、高キャリア移動度で変換効率の大きい光電変換薄膜
を形成でき、良好な表面テクスチャ構造と裏面テクスチ
ャ構造が形成されるので、光封じ込め効果が高く、変換
効率の大きい光電変換薄膜を形成できる。これはまた、
太陽電池に限らず、電子写真用の感光体ドラム等の薄膜
光電変換装置にも有利に利用することができる。
【０２７５】これに比べて、従来のこの種の光電変換装
置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等
によりアモルファスカーボン薄膜を形成し、プラズマ水
素処理でカーボン超微粒子を形成してこれを多結晶シリ
コン結晶成長の核として大粒径多結晶シリコン膜を形成
しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン
活性層及びｐ型多結晶シリコン層を連続成膜し、その全
面にＩＴＯ膜を積層し、最後にくし型電極を形成して、
２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得てい
る。
【０２７６】ところが、この従来法では、次のような欠
点を回避できない。 １）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等に
よる低温形成の結晶質シリコン系薄膜は、そのエネルギ
ーが低いので、原料ガスの化学的分解反応やプラズマ水
素処理が不十分になりやすく、結晶粒径が小さいので、
移動度が小さく、しかも粒界の多さやピンホール等のた
めに局部的な電気的ショート又はリークによる過剰電流
が発生しやすく、光電変換層として必要な数μｍの膜厚
に堆積させたときに膜の内部応力や歪が大きくなって、
最悪の場合には膜が剥離してしまうという問題がある。
これによって、光電変換層の製造歩留や信頼性を著しく
低下させ、それを含む光電変換装置の実用化を目指す上
で大きな支障となる。 ２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等のプ
ラズマＣＶＤ法はエネルギーが低いので、原料ガスの利
用効率が５〜１０％と低い。このために、生産性が低
く、コストダウンしにくい。
【０２７７】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。
【０２７８】例えば、上述したバイアス又は非バイアス
触媒ＣＶＤ法と触媒ＡＨＡ処理の繰り返し回数や各条件
は種々変更してよく、用いる基板等の材質も上述したも
のに限定されることはない。
【０２７９】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー等のＭＯ
ＳＴＦＴに好適なものであるが、それ以外にもダイオー
ドなどの素子の能動領域や、抵抗、キャパシタンス（容
量）、配線、インダクタンス等の受動領域を本発明によ
る多結晶性シリコン薄膜で形成することも可能である。
【０２８０】
【発明の作用効果】本発明は上述したように、基体上に
多結晶性半導体薄膜を形成するに際し、前記基体上にＳ
ｉＯx（０＜ｘ≦２）及び／又はＳｉＮy（０．１＜ｙ＜
１．４）からなる粒子状生成物を含有する低級結晶性半
導体薄膜を形成し、水素又は水素含有ガスを加熱された
触媒体に接触させ、これによって生成した水素系活性種
を前記低級結晶性半導体薄膜に作用させてアニールを行
い、シリコン超微粒子を形成し、このシリコン超微粒子
を結晶成長のシード（核）として前記半導体材料薄膜を
気相成長させているので、次の（１）〜（３）に示すよ
うな顕著な作用効果が得られる。
【０２８１】（１）触媒ＡＨＡ処理により、高温の水素
系分子、水素系原子、活性水素イオン等の水素系活性種
を前記低級結晶性半導体薄膜に対し吹き付け等で作用さ
せているので、高温の加熱触媒体の輻射熱による加熱も
加わって、次の顕著な効果を示す。
【０２８２】１．この触媒ＡＨＡ処理は、減圧下（例え
ば、１０〜５０Ｐａの水素系キャリアガス圧）で、水素
を高温の触媒体（融点未満の８００〜２０００℃、例え
ばタングステンでは１５００〜２０００℃）に接触させ
て、大量の高温の水素系活性種（水素系分子／水素系原
子／活性化水素イオン等）を生成し、これを基板上に形
成したアモルファス又は微結晶シリコン薄膜等に吹き付
けると（但し、基板温度は特に３００〜４００℃）、従
来のＲＦ／ＶＨＦプラズマ水素処理やＥＣＲプラズマ水
素処理に比べて、高いエネルギーの高温の水素系活性種
等が有する大量の熱エネルギーが効率良くその膜等に移
動して、その膜等の温度を効率良くかつ均一性良く上昇
させる。これによって、アモルファスシリコン膜や微結
晶シリコン膜等は、水素系活性種の還元作用によりアモ
ルファス構造のシリコンが高いエッチングレートでエッ
チング除去され、ＳｉＯxがＳｉとＳｉＯやＨ2Ｏ等に分
解し、又、膜中に含有されるＳｉＮyがＳｉとＮＨ3等に
分解して効率良く高品質のシリコン超微粒子が形成さ
れ、これを次の多結晶性シリコン等の成長の核（シー
ド）として有効に働かせることができる。この時、シリ
コン超微粒子は、粒系は１ｎｍ以上、好ましくは１〜１
０ｎｍ、個数は１個／μｍ2以上、好ましくは１〜１０
０個／μｍ2で点在しているのが望ましい。
【０２８３】２．触媒ＡＨＡ処理は、従来のＲＦ／ＶＨ
Ｆプラズマ水素処理やＥＣＲプラズマ水素処理に比べ、
高いエッチングレートでアモルファス構造のシリコンを
エッチングして大粒径多結晶性シリコン膜を形成し、そ
のキャリア移動度の向上を図れる。即ち、触媒ＡＨＡ処
理で得られるシリコン超微粒子をシードとして、この上
に半導体材料薄膜が多結晶化され易い状態で（多結晶性
シリコン薄膜として）成長し易くなり、特に次の触媒Ａ
ＨＡ処理及び気相成長により、上記多結晶性シリコン薄
膜上に気相成長されたシリコン膜等はこの多結晶性シリ
コン薄膜をシードとして結晶化が促進されるので、目的
とする高結晶化率、高品質の多結晶性シリコン薄膜を得
ることができる。即ち、触媒ＡＨＡ処理により、例えば
バイアス又は非バイアス触媒ＣＶＤで成膜されたアモル
ファスシリコン膜、又は微結晶シリコン膜にアモルファ
ス構造のシリコンが存在していると、これが水素系活性
種により選択的にエッチング除去されてシリコン超微粒
子が形成され、その上に気相成長するシリコン膜は下地
のシリコン超微粒子をシード（核）にしてより多結晶性
シリコン膜化し易く、更には、同様の触媒ＡＨＡ処理と
気相成長とを繰り返すと、高温の水素系活性種が有する
熱エネルギーがその膜等に移動して、その膜等の温度を
上昇させ、水素系活性種の還元作用によりアモルファス
シリコン又は微結晶シリコン薄膜等は多結晶化し、多結
晶性シリコン薄膜は高結晶化して、高結晶化率、大粒径
の多結晶性シリコン薄膜を形成することができる。この
結果、トップゲート型のみならず、ボトムゲート型、デ
ュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子
／正孔）移動度の高結晶化率で大粒径の多結晶性シリコ
ン薄膜等が得られるために、この高性能の多結晶性シリ
コン等の半導体薄膜を使用した高速、高電流密度の半導
体装置、電気光学装置、更には高効率の太陽電池等の製
造が可能となる。
【０２８４】３．触媒ＡＨＡ処理は従来のプラズマ水素
処理に比べ、基板上に形成したアモルファスシリコン又
は微結晶シリコン又は多結晶シリコン薄膜上又は膜内又
は粒界にシリコン酸化物が存在した時に、これと反応し
てＳｉＯを形成して効率良く蒸発除去させるので、その
膜内等のシリコン酸化物を効率良く減少／除去でき、キ
ャリア移動度の向上を図れる。
【０２８５】４．触媒ＡＨＡ処理では、活性化水素イオ
ン等の水素系活性種によるクリーニング（基板等への吸
着ガス及び有機物残渣等の還元除去）が可能であり、触
媒体も酸化劣化し難くなる（なお、このような効果は、
上記のバイアス又は非バイアス触媒ＣＶＤ時も水素系キ
ャリアガスを用いることから、同様に生じる）。
【０２８６】５．触媒ＡＨＡ処理では、活性化水素イオ
ン等の水素系活性種の水素化作用により、半導体膜中の
例えばシリコンダングリングボンドをなくし、特性が向
上する。
【０２８７】６．触媒ＡＨＡ処理時に、低級結晶性又は
多結晶性半導体薄膜中に存在するキャリア不純物は高温
で活性化され、各領域において最適なキャリア不純物濃
度を得る。
【０２８８】（２）触媒ＡＨＡ処理は、プラズマの発生
なしに行えるので、プラズマによるダメージがなく、ま
たプラズマ処理に比べ、シンプルで安価な装置を実現で
きる。
【０２８９】（３）基体温度を低温化しても上記水素系
活性種のエネルギーが大きいために、目的とするシリコ
ン超微粒子が確実に安定して得られることから、基体温
度を特に３００〜４００℃と低温化しても、多結晶性シ
リコン薄膜がシリコン超微粒子をシードに効率良く成長
し、従って大型で安価な低歪点の絶縁基板（ガラス基
板、耐熱性樹脂基板等）を使用でき、この点でもコスト
ダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図であ
る。
【図３】同、製造プロセスを工程順に示す断面図であ
る。
【図４】同、製造プロセスを工程順に示す断面図であ
る。
【図５】同、製造に用いる触媒ＣＶＤ及び触媒ＡＨＡ処
理用の装置の一状態での概略断面図である。
【図６】同、この装置の他の状態での概略断面図であ
る。
【図７】同、この装置を用いた処理時のガス流量のタイ
ミングチャートである。
【図８】同、この装置のガス供給系の概略図である。
【図９】同、この処理により得られた半導体膜のラマン
スペクトルを比較して示すグラフである。
【図１０】同、半導体薄膜の結晶化率を比較して示すグ
ラフである。
【図１１】同、触媒体及びこの支持体の純度による膜中
の重金属濃度を比較して示すグラフである。
【図１２】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。
【図１３】同、製造プロセスを工程順に示す断面図であ
る。
【図１４】同、製造プロセスを工程順に示す断面図であ
る。
【図１５】同、製造プロセスを工程順に示す断面図であ
る。
【図１６】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。
【図１７】同、ＬＣＤの等価回路図である。
【図１８】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図１９】同、製造プロセスを工程順に示す断面図であ
る。
【図２０】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。
【図２１】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２２】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２３】同、他の有機ＥＬ表示装置の要部の等価回路
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。
【図２４】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２５】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
【図２６】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図２７】同、製造プロセスを工程順に示す断面図であ
る。
【図２８】同、他のＦＥＤの要部の等価回路図（Ａ）、
同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）で
ある。
【図２９】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図３０】同、製造プロセスを工程順に示す断面図であ
る。
【図３１】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。
【図３２】同、製造プロセスを工程順に示す断面図であ
る。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性シリコン薄膜、１４、６７、１１７…チャンネ
ル、１５、７５、１０２、１０５、１１５…ゲート電
極、８、６８、１０３、１０４、１０６、１１８…ゲー
ト絶縁膜、２０、２１、８０、８１、１２０、１２１…
ｎ+型ソース又はドレイン領域、２４、２５、８４、８
５…ｐ+型ソース又はドレイン領域、２７、２８、８
６、９２、１３０、１３６、１３７…絶縁膜、２９、３
０、８７、８８、８９、９０、９１、９３、９７、１２
７、１２８、１３１…電極、４０…原料ガス、４２…シ
ャワーヘッド、４４…成膜室、４５…サセプタ、４６…
触媒体、４７…シャッター、４８…触媒体電源、９４、
９６…配向膜、９５…液晶、９９…カラーフィルタ層、
１００Ａ…ＳｉＯx又はＳｉＯy粒子状生成物含有のアモ
ルファス又は微結晶シリコン薄膜、１００Ｂ…シリコン
超微粒子層、１００’、１４０…ブラックマスク層、１
３２、１３３…有機発光層、１３４、１３５、１４４…
陽極、１３８、１４１、１４２、１７１…陰極、１５０
…ゲート引き出し電極（ゲートライン）、１５１…遮蔽
膜、１５２…エミッタ、１５３…ｎ型多結晶性シリコン
膜、１５５…バックメタル、１５６…蛍光体、１５８、
１６８…微細凹凸、１６３…ｎ型多結晶性ダイヤモンド
膜、１８０…ｉ型多結晶性シリコン膜、１８１…ｐ型多
結晶性シリコン膜、１８２…透明電極、１８３…くし型
電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 21/20 ５Ｆ０５１ 21/205 21/205 ５Ｆ０５２ 27/08 ３３１ 27/08 ３３１Ｅ ５Ｆ１１０ 29/786 29/78 ６１８Ａ 21/336 ６１８Ｂ 31/04 ６１８Ｆ ６１８Ｅ ６１９Ｂ ６２７Ｇ 31/04 Ａ Ｘ Ｆターム(参考） 2H092 JA26 KA04 KA05 KB25 MA05 MA08 MA15 MA19 MA27 MA29 MA30 NA26 NA27 NA29 PA02 PA06 PA08 PA09 QA07 4K030 AA06 AA13 AA17 AA18 BA09 BA29 BA37 BA40 BA44 BB04 CA06 DA09 FA17 LA15 LA16 LA18 5C094 AA07 AA08 AA25 AA43 AA53 BA03 BA12 BA27 BA32 BA34 BA43 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED03 ED15 FA01 FA02 FB12 FB14 FB15 GB10 JA01 5F045 AA10 AB03 AC01 AC11 AC12 AC15 AC16 AC17 AC18 AC19 AD07 AE01 AE29 AF07 BB08 BB16 CA09 CA15 DP05 EB02 EC01 5F048 AA09 AB10 AC04 BA16 BC06 BG07 5F051 AA03 CB12 DA03 DA04 FA02 FA04 GA02 5F052 AA11 CA04 CA10 DA02 DB01 GA02 JA01 KA05 KA06 5F110 AA01 AA16 AA19 AA28 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD17 EE06 EE09 EE14 EE23 EE30 EE32 EE38 EE44 EE45 FF02 FF03 FF09 FF10 FF23 FF29 GG01 GG02 GG03 GG13 GG14 GG15 GG16 GG19 GG25 GG32 GG33 GG34 GG44 GG45 GG51 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL06 HL07 HL23 HM15 NN03 NN04 NN05 NN23 NN24 NN25 NN27 NN35 NN36 NN43 NN46 NN72 NN73 PP31 PP35 PP36 QQ11 QQ19 QQ24

Claims (50)

    【特許請求の範囲】
  1. 【請求項１】 基体上に多結晶性半導体薄膜を形成する
    に際し、 前記基体上に、ＳｉＯx（０＜ｘ≦２）及び／又はＳｉ
    Ｎy（０．１＜ｙ＜１．４）からなる粒子状生成物を含
    有する低級結晶性半導体薄膜を形成する工程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を前記低級結晶性半
    導体薄膜に作用させてアニールを行い、シリコン超微粒
    子を形成する工程と、 このシリコン超微粒子を結晶成長の核として半導体材料
    薄膜を気相成長させる工程とを経て前記多結晶性半導体
    薄膜を得る、多結晶性半導体薄膜の形成方法。
  2. 【請求項２】 基体上に多結晶性半導体薄膜を有する半
    導体装置を製造するに際し、 前記基体上に、ＳｉＯx（０＜ｘ≦２）及び／又はＳｉ
    Ｎy（０．１＜ｙ＜１．４）からなる粒子状生成物を含
    有する低級結晶性半導体薄膜を形成する工程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を前記低級結晶性半
    導体薄膜に作用させてアニールを行い、シリコン超微粒
    子を形成する工程と、 このシリコン超微粒子を結晶成長の核として半導体材料
    薄膜を気相成長させる工程とを経て前記多結晶性半導体
    薄膜を得る、半導体装置の製造方法。
  3. 【請求項３】 前記低級結晶性半導体薄膜を気相成長法
    によって形成し、前記半導体材料薄膜を気相成長法によ
    って形成する、請求項１又は２に記載した方法。
  4. 【請求項４】 原料ガス及び水素又は水素含有ガスの少
    なくとも一部を加熱された触媒体に接触させて触媒的に
    分解させ、これによって生成したラジカル、イオン等の
    反応種を基体上に堆積させて、前記低級結晶性半導体薄
    膜及び／又は前記半導体材料薄膜を気相成長させる、請
    求項１又は２に記載した方法。
  5. 【請求項５】 前記半導体材料薄膜の気相成長後に、水
    素又は水素含有ガスを加熱された触媒体に接触させ、こ
    れによって生成した高温の水素系分子、水素系原子、活
    性化水素イオン等の水素系活性種を前記半導体材料薄膜
    に作用させてアニールを行い、必要あれば、前記半導体
    材料薄膜と同様の半導体材料薄膜の気相成長と前記アニ
    ールとを繰り返す、請求項４に記載した方法。
  6. 【請求項６】 前記加熱触媒体に前記水素又は水素含有
    ガスの少なくとも一部を接触させ、これによって生成し
    た高温の水素系分子、水素系原子、活性化水素イオン等
    の水素系活性種を前記低級結晶性半導体薄膜又は前記半
    導体材料薄膜に作用させてアニールを行う、請求項１又
    は２に記載した方法。
  7. 【請求項７】 加熱された前記触媒体に、原料ガス及び
    水素系キャリアガスの少なくとも一部を接触させて触媒
    的に分解させ、これによって生成したラジカル、イオン
    等の反応種を加熱された前記基体上に堆積させて前記低
    級結晶性半導体薄膜又は前記半導体材料薄膜を気相成長
    させた後、前記原料ガスの供給を停止し、加熱された触
    媒体に前記水素系キャリアガスの少なくとも一部を接触
    させ、これによって生成した高温の水素系分子、水素系
    原子、活性化水素イオン等の水素系活性種を前記低級結
    晶性半導体薄膜又は前記半導体材料薄膜に作用させてア
    ニールを行う、請求項１、２又は５に記載した方法。
  8. 【請求項８】 前記気相成長時の水素又は水素含有ガス
    供給量よりも前記アニール時の水素又は水素含有ガス供
    給量を多くする、請求項７に記載した方法。
  9. 【請求項９】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体を形成する、請求項１又は２に記
    載した方法。
  10. 【請求項１０】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項１又は２に記載し
    た方法。
  11. 【請求項１１】 前記低級結晶性半導体薄膜がアモルフ
    ァスシリコン、微結晶シリコン含有アモルファスシリコ
    ン膜、微結晶シリコン（アモルファスシリコン含有微結
    晶シリコン）膜、アモルファスシリコン及び微結晶シリ
    コン含有多結晶シリコン膜、アモルファスゲルマニウ
    ム、微結晶ゲルマニウム含有アモルファスゲルマニウム
    膜、微結晶ゲルマニウム（アモルファスゲルマニウム含
    有微結晶ゲルマニウム）膜、アモルファスゲルマニウム
    及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、又
    はＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファス
    シリコンゲルマニウム膜からなり、かつ、前記水素又は
    水素含有ガスが水素又は水素と付活性なガスとの混合ガ
    スからなる、請求項１又は２に記載した方法。
  12. 【請求項１２】 前記多結晶性半導体薄膜が多結晶性シ
    リコン薄膜、多結晶性ゲルマニウム薄膜、多結晶性シリ
    コン−ゲルマニウム薄膜、多結晶性炭化ケイ素薄膜から
    なり、かつ、前記水素又は水素含有ガスが水素又は水素
    と不活性なガスとの混合ガスからなる、請求項１又は２
    に記載した方法。
  13. 【請求項１３】 前記半導体薄膜に錫等のIV族元素の少
    なくとも１種を適量含有させ、この状態で前記アニール
    を行う、請求項１２に記載した方法。
  14. 【請求項１４】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等を形成する、請求項１又は２に記載した方法。
  15. 【請求項１５】 前記チャンネル、ソース及びドレイン
    領域の形成後に、これらの領域に対し、水素又は水素含
    有ガスを加熱された触媒体に接触させることによって生
    成した水素系活性種を作用させる、請求項１４に記載し
    た方法。
  16. 【請求項１６】 前記多結晶性半導体薄膜内においてゲ
    ート絶縁膜側から外部に向って結晶粒径を小さくして高
    密度化するか、或いはアモルファス半導体薄膜又は微結
    晶含有アモルファス半導体薄膜で前記多結晶性半導体薄
    膜を被覆する、請求項１又は２に記載した方法。
  17. 【請求項１７】 前記アルファモス半導体薄膜又は微結
    晶含有アモルファス半導体薄膜を除去し、前記多結晶性
    半導体薄膜とコンタクトしたソース、ドレイン電極を形
    成する、請求項１６に記載した方法。
  18. 【請求項１８】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用の薄膜を製造する、請求項１又は２に記載した方
    法。
  19. 【請求項１９】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性半導体薄膜によって形成する、請求項
    １８に記載した方法。
  20. 【請求項２０】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項１９に記載した方法。
  21. 【請求項２１】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項２０に記載した方法。
  22. 【請求項２２】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項２０に記載した方法。
  23. 【請求項２３】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続すると共に前記多結晶性半導体薄膜上に成長された
    ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜又は
    窒素含有又は非含有の炭素薄膜又は窒素含有又は非含有
    の炭素薄膜表面に形成した多数の微細突起構造（例えば
    カーボンナノチューブ）などによって形成する、請求項
    １９に記載した方法。
  24. 【請求項２４】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜を形
    成する、請求項２３に記載した方法。
  25. 【請求項２５】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項２４に記載した
    方法。
  26. 【請求項２６】 基体上に多結晶性半導体薄膜を形成す
    るための装置であって、 ＳｉＯx（０＜ｘ≦２）及び／又はＳｉＮy（０．１＜ｙ
    ＜１．４）からなる粒子状生成物を含有する低級結晶性
    半導体薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガ
    スの供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段とを有する、多結晶性半導体薄膜の形成装
    置。
  27. 【請求項２７】 基体上に多結晶性半導体薄膜を有する
    半導体装置を製造するための装置であって、 ＳｉＯx（０＜ｘ≦２）及び／又はＳｉＮy（０．１＜ｙ
    ＜１．４）からなる粒子状生成物を含有する低級結晶性
    半導体薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガ
    スの供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段とを有する、半導体装置の製造装置。
  28. 【請求項２８】 前記低級結晶性半導体薄膜が気相成長
    法によって形成され、前記半導体材料薄膜が気相成長法
    によって形成される、請求項２６又は２７に記載した装
    置。
  29. 【請求項２９】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された触媒体に接触させて触媒的
    に分解させ、これによって生成したラジカル、イオン等
    の反応種を基体上に堆積させて、前記低級結晶性半導体
    薄膜及び／又は前記半導体材料薄膜を気相成長させる、
    請求項２６又は２７に記載した装置。
  30. 【請求項３０】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された前記触媒体に接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を前記基体上に堆積させることにより前記
    低級結晶性半導体薄膜又は前記半導体材料薄膜を気相成
    長させた後、原料ガスの供給を停止し、水素又は水素含
    有ガスの少なくとも一部を加熱された前記触媒体に接触
    させ、これによって生成した高温の水素系分子、水素系
    原子、活性化水素イオン等の水素系活性種を前記低級結
    晶性半導体薄膜又は前記半導体材料薄膜に作用させるア
    ニール工程を行い、更に、この半導体材料薄膜のアニー
    ル工程と、前記半導体材料薄膜と同様の半導体材料薄膜
    の気相成長工程とを繰り返すために、前記原料ガス供給
    手段と前記水素又は水素含有ガス供給手段とを制御する
    制御手段を有する、請求項２９に記載した装置。
  31. 【請求項３１】 前記加熱触媒体に前記水素又は水素含
    有ガスの少なくとも一部を接触させ、これによって生成
    した高温の水素系分子、水素系原子、活性化水素イオン
    等の水素系活性種を前記低級結晶性半導体薄膜又は前記
    半導体材料薄膜に作用させてアニールを行う、請求項２
    ６又は２７に記載した装置。
  32. 【請求項３２】 加熱された前記触媒体に、原料ガス及
    び水素系キャリアガスの少なくとも一部を接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を加熱された前記基体上に堆積させて前記
    低級結晶性半導体薄膜又は前記半導体材料薄膜を気相成
    長させた後、前記原料ガスの供給を停止し、加熱された
    触媒体に前記水素系キャリアガスの少なくとも一部を接
    触させ、これによって生成した高温の水素系分子、水素
    系原子、活性化水素イオン等の水素系活性種を前記低級
    結晶性半導体薄膜又は前記半導体材料薄膜に作用させて
    アニールを行う、請求項２６、２７、３０又は３１に記
    載した装置。
  33. 【請求項３３】 前記低級結晶性半導体薄膜又は前記半
    導体材料薄膜の気相成長時の水素又は水素含有ガス供給
    量よりも前記アニール時の水素又は水素含有ガス供給量
    が多くされる、請求項３２に記載した装置。
  34. 【請求項３４】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体が形成されている、請求項２６又
    は２７に記載した装置。
  35. 【請求項３５】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項２６又は２７に記
    載した装置。
  36. 【請求項３６】 前記低級結晶性半導体薄膜がアモルフ
    ァスシリコン、微結晶シリコン含有アモルファスシリコ
    ン膜、微結晶シリコン（アモルファスシリコン含有微結
    晶シリコン）膜、アモルファスシリコン及び微結晶シリ
    コン含有多結晶シリコン膜、微結晶ゲルマニウム含有ア
    モルファスゲルマニウム膜、アモルファスゲルマニウ
    ム、微結晶ゲルマニウム（アモルファスゲルマニウム含
    有微結晶ゲルマニウム）膜、アモルファスゲルマニウム
    及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、又
    はＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファス
    シリコンゲルマニウム膜からなり、かつ、前記水素又は
    水素含有ガスが水素又は水素と付活性なガスとの混合ガ
    スからなる、請求項２６又は２７に記載した装置。
  37. 【請求項３７】 前記多結晶性半導体薄膜が多結晶性シ
    リコン薄膜、多結晶性ゲルマニウム薄膜、多結晶性シリ
    コン−ゲルマニウム膜、多結晶性炭化ケイ素薄膜からな
    り、かつ、前記水素又は水素含有ガスが水素又は水素と
    不活性なガスとの混合ガスからなる、請求項２６又は２
    ７に記載した装置。
  38. 【請求項３８】 前記多結晶性半導体薄膜に錫等のIV族
    元素の少なくとも１種を適量含有させ、この状態で前記
    アニールが行われる、請求項３７に記載した装置。
  39. 【請求項３９】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等を形成する、請求項２６又は２７に記載した装
    置。
  40. 【請求項４０】 前記チャンネル、ソース及びドレイン
    領域の形成後に、これらの領域に対し、水素又は水素含
    有ガスを加熱された触媒体に接触させることによって生
    成した活性種等を作用させる、請求項３９に記載した装
    置。
  41. 【請求項４１】 前記多結晶性半導体薄膜内においてゲ
    ート絶縁膜側から外部に向って結晶粒径を小さくして高
    密度化するか、或いはアモルファス半導体薄膜又は微結
    晶含有アモルファス半導体薄膜で前記多結晶性半導体薄
    膜を被覆する、請求項２６又は２７に記載した装置。
  42. 【請求項４２】 前記アモルファス半導体薄膜又は微結
    晶含有アモルファス半導体薄膜を除去し、前記多結晶性
    半導体薄膜とコンタクトしたソース、ドレイン電極を形
    成する、請求項４１に記載した方法。
  43. 【請求項４３】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用の薄膜を製造する、請求項２６又は２７に記載した
    装置。
  44. 【請求項４４】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性半導体薄膜によって形成する、請求項
    ４３に記載した装置。
  45. 【請求項４５】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する装置を製造する、請求項４４に記
    載した装置。
  46. 【請求項４６】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項４５に記載した装置。
  47. 【請求項４７】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項４５に記載した装置。
  48. 【請求項４８】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続すると共に前記多結晶性半導体薄膜上に成長された
    ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜又は
    窒素含有又は非含有の炭素薄膜又は窒素含有又は非含有
    の炭素薄膜表面に形成した多数の微細突起構造（例えば
    カーボンナノチューブ）などによって形成する、請求項
    ４４に記載した装置。
  49. 【請求項４９】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の遮蔽膜を形成す
    る、請求項４８に記載した装置。
  50. 【請求項５０】 前記遮蔽膜を前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成する、請求項４９に記載した装
    置。
JP2001098313A 2001-03-30 2001-03-30 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 Pending JP2002294451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098313A JP2002294451A (ja) 2001-03-30 2001-03-30 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098313A JP2002294451A (ja) 2001-03-30 2001-03-30 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Publications (1)

Publication Number Publication Date
JP2002294451A true JP2002294451A (ja) 2002-10-09

Family

ID=18951972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098313A Pending JP2002294451A (ja) 2001-03-30 2001-03-30 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Country Status (1)

Country Link
JP (1) JP2002294451A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093809A1 (ja) * 2004-03-26 2005-10-06 Ulvac, Inc. 単位層ポスト処理触媒化学蒸着装置及びその成膜方法
WO2006087833A1 (ja) * 2005-02-21 2006-08-24 Canon Anelva Corporation 真空処理装置における水素原子発生源及び水素原子輸送方法
WO2007086232A1 (ja) * 2006-01-27 2007-08-02 Konica Minolta Medical & Graphic, Inc. ナノサイズ蛍光体の製造方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US7935578B2 (en) 2005-03-14 2011-05-03 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor panel, and method of manufacturing the same
JP2012019117A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019120A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
KR101729308B1 (ko) 2010-09-30 2017-05-02 엘지전자 주식회사 태양전지 및 이의 제조 방법
JPWO2019111721A1 (ja) * 2017-12-06 2020-11-19 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
US20220238851A1 (en) * 2021-01-27 2022-07-28 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574713A (ja) * 1991-09-17 1993-03-26 Nippondenso Co Ltd 非晶質半導体薄膜の製造方法
JPH06140327A (ja) * 1992-10-28 1994-05-20 Kanegafuchi Chem Ind Co Ltd 多結晶シリコン薄膜およびその形成法
JP2000101088A (ja) * 1998-09-22 2000-04-07 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000243712A (ja) * 1999-02-24 2000-09-08 Sony Corp 成膜方法及びその装置
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
WO2000063956A1 (en) * 1999-04-20 2000-10-26 Sony Corporation Method and apparatus for thin-film deposition, and method of manufacturing thin-film semiconductor device
JP2002198311A (ja) * 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574713A (ja) * 1991-09-17 1993-03-26 Nippondenso Co Ltd 非晶質半導体薄膜の製造方法
JPH06140327A (ja) * 1992-10-28 1994-05-20 Kanegafuchi Chem Ind Co Ltd 多結晶シリコン薄膜およびその形成法
JP2000101088A (ja) * 1998-09-22 2000-04-07 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000243712A (ja) * 1999-02-24 2000-09-08 Sony Corp 成膜方法及びその装置
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
WO2000063956A1 (en) * 1999-04-20 2000-10-26 Sony Corporation Method and apparatus for thin-film deposition, and method of manufacturing thin-film semiconductor device
JP2002198311A (ja) * 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005093809A1 (ja) * 2004-03-26 2008-02-14 株式会社アルバック 単位層ポスト処理触媒化学蒸着装置及びその成膜方法
CN100444332C (zh) * 2004-03-26 2008-12-17 株式会社爱发科 单位层后处理催化化学蒸镀装置及其成膜方法
KR100882174B1 (ko) * 2004-03-26 2009-02-06 가부시키가이샤 알박 단위층 포스트처리 촉매 화학 증착 장치 및 그 막 형성방법
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
WO2005093809A1 (ja) * 2004-03-26 2005-10-06 Ulvac, Inc. 単位層ポスト処理触媒化学蒸着装置及びその成膜方法
WO2006087833A1 (ja) * 2005-02-21 2006-08-24 Canon Anelva Corporation 真空処理装置における水素原子発生源及び水素原子輸送方法
JP2006229152A (ja) * 2005-02-21 2006-08-31 Japan Advanced Institute Of Science & Technology Hokuriku 真空処理装置における水素原子発生源及び水素原子輸送方法
US7771701B2 (en) 2005-02-21 2010-08-10 Canon Anelva Corporation Hydrogen atom generation source in vacuum treatment apparatus, and hydrogen atom transportation method
US7935578B2 (en) 2005-03-14 2011-05-03 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor panel, and method of manufacturing the same
WO2007086232A1 (ja) * 2006-01-27 2007-08-02 Konica Minolta Medical & Graphic, Inc. ナノサイズ蛍光体の製造方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
JP2012019117A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019120A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
KR101729308B1 (ko) 2010-09-30 2017-05-02 엘지전자 주식회사 태양전지 및 이의 제조 방법
JPWO2019111721A1 (ja) * 2017-12-06 2020-11-19 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
US20220238851A1 (en) * 2021-01-27 2022-07-28 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US12069934B2 (en) * 2021-01-27 2024-08-20 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US8896778B2 (en) Liquid crystal display device
JP4092541B2 (ja) 半導体薄膜の形成方法及び半導体装置の製造方法
KR101518794B1 (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
JP2002231628A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US9431544B2 (en) Polysilicon thin-film transistor array substrate and method for preparing the same, and display device
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
US20060240602A1 (en) Transistor for active matrix display and a method for producing said transistor
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP4644964B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4599746B2 (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2010141224A (ja) 半導体装置およびその製造方法
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2002261006A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002261010A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830