[go: up one dir, main page]

JP2002271035A - Hybrid ic - Google Patents

Hybrid ic

Info

Publication number
JP2002271035A
JP2002271035A JP2001062238A JP2001062238A JP2002271035A JP 2002271035 A JP2002271035 A JP 2002271035A JP 2001062238 A JP2001062238 A JP 2001062238A JP 2001062238 A JP2001062238 A JP 2001062238A JP 2002271035 A JP2002271035 A JP 2002271035A
Authority
JP
Japan
Prior art keywords
insulator layer
wiring board
printed wiring
electronic
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001062238A
Other languages
Japanese (ja)
Inventor
Satoshi Watanabe
聡 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2001062238A priority Critical patent/JP2002271035A/en
Publication of JP2002271035A publication Critical patent/JP2002271035A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a hybrid IC which has small interference between mounted electronic components and is suitable for high-density mounting. SOLUTION: A multi-layer printed wiring board 20 is equipped with a 1st insulator layer 22 where patterns 27 constituting electronic elements are formed, and a 2nd insulator layer 24 which has the electronic component 30 mounted on one surface side and has a less dielectric constant than the 1st insulator layer 22. Therefore, the production of an electric field passing through the multi-layered printed wiring board 20 between the electronic components 30 is suppressed and the stray capacitance between the electronic component 30 can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電子部品を
一つの印刷配線板上に実装してなるハイブリッドIC及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid IC having a plurality of electronic components mounted on a single printed wiring board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来この種のハイブリッドICとして
は、抵抗素子やコンデンサ素子を埋設したセラミック印
刷配線板や樹脂印刷配線板などの印刷配線板上に、半導
体部品やチップ部品などの電子部品を実装したものが知
られている。印刷配線板は、コンデンサ素子や共振素子
などを埋め込む場合には、高誘電率のものが用いられ
る。これにより、素子の内装が容易になったり、共振素
子の配線長を短くすることができる。
2. Description of the Related Art Conventionally, as a hybrid IC of this kind, electronic components such as semiconductor components and chip components are mounted on a printed wiring board such as a ceramic printed wiring board or a resin printed wiring board in which a resistor element and a capacitor element are embedded. Is known. When embedding a capacitor element, a resonance element, or the like, a printed wiring board having a high dielectric constant is used. Thereby, the interior of the element can be easily formed, and the wiring length of the resonance element can be shortened.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来のハイブ
リッドICでは、印刷配線板として誘電率の高いものを
用いているので、該印刷配線板上に実装した電子部品の
端子間などの浮遊容量が大きくなり、発振やクロストー
クなどの動作異常が発生することがあるという問題があ
った。この問題を解決するために、電子部品間の間隔を
大きくしたり、配線パターンを大きく迂回するなどの方
法も考えられているが、この方法では結果として実装密
度の向上が困難になるという問題があった。
However, in the conventional hybrid IC, since a printed circuit board having a high dielectric constant is used, the stray capacitance between terminals of electronic components mounted on the printed circuit board is reduced. There has been a problem in that the operation becomes abnormal, and operation abnormalities such as oscillation and crosstalk may occur. To solve this problem, methods such as increasing the spacing between electronic components or bypassing the wiring pattern have been considered.However, this method has the problem that it is difficult to improve the mounting density. there were.

【0004】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、実装した電子部品間
の干渉が少なく高密度実装に適したハイブリッドICを
提供することにある。
[0004] The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a hybrid IC which has little interference between mounted electronic components and is suitable for high-density mounting.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明では、多層印刷配線板と、該多層印刷配線板
に実装された電子部品とを備えたハイブリッドICにお
いて、前記多層印刷配線板は、印刷部品が形成された第
1の絶縁体層と、一面側が前記電子部品の実装面となり
且つ前記第1の絶縁体層より誘電率の低い第2の絶縁体
層とを備えたことを特徴とするものを提案する。
According to the present invention, there is provided a hybrid IC comprising a multilayer printed wiring board and electronic components mounted on the multilayer printed wiring board. The board includes a first insulator layer on which a printed component is formed, and a second insulator layer on one side serving as a mounting surface of the electronic component and having a lower dielectric constant than the first insulator layer. We propose the one characterized by

【0006】本発明によれば、印刷部品が形成された第
1の絶縁体層よりも誘電率の低い第2の絶縁体層に電子
部品が実装されているので、電子部品間であって多層印
刷配線板を通る電界の発生を抑制し、結果として電子部
品間の浮遊容量の発生を抑制することができる。これに
より、電子部品の高密度実装が可能となる。
According to the present invention, since the electronic component is mounted on the second insulator layer having a lower dielectric constant than the first insulator layer on which the printed component is formed, a multilayer structure is provided between the electronic components. The generation of an electric field passing through the printed wiring board can be suppressed, and as a result, the generation of stray capacitance between electronic components can be suppressed. This enables high-density mounting of electronic components.

【0007】[0007]

【発明の実施の形態】本発明の一実施の形態に係るハイ
ブリッドICについて図面を参照して説明する。図1は
ハイブリッドICの断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid IC according to one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of the hybrid IC.

【0008】このハイブリッドIC00は、多層印刷配
線板20と、多層印刷配線板10上に実装された複数の
電子部品30と、電子部品30の実装側の多層印刷配線
板20の一面を被う金属製のシールドケース40とを備
えている。
The hybrid IC 00 includes a multilayer printed wiring board 20, a plurality of electronic components 30 mounted on the multilayer printed wiring board 10, and a metal covering one surface of the multilayer printed wiring board 20 on the mounting side of the electronic component 30. And a shield case 40 made of the same.

【0009】多層印刷配線板20は、複数の第1の絶縁
体シート21を積層してなる第1の絶縁体層22と、複
数の第2の絶縁体シート23を積層してなり且つ第1の
絶縁体層22よりも誘電率の低い第2の絶縁体層24と
を積層した構造となっている。第1の絶縁体層22は、
一面が多層印刷配線板20の電子部品30の実装面とな
るように配置されている。多層印刷配線板20は、第1
の絶縁体層22及び第2の絶縁体層24がそれぞれ所定
の誘電率を得るために、ガラス系やチタン酸バリウム系
などのセラミック材料からなる。ここで、第2の絶縁体
層24の誘電率は、第1の絶縁体層22の誘電率に対し
て50%以下が好ましく、さらに好ましくは20%以下
である。
The multilayer printed wiring board 20 is formed by laminating a first insulator layer 22 formed by laminating a plurality of first insulator sheets 21 and a plurality of second insulator sheets 23. And a second insulator layer 24 having a lower dielectric constant than the insulator layer 22. The first insulator layer 22
One surface is arranged so as to be a mounting surface of the electronic component 30 of the multilayer printed wiring board 20. The multilayer printed wiring board 20 has a first
The insulator layer 22 and the second insulator layer 24 are each made of a ceramic material such as glass or barium titanate in order to obtain a predetermined dielectric constant. Here, the dielectric constant of the second insulator layer 24 is preferably 50% or less, more preferably 20% or less, with respect to the dielectric constant of the first insulator layer 22.

【0010】第1の絶縁体層22の上面には、パターン
25が形成されている。パターン25には電子部品30
が実装されている。第1の絶縁体層22には、パターン
25と第2の絶縁体層24に内装された後述の電子素子
用パターン27とを接続するビアホール26が形成され
ている。
On the upper surface of the first insulator layer 22, a pattern 25 is formed. The pattern 25 has an electronic component 30
Has been implemented. Via holes 26 are formed in the first insulator layer 22 to connect the pattern 25 and a later-described electronic element pattern 27 provided in the second insulator layer 24.

【0011】第2の絶縁体層24には、印刷部品である
電子素子を構成する電子素子用パターン27が形成され
ている。ここで、電子素子としては、例えば、コンデン
サ、抵抗、インダクタ、共振素子などが挙げられる。電
子素子用パターン27は、構成する電子素子に対応する
形状及び材料で形成されている。例えば、コンデンサの
場合には、複数の矩形の電子素子用パターン27を第2
の絶縁体シート23を介して互いに対向させる。また、
インダクタの場合には、電子素子用パターン27がコイ
ル状となるように形成する。さらにまた、共振素子の場
合には、ストリップライン型の電子素子用パターン27
を複数設けるとともに該パターンをグランドとなる電子
素子用パターン27で挟むように形成する。さらにま
た、抵抗器の場合には、電子素子用パターン27を所望
の抵抗値を有する抵抗ペーストで形成する。図1におい
ては、領域Aにおいてコンデンサを、領域Bにおいて共
振素子を、領域Cにおいて抵抗器を構成している。
On the second insulator layer 24, an electronic element pattern 27 constituting an electronic element which is a printed part is formed. Here, examples of the electronic element include a capacitor, a resistor, an inductor, and a resonance element. The electronic element pattern 27 is formed of a shape and a material corresponding to an electronic element to be configured. For example, in the case of a capacitor, a plurality of rectangular electronic element patterns 27
Are opposed to each other with the insulator sheet 23 interposed therebetween. Also,
In the case of an inductor, the electronic element pattern 27 is formed in a coil shape. Furthermore, in the case of a resonance element, a strip line type electronic element pattern 27 is used.
Are formed and the pattern is formed so as to be sandwiched between the electronic element patterns 27 serving as grounds. Furthermore, in the case of a resistor, the electronic element pattern 27 is formed of a resistor paste having a desired resistance value. In FIG. 1, a capacitor is formed in a region A, a resonance element is formed in a region B, and a resistor is formed in a region C.

【0012】多層印刷配線板20の側面には、端子電極
28が形成されている。端子電極28は、前記パターン
25又は電子素子用パターン27と接続している。
A terminal electrode 28 is formed on a side surface of the multilayer printed wiring board 20. The terminal electrode 28 is connected to the pattern 25 or the electronic element pattern 27.

【0013】電子部品30としては、所定機能を有する
ICや半導体素子、積層コンデンサ、積層インダクタな
どのチップ部品、巻き線コイルなどが挙げられる。
Examples of the electronic component 30 include an IC and a semiconductor device having a predetermined function, chip components such as a multilayer capacitor and a multilayer inductor, and a winding coil.

【0014】次に、このハイブリッドICの製造方法に
ついて説明する。まず、例えばBaTiO3などを主原
料とする誘電体セラミック材料、有機バインダ並びに有
機溶剤又は水を所定量混合・撹拌して第1のセラミック
スラリーを得る。次に、このセラミックスラリーをドク
ターブレード法等のテープ成型法により第1のセラミッ
クグリーンシートを形成する。同様の手法により、第1
のセラミックグリーンシートの材料よりも誘電体率の低
い材料を用いて第2のセラミックグリーンシートを形成
する。ここで、第1のセラミックグリーンシートと第2
のセラミックグリーンシートは熱収縮特性が近いものが
好ましい。熱膨張特性が大きく異なると後述の焼成工程
においてクラック等が生じる場合があるためである。
Next, a method of manufacturing the hybrid IC will be described. First, a first ceramic slurry is obtained by mixing and stirring a predetermined amount of a dielectric ceramic material mainly composed of, for example, BaTiO 3 , an organic binder, and an organic solvent or water. Next, a first ceramic green sheet is formed from the ceramic slurry by a tape molding method such as a doctor blade method. By the same method, the first
The second ceramic green sheet is formed using a material having a lower dielectric constant than the material of the ceramic green sheet. Here, the first ceramic green sheet and the second
It is preferable that the ceramic green sheets have similar heat shrinkage characteristics. If the thermal expansion characteristics are significantly different, cracks and the like may occur in the firing step described later.

【0015】次に、この第1のセラミックグリーンシー
トに、必要に応じてビアホールを形成した後に、スクリ
ーン印刷法、凹版印刷法、凸版印刷法などにより所定形
状で導電性ペーストを印刷する。ここで導電性ペースト
としては、コンデンサ素子や共振素子を形成するものに
は導電率が良好なものを用いる。また、抵抗素子を形成
するものには所定の抵抗値を有するものを用いる。同様
に、第2のセラミックグリーンシートにビアホールを形
成した後に、スクリーン印刷法などによりビアホール接
続用の導電性ペーストを印刷する。
Next, after a via hole is formed in the first ceramic green sheet as required, a conductive paste is printed in a predetermined shape by a screen printing method, an intaglio printing method, a relief printing method, or the like. Here, as the conductive paste, a paste having good conductivity is used for forming a capacitor element or a resonance element. Further, a resistor having a predetermined resistance value is used for forming a resistor. Similarly, after forming a via hole in the second ceramic green sheet, a conductive paste for connecting the via hole is printed by a screen printing method or the like.

【0016】次いで、第1のセラミックグリーンシート
及び第2のセラミックグリーンシートを所定の順序でプ
レス装置を用いて積層及び圧着してセラミック積層体を
作成する。
Next, the first ceramic green sheet and the second ceramic green sheet are laminated and pressed in a predetermined order by using a pressing device to form a ceramic laminate.

【0017】次いで、このセラミック積層体を単位部品
あたりの大きさに裁断する。次に、裁断したセラミック
積層体を、所定の温度条件及び雰囲気条件で焼成する。
次に、焼成したセラミック積層体の側面にディップ法な
どで端子電極を形成して多層印刷配線板20を得る。
Next, this ceramic laminate is cut into a size per unit part. Next, the cut ceramic laminate is fired under predetermined temperature and atmosphere conditions.
Next, terminal electrodes are formed on the side surfaces of the fired ceramic laminate by a dipping method or the like to obtain a multilayer printed wiring board 20.

【0018】次に、この多層印刷配線板20上に電子部
品30実装する。最後にシールドケース40を被装して
ハイブリッドICを得る。
Next, the electronic components 30 are mounted on the multilayer printed wiring board 20. Finally, the shield case 40 is mounted to obtain a hybrid IC.

【0019】このようなハイブリッドIC10によれ
ば、コンデンサ素子や共振素子や抵抗素子などを形成す
る電子素子用パターンが形成された第1の絶縁体層22
よりも誘電率の低い第2の絶縁体層24に電子部品30
が実装されているので、電子部品30間であって多層印
刷配線板20を通る電界の発生を抑制し、結果として電
子部品30間の浮遊容量の発生を抑制することができ
る。これにより、電子部品30を挟ピッチで実装した
り、電子部品30の近くにパターン25を引き回して
も、発振やクロストークが生じにくくなる。すなわち、
電子部品30の高密度実装が可能となる。このハイブリ
ッドIC10用途としては、例えばフィルタ回路と増幅
回路を集積した高周波用ICなどが挙げられる。
According to such a hybrid IC 10, the first insulator layer 22 on which an electronic element pattern for forming a capacitor element, a resonance element, a resistance element and the like is formed.
The electronic component 30 is formed on the second insulator layer 24 having a lower dielectric constant.
Is mounted, generation of an electric field between the electronic components 30 and passing through the multilayer printed wiring board 20 can be suppressed, and as a result, generation of a stray capacitance between the electronic components 30 can be suppressed. Accordingly, even if the electronic components 30 are mounted at a narrow pitch or the pattern 25 is routed near the electronic components 30, oscillation and crosstalk are less likely to occur. That is,
High-density mounting of the electronic component 30 becomes possible. As an application of the hybrid IC 10, for example, a high-frequency IC in which a filter circuit and an amplifier circuit are integrated is exemplified.

【0020】以上本発明の一実施の形態について説明し
たが本発明はこれに限定されるものではない。本発明の
範囲は特許請求の範囲によって示されており、各請求項
の意味の中に入るすべての変形例は本発明に含まれるも
のである。
Although the embodiment of the present invention has been described above, the present invention is not limited to this. The scope of the invention is indicated by the appended claims, and all modifications that fall within the meaning of each claim are included in the present invention.

【0021】例えば、多層印刷配線板としてはチタン酸
バリウム系のセラミック基板に限定されるものでなく、
例えばガラス系のセラミック基板であってもよい。ま
た、多層印刷配線板に内装する印刷部品としては、コン
デンサや共振素子や抵抗器やインダクタに限定されるも
のではなく、他の素子であってもよい。
For example, the multilayer printed wiring board is not limited to a barium titanate-based ceramic substrate.
For example, a glass-based ceramic substrate may be used. Further, the printed components provided in the multilayer printed wiring board are not limited to capacitors, resonance elements, resistors, and inductors, but may be other elements.

【0022】[0022]

【発明の効果】以上詳述したように、本発明によれば、
印刷部品が形成された第1の絶縁体層よりも誘電率の低
い第2の絶縁体層に電子部品が実装されているので、電
子部品間であって多層印刷配線板を通る電界の発生を抑
制し、結果として電子部品間の浮遊容量の発生を抑制す
ることができる。これにより、電子部品の高密度実装が
可能となる。
As described in detail above, according to the present invention,
Since the electronic component is mounted on the second insulator layer having a lower dielectric constant than the first insulator layer on which the printed component is formed, generation of an electric field between the electronic components and passing through the multilayer printed wiring board is prevented. It is possible to suppress the occurrence of stray capacitance between electronic components as a result. This enables high-density mounting of electronic components.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ハイブリッドICの断面図FIG. 1 is a cross-sectional view of a hybrid IC.

【符号の説明】[Explanation of symbols]

10…ハイブリッドIC、20…多層印刷配線板、21
…第1の絶縁体シート、22…第1の絶縁体層、23…
第2の絶縁体シート、24…第2の絶縁体層、25…パ
ターン、26…ビアホール、27…電子素子用パター
ン、28…端子電極、30…電子部品、40…シールド
ケース
10 hybrid IC, 20 multilayer printed wiring board, 21
... first insulator sheet, 22 ... first insulator layer, 23 ...
2nd insulator sheet, 24 ... 2nd insulator layer, 25 ... pattern, 26 ... via hole, 27 ... pattern for electronic elements, 28 ... terminal electrode, 30 ... electronic component, 40 ... shield case

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 多層印刷配線板と、該多層印刷配線板に
実装された電子部品とを備えたハイブリッドICにおい
て、 前記多層印刷配線板は、印刷部品が形成された第1の絶
縁体層と、一面側が前記電子部品の実装面となり且つ前
記第1の絶縁体層より誘電率の低い第2の絶縁体層とを
備えたことを特徴とするハイブリッドIC。
1. A hybrid IC comprising a multilayer printed wiring board and an electronic component mounted on the multilayer printed wiring board, wherein the multilayer printed wiring board has a first insulator layer on which a printed component is formed. And a second insulator layer having one surface serving as a mounting surface of the electronic component and having a lower dielectric constant than the first insulator layer.
JP2001062238A 2001-03-06 2001-03-06 Hybrid ic Pending JP2002271035A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001062238A JP2002271035A (en) 2001-03-06 2001-03-06 Hybrid ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001062238A JP2002271035A (en) 2001-03-06 2001-03-06 Hybrid ic

Publications (1)

Publication Number Publication Date
JP2002271035A true JP2002271035A (en) 2002-09-20

Family

ID=18921403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001062238A Pending JP2002271035A (en) 2001-03-06 2001-03-06 Hybrid ic

Country Status (1)

Country Link
JP (1) JP2002271035A (en)

Similar Documents

Publication Publication Date Title
KR100974634B1 (en) Capacitor devices
US7100276B2 (en) Method for fabricating wiring board provided with passive element
CN101989495B (en) Electronic apparatus
US6349026B1 (en) Multi layer ceramic electronic parts having pillar-like ceramic portions
JP3956851B2 (en) Passive element embedded substrate and manufacturing method thereof
US5920454A (en) Capacitor-mounted circuit board
JP2004063664A (en) Multilayer ceramic substrate with cavity
JP2002015939A (en) Laminated electronic component and method of manufacturing the same
JP2003188538A (en) Multilayer board and multilayer module
KR101973368B1 (en) Collective substrate for resistor devices
JP4953989B2 (en) Multilayer capacitor and capacitor mounting board
JP2001156211A (en) Wiring board with built-in capacitor
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
JPH08125302A (en) Circuit substrate with capacitor and multilayer circuit substrate wherein the circuit substrate is used
US6381120B2 (en) Mounting arrangement for multilayer electronic part
JP2002271035A (en) Hybrid ic
JP2003282785A (en) Multilayer substrate for high frequency circuits
JP2005269293A (en) Decoupling device
JPS6092697A (en) Composite laminated ceramic part
JPH022318B2 (en)
JPH08172274A (en) Ceramic multilayer board
JP2008288225A (en) Capacitor and manufacturing method thereof, and substrate with built-in capacitor and manufacturing method thereof
JPS5989003A (en) Multi-layer circuit of thick film and its production
JP2002344138A (en) Method for manufacturing ceramic laminate
JPH05267799A (en) Wiring board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070508