JP2002261714A - ステレオマルチプレクスの周波数調整回路 - Google Patents

Abstract

(57)【要約】 【課題】ステレオマルチプレクスに内蔵されたＶＣＯの
発振周波数のずれを許容範囲内に抑える。 【解決手段】本発明はＦＭチューナ回路２７とステレオ
マルチプレクス回路２８とを同一チップに形成し、前記
ステレオマルチプレクス回路２８に内蔵するＶＣＯ４２
の発振周波数をＦＭチューナ回路２７のＰＬＬ回路３２
に内蔵するクロック信号発振器３１からのクロック信号
に基づいて修正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ステレオマルチプ
レクスに内蔵されたＰＬＬのＶＣＯを正確な周波数で発
振させるステレオマルチプレクスの周波数調整回路に関
する。

【０００２】

【従来の技術】ＦＭステレオ受信機では受信されたＦＭ
放送信号をＦＭチューナで処理しステレオステレオコン
ポジット信号を取出し、前記ステレオステレオコンポジ
ット信号をステレオマルチプレクスに加え、左信号Ｌと
右信号Ｒを取出している。

【０００３】図４は従来のＦＭステレオ受信機のブロッ
ク図である。アンテナ１はアンテナ回路２を介してＦＭ
チューナ回路Ｔおよびステレオマルチプレクス回路Ｍに
接続されている。

【０００４】前記ＦＭチューナ回路Ｔはアンテナ回路２
に接続された高周波増幅回路４とクロック信号発振器５
から発振されたクロック信号に基づいて局部発振信号を
作り出すＶＣＯを有するＰＬＬ回路６と、前記アンテナ
回路２に受信されたＦＭ放送信号と前記ＰＬＬ回路６の
ＶＣＯからの局部発振信号とをミキサーして所定の中間
波周波数信号に変換するミキサー回路７とよりなる。

【０００５】前記チューナ回路Ｔは更に前記ミキサー回
路７で変換された中間周波数信号を増幅する中間周波増
幅回路８とＦＭ復調し前記変換された中間周波数信号か
らステレオコンポジット信号を復調するＦＭ復調回路９
を有する。

【０００６】前記チューナ回路Ｔに接続された前記ステ
レオマルチプレクス回路ＭはＰＬＬ回路１１とデコーダ
１２及びステレオスイッチ回路１３とよりなる。

【０００７】図５は前記ＰＬＬ回路１１の詳細を表すブ
ロックである。ＰＬＬ回路１１は前記１９ＫＨＺのパイ
ロット信号が加えられる位相比較器１５と、該位相比較
回路１５に接続されたローパスフイルタ１６と、バッフ
ァ回路１７を介し接続されたＶＣＯと、該ＶＣＯ１８で
発振された７６ＫＨＺの発振周波数を１/２にする分周
器１９及び分周器２０とよりなる。この例では分周器１
９の分周比を１/２としたのでＶＣＯの発振周波数は３
８／(１／２)＝７６ＫＨｚとなるが、分周比の設定値に
応じてＶＣＯの発振周波数は異なる。

【０００８】アンテナ１に受信されたＦＭステレオ放送
信号はアンテナ回路２を介してチューナ回路Ｔの高周波
増幅回路４に加えられ増幅される。前記高周波増幅回路
４で増幅されたＦＭステレオ放送信号はミキサー回路７
に加えられ、ＰＬＬ回路６のＶＣＯで発振された局部発
振信号とミックスされ中間周波数信号に変換される。

【０００９】前記局部発振信号はクロック信号発振器５
からのクロック信号を基準信号として受信すべきＦＭス
テレオ放送信号に応じて、そのＦＭステレオ放送信号と
の周波数差が定められた中間周波数になるようにしてい
る。従ってミキサー回路７では前記ＦＭステレオ放送信
号は一定の周波数の中間周波数信号に周波数変換され
る。

【００１０】前記周波数変換された中間周波数信号は中
間周波増幅回路８で増幅され、ＦＭ復調回路９で復調さ
れて、ステレオステレオコンポジット信号を復調する。
前記ＦＭ復調回路９から取出されたコンポジット信号は
ステレオマルチプレクス回路Ｍに加えられる。前記加え
られたコンポジット信号はＰＬＬ回路１１の位相比較器
１５に加えられる。

【００１１】前記位相比較器１１に加えられた１９ＫＨ
Ｚのパイロット信号はＶＣＯ１８で発振された７６ＫＨ
Ｚ近傍の発振信号を分周器１９及び分周器２０で分周さ
れた信号と位相比較され、その出力信号でＶＣＯ１８の
発振周波数を調整し、ＶＣＯ１８から７６ＫＨＺの発振
信号が発振される。

【００１２】前記チューナ回路ＴのＦＭ復調回路９から
取出されたコンポジット信号は前記デコーダ１２に加え
られる。デコーダ１２では前記ＰＬＬ回路１１で作成さ
れステレオスイッチ回路１３を介して加えられる３８Ｋ
ＨＺの再生副搬送波信号の働きと相俟って主信号Ｌ+Ｒ
と副信号（Ｌ-Ｒ）及び-（Ｌ-Ｒ）を取出し、これら信
号を加え合わせて左信号Ｌ及び右信号Ｒを取出す。

【００１３】

【発明が解決しようとする課題】前述のように、チュー
ナ回路のＦＭ復調回路から取出されたコンポジト信号は
ステレオマルチプレクス回路に加えられ、ＶＣＯから３
８ＫＨＺの副搬送波信号を再生する。一方前記デコーダ
では前記ＰＬＬ回路で作成されステレオスイッチ回路を
介して加えられる３８ＫＨＺの再生副搬送波信号の働き
と相俟って主信号Ｌ+Ｒと副信号（Ｌ-Ｒ）及び-（Ｌ-
Ｒ）を取出し、これら信号を加え合わせて左信号Ｌ及び
右信号Ｒを取出す。

【００１４】このように、ステレオマルチプレクス回路
のＰＬＬに内蔵されたＶＣＯから再生副搬送波信号は得
ているため、前記ＶＣＯは正確に定められた周波数で発
振されることが必要である。そのためチップ上で周波数
を合わせこんでいるが、チップをモールドする時の応力
により前記ＶＣＯの発振周波数が設定値からずれてしま
い、バラツキが増加しチップの歩留まりが低下した。

【００１５】

【課題を解決するための手段】本発明はクロック信号発
振器から発振されたクロック信号に基づいて局部発振信
号を発生させるＰＬＬ回路と、アンテナに受信されたＦ
Ｍステレオ放送信号と前記ＰＬＬ回路からの局部発振信
号とをミキサーし中間周波数信号に変換するミキサー回
路とを有しステレオコンポジット信号を復調するＦＭチ
ューナ回路と、前記ＦＭチューナ回路から加えられたス
テレオコンポジット信号から副搬送波信号を再生するＰ
ＬＬ回路および左信号及び右信号を発生させるデコーダ
とを有するステレオマルチプレクス回路とよりなり、前
記ＦＭチューナ回路とステレオマルチプレクス回路とを
同一チップに形成し、前記ステレオマルチプレクス回路
に内蔵するＶＣＯの発振周波数をＦＭチューナ回路のＰ
ＬＬ回路に内蔵するクロック信号発振器からのクロック
信号に基づいて修正するステレオマルチプレクスの周波
数調整回路を提供する。

【００１６】又本発明は前記ステレオマルチプレクス回
路に内蔵するＶＣＯに第１スイッチがＯＮすると発振周
波数がアップする第１端子と第２スイッチがＯＮすると
発振周波数がダウンする第２端子とを設け、前記チュー
ナ回路に内蔵するクロック信号発振器から発振されるク
ロック信号を基準とし前記ステレオマルチプレクス回路
に内蔵するＶＣＯからの発振周波数をカウントするカウ
ンタ回路とよりなり、前記カウンタ回路が上限として定
められた値以上になったとき前記第２スイッチをＯＮ
し、ＶＣＯの発振周波数を低下し、前記カウンタ回路が
下限として定められた値以下になったとき前記第１スイ
ッチをＯＮしＶＣＯの発振周波数を上昇させ、前記カウ
ンタ回路が上限と下限の範囲内のときにはスイッチを前
の状態に保持しＶＣＯをその状態の発振信号で発振続け
るステレオマルチプレクスの周波数調整回路を提供す
る。

【００１７】さらに本発明は前記ステレオマルチプレク
ス回路に内蔵するＶＣＯに第１スイッチがＯＮすると発
振周波数がアップする第１端子と第２スイッチがＯＮす
ると発振周波数がダウンする第２端子とを設け、前記Ｖ
ＣＯから発振される発振信号を基準とし、チューナ回路
に内蔵するクロック信号発振器から発振されるクロック
信号をカウントするカウンタ回路とよりなり、前記カウ
ンタ回路が上限として定められた値以上になったとき前
記第１スイッチをＯＮしＶＣＯの発振周波数を上昇し、
前記カウンタ回路が下限として定められた値以下になっ
たとき前記第２スイッチをＯＮし、ＶＣＯの発振周波数
を低下させ、前記カウンタ回路が上限と下限の範囲内の
ときにはＶＣＯの発振周波数をその状態に保持するステ
レオマルチプレクスの周波数調整回路を提供する。

【００１８】

【発明の実施の形態】本発明のステレオマルチプレクス
の周波数調整回路を図１から図３に従って説明する。

【００１９】図３は本発明のＦＭステレオ受信機のブロ
ック図である。アンテナ２５にはアンテナ回路２６を介
して同一チップに形成されたＦＭチューナ回路２７およ
びステレオマルチプレクス回路２８が接続されている。

【００２０】前記ＦＭチューナ回路２７はアンテナ回路
２６に受信されたＦＭステレオ放送信号を増幅する高周
波増幅回路３０とクロック信号発振器から発振された発
振信号に基づいて局部発振信号を発振させるＶＣＯを有
するＰＬＬ回路３２と、前記高周波増幅回路３０で増幅
されたＦＭステレオ放送信号と前記ＶＣＯからの局部発
振信号とをミキサーして所定の中間波周波数信号に変換
するミキサー回路３３よりなる。

【００２１】前記チューナ回路２７は更に前記ミキサー
回路３３で変換された中間周波数信号を増幅する中間周
波増幅回路３４とＦＭ復調し前記変換された中間周波数
信号からステレオコンポジット信号を復調するＦＭ復調
回路３５を有する。

【００２２】前記チューナ回路２７に接続された前記ス
テレオマルチプレクス回路２８はＰＬＬ回路３６とデコ
ーダ３８及びステレオスイッチ回路３７とよりなる。

【００２３】図１は本発明のステレオマルチプレクスの
周波数調整回路のブロック図で、前記ステレオマルチプ
レクス回路２８のＰＬＬ回路３６の主要部分である。前
記ＰＬＬ回路３６は前記１９ＫＨＺのパイロット信号が
加えられる位相比較器４０と、該位相比較回路４０に接
続されたローパスフイルタ４１と、該ローパスフイルタ
４１に接続されたＶＣＯ４２と、該ＶＣＯ４２で発振さ
れた７６ＫＨＺの発振周波数を１/２にする分周器４３
及び分周器４４とよりなる。

【００２４】前記ＶＣＯ４２は第１スイッチ４５をＯＮ
させると発振周波数をΔｆｕアップされ、第２スイッチ
４６をＯＮさせると発振周波数をΔｆｕダウンされる。
カウンタ４７は入力端子、第１出力端子、第２出力端子
及び基準端子ＲＥＦを有する。前記基準入力端子ＲＥＦ
にはチューナ回路２７のクロック信号発振器３１で発振
されたクロック発振信号を分周器４８で分周した基準信
号Ｒｅｆが加えられる。また前記入力端子にはＶＣＯ４
２からの発振信号が加えられる。

【００２５】前記カウンタ４７は基準入力端子ＲＥＦに
加えられる基準信号Ｒｅｆを基準として入力端子に加え
られるＶＣＯ４２からの発振信号の発振周波数をカウン
トする。そして前記発振信号の発振周波数をカウント
し、計数値が下限値として定められた値Ａ１以下の時に
は、第１出力端子から出力信号を発生し第１スイッチ４
５をＯＮし発振周波数をΔｆｕアップする。また計数値
が上限値として定められた値Ａｈ以上の時には、第２出
力端子から出力信号を発生し第２スイッチ４６をＯＮし
発振周波数をΔｆｕダウンする。そして前記カウンタ回
路が上限と下限の範囲内のときにはその前の出力信号を
保持しＶＣＯをその状態の発振信号で発振し続ける。

【００２６】今アンテナ２５に受信されたＦＭステレオ
放送信号はアンテナ回路２６を介してチューナ回路２７
の高周波増幅回路３０に加えられ増幅される。前記高周
波増幅回路３０で増幅されたＦＭステレオ放送信号はミ
キサー回路３３に加えられ、ＰＬＬ回路３２のＶＣＯで
発振された局部発振信号とミックスされ中間周波数信号
に変換される。

【００２７】前記局部発振信号はクロック信号発振器３
１からのクロック信号を基準信号として受信されたＦＭ
ステレオ放送信号に応じて、そのＦＭステレオ放送信号
との周波数差が定められた中間周波数になるようにして
いる。従ってミキサー回路３３では前記ＦＭステレオ放
送信号は一定の周波数の中間周波数信号に周波数変換さ
れる。

【００２８】前記周波数変換された中間周波数信号は中
間周波増幅回路３４で増幅され、ＦＭ復調回路３５で復
調されて、ステレオコンポジット信号を復調する。前記
ＦＭ復調回路３５から取出されたステレオコンポジット
信号はステレオマルチプレクス回路２８に加えられる。
前記加えられたステレオコンポジット信号はＰＬＬ回路
３６の位相比較器４０に加えられる。

【００２９】前記位相比較器４０に加えられた１９ＫＨ
Ｚのパイロット信号はＶＣＯ４２で発振された７６ＫＨ
Ｚの発振信号を分周器４３及び分周器４４で分周された
信号と位相比較され、その出力信号でＶＣＯ４２の発振
周波数を調整し、ＶＣＯ４２から７６ＫＨＺの発振信号
が発振される。前記７６ＫＨＺの発振信号は分周器４３
で３８ＫＨＺの副搬送波信号を発生する。

【００３０】一方前記チューナ回路２７のＦＭ復調回路
３５から取出されたコンポジト信号は前記デコーダ３８
に加えられる。前記デコーダ３８では前記ＰＬＬ回路３
６で発生されステレオスイッチ回路３７を介して加えら
れる３８ＫＨＺの副搬送波信号の働きと相俟って主信号
Ｌ+Ｒと副信号（Ｌ-Ｒ）及び-（Ｌ-Ｒ）を取出し、これ
ら信号を加え合わせて左信号Ｌ及び右信号Ｒを取出す。

【００３１】ところでマルチプレクス回路２８のＰＬＬ
回路３６に１９ＫＨＺのパイロット信号が加わると、前
記１９ＫＨＺのパイロット信号に基づいてＶＣＯ４２か
ら７６ＫＨＺの発振信号を発振し分周器から３８ＫＨＺ
の副搬送波を再生するが、前記ＶＣＯ４２の発振周波数
の初期値の合わせこみがずれると３８ＫＨｚの再生副搬
送波の位相がコンポジット信号の副搬送波からずれてく
る。

【００３２】そこで前記ＶＣＯ４２で発振された発振信
号をカウンタ４７の入力端子に加える。前記カウンタ４
７は基準端子ＲＥＦに加えられる前記基準信号Ｒｅｆを
基準として入力端子に加えられる前記ＶＣＯ４２からの
発振信号の発振周波数をカウントする。

【００３３】前記カウントされた計数値が下限値として
定められた値Ａ１以下の時には、第１出力端子から出力
信号を発生し第１スイッチ４５をＯＮし発振周波数をΔ
ｆｕアップする。また前記発振信号の発振周波数をカウ
ントした計数値が上限値として定められた値Ａｈ以上の
時には、第２出力端子から出力信号を発生し第２スイッ
チ４５をＯＮし発振周波数をΔｆｕダウンする。

【００３４】そして計数値がＡ１からＡｈの間にあると
きはカウンタ４７はその前の状態の出力信号を保持し、
ＶＣＯ４２はその状態の発振信号で発振し続ける。

【００３５】従ってＶＣＯ４２の発振周波数の初期設定
値は多少ずれてもＡｌからＡｈの範囲に抑えられる。今
一例をあげると、ＶＣＯの発振周波数を７６ＫＨＺ±２
ＫＨＺ、即ち７４ＫＨＺから７８ＫＨＺの範囲に抑える
とする。この場合第１スイッチ４５がＯＮしたときＶＣ
Ｏ４２の発振周波数をΔｆｕ＝３ＫＨＺ上昇させる制御
をし、第２スイッチ４６がＯＮしたときＶＣＯ４２の発
振周波数をΔｆｕ＝３ＫＨＺ下降させる制御をすると
し、基準端子ＲＥＦに基準信号Ｒｅｆとして１ＫＨＺを
入力しＡｌを７６ＫＨｚ-２ＫＨｚ＝７４ＫＨＺに設定
し、Ａｈを７６ＫＨｚ+２ＫＨｚ＝７８ＫＨＺに設定す
る。

【００３６】斯かる状態でＶＣＯ４２の発振周波数が８
０ＫＨＺにずれていたとすると、カウンタ４７の第２出
力端子から出力信号を発生し第２スイッチ４６をＯＮ
し、ＶＣＯ４２は３ＫＨＺダウン制御され、ＶＣＯ４２
の発振周波数は７７ＫＨＺになる。

【００３７】またＶＣＯ４２の発振周波数が７１ＫＨＺ
にずれたとすると、カウンタ４７の第１出力端子から出
力信号を発生し第１スイッチ４５をＯＮし、ＶＣＯ４２
は３ＫＨＺアップ制御され、ＶＣＯ４２の発振周波数は
７４ＫＨＺになる。この方法により、ＶＣＯ４２の発振
周波数が７１ＫＨＺから８１ＫＨＺのバラツキがあって
も、ＶＣＯ４２の発振周波数を７４ＫＨＺから７８ＫＨ
Ｚの周波数範囲に抑えることができる。

【００３８】図２は本発明のマルチプレクスの周波数調
整回路の他の実施例である。カウンタ４７の基準端子Ｒ
ＦＥにＶＣＯ４２からの発振信号を分周器４８で分周し
て基準信号Ｒｅｆとして加え、クロック信号発振器３１
からのクロック信号をカウンタ４７の入力端子に加え、
前記カウンタ４７でクロック信号の周波数をカウントす
る以外は図１と同一である。

【００３９】即ち前記カウンタ４７は基準端子ＲＥＦに
加えられるＶＣＯ４２からの発振信号をＲｅｆ信号とし
て入力端子に加えられるクロック信号発振器３１からの
クロック信号をカウントする。そして前記クロック信号
の発振周波数をカウントし、計数値が下限値として定め
られた値ＡＩ以下の時には、第１出力端子から出力信号
を発生し第１スイッチ４５をＯＮし、ＶＣＯ４２の発振
周波数をΔｆｕアップする。また計数値が上限値として
定められた値Ａｈ以上の時には、第２出力端子から出力
信号を発生し第２スイッチ４６をＯＮし、前記ＶＣＯ４
２の発振周波数をΔｆｕダウンする。

【００４０】

【発明の効果】本発明のステレオマルチプレクスの周波
数調整回路はＦＭチューナ回路とステレオマルチプレク
ス回路とを同一チップに形成し、前記ステレオマルチプ
レクス回路に内蔵するＶＣＯの発振周波数をＦＭチュー
ナ回路のＰＬＬ回路に内蔵するクロック信号発振器から
のクロック信号に基づいて修正出来るようにしたので、
前記マルチプレクス回路に内蔵したＣＶＯの発振周波数
をチップ上で合わせこんだ後、モールド時の応力により
設定値からずれてもバラツキが抑えられ、歩留まりが上
昇する。

【図面の簡単な説明】

【図１】本発明のステレオマルチプレクスの周波数調整
回路のブロック図である。

【図２】本発明のステレオマルチプレクスの周波数調整
回路の他の実施例を示すブロック図である。

【図３】本発明のステレオマルチプレクスの周波数調整
回路を用いたＦＭステレオ受信機のブロック図である。

【図４】従来のＦＭステレオ受信機のブロック図であ
る。

【図５】従来のＦＭステレオ受信機に用いたＰＬＬのブ
ロック図である。

【符号の説明】

２７ チューナ回路 ２８ マルチプレクス回路 ３１ クロック信号発振器 ３２ ＰＬＬ ３３ ミキサー回路 ３６ ＰＬＬ回路 ３８ デコーダ ４０ 位相比較回路 ４２ ＶＣＯ ４５ 第１スイッチ ４６ 第２スイッチ ４７ カウンタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 クロック信号発振器から発振されたクロ
   ック信号に基づいて局部発振信号を発生させるＰＬＬ回
   路と、アンテナに受信されたＦＭステレオ放送信号と前
   記ＰＬＬ回路からの局部発振信号とをミキサーし中間周
   波数信号に変換するミキサー回路とを有しステレオコン
   ポジット信号を復調するＦＭチューナ回路と、 前記ＦＭチューナ回路よりのステレオコンポジット信号
   からパイロット信号を抽出し、それをもとに副搬送波を
   再生するＰＬＬ回路および左信号及び右信号を発生させ
   るデコーダとを有するステレオマルチプレクス回路とよ
   りなり、 前記ＦＭチューナ回路とステレオマルチプレクス回路と
   を同一チップに形成し、前記ステレオマルチプレクス回
   路に内蔵するＶＣＯの発振周波数をＦＭチューナ回路の
   ＰＬＬ回路に内蔵するクロック信号発振器からのクロッ
   ク信号に基づいて修正することを特徴とするステレオマ
   ルチプレクスの周波数調整回路。
2. 【請求項２】 前記ステレオマルチプレクス回路に内蔵
   するＶＣＯにＯＮすると発振周波数がアップする第１ス
   イッチと、ＯＮすると発振周波数がダウンする第２スイ
   ッチとを設け、 前記チューナ回路に内蔵するクロック信号発振器から発
   振されるクロック信号を基準とし前記ステレオマルチプ
   レクス回路に内蔵するＶＣＯからの発振周波数をカウン
   トするカウンタ回路とを設け、 前記カウンタ回路が下限として定められた値以下になっ
   たとき前記第１スイッチをＯＮし、ＶＣＯの発振周波数
   を上昇させ、 前記カウンタ回路が上限として定められた値以上になっ
   たとき、前記第２スイッチをＯＮし、前記ＶＣＯの発振
   周波数を低下させ、 前記カウンタ回路が上限と下限の範囲内のときにはスイ
   ッチを前の状態に保持しＶＣＯをその状態の発振信号で
   発振し続けることを特徴とする請求項１記載のステレオ
   マルチプレクスの周波数調整回路。
3. 【請求項３】 前記ステレオマルチプレクス回路に内蔵
   するＶＣＯに第１スイッチがＯＮすると発振周波数がア
   ップする第１端子と第２スイッチがＯＮすると発振周波
   数がダウンする第２端子とを設け、 前記ＶＣＯから発振される発振信号を基準とし、チュー
   ナ回路に内蔵するクロック信号発振器から発振されるク
   ロック信号をカウントするカウンタ回路とよりなり、 前記カウンタ回路が上限として定められた値以上になっ
   たとき前記第１スイッチをＯＮし、ＶＣＯの発振周波数
   を上昇させ、 前記カウンタ回路が下限として定められた値以下になっ
   たとき、前記第２スイッチをＯＮし、前記ＶＣＯの発振
   周波数を低下させ、 前記カウンタ回路が上限と下限の範囲内のときにはスイ
   ッチを前の状態に保持しＶＣＯをその状態の発振信号で
   発振し続けることを特徴とする請求項１記載のステレオ
   マルチプレクスの周波数調整回路。