JP2002244588A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素選択用トランジスタ、画素電流制御用ト
ランジスタ、および信号電圧保持用キャパシタを有する
発光維持型のディスプレイにおいて、開口率あるいは画
素電極面積の低下を最小限に抑えて、十分な表示輝度が
得られ、またエミッション電流の安定性に問題を生じる
ことのない画像表示装置を提供する。 【解決手段】 画素選択用トランジスタ６ａは、ゲート
が一方の走査線１ａに、ソースが信号線２ａに、ドレイ
ンがキャパシタ５ａの一方の電極と画素電流制御用トラ
ンジスタ７ａのゲートにそれぞれ接続されている。画素
電流制御用トランジスタは、ドレインが画素電極４ａに
接続され、ソースがキャパシタの他方の電極とともに、
他方の走査線１a'に接続されている。隣接する走査線１
a' に電圧供給線の役割をもたせることにより、電圧供
給線の配線面積を不要にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス方式の画像表示装置、特に、電子または正孔を注
入することにより発光する発光表示装置に関し、高精細
化、高輝度化、および発光材料の高寿命化を可能とする
技術に関する。本発明は、ＥＬＤ(ElectroLuminescence
Display) やＦＥＤ(Field Emission Display) への適
用が可能である。

【０００２】

【従来の技術】現在、フラットパネルディスプレイとし
ては、液晶ディスプレイ、プラズマディスプレイ、ＥＬ
ディスプレイ(ELD)、ＦＥディスプレイ(FED)等が実用化
されている。この中で、ＥＬＤおよびＦＥＤは自発光型
のディスプレイであり、しかも高精細化が可能なため、
ＣＲＴに代わる次世代のテレビ受像機として開発が進め
られている。しかし、これらのディスプレイを単純マト
リックスにより駆動を行なうと、表示が高精細になるに
従い、デューティ比が小さくなり、十分な輝度が得られ
ないという問題が生じていた。また十分な輝度を得るた
めに電流を増大させると、発光素子の劣化や発光材料
（蛍光体等）の劣化が生じるという問題があった。そこ
で、これらの問題点を改善するためにアクティブマトリ
ックス駆動のディスプレイが提案されている。アクティ
ブマトリックス駆動のディスプレイでは、一般にＭＩＳ
(Metal Insulator Semiconductor)電界効果トランジス
タが画素のスイッチング素子として用いられている。こ
こで、ゲート絶縁膜として酸化ケイ素が形成されたもの
は、ＭＯＳ(Metal Oxide Semiconductor) 電界効果トラ
ンジスタと呼ばれる。

【０００３】図６は、従来のＦＥＤ(Field Emission Di
splay)の画素駆動回路であって、特許第2656843号公報
に記載されている回路における、ｉ行ｊ列の画素（ｉ
ｊ）１３を例示したものである。この駆動回路は画素毎
に配置された、画素選択用のＮＭＯＳトランジスタ１
６、電流駆動用のＮＭＯＳトランジスタ１７、及び信号
電圧保持用のキャパシタ１５から構成されている。画素
選択用のＮＭＯＳトランジスタ１６のゲートは、ｉ行目
の走査線１１に接続されている。１１’は隣接する画素
用のｉ＋１行目の走査線を示す。画素選択用ＮＭＯＳト
ランジスタ１６のソースまたはドレインの一方がｊ列目
の信号線１２に接続され、ソースまたはドレインの他方
がキャパシタ１５と電流駆動用ＮＭＯＳトランジスタ１
７のゲートに接続されている。電流駆動用ＮＭＯＳトラ
ンジスタ１７のソースまたはドレインの一方は定電圧線
１８に接続され、ソースまたはドレインの他方が画素電
極１４に接続されている。

【０００４】この構成によれば、画素選択用ＮＭＯＳト
ランジスタ１６がオフした後も、電流駆動用ＮＭＯＳト
ランジスタ１７が信号に応じた電流を流し続ける。従っ
て、画素が非選択の状態であっても発光を維持すること
が可能となり、輝度の高いディスプレイが形成できる。
この場合、単純マトリックス駆動のように、大電流のエ
ミッション電流を流さなくても十分な輝度が得られるた
め、エミッタの寿命および蛍光体の寿命が長くなる。

【０００５】図７は、従来の有機ＥＬディスプレイの画
素駆動回路であって、特許第2784615号公報に記載され
た回路における、ｉ行ｊ列の画素（ｉｊ）２３を例示し
たものである。この回路は、図６に示したＦＥＤのアク
ティブマトリックス駆動方式と同様な駆動方法を用いて
いる。図７の駆動回路は、画素選択用のＮＭＯＳトラン
ジスタ２６、電流駆動用のＰＭＯＳトランジスタ２９、
及び信号電圧保持用のキャパシタ２５から構成されてい
る。画素選択用のＮＭＯＳトランジスタ２６のゲート
は、ｉ行目の走査線２１に接続されている。２１’は隣
接する画素用のｉ＋１行目の走査線を示す。画素選択用
ＮＭＯＳトランジスタ２６のソースまたはドレインの一
方がｊ列目の信号線２２に接続され、ソースまたはドレ
インの他方がキャパシタ２５と電流駆動用ＰＭＯＳトラ
ンジスタ２９のゲートに接続されている。電流駆動用Ｐ
ＭＯＳトランジスタ２９のソースまたはドレインの一方
は電圧供給線２８に接続され、ソースまたはドレインの
他方が画素電極２４に接続されている。

【０００６】この構成によれば、ＮＭＯＳトランジスタ
２６がオフした後も、信号に応じた電流をＰＭＯＳトラ
ンジスタ２９に流し続けることが可能となる。また、Ｎ
ＭＯＳトランジスタ２６のソースまたはドレインの一方
にキャパシタ２５を接続することによって、ＮＭＯＳト
ランジスタ２６のオフ電流に影響され難い、安定したＰ
ＭＯＳトランジスタ２９の電流が得られる。従って画素
発光の安定化が可能となる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記ア
クティブマトリックス駆動の場合には、トランジスタの
数と配線数が多いという問題が生じていた。従来のアク
ティブマトリックス駆動のＦＥＤやＥＬＤの場合には、
走査線と信号線に加え定電圧線または電圧供給線が必要
となり、また画素選択用のトランジスタと信号電圧保持
用キャパシタ以外に電流駆動用のトランジスタが必要と
なる。従って、アクティブマトリックス駆動の場合に
は、トランジスタ数および配線数増大による、画素電極
面積の減少や開口率の低下が生じる問題があった。特
に、定電圧線は電流を流すための配線であるため、十分
に低抵抗化する必要があり、画素面積に占める割合が大
きかった。例えば、画素寸法が100μm×300μmの場合、
配線幅が10μmで配線長が300μmとすると、画素面積に
占める定電圧線の割合は10％と、非常に大きな割合を占
めることになる。その結果、有機ＥＬＤの場合には、開
口率が低下して暗い表示となり、またＦＥＤの場合に
は、エミッタを形成する画素電極面積が小さくなること
による表示輝度の低下、およびエミッション電流の安定
性や画素間均一性が低下するという問題が生じていた。

【０００８】本発明は、有機ＥＬＤやＦＥＤ等のアクテ
ィブマトリックス型ディスプレイにおいて、開口率の低
下および画素電極面積の低下を最小限に抑えて、十分な
表示輝度が得られ、またエミッション電流の安定性や画
素間均一性に問題を生じることのない画像表示装置を提
供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の画像表示装置
は、複数の画素と、複数の走査線と、複数の信号線を有
するアクティブマトリックス型の表示装置である。各画
素は１画素内に、画素選択用トランジスタ、画素電流制
御用トランジスタ、キャパシタ、および画素電極を有す
る。画素選択用トランジスタは、ゲートが走査線または
信号線に接続され、ソースまたはドレインの一方がゲー
トと接続されていない信号線または走査線に接続され、
ソースまたはドレインの他方がキャパシタの一方の電極
と画素電流制御用トランジスタのゲートに接続されてい
る。画素電流制御用トランジスタは、ドレインが画素電
極に接続され、ソースがキャパシタの他方の電極ととも
に、走査線に対して画素を挟んだ隣に位置する走査線に
接続されている。この構成によれば、信号線から入って
きた画像信号は、キャパシタと画素電流制御用トランジ
スタのゲート電圧として保持される。即ち、画素が非選
択状態となっても、信号に応じた画素電流を画素電流制
御用トランジスタを通じて流し続けることが可能とな
る。

【００１０】ここで画素選択用トランジスタのソースま
たはドレインが信号線に接続されている場合には、電圧
の大きさを信号として入力し、画素選択用トランジスタ
のゲートが信号線に接続されている場合には、トランジ
スタのオン時間としての信号を入力し、信号に応じた画
素電流を画素電流制御用トランジスタにより制御するこ
とができる。このとき流れる電流経路は、従来のように
定電圧線または電圧供給線を通じて流すのではなく、画
素選択用トランジスタが接続されている走査線とは異な
る、画素を挟んだ隣の走査線を通じて電流を流す。その
ため、画素電流制御用トランジスタでは、ドレインを画
素電極に接続し、ソースおよびキャパシタの他方の電極
を、画素選択用トランジスタが接続された走査線に対し
て画素を挟んだ隣に位置する走査線に接続する。これに
より、画素電流を流すための定電圧線または電圧供給線
を設けることなく動作させることが可能となる。

【００１１】ここで線順次駆動の場合を考え、走査線数
をｎ本とすると、各走査線は１フレーム時間当たり１／
ｎ時間だけ電圧が変動する。従って、画素電流制御用ト
ランジスタが接続されている走査線の電位も変動するた
め、画素電流制御用トランジスタのゲート電圧および画
素電極の電圧も容量結合により変動し、その結果、画素
電流も変動する。しかし、この電圧変動は１フレーム時
間当たり１／ｎ時間だけであり、ＶＧＡ以上の高精細パ
ネルでは、走査線の数がｎ＝480本以上であるため、問
題とはならない。

【００１２】しかし、画素電流制御用トランジスタが接
続された走査線が選択されて電圧が上昇すると、画素電
流制御用トランジスタのゲート電圧が上昇するだけでな
く、画素選択用トランジスタのソースとドレイン間の電
圧も増大する。画素電流制御用トランジスタが接続され
た走査線が選択されている時には、画素選択用トランジ
スタが接続された走査線は非選択状態、即ち画素選択用
トランジスタはオフ状態であるが、ソースとドレイン間
の電圧が増大するとオフリーク電流が増大する。その結
果、信号線から入力されキャパシタに保持されている信
号電圧が変動してしまうという問題が発生する。

【００１３】そこで本発明においては、１画素におけ
る、画素電流制御用トランジスタを接続した走査線か
ら、画素選択用トランジスタを接続した走査線の向きに
線順次走査することが好ましい。それにより、オフリー
ク電流による信号電圧変動の影響を１／ｎとし、画像表
示への影響を無視できる程度に低減できる。

【００１４】また、画素選択用トランジスタをマルチゲ
ート構造とすることにより、更にオフリーク電流の低減
が可能となる。

【００１５】また、ＦＥＤのように画素電流制御用トラ
ンジスタのソースとドレイン間に１０〜２０Ｖの高電圧
が印加される場合には、画素電流制御用トランジスタも
マルチゲート構造とすることにより、オフリーク電流起
因の消費電力を低減できる。

【００１６】以上のように本発明によれば、従来のよう
な定電圧線、または電圧供給線が不要となり、その結
果、開口率または画素電極面積が増大し、高精細パネル
の画像表示を明るくすることが可能となる。

【００１７】

【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて説明する。

【００１８】図１および図２に、本発明の実施の形態の
画像表示装置における画素部回路の構成を示す。図１
（ａ）、（ｂ）の回路は、２個のＮＭＯＳトランジスタ
と１個のキャパシタおよび画素電極から構成され、画素
電極から電子を放出することにより発光素子または発光
材料を発光させる場合に用いる。具体的には、ＦＥＤに
用いることが可能である。また図２（ａ）、（ｂ）の回
路は、２個のＰＭＯＳトランジスタと１個のキャパシタ
および画素電極から構成され、画素電極から正孔を放出
することにより発光素子または発光材料を発光させる場
合に用いる。具体的には、有機ＥＬディスプレイに用い
ることが可能である。ここで、画素電極からの電荷の放
出は、異なる電荷との再結合の場合にも適用できる。

【００１９】図１（ａ）あるいは図２（ａ）の回路と、
図１（ｂ）あるいは図２（ｂ）の回路とは、画素選択用
トランジスタの配線との接続方法が異なる。

【００２０】図１（ａ）の回路では、画素選択用トラン
ジスタ６ａのゲートがi行目の走査線１ａに接続され、
ソースまたはドレインの一方がj列目の信号線２ａに接
続されている。図２（ａ）の回路でも同様に、画素選択
用トランジスタ８ｃのゲートがi行目の走査線１ｃに接
続され、ソースまたはドレインの一方がj列目の信号線
２ｃに接続されている。この場合の画素信号は、画素電
流駆動用トランジスタ７ａ、９ｃのゲート電圧であって
もよいし、また、１フレーム中に画素に信号を書き込む
回数等による時間的な階調制御信号であってもよい。

【００２１】図１（ｂ）の回路では、画素選択用トラン
ジスタ６ｂのゲートがj列目の信号線２ｂに接続され、
ソースまたはドレインの一方がi行目の走査線１ｂに接
続されている。図２（ｂ）の回路でも同様に、画素選択
用トランジスタ８ｄのゲートがj列目の信号線２ｄに接
続され、ソースまたはドレインの一方がi行目の走査線
１ｄに接続されている。この場合の画素信号は、１フレ
ーム中に画素に信号を書き込む回数等による時間的な階
調制御信号であることが好ましい。

【００２２】（実施の形態１）以下、ＦＥＤを駆動させ
る場合の実施の形態について、図１（ａ）を用いて説明
する。図１（ａ）はｎ行ｍ列の画素から構成されるディ
スプレイのi行j列における画素部を示している。画素
（ｉｊ）３aは、画素選択用ＮＭＯＳトランジスタ６a、
エミッション電流制御用ＮＭＯＳトランジスタ７a、信
号電圧保持用キャパシタ５a、および画素電極４aから構
成される。画素電極４aには、蛍光体を発光させるため
の電子電流源となるエミッタ（図示せず）が形成されて
いる。

【００２３】画素選択用ＮＭＯＳトランジスタ６aは、
ゲートがi行目の走査線１aに接続され、ソースまたはド
レインの一方がj列目の信号線２aに接続され、ソースま
たはドレインの他方が、エミッション電流制御用ＮＭＯ
Ｓトランジスタ７aのゲートと、キャパシタ５aの片側電
極に接続されている。ここで画素選択用ＮＭＯＳトラン
ジスタ６aのソースとドレインは、j列目の信号線２aに
印加される電圧により入れ替わる。従って、トランジス
タ６aに関しては、ソースとドレインの区別がつかない
が、以下、トランジスタ６aのj列目の信号線２aに接続
された方をソース、キャパシタ５aに接続された方をド
レインと呼ぶことにする。エミッション電流制御用ＮＭ
ＯＳトランジスタ７aのドレインは、エミッタが形成さ
れる画素電極４aに接続され、ソースはキャパシタ５aの
他方の電極とi−１行目の走査線１a' に接続されてい
る。

【００２４】線順次駆動を行なう場合、i行目の走査線
１aが選択され、例えば１０Ｖの電圧が印加されると、i
行目の走査線１aに接続されたｍ個のトランジスタがオ
ン状態となる。図１（ａ）では、ＮＭＯＳトランジスタ
６aがオン状態となり、外部駆動回路よりj列目の信号線
２aに出力されされた信号電圧が、キャパシタ５aとＮＭ
ＯＳトランジスタ７aのゲートに印加される。信号電圧
の大きさは、ＮＭＯＳトランジスタ７aの飽和ドレイン
電流が、エミッタから放出すべき所望の電流値となるよ
うに調整される。例えば、エミッション電流が１μＡで
蛍光体から所望の輝度が得られる場合には、トランジス
タ７aの飽和ドレイン電流が１μＡとなるような信号電
圧を与えればよい。ここで各画素における階調は、信号
電圧を変化させることでトランジスタ７aの飽和ドレイ
ン電流値を変化させることにより制御することができ
る。また、信号電圧一定でトランジスタ７aの飽和ドレ
イン電流値を一定として、１フレーム期間における各画
素の選択回数または選択時間を変えることにより制御す
ることも可能である。画素の選択、非選択は、信号電圧
がトランジスタ７aの閾値電圧以上と０Ｖ、または閾値
電圧以上と負電圧等により行なう。

【００２５】次に信号電圧に対応した電流を、約１フレ
ーム期間中、維持できる理由について説明する。i行目
の走査線１aが選択され正電圧が印加されている期間、
他の走査線は非選択状態である。即ち、i行目の走査線
１aが選択されている間、i−１行目の走査線１a' は０
Ｖまたは負電圧となっている。従って画素（ｉｊ）３ａ
が選択され、トランジスタ７aがオン状態の場合、エミ
ッション電流は画素電極４aからトランジスタ７aを経由
して、i−１行目の走査線１a' に流れる。i行目の走査
線１aが非選択状態となると、トランジスタ６aはオフ状
態となるため、キャパシタ５aに与えられた信号電圧は
保持される。従って、１フレーム後に次の信号がキャパ
シタ５aに入力されるまで、トランジスタ７aは保持され
た信号電圧に応じた電流を流し続けることができる。

【００２６】ここで、i−１行目の走査線１a' が選択さ
れた場合の現象を図３、図４を用いて説明する。図３、
図４は、走査線の選択状態を１０Ｖ、非選択状態を０Ｖ
とし、また、信号電圧４Ｖでエミッション電流が１.０
４μＡ流れる場合のシミュレーション結果を示す。図に
は示していないが、エミッタ先端の電界強度を強め、エ
ミッタからの電子放出を行い易くするための引出ゲート
電極の電圧を８０Ｖ固定とし、またエミッション電流の
閾値電圧を６０Ｖとしてシミュレーションを行なった。

【００２７】図３は、キャパシタ５aに４Ｖの信号電圧
が保持された状態の後、時間３７０μsから４００μsに
i−１行目の走査線１a' が選択状態となって１０Ｖ印加
された場合の、トランジスタ７aのゲートおよびキャパ
シタ５aの電圧Ｖcapaと、エミッタが形成された画素電
極４ａの電圧Ｖemitterの変動を示している。ゲート側
キャパシタ電圧Ｖcapaの変動に引きずられてエミッタ電
圧Ｖemitterも９.８Ｖから１１.２Ｖに変動する。この
結果、図４に示すように、エミッション電流が低下す
る。このようにi−１行目の走査線１a' の電圧変動によ
りエミッション電流も変動するが、この変動時間は、図
４に示す通りi−１行目の走査線１a' が選択される期間
のみであり、この期間は１フレームの１／ｎ以下である
ため、ＶＧＡ以上の高精細パネルでは１／４８０以下と
なり、画像への影響は非常に小さく、問題ないことがわ
かった。

【００２８】これに対し、トランジスタ６aのドレイン
は、トランジスタ７aのゲート電圧Ｖcapaと同じである
ため、信号線２aの電圧が０Ｖの場合、トランジスタ６a
のソースとドレイン間電圧は１４Ｖとなる。その結果、
トランジスタ６aはオフリーク電流が流れやすくなり、
Ｖcapaの電圧が変動する。トランジスタを薄膜トランジ
スタで形成する場合、単位チャネル幅あたり１０〜１０
０ｐＡ／μｍ程度のオフリーク電流が発生する場合があ
るため、Ｖcapaの電圧変動も０.１Ｖ程度の変動が起こ
りうる。この電圧変動は、２.５６Ｖの電圧振幅で２５
６階調を行なう場合、１０階調分に相当するため問題と
なる。

【００２９】そこで本発明では、上記のようなオフリー
ク電流の影響を小さくするため、走査線の選択順序を、
i−１行目の走査線１a' からi行目の走査線１aへ向かう
順に順次選択するように設定する。これにより、１フレ
ーム内の（ｎ−１）／ｎ期間中におけるトランジスタ６
aのソースとドレイン間電圧は、最大で信号電圧分、本
実施の形態の場合４Ｖであるので、オフリーク電流は１
０ｐＡ／μｍ以下に容易に制御でき、良好な階調制御が
可能となる。

【００３０】尚、前記オフリーク電流を抑制するため、
トランジスタ６aをマルチゲート構造とすることが有効
である。また、トランジスタ７aもＦＥＤの場合には、
ソースとドレイン間の電圧が１０〜２０Ｖ程度となるた
め、オフリーク電流起因の消費電力を抑制する目的でマ
ルチゲート構造とすることが有効である。また、マルチ
ゲート構造に加え、トランジスタの拡散層をＬＤＤ(Lig
htly Doped Drain)構造とすることによって、更にオフ
リーク電流の抑制、およびホットキャリア劣化によるト
ランジスタ特性の変動が抑制できた。

【００３１】図５に本実施の形態における、ＦＥＤの１
画素分に対応するレイアウト図を示す。図中の引出ゲー
ト電極５１は必ずしも必要ではないが、エミッタからの
電子の放出を行い易くするためのもので、全画素共通ま
たは複数画素共通となっている。また、引出ゲート電極
５１はエミッタから１μｍ以下の距離に形成されてお
り、エミッタに対して自己整合的に形成されている。エ
ミッタおよび引出ゲート電極５１の形成方法としては、
Spindt型の方式が適用できる。

【００３２】図５よりわかるように、従来のような定電
圧線または電圧供給線を配置する必要がなくなったた
め、エミッタ形成領域５２を大きくとれるようになっ
た。トランジスタ寸法およびキャパシタ面積は、トラン
ジスタの特性によりかわるため、エミッタ形成領域５２
もそれに伴い変更する必要はあるが、本実施の形態では
画素面積に対し３６％の領域に形成できるようになっ
た。従来は、定電圧線または電圧供給線が画素面積の数
％〜１０％を占めていたため、本実施の形態と同様なレ
イアウトを行なうと、エミッタ形成領域５２は画素面積
の３０％以下になっていた。本実施の形態に基づいて、
ＦＥＤパネルを形成することにより、エミッション電流
が安定し、かつ画面の輝度が向上することが確認され
た。

【００３３】（実施の形態２）有機ＥＬディスプレイを
駆動させる場合の実施の形態を図２（ａ）を用いて説明
する。図２（ａ）はｎ行ｍ列の画素から構成されるディ
スプレイのi行j列における画素部を示している。画素
（ｉｊ）３cは、画素選択用ＰＭＯＳトランジスタ８c、
画素電流制御用ＰＭＯＳトランジスタ９c、信号電圧保
持用キャパシタ５c、そして有機発光層に正孔を注入す
るための画素電極４cから構成される。実施の形態１の
ＦＥＤ駆動に対し、トランジスタの極性が変わるだけ
で、駆動方法は全く同じである。走査線および信号線の
電圧をＦＥＤの正電圧に対し、負電圧に変更するだけで
よい。

【００３４】ディスプレイ画素部は、ガラス基板上に形
成した薄膜トランジスタにより、画素選択用トランジス
タ８c、画素電流制御用トランジスタ９c、およびキャパ
シタ５cを形成した構成とする。画素電極４cはＩＴＯ等
の透明電極で形成し、その上に発光層となる有機薄膜を
形成し、最上層に陰極を形成する。有機発光層からの発
光は、透明電極およびガラス基板を通して利用する。こ
の場合、画素の開口率が輝度に大きく影響する。本発明
では、電圧供給線をなくすことにより、開口率を数％〜
１０％改善することができたので、高輝度の有機ＥＬデ
ィスプレイを形成できるようになった。

【００３５】

【発明の効果】本発明の画像表示装置によれば、画素選
択用トランジスタ、画素電流制御用トランジスタ、およ
び信号電圧保持用キャパシタを有する発光維持型のディ
スプレイであるにもかかわらず、電圧供給線の役割を走
査線にもたせて電圧供給線をなくしたため、開効率また
は画素電極形成領域が増大でき、従来方式に比べて高輝
度化が可能となる。

【００３６】また、走査線の選択方法を、１つの画素か
ら見て、画素電流制御用トランジスタが接続された走査
線から、画素選択用トランジスタが接続された走査線へ
向かう向きに順次選択する構成とすることにより、電圧
供給線の役割を走査線にもたせることによって生じる、
信号電圧保持用キャパシタの電圧変動の影響をなくし、
良好な階調制御が可能となる。

【００３７】更に、画素選択用トランジスタをマルチゲ
ート構造とすることにより、信号電圧保持特性を改善す
ることが可能となり、良好な階調制御が可能となる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の画像表示装置におけ
る画素の回路図

【図２】 本発明の実施の形態２の画像表示装置におけ
る画素の回路図

【図３】 本発明の実施の形態のＦＥＤにおける信号電
圧の変動特性図

【図４】 本発明の実施の形態のＦＥＤにおけるエミッ
ション電流の変動特性図

【図５】 本発明の実施の形態のＦＥＤにおける画素領
域のレイアウト図

【図６】 従来例のＦＥＤにおける画素の回路図

【図７】 他の従来例のＥＬＤにおける画素の回路図

【符号の説明】

１ａ，１ｂ，１ｃ，１ｄ，１１，２１ ｉ行目の走査線 １ａ'，１ｂ'，１ｃ'，１ｄ' ｉ−１行目の走査線 １１'，２１' ｉ＋１行目の走査線 ２ａ，２ｂ，２ｃ，２ｄ，１２，２２ ｊ列目の信号線 ３ａ，３ｂ，３ｃ，３ｄ，１３，２３ 画素（ｉｊ） ４ａ，４ｂ，４ｃ，４ｄ，１４，２４ 画素電極 ５ａ，５ｂ，５ｃ，５ｄ，１５，２５ 信号保持用キャ
パシタ ６ａ，６ｂ，１６，２６ 画素選択用ＮＭＯＳトランジ
スタ ７ａ，７ｂ，１７ 画素電流制御用ＮＭＯＳトランジス
タ ８ｃ，８ｄ 画素選択用ＰＭＯＳトランジスタ ９ｃ，９ｄ，２９ 画素電流制御用ＰＭＯＳトランジス
タ ５１ 引出しゲート電極 ５２ エミッタ形成領域

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/96 Ｈ０１Ｊ 29/96 31/12 31/12 Ｃ Ｆターム(参考） 5C032 AA01 5C036 EE04 EE14 EF01 EF06 EF09 EG48 EH05 EH26 5C080 AA01 AA06 BB05 DD01 DD23 EE29 FF11 FF12 JJ03 JJ04 JJ05 JJ06 5C094 AA10 AA15 BA03 BA29 CA19 EA04 EA07

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の画素と、複数の走査線と、複数の
   信号線とを有するアクティブマトリックス型の画像表示
   装置において、 前記各画素は１画素内に、画素選択用トランジスタ、画
   素電流制御用トランジスタ、キャパシタ、および画素電
   極を有し、 前記画素選択用トランジスタは、ゲートが前記走査線ま
   たは前記信号線に接続され、ソースまたはドレインの一
   方が前記ゲートと接続されていない前記信号線または走
   査線に接続され、ソースまたはドレインの他方が前記キ
   ャパシタの一方の電極と前記画素電流制御用トランジス
   タのゲートに接続され、 前記画素電流制御用トランジスタは、ドレインが前記画
   素電極に接続され、ソースが前記キャパシタの他方の電
   極とともに、前記走査線に対して前記画素を挟んだ隣に
   位置する走査線に接続されていることを特徴とする画像
   表示装置。
2. 【請求項２】 前記画素選択用トランジスタと前記画素
   電流制御用トランジスタの少なくとも一方が、マルチゲ
   ート構造のトランジスタであることを特徴とする請求項
   １記載の画像表示装置。
3. 【請求項３】 前記画素選択用トランジスタと前記画素
   電流制御用トランジスタが共にN型MIS電界効果トランジ
   スタで構成され、前記画素電極から電子を放出すること
   により発光素子若しくは発光材料を発光させることを特
   徴とする請求項１または２記載の画像表示装置。
4. 【請求項４】 前記画素選択用トランジスタと前記画素
   電流制御用トランジスタが共にＰ型MIS電界効果トラン
   ジスタで構成され、前記画素電極から正孔を放出するこ
   とにより発光素子若しくは発光材料を発光させることを
   特徴とする請求項１または２記載の画像表示装置。
5. 【請求項５】 請求項１に記載の画像表示装置の駆動方
   法であって、１つの画素における、前記画素電流制御用
   トランジスタのソースとキャパシタの片側の電極を接続
   した走査線から、前記画素選択用トランジスタを接続し
   た走査線へ向かう順に線順次走査することを特徴とする
   画像表示装置の駆動方法。