[go: up one dir, main page]

JP2002118201A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002118201A
JP2002118201A JP2000306048A JP2000306048A JP2002118201A JP 2002118201 A JP2002118201 A JP 2002118201A JP 2000306048 A JP2000306048 A JP 2000306048A JP 2000306048 A JP2000306048 A JP 2000306048A JP 2002118201 A JP2002118201 A JP 2002118201A
Authority
JP
Japan
Prior art keywords
film wiring
substrate
thin
wiring board
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000306048A
Other languages
English (en)
Other versions
JP2002118201A5 (ja
Inventor
Seiichi Tomihara
誠一 冨原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000306048A priority Critical patent/JP2002118201A/ja
Priority to US09/961,368 priority patent/US6649448B2/en
Priority to KR1020010061144A priority patent/KR20020027233A/ko
Priority to TW090124513A priority patent/TW543161B/zh
Publication of JP2002118201A publication Critical patent/JP2002118201A/ja
Priority to US10/653,894 priority patent/US6902955B2/en
Publication of JP2002118201A5 publication Critical patent/JP2002118201A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H10W74/10—
    • H10W70/688—
    • H10W74/014—
    • H10W74/117—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H10W72/0198—
    • H10W72/073—
    • H10W72/07337—
    • H10W72/354—
    • H10W72/5366—
    • H10W72/5522—
    • H10W72/5525—
    • H10W72/884—
    • H10W74/00—
    • H10W74/127—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 モールド樹脂−基板間剥離を防止して品質の
向上を図る。 【解決手段】 モールド樹脂の硬化収縮に追従して変形
可能なフィルム基板２であり、区画形成された複数のデ
バイス領域を有するフィルム基板２を準備し、フィルム
基板２のチップ支持面側において複数の前記デバイス領
域を一括に覆う一括モールドを行った後、ダイシング時
に、フィルム基板２の裏面２ｂ側から一括モールド部８
側に向けて切断用のブレード１０を進入させてダウンカ
ット方式で前記デバイス領域単位にフィルム基板２を分
割することにより、ダイシング時の基板剥離を防止でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に半導体装置の品質向上に適用して有効な技術
に関する。
【０００２】
【従来の技術】半導体集積回路が形成された半導体チッ
プを有する半導体装置において、外部端子としてバンプ
電極（例えば、半田ボール）が設けられ、かつ半導体チ
ップを支持する配線基板を備えたものの一例として、Ｃ
ＳＰ（Chip Scale Package) やＢＧＡ（Ball Grid Arra
y)などが知られている。
【０００３】そのうち、前記ＣＳＰは、チップサイズも
しくは半導体チップより僅かに大きい程度の小形かつ薄
形のものであるとともに、配線基板の一方の面すなわち
チップ支持面に半導体チップが搭載され、かつこのチッ
プ支持面側をモールドによって樹脂封止して、そこに封
止部が形成される構造のものが開発されている。
【０００４】ＣＳＰの生産効率を向上して低コスト化を
図る技術として、一括モールド方法が考案されている。
【０００５】前記一括モールド方法は、薄膜配線基板に
対応した複数のデバイス領域が区画されて連なって形成
された多数個取り基板を用い、複数のデバイス領域を一
括に覆う状態でモールドによって樹脂封止する方法であ
り、樹脂封止後、ダイシングを行ってデバイス領域単位
に分割（個片化）するものである。
【０００６】ここで、一括モールド方法を用いた半導体
装置の製造方法および半導体装置の構造については、例
えば、特開２０００−１２４１６３号公報または特開平
１１−２１４５８８号公報にその記載がある。
【０００７】
【発明が解決しようとする課題】前記特開２０００−１
２４１６３号公報には、樹脂と基板との間に生じる内部
応力による基板とモールド樹脂界面との剥離の対策につ
いて記載されている。
【０００８】前記公報にあるように、基板とモールド樹
脂との熱膨張係数の差によって内部応力が発生する場合
とは、モールド樹脂と基板の相対的な変形（体積変化の
差）に抗する力が生じるほど、基板の強度が高いことが
前提となる。
【０００９】モールド樹脂と基板との相対的な変形が生
じる原因としては、前記熱膨張係数の差に起因するもの
以外に、モールド樹脂の硬化収縮に起因するものがあ
る。モールド樹脂の硬化収縮とは、樹脂を構成する重合
体が加熱によって硬化する際に、架橋反応に伴う結合力
によって体積の減少を生じるものである。
【００１０】このように、熱膨張係数の差や、樹脂の硬
化収縮によってモールド樹脂と基板とは、相対的な変形
を生じるものであるが、モールド樹脂の変形に追従する
ことが可能な程度のフレキシブル性を持つ基板を採用す
ることにより、基板とモールド樹脂との間の内部応力を
非常に低く抑えることができる。
【００１１】また、基板として薄いフィルム基板を採用
することは、半導体装置の薄形化を図ることができる。
さらに、ポリイミドは、耐熱性、耐吸湿性およびモール
ド樹脂との密着性も優れており、半導体装置の基板材料
としては非常に好適なものである。
【００１２】ただし、基板材料としてフレキシブルなも
のを採用した故の問題点として、ダイシング時にブレー
ドから受ける応力によって、基板とモールド樹脂との界
面で剥離を生じ易いという問題点がある。
【００１３】特に、図１１の（ｄ）または（ｅ）に示す
ように、アッパーカットによる切断を行った場合には、
切断部分のブレードによって、基板をモールド樹脂から
引き剥がす方向に力が加わるため、基板剥がれの問題を
生じやすい。
【００１４】また、ダイシングラインが交差するデバイ
ス領域の角部においては、角の頂点部分に応力が集中し
易い上に、角部周辺ではブレードから基板に対して２度
のダメージが与えられるため、特に基板剥がれの問題を
生じ易い場所である。
【００１５】本発明の目的は、モールド樹脂−基板間剥
離を防止して、品質の向上を図る半導体装置およびその
製造方法を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明の半導体装置は、半導体
チップを支持し、周縁部に切り欠き部が形成され、モー
ルド樹脂の硬化収縮に追従して変形可能な薄膜配線基板
と、前記半導体チップの表面電極と前記薄膜配線基板と
を接続する導通部材と、前記モールド樹脂からなるとと
もに前記半導体チップおよび前記導通部材を樹脂封止
し、前記薄膜配線基板のチップ支持面に形成される封止
本体部と前記薄膜配線基板の前記切り欠き部に配置され
る封止端部とを有する封止部と、前記チップ支持基板の
前記チップ支持面と反対側の面に設けられた外部端子で
ある複数のバンプ電極とを有するものである。
【００１９】本発明によれば、半導体装置の周縁部に
は、封止部の一部である封止端部が主として配置される
ため、一括モールド後のダイシング時に、ブレードが主
にモールド樹脂を切断することになる。
【００２０】したがって、ダイシング時の封止部と薄膜
配線基板との剥離、すなわちモールド樹脂−薄膜配線基
板間剥離を防止することができ、その結果、半導体装置
の品質の向上を図ることができる。
【００２１】また、本発明の半導体装置は、半導体チッ
プを支持し、角部に切り欠き部が形成され、モールド樹
脂の硬化収縮に追従して変形可能な薄膜配線基板と、前
記半導体チップの表面電極と前記薄膜配線基板とを接続
する導通部材と、前記モールド樹脂からなるとともに前
記半導体チップおよび前記導通部材を樹脂封止し、前記
薄膜配線基板のチップ支持面に形成される封止本体部と
前記薄膜配線基板の前記切り欠き部に配置される封止端
部とを有する封止部と、前記チップ支持基板の前記チッ
プ支持面と反対側の面に設けられた外部端子である複数
のバンプ電極とを有するものである。
【００２２】本発明によれば、半導体装置の角部には、
封止部の一部である封止端部が配置されるため、ダイシ
ング時に基板剥離が発生し易い角部においてブレードが
モールド樹脂のみを切断することになる。
【００２３】したがって、ダイシング時の角部における
基板剥離すなわちモールド樹脂−薄膜配線基板間剥離の
発生を無くすことができ、その結果、半導体装置の品質
の向上を図ることができる。
【００２４】さらに、本発明の半導体装置は、半導体チ
ップを支持し、周縁部に厚さの薄い薄肉部が形成され、
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線
基板と、前記半導体チップの表面電極と前記薄膜配線基
板とを接続する導通部材と、前記モールド樹脂からなる
とともに前記半導体チップおよび前記導通部材を樹脂封
止し、前記薄膜配線基板のチップ支持面に形成される封
止本体部と前記薄膜配線基板の前記薄肉部に接合する封
止端部とを有する封止部と、前記チップ支持基板の前記
チップ支持面と反対側の面に設けられた外部端子である
複数のバンプ電極とを有するものである。
【００２５】また、本発明の半導体装置の製造方法は、
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線
基板であって、区画形成された複数のデバイス領域を有
する薄膜配線基板を準備する工程と、それぞれの前記デ
バイス領域に半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記デバイス領域
の電極とを導通部材によって接続する工程と、前記薄膜
配線基板のチップ支持面側において複数のデバイス領域
を一括に覆う状態で前記半導体チップおよび前記導通部
材を樹脂封止して封止部を形成する工程と、薄膜配線基
板側から切断用のブレードを進入させてダウンカット方
式でデバイス領域単位に前記薄膜配線基板を分割する工
程とを有するものである。
【００２６】さらに、本発明の半導体装置の製造方法
は、モールド樹脂の硬化収縮に追従して変形可能な薄膜
配線基板であって、区画形成された複数のデバイス領域
を有する薄膜配線基板を準備する工程と、それぞれの前
記デバイス領域に半導体チップを搭載する工程と、前記
半導体チップの表面電極とこれに対応する前記デバイス
領域の電極とを導通部材によって接続する工程と、前記
薄膜配線基板のチップ支持面側において複数のデバイス
領域を一括に覆う状態で前記半導体チップおよび前記導
通部材を樹脂封止して封止部を形成する工程と、前記薄
膜配線基板における前記デバイス領域の一方の配列方向
に平行な方向とこれに直角な方向とで切断用のブレード
の進行方向を２段階に分けて前記ブレードによってデバ
イス領域単位に前記薄膜配線基板を分割する工程とを有
するものである。
【００２７】また、本発明の半導体装置の製造方法は、
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線
基板であって、区画ラインによって区画されるとともに
前記区画ラインが切断しろとして形成された複数のデバ
イス領域を有する薄膜配線基板を準備する工程と、それ
ぞれの前記デバイス領域に半導体チップを搭載する工程
と、前記半導体チップの表面電極とこれに対応する前記
デバイス領域の電極とを導通部材によって接続する工程
と、前記薄膜配線基板のチップ支持面側において複数の
デバイス領域を一括に覆う状態で前記半導体チップおよ
び前記導通部材を樹脂封止して封止部を形成する工程
と、薄膜配線基板側から切断用のブレードを進入させて
前記切断しろに沿って前記ブレードを移動してデバイス
領域単位に前記薄膜配線基板を分割する工程とを有する
ものである。
【００２８】さらに、本発明の半導体装置の製造方法
は、モールド樹脂の硬化収縮に追従して変形可能な薄膜
配線基板であって、区画ラインによって区画されるとと
もに前記区画ラインに複数の貫通孔が形成された複数の
デバイス領域を有する薄膜配線基板を準備する工程と、
それぞれの前記デバイス領域に半導体チップを搭載する
工程と、前記半導体チップの表面電極とこれに対応する
前記デバイス領域の電極とを導通部材によって接続する
工程と、前記薄膜配線基板のチップ支持面側において複
数のデバイス領域を一括に覆う状態で、かつ前記薄膜配
線基板の前記貫通孔に前記モールド樹脂を入り込ませて
前記半導体チップおよび前記導通部材を樹脂封止する工
程と、薄膜配線基板側から切断用のブレードを進入させ
て前記区画ラインの前記貫通孔に沿って前記ブレードに
より切断してデバイス領域単位に前記薄膜配線基板を分
割する工程とを有するものである。
【００２９】また、本発明の半導体装置の製造方法は、
モールド樹脂の硬化収縮に追従して変形可能な薄膜配線
基板であって、区画ラインによって区画されるとともに
前記区画ラインの角部に貫通孔が形成された複数のデバ
イス領域を有する薄膜配線基板を準備する工程と、それ
ぞれの前記デバイス領域に半導体チップを搭載する工程
と、前記半導体チップの表面電極とこれに対応する前記
デバイス領域の電極とを導通部材によって接続する工程
と、前記薄膜配線基板のチップ支持面側において複数の
デバイス領域を一括に覆う状態で、かつ前記薄膜配線基
板の前記貫通孔に前記モールド樹脂を入り込ませて前記
半導体チップおよび前記導通部材を樹脂封止する工程
と、薄膜配線基板側から切断用のブレードを進入させて
前記区画ラインの前記貫通孔に沿って前記ブレードによ
り切断してデバイス領域単位に前記薄膜配線基板を分割
する工程とを有するものである。
【００３０】さらに、本発明の半導体装置の製造方法
は、モールド樹脂の硬化収縮に追従して変形可能な薄膜
配線基板であって、区画ラインによって区画されるとと
もに前記区画ラインに薄肉部が形成された複数のデバイ
ス領域を有する薄膜配線基板を準備する工程と、それぞ
れの前記デバイス領域に半導体チップを搭載する工程
と、前記半導体チップの表面電極とこれに対応する前記
デバイス領域の電極とを導通部材によって接続する工程
と、前記薄膜配線基板のチップ支持面側において複数の
デバイス領域を一括に覆う状態で、かつ前記薄膜配線基
板の前記薄肉部に前記モールド樹脂を配置して前記半導
体チップおよび前記導通部材を樹脂封止する工程と、薄
膜配線基板側から切断用のブレードを進入させて前記区
画ラインの前記薄肉部に沿って前記ブレードにより切断
してデバイス領域単位に前記薄膜配線基板を分割する工
程とを有するものである。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００３２】図１は本発明の実施の形態の半導体装置
（ＣＳＰ）の構造の一例を示す図であり、（ａ）は側面
図、（ｂ）は底面図、図２は図１（ｂ）のＡ−Ａ線に沿
う断面の構造を示す断面図、図３は図１に示すＣＳＰの
製造に用いられる多数個取り基板の構造の一例を示す拡
大部分平面図、図４は図３のＢ部に示す給電ラインの樹
脂封止後の構造を示す拡大部分平面図であり、（ａ）は
本実施の形態の給電ラインの図、（ｂ）は変形例の給電
ラインの図、図５はダイボンディング状態の一例を示す
断面図、図６はワイヤボンディング状態の一例を示す断
面図、図７は一括モールド状態の一例を示す断面図、図
８はボール付け状態の一例を示す断面図、図９はダイシ
ング状態の一例を示す断面図、図１０はダイシングによ
って個片化されたＣＳＰの構造の一例を示す側面図、図
１１は本発明の実施の形態の半導体装置（ＣＳＰ）の製
造方法におけるダイシング方法の一例を示す図であり、
（ａ）は多数個取り基板におけるダイシングラインを示
す部分平面図、（ｂ）はダウンカット方式を示す図、
（ｃ）は（ｂ）のＣ部を示す拡大部分側面図、（ｄ）は
アッパーカット方式を示す図、（ｅ）は（ｄ）のＣ部を
示す拡大部分側面図、図１２は図１１に示すダイシング
におけるブレードの移動軌跡の一例を示す図であり、
（ａ）は１段階めを示す部分平面図、（ｂ）は２段階め
を示す部分平面図、図１３は図１に示すＣＳＰの反り許
容範囲の一例を示す側面図、図１４（ａ) は変形例の多
数個取り基板の構造を示す部分平面図、（ｂ）は（ａ）
のＤ部を示す拡大部分平面図、図１５（ａ) は変形例の
多数個取り基板の構造を示す部分平面図、（ｂ）は
（ａ）のＥ−Ｅ線に沿う拡大断面図、図１６は変形例の
ＣＳＰの構造を示す図であり、（ａ）は側面図、（ｂ）
は底面図、図１７はＣＳＰの構造を示す図であり、
（ａ）は底面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面
図、図１８は図１７（ｂ）に示すＧ部の構造を示す拡大
部分断面図であり、（ａ）は凸部の構造を示す図、
（ｂ）は凹部の構造を示す図、図１９はボール付け状態
の変形例を示す平面図、図２０は図１９に示すボール付
け状態の変形例を示す図であり、（ａ）は図１９のＡ−
Ａ線に沿う断面図、（ｂ）は図１９のＢ−Ｂ線に沿う断
面図、図２１は本発明の実施の形態の半導体装置（ＣＳ
Ｐ）を実装基板上に実装した側面図である。
【００３３】図１、図２に示す本実施の形態の半導体装
置は、半導体チップ１を支持する薄膜配線基板がフィル
ム基板２であり、ここでは、このフィルム基板２のチッ
プ支持面２ａ側において半導体チップ１がモールドによ
って樹脂封止されたチップサイズもしくはそれより若干
大きい程度の半導体パッケージであるＣＳＰ９を取り上
げて説明する。
【００３４】また、フィルム基板２のチップ支持面２ａ
と反対側の面（以降、裏面２ｂという）には、図１
（ａ),（ｂ）に示すように、外部端子として複数の半田
ボール（バンプ電極）３がマトリクス配置で設けられて
おり、このような構造の半導体装置をエリアアレイタイ
プの半導体装置と呼ぶ。
【００３５】なお、本実施の形態のＣＳＰ９は、図３に
示すような多数個取り基板７を用いて複数のデバイス領
域７ｃを一括に覆う状態で樹脂モールドし（以降、これ
を一括モールドという）、これによって形成された図７
に示す一括モールド部８を、モールド後にダイシングし
て個片化したものである。
【００３６】また、フィルム基板２は、ＣＳＰ９の薄形
化、モールド樹脂との密着性、耐熱性および耐吸湿性な
どを考慮したものが好ましく、例えば、ポリイミドテー
プなどからなる薄膜の配線基板である。
【００３７】したがって、フィルム基板２は、モールド
樹脂の硬化収縮に追従して変形可能な可撓性を有したフ
レキシブルなものであり、製造時にパッケージ内で発生
する内部応力を緩和可能なものである。
【００３８】これにより、フィルム基板２は、ＣＳＰ９
における所定量の反り（図１３に示すＬ）を許容するも
のである。
【００３９】本実施の形態のＣＳＰ９の構造を説明する
と、半導体チップ１を支持し、かつ周縁部の４つの角部
に図１（ｂ）に示す円弧状の切り欠き部２ｄが形成され
たフィルム基板２と、図２に示す半導体チップ１の表面
電極であるパッド１ａとこれに対応するフィルム基板２
の接続端子２ｃとを接続するワイヤ（導通部材）４と、
モールド樹脂からなるとともに半導体チップ１およびワ
イヤ４を樹脂封止し、かつフィルム基板２のチップ支持
面２ａに形成される封止本体部６ａとフィルム基板２の
切り欠き部２ｄに配置される封止端部６ｂとを有する封
止部６と、フィルム基板２の裏面２ｂに外部端子として
マトリクス配置で設けられた複数のバンプ電極である半
田ボール３とから構成されている。
【００４０】したがって、フィルム基板２は、図１
（ｂ）に示すように、その裏面２ｂが露出するととも
に、裏面２ｂの４つの角部の円弧状の切り欠き部２ｄに
封止端部６ｂが接合した状態で配置されて露出してい
る。
【００４１】これにより、一括モールドによって図７に
示す一括モールド部８を形成した後のダイシング時に、
多数個取り基板７のそれぞれのデバイス領域７ｃの角部
にはモールド樹脂からなる封止端部６ｂしか存在しない
ため、図９に示すブレード１０によって前記角部でモー
ルド樹脂のみを切断することとなり、かつ、フレキシブ
ルなフィルム基板２が反ることによって内部応力は発生
しないため、したがって、フィルム基板２の封止部６か
らの剥離である基板剥離の発生を無くすことができる。
【００４２】なお、一括モールドに用いられるモールド
樹脂は、例えば、熱硬化性のエポキシ樹脂などであり、
封止本体部６ａと封止端部６ｂとは一体となってモール
ド時に封止部６として形成される。
【００４３】また、半導体チップ１は、例えば、シリコ
ンなどによって形成され、かつその主面１ｂに半導体集
積回路が形成されるとともに、主面１ｂの周縁部には表
面電極である複数のパッド１ａが形成されている。
【００４４】なお、図２に示すように、半導体チップ１
は、エポキシ系の接着材などのダイボンド材５によって
フィルム基板２のチップ支持面２ａのほぼ中央付近に固
着されている。
【００４５】また、ワイヤボンディングによって接続さ
れたワイヤ４は、例えば、金線などであり、半導体チッ
プ１のパッド１ａとこれに対応するフィルム基板２の接
続端子２ｃとを接続している。
【００４６】さらに、フィルム基板２の接続端子２ｃに
導通して接続された外部端子である複数の半田ボール３
がフィルム基板２の裏面２ｂにマトリクス配置で設けら
れており、したがって、半導体チップ１のパッド１ａと
これに対応する外部端子である半田ボール３とがワイヤ
４および接続端子２ｃさらに基板内配線を介して接続さ
れている。
【００４７】なお、フィルム基板２の角部の円弧状にカ
ットされて形成された切り欠き部２ｄは、図３に示す多
数個取り基板７において、四角形の各デバイス領域７ｃ
のそれぞれの角部に円形の貫通孔７ｅが形成され、一括
モールド後のダイシング時に、この貫通孔７ｅに沿って
切断を行ったことにより形成されたものである。
【００４８】次に、本実施の形態の半導体装置であるＣ
ＳＰ９の製造方法について説明する。
【００４９】なお、本実施の形態のＣＳＰ９の製造方法
は、複数のフィルム基板２がマトリクス配置で繋がって
形成された図３に示す多数個取り基板７を用い、区画形
成された複数のデバイス領域であるデバイス領域７ｃを
一括に覆う状態で樹脂モールドして、その後、ダイシン
グによって個片化してＣＳＰ９を製造するものである。
【００５０】また、フィルム基板２は、モールド樹脂の
硬化収縮に追従して変形可能な薄膜の配線基板である。
【００５１】まず、主面１ｂに所望の半導体集積回路が
形成された半導体チップ１を準備する。
【００５２】一方、図３に示す多数個取り基板７を準備
する。ここで、多数個取り基板７は、それぞれのデバイ
ス領域７ｃに対応してある纏まった数（本実施の形態で
は９個であるが、その数は特に限定されるものではな
い）の薄膜配線基板であるフィルム基板２がマトリクス
配置で区画形成されたフィルムベース基板７ｂと、この
フィルムベース基板７ｂを支持するフレーム枠部７ａと
からなる。
【００５３】つまり、本実施の形態の多数個取り基板７
は、銅などからなるフレーム枠部７ａに、それぞれに９
つのフィルム基板２が３行×３列のマトリクス配置でダ
イシングライン（区画ライン）７ｄによって区画形成さ
れた複数のフィルムベース基板７ｂが貼り付けられたも
のであり、多数個取り基板７においてこのフィルムベー
ス基板７ｂごとに一括モールドが行われてそれぞれのフ
ィルムベース基板７ｂに対応した図７に示す一括モール
ド部８が形成される。
【００５４】なお、フィルムベース基板７ｂは、例え
ば、薄膜のポリイミドテープなどによって形成されてお
り、したがって、十分なフレキシブル性を有しているた
め、製造の際に発生する所望の反りを許容するものであ
る。
【００５５】また、フィルムベース基板７ｂにおいて、
区画形成された四角形のデバイス領域７ｃである各フィ
ルム基板２のそれぞれの角部には、円形の貫通孔７ｅが
形成されており、さらに、この貫通孔７ｅには、図４
（ａ）に示すように、給電ライン７ｇが十字形に露出し
ている。
【００５６】なお、給電ライン７ｇは、フィルムベース
基板７ｂ製造時の配線めっき時に通電が行われる銅配線
からなるものであり、フィルム基板２の配線パターンに
対してめっき形成終了後は不必要となるものであり、図
４（ａ）に示す給電ライン７ｇの場合、図３に示すダイ
シングライン７ｄに沿って形成されているため、一括モ
ールド後のダイシング時に切断除去される。
【００５７】また、図４（ａ）に示す給電ライン７ｇの
場合、一括モールド時に、フィルムベース基板７ｂの貫
通孔７ｅにおける十字形の給電ライン７ｇ周囲の隙間か
ら貫通孔７ｅにモールド樹脂が入り込み、貫通孔７ｅに
も封止部６が形成され、したがって、ダイシングによっ
て個片化された際に、この封止部６が封止端部６ｂとな
る。
【００５８】なお、図４（ｂ）は、給電ライン７ｇの変
形例の形状を示すものであり、貫通孔７ｅの周囲にこれ
と少し距離をおいて円弧状の給電ライン７ｇを形成した
ものである。
【００５９】図４（ｂ）に示す変形例の給電ライン７ｇ
の場合、この給電ライン７ｇが貫通孔７ｅには配置され
ないため、一括モールド時に、貫通孔７ｅにはモールド
樹脂のみが入り込んでそこに封止部６が形成され、ダイ
シングによって個片化された際に、この封止部６が封止
端部６ｂとなる。したがって、個片化されたＣＳＰ９に
おいてその角部には貫通孔７ｅで硬化したモールド樹脂
の一部が封止端部６ｂとして形成されるが、その僅かに
内側に円弧状の給電ライン７ｇのみが残留することにな
る。
【００６０】このように、貫通孔７ｅの周囲に円弧状の
給電ライン７ｇを配置した場合には、円弧状の給電ライ
ン７ｇと貫通孔７ｅとの間の領域に、フィルム基板２と
封止部６が直接接着する接着力が強い樹脂−樹脂接着領
域を確保することができるため、ダイシングライン７ｄ
と、貫通孔７ｅの端部が交差する部分に給電ライン７ｇ
が配置され、樹脂−金属−樹脂接着が形成される図４
（ａ）の場合と比較して、基板剥がれの耐性はより向上
している。
【００６１】なお、給電ライン７ｇは、図１９に示すよ
うに、電解メッキ給電用電極７ｊと接続している。
【００６２】また、フィルムベース基板７ｂにおいて、
それぞれのデバイス領域７ｃには、図２に示す半田ボー
ル３を搭載可能な複数のバンプランド７ｆがマトリクス
配置で設けられている。
【００６３】続いて、多数個取り基板７におけるフィル
ムベース基板７ｂの各デバイス領域７ｃを有するフィル
ム基板２のほぼ中央部に図２に示すダイボンド材５を塗
布し、図５に示す半導体チップ１の搭載であるダイボン
ディング（チップマウントともいう）を行う。
【００６４】ここでは、ダイボンド材５上に半導体チッ
プ１を載置し、加熱などを行って、ダイボンド材５と半
導体チップ１の裏面１ｃとを接合する。
【００６５】その後、半導体チップ１の主面１ｂの周縁
部に設けられた表面電極であるパッド１ａ（図２参照）
と、これに対応するフィルム基板２に形成された図２に
示す接続端子２ｃ（電極）とを、図６に示すように、金
線などのワイヤ４（導通部材）を用いたワイヤボンディ
ングによって接続する。
【００６６】ワイヤボンディング後、トランスファーモ
ールドの一括モールドによる樹脂封止を行って図７に示
す一括モールド部８を形成する。
【００６７】すなわち、多数個取り基板７のフィルム基
板２のチップ支持面２ａ側において、図３に示す複数の
デバイス領域７ｃを一括に覆う状態でモールド樹脂を硬
化させて一括モールド部８を形成して、半導体チップ１
とワイヤ４を樹脂封止する。
【００６８】なお、前記モールド樹脂として、例えば、
エポキシ系の熱硬化性樹脂などを用いる。
【００６９】モールドの際には、まず、図３に示す多数
個取り基板７をモールド金型にセットし、前記モールド
金型のキャビティに前記モールド樹脂を供給して前記キ
ャビティ内に前記モールド樹脂を充填させる。
【００７０】その際、多数個取り基板７の各デバイス領
域７ｃの角部に設けられた貫通孔７ｅに前記モールド樹
脂が入り込み、図４に示すように貫通孔７ｅ内にも封止
部６を形成する。
【００７１】これにより、多数個取り基板７のフィルム
基板２の裏面２ｂ側においては、貫通孔７ｅに形成され
た封止部６が露出した状態となる。
【００７２】なお、貫通孔７ｅにモールド樹脂による封
止部６が形成されることにより、モールド樹脂とフィル
ム基板２との接合力を高めることができる。
【００７３】その後、図８に示すように、多数個取り基
板７の各フィルム基板２の裏面２ｂに外部端子である半
田ボール３を取り付ける。
【００７４】すなわち、図３に示す各フィルム基板２の
バンプランド７ｆに半田ボール３を、例えば、転写法な
どによって取り付ける。
【００７５】なお、半田ボール３の取り付けについて
は、一括モールド後のダイシング前に行ってもよいし、
あるいは、ダイシング後に行ってもよい。
【００７６】ダイシング前に半田ボール付けを行う手順
によれば、複数のバンプランド７ｆに対して一括して半
田ボール付けできるため、半田ボール付け工程の時間短
縮を図ることができるとともに、ダイシング前に半田ボ
ール付けを行うため、バンプランド７ｆが汚れることを
防止でき、その結果、バンプランド７ｆと半田ボール３
との接合部に異物が混入することを防止できる。
【００７７】一方、ダイシング後に半田ボール付けを行
う場合には、一括モールド後、多数個取り基板７の裏面
２ｂに、例えば、フィルムシートなどを貼り付け、バン
プランド７ｆを汚さないようにしてダイシングを行い、
その後、前記フィルムシートを剥がして前記転写法など
によって半田ボール付けを行う。
【００７８】したがって、ダイシング後に半田ボール付
けを行う手順によれば、半田ボール３が汚れないため、
半田ボール３取り付け後のボール洗浄工程を削除または
簡略化できる。
【００７９】その後、図９に示すように、ダイシング工
程において多数個取り基板７のフィルム基板２の裏面２
ｂ側を上方に向けて一括モールド部８をブレード１０に
よって切断して個片化を行う。
【００８０】なお、ダイシングの際には、図１１（ｂ),
（ｃ）に示すように、多数個取り基板７の表裏面のう
ち、一括モールド部８側からではなく、多数個取り基板
７のフィルム基板２の裏面２ｂ側から切断用のブレード
１０を進入させてダウンカット方式でデバイス領域７ｃ
（図３参照）単位に多数個取り基板７を分割する（個片
化する）ことが好ましい。
【００８１】また、ブレード１０の切断中の移動は、フ
ィルムベース基板７ｂの区画ラインであるダイシングラ
イン７ｄに沿い、かつデバイス領域７ｃの角部に設けら
れた貫通孔７ｅを通過させて行う。
【００８２】ここで、前記ダウンカット方式は、図１１
（ｂ）中、ブレード１０が上から下に向かって移動する
場合であり、ブレード１０の回転方向（Ｐ）と進入側と
進行方向（Ｑ）とが、多数個取り基板７のフィルムベー
ス基板７ｂを一括モールド部８側に押し付けるようにブ
レード１０を回転・進入・進行させて切断する方式であ
る。
【００８３】したがって、前記ダウンカット方式の反対
であるアッパーカット方式は、図１１（ｄ),（ｅ）中、
多数個取り基板７のフィルムベース基板７ｂを一括モー
ルド部８側と反対側にはね上げるようにブレード１０を
回転・進入・進行させて切断する方式である。
【００８４】なお、図１１（ａ）に示すように、フィル
ムベース基板７ｂのダイシングライン７ｄに沿って前記
ダウンカット方式で切断を行うことにより、ダイシング
時の基板剥離すなわちフィルム基板２と封止部６（一括
モールド部８）との剥離を防止できる。
【００８５】また、ブレード１０の切断中の移動を、ダ
イシングライン７ｄに沿うとともにデバイス領域７ｃの
角部に設けられた貫通孔７ｅに通過させて行うことによ
り、図４に示す給電ライン７ｇを除去できる。加えて、
図１のＣＳＰ９に示すように、フィルム基板２の角部に
円弧状の切り欠き部２ｄが形成されるとともに、ＣＳＰ
９の周縁部の角部に、フィルム基板２の切り欠き部２ｄ
と接合し、かつ封止部６と一体になった封止端部６ｂを
配置できる。
【００８６】ダイシング終了後、所定の検査を行うこと
により、図１０に示すようなＣＳＰ９の製造を完了する
ことができる。
【００８７】なお、ダイシング前に半田ボール付けを行
った場合には、ダイシング後、個片化された状態で半田
ボール３の洗浄を行う。
【００８８】本実施の形態の半導体装置（ＣＳＰ９）お
よびその製造方法によれば、以下のような作用効果が得
られる。
【００８９】すなわち、図１および図２に示すＣＳＰ９
において、フィルム基板２の周縁部の角部に切り欠き部
２ｄが形成され、この切り欠き部２ｄに封止部６の封止
端部６ｂが配置されることにより、ＣＳＰ９の角部すな
わちフィルムベース基板７ｂにおけるデバイス領域７ｃ
の角部には、封止部６の一部である封止端部６ｂが配置
されるため、ダイシング時に基板剥離が発生し易い角部
においてブレード１０がフィルムベース基板７ｂを切断
することなくモールド樹脂のみを切断することになる
（ただし、一部フレーム枠部７ａを切断する箇所もあ
る）。
【００９０】したがって、ダイシング時のフィルムベー
ス基板７ｂのデバイス領域７ｃの角部における基板剥離
すなわちモールド樹脂−薄膜配線基板間剥離の発生を無
くすことができ、その結果、ＣＳＰ９の品質の向上を図
ることができる。
【００９１】また、ＣＳＰ９の製造において、モールド
樹脂の硬化収縮に追従して変形可能な複数のフィルム基
板２を有した多数個取り基板７を用い、ダイシング時
に、この一括モールド部８側からではなく多数個取り基
板７の裏面２ｂ側から切断用のブレード１０を進入させ
てダウンカット方式のみでデバイス領域７ｃ単位に分割
することにより、フィルム基板２を封止部６に押し付け
ながら切断することになり、したがって、前記同様、ダ
イシング時のモールド樹脂−薄膜配線基板間剥離を防止
することができる。
【００９２】その結果、ＣＳＰ９の品質と歩留りの向上
を図ることができる。
【００９３】なお、本実施の形態のＣＳＰ９は、半導体
チップ１を支持する配線基板として、ポリイミドからな
るフレキシブルな薄膜配線基板であるフィルム基板２を
用いた場合であり、したがって、フィルム基板２がある
許容範囲で反ることを前提としている。
【００９４】ここで、図１３を用いて本実施の形態のＣ
ＳＰ９の反りの許容範囲について説明する。
【００９５】例えば、半田ボール３の取り付けピッチを
0.８ｍｍとし、ボール直径を0.５ｍｍとすると、図１３
に示すように、ＣＳＰ９の反りによって発生する最も高
い位置の半田ボール３と最も低い位置の半田ボール３と
の高さの差（Ｌ）の許容値すなわち反り量は、８０μｍ
程度である。反り量が８０μｍ以上になると、半田リフ
ロー工程による半導体装置の実装時に、溶融した半田が
半田ボール３から離れてしまい、実装基板１２（図２１
参照）と半導体装置との電気的な接続が確保されない実
装不良を発生させる可能性が高くなるからである。
【００９６】すなわち、本実施の形態のＣＳＰ９は、フ
ィルム基板２の反り量としては、半田ボール３の取り付
けピッチが0.８ｍｍで、ボール直径が0.５ｍｍの場合、
８０μｍ程度までを許容するものである。
【００９７】ただし、前記反り量は、半田ボール３の取
り付けピッチとボール直径との関係で、種々変わるもの
である。
【００９８】したがって、ＣＳＰ９では、フィルム基板
２が反ることが可能であり、かつモールド樹脂の硬化収
縮に追従可能であるため、内部応力によるパッケージ剥
離は発生しない。
【００９９】次に、図１２（ａ),（ｂ）に示す変形例の
フィルム基板２を用いたＣＳＰ９の製造方法について説
明する。
【０１００】図１２（ａ),（ｂ）に示す変形例は、デバ
イス領域７ｃの角部のフィルム基板２に貫通孔７ｅを有
さない場合でも、フィルム基板２の剥離を防止できる方
法を示すものである。
【０１０１】この変形例におけるフィルム基板２の剥離
防止は、図１２（ａ),（ｂ）に示すように、ブレード１
０による切断を、多数個取り基板７におけるデバイス領
域７ｃの一方の配列方向に平行な方向に切断を行う第１
の段階と、前記第１の段階終了後、前記一方の配列方向
に直角な方向に切断を行う第２の段階とに分けて切断を
行う場合に、少なくとも第２の段階の切断はダウンカッ
ト方式によって行うことを限定するものである。
【０１０２】まず、図１２（ａ）に示す切断の１段階め
では、図中、デバイス領域７ｃ（図３参照）の縦の配列
方向に平行な方向にブレード１０を往復移動させ、これ
により、ブレード１０の切断最中の移動軌跡１１（ダイ
シングルート）を多数個取り基板７のフィルムベース基
板７ｂに対して一筆書き移動とし、フィルムベース基板
７ｂに対して両方向（例えば、図中、上からと下からの
両方向）から切断するものである。
【０１０３】すなわち、図１２（ａ）に示すように、１
段階めの切断では、ダウンカット方式（Ｄ）とアッパー
カット方式（Ｕ）とを交互に行う。
【０１０４】これは、第１段階めでの切断においては、
比較的基板剥離が発生しにくいため、ダウンカット方式
（Ｄ）とアッパーカット方式（Ｕ）とを交互に行うこと
によって多数個取り基板７とブレード１０との相対的な
移動距離を短くし、ダイシングのスループットの向上を
図るものである。
【０１０５】続いて、図１２（ｂ）に示す切断の２段階
めでは、図中、デバイス領域７ｃ（図３参照）の横の配
列方向に平行な方向にブレード１０を反復移動させ、こ
れにより、ブレード１０の切断最中の移動軌跡１１（ダ
イシングルート）を多数個取り基板７のフィルムベース
基板７ｂに対して一方向移動とし、フィルムベース基板
７ｂに対して一方向（例えば、図中、右から左への一方
向）から切断するものである。
【０１０６】つまり、まず、フィルムベース基板７ｂに
対してブレード１０を右から左に移動させてダウンカッ
トを行い、その後、一度、ブレード１０をフィルムベー
ス基板７ｂから離脱させて再びフィルムベース基板７ｂ
の右側に配置して、再度、フィルムベース基板７ｂに対
してブレード１０を右から左に移動させてダウンカット
を行うものであり、このブレード１０の動作を繰り返
す。
【０１０７】この場合、図１２（ｂ）に示すように、２
段階めの切断を全てダウンカット方式（Ｄ）で行うこと
ができる。
【０１０８】これは、第１段階めのダイシングによっ
て、フィルム基板２と封止部６との界面にダメージが加
えられた状態で、第２段階めのダイシングが、第１段階
めのダイシングライン７ｄに交差して行われることによ
って、ダイシングライン７ｄの交差部分で比較的基板剥
離が発生し易くなるため、第２段階めのダイシングを全
てダウンカット方式とすることにより、フィルム基板２
の剥離の発生を防止するものである。
【０１０９】したがって、ダイシング時のフィルムベー
ス基板７ｂの切断を、図１２（ａ),（ｂ）に示すような
制御で２段階に分けることにより、ダイシングのスルー
プットを差程低下させることなく、基板剥離の発生を防
ぐことができる。
【０１１０】次に、図１４に示す変形例の多数個取り基
板７を用いた場合のＣＳＰ９の製造について説明する。
【０１１１】図１４（ａ）に示す変形例の多数個取り基
板７は、ダイシング時のダイシングライン７ｄとして、
フィルムベース基板７ｂに図１４（ｂ）に示すような切
断しろ７ｈを設けたものであり、この切断しろ７ｈの幅
すなわちダイシング幅をブレード１０の幅とほぼ同じに
するものであり、例えば、ブレード１０の幅が２００μ
ｍ（0.２ｍｍ）の場合、切断しろ７ｈの幅（ダイシング
幅）も２００μｍとするものである。
【０１１２】これにより、ダイシング時に、この切断し
ろ７ｈに沿ってブレード１０を移動してデバイス領域７
ｃ単位にフィルムベース基板７ｂを分割する。
【０１１３】なお、デバイス領域７ｃを一括してモール
ドしない従来の個別式のモールドの場合には、前記切断
しろ７ｈが、モールド金型の押さえしろとなり、前記押
さえしろは、５〜１０ｍｍであるため、その場合、フィ
ルムベース基板７ｂにおけるデバイス領域７ｃの数が４
個程度となる。
【０１１４】したがって、図１４に示すような多数個取
り基板７を用いる場合、フィルムベース基板７ｂにおけ
るデバイス領域７ｃの数を９個とすることができるた
め、ＣＳＰ９の製造効率を大幅に向上できるとともに、
基板材料費の低減化を図ることができる。
【０１１５】また、図１５（ａ）に示す変形例の多数個
取り基板７は、フィルムベース基板７ｂのデバイス領域
７ｃの周縁部のダイシングライン７ｄをその他の箇所よ
り薄くして薄肉部７ｉを形成したものであり、図１５
（ｂ）に示すように、フィルムベース基板７ｂのフィル
ム基板２の裏面２ｂ側におけるダイシングライン７ｄに
薄肉部７ｉを形成するとともに、この薄肉部７ｉを面取
り加工によってテーパ形状としたものである。
【０１１６】したがって、ダイシングの際には、この薄
肉部７ｉに沿ってブレード１０を移動させることによ
り、切断時のブレード１０によるフィルム基板２の蹴り
上げの際のフィルム基板２とブレード１０との接触面積
を減らすことができ、その結果、ダイシング時のブレー
ド１０にかかる応力を低減できる。
【０１１７】これにより、フィルム基板２の剥離応力を
減らすことができ、その結果、基板剥離を低減できる。
【０１１８】なお、ダイシングライン７ｄに沿って薄肉
部７ｉをダイシング幅より広い幅で形成しておくことに
より、ダイシング後に、ＣＳＰ９のフィルム基板２の周
縁部にはこの薄肉部７ｉが残留する。
【０１１９】これにより、ＣＳＰ９におけるその周縁部
の基板剥離を低減でき、ＣＳＰ９の信頼性を向上でき
る。
【０１２０】また、図１６に示す変形例のＣＳＰ９は、
図３に示す多数個取り基板７のフィルムベース基板７ｂ
において各デバイス領域７ｃの周縁部に設けられる貫通
孔７ｅを角部だけでなく、図１６（ｂ）に示すようにデ
バイス領域７ｃの周縁部全体に亘って複数設けた場合で
ある。
【０１２１】したがって、ダイシング時に、このダイシ
ングライン７ｄに形成された複数の貫通孔７ｅに沿って
ブレード１０を移動させてダイシングを行うことによ
り、ダイシング時のブレード１０とフィルムベース基板
７ｂとの接触面積を大幅に低減することができ、その結
果、ダイシング時の基板剥離の発生をさらに防止でき
る。
【０１２２】すなわち、図１６に示す変形例のＣＳＰ９
においては、フィルム基板２の周縁部に複数の円弧状の
切り欠き部２ｄが形成され、図１６（ａ）に示すよう
に、この複数の円弧状の切り欠き部２ｄのそれぞれに封
止部６の封止端部６ｂが配置される。
【０１２３】これにより、ＣＳＰ９の周縁部には、封止
部６の一部である封止端部６ｂが主として配置されるた
め、一括モールド後のダイシング時に、ブレード１０が
主にモールド樹脂を切断することになる。
【０１２４】したがって、ダイシング時のモールド樹脂
からなる封止部６とフィルムベース基板７ｂとの剥離、
すなわちモールド樹脂−フィルム基板２間剥離を防止す
ることができる。
【０１２５】その結果、ＣＳＰ９の品質の向上を図るこ
とができる。
【０１２６】また、図１７（ａ),（ｂ）に示す変形例の
ＣＳＰ９は、図１７（ａ) に示すように、フィルム基板
２の４つの角部に円弧状の切り欠き部２ｄが形成され、
かつこの切り欠き部２ｄに接合する封止端部６ｂが形成
されるとともに、図１８（ａ）に示すように、フィルム
基板２のチップ支持面２ａの周縁部に絶縁性の凸部２ｅ
が形成され、この凸部２ｅと封止端部６ｂとが接合して
いるものである。
【０１２７】なお、この凸部２ｅは、例えば、絶縁性の
レジスト膜などのである。
【０１２８】また、図１８（ｂ）は、図１７に示す変形
例のＣＳＰ９において、フィルム基板２のチップ支持面
２ａの周縁部に凹部２ｆが形成され、この凹部２ｆと封
止端部６ｂとが接合しているものである。
【０１２９】図１７に示す変形例のＣＳＰ９によれば、
フィルム基板２の周縁部に切り欠き部２ｄが形成され、
かつこの切り欠き部２ｄに封止部６の封止端部６ｂが配
置されるとともに、フィルム基板２の周縁部に凹部２ｆ
または凸部２ｅの少なくとも何れか一方が形成され、こ
れと封止端部６ｂとが接合していることにより、封止端
部６ｂを含む封止部６とフィルム基板２との接合力を高
めることができる。
【０１３０】さらに、凹部２ｆまたは凸部２ｅの少なく
とも一方が形成されたことにより、基板剥離が発生した
際にも、凹部２ｆまたは凸部２ｅによって応力を分散し
て緩和することができ、その結果、基板剥離の進行を抑
えることができる。
【０１３１】したがって、ダイシング時のモールド樹脂
−フィルム基板２間剥離を防止するとともに、ワイヤ４
とフィルム基板２の接続端子２ｃとの接合部へのダメー
ジを無くすことができ、その結果、ＣＳＰ９の品質向上
を図ることができる。
【０１３２】また、図１９、図２０（ａ),（ｂ）に示す
変形例のボール付け状態は、バンプランド７ｆおよびそ
れに接続するバンプ電極をデバイス領域７ｃの周辺に配
置するバンプ周辺配置タイプのＣＳＰ９である。バンプ
周辺配置タイプとすることにより、フィルム基板２およ
び実装基板１２（図２１参照）での配線の引きまわしを
容易にできる。
【０１３３】さらに、半導体チップ１とフィルム基板２
との間を、例えば、ソルダレジスト膜２ｇなどの絶縁膜
によって絶縁することにより、チップ裏面がフィルム基
板２上の配線と接触することを防げる。
【０１３４】また、図２１は、本発明の実施の形態の半
導体装置（ＣＳＰ９）を、実装基板上に実装した形態を
示すである。実装工程としては、実装用のランド１２ａ
を有する実装基板１２を準備する工程と、ランド１２ａ
上に半田ペーストを塗布する工程と、半田ボール３（図
１参照）が前記半田ペーストを介してランド１２ａ上に
配置するようにＣＳＰ９を配置する工程と、リフロー炉
に入れて半田ボール３および前記半田ペーストをリフロ
ーし、ＣＳＰ９と実装基板１２上のランド１２ａとを電
気的に接続する工程とを有する。
【０１３５】なお、実装基板１２を構成する絶縁物とし
て、ガラス入りエポキシ樹脂など、半導体チップ１と比
較して熱膨張係数が非常に大きなものを使用する場合に
は、フィルム基板２としてエポキシ樹脂などフレキシブ
ル性を持つものを使用することにより、半導体チップ１
と実装基板１２との熱膨張係数の差によって生じる応力
を緩和することができ、前記応力による半田フィレット
１３の破断などの不良の発生を防ぐことができる。
【０１３６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１３７】例えば、前記実施の形態では、フィルムベ
ース基板７ｂに設けられた複数の貫通孔７ｅが円形の場
合を説明したが、前記貫通孔７ｅは、円形に限らず四角
形などの他の多角形などであってもよい。
【０１３８】また、前記実施の形態では、フィルムベー
ス基板７ｂが、ポリイミドなどの薄膜の配線基板からな
る場合を説明したが、フィルムベース基板７ｂは、フレ
キシブル性を有した薄膜の配線基板であれば、ポリイミ
ド以外の他の材質のものであってもよい。
【０１３９】さらに、前記実施の形態では、ダイシング
時に、ダウンカット方式とアッパーカット方式とを組み
合わせて行う場合について説明したが、ダイシングは、
全てダウンカット方式で行ってもよい。
【０１４０】また、前記実施の形態では、半導体装置が
ＣＳＰ９の場合について説明したが、前記半導体装置
は、複数の薄膜配線基板を有する多数個取り基板７を用
いて一括モールド後に、ダイシングされて個片化される
タイプの半導体装置であれば、ＣＳＰ９以外のＢＧＡな
どの他の半導体装置であってもよい。
【０１４１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１４２】（１）．半導体装置において薄膜配線基板
の周縁部に切り欠き部が形成され、この切り欠き部に封
止部の封止端部が配置されることにより、一括モールド
後のダイシング時に、ブレードが主にモールド樹脂を切
断することになる。したがって、ダイシング時のモール
ド樹脂−薄膜配線基板間剥離を防止することができ、半
導体装置の品質向上を図ることができる。
【０１４３】（２）．薄膜配線基板の角部に切り欠き部
が形成され、この切り欠き部に封止部の封止端部が配置
されることにより、ダイシング時に基板剥離が発生し易
い角部においてブレードがモールド樹脂のみを切断する
ことになる。したがって、ダイシング時の角部における
モールド樹脂−薄膜配線基板間剥離の発生を無くすこと
ができ、その結果、半導体装置の品質向上を図ることが
できる。
【０１４４】（３）．半導体装置の製造において、モー
ルド樹脂の硬化収縮に追従して変形可能な複数の薄膜配
線基板を有した多数個取り基板を用い、ダイシング時に
ダウンカット方式でデバイス領域単位に分割することに
より、ダイシング時のモールド樹脂−薄膜配線基板間剥
離を防止することができる。その結果、半導体装置の品
質向上を図ることができる。
【０１４５】（４）．半導体装置において薄膜配線基板
の周縁部に切り欠き部が形成され、かつこの切り欠き部
に封止部の封止端部が配置されるとともに、薄膜配線基
板の周縁部に凹部または凸部の少なくとも一方が形成さ
れてこれと封止端部とが接合していることにより、封止
端部と薄膜配線基板の接合力を高めることができ、かつ
基板剥離が発生した際に前記凹部または凸部によって応
力を分散することができる。これにより、基板剥離の進
行を抑えることができる。したがって、ワイヤと薄膜配
線基板の電極との接合部へのダメージを無くすことがで
き、その結果、半導体装置の品質向上を図ることができ
る。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装
置（ＣＳＰ）の構造の一例を示す図であり、（ａ）は側
面図、（ｂ）は底面図である。
【図２】図１（ｂ）のＡ−Ａ線に沿う断面の構造を示す
断面図である。
【図３】図１に示すＣＳＰの製造に用いられる多数個取
り基板の構造の一例を示す拡大部分平面図である。
【図４】（ａ),（ｂ）は図３のＢ部に示す給電ラインの
樹脂封止後の構造を示す拡大部分平面図であり、（ａ）
は本実施の形態の給電ラインの図、（ｂ）は変形例の給
電ラインの図である。
【図５】本発明の実施の形態の半導体装置（ＣＳＰ）の
製造方法におけるダイボンディング状態の一例を示す断
面図である。
【図６】本発明の実施の形態の半導体装置（ＣＳＰ）の
製造方法におけるワイヤボンディング状態の一例を示す
断面図である。
【図７】本発明の実施の形態の半導体装置（ＣＳＰ）の
製造方法における一括モールド状態の一例を示す断面図
である。
【図８】本発明の実施の形態の半導体装置（ＣＳＰ）の
製造方法におけるボール付け状態の一例を示す断面図で
ある。
【図９】本発明の実施の形態の半導体装置（ＣＳＰ）の
製造方法におけるダイシング状態の一例を示す断面図で
ある。
【図１０】図９に示すダイシングによって個片化された
ＣＳＰの構造の一例を示す側面図である。
【図１１】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の
実施の形態の半導体装置（ＣＳＰ）の製造方法における
ダイシング方法の一例を示す図であり、（ａ）は多数個
取り基板におけるダイシングラインを示す部分平面図、
（ｂ）はダウンカット方式を示す図、（ｃ）は（ｂ）の
Ｃ部を示す拡大部分側面図、（ｄ）はアッパーカット方
式を示す図、（ｅ）は（ｄ）のＣ部を示す拡大部分側面
図である。
【図１２】（ａ),（ｂ) は図１１に示すダイシングにお
けるブレードの移動軌跡の一例を示す図であり、（ａ）
は１段階めを示す部分平面図、（ｂ）は２段階めを示す
部分平面図である。
【図１３】図１に示すＣＳＰの反り許容範囲の一例を示
す側面図である。
【図１４】（ａ) は本発明の実施の形態の半導体装置
（ＣＳＰ）の製造方法に用いられる多数個取り基板の変
形例の構造を示す部分平面図、（ｂ）は（ａ）のＤ部を
示す拡大部分平面図である。
【図１５】（ａ) は本発明の実施の形態の半導体装置
（ＣＳＰ）の製造方法に用いられる多数個取り基板の変
形例の構造を示す部分平面図、（ｂ）は（ａ）のＥ−Ｅ
線に沿う拡大断面図である。
【図１６】（ａ),（ｂ）は本発明の実施の形態の半導体
装置（ＣＳＰ）の変形例のＣＳＰの構造を示す図であ
り、（ａ）は側面図、（ｂ）は底面図である。
【図１７】（ａ),（ｂ）は本発明の実施の形態の半導体
装置（ＣＳＰ）の変形例のＣＳＰの構造を示す図であ
り、（ａ）は底面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う
断面図である。
【図１８】（ａ),（ｂ）は図１７（ｂ）に示すＧ部の構
造を示す拡大部分断面図であり、（ａ）は凸部の構造を
示す図、（ｂ）は凹部の構造を示す図である。
【図１９】ボール付け状態の変形例を示す平面図であ
る。
【図２０】（ａ),（ｂ）は図１９に示すボール付け状態
の変形例を示す図であり、（ａ）は図１９のＡ−Ａ線に
沿う断面図、（ｂ）は図１９のＢ−Ｂ線に沿う断面図で
ある。
【図２１】本発明の実施の形態の半導体装置（ＣＳＰ）
を実装基板上に実装した側面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 主面 １ｃ 裏面 ２ フィルム基板（薄膜配線基板） ２ａ チップ支持面 ２ｂ 裏面（反対側の面） ２ｃ 接続端子（電極） ２ｄ 切り欠き部 ２ｅ 凸部 ２ｆ 凹部 ２ｇ ソルダレジスト膜 ３ 半田ボール（バンプ電極） ４ ワイヤ（導通部材） ５ ダイボンド材 ６ 封止部 ６ａ 封止本体部 ６ｂ 封止端部 ７ 多数個取り基板 ７ａ フレーム枠部 ７ｂ フィルムベース基板 ７ｃ デバイス領域 ７ｄ ダイシングライン（区画ライン） ７ｅ 貫通孔 ７ｆ バンプランド ７ｇ 給電ライン ７ｈ 切断しろ ７ｉ 薄肉部 ７ｊ 電解メッキ給電用電極 ８ 一括モールド部 ９ ＣＳＰ（半導体装置） １０ ブレード １１ 移動軌跡 １２ 実装基板 １２ａ ランド １３ 半田フィレット

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップを支持し、周縁部に切り欠き部が形成さ
    れ、モールド樹脂の硬化収縮に追従して変形可能な薄膜
    配線基板と、 前記半導体チップの表面電極と前記薄膜配線基板とを接
    続する導通部材と、 前記モールド樹脂からなるとともに前記半導体チップお
    よび前記導通部材を樹脂封止し、前記薄膜配線基板のチ
    ップ支持面に形成される封止本体部と前記薄膜配線基板
    の前記切り欠き部に配置される封止端部とを有する封止
    部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられた外部端子である複数のバンプ電極とを有する
    ことを特徴とする半導体装置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを支持し、角部に切り欠き部が形成され、
    モールド樹脂の硬化収縮に追従して変形可能な薄膜配線
    基板と、 前記半導体チップの表面電極と前記薄膜配線基板とを接
    続する導通部材と、 前記モールド樹脂からなるとともに前記半導体チップお
    よび前記導通部材を樹脂封止し、前記薄膜配線基板のチ
    ップ支持面に形成される封止本体部と前記薄膜配線基板
    の前記切り欠き部に配置される封止端部とを有する封止
    部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられた外部端子である複数のバンプ電極とを有する
    ことを特徴とする半導体装置。
  3. 【請求項３】 樹脂封止形の半導体装置であって、 半導体チップを支持し、周縁部に厚さの薄い薄肉部が形
    成され、モールド樹脂の硬化収縮に追従して変形可能な
    薄膜配線基板と、 前記半導体チップの表面電極と前記薄膜配線基板とを接
    続する導通部材と、 前記モールド樹脂からなるとともに前記半導体チップお
    よび前記導通部材を樹脂封止し、前記薄膜配線基板のチ
    ップ支持面に形成される封止本体部と前記薄膜配線基板
    の前記薄肉部に接合する封止端部とを有する封止部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられた外部端子である複数のバンプ電極とを有する
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記薄膜配線基板の前記チップ支持面の周縁
    部に凸部が形成され、前記凸部と前記封止端部とが接合
    していることを特徴とする半導体装置。
  5. 【請求項５】 請求項１，２または３記載の半導体装置
    であって、前記薄膜配線基板の前記チップ支持面の周縁
    部に凹部が形成され、前記凹部と前記封止端部とが接合
    していることを特徴とする半導体装置。
  6. 【請求項６】 樹脂封止形の半導体装置であって、 半導体チップを支持し、周縁部に切り欠き部と厚さの薄
    い薄肉部とが形成され、モールド樹脂の硬化収縮に追従
    して変形可能な薄膜配線基板と、 前記半導体チップの表面電極と前記薄膜配線基板とを接
    続する導通部材と、 前記モールド樹脂からなるとともに前記半導体チップお
    よび前記導通部材を樹脂封止し、前記薄膜配線基板のチ
    ップ支持面に形成される封止本体部と前記薄膜配線基板
    の前記切り欠き部および前記薄肉部に配置される封止端
    部とを有する封止部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられた外部端子である複数のバンプ電極とを有する
    ことを特徴とする半導体装置。
  7. 【請求項７】 樹脂封止形の半導体装置であって、 半導体チップを支持し、角部に切り欠き部と周縁部に厚
    さの薄い薄肉部とが形成され、モールド樹脂の硬化収縮
    に追従して変形可能な薄膜配線基板と、 前記半導体チップの表面電極と前記薄膜配線基板とを接
    続する導通部材と、 前記モールド樹脂からなるとともに前記半導体チップお
    よび前記導通部材を樹脂封止し、前記薄膜配線基板のチ
    ップ支持面に形成される封止本体部と前記薄膜配線基板
    の前記切り欠き部および前記薄肉部に配置される封止端
    部とを有する封止部と、 前記チップ支持基板の前記チップ支持面と反対側の面に
    設けられた外部端子である複数のバンプ電極とを有する
    ことを特徴とする半導体装置。
  8. 【請求項８】 請求項６または７記載の半導体装置であ
    って、前記薄膜配線基板の前記チップ支持面の周縁部に
    凸部が形成され、前記凸部と前記封止端部とが接合して
    いることを特徴とする半導体装置。
  9. 【請求項９】 請求項６または７記載の半導体装置であ
    って、前記薄膜配線基板の前記チップ支持面の周縁部に
    凹部が形成され、前記凹部と前記封止端部とが接合して
    いることを特徴とする半導体装置。
  10. 【請求項１０】 請求項６または７記載の半導体装置で
    あって、前記薄膜配線基板の前記チップ支持面の周縁部
    に凹凸部が形成され、前記凹凸部と前記封止端部とが接
    合していることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１乃至１０の何れか１項に記載
    の半導体装置であって、前記薄膜配線基板が、ポリイミ
    ドからなるフィルム基板であることを特徴とする半導体
    装置。
  12. 【請求項１２】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画形成された複数の
    デバイス領域を有する薄膜配線基板を準備する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で前記半導体チップおよび前
    記導通部材を樹脂封止して封止部を形成する工程と、 薄膜配線基板側から切断用のブレードを進入させてダウ
    ンカット方式でデバイス領域単位に前記薄膜配線基板を
    分割する工程とを有することを特徴とする半導体装置の
    製造方法。
  13. 【請求項１３】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画形成された複数の
    デバイス領域を有する薄膜配線基板を準備する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で前記半導体チップおよび前
    記導通部材を樹脂封止して封止部を形成する工程と、 前記薄膜配線基板における前記デバイス領域の一方の配
    列方向に平行な方向とこれに直角な方向とで切断用のブ
    レードの進行方向を２段階に分けて前記ブレードによっ
    てデバイス領域単位に前記薄膜配線基板を分割する工程
    とを有することを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法であって、前記ブレードによって前記薄膜配線基板を
    分割する際に、ダウンカット方式とアッパーカット方式
    とを組み合わせて分割することを特徴とする半導体装置
    の製造方法。
  15. 【請求項１５】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画形成された複数の
    デバイス領域を有する薄膜配線基板を準備する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で前記半導体チップおよび前
    記導通部材を樹脂封止して封止部を形成する工程と、 前記薄膜配線基板における前記デバイス領域の一方の配
    列方向に平行な方向とこれに直角な方向とで切断用のブ
    レードの進行方向を２段階に分けて前記ブレードによっ
    てデバイス領域単位に前記薄膜配線基板を分割する工程
    とを有し、 前記２段階に分けた分割において、１段階めをダウンカ
    ット方式とアッパーカット方式とを交互に組み合わせて
    行い、２段階めをダウンカット方式のみで行うことを特
    徴とする半導体装置の製造方法。
  16. 【請求項１６】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画ラインによって区
    画されるとともに前記区画ラインが切断しろとして形成
    された複数のデバイス領域を有する薄膜配線基板を準備
    する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で前記半導体チップおよび前
    記導通部材を樹脂封止して封止部を形成する工程と、 薄膜配線基板側から切断用のブレードを進入させて前記
    切断しろに沿って前記ブレードを移動してデバイス領域
    単位に前記薄膜配線基板を分割する工程とを有すること
    を特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法であって、前記切断しろの幅が、前記ブレードの幅と
    同じに形成された前記薄膜配線基板を用いることを特徴
    とする半導体装置の製造方法。
  18. 【請求項１８】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画ラインによって区
    画されるとともに前記区画ラインに複数の貫通孔が形成
    された複数のデバイス領域を有する薄膜配線基板を準備
    する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で、かつ前記薄膜配線基板の
    前記貫通孔に前記モールド樹脂を入り込ませて前記半導
    体チップおよび前記導通部材を樹脂封止する工程と、 薄膜配線基板側から切断用のブレードを進入させて前記
    区画ラインの前記貫通孔に沿って前記ブレードにより切
    断してデバイス領域単位に前記薄膜配線基板を分割する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画ラインによって区
    画されるとともに前記区画ラインの角部に貫通孔が形成
    された複数のデバイス領域を有する薄膜配線基板を準備
    する工程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で、かつ前記薄膜配線基板の
    前記貫通孔に前記モールド樹脂を入り込ませて前記半導
    体チップおよび前記導通部材を樹脂封止する工程と、 薄膜配線基板側から切断用のブレードを進入させて前記
    区画ラインの前記貫通孔に沿って前記ブレードにより切
    断してデバイス領域単位に前記薄膜配線基板を分割する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  20. 【請求項２０】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画ラインによって区
    画されるとともに前記区画ラインに薄肉部が形成された
    複数のデバイス領域を有する薄膜配線基板を準備する工
    程と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で、かつ前記薄膜配線基板の
    前記薄肉部に前記モールド樹脂を配置して前記半導体チ
    ップおよび前記導通部材を樹脂封止する工程と、 薄膜配線基板側から切断用のブレードを進入させて前記
    区画ラインの前記薄肉部に沿って前記ブレードにより切
    断してデバイス領域単位に前記薄膜配線基板を分割する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  21. 【請求項２１】 モールド樹脂の硬化収縮に追従して変
    形可能な薄膜配線基板であって、区画ラインによって区
    画されるとともに前記区画ラインが切断しろとして形成
    され、前記区画ラインの角部に貫通孔が形成された複数
    のデバイス領域を有する薄膜配線基板を準備する工程
    と、 それぞれの前記デバイス領域に半導体チップを搭載する
    工程と、 前記半導体チップの表面電極とこれに対応する前記デバ
    イス領域の電極とを導通部材によって接続する工程と、 前記薄膜配線基板のチップ支持面側において複数のデバ
    イス領域を一括に覆う状態で、かつ前記薄膜配線基板の
    前記貫通孔に前記モールド樹脂を入り込ませて前記半導
    体チップおよび前記導通部材を樹脂封止する工程と、 薄膜配線基板側から切断用のブレードを進入させて前記
    切断しろおよび前記貫通孔に沿って前記ブレードにより
    切断してデバイス領域単位に前記薄膜配線基板を分割す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法であって、前記ブレードによってデバイス領域単位に
    前記薄膜配線基板を分割する際に、前記薄膜配線基板に
    おける前記デバイス領域の一方の配列方向に平行な方向
    とこれに直角な方向とで前記ブレードの進行方向を２段
    階に分け、前記２段階のうち、１段階めをダウンカット
    方式とアッパーカット方式とを交互に組み合わせて行
    い、２段階めをダウンカット方式のみで行うことを特徴
    とする半導体装置の製造方法。
  23. 【請求項２３】 請求項１２乃至２２の何れか１項に記
    載の半導体装置の製造方法であって、ポリイミドのフィ
    ルム基板からなる前記薄膜配線基板を用いることを特徴
    とする半導体装置の製造方法。
  24. 【請求項２４】 モールド樹脂の硬化収縮に追従して変
    形可能なフィルム基板と、 前記フィルム基板の第１の面上に搭載された半導体チッ
    プと、 前記フィルム基板の第１の面と対向する第２の面上に露
    出しており、前記半導体チップと電気的に接続する外部
    端子と、 前記フィルム基板の各々の角部に形成された切り欠き部
    と、 前記半導体チップを封止しており、前記切り欠き部を通
    して前記フィルム基板の第２の面上に露出するモールド
    樹脂とを有することを特徴とする半導体装置。
  25. 【請求項２５】 樹脂封止形の半導体装置の製造方法で
    あって、 (a) モールド樹脂の硬化収縮に応じて変形可能なフィル
    ムと、前記フィルム上に形成された配線と、複数のデバ
    イス領域と、前記複数のデバイス領域の各々の角部に位
    置する前記フィルムに形成された貫通孔とを有するフィ
    ルム基板を準備する工程と、 (b) 前記フィルム基板の各々のデバイス領域上に半導体
    チップを搭載し、前記半導体チップと前記フィルム基板
    とを電気的に接続する工程と、 (c) 前記複数の半導体チップおよび前記貫通孔の内部を
    樹脂によって封止する工程と、 (d) 切断用のブレードによって、半導体装置を個片化す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
JP2000306048A 2000-10-05 2000-10-05 半導体装置およびその製造方法 Withdrawn JP2002118201A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000306048A JP2002118201A (ja) 2000-10-05 2000-10-05 半導体装置およびその製造方法
US09/961,368 US6649448B2 (en) 2000-10-05 2001-09-25 Method of manufacturing a semiconductor device having flexible wiring substrate
KR1020010061144A KR20020027233A (ko) 2000-10-05 2001-10-04 반도체 장치 및 그의 제조 방법
TW090124513A TW543161B (en) 2000-10-05 2001-10-04 Semiconductor device and method of manufacturing the same
US10/653,894 US6902955B2 (en) 2000-10-05 2003-09-04 Method of manufacturing a semiconductor device having a flexible wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000306048A JP2002118201A (ja) 2000-10-05 2000-10-05 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004009128A Division JP2004158871A (ja) 2004-01-16 2004-01-16 半導体装置およびその製造方法
JP2004220567A Division JP2004336075A (ja) 2004-07-28 2004-07-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002118201A true JP2002118201A (ja) 2002-04-19
JP2002118201A5 JP2002118201A5 (ja) 2004-12-24

Family

ID=18786803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000306048A Withdrawn JP2002118201A (ja) 2000-10-05 2000-10-05 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6649448B2 (ja)
JP (1) JP2002118201A (ja)
KR (1) KR20020027233A (ja)
TW (1) TW543161B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
JP2007329445A (ja) * 2006-05-11 2007-12-20 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびそのための配線基板
JP2015070146A (ja) * 2013-09-30 2015-04-13 力成科技股▲分▼有限公司 半導体装置
JP2016034092A (ja) * 2014-07-31 2016-03-10 京セラクリスタルデバイス株式会社 電子デバイスの製造方法及び電子デバイス

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2004010603A (ja) * 2002-06-11 2004-01-15 Nippon Shokubai Co Ltd ヒドロキシアルキル（メタ）アクリレートおよびその製造方法
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
TW587325B (en) * 2003-03-05 2004-05-11 Advanced Semiconductor Eng Semiconductor chip package and method for manufacturing the same
US8970049B2 (en) * 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP2005236176A (ja) * 2004-02-23 2005-09-02 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
DE102004014438A1 (de) * 2004-03-24 2005-11-03 Siemens Ag Leiterplattennutzen mit einer Vielzahl an Schaltungsträgern, Schaltungsträger und Verfahren zum Vereinzeln von Schaltungsträgern aus einem Leiterplattennutzen
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP2006108343A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置及びその製造方法
TWI423401B (zh) 2005-03-31 2014-01-11 史達特司奇帕克有限公司 在上側及下側具有暴露基底表面之半導體推疊封裝組件
WO2006118720A2 (en) 2005-03-31 2006-11-09 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4871280B2 (ja) 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
DE102005051036A1 (de) * 2005-10-25 2007-04-26 Infineon Technologies Ag Verfahren zum Aufbau eines integrierten Bausteins sowie integrierter Baustein
JP4722690B2 (ja) * 2005-12-12 2011-07-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
JP4508253B2 (ja) * 2008-03-13 2010-07-21 国立大学法人 東京大学 ３次元構造体およびその製造方法
JP5437111B2 (ja) * 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
DE102012201449B4 (de) * 2012-02-01 2019-06-06 Osram Gmbh Flexibles LED-Modul und Verfahren zu dessen Fertigung
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
JP5960532B2 (ja) * 2012-07-25 2016-08-02 株式会社ディスコ パッケージ基板の加工方法
EP2757583A1 (en) * 2013-01-17 2014-07-23 Funai Electric Co., Ltd. Chip on film, and method of manufacture thereof
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN108141201B (zh) * 2015-10-09 2021-03-26 Med-El电气医疗器械有限公司 使用活动轮廓模型用于听力植入物声音编码的谐波频率估计
TWI576022B (zh) * 2016-05-16 2017-03-21 中華精測科技股份有限公司 支撐結構與其製造方法
US11596056B2 (en) 2018-10-02 2023-02-28 Skyworks Solutions, Inc. Methods and devices related to reduced packaging substrate deformation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667934A (en) * 1979-11-07 1981-06-08 Nec Corp Dicing system of semiconductor wafer
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
JPH091812A (ja) 1995-06-21 1997-01-07 Canon Inc 液体噴射記録ヘッドの製造方法および製造装置
JPH09205071A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd ダイシング方法および装置
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP3092575B2 (ja) 1998-01-20 2000-09-25 日本電気株式会社 樹脂封止型半導体装置
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
JP2000012745A (ja) 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
JP2000124163A (ja) 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039267A (ja) * 2003-07-16 2005-02-10 Samsung Electronics Co Ltd チップスケールパッケージ製造のための薄型印刷回路基板
JP2007329445A (ja) * 2006-05-11 2007-12-20 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびそのための配線基板
JP2015070146A (ja) * 2013-09-30 2015-04-13 力成科技股▲分▼有限公司 半導体装置
JP2016034092A (ja) * 2014-07-31 2016-03-10 京セラクリスタルデバイス株式会社 電子デバイスの製造方法及び電子デバイス

Also Published As

Publication number Publication date
US20040043537A1 (en) 2004-03-04
US6902955B2 (en) 2005-06-07
US20020041025A1 (en) 2002-04-11
KR20020027233A (ko) 2002-04-13
TW543161B (en) 2003-07-21
US6649448B2 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
JP2002118201A (ja) 半導体装置およびその製造方法
JP5425584B2 (ja) 半導体装置の製造方法
JP3892259B2 (ja) 半導体装置の製造方法
JP3339838B2 (ja) 半導体装置およびその製造方法
US7160755B2 (en) Method of forming a substrateless semiconductor package
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP5667381B2 (ja) 半導体装置及びその製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP2001267470A (ja) 半導体装置およびその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2907195B2 (ja) 半導体装置の製造方法
JP2004158871A (ja) 半導体装置およびその製造方法
JP2000114427A (ja) 半導体装置およびその製造方法
JP2004336075A (ja) 半導体装置の製造方法
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP4453009B2 (ja) 半導体装置及びその製造方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JP2007142128A (ja) 半導体装置およびその製造方法
JP2000114429A (ja) 半導体装置およびその製造方法
JP2002093828A (ja) 半導体装置の製造方法
JP2003124395A (ja) 半導体装置およびその製造方法
JP2010187037A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040116

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040729