[go: up one dir, main page]

JP2002118193A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2002118193A
JP2002118193A JP2000308621A JP2000308621A JP2002118193A JP 2002118193 A JP2002118193 A JP 2002118193A JP 2000308621 A JP2000308621 A JP 2000308621A JP 2000308621 A JP2000308621 A JP 2000308621A JP 2002118193 A JP2002118193 A JP 2002118193A
Authority
JP
Japan
Prior art keywords
bonding
glass plate
substrate
adhesive resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000308621A
Other languages
Japanese (ja)
Other versions
JP4475788B2 (en
Inventor
Haruo Hyodo
治雄 兵藤
Shigeo Kimura
茂夫 木村
Yasuhiro Takano
靖弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000308621A priority Critical patent/JP4475788B2/en
Publication of JP2002118193A publication Critical patent/JP2002118193A/en
Application granted granted Critical
Publication of JP4475788B2 publication Critical patent/JP4475788B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/0198
    • H10W72/536
    • H10W72/5363
    • H10W72/5522
    • H10W72/884
    • H10W90/734
    • H10W90/754
    • H10W90/756

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 本発明は特に高周波用途の半導体素子を気密
中空パッケージに収納する半導体装置の製造方法におい
て、気密中空パッケージの蓋体としてガラス板を用いた
半導体装置の製造方法に関する。 【解決手段】 本発明では、第1主面22aにはアイラ
ンド部26が形成され半導体チップ29等が固着され
る。半導体チップ29等は、柱状部23および透明なガ
ラス板36により中空密閉される。そして、柱状部23
とガラス板36とは、遮光性接着樹脂で接着されるが、
この接着工程において、減圧下で接着樹脂が高温状態で
行うことにより、接着部における接着不良を低減するこ
とができ、半導体装置の品質向上を達成することができ
る半導体装置の製造方法を提供する。
(57) Abstract: The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element for high frequency use is housed in a hermetically sealed hollow package, and particularly to a method for manufacturing a semiconductor device using a glass plate as a lid of the hermetically sealed hollow package. . According to the present invention, an island portion is formed on a first main surface, and a semiconductor chip and the like are fixed to the island portion. The semiconductor chip 29 and the like are hollowly sealed by the columnar portion 23 and the transparent glass plate 36. And the columnar part 23
And the glass plate 36 are bonded with a light-blocking adhesive resin,
In this bonding step, by performing the bonding resin in a high temperature state under reduced pressure, it is possible to reduce the bonding failure at the bonding portion and to provide a method of manufacturing a semiconductor device capable of improving the quality of the semiconductor device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は特に高周波用途の半
導体素子および過電流保護機能を気密中空パッケージに
収納した半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for high frequency use and a method for manufacturing a semiconductor device in which an overcurrent protection function is housed in an airtight hollow package.

【0002】[0002]

【従来の技術】図9に従来の中空パッケージを用いた半
導体装置の一例を示した。この電子部品は、セラミック
などからなるベース基板1、外部接続用のリード2、同
じくセラミック等からなるキャップ3からなり、リード
2の素子搭載部4表面に半導体チップ5を固着し、半導
体チップ5とリード2とをボンディングワイヤ6で接続
し、半導体チップ5をキャップ3が構成する気密空間7
内部に封止したものである(例えば、特開平10−17
3117号)。
2. Description of the Related Art FIG. 9 shows an example of a conventional semiconductor device using a hollow package. This electronic component includes a base substrate 1 made of ceramic or the like, leads 2 for external connection, and a cap 3 also made of ceramic or the like. A semiconductor chip 5 is fixed to the surface of the element mounting portion 4 of the lead 2. The leads 2 are connected by bonding wires 6, and the semiconductor chip 5 is sealed by an airtight space 7 formed by the cap 3.
It is sealed inside (for example, see JP-A-10-17).
No. 3117).

【0003】斯かる部品を製造するときは、リード2を
リードフレームの状態で供給し、該リードフレームに対
して半導体チップ5をダイボンド、ワイヤボンドし、そ
してリードフレーム下面にベース基板1を貼り付け、そ
してリード2を挟むようにしてキャップ3をベース基板
1に貼り付け、そしてリード2を切断、整形するという
工程を経る。
When manufacturing such components, the leads 2 are supplied in the form of a lead frame, the semiconductor chip 5 is die-bonded and wire-bonded to the lead frame, and the base substrate 1 is attached to the lower surface of the lead frame. Then, the cap 3 is attached to the base substrate 1 so as to sandwich the lead 2, and the lead 2 is cut and shaped.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、リードフレームに対してベ
ース基板1とキャップ3を素子毎に貼り付けるという工
程において、気密空間7内部の空気が膨張し接着樹脂が
この空気の膨張により弾かれてしまい、接着部が接着不
良を起こしてしまうという課題があった。
However, in the conventional method of manufacturing a semiconductor device, the air inside the hermetic space 7 expands in the step of attaching the base substrate 1 and the cap 3 to the lead frame for each element. There has been a problem that the adhesive resin is repelled by the expansion of the air, and the adhesive portion causes poor adhesion.

【0005】更に、半導体チップ5をセラミック等から
なるキャップ3が構成する気密空間7内部に封止してい
たため、接着部の状態を外観検査において確認すること
ができず、接着不良を起こした半導体装置を取り除くこ
とが困難であるという課題があった。
Further, since the semiconductor chip 5 is sealed in the hermetically sealed space 7 formed by the cap 3 made of ceramic or the like, the state of the bonded portion cannot be confirmed by an external inspection, and the semiconductor having a defective bonding has not been confirmed. There was a problem that it was difficult to remove the device.

【0006】[0006]

【課題を解決するための手段】上記した各事情に鑑みて
成されたものであり、本発明の半導体装置の製造方法
は、表面に多数個の搭載部を形成した導電パターンを設
け、裏面に外部接続端子を設けた支持基板を準備する工
程と、前記各搭載部に回路素子を固着する工程と、前記
回路素子を覆い前記支持基板との間に前記各搭載部毎に
気密中空部を形成するガラス板の接着面全面に接着樹脂
を塗布する工程と、前記ガラス板と前記支持基板とを減
圧下で接着し、前記各搭載部毎に気密中空部を形成する
工程と、前記支持基板と前記ガラス板との接着部をダイ
シングして前記各掲載部毎に分離する工程とを有するこ
とを特徴とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a method of manufacturing a semiconductor device according to the present invention is to provide a conductive pattern having a large number of mounting portions formed on a front surface and a rear surface provided with a conductive pattern. A step of preparing a support substrate provided with external connection terminals; a step of fixing circuit elements to the respective mounting portions; and forming an airtight hollow portion for each of the mounting portions between the support substrate and the circuit element. Applying an adhesive resin to the entire adhesive surface of the glass plate to be bonded, bonding the glass plate and the support substrate under reduced pressure, and forming an airtight hollow portion for each of the mounting portions; and Dicing the bonded portion with the glass plate to separate each of the printed portions.

【0007】本発明の半導体装置の製造方法は、好適に
は、前記ガラス板と前記支持基板とを接着する工程にお
いて、減圧下で接着を行うため前記気密中空部内の空気
が膨張することなく接着工程することができるので、接
着部における接着不良を低減することができ製品の品質
を向上させる工程である。
Preferably, in the method of manufacturing a semiconductor device according to the present invention, in the step of bonding the glass plate and the support substrate, the bonding is performed under reduced pressure, so that the air in the hermetic hollow portion does not expand without expanding. Since the process can be performed, it is a process for reducing the bonding failure at the bonding portion and improving the quality of the product.

【0008】上記した課題を解決するために、本発明の
半導体装置の製造方法は、表面に多数個の搭載部を形成
した導電パターンを設け、裏面に外部接続端子を設けた
支持基板を準備する工程と、前記各搭載部に回路素子を
固着する工程と、前記回路素子を覆い前記支持基板との
間に前記各搭載部毎に気密中空部を形成するガラス板の
接着面全面に接着樹脂を塗布する工程と、前記ガラス板
と前記支持基板とを加熱雰囲気中で接着し、前記各搭載
部毎に気密中空部を形成する工程と、前記支持基板と前
記ガラス板との接着部をダイシングして前記各掲載部毎
に分離する工程とを有することを特徴とする。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention provides a support substrate provided with a conductive pattern having a large number of mounting portions formed on a front surface and external connection terminals provided on a back surface. A step of fixing a circuit element to each of the mounting portions, and an adhesive resin covering the entire surface of the glass plate forming an airtight hollow portion for each of the mounting portions between the circuit element and the support substrate. Applying, bonding the glass plate and the support substrate in a heating atmosphere, forming an airtight hollow portion for each mounting portion, and dicing the bonded portion between the support substrate and the glass plate. And separating the respective publication sections.

【0009】本発明の半導体装置の製造方法は、好適に
は、前記ガラス板と前記支持基板とを接着する工程にお
いて、前記ガラス板の接着面全面に塗布される前記接着
樹脂を高温状態に維持したまま前記支持基板に接着する
ことで、前記接着樹脂が加熱により1度軟化してから硬
化するため強度ある接着が可能となるため、製品の信頼
性を向上させる製造工程であることを特徴とする。
Preferably, in the method of manufacturing a semiconductor device according to the present invention, in the step of bonding the glass plate and the support substrate, the adhesive resin applied to the entire bonding surface of the glass plate is maintained at a high temperature. By bonding to the support substrate while being bonded, the bonding resin is softened once by heating and then hardened, so that a strong bonding is possible, and thus the manufacturing process is to improve the reliability of the product. I do.

【0010】[0010]

【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0011】図1は、本発明の半導体装置の1実施例を
示す(A)断面図、(B)平面図である。大判基板21
から分離された基板21aは、セラミックやガラスエポ
キシ等の絶縁材料からなり100〜300μmの板厚
と、平面視で(図1(B)のように観測して)長辺×短
辺が2.5mm×1.9mm程度の矩形形状を有してい
る。基板21aは更に、表面側に第1主面22aを、裏
面側に第2主面22bを各々具備し、これらの表面は互
いに平行に延在する。柱状部23は基板21aの外周近
傍を高さ0.4mm、幅が0.5mm程度で取り囲むよ
うに設けられた環状の柱状部であり、柱状部23によっ
て基板21aの中央部分を凹ませた凹部24を形成して
いる。基板21aと柱状部23とは、各々別個に形成さ
れた部材を接着剤37で固着したものである。尚、基板
21aと柱状部23とがあらかじめ一体化したものであ
っても良い。
FIGS. 1A and 1B are a sectional view and a plan view, respectively, showing an embodiment of a semiconductor device according to the present invention. Large format board 21
Is separated from the substrate 21a by an insulating material such as ceramic or glass epoxy, and has a plate thickness of 100 to 300 μm and a long side × short side in plan view (observed as shown in FIG. 1B). It has a rectangular shape of about 5 mm × 1.9 mm. The substrate 21a further has a first main surface 22a on the front surface side and a second main surface 22b on the rear surface side, and these surfaces extend parallel to each other. The columnar portion 23 is an annular columnar portion provided so as to surround the outer periphery of the substrate 21a with a height of about 0.4 mm and a width of about 0.5 mm, and a concave portion in which the central portion of the substrate 21a is dented by the columnar portion 23. 24 are formed. The substrate 21 a and the columnar portion 23 are formed by fixing separately formed members with an adhesive 37. Note that the substrate 21a and the columnar portion 23 may be integrated in advance.

【0012】基板21aの第1主面22aの表面は平坦
に形成されており、その表面には金メッキなどの導電パ
ターンによってアイランド部26と電極部27、28が
形成されている。そして、基板21aのアイランド部2
6には例えばショットキーバリアダイオードやMOSF
ET素子等の半導体チップ29がダイボンドされてい
る。半導体チップ29の表面に形成した電極パッドと電
極部27、28とがボンディングワイヤ30で接続され
ている。
The surface of the first main surface 22a of the substrate 21a is formed flat, and an island portion 26 and electrode portions 27 and 28 are formed on the surface by a conductive pattern such as gold plating. Then, the island portion 2 of the substrate 21a
6 includes a Schottky barrier diode and a MOSF
A semiconductor chip 29 such as an ET element is die-bonded. The electrode pads formed on the surface of the semiconductor chip 29 and the electrode portions 27 and 28 are connected by bonding wires 30.

【0013】基板21aの第2主面22bの表面には金
メッキなどの導電パターンによって外部接続端子32、
33、34が形成されている。更に電極部32、33、
34には基板21aの第1主面22aから第2主面22
bを貫通するビアホール35が設けられる。ビアホール
35の内部はタングステン、銀、銅などの導電材料によ
って埋設されており、アイランド部26を外部接続端子
32に、電極部27を外部接続端子33に、電極部28
を外部接続端子34に各々電気的に接続する。外部接続
端子32、33、34は、その端部が基板21の端部か
ら0.01〜0.1mm程度後退されている。また、電
極部27、28のビアホール35上は平坦でないため、
ボンディングワイヤ30は、各々電極部27、28のビ
アホール35上を避けて接続されているのが好ましい。
外部接続端子32、33、34は、あらかじめ大判基板
21に形成されている。
The external connection terminals 32 are formed on the surface of the second main surface 22b of the substrate 21a by a conductive pattern such as gold plating.
33 and 34 are formed. Further, the electrode portions 32, 33,
Reference numeral 34 denotes the first main surface 22a of the substrate 21a to the second main surface 22a.
A via hole 35 penetrating through “b” is provided. The inside of the via hole 35 is buried with a conductive material such as tungsten, silver, or copper, and the island portion 26 is connected to the external connection terminal 32, the electrode portion 27 is connected to the external connection terminal 33, and the electrode portion 28 is connected.
Are electrically connected to the external connection terminals 34, respectively. The ends of the external connection terminals 32, 33, and 34 are set back from the end of the substrate 21 by about 0.01 to 0.1 mm. Also, since the upper portions of the via holes 35 of the electrode portions 27 and 28 are not flat,
It is preferable that the bonding wires 30 are connected so as not to be on the via holes 35 of the electrode portions 27 and 28, respectively.
The external connection terminals 32, 33, and 34 are formed on the large-sized substrate 21 in advance.

【0014】凹部24内部を密閉空間とするため、板厚
が0.1〜0.3mm程度の透明なガラス板36が蓋体
として用いられる。ガラス板36は、大判基板21上に
多数形成された凹部24を被覆するため、ガラス板36
の接着面全面には、遮光性接着材37があらかじめ塗布
されている。そして、凹部24形成する柱状部23の上
部とガラス板36の接着面が接着することにより、半導
体チップ29と金属細線30は完全に気密空間内に収納
される。
In order to make the inside of the recess 24 a closed space, a transparent glass plate 36 having a thickness of about 0.1 to 0.3 mm is used as a lid. The glass plate 36 covers the concave portions 24 formed on the large-format
The light-shielding adhesive 37 is applied in advance to the entire surface of the adhesive surface. The semiconductor chip 29 and the thin metal wire 30 are completely housed in the hermetically sealed space by bonding the upper surface of the columnar portion 23 formed with the concave portion 24 and the bonding surface of the glass plate 36.

【0015】ここで、遮光性接着樹脂37がガラス板3
6の接着面全面に塗布されることで、ガラス板36を透
過した光が遮光性接着樹脂37で遮断され、凹部24内
部の半導体チップ29等には、光が直接当たらない構造
となっている。
Here, the light-shielding adhesive resin 37 is
6, the light transmitted through the glass plate 36 is blocked by the light-blocking adhesive resin 37, so that the light does not directly hit the semiconductor chip 29 and the like inside the concave portion 24. .

【0016】半導体チップ29周辺は、ダイシングによ
って切断された柱状部23が取り囲み、更にその上部を
切断されたガラス板36が密閉する。柱状部23と基板
21aの第1主面22aとが、及び柱状部23とガラス
板36とが接着剤37によって接着される。これによっ
て半導体チップ29と金属細線30は凹部24が構成す
る気密空間内に収納される。基板21a、柱状部23及
びガラス板36の外周端面は、ダイシングによって切断
された平坦な切断端面となる。
The periphery of the semiconductor chip 29 is surrounded by the columnar portion 23 cut by dicing, and the upper portion thereof is sealed by a cut glass plate 36. The columnar portion 23 and the first main surface 22a of the substrate 21a, and the columnar portion 23 and the glass plate 36 are bonded by an adhesive 37. As a result, the semiconductor chip 29 and the thin metal wire 30 are housed in the hermetic space defined by the recess 24. The outer peripheral end surfaces of the substrate 21a, the columnar portions 23, and the glass plate 36 become flat cut end surfaces cut by dicing.

【0017】上記した半導体装置は、実装基板上の電極
パターンに対して外部接続電極32、33、34を対向
接着する様にして実装される。
The above-described semiconductor device is mounted such that the external connection electrodes 32, 33, and 34 are adhered to the electrode patterns on the mounting board.

【0018】ここで、基板の上を樹脂層で被覆し、各搭
載部に固着した半導体チップの各々を共通の樹脂層で被
覆する場合の実施例について簡単に説明する。
Here, an embodiment in which the substrate is covered with a resin layer and each of the semiconductor chips fixed to each mounting portion is covered with a common resin layer will be briefly described.

【0019】製造工程における機械的強度を維持し得る
板厚200〜350μmの基板上に搭載部を複数個分、
例えば100個分を10行10列に縦横に配置した大判
の基板を準備する。基板は、セラミックやガラスエポキ
シ等からなる絶縁基板である。そして、各搭載部毎に半
導体チップをダイボンドし、所定量のエポキシ系液体樹
脂を滴下(ポッティング)し、すべての半導体チップを
共通の樹脂層で被覆する。滴下した樹脂層を100〜2
00度、数時間の熱処理(キュア)にて硬化させた後
に、湾曲面を研削することによって樹脂層の表面を平坦
面に加工する。研削にはダイシング装置を用い、ダイシ
ングブレードによって樹脂層の表面が基板から一定の高
さに揃うように、樹脂層表面を削る。この工程では、樹
脂層の膜厚を0.3〜1.0mmに成形する。前記ブレ
ードには様々な板厚のものが準備されており、比較的厚
めのブレードを用いて、切削を複数回繰り返すことで全
体を平坦面に形成する。
On a substrate having a thickness of 200 to 350 μm capable of maintaining mechanical strength in a manufacturing process, a plurality of mounting portions are provided.
For example, a large-sized substrate in which 100 pieces are arranged vertically and horizontally in 10 rows and 10 columns is prepared. The substrate is an insulating substrate made of ceramic, glass epoxy, or the like. Then, a semiconductor chip is die-bonded for each mounting portion, a predetermined amount of epoxy liquid resin is dropped (potted), and all the semiconductor chips are covered with a common resin layer. 100 to 2 drops of the dropped resin layer
After curing by heat treatment (curing) at 00 degrees for several hours, the surface of the resin layer is processed into a flat surface by grinding the curved surface. The grinding is performed by using a dicing apparatus, and the surface of the resin layer is cut by a dicing blade so that the surface of the resin layer is aligned with a predetermined height from the substrate. In this step, the thickness of the resin layer is formed to 0.3 to 1.0 mm. The blade is prepared in various thicknesses, and the whole is formed into a flat surface by repeating cutting a plurality of times using a relatively thick blade.

【0020】次に、図2は、ヒューズを用いた過電流保
護装置の実施例を示す(A)断面図、(B)平面図であ
る。基板51はセラミックやガラスエポキシ等の絶縁材
料からなる。100〜300μmの板厚と、平面視で
(図2(B)のように観測して)長辺×短辺が2.5m
m×1.9mm程度の矩形形状を有している。基板51
は更に、表面側に第1主面52aを、裏面側に第2主面
52bを各々具備する。柱状部53は基板51の外周近
傍を高さ0.4mm、幅が0.5mm程度で取り囲むよ
うに設けられた環状の側部であり、柱状部53によって
基板51の中央部分を凹ませた凹部54を形成してい
る。基板51と柱状部53とは、各々別個に形成された
部材を接着剤61固着したものである。尚、基板51と
柱状部53とがあらかじめ一体化したものであっても良
い。
FIG. 2 is a sectional view (A) and a plan view (B) showing an embodiment of an overcurrent protection device using a fuse. The substrate 51 is made of an insulating material such as ceramic or glass epoxy. A plate thickness of 100 to 300 μm and a long side × short side of 2.5 m in plan view (observed as shown in FIG. 2B)
It has a rectangular shape of about mx 1.9 mm. Substrate 51
Further has a first main surface 52a on the front surface side and a second main surface 52b on the back surface side. The columnar portion 53 is an annular side portion provided so as to surround the periphery of the substrate 51 with a height of about 0.4 mm and a width of about 0.5 mm, and a concave portion in which the central portion of the substrate 51 is dented by the columnar portion 53. 54 are formed. The substrate 51 and the columnar portion 53 are obtained by fixing separately formed members to the adhesive 61. Note that the substrate 51 and the columnar portion 53 may be integrated in advance.

【0021】基板51の第1主面52aの表面は平坦に
形成されており、その表面には金メッキなどの導電パタ
ーンによって電極部55、56が形成されている。電極
部55、56間には例えば直径が30μmの金属細線5
7がワイヤボンドによって打たれている。金属細線57
は純度99.99%の金線や、半田の細線等からなり、
電極部55に1stボンドが打たれ凹部54の高さに収
まる様な高さのワイヤループで電極部56に2ndボン
ドされる。
The surface of the first main surface 52a of the substrate 51 is formed flat, and electrode portions 55 and 56 are formed on the surface by a conductive pattern such as gold plating. For example, a thin metal wire 5 having a diameter of 30 μm is provided between the electrode portions 55 and 56.
7 is struck by a wire bond. Metal wire 57
Consists of gold wire of 99.99% purity, fine wire of solder, etc.
A first bond is applied to the electrode portion 55, and a second bond is made to the electrode portion 56 with a wire loop having a height that can be accommodated in the height of the concave portion 54.

【0022】基板51の第2主面52bの表面には金メ
ッキなどの導電パターンによって外部接続端子58、5
9が形成されている。更に電極部55、56の下部には
基板51を貫通するビアホール60が設けられる。ビア
ホール60の内部はタングステンなどの導電材料によっ
て埋設されており、電極部55を外部接続端子58に、
電極部56を外部接続端子59に各々電気的に接続す
る。外部接続端子58、59は、その端部が基板51の
端部から0.01〜0.1mm程度後退されている。ま
た、電極部27、28のビアホール35上は平坦でない
ため、ボンディングワイヤ30は、各々電極部27、2
8のビアホール35上を避けて接続されているのが好ま
しい。
The external connection terminals 58, 5 are formed on the surface of the second main surface 52b of the substrate 51 by a conductive pattern such as gold plating.
9 are formed. Further, a via hole 60 penetrating the substrate 51 is provided below the electrode portions 55 and 56. The inside of the via hole 60 is buried with a conductive material such as tungsten, and the electrode portion 55 is connected to the external connection terminal 58.
The electrode portions 56 are electrically connected to the external connection terminals 59, respectively. The ends of the external connection terminals 58 and 59 are recessed from the end of the substrate 51 by about 0.01 to 0.1 mm. Further, since the upper portions of the via holes 35 of the electrode portions 27 and 28 are not flat, the bonding wires 30
It is preferable that the connection is made so as to avoid over the 8 via holes 35.

【0023】凹部54内部を密閉空間とするため、板厚
が0.1〜0.3mm程度の透明なガラス板62が蓋体
として用いられる。ガラス板62は、大判基板21上に
多数形成された凹部54を被覆するため、ガラス板62
の接着面全面には、遮光性接着材61があらかじめ塗布
されている。そして、凹部54形成する柱状部53の上
部とガラス板62の接着面が接着することにより、金属
細線57は完全に気密空間内に収納される。
In order to make the inside of the recess 54 a closed space, a transparent glass plate 62 having a plate thickness of about 0.1 to 0.3 mm is used as a lid. The glass plate 62 covers a large number of concave portions 54 formed on the large-format
A light-shielding adhesive material 61 is applied in advance to the entire surface of the adhesive surface of. Then, the upper portion of the columnar portion 53 formed by the concave portion 54 is bonded to the bonding surface of the glass plate 62, so that the thin metal wire 57 is completely housed in the airtight space.

【0024】ここで、遮光性接着樹脂61がガラス板6
2の接着面全面に塗布されることで、ガラス板62を透
過した光が遮光性接着樹脂61で遮断され、凹部54内
部の金属細線57等には、光が直接当たらない構造とな
っている。
Here, the light-shielding adhesive resin 61 is
The light transmitted through the glass plate 62 is blocked by the light-shielding adhesive resin 61 by being applied to the entire surface of the adhesive surface of No. 2, so that the light does not directly hit the thin metal wires 57 inside the recess 54. .

【0025】上記した過電流保護装置は、実装基板上の
電極パターンに対して外部接続電極58、59を対向接
着する様にして実装される。外部接続端子58、59間
に定格以上の過電流が流れたとき、該過電流は金属細線
57を流れ金属細線57の固有抵抗によって急激な温度
上昇をもたらす。この発熱により、金属細線57が溶断
して過電流に対する保護機能を果たす。上記の直径30
μmの金(Au)線であれば、ワイヤ長、約0.7mm
の場合、溶断電流は約4A(1〜5秒)となる。多くの
場合、放熱性と抵抗の関係から電極部55、56に近い
箇所よりは、金属細線57の真中近傍で溶断する。この
とき、溶断箇所が樹脂などの他の素材に接していないの
で、外観上で、装置が発火、発煙、変色、変形すること
がない装置を得ることが出来る。また、金属細線27が
溶断することによって、過電流時に端子間が完全にオー
プンとなる素子とすることが出来る。
The above-described overcurrent protection device is mounted such that the external connection electrodes 58 and 59 are adhered to the electrode pattern on the mounting board. When an overcurrent exceeding the rating flows between the external connection terminals 58 and 59, the overcurrent flows through the thin metal wire 57 and causes a rapid temperature rise due to the specific resistance of the thin metal wire 57. Due to this heat generation, the thin metal wire 57 is blown to perform a function of protecting against overcurrent. The above diameter 30
μm gold (Au) wire, wire length, about 0.7 mm
In this case, the fusing current is about 4 A (1 to 5 seconds). In many cases, due to the relationship between heat dissipation and resistance, the fusing occurs near the center of the thin metal wire 57 rather than at a location near the electrode portions 55 and 56. At this time, since the fusing portion is not in contact with another material such as resin, it is possible to obtain a device that does not cause ignition, smoke, discoloration, or deformation in appearance. Further, by fusing the thin metal wire 27, an element in which terminals are completely open at the time of overcurrent can be obtained.

【0026】尚、ヒューズ素子としては、金属細線の他
に電極部55、56を形成する導電パターンの一部をく
さび状に幅狭にして連続させたものや、ポリシリコン抵
抗体を固着すること等によっても形成することが出来
る。要は溶断箇所が凹部54内に収納されていればよ
い。また、凹部54内部は大気中で密閉するが、例えば
窒素雰囲気等の不燃性ガスを充填することも可能であ
る。
As the fuse element, in addition to a thin metal wire, a part of a conductive pattern forming the electrode portions 55 and 56 is made narrow and continuous like a wedge, or a polysilicon resistor is fixed. It can also be formed by the above method. In short, it is only necessary that the fusing portion be housed in the concave portion 54. Further, the inside of the concave portion 54 is sealed in the atmosphere, but may be filled with a nonflammable gas such as a nitrogen atmosphere.

【0027】上記したように、本発明の半導体装置は、
半導体チップ29、ボンディングワイヤ30等を気密中
空するのに透明なガラス板36を用いることで、ガラス
板36と柱状部23との接着部の状態を外観検査におい
て確認することができる。また、ガラス板36の接着面
には、遮光性接着樹脂37が全面に塗布されているた
め、ガラス板36を透過した光が凹部24内に入射し、
半導体チップ29等に直接当たり、半導体チップ29等
の特性が劣化することを抑制することができる。
As described above, the semiconductor device of the present invention
By using a transparent glass plate 36 to make the semiconductor chip 29, the bonding wires 30 and the like airtight and hollow, the state of the bonded portion between the glass plate 36 and the columnar portion 23 can be confirmed by an appearance inspection. Further, since the light-shielding adhesive resin 37 is applied to the entire surface of the bonding surface of the glass plate 36, light transmitted through the glass plate 36 enters the recess 24,
It is possible to prevent the semiconductor chip 29 or the like from directly hitting the semiconductor chip 29 or the like and deteriorating the characteristics of the semiconductor chip 29 or the like.

【0028】更に、本発明の半導体装置では、柱状部2
3およびガラス板36を用いることで中空構造を形成す
ることができ、基板21a上にダイボンドされた半導体
チップ29等は、中空部である凹部24が構成する気密
空間内に収納される。そのことにより、基板21a上を
樹脂層で被覆し、搭載部に固着した半導体チップ29を
樹脂層で被覆する場合と比べて、材料コストを大幅に低
減することができる。
Further, in the semiconductor device of the present invention, the columnar portion 2
A hollow structure can be formed by using 3 and the glass plate 36, and the semiconductor chip 29 and the like die-bonded on the substrate 21a are housed in an airtight space defined by the concave portion 24 which is a hollow portion. As a result, the material cost can be significantly reduced as compared with the case where the substrate 21a is covered with the resin layer and the semiconductor chip 29 fixed to the mounting portion is covered with the resin layer.

【0029】更に、本発明の半導体装置では、柱状部2
3およびガラス板36を用いることで中空構造を形成す
ることができ、中空構造の蓋体としてガラス板36を用
いるため半導体素子の表面の平坦化をする工程を必要と
しないため、基板21a上を樹脂層で被覆し、搭載部に
固着した半導体チップ29を樹脂層で被覆する場合と比
べて、製造コストを大幅に低減することができる。
Further, in the semiconductor device of the present invention, the columnar portion 2
3 and the glass plate 36, a hollow structure can be formed. Since the glass plate 36 is used as a lid of the hollow structure, a step of flattening the surface of the semiconductor element is not required. The manufacturing cost can be greatly reduced as compared with the case where the semiconductor chip 29 covered with the resin layer and fixed to the mounting portion is covered with the resin layer.

【0030】更に、基板21aには、第1主面22aか
ら第2主面22bを貫通するビアホール35が設けられ
る。そして、ビアホール35の内部はタングステン、
銀、銅などの導電材料によって埋設されており、アイラ
ンド部26を外部接続端子32に、電極部27を外部接
続端子33に、電極部28を外部接続端子34に各々電
気的に接続し、内部の素子と前記外部接続端子とを電気
的に接続することができ、基板21aから外部に導出さ
れるリードを必要としないため、プリント基板上へ実装
したときにその実装面積を大幅に低減することができ
る。
Further, the substrate 21a is provided with a via hole 35 penetrating from the first main surface 22a to the second main surface 22b. Then, the inside of the via hole 35 is tungsten,
The island portion 26 is buried with a conductive material such as silver or copper, and the island portion 26 is electrically connected to the external connection terminal 32, the electrode portion 27 is connected to the external connection terminal 33, and the electrode portion 28 is connected to the external connection terminal 34. Can be electrically connected to the external connection terminal, and does not require a lead led out from the board 21a. Therefore, when mounted on a printed circuit board, the mounting area can be significantly reduced. Can be.

【0031】以下に図1に示した本発明の第1の実施例
を詳細に説明する。
Hereinafter, the first embodiment of the present invention shown in FIG. 1 will be described in detail.

【0032】第1工程:図3(A)参照 先ず、大判の基板21を準備する。大判基板21はセラ
ミックやガラスエポキシ等の絶縁材料からなり、100
〜300μmの板厚を具備する。大判基板21は更に、
表面側に第1主面22aを、裏面側に第2主面22bを
各々具備する。符号23は高さ0.1〜0.5mm、幅
が0.25〜0.5mm程度の一定幅で設けられた格子
状の柱状部であり、柱状部23によって基板21の中央
部分を凹ませた凹部24を形成している。基板21と柱
状部23とは、あらかじめ一体化成形され、柱状部23
を含めて上記した板厚となっている。尚、基板21と柱
状部23とを個別に形成して接着固定したものを準備し
ても良い。
First Step: See FIG. 3A First, a large-sized substrate 21 is prepared. The large-sized substrate 21 is made of an insulating material such as ceramic or glass epoxy.
It has a thickness of 300 μm. The large-size substrate 21 further includes
A first main surface 22a is provided on the front side, and a second main surface 22b is provided on the back side. Reference numeral 23 denotes a grid-like columnar portion provided at a constant width of about 0.1 to 0.5 mm in height and about 0.25 to 0.5 mm, and the columnar portion 23 depresses a central portion of the substrate 21. Recess 24 is formed. The substrate 21 and the columnar portion 23 are integrally formed in advance, and the columnar portion 23 is formed.
And the plate thickness described above. In addition, what formed the board | substrate 21 and the columnar part 23 separately, and adhered and fixed may be prepared.

【0033】凹部24は、例えば1つの大きさが約0.
8mm×0.6mmの大きさを持ち、基板21に縦横に
等間隔で配置されている。凹部24の第1主面22aに
は多数組のアイランド部26と電極部27、28が金メ
ッキなどの導電パターンにより描画されている。各凹部
24とその周囲を囲む第2基板21bの柱状部23の一
部が素子搭載部41を構成することになる。
The concave portion 24 has, for example, a size of about 0.1 mm.
It has a size of 8 mm × 0.6 mm and is arranged on the substrate 21 at equal intervals vertically and horizontally. A large number of sets of island portions 26 and electrode portions 27 and 28 are drawn on the first main surface 22a of the concave portion 24 by a conductive pattern such as gold plating. Each recess 24 and a part of the columnar portion 23 of the second substrate 21b surrounding the recess 24 constitute the element mounting portion 41.

【0034】第2工程:図3(B)参照 この様な基板21を準備した後、各凹部24毎に、アイ
ランド部26に半導体チップ29をダイボンドし、ボン
ディングワイヤ30をワイヤボンドする。そして、半導
体チップ29にワイヤボンドしたボンディングワイヤ3
0の片側は、電極部27、28に接続される。このとき
のボンディングワイヤ30のループ高さは、柱状部23
の高さ以下に収まる高さとする。
Second Step: See FIG. 3B After such a substrate 21 is prepared, a semiconductor chip 29 is die-bonded to the island portion 26 for each recess 24, and a bonding wire 30 is wire-bonded. Then, the bonding wire 3 wire-bonded to the semiconductor chip 29
One side of 0 is connected to the electrode portions 27 and 28. At this time, the loop height of the bonding wire 30 is
The height shall be less than the height of.

【0035】第3工程:図4(A)、(B)参照 板厚が0.1〜0.3mm程度の透明なガラス板36を
準備し、ガラス板36の接着面全面には、ガラス板36
と柱状部23とを接着するための遮光性接着樹脂37が
塗布される。そして、ガラス板36と柱状部23とを熱
圧着するにあたって、常温から150℃の加熱をするこ
とで、遮光性接着樹脂37を1度軟化させてから接着さ
せ、その後硬化させることでより強度ある接着が行われ
る。
Third step: see FIGS. 4A and 4B A transparent glass plate 36 having a thickness of about 0.1 to 0.3 mm is prepared, and 36
A light-blocking adhesive resin 37 for bonding the columnar part 23 with the light-shielding adhesive resin 37 is applied. When the glass plate 36 and the columnar portion 23 are thermocompression-bonded to each other, the light-shielding adhesive resin 37 is heated once from room temperature to 150 ° C., and then softened once, and then hardened. Bonding is performed.

【0036】しかし、このとき同時に、凹部24内部の
空気が熱圧着の熱により膨張されることで、膨張された
空気により接着部44における遮光性接着樹脂37が弾
かれてしまい接着不良を起こしてしまう。そこで、本発
明の製造方法では、遮光性接着樹脂が高温状態を保ちつ
つ、減圧下でガラス板36と柱状部23との接着が行わ
れている。
However, at this time, at the same time, the air inside the concave portion 24 is expanded by the heat of the thermocompression bonding, so that the expanded air causes the light-shielding adhesive resin 37 in the bonding portion 44 to be repelled, resulting in poor adhesion. I will. Therefore, in the manufacturing method of the present invention, the glass plate 36 and the columnar portion 23 are bonded under reduced pressure while keeping the light-shielding adhesive resin at a high temperature.

【0037】具体的には、各凹部24毎に、アイランド
部26に半導体チップ29をダイボンドし、ボンディン
グワイヤ30をワイヤボンドされた基板21と接着面全
面に遮光性接着樹脂37が塗布されたガラス板36が、
マニュピレータ内に準備される。そして、真空装置を用
いてマニュピレータ内の気圧を下げることで、高温状態
ではあるが各凹部24内のの空気の膨張が抑えられた状
態でのガラス板36と柱状部23との接着が可能とな
る。その結果、接着部44での接着不良が抑制される製
造工程となる。
More specifically, for each concave portion 24, a semiconductor chip 29 is die-bonded to the island portion 26, and the substrate 21 on which the bonding wires 30 are wire-bonded and a light-shielding adhesive resin 37 coated on the entire surface of the bonding surface. The plate 36
Prepared in the manipulator. Then, by lowering the air pressure in the manipulator using a vacuum device, it is possible to bond the glass plate 36 and the columnar portion 23 in a high temperature state but in a state where the expansion of the air in each recess 24 is suppressed. Become. As a result, a manufacturing process in which poor bonding at the bonding portion 44 is suppressed is achieved.

【0038】そして、例えば、大判基板21と柱状部2
3とを用いることで形成される複数の凹部24を含めた
搭載部41上に気密中空構造を構成する。これによって
半導体チップ29とボンディングワイヤ30は完全に気
密空間内に収納される。このとき、上記したように、ガ
ラス板36には、全面に遮光性接着樹脂37が塗布され
ているため、一度に大量の半導体素子を形成することが
できる。
Then, for example, the large-sized substrate 21 and the columnar portion 2
3 to form an airtight hollow structure on the mounting portion 41 including the plurality of concave portions 24 formed. As a result, the semiconductor chip 29 and the bonding wires 30 are completely housed in the hermetic space. At this time, as described above, since the light-blocking adhesive resin 37 is applied to the entire surface of the glass plate 36, a large number of semiconductor elements can be formed at one time.

【0039】ここで、大判基板21と柱状部23とは、
後から柱状部23を接着してもいいし、あらかじめ一体
となって形成されていても良い。また、大判基板21を
掘削することによって凹部24を形成しても良い。
Here, the large-sized substrate 21 and the columnar portion 23 are
The columnar portion 23 may be adhered later, or may be formed integrally in advance. Further, the concave portion 24 may be formed by excavating the large-sized substrate 21.

【0040】その後、ガラス板36は透明なものを使用
されているので、接着部44の状態はガラス板36上か
ら目視することができるので、柱状部23とガラス板3
6とが接着不良を起こしているかどうかが、接着後にチ
ェックが行われる。
Thereafter, since the glass plate 36 is made of a transparent material, the state of the bonding portion 44 can be visually checked from above the glass plate 36.
A check is made after bonding to determine whether or not No. 6 has a bonding failure.

【0041】第4工程:図4(C)参照 そして、基板21表面に形成した合わせマークを基準に
して、各搭載部41毎に分割して図5に示したような個
別の装置を得る。分割にはダイシングブレード42を用
い、基板21の裏面側にダイシングシートを貼り付け、
基板21とガラス板36とをダイシングライン43に沿
って縦横に一括して切断する。尚、ダイシングライン4
3は柱状部23の中心に位置する。また、ダイシングシ
ートをガラス板36側に貼り付けて第2主面22b側か
らダイシングしても良い。
Fourth Step: See FIG. 4 (C) Then, based on the alignment marks formed on the surface of the substrate 21, each mounting portion 41 is divided to obtain individual devices as shown in FIG. A dicing blade 42 is used for the division, and a dicing sheet is attached to the back surface of the substrate 21.
The substrate 21 and the glass plate 36 are cut at once along the dicing line 43 vertically and horizontally. In addition, dicing line 4
3 is located at the center of the columnar portion 23. Alternatively, a dicing sheet may be attached to the glass plate 36 and diced from the second main surface 22b side.

【0042】以下に、図1に示した本発明の第2の実施
例を説明する。柱状部23を個別部品として構成した場
合である。
Hereinafter, a second embodiment of the present invention shown in FIG. 1 will be described. This is a case where the columnar portion 23 is configured as an individual component.

【0043】第1工程:図6(A)参照 先ず、平板状の大判の基板21を準備する。大判基板2
1はセラミックやガラスエポキシ等の絶縁材料からな
り、100〜300μmの板厚を具備する。大判基板2
1は更に、表面側に第1主面22aを、裏面側に第2主
面22bを各々具備する。第1主面22aの表面には多
数組のアイランド部26と電極部27、28が金メッキ
などの導電パターンにより描画されている。アイランド
26と電極部27、28の周囲を囲む領域が素子搭載部
41を構成し、該素子搭載部41が等間隔で縦横に多数
個配置される。
First Step: See FIG. 6A First, a large-sized flat plate-shaped substrate 21 is prepared. Large format board 2
1 is made of an insulating material such as ceramic or glass epoxy, and has a thickness of 100 to 300 μm. Large format board 2
1 further includes a first main surface 22a on the front surface side and a second main surface 22b on the back surface side. Numerous sets of island portions 26 and electrode portions 27 and 28 are drawn on the surface of the first main surface 22a by a conductive pattern such as gold plating. A region surrounding the island 26 and the periphery of the electrode portions 27 and 28 forms an element mounting portion 41, and a large number of the element mounting portions 41 are arranged at equal intervals in the vertical and horizontal directions.

【0044】第2工程:図6(B)参照 この様な基板21を準備した後、各素子搭載部41毎
に、アイランド部26に半導体チップ29をダイボンド
し、ボンディングワイヤ30をワイヤボンドする。そし
て、半導体チップ29にワイヤボンドしたボンディング
ワイヤ30の片側は、電極部27、28に接続される。
このときのボンディングワイヤ30のループ高さは、凹
部24深さ以下に収まる高さとする。
Second Step: See FIG. 6B After such a substrate 21 is prepared, the semiconductor chip 29 is die-bonded to the island portion 26 and the bonding wire 30 is wire-bonded for each element mounting portion 41. Then, one side of the bonding wire 30 wire-bonded to the semiconductor chip 29 is connected to the electrode portions 27 and 28.
At this time, the loop height of the bonding wire 30 is set to be smaller than the depth of the recess 24.

【0045】第3工程:図7(A)参照 ダイボンド、ワイヤボンドが終了した基板21に対し
て、素子搭載部41に対応する箇所に凹部24(貫通
穴)を持つ第2基板21aを第1主面22a表面に接着
固定する。接着にはエポキシ系等の接着剤を用いる。
Third Step: See FIG. 7A The second substrate 21 a having a concave portion 24 (through hole) at a position corresponding to the element mounting portion 41 is placed on the substrate 21 on which die bonding and wire bonding have been completed. It is adhesively fixed to the surface of the main surface 22a. An epoxy adhesive or the like is used for the adhesion.

【0046】凹部24は例えば1つの大きさが約0.8
mm×0.6mmの大きさを持ち、第2基板21bに縦
横に等間隔で配置されている。凹部24と凹部24との
間には、柱状部23が高さ0.1〜0.2mm、幅が
0.2〜0.5mm程度の一定幅で格子状に取り囲む。
これで凹部24にアイランド26、半導体チップ29、
電極パット27、28等が露出し、これで図3(B)の
状態と等価になる。この手法であれば、平板状の基板2
1に対してダイボンド、ワイヤボンドが出来るので、吸
着コレットやボンディングツールと柱状部23との接触
がなく、凹部24の寸法を縮小できる。
The recess 24 has, for example, one size of about 0.8.
It has a size of mm × 0.6 mm and is arranged on the second substrate 21b at equal intervals vertically and horizontally. Between the concave portions 24, the columnar portions 23 are surrounded in a grid with a constant width of about 0.1 to 0.2 mm in height and about 0.2 to 0.5 mm.
Thus, the island 26, the semiconductor chip 29,
The electrode pads 27, 28 and the like are exposed, and this is equivalent to the state of FIG. With this method, the flat substrate 2
Since the die bonding and the wire bonding can be performed with respect to 1, there is no contact between the columnar portion 23 and the suction collet or the bonding tool, and the size of the concave portion 24 can be reduced.

【0047】第4工程:図7(B)、(C)参照 板厚が0.1〜0.3mm程度の透明なガラス板36を
準備し、ガラス板36の接着面全面には、ガラス板36
と柱状部23とを接着するための遮光性接着樹脂37が
塗布される。そして、ガラス板36と柱状部23とを熱
圧着するにあたって、常温から150℃の加熱をするこ
とで、遮光性接着樹脂37を1度軟化させてから接着さ
せ、その後硬化させることでより強度ある接着が行われ
る。
Fourth Step: See FIGS. 7B and 7C A transparent glass plate 36 having a thickness of about 0.1 to 0.3 mm is prepared. 36
A light-blocking adhesive resin 37 for bonding the columnar part 23 with the light-shielding adhesive resin 37 is applied. When the glass plate 36 and the columnar portion 23 are thermocompression-bonded to each other, the light-shielding adhesive resin 37 is heated once from room temperature to 150 ° C., and then softened once, and then hardened. Bonding is performed.

【0048】しかし、このとき同時に、凹部24内部の
空気が熱圧着の熱により膨張されることで、膨張された
空気により接着部44における遮光性接着樹脂37が弾
かれてしまい接着不良を起こしてしまう。そこで、本発
明の製造方法では、遮光性接着樹脂が高温状態を保ちつ
つ、減圧下でガラス板36と柱状部23との接着が行わ
れている。
However, at the same time, the air inside the concave portion 24 is expanded by the heat of the thermocompression bonding, so that the expanded air causes the light-shielding adhesive resin 37 in the bonding portion 44 to be repelled, resulting in poor adhesion. I will. Therefore, in the manufacturing method of the present invention, the glass plate 36 and the columnar portion 23 are bonded under reduced pressure while keeping the light-shielding adhesive resin at a high temperature.

【0049】具体的には、各凹部24毎に、アイランド
部26に半導体チップ29をダイボンドし、ボンディン
グワイヤ30をワイヤボンドされた基板21と接着面全
面に遮光性接着樹脂37が塗布されたガラス板36が、
マニュピレータ内に準備される。そして、真空装置を用
いてマニュピレータ内の気圧を下げることで、高温状態
ではあるが各凹部24内の空気の膨張が抑えられた状態
でのガラス板36と柱状部23との接着が可能となる。
その結果、接着部44での接着不良が抑制される製造工
程となる。
More specifically, for each concave portion 24, a semiconductor chip 29 is die-bonded to the island portion 26, and the substrate 21 on which the bonding wires 30 are wire-bonded, and a light-shielding adhesive resin 37 coated on the entire surface of the bonding surface. The plate 36
Prepared in the manipulator. Then, by lowering the air pressure in the manipulator using a vacuum device, it becomes possible to bond the glass plate 36 and the columnar portion 23 in a high temperature state but in a state in which the expansion of the air in each recess 24 is suppressed. .
As a result, a manufacturing process in which poor bonding at the bonding portion 44 is suppressed is achieved.

【0050】そして、例えば、大判基板21と柱状部2
3とを用いることで形成される複数の凹部24を含めた
搭載部41上に気密中空構造を構成する。これによって
半導体チップ29とボンディングワイヤ30は完全に気
密空間内に収納される。このとき、上記したように、ガ
ラス板36には、全面に遮光性接着樹脂37が塗布され
ているため、一度に大量の半導体素子を形成することが
できる。
Then, for example, the large-sized substrate 21 and the columnar portion 2
3 to form an airtight hollow structure on the mounting portion 41 including the plurality of concave portions 24 formed. As a result, the semiconductor chip 29 and the bonding wires 30 are completely housed in the hermetic space. At this time, as described above, since the light-blocking adhesive resin 37 is applied to the entire surface of the glass plate 36, a large number of semiconductor elements can be formed at one time.

【0051】ここで、大判基板21と柱状部23とは、
後から柱状部23を接着してもいいし、あらかじめ一体
となって形成されていても良い。また、大判基板21を
掘削することによって凹部24を形成しても良い。
Here, the large-sized substrate 21 and the columnar portion 23 are
The columnar portion 23 may be adhered later, or may be formed integrally in advance. Further, the concave portion 24 may be formed by excavating the large-sized substrate 21.

【0052】その後、ガラス板36は透明なものを使用
されているので、接着部44の状態はガラス板36上か
ら目視することができるので、柱状部23とガラス板3
6とが接着不良を起こしているかどうかが、接着後にチ
ェックが行われる。
Thereafter, since the transparent glass plate 36 is used, the state of the bonding portion 44 can be visually checked from above the glass plate 36, so that the columnar portion 23 and the glass plate 3
A check is made after bonding to determine whether or not No. 6 has a bonding failure.

【0053】第5工程:図8(A)参照 そして、基板21表面に形成した合わせマークを基準に
して、各搭載部41毎に分割して図8(B)に示したよ
うな個別の装置を得る。分割にはダイシングブレード4
2を用い、基板21の第2主面22b側にダイシングシ
ートを貼り付け、基板21、第2基板21b、及びガラ
ス板36とをダイシングライン43に沿って縦横に一括
して切断する。尚、ダイシングライン43は柱状部23
の中心に位置する。また、第2主面22b側からダイシ
ングする構成でも良い。
Fifth step: Refer to FIG. 8 (A). Then, based on the alignment marks formed on the surface of the substrate 21, each mounting portion 41 is divided into individual devices as shown in FIG. 8 (B). Get. Dicing blade 4 for division
2, a dicing sheet is adhered to the second main surface 22b side of the substrate 21, and the substrate 21, the second substrate 21b, and the glass plate 36 are cut collectively along the dicing line 43 vertically and horizontally. In addition, the dicing line 43 is the columnar portion 23
Located in the center of. Further, a configuration in which dicing is performed from the second main surface 22b side may be employed.

【0054】[0054]

【発明の効果】上記したように、本発明の半導体装置の
製造方法によれば、減圧下で接着工程を行うことで、熱
圧着の際の高温状態での作業のため気密中空部内の空気
が膨張することを抑える。そのことにより、ガラス板と
柱状部との接着部での接着樹脂が膨張された空気により
弾かれることが低減され、接着部における接着不良を低
減することができ製品の品質を向上させることができ
る。
As described above, according to the method for manufacturing a semiconductor device of the present invention, by performing the bonding process under reduced pressure, the air in the hermetically sealed hollow portion is reduced due to the high temperature operation during thermocompression bonding. Reduce swelling. As a result, the adhesive resin at the bonding portion between the glass plate and the columnar portion is prevented from being repelled by the inflated air, the bonding failure at the bonding portion can be reduced, and the quality of the product can be improved. .

【0055】更に、本発明の半導体装置の製造方法によ
れば、接着樹脂を高温状態に保ったままで接着工程を行
うことで、接着樹脂を加熱により1度軟化させた状態で
接着させ、その後、硬化させることで強度ある接着が可
能となるため、製品の信頼性を向上させることができ
る。
Further, according to the method of manufacturing a semiconductor device of the present invention, by performing the bonding step while keeping the adhesive resin at a high temperature, the adhesive resin is bonded in a state of being softened once by heating, and thereafter, By curing, strong bonding is possible, so that the reliability of the product can be improved.

【0056】更に、本発明の半導体装置の製造方法によ
れば、半導体チップ、ボンディングワイヤ等を気密中空
するのに透明なガラス板を用いることで、ガラス板と柱
状部との接着部の状態を外観検査において確認すること
ができる。
Further, according to the method of manufacturing a semiconductor device of the present invention, the state of the bonded portion between the glass plate and the columnar portion is changed by using a transparent glass plate for hermetically sealing the semiconductor chip, the bonding wires and the like. It can be confirmed by visual inspection.

【0057】更に、本発明の半導体装置の製造方法によ
れば、気密中空構造を形成するガラス板の接着面全面に
あらかじめ遮光性接着樹脂が塗布されているため、基板
と柱状部とで形成される多数の凹部に一度に接着するこ
とができるので、製造コストが大幅に低減することがで
き、また、大量生産をすることができる。
Further, according to the method of manufacturing a semiconductor device of the present invention, since the light-shielding adhesive resin is applied in advance to the entire adhesive surface of the glass plate forming the airtight hollow structure, it is formed by the substrate and the columnar portion. Since it can be bonded to a large number of concave portions at once, the manufacturing cost can be greatly reduced, and mass production can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を説明するための(A)断面図、(B)
平面図である。
FIG. 1A is a cross-sectional view for explaining the present invention, and FIG.
It is a top view.

【図2】本発明を説明するための(A)断面図、(B)
平面図である。
FIGS. 2A and 2B are cross-sectional views for explaining the present invention; FIGS.
It is a top view.

【図3】本発明を説明するための(A)斜視図、(B)
斜視図である。
3A is a perspective view for explaining the present invention, and FIG.
It is a perspective view.

【図4】本発明を説明するための(A)断面図、(B)
斜視図、(C)斜視図である。
4A and 4B are cross-sectional views for explaining the present invention.
It is a perspective view, (C) perspective view.

【図5】本発明を説明するための斜視図である。FIG. 5 is a perspective view for explaining the present invention.

【図6】本発明を説明するための(A)斜視図、(B)
斜視図である。
6A is a perspective view for explaining the present invention, and FIG.
It is a perspective view.

【図7】本発明を説明するための(A)斜視図、(B)
断面図、(C)斜視図である。
7A is a perspective view for explaining the present invention, and FIG.
It is sectional drawing and (C) perspective view.

【図8】本発明を説明するための(A)斜視図、(B)
斜視図である。
8A is a perspective view for explaining the present invention, and FIG.
It is a perspective view.

【図9】従来例を説明するための(A)断面図、(B)
平面図である。
9A is a cross-sectional view for explaining a conventional example, and FIG.
It is a top view.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 表面に多数個の搭載部を形成した導電パ
ターンを設け、裏面に外部接続端子を設けた支持基板を
準備する工程と、 前記各搭載部に回路素子を固着する工程と、 前記回路素子を覆い前記支持基板との間に前記各搭載部
毎に気密中空部を形成するガラス板の接着面全面に接着
樹脂を塗布する工程と、 前記ガラス板と前記支持基板とを減圧下で接着し、前記
各搭載部毎に気密中空部を形成する工程と、 前記支持基板と前記ガラス板との接着部をダイシングし
て前記各掲載部毎に分離することを特徴とする半導体装
置の製造方法。
A step of providing a conductive pattern having a plurality of mounting portions formed on a front surface thereof and a supporting substrate having an external connection terminal provided on a back surface thereof; and a step of fixing a circuit element to each of the mounting portions. A step of applying an adhesive resin to the entire adhesive surface of the glass plate forming an airtight hollow portion for each mounting portion between the circuit element and the support substrate, and applying a reduced pressure to the glass plate and the support substrate. Manufacturing a semiconductor device, comprising: bonding and forming an airtight hollow portion for each of the mounting portions; and dicing the bonded portion between the support substrate and the glass plate to separate each of the mounting portions. Method.
【請求項2】 前記接着樹脂は、遮光性接着樹脂である
ことを特徴とする請求項1記載の半導体装置の製造方
法。
2. The method according to claim 1, wherein said adhesive resin is a light-shielding adhesive resin.
【請求項3】 表面に多数個の搭載部を形成した導電パ
ターンを設け、裏面に外部接続端子を設けた支持基板を
準備する工程と、 前記各搭載部に回路素子を固着する工程と、 前記回路素子を覆い前記支持基板との間に前記各搭載部
毎に気密中空部を形成するガラス板の接着面全面に接着
樹脂を塗布する工程と、 前記ガラス板と前記支持基板とを加熱雰囲気中で接着
し、前記各搭載部毎に気密中空部を形成する工程と、 前記支持基板と前記ガラス板との接着部をダイシングし
て前記各掲載部毎に分離することを特徴とする半導体装
置の製造方法。
Providing a conductive substrate having a plurality of mounting portions formed on a front surface thereof and providing a support substrate having an external connection terminal provided on a back surface thereof; and fixing a circuit element to each of the mounting portions. A step of applying an adhesive resin to the entire adhesive surface of the glass plate forming an airtight hollow portion for each of the mounting portions between the circuit element and the support substrate, and heating the glass plate and the support substrate in a heating atmosphere. Forming a hermetic hollow portion for each of the mounting portions; and dicing the bonded portion between the support substrate and the glass plate to separate each of the mounting portions. Production method.
【請求項4】 前記接着樹脂は、前記接着工程におい
て、接着前に加熱することにより軟化し、接着後硬化す
ることで接着強度を増すことを特徴とする請求項3記載
の半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 3, wherein in the bonding step, the bonding resin is softened by heating before bonding and is hardened after bonding to increase bonding strength. .
【請求項5】 前記接着樹脂は、遮光性接着樹脂である
ことを特徴とする請求項3記載の半導体装置の製造方
法。
5. The method according to claim 3, wherein the adhesive resin is a light-shielding adhesive resin.
JP2000308621A 2000-10-10 2000-10-10 Manufacturing method of semiconductor device Expired - Fee Related JP4475788B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000308621A JP4475788B2 (en) 2000-10-10 2000-10-10 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000308621A JP4475788B2 (en) 2000-10-10 2000-10-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002118193A true JP2002118193A (en) 2002-04-19
JP4475788B2 JP4475788B2 (en) 2010-06-09

Family

ID=18788901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308621A Expired - Fee Related JP4475788B2 (en) 2000-10-10 2000-10-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4475788B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679181B2 (en) 2007-06-15 2010-03-16 Mitsubishi Electric Corporation Semiconductor device
US20110018112A1 (en) * 2008-04-04 2011-01-27 Fujikura Ltd. Semiconductor package and method for manufacturing the same
JP2013171958A (en) * 2012-02-21 2013-09-02 Seiko Instruments Inc Method of manufacturing optical device
CN115004365A (en) * 2019-12-16 2022-09-02 阿莫善斯有限公司 Semiconductor package and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679181B2 (en) 2007-06-15 2010-03-16 Mitsubishi Electric Corporation Semiconductor device
US20110018112A1 (en) * 2008-04-04 2011-01-27 Fujikura Ltd. Semiconductor package and method for manufacturing the same
US8530979B2 (en) 2008-04-04 2013-09-10 Fujikura Ltd. Semiconductor package and method for manufacturing the same
TWI464835B (en) * 2008-04-04 2014-12-11 藤倉股份有限公司 Semiconductor package and method of manufacturing same
EP2267770A4 (en) * 2008-04-04 2015-05-06 Fujikura Ltd SEMICONDUCTOR HOUSING AND METHOD FOR MANUFACTURING THE SAME
JP2013171958A (en) * 2012-02-21 2013-09-02 Seiko Instruments Inc Method of manufacturing optical device
CN115004365A (en) * 2019-12-16 2022-09-02 阿莫善斯有限公司 Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JP4475788B2 (en) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4565727B2 (en) Manufacturing method of semiconductor device
JP3420057B2 (en) Resin-sealed semiconductor device
US6285067B1 (en) Electronic device and method for manufacturing the same
JP2000311959A (en) Semiconductor device and manufacturing method thereof
JP2002110833A (en) Semiconductor device and method of manufacturing the same
JP3462806B2 (en) Semiconductor device and manufacturing method thereof
JP4605880B2 (en) Semiconductor device
JP4565728B2 (en) Medium airtight package type semiconductor device
JP4475788B2 (en) Manufacturing method of semiconductor device
JP3292082B2 (en) Terminal land frame and method of manufacturing resin-encapsulated semiconductor device using the same
JP2002134439A (en) Method for manufacturing semiconductor chip, resin-encapsulated semiconductor device, and method for manufacturing the same
JP2800806B2 (en) Semiconductor device and manufacturing method thereof
JP4471863B2 (en) Semiconductor device and manufacturing method thereof
JP4711483B2 (en) Manufacturing method of semiconductor device
JP4511335B2 (en) Multi-circuit board and electronic device
JP2001044313A (en) Method for manufacturing semiconductor device
JP2004186643A (en) Semiconductor device and method of manufacturing the same
JP2001196400A (en) Method for manufacturing semiconductor device
JP3600134B2 (en) Circuit device manufacturing method
JP2001196493A (en) Semiconductor device
JPH069509Y2 (en) Package for storing semiconductor devices
JPH07183303A (en) Method of forming bump electrode and method of manufacturing semiconductor device including bump electrode
JPH02224362A (en) Manufacture of semiconductor device
KR20030043512A (en) Method for preventing a bad contact and an assembly process reduction in semiconductor package
JPH0758234A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees