JP2002110852A - 半導体パッケージ、及び半導体チップの接続構造 - Google Patents
半導体パッケージ、及び半導体チップの接続構造Info
- Publication number
- JP2002110852A JP2002110852A JP2000304043A JP2000304043A JP2002110852A JP 2002110852 A JP2002110852 A JP 2002110852A JP 2000304043 A JP2000304043 A JP 2000304043A JP 2000304043 A JP2000304043 A JP 2000304043A JP 2002110852 A JP2002110852 A JP 2002110852A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- semiconductor package
- connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/20—
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田によって接続された部分にクラックを生
じにくい半導体パッケージ及び、半導体チップの接続構
造を提供すること。 【解決手段】 半導体チップ３０の下面側には、二層の
絶縁層１３６，２３６が設けられている。各絶縁層内に
は、導体回路１４３と銅めっき２３９とが設けられてお
り、半導体チップ３０との電気的な接続が図られてい
る。また、銅めっき２３９の下面側には、半導体パッケ
ージ５１と基板５０との間を接続する接続部１が設けら
れている。接続部１は、樹脂材からなるコア部２と、そ
のコア部２の表面を覆う金属層３と、その金属層３の表
面を覆う半田部４とから構成されている。半導体パッケ
ージ５１が基板５０に接続された後に、接続部分が高温
となって応力が発生しても、コア部２がその応力を吸収
するので、半田部４にクラックが発生する危険が減少す
る。
じにくい半導体パッケージ及び、半導体チップの接続構
造を提供すること。 【解決手段】 半導体チップ３０の下面側には、二層の
絶縁層１３６，２３６が設けられている。各絶縁層内に
は、導体回路１４３と銅めっき２３９とが設けられてお
り、半導体チップ３０との電気的な接続が図られてい
る。また、銅めっき２３９の下面側には、半導体パッケ
ージ５１と基板５０との間を接続する接続部１が設けら
れている。接続部１は、樹脂材からなるコア部２と、そ
のコア部２の表面を覆う金属層３と、その金属層３の表
面を覆う半田部４とから構成されている。半導体パッケ
ージ５１が基板５０に接続された後に、接続部分が高温
となって応力が発生しても、コア部２がその応力を吸収
するので、半田部４にクラックが発生する危険が減少す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケー
ジ、及び半導体チップの接続構造に関するものである。
ジ、及び半導体チップの接続構造に関するものである。
【０００２】
【従来の技術】例えば、ボールグリッドアレイ（ＢＧ
Ａ）タイプの半導体パッケージのように半田ボールを介
して、半導体チップとマザーボードとを接続する構造が
知られている。
Ａ）タイプの半導体パッケージのように半田ボールを介
して、半導体チップとマザーボードとを接続する構造が
知られている。
【０００３】
【発明が解決しようとする課題】ところが、そのような
構造を備えた製品では、半田によって接続された部分が
高熱となった場合（例えば、半導体チップからの発熱に
よって、半田部分が高熱となった場合）には、半導体チ
ップの線熱膨張率とマザーボードの線熱膨張率とが異な
るために、半田部分に応力がかかり、クラックが生じて
しまうおそれがあった。本発明は、上記した事情に鑑み
てなされたものであり、その目的は、半田によって接続
された部分にクラックを生じにくい半導体パッケージ及
び、半導体チップの接続構造を提供することにある。
構造を備えた製品では、半田によって接続された部分が
高熱となった場合（例えば、半導体チップからの発熱に
よって、半田部分が高熱となった場合）には、半導体チ
ップの線熱膨張率とマザーボードの線熱膨張率とが異な
るために、半田部分に応力がかかり、クラックが生じて
しまうおそれがあった。本発明は、上記した事情に鑑み
てなされたものであり、その目的は、半田によって接続
された部分にクラックを生じにくい半導体パッケージ及
び、半導体チップの接続構造を提供することにある。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
めに請求項１の発明に係る半導体パッケージは、半導体
チップとこの半導体チップを他の部材に対して電気的に
接続する接続部とを備えた半導体パッケージであって、
前記接続部には、樹脂材を備えたコア部とこのコア部の
表面を覆う半田部とが設けられていることを特徴とす
る。請求項２の発明に係る半導体チップの接続構造は、
半導体チップと他の部材とを電気的に接続する構造であ
って、樹脂材を備えたコア部とこのコア部の表面を覆う
半田部とが設けられた接続部によって接続されているこ
とを特徴とする。
めに請求項１の発明に係る半導体パッケージは、半導体
チップとこの半導体チップを他の部材に対して電気的に
接続する接続部とを備えた半導体パッケージであって、
前記接続部には、樹脂材を備えたコア部とこのコア部の
表面を覆う半田部とが設けられていることを特徴とす
る。請求項２の発明に係る半導体チップの接続構造は、
半導体チップと他の部材とを電気的に接続する構造であ
って、樹脂材を備えたコア部とこのコア部の表面を覆う
半田部とが設けられた接続部によって接続されているこ
とを特徴とする。
【０００５】「半導体パッケージ」には、ボールグリッ
ドアレイを備えた半導体チップ、フリップチップ、チッ
プサイズパッケージ（ＣＳＰ）等が含まれる。「他の部
材」とは、紙基材エポキシ樹脂、合成繊維布基材エポキ
シ樹脂、ガラス布基材エポキシ樹脂、紙基材フェノール
樹脂、ガラス布基材テフロン樹脂、ポリサルフォン樹
脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド
樹脂等から形成された絶縁基板を用いたプリント配線板
が含まれる。接続部に設けられる「樹脂材」としては、
例えばエポキシ樹脂のように耐熱性を備えた合成樹脂材
を用いることができる。なお、樹脂材の形状は限定され
ないが、取扱いの便宜から略球形状が好ましい。そのよ
うに略球形状とした場合には、直径は、従来のはんだボ
ールの直径と同等かそれよりも僅かに小さくするのが好
ましい。また、接続部に設けられる「半田部」には、従
来の鉛入り半田の他に、鉛フリー半田を用いることもで
きる。また、樹脂材の表面に、半田部とは異なる金属
（例えば、ニッケル、銀、銅、スズ等）をコーティング
しておくこともできる。
ドアレイを備えた半導体チップ、フリップチップ、チッ
プサイズパッケージ（ＣＳＰ）等が含まれる。「他の部
材」とは、紙基材エポキシ樹脂、合成繊維布基材エポキ
シ樹脂、ガラス布基材エポキシ樹脂、紙基材フェノール
樹脂、ガラス布基材テフロン樹脂、ポリサルフォン樹
脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド
樹脂等から形成された絶縁基板を用いたプリント配線板
が含まれる。接続部に設けられる「樹脂材」としては、
例えばエポキシ樹脂のように耐熱性を備えた合成樹脂材
を用いることができる。なお、樹脂材の形状は限定され
ないが、取扱いの便宜から略球形状が好ましい。そのよ
うに略球形状とした場合には、直径は、従来のはんだボ
ールの直径と同等かそれよりも僅かに小さくするのが好
ましい。また、接続部に設けられる「半田部」には、従
来の鉛入り半田の他に、鉛フリー半田を用いることもで
きる。また、樹脂材の表面に、半田部とは異なる金属
（例えば、ニッケル、銀、銅、スズ等）をコーティング
しておくこともできる。
【０００６】
【発明の作用、および発明の効果】請求項１または請求
項２の発明によれば、半導体チップは、接続部を介して
他の部材に接続される。接続部は半田部と樹脂材を備え
たコア部とから構成されているので、接続部分が高熱と
なって、半導体チップと他の部材との間に応力が生じた
場合でも、その応力は主としてコア部が吸収する。この
ため、従来のように接続部が半田のみで構成されている
場合に比べると、接続部分にクラックが生じにくい。
項２の発明によれば、半導体チップは、接続部を介して
他の部材に接続される。接続部は半田部と樹脂材を備え
たコア部とから構成されているので、接続部分が高熱と
なって、半導体チップと他の部材との間に応力が生じた
場合でも、その応力は主としてコア部が吸収する。この
ため、従来のように接続部が半田のみで構成されている
場合に比べると、接続部分にクラックが生じにくい。
【０００７】
【発明の実施の形態】次に本発明の一実施形態につい
て、図１〜図６を参照しつつ、詳細に説明する。 ＜接続部＞図１には、接続部１の製造工程を示した。本
実施形態の接続部１は、樹脂材からなる略球形状のコア
部２と、そのコア部２の表面を覆う金属層３と、さらに
その金属層３の表面を覆う半田部４とから構成されてい
る。
て、図１〜図６を参照しつつ、詳細に説明する。 ＜接続部＞図１には、接続部１の製造工程を示した。本
実施形態の接続部１は、樹脂材からなる略球形状のコア
部２と、そのコア部２の表面を覆う金属層３と、さらに
その金属層３の表面を覆う半田部４とから構成されてい
る。
【０００８】コア部２は、エポキシ樹脂から略球形状に
形成されており、その直径は約５００μｍとされている
（図１（Ａ））。次に、コア部２をメッキ浴槽に浸漬さ
せた状態で撹拌しながら、無電解メッキを行う。この無
電解メッキ処理により、コア部２の表面には、約３μｍ
の厚さのニッケル層（金属層）３が形成される（図１
（Ｂ））。次に、金属層３の表面に半田部４を形成す
る。この半田部４は、鉛フリー半田であり、金属層３が
形成されたコア部２の表面に、例えば化学ハンダメッキ
処理により形成することができる。本実施形態では、半
田部４の厚さは、約１０μｍとされている（図１
（Ｃ））。こうして、接続部１の製造が完了する。
形成されており、その直径は約５００μｍとされている
（図１（Ａ））。次に、コア部２をメッキ浴槽に浸漬さ
せた状態で撹拌しながら、無電解メッキを行う。この無
電解メッキ処理により、コア部２の表面には、約３μｍ
の厚さのニッケル層（金属層）３が形成される（図１
（Ｂ））。次に、金属層３の表面に半田部４を形成す
る。この半田部４は、鉛フリー半田であり、金属層３が
形成されたコア部２の表面に、例えば化学ハンダメッキ
処理により形成することができる。本実施形態では、半
田部４の厚さは、約１０μｍとされている（図１
（Ｃ））。こうして、接続部１の製造が完了する。
【０００９】＜半導体チップ＞次に、図２〜図５を参照
しつつ、半導体チップ３０の製造方法について説明す
る。図２（Ａ）に示すように、半導体チップ３０の下面
には、パッシベーション膜３４が設けられており、その
開口にはアルミニウム電極パッド３２が形成されてい
る。
しつつ、半導体チップ３０の製造方法について説明す
る。図２（Ａ）に示すように、半導体チップ３０の下面
には、パッシベーション膜３４が設けられており、その
開口にはアルミニウム電極パッド３２が形成されてい
る。
【００１０】次に、図２（Ｂ）に示すように、アルミニ
ウム電極パッド３２の表面にめっき層の析出を容易とさ
せるジンケート処理を施す。このジンケート処理として
は、例えば、半導体チップ３０を常温で１０〜３０秒
間、金属塩である酸化亜鉛と還元剤としての水酸化ナト
リウムとの混合液中に浸漬することにより行うことがで
きる。引き続き、図２（Ｃ）に示すように、半導体チッ
プ３０を無電解ニッケルめっき液中に浸けて、アルミニ
ウム電極パッド３２の表面にニッケルめっき層３８を析
出させる。なお、このニッケルめっき層を形成する工程
は後述する複合めっき層を速やかかつより強固に形成す
ることを目的とするものである。また、この処理を省略
して、アルミニウム電極パッド３２に複合めっき層を直
接形成することも可能である。
ウム電極パッド３２の表面にめっき層の析出を容易とさ
せるジンケート処理を施す。このジンケート処理として
は、例えば、半導体チップ３０を常温で１０〜３０秒
間、金属塩である酸化亜鉛と還元剤としての水酸化ナト
リウムとの混合液中に浸漬することにより行うことがで
きる。引き続き、図２（Ｃ）に示すように、半導体チッ
プ３０を無電解ニッケルめっき液中に浸けて、アルミニ
ウム電極パッド３２の表面にニッケルめっき層３８を析
出させる。なお、このニッケルめっき層を形成する工程
は後述する複合めっき層を速やかかつより強固に形成す
ることを目的とするものである。また、この処理を省略
して、アルミニウム電極パッド３２に複合めっき層を直
接形成することも可能である。
【００１１】次に、図２（Ｄ）に示すように、半導体チ
ップ３０をニッケルと銅の無電解複合めっき液に浸漬
し、ニッケルと銅の複合めっき層４０を形成する。この
場合、複合めっき層を０．０１μｍ〜５μｍの厚さで、
表面のニッケル含有量が、１重量％〜７０重量％の範囲
とし、残部を実質的に銅からなる組成とすることによ
り、その後のインナービア１４２を形成する際の銅めっ
きを形成することが可能となる。また、ニッケルと銅の
複合めっき液としては、例えば、硫酸ニッケル、硫酸銅
及び次亜燐酸ナトリウムの水溶液を使用することができ
る。
ップ３０をニッケルと銅の無電解複合めっき液に浸漬
し、ニッケルと銅の複合めっき層４０を形成する。この
場合、複合めっき層を０．０１μｍ〜５μｍの厚さで、
表面のニッケル含有量が、１重量％〜７０重量％の範囲
とし、残部を実質的に銅からなる組成とすることによ
り、その後のインナービア１４２を形成する際の銅めっ
きを形成することが可能となる。また、ニッケルと銅の
複合めっき液としては、例えば、硫酸ニッケル、硫酸銅
及び次亜燐酸ナトリウムの水溶液を使用することができ
る。
【００１２】次に、図３（Ｅ）に示すように、パッシベ
ーション膜３４が施された面側に、絶縁層１３６を形成
する。絶縁層１３６としては、感光性のエポキシ樹脂や
ポリイミド樹脂を塗布する他に、ドライフィルムを貼り
付けて形成することもできる。次に、図３（Ｆ）に示す
ように、露光・現像処理により非貫通孔１３６ａを形成
する。絶縁層１３６として感光性樹脂を用いた場合に
は、露光現像して非貫通孔を形成できるため、ドライフ
ィルムを使用してレーザで非貫通孔を形成する場合と異
なり、電極パッド３２の表面を変質させたり、半導体チ
ップを損傷させる危険性が少ない。なお、感光性樹脂を
使用した場合には、加熱処理しておく。
ーション膜３４が施された面側に、絶縁層１３６を形成
する。絶縁層１３６としては、感光性のエポキシ樹脂や
ポリイミド樹脂を塗布する他に、ドライフィルムを貼り
付けて形成することもできる。次に、図３（Ｆ）に示す
ように、露光・現像処理により非貫通孔１３６ａを形成
する。絶縁層１３６として感光性樹脂を用いた場合に
は、露光現像して非貫通孔を形成できるため、ドライフ
ィルムを使用してレーザで非貫通孔を形成する場合と異
なり、電極パッド３２の表面を変質させたり、半導体チ
ップを損傷させる危険性が少ない。なお、感光性樹脂を
使用した場合には、加熱処理しておく。
【００１３】次に、図３（Ｇ）に示すように、非貫通孔
１３６ａ内に無電解銅めっきを充填してインナービア１
４２を形成すると共に、絶縁層１３６上に導体回路１４
３を形成する。次に、図４（Ｊ）に示すように、絶縁層
１３６及び導体回路１４３上に、熱硬化性樹脂を塗布し
硬化処理して、厚さ１５μｍ〜２００μｍの第２の絶縁
層２３６を形成する。さらに、図４（Ｈ）に示すよう
に、炭酸ガスレーザにより直径が２０μｍ〜２５０μｍ
の非貫通孔２３６ａを形成する。
１３６ａ内に無電解銅めっきを充填してインナービア１
４２を形成すると共に、絶縁層１３６上に導体回路１４
３を形成する。次に、図４（Ｊ）に示すように、絶縁層
１３６及び導体回路１４３上に、熱硬化性樹脂を塗布し
硬化処理して、厚さ１５μｍ〜２００μｍの第２の絶縁
層２３６を形成する。さらに、図４（Ｈ）に示すよう
に、炭酸ガスレーザにより直径が２０μｍ〜２５０μｍ
の非貫通孔２３６ａを形成する。
【００１４】次に、図５（Ｌ）に示すように、非貫通孔
１３６ａ内に銅めっき（ビア）２３９を形成する。この
銅めっきは、電解めっき、あるいは無電解めっきにより
行うことができる。ここでは、非貫通孔１３６ａから突
出しないように銅めっきを形成しているが、非貫通孔１
３６から盛り上がるように銅めっき２３９を形成してか
ら、表面を研磨などで除去して平坦化してもよい。
１３６ａ内に銅めっき（ビア）２３９を形成する。この
銅めっきは、電解めっき、あるいは無電解めっきにより
行うことができる。ここでは、非貫通孔１３６ａから突
出しないように銅めっきを形成しているが、非貫通孔１
３６から盛り上がるように銅めっき２３９を形成してか
ら、表面を研磨などで除去して平坦化してもよい。
【００１５】＜半導体パッケージ及び、接続構造＞次
に、図５（Ｍ）に示すように、銅めっき２３９の表面に
接続部１を設けておく。こうして、半導体チップ３０と
接続部１とを備えた半導体パッケージ５１の製造が完了
する。次に、図６に示すように、半導体パッケージ５１
と基板５０（本発明における「他の部材」に該当する）
とを電気的に接続する。半導体パッケージ５１の接続部
１の位置と基板５０のパッド５２の位置とが整合するよ
うにして、半導体パッケージ５１を載置させて、リフロ
ー処理することにより、半導体パッケージ５１を基板５
０に取り付ける。なお、実施形態では、リフローするこ
とにより基板への取り付けを行っているが、接着剤を介
して、基板へ取り付けてもよい。
に、図５（Ｍ）に示すように、銅めっき２３９の表面に
接続部１を設けておく。こうして、半導体チップ３０と
接続部１とを備えた半導体パッケージ５１の製造が完了
する。次に、図６に示すように、半導体パッケージ５１
と基板５０（本発明における「他の部材」に該当する）
とを電気的に接続する。半導体パッケージ５１の接続部
１の位置と基板５０のパッド５２の位置とが整合するよ
うにして、半導体パッケージ５１を載置させて、リフロ
ー処理することにより、半導体パッケージ５１を基板５
０に取り付ける。なお、実施形態では、リフローするこ
とにより基板への取り付けを行っているが、接着剤を介
して、基板へ取り付けてもよい。
【００１６】このように本実施形態では、半導体チップ
３０は、接続部１を介して基板５０に接続される。接続
部１は半田部４と樹脂材を備えたコア部２とから構成さ
れているので、半導体パッケージ５１が基板５０に接続
された後に、接続部分が高熱となって半導体チップ３０
と基板５０との間に応力が生じた場合でも、その応力は
主として接続部１のコア部２が吸収する。このため、従
来のように接続部が半田のみで構成されている場合に比
べると、接続部分にクラックが生じにくい。
３０は、接続部１を介して基板５０に接続される。接続
部１は半田部４と樹脂材を備えたコア部２とから構成さ
れているので、半導体パッケージ５１が基板５０に接続
された後に、接続部分が高熱となって半導体チップ３０
と基板５０との間に応力が生じた場合でも、その応力は
主として接続部１のコア部２が吸収する。このため、従
来のように接続部が半田のみで構成されている場合に比
べると、接続部分にクラックが生じにくい。
【００１７】なお、本発明の技術的範囲は、上記した実
施形態によって限定されるものではなく、様々に変更し
て実施することができる。その他、本発明の技術的範囲
は、均等の範囲にまで及ぶものである。
施形態によって限定されるものではなく、様々に変更し
て実施することができる。その他、本発明の技術的範囲
は、均等の範囲にまで及ぶものである。
【図１】接続部の製造工程を示す図
【図２】半導体パッケージの製造工程を示す図（１）
【図３】半導体パッケージの製造工程を示す図（２）
【図４】半導体パッケージの製造工程を示す図（３）
【図５】半導体パッケージの製造工程を示す図（４）
【図６】半導体パッケージと基板とを接続したときの断
面図
面図
１…接続部 ２…コア部 ４…半田部 ３０…半導体チップ ５０…基板（他の部材） ５１…半導体パッケージ
Claims (2)
- 【請求項１】 半導体チップとこの半導体チップを他の
部材に対して電気的に接続する接続部とを備えた半導体
パッケージであって、 前記接続部には、樹脂材を備えたコア部とこのコア部の
表面を覆う半田部とが設けられていることを特徴とする
半導体パッケージ。 - 【請求項２】 半導体チップと他の部材とを電気的に接
続する構造であって、樹脂材を備えたコア部とこのコア
部の表面を覆う半田部とが設けられた接続部によって接
続されていることを特徴とする半導体チップの接続構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304043A JP2002110852A (ja) | 2000-10-03 | 2000-10-03 | 半導体パッケージ、及び半導体チップの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304043A JP2002110852A (ja) | 2000-10-03 | 2000-10-03 | 半導体パッケージ、及び半導体チップの接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110852A true JP2002110852A (ja) | 2002-04-12 |
Family
ID=18785152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000304043A Pending JP2002110852A (ja) | 2000-10-03 | 2000-10-03 | 半導体パッケージ、及び半導体チップの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110852A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109120A1 (en) * | 2005-02-04 | 2006-10-19 | Nokia Corporation | Ball grid array package |
| JP2009117771A (ja) * | 2007-11-09 | 2009-05-28 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP2012079753A (ja) * | 2010-09-30 | 2012-04-19 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、センサーモジュール、電子機器 |
| US10903197B2 (en) | 2012-05-17 | 2021-01-26 | Ams Sensors Singapore Pte. Ltd. | Assembly of wafer stacks |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213400A (ja) * | 1995-02-08 | 1996-08-20 | Toshiba Corp | はんだバンプ、その形成方法及びはんだバンプ形成体 |
| JPH08288291A (ja) * | 1995-04-18 | 1996-11-01 | Citizen Watch Co Ltd | 半導体装置 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000228455A (ja) * | 1998-12-03 | 2000-08-15 | Nec Kyushu Ltd | Ｂｇａ型ｉｃパッケージ |
-
2000
- 2000-10-03 JP JP2000304043A patent/JP2002110852A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213400A (ja) * | 1995-02-08 | 1996-08-20 | Toshiba Corp | はんだバンプ、その形成方法及びはんだバンプ形成体 |
| JPH08288291A (ja) * | 1995-04-18 | 1996-11-01 | Citizen Watch Co Ltd | 半導体装置 |
| JP2000174051A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体装置の製造方法 |
| JP2000228455A (ja) * | 1998-12-03 | 2000-08-15 | Nec Kyushu Ltd | Ｂｇａ型ｉｃパッケージ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109120A1 (en) * | 2005-02-04 | 2006-10-19 | Nokia Corporation | Ball grid array package |
| JP2009117771A (ja) * | 2007-11-09 | 2009-05-28 | Fujikura Ltd | 半導体パッケージの製造方法 |
| US8048804B2 (en) | 2007-11-09 | 2011-11-01 | Fujikura Ltd. | Method of manufacturing semiconductor package |
| JP2012079753A (ja) * | 2010-09-30 | 2012-04-19 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、センサーモジュール、電子機器 |
| US10903197B2 (en) | 2012-05-17 | 2021-01-26 | Ams Sensors Singapore Pte. Ltd. | Assembly of wafer stacks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068293B2 (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
| KR100236448B1 (ko) | 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치 | |
| KR101968957B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 패키지 | |
| JP4949279B2 (ja) | 配線基板及びその製造方法 | |
| TWI492677B (zh) | 配線基板及其製造方法 | |
| JP2006005322A (ja) | 部品実装配線基板および配線基板への部品の実装方法 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2002110852A (ja) | 半導体パッケージ、及び半導体チップの接続構造 | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP5311656B2 (ja) | 配線基板 | |
| JPH0883971A (ja) | プリント配線板用の穴埋めインク | |
| JP3252757B2 (ja) | ボールグリッドアレイ | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
| CN106954335A (zh) | 表面镀层和包括该表面镀层的半导体封装件 | |
| JP3582111B2 (ja) | プリント配線板の製造方法 | |
| JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
| KR101241681B1 (ko) | 코팅액, 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090827 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110614 |