JP2002108584A - Image processing apparatus and image forming apparatus - Google Patents
Image processing apparatus and image forming apparatusInfo
- Publication number
- JP2002108584A JP2002108584A JP2000300622A JP2000300622A JP2002108584A JP 2002108584 A JP2002108584 A JP 2002108584A JP 2000300622 A JP2000300622 A JP 2000300622A JP 2000300622 A JP2000300622 A JP 2000300622A JP 2002108584 A JP2002108584 A JP 2002108584A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- descriptor
- image data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Bus Control (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【課題】 入力されたデータに対して出力時に画像移動
等の画像編集の要求がなされた場合に、最適なタイミン
グでDMAデータ転送を実行し、画像形成装置の生産性
を向上させる。
【解決手段】 ディスクリプタ領域に格納されているデ
ィスクリプタ情報に基づいてDMAデータ転送を行う画
像形成装置において、ディスクリプタ情報を格納するデ
ィスクリプタ領域と画像データを記憶する画像データ領
域とを持つ画像メモリ52と、該画像メモリ52のスク
リプタ領域に格納されているディスクリプタ情報の中
に、転送するデータを終了した際の画像移動や綴じ代な
どの動作を指示、設定可能な画像入出力DMAC51
と、その動作の終了時に割込み信号を発信するか否かを
指示し、割込みの有無に応じて割込みが発生したディス
クリプタのディスクリプタ情報に格納されているデータ
転送ライン数を参照し、1画面中の総転送終了ライン数
を加算するメモリ制御部53とを備えている。
(57) [Summary] [PROBLEMS] To execute DMA data transfer at an optimal timing when an image editing request such as image movement is made at the time of output of input data, thereby improving the productivity of the image forming apparatus. Improve. In an image forming apparatus that performs DMA data transfer based on descriptor information stored in a descriptor area, an image memory having a descriptor area for storing descriptor information and an image data area for storing image data, In the descriptor information stored in the script area of the image memory 52, an image input / output DMAC 51 instructing and setting operations such as image movement and binding margin when data to be transferred is completed.
At the end of the operation, indicates whether or not to transmit an interrupt signal, and refers to the number of data transfer lines stored in the descriptor information of the descriptor in which the interrupt has occurred according to the presence or absence of the interrupt. A memory control unit 53 for adding the total transfer end line number.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ディスクリプタ領
域に格納されているディスクリプタ情報に基づいて画像
メモリに対してDMAデータ転送(入出力)を行うDM
Aコントローラを有する画像処理装置、および、この画
像処理装置によって画像処理された画像データに基づい
て画像を形成する画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DM for performing DMA data transfer (input / output) to an image memory based on descriptor information stored in a descriptor area.
The present invention relates to an image processing apparatus having an A controller and an image forming apparatus that forms an image based on image data processed by the image processing apparatus.
【0002】[0002]
【従来の技術】複写機、ファクシミリ、プリンタ、スキ
ャナなどの画像形成装置は広く普及しており、デジタル
技術の進歩とともにこれら画像形成装置もデジタル化進
んでいる。デジタル化された画像形成装置においては、
画像メモリを応用して、画像の加工や編集も盛んに行わ
れるようになってきている。その中で、原稿複数枚分の
画像データをメモリに記憶することで、指定部数まとめ
てコピー出力し仕分けの作業をなくす電子ソートという
機能がある。この電子ソート機能を実施するためには複
数枚の画像データを保持する必要があり、そのままの画
像データを半導体メモリなどに蓄積するには蓄積枚数分
のデータ量に相当するメモリが必要になり、メモリコス
トが膨大になるので、 画像形成装置制御用の半導体メモリと画像データを
蓄積するための蓄積メモリとの2つのメモリで構成し、
蓄積メモリには半導体メモリより安価なハードディスク
等の2次記憶装置を使用する。2. Description of the Related Art Image forming apparatuses such as copiers, facsimile machines, printers and scanners have become widespread, and with the advance of digital technology, these image forming apparatuses have also been digitized. In a digitized image forming apparatus,
Image processing is being actively performed and edited by applying an image memory. Among them, there is a function called an electronic sort which stores the image data of a plurality of originals in a memory, collectively outputs a designated number of copies, and eliminates the sorting operation. In order to perform this electronic sort function, it is necessary to hold a plurality of image data, and to store the image data as it is in a semiconductor memory, a memory corresponding to the data amount of the number of stored images is required. Since the memory cost is enormous, it consists of two memories, a semiconductor memory for controlling the image forming apparatus and a storage memory for storing image data.
A secondary storage device such as a hard disk which is less expensive than a semiconductor memory is used as the storage memory.
【0003】 蓄積メモリとして半導体メモリを使用
するが、圧縮処理によって画像データを圧縮し、1枚あ
たりのデータ量を減らすことによってトータルのメモリ
量を減らす。A semiconductor memory is used as a storage memory, and image data is compressed by a compression process to reduce the amount of data per sheet, thereby reducing the total memory amount.
【0004】 イメージスキャナ、プリンタコントロ
ーラ、ファイルサーバーあるいはファクシミリコントロ
ーラなどの複数の画像入出力手段が同一の画像メモリを
共有するようにする。A plurality of image input / output units such as an image scanner, a printer controller, a file server, and a facsimile controller share the same image memory.
【0005】などの構成や方法が一般的に用いられる。Such a configuration and method are generally used.
【0006】一方、画像メモリに対し画像データの入出
力を実行するために、DMA(Direct Memo
ry Access)データ転送方式を用いたメモリ制
御コントローラ(以下、「DMAコントローラ」と称す
る)を使用することが、例えば特開平6−103225
号公報などで提案されている。On the other hand, in order to execute input / output of image data to / from an image memory, a DMA (Direct Memory) is used.
For example, the use of a memory controller (hereinafter, referred to as a "DMA controller") using a data access method is disclosed in Japanese Patent Laid-Open No. 6-103225.
It is proposed in Japanese Patent Publication No.
【0007】従来のDMAコントローラは、ディスクリ
プタと呼ばれるメモリ領域管理情報に基づいて画像メモ
リの特定の領域に対してデータの転送を行うようになっ
ている。また、1画像が格納されるメモリ領域を複数の
ディスクリプタに分割してデータ転送を行うことも可能
であり、例えば画像メモリをリングバッファの形態で利
用することにより、画像データの容量よりも少ないメモ
リ容量で画像データの入出力を実行することもできる。A conventional DMA controller transfers data to a specific area of an image memory based on memory area management information called a descriptor. It is also possible to divide a memory area for storing one image into a plurality of descriptors and perform data transfer. For example, by using an image memory in the form of a ring buffer, a memory smaller than the capacity of image data can be used. Input and output of image data can be executed with a capacity.
【0008】一方、画像入力手段から入力される画像デ
ータに対して、センタリング(入力画像データよりも大
きなサイズの転写紙に対し、画像データを転写紙の中央
に配置して出力する)などの画像移動や、綴じ代などの
余白を付加して入力するような画像編集/加工の機能を
実現する場合、従来は付加する余白分や、入力画像デー
タよりも大きな(転写紙サイズに相当する)メモリ領域
を確保して画像処理手段によって画像編集を行ってい
た。この場合、画像編集の機能が選択されることで、処
理に必要となるメモリ容量が増加し、さらに増加分のメ
モリ領域を使用するための前処理(入力画像データ領域
外のメモリデータクリアや、初期化)が発生し、処理時
間が余分にかかってしまうため、選択する機能に応じて
画像形成装置の生産性が低下するという現象が発生する
ことになる。また、画像移動処理を行った結果、出力す
る必要がなくなったり、保存対象とならなくなった入力
データがある場合でも、その分のメモリ領域を保持した
ままで、処理が行われてしまう場合も考えられる。On the other hand, for image data inputted from the image input means, centering (for a transfer paper having a size larger than the input image data, the image data is arranged at the center of the transfer paper and outputted). Conventionally, when realizing an image editing / processing function of inputting with a margin such as movement or binding margin, a memory larger than the input image data (equivalent to the transfer paper size) is conventionally used. Image editing is performed by the image processing means while securing an area. In this case, when the image editing function is selected, the memory capacity required for processing increases, and preprocessing (memory data clearing outside the input image data area, (Initialization) occurs, and an extra processing time is required, so that a phenomenon occurs in which the productivity of the image forming apparatus is reduced according to the selected function. Also, as a result of performing the image moving process, even if there is no need to output or there is input data that is no longer to be saved, it is considered that the process may be performed while retaining the memory area corresponding to the input data. Can be
【0009】ディスクリプタを用いて画像メモリの特定
の領域に対してデータの転送を行う構造を有するDMA
コントローラでは、入力画像データ以外の領域に対し
て、最小単位(1画素)の特定データ(余白領域であれ
ば白に相当するデータ)を指定して、仮想的に一定期間
の間特定データを連続して出力するといった動作制御も
可能である。したがって、編集の処理に必要なメモリ容
量は、選択された機能によっても変動するが、1画素な
いし数画素程度のメモリ領域となるため、前述のメモリ
容量の増加を最小限に抑え、かつ前処理に必要な時間も
ほぼゼロに近づけることが可能となる。さらには、入力
されたデータに対して、メモリへのデータ転送(保存)
の必要のないものについては、入力データを画像メモリ
にデータ転送しないように動作制御を行うことにより、
画像メモリ容量を節約することも可能である。なお、画
像データ入力後または出力時に、画像移動を行うことも
考慮し、入力データの破棄を行うか、否かは選択的に指
示することもできる。A DMA having a structure for transferring data to a specific area of an image memory using a descriptor
The controller designates specific data of the minimum unit (one pixel) (data corresponding to white in a margin area) for an area other than the input image data, and continuously supplies the specific data for a certain period of time. It is also possible to control the operation of outputting the data. Therefore, the memory capacity required for the editing process varies depending on the selected function, but since it is a memory area of about one pixel to several pixels, the increase in the memory capacity described above is minimized and the preprocessing is performed. Can be made to be almost zero. Furthermore, for input data, data transfer to memory (save)
For those that do not need to be, by controlling the operation so that the input data is not transferred to the image memory,
It is also possible to save image memory capacity. In consideration of moving the image after inputting or outputting the image data, it is possible to selectively instruct whether to discard the input data or not.
【0010】また、複数の画像入出力手段を有する画像
形成装置においては、同時に複数の画像の入出力要求が
行われる。この場合、画像メモリの動作制御において
は、複数のデータ転送要求に基づいて、実行のための空
き時間が最小となるように、同時に並行して複数のデー
タ転送を処理することが必須である。この入出力動作に
対して画像加工の実行要求がある場合、たとえばスキャ
ナから入力された画像データをプロッタに出力する動作
を例にとると、 要求1.スキャナ入力(画像1) 要求2.プロッタ出力(画像1)+綴じ代(要求1の動
作中に要求) 要求3.スキャナ入力(画像2)(要求2の動作中に要
求) 要求4.プロッタ出力(画像2)+綴じ代(要求3の動
作中に要求) 要求5.スキャナ入力(画像3)(要求4の動作中に要
求) という一連の複数の要求に対し、要求1のデータ転送
(入力)中に、同一のメモリ領域を読み出して要求2の
プロッタ出力を行うことが可能であれば、要求開始から
画像1の出力を得るまでの時間を短縮することができる
ため、画像形成装置の生産性は向上する。In an image forming apparatus having a plurality of image input / output means, a plurality of image input / output requests are made at the same time. In this case, in the operation control of the image memory, it is essential to simultaneously process a plurality of data transfers based on a plurality of data transfer requests so that the idle time for execution is minimized. If there is an image processing execution request for this input / output operation, for example, an operation of outputting image data input from a scanner to a plotter will be described as follows. Scanner input (Image 1) Request 2. Plotter output (image 1) + binding margin (required during operation of request 1) Request 3. 3. Scanner input (image 2) (required during operation of request 2) Plotter output (image 2) + binding margin (required during operation of requirement 3) requirement 5. In response to a series of requests for scanner input (image 3) (required during operation of request 4), the same memory area is read out and plotted for request 2 during data transfer (input) of request 1. Is possible, the time from the start of the request until the output of the image 1 can be shortened, so that the productivity of the image forming apparatus is improved.
【0011】同様に要求2のデータ転送(出力)中に、
他のメモリ領域を確保して要求3の画像データ転送(入
力)を実行すれば、全体の要求を処理する時間は大幅に
短縮される。さらには、要求3のデータ転送のためのメ
モリ領域を要求2で使用する同一のメモリ領域を選択
し、メモリ領域内の画像1のデータ転送が完了した部分
に上書きをするような動作制御を行うことによって、必
要とする画像メモリの容量を削減することもでき、装置
のコストダウンが実現される。Similarly, during the data transfer (output) of request 2,
If the image data transfer (input) of the request 3 is executed while securing another memory area, the time required to process the entire request is greatly reduced. Further, the same memory area used for the request 2 as the memory area for the data transfer of the request 3 is selected, and operation control is performed so as to overwrite the portion of the memory area where the data transfer of the image 1 has been completed. As a result, the required capacity of the image memory can be reduced, and the cost of the apparatus can be reduced.
【0012】[0012]
【発明が解決しようとする課題】しかし、上述のような
制御を行う場合には、綴じ代などの画像加工の処理も考
慮して、入力動作が完了していないデータ領域の出力を
禁止、もしくは出力が完了していないメモリ領域への上
書きなどのデータ入力を禁止するといった処理が必要と
なってくる。具体的には、入力画像データの副走査方向
の先頭画像よりも先の位置の画像データを開始点として
出力し、動作副走査方向の後端に余白データを付加する
ような画像移動操作、すなわち、入力画像の先端部分を
読み飛ばし、後端側に「マイナス綴じ代」と呼ぶ余白デー
タ(綴じ代)を付加する操作の場合には、少なくとも画
像データの出力開始点のライン数分の画像入力データの
転送が完了するまでは出力を禁止しなくてはならない。However, in the case of performing the above-described control, the output of the data area for which the input operation has not been completed is prohibited in consideration of image processing such as a binding margin, or Processing such as prohibiting data input such as overwriting to a memory area for which output has not been completed is required. Specifically, an image moving operation in which image data at a position earlier than the first image in the sub-scanning direction of the input image data is output as a start point and margin data is added to the rear end of the operation sub-scanning direction, that is, In the case of an operation of skipping the leading end portion of the input image and adding margin data (binding margin) called “minus binding margin” to the rear end side, at least the number of image input lines corresponding to the output start point of the image data is input. Output must be inhibited until the data transfer is completed.
【0013】このように複数の画像入出力手段に対する
画像データの画像メモリに対するデータ転送を大量かつ
高速に行うためには、上記の動作を禁止するための制御
も含めて、データ転送の実行タイミングを設定するため
に、時間的なロスを最小に抑え、正確に行うための画像
加工の動作も含めた動作状態を検出する手段が必須とな
る。In order to transfer a large amount of image data to the image memory to the image memory at a high speed as described above, the execution timing of the data transfer including the control for prohibiting the above-mentioned operation is required. In order to make the setting, a means for detecting an operation state including an image processing operation for minimizing a time loss and performing accurately is indispensable.
【0014】本発明はこのような従来技術の実情に鑑み
てなされたもので、その目的は、入力されたデータに対
して出力時に画像移動等の画像編集の要求がなされた場
合に、最適なタイミングでDMAデータ転送を実行し、
画像形成の生産性を向上させることができる画像処理装
置を提供することにある。The present invention has been made in view of such a situation of the prior art, and an object thereof is to provide an optimum method when an image editing request such as image movement is made when input data is output. Execute DMA data transfer at the timing,
An object of the present invention is to provide an image processing apparatus capable of improving the productivity of image formation.
【0015】また、他の目的は、入力されたデータに対
して出力時に画像移動等の画像編集の要求がなされた場
合に、最適なタイミングでDMAデータ転送を実行し、
生産性の高い画像形成を行える画像形成装置を提供する
ことにある。Another object of the present invention is to execute a DMA data transfer at an optimal timing when a request for image editing such as image movement is made at the time of output of input data.
An object of the present invention is to provide an image forming apparatus capable of forming an image with high productivity.
【0016】[0016]
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ディスクリプタ情報を格納するディスク
リプタ領域と画像データを記憶する画像データ領域とを
持つ画像メモリと、該画像メモリに記憶された前記画像
データを前記ディスクリプタ情報に基づいてDMAデー
タ転送を行うDMAコントローラとを備え、前記ディス
クリプタ領域に格納されているディスクリプタ情報に基
づいてDMAデータ転送を行う画像処理装置において、
前記DMAコントローラは、前記ディスクリプタ領域に
格納されているディスクリプタ情報の中に、転送するデ
ータを終了した際の処理を設定する手段と、前記設定さ
れた処理が終了した時に割込み信号を発信するか否かを
指示する手段と、割込みの有無に応じて、割込みが発生
したディスクリプタのディスクリプタ情報に格納されて
いるデータ転送ライン数を参照し、1画面中の総転送終
了ライン数を加算する手段とを備えた構成とした。In order to achieve the above object, the present invention provides an image memory having a descriptor area for storing descriptor information and an image data area for storing image data. A DMA controller that performs DMA data transfer of the image data based on the descriptor information, and an image processing apparatus that performs DMA data transfer based on descriptor information stored in the descriptor area;
The DMA controller includes, in the descriptor information stored in the descriptor area, means for setting processing when data to be transferred is completed, and whether or not to transmit an interrupt signal when the set processing is completed. Means for instructing whether or not there is an interrupt, and means for referring to the number of data transfer lines stored in the descriptor information of the descriptor in which the interrupt occurred and adding the total number of transfer end lines in one screen. A configuration was provided.
【0017】この場合、前記DMAコントローラは、デ
ィスクリプタ情報の中に前記画像データを入力するとき
は、予め1画面中のディスクリプタを複数に均等分割
し、データ転送中の画像データに対し画像データの出力
要求を発行し、前記画像データに対し副走査方向の画像
先頭よりも先のライン位置を開始点として画像データを
出力する要求がある場合には、1画面中の総転送終了ラ
イン数を加算する手段より得られるライン数と出力開始
ライン数との比較を行い、1画面中の総転送終了ライン
数が出力開始ライン数に到達したかどうかを判定する手
段をさらに備え、データ転送中の画像データの出力が可
能か否かの判定を行うようにする。なお、前記画像デー
タに対し副走査方向の画像先頭よりも先のライン位置を
開始点として画像データを出力する要求としては、例え
ば、画像移動や綴じ代の設定などが挙げられる。また、
前記DMAコントローラは、1画面中のディスクリプタ
を3分割のみとし、1つ目の分割ライン数を1ライン、
2つ目は設定可能な最大画像出力開始ライン数、3つ目
は残りのライン数とする。In this case, when inputting the image data into the descriptor information, the DMA controller divides the descriptor in one screen into a plurality of equal parts in advance and outputs the image data to the image data being transferred. When a request is issued and there is a request to output image data starting from a line position earlier than the image head in the sub-scanning direction with respect to the image data, the total number of transfer end lines in one screen is added. Means for comparing the number of lines obtained by the means with the number of output start lines to determine whether or not the total number of transfer end lines in one screen has reached the number of output start lines; It is determined whether or not output is possible. The request to output image data starting from a line position ahead of the image head in the sub-scanning direction with respect to the image data includes, for example, setting of image movement and binding margin. Also,
The DMA controller sets the descriptor in one screen to only three divisions, and sets the first division line number to one line,
The second is the maximum number of settable image output start lines, and the third is the remaining number of lines.
【0018】また、本発明は、前記各構成を備えた画像
処理装置と、画像処理された画像データに基づいて画像
を形成する画像形成手段とから画像形成装置を構成し、
入力された画像データを前記画像処理装置によって画像
処理し、その画像処理されたデータに基づいて画像を形
成するようにした。具体的には、記憶領域を少なくとも
1つ以上のディスクリプタ領域に分割して制御可能な手
段を有する画像形成装置において、個々のディスクリプ
タ領域の動作を制御するための属性データを設けること
により、記憶手段における記憶領域の利用効率の向上
と、記憶装置を制御するCPUのような制御手段の負荷
の軽減をはかり、かつ画像データの入出力の制御に必要
な準備期間の短縮および簡素化のための判断が容易にで
きるようにした。According to the present invention, there is provided an image forming apparatus comprising: an image processing apparatus having the above-described configurations; and an image forming means for forming an image based on image-processed image data.
The input image data is subjected to image processing by the image processing apparatus, and an image is formed based on the image-processed data. Specifically, in an image forming apparatus having a controllable means by dividing a storage area into at least one or more descriptor areas, by providing attribute data for controlling the operation of each descriptor area, To improve the use efficiency of the storage area and reduce the load on the control means such as the CPU for controlling the storage device, and to shorten and simplify the preparation period required for controlling the input and output of image data. Was made easier.
【0019】[0019]
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態について説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0020】図1は本発明の実施形態に係るデジタル複
写機の全体的な構成を示すブロック図、図2は図1にお
ける原稿台とその上に載置される原稿との関係を示す説
明図、図3は図1のIPUから出力される画像同期信号
を説明するためのタイミングチャート、図4は図1の記
憶部の詳細を示すブロック図、図5は図4のメモリ制御
部の構成を示すブロック図、図6はこの実施形態に係る
ビデオ入力DMACの動作を説明するための図である。FIG. 1 is a block diagram showing an overall configuration of a digital copying machine according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing a relationship between a document table and a document placed thereon in FIG. 3, FIG. 3 is a timing chart for explaining an image synchronization signal output from the IPU of FIG. 1, FIG. 4 is a block diagram showing details of a storage unit of FIG. 1, and FIG. 5 shows a configuration of a memory control unit of FIG. FIG. 6 is a block diagram showing the operation of the video input DMAC according to this embodiment.
【0021】本実施形態に係るデジタル複写機は、読み
取り部10と、像形成部20と、読み取り部10で読み
取った画像データを記憶し、像形成部20で画像を形成
させる画像処理装置として機能する制御部40とから主
に構成されている。The digital copying machine according to the present embodiment functions as a reading unit 10, an image forming unit 20, and an image processing apparatus that stores image data read by the reading unit 10 and forms an image with the image forming unit 20. And a control unit 40 that performs the control.
【0022】読み取り部10は、原稿台11と、原稿台
11上に載置された原稿を露光する露光ランプ12と、
複数の反射ミラー13と、CCD(イメージセンサ)1
4とイメージプロセッシングユニット(以下、「IP
U」と称す)15と、スキャナ制御部16とから主に構
成されている。また、像形成部20は、感光体ドラム2
2と、この感光体ドラム22の外周に沿って配置された
帯電チャージャ21、書き込み部23、現像装置24、
転写チャージャ28、分離チャージャ29、クリーニン
グ装置34および除電チャージャ35からなる作像系
と、給紙トレイ26、レジストローラ27、定着装置3
1、排紙コロ32および排紙トレイ33からなる給紙定
着系と、前記書き込み部23をはじめ前記作像系、給紙
定着系を制御するプロッタ制御部36とからなる。制御
部40は、デジタル複写機の各部ならびに全体の制御を
司るシステム制御部41、操作部42、記憶部43、F
AX部44およびセレクタ部45からなる。The reading unit 10 includes a document table 11, an exposure lamp 12 for exposing a document placed on the document table 11,
A plurality of reflection mirrors 13 and a CCD (image sensor) 1
4 and an image processing unit (hereinafter referred to as “IP
U ”) and a scanner controller 16. Further, the image forming unit 20 includes the photosensitive drum 2
2, a charging charger 21, a writing unit 23, a developing device 24, which is disposed along the outer circumference of the photosensitive drum 22;
An image forming system including a transfer charger 28, a separation charger 29, a cleaning device 34 and a static elimination charger 35, a paper feed tray 26, a registration roller 27, and a fixing device 3.
1. A paper feeding and fixing system including a paper discharge roller 32 and a paper discharge tray 33, and a plotter control unit 36 for controlling the image forming system, the paper feeding and fixing system, the writing unit 23, and the like. The control unit 40 includes a system control unit 41, an operation unit 42, a storage unit 43,
It comprises an AX section 44 and a selector section 45.
【0023】上記のような各構成を備えた読み取り部1
0の読み取りプロセス、像形成部30の像形成プロセス
について簡単に説明する。The reading unit 1 having the above-described components.
The process of reading 0 and the image forming process of the image forming unit 30 will be briefly described.
【0024】読み取り部10では、原稿Dを原稿台11
に沿って可動な露光ランプ12によってスキャン露光を
行い、複数の反射ミラー13によって原稿からの反射光
をCCD14に導き、CCD14で光電変換を行って光
の強弱に応じた電気信号とする。CCD14で電気信号
に変換された画像データは、IPU15に入力され、I
PU15で、入力された画像データに対してシェーディ
ング補正等のイメージデータ処理を行い、さらにA/D
変換して8ビットのデジタル信号とする。さらに変倍処
理、ディザ処理などの画像処理を行い、画像同期信号と
共に画像信号を像形成部20に送る。スキャナ制御部1
6は、以上のプロセスを実行するために、各種センサの
検知、駆動モータ等の制御を行い、また、IPU15に
各種パラメータの設定を行う。以上が読み取りプロセス
である。In the reading section 10, the original D is
Scan light is exposed by a movable exposure lamp 12 along the line, light reflected from the document is guided to a CCD 14 by a plurality of reflection mirrors 13, and photoelectric conversion is performed by the CCD 14 to generate an electric signal corresponding to the intensity of the light. The image data converted into the electric signal by the CCD 14 is input to the IPU 15 and
The PU 15 performs image data processing such as shading correction on the input image data, and further performs A / D
It is converted into an 8-bit digital signal. Further, image processing such as scaling processing and dither processing is performed, and an image signal is sent to the image forming unit 20 together with an image synchronization signal. Scanner controller 1
6 performs detection of various sensors, control of a drive motor, and the like, and sets various parameters in the IPU 15 to execute the above process. The above is the reading process.
【0025】像形成部20では、帯電チャージャ21に
よって一様に帯電された一定回転する感光体ドラム22
を、書き込み部23からの画像データによって変調され
たレーザ光により露光する。感光体ドラム22表面には
静電潜像が形成され、その潜像を現像装置24によりト
ナーで現像することにより、トナー像として顕像化され
る。一方、画像が転写される用紙は、あらかじめ給紙コ
ロ25によって給紙トレイ26から搬出され、レジスト
ローラ27位置で待機させておく。そして、感光体ドラ
ム22の画像形成位置先端とタイミングを図って搬送
し、転写チャージャ28によって感光体ドラム22上の
トナーを転写紙に静電転写し、分離チャージャ29によ
って転写紙を感光体ドラム22から分離する。その後、
転写紙上のトナー像を定着装置31により加熱定着し、
排紙ローラ32により排紙トレイ33に排紙する。静電
転写後の感光体ドラム22に残留したトナーは、クリー
ニング装置34によって感光体ドラム22から除去さ
れ、さらに、除電チャージャ35により感光体ドラム2
2表面の除電が行われる。プロッタ制御部36は、以上
のプロセスを実行するために像形成部における各種セン
サの検知、駆動モータなどの制御を行う。以上が像形成
プロセスである。In the image forming section 20, a photoreceptor drum 22, which is uniformly charged by a charging charger 21 and rotates at a constant speed, is provided.
Is exposed with a laser beam modulated by the image data from the writing unit 23. An electrostatic latent image is formed on the surface of the photoreceptor drum 22, and the latent image is developed with a toner by the developing device 24 to be visualized as a toner image. On the other hand, the sheet on which the image is to be transferred is carried out of the sheet feeding tray 26 by the sheet feeding roller 25 in advance, and waits at the position of the registration roller 27. Then, the photosensitive drum 22 is conveyed in a timely manner with the leading end of the image forming position, the toner on the photosensitive drum 22 is electrostatically transferred to transfer paper by a transfer charger 28, and the transfer paper is transferred to the photosensitive drum 22 by a separation charger 29. Separate from afterwards,
The fixing device 31 heats and fixes the toner image on the transfer paper,
The paper is discharged to a paper discharge tray 33 by a paper discharge roller 32. The toner remaining on the photosensitive drum 22 after the electrostatic transfer is removed from the photosensitive drum 22 by the cleaning device 34, and further, the photosensitive drum 2 is removed by the discharging charger 35.
The static elimination of the two surfaces is performed. The plotter control unit 36 performs detection of various sensors in the image forming unit and controls a drive motor and the like in order to execute the above process. The above is the image forming process.
【0026】読み取り部10のIPU15から出力され
る画像同期信号は図3のタイミングチャートに示すよう
になる。同図において、/FGATEはフレームゲート
信号で、この信号は副走査方向の画像エリアに対しての
画像有効範囲を表す信号である。この信号がローレベル
(ローアクティブ)の間の画像データが有効とされる。
また、この/FGATEはライン同期信号(/LSYN
C)の立ち下がりエッジでアサートあるいはネゲートさ
れる。/LSYNCは画素同期信号(PCLK)の立ち
上がりエッジで所定クロック数だけアサートされ、この
信号の立ち上がり後、所定クロック後に主走査方向の画
像データが有効とされる。送られてくる画像データは、
PCLKの1周期に対して1つであり、図2の矢印Zの
部分より400DPI相当に分割されたものである。画
像データは矢印Zの部分を先頭にラスタ形式のデータと
して送出される。また、画像データの副走査有効範囲
は、通常、転写紙サイズによって決まる。The image synchronization signal output from the IPU 15 of the reading unit 10 is as shown in the timing chart of FIG. In the figure, / FGATE is a frame gate signal, which is a signal representing an image effective range for an image area in the sub-scanning direction. Image data is valid while this signal is at low level (low active).
This / FGATE is a line synchronization signal (/ LSYN
Asserted or negated at the falling edge of C). / LSYNC is asserted for a predetermined number of clocks at the rising edge of the pixel synchronization signal (PCLK), and after the rising of this signal, the image data in the main scanning direction becomes valid after a predetermined clock. The image data sent is
There is one for one cycle of PCLK, which is divided into a portion corresponding to 400 DPI from the portion indicated by arrow Z in FIG. The image data is transmitted as raster format data with the arrow Z at the top. The effective sub-scanning range of image data is usually determined by the size of the transfer paper.
【0027】図1に示すようにこのデジタル複写機の制
御部40は、システム制御部41、操作部42、記憶部
43、FAX部44およびセレクタ部45とからなる。
システム制御部41は、オペレータによる操作部42へ
の入力状態を検知し、読み取り部10、記憶部43、像
形成部20、FAX部44への各種パラメータの設定、
プロセス実行指示などを通信によって行う。また、シス
テム全体の状態を操作部42に設けられた表示部(図示
しない)に表示する。このシステム制御部41への指示
はオペレータによる操作部42へのキー入力によってな
される。As shown in FIG. 1, the control section 40 of the digital copying machine comprises a system control section 41, an operation section 42, a storage section 43, a FAX section 44 and a selector section 45.
The system control unit 41 detects an input state of the operator to the operation unit 42, sets various parameters to the reading unit 10, the storage unit 43, the image forming unit 20, and the FAX unit 44,
A process execution instruction is performed by communication. Further, the status of the entire system is displayed on a display unit (not shown) provided in the operation unit 42. The instruction to the system control unit 41 is given by a key input to the operation unit 42 by the operator.
【0028】FAX部44は、システム制御部41から
の指示により、送られてきた画像データをG3、G4な
どFAXのデータ転送規定に基づいて2値圧縮を行い、
電話回線へ転送する。また、電話回線よりFAX部44
に転送されたデータは、復元されて2値の画像データと
され、像形成部20の書込部23へ送って顕像化され
る。セレクタ部45は、システム制御部41からの指示
により、セレクタの状態を変化させ、像形成を行う画像
データのソースを読み取り部10、記憶部43、FAX
部44の何れかより選択する。The FAX unit 44 performs binary compression of the transmitted image data based on the FAX data transfer rules such as G3 and G4 in accordance with an instruction from the system control unit 41.
Transfer to a telephone line. Also, the fax line 44 from the telephone line
The data transferred to the image forming unit 20 is restored to binary image data, sent to the writing unit 23 of the image forming unit 20, and visualized. The selector unit 45 changes the state of the selector according to an instruction from the system control unit 41, and reads the source of image data for forming an image, the storage unit 43, the FAX
Select from one of the sections 44.
【0029】記憶部43は、通常はIPU15から入力
される原稿の画像データを記憶することで、リピートコ
ピー、回転コピーなどの複写アプリケーションに使用さ
れる。この記憶部43はまた、FAX部44からの2値
画像データを一時記憶させるバッファメモリとしても使
用される。これらのデータ記憶の指示はシステム制御部
41によってなされる。The storage unit 43 normally stores image data of a document input from the IPU 15 and is used for copy applications such as repeat copy and rotation copy. The storage unit 43 is also used as a buffer memory for temporarily storing the binary image data from the FAX unit 44. These data storage instructions are given by the system control unit 41.
【0030】図4に示すように、記憶部43は、画像入
出力DMAコントローラ(以下、「画像入出力DMA
C」と称する)51、画像メモリ52、メモリ制御部5
3、画像転送DMAC54、符号転送DMAC55およ
び圧縮伸長器56から構成されている。画像入出力DM
AC51は、CPUおよびロジック回路で構成され、メ
モリ制御部53と通信を行ってコマンドを受信し、その
コマンドに応じた動作設定を行い、また、この画像入出
力DMAC51の状態を知らせるためステータス情報と
して送信する。画像入力のコマンドを受けた場合、入力
画像データを入力画像同期信号に従って8画素単位のメ
モリデータとしてパッキングして、メモリ制御部53に
メモリアクセス信号とともに随時出力する。画像出力の
コマンドを受けた場合、メモリ制御部53からの画像デ
ータを出力画像同期信号に同期させて出力する。また、
画像メモリ52は画像データを記憶し、DRAMなどの
半導体記憶素子で構成される。画像メモリのメモリ量の
合計は、例えば書き込み密度が400DPIの2値画像
データのA3サイズ分の4Mバイトと、電子ソート蓄積
用のメモリ4Mバイトの合計8Mバイトとする。この画
像メモリ52は、メモリ制御部53から読み出し、書き
込みの制御が行われる。As shown in FIG. 4, the storage unit 43 stores an image input / output DMA controller (hereinafter, referred to as an “image input / output DMA controller”).
C) 51, image memory 52, memory control unit 5
3. It is composed of an image transfer DMAC 54, a code transfer DMAC 55 and a compression / expansion unit 56. Image input / output DM
The AC 51 is composed of a CPU and a logic circuit, communicates with the memory control unit 53 to receive a command, performs an operation setting according to the command, and as status information for notifying the state of the image input / output DMAC 51. Send. When an image input command is received, the input image data is packed as 8-pixel memory data in accordance with the input image synchronization signal, and is output to the memory control unit 53 together with the memory access signal as needed. When an image output command is received, image data from the memory control unit 53 is output in synchronization with an output image synchronization signal. Also,
The image memory 52 stores image data, and is configured by a semiconductor storage element such as a DRAM. The total memory capacity of the image memory is, for example, 4 Mbytes of A3 size of binary image data having a writing density of 400 DPI and 4 Mbytes of electronic sort storage memory, for a total of 8 Mbytes. The image memory 52 is controlled by reading and writing from the memory control unit 53.
【0031】メモリ制御部53は、CPUおよびロジッ
ク回路で構成され、システム制御部41と通信を行って
コマンドを受信し、そのコマンドに応じた動作設定を行
う。メモリ制御部53はまた、記憶部43の状態を知ら
せるためステータス情報を送信する。なお、システム制
御部41からの動作コマンドには、画像入力、画像出
力、圧縮、伸長などがあり、画像入力、画像出力のコマ
ンドは画像入出力DMAC41に、圧縮関連のコマンド
は画像転送DMAC54、符号転送DMAC55および
圧縮伸張器56に送信される。The memory control unit 53 is composed of a CPU and a logic circuit, communicates with the system control unit 41, receives a command, and sets an operation according to the command. The memory control unit 53 also transmits status information to notify the state of the storage unit 43. The operation commands from the system control unit 41 include image input, image output, compression, decompression, and the like. Image input and image output commands are transmitted to the image input / output DMAC 41, compression-related commands are transmitted to the image transfer DMAC 54, code The data is transmitted to the transfer DMAC 55 and the compression / decompression device 56.
【0032】図5に示すように、メモリ制御部53はア
ビータ57とアクセス制御部58とを備えている。アビ
ータ57は、画像入出力DMAC51、画像転送DMA
C54、符号転送DMAC55からのメモリアクセス要
求信号を調整し、アクセス許可信号を出力する。アビー
タ57はリフレッシュ制御回路(図示しない)を内蔵
し、優先順位はリフレッシュ、画像入出力DMAC5
1、画像転送DMAC54、符号転送DMAC55の順
で、メモリアクセスが非アクティブの条件で許可先には
メモリアクセス許可信号をアクティブ出力する。また、
このメモリアクセス許可信号とともにメモリのアドレス
をセレクトし、アクセス制御回路58にメモリアクセス
のスタートを示すトリガ信号を出力する。一方、アクセ
ス制御回路58は、 入力される物理アドレスをこのア
クセス制御回路58からの信号により半導体メモリであ
るDRAMに対応したロウアドレス、カラムアドレスに
分割し11ビットのアドレスバスに出力する。また、ア
ビータ57からのアクセス開始信号に従い、DRAM制
御信号(RAS、CAS、WE)を出力する。As shown in FIG. 5, the memory controller 53 includes an arbiter 57 and an access controller 58. The arbiter 57 includes an image input / output DMAC 51, an image transfer DMA
C54, adjusts the memory access request signal from the code transfer DMAC 55, and outputs an access permission signal. The arbiter 57 has a built-in refresh control circuit (not shown).
1. In the order of the image transfer DMAC 54 and the code transfer DMAC 55, a memory access permission signal is actively output to the permission destination under the condition that the memory access is inactive. Also,
A memory address is selected together with the memory access permission signal, and a trigger signal indicating the start of memory access is output to the access control circuit 58. On the other hand, the access control circuit 58 divides the input physical address into a row address and a column address corresponding to a DRAM which is a semiconductor memory by a signal from the access control circuit 58, and outputs it to an 11-bit address bus. In addition, according to the access start signal from the arbiter 57, it outputs a DRAM control signal (RAS, CAS, WE).
【0033】再び図4に戻り、画像転送DMAC54に
ついて説明すると、画像転送DMAC54は、CPUお
よびロジック回路で構成され、メモリ制御部53と通信
を行ってコマンドを受信し、そのコマンドに応じた動作
設定を行い、状態を知らせるためステータス情報として
送信する。また、圧縮のコマンドを受けた場合は、メモ
リ制御部53にメモリアクセス要求信号を出力し、メモ
リアクセス許可信号がアクティブの場合に画像データを
受け取って圧縮伸長器56に転送する。画像転送DMA
C54はまた、メモリアクセス要求信号に応じてカウン
トアップするアドレスカウンタ(図示しない)を内蔵
し、画像データが格納される格納場所を示す22ビット
のメモリアドレスを出力する。Referring back to FIG. 4, the image transfer DMAC 54 will be described. The image transfer DMAC 54 is composed of a CPU and a logic circuit, communicates with the memory control unit 53, receives a command, and sets an operation according to the command. And sends it as status information to inform the status. When a compression command is received, a memory access request signal is output to the memory control unit 53, and when the memory access permission signal is active, image data is received and transferred to the compression / expansion unit 56. Image transfer DMA
C54 also incorporates an address counter (not shown) that counts up in response to a memory access request signal, and outputs a 22-bit memory address indicating a storage location where image data is stored.
【0034】符号転送DMAC55は、CPUおよびロ
ジック回路で構成され、メモリ制御部53と通信を行っ
てコマンドを受信し、そのコマンドに応じた動作設定を
行い、また、状態を知らせるためステータス情報として
送信する。伸長のコマンドを受けた場合は、メモリ制御
部53にメモリアクセス要求信号を出力し、メモリアク
セス許可信号がアクティブの場合に、画像データを受け
取って圧縮伸長器56に転送する。また、メモリアクセ
ス要求信号に応じてカウントアップするアドレスカウン
タを内蔵し、画像データが格納される格納場所を示す2
2ビットのメモリアドレスを出力する。この符号転送D
MAC55や画像転送DMAC54のディスクリプタア
クセス動作については後述する。The code transfer DMAC 55 is composed of a CPU and a logic circuit, communicates with the memory control unit 53, receives a command, performs an operation setting in accordance with the command, and transmits as status information to notify a state. I do. When a decompression command is received, a memory access request signal is output to the memory control unit 53, and when the memory access permission signal is active, image data is received and transferred to the compression / decompression unit 56. Also, an address counter that counts up in response to a memory access request signal is built in, and indicates a storage location where image data is stored.
Outputs a 2-bit memory address. This code transfer D
The descriptor access operation of the MAC 55 and the image transfer DMAC 54 will be described later.
【0035】圧縮伸長器56もCPUおよびロジック回
路で構成され、メモリ制御部53と通信を行ってコマン
ドを受信し、そのコマンドに応じた動作設定を行い、ま
た、状態を知らせるためステータス情報として送信す
る。なお、2値データはMH符号化方法により処理され
る。The compression / expansion unit 56 is also composed of a CPU and a logic circuit, communicates with the memory control unit 53, receives a command, sets an operation according to the command, and transmits it as status information to inform the status. I do. Note that the binary data is processed by the MH encoding method.
【0036】以上のように構成された記憶部の全体の動
作としては、画像入力およびデータ蓄積に際してはシス
テム制御部41からの指示により、画像データを画像メ
モリ52の所定の画像領域に画像転送DMAC54によ
り書き込んだり、読み出しを行う。このとき画像転送D
MAC54では画像ライン数をカウントしている。The overall operation of the storage unit configured as described above includes an image transfer DMAC 54 for transferring image data to a predetermined image area of the image memory 52 in accordance with an instruction from the system control unit 41 during image input and data storage. Write and read by. At this time, image transfer D
The MAC 54 counts the number of image lines.
【0037】次に、図6により画像転送DMAC54の
ディスクリプタアクセス動作およびデータ転送動作を説
明する。この実施形態においては、ビデオ入力DMAC
で画像転送DMACを構成している。ビデオ入力DMA
C61は、ディスクリプタ格納レジスタ62とCPUな
どで構成されたデータ転送制御部63とから構成されて
いる。また、画像データは、図示するように、バンド
1、バンド2、バンド3、バンド4の4つのバンドに分
割されており、各バンドで設定されているライン数の画
像データを転送する。Next, the descriptor access operation and the data transfer operation of the image transfer DMAC 54 will be described with reference to FIG. In this embodiment, the video input DMAC
Constitute the image transfer DMAC. Video input DMA
C61 includes a descriptor storage register 62 and a data transfer control unit 63 including a CPU and the like. As shown in the figure, the image data is divided into four bands, band 1, band 2, band 3, and band 4, and the image data of the number of lines set in each band is transferred.
【0038】以下に1画像中の総転送ライン数を加算す
る手順を説明する。まず、ビデオ入力DMAC61が転
送コマンドを受けるとDMAが起動し、あらかじめ内部
のディスクリプタ格納レジスタ62にデータ転送制御部
63のCPU(図示しない)によって設定されたチェー
ン先アドレスであるaアドレスにディスクリプタ1をリ
ードアクセスし、メモリ中のディスクリプタ1の内容を
ディスクリプタ格納レジスタ62にロードする。そのロ
ードされた内容は、4ワードで構成されており、次のデ
ィスクリプタの格納アドレスを示すチェーン先アドレ
ス、転送するデータの先頭アドレスを示すデータ格納
(転送)先アドレス、転送するデータのデータ量をライ
ン数で示すデータ転送ライン数、そして設定されたライ
ン数の転送が終了した場合にCPU割り込みを発生する
か否かのフォーマット情報である。なお、フォーマット
情報の最下位ビットには、設定されたライン数の転送を
終了した場合に、CPU割り込みを発生させるか否かを
表わすビットが、例えば“0”でCPU割り込みを発
生、“1”でCPU割り込みをマスクというようにして
配置されている。このように、ビデオ入力DMAC61
により、ディスクリプタ方式のDMAを、1画面のデー
タをディスクリプタによる転送単位で分割し、それぞれ
転送終了後に割込みを発信することで、現在の正確な転
送ライン数をビデオ入力DMAC61内の転送ライン数
レジスタを例えばデータ転送制御部63のCPUなどで
ポーリングすることなく管理することが可能となる。The procedure for adding the total number of transfer lines in one image will be described below. First, when the video input DMAC 61 receives the transfer command, the DMA starts, and the descriptor 1 is stored in the internal descriptor storage register 62 in advance at the a address which is the chain destination address set by the CPU (not shown) of the data transfer control unit 63. Read access is performed, and the contents of the descriptor 1 in the memory are loaded into the descriptor storage register 62. The loaded content is composed of four words, and includes a chain destination address indicating the storage address of the next descriptor, a data storage (transfer) destination address indicating the head address of the data to be transferred, and a data amount of the data to be transferred. This is format information indicating the number of data transfer lines indicated by the number of lines, and whether or not to generate a CPU interrupt when the transfer of the set number of lines is completed. In the least significant bit of the format information, a bit indicating whether or not a CPU interrupt is to be generated when the transfer of the set number of lines has been completed is, for example, "0", a CPU interrupt is generated, and "1" is generated. The CPU interrupt is arranged as a mask. Thus, the video input DMAC 61
The DMA of the descriptor system is divided into data of one screen in units of transfer by the descriptor, and an interrupt is issued after each transfer, so that the current accurate number of transfer lines is stored in the transfer line number register in the video input DMAC 61. For example, management can be performed without polling by the CPU of the data transfer control unit 63 or the like.
【0039】図6においては、1画像データを4つのバ
ンドに分割して、4つのディスクリプタのこのビットに
は1から4まで順に、0、0、0、0となっている。各
バンドの画像データ転送が終了するとCPU割り込みが
発生し、その割り込み発生により、各ディスクリプタに
設定されているライン数を例えばデータ転送制御部63
のCPUで加算することで、転送終了ライン数を検出す
ることができる。In FIG. 6, one image data is divided into four bands, and the bits of the four descriptors are 0, 0, 0, 0 in order from 1 to 4. When the transfer of the image data of each band is completed, a CPU interrupt is generated, and the generation of the interrupt causes the number of lines set in each descriptor to be, for example, the data transfer control unit 63.
, The number of transfer end lines can be detected.
【0040】画像の先端部分を読み飛ばし、後端に余白
を付ける「マイナスとじ代」の場合、とじ代分の画像が
入力してから、画像データ出力のDMA転送スタートの
タイミング検出が必要である。これは、CPU割り込み
により入力画像ライン数を検出し、出力開始ライン数
(綴じ代分のライン数)と比較することにより画像デー
タ出力のDMA転送スタートのタイミング検出すること
ができる。In the case of the "minus binding margin" in which the leading end of the image is skipped and a margin is provided at the trailing end, it is necessary to detect the timing of the DMA transfer start of image data output after the image for the binding margin is input. . This is because the number of input image lines is detected by a CPU interrupt, and is compared with the number of output start lines (the number of lines for the binding margin) to detect the timing of DMA transfer start of image data output.
【0041】ここで図7により、画像データ出力のDM
A転送スタートのタイミング検出を説明する。図7は綴
じ代を設ける場合のDMA転送スタートのタイミングを
検出するためのフローチャートである。CPU割り込み
が発生すると、ディスクリプタに設定した転送ライン数
を検出し(ステップ701)、総転送ライン数が出力開
始ライン数以上あるか否かをチェックする(ステップ7
02)。総転送ライン数が出力開始ライン数以上ある場
合はデータ出力を可能にし(ステップ703)、総転送
ライン数が出力開始ライン数以下の場合はデータ出力を
不可とする(ステップ704)。これにより、例えばプ
ロッタのような画像入力装置からのデータが入力中の画
像データに対し、プロッタ出力要求が発行され、かつそ
の画像データに対し副走査マイナス綴代を要求された場
合でも、総転送ライン数を管理していることで綴代ライ
ン数と総転送ライン数の関係が、綴代ライン数≦総ライ
ン数という関係になっていればプロッタのデータ出力可
能と判断すること可能となる。Here, according to FIG. 7, the DM of the image data output is
The detection of the start of the A transfer will be described. FIG. 7 is a flowchart for detecting the timing of the start of the DMA transfer when the binding margin is provided. When a CPU interrupt occurs, the number of transfer lines set in the descriptor is detected (step 701), and it is checked whether the total number of transfer lines is equal to or greater than the number of output start lines (step 7).
02). If the total transfer line number is equal to or greater than the output start line number, data output is enabled (step 703). If the total transfer line number is equal to or less than the output start line number, data output is disabled (step 704). Accordingly, even when a plotter output request is issued for image data to which data from an image input device such as a plotter is being input and a sub-scanning minus binding margin is requested for the image data, the total transfer is performed. By managing the number of lines, if the relationship between the number of binding lines and the total number of transfer lines is such that the number of binding lines ≦ the total number of lines, it is possible to determine that plotter data can be output.
【0042】上述した実施の形態においては、入力画像
データを4つのバンドに分割した場合を説明したが、分
割数はこれに限るものではなく、図8に示すように3つ
のバンドに分割してもよい。3つのバンドに分割した場
合を図8により説明する。図8は入力画像データを3つ
のバンドに分割した場合のディスクリプタの構成を説明
する図である。In the above-described embodiment, the case where the input image data is divided into four bands has been described. However, the number of divisions is not limited to this, and as shown in FIG. Is also good. The case of dividing into three bands will be described with reference to FIG. FIG. 8 is a diagram illustrating the configuration of a descriptor when input image data is divided into three bands.
【0043】図8に示すように、入力画像データである
転送データをバンド1、2および3の3つのバンドに分
割し、1つ目の分割ライン数であるデータ転送ライン数
Aを1、2つ目の分割ライン数であるデータ転送ライン
数Bを設定可能最大画像出力開始ライン数(画像移動ラ
イン数)、3つ目の分割ライン数であるデータ転送ライ
ン数Cは残りの画像のライン数に設定した場合の各ディ
スクリプタの構成を示している。そして、画像移動がな
い場合は、1度目のCPU割り込みが画像データ出力の
DMA転送スタートのタイミングとなり、画像シフトが
ある場合にはシフトライン数に関係なく、2度目のCP
U割り込みが画像データ出力のDMA転送スタートのタ
イミングとなる。このように、データ転送されるべき1
画面のデータを1ライン、綴じ代最大ライン、残りの入
力ラインと3分割することにより、綴じ代の副走査方向
の綴じ代がないか、またはプラスの場合は1ディスクリ
プタ目の割込みが発生していればプロッタ出力可と判定
し、副走査方向のマイナス綴じ代の場合は、2ディスク
リプタ目の割込みが発生していればプロッタ出力可と判
定することが可能となり、綴じ代方向によって最適な判
定制御とCPUへの割り込み回数が抑えられ、結果CP
Uの処理負荷の低減が可能となる。As shown in FIG. 8, the transfer data as the input image data is divided into three bands of bands 1, 2 and 3, and the first divided line number A, the data transfer line number A, is 1, 2 The number B of data transfer lines, which is the first number of divided lines, can be set. The maximum number of image output start lines (number of image moving lines), the number C of data transfer lines, which is the third number of divided lines, is the number of lines of the remaining image. 3 shows the configuration of each descriptor. If there is no image movement, the first CPU interrupt is the timing for starting DMA transfer of image data output. If there is an image shift, the second CPU interrupt is performed regardless of the number of shift lines.
The U interrupt is the timing for starting the DMA transfer of the image data output. Thus, one to be transferred
By dividing the screen data into three lines, one line, the maximum binding line, and the remaining input lines, there is no binding margin in the sub-scanning direction of the binding margin, or if it is positive, the interruption of the first descriptor has occurred. In this case, it is determined that plotter output is possible. In the case of a minus binding margin in the sub-scanning direction, it is possible to determine that plotter output is possible if an interrupt of the second descriptor has occurred. And the number of interrupts to the CPU is reduced, resulting in a CP
The processing load on U can be reduced.
【0044】上述した実施の形態はデジタル複写機を例
に取って説明したが、ファクシミリ、プリンタ、スキャ
ナ、ネットワークファイルサーバなどの画像入出力機
器、またはこれらのうちの複数の機能を備えたデジタル
複合機型の画像形成装置にも適用可能である。Although the above embodiment has been described by taking a digital copying machine as an example, an image input / output device such as a facsimile, a printer, a scanner, a network file server, or a digital composite device having a plurality of functions among these devices. The present invention is also applicable to a machine type image forming apparatus.
【0045】[0045]
【発明の効果】これまでの説明から明らかなように、請
求項1記載の発明によれば、DMAコントローラはディ
スクリプタ領域に格納されているディスクリプタ情報の
中に、転送するデータを終了した際の処理を設定する手
段と、前記設定された処理が終了した時に割込み信号を
発信するか否かを指示する手段と、割込みの有無に応じ
て、割込みが発生したディスクリプタのディスクリプタ
情報に格納されているデータ転送ライン数を参照し、1
画面中の総転送終了ライン数を加算する手段とを備えて
いるので、1画面のデータがディスクリプタによる転送
単位で分割され、それぞれに転送終了後に割込みを発信
することで現在の正確な転送ライン数をDMAコントロ
ーラ内の転送ライン数レジスタを例えば記憶装置を制御
するCPUなどでポーリングすることなく管理すること
ができ、画像形成の生産性を向上させることができる。As is apparent from the above description, according to the first aspect of the present invention, the DMA controller performs processing when the data to be transferred is completed in the descriptor information stored in the descriptor area. Means for setting whether an interrupt signal is transmitted when the set processing is completed, and data stored in descriptor information of the descriptor in which the interrupt has occurred, according to the presence or absence of the interrupt. Referring to the number of transfer lines, 1
Means for adding the total number of transfer end lines in the screen, so that the data of one screen is divided by the unit of transfer by the descriptor, and an interrupt is issued after each transfer, so that the current accurate number of transfer lines can be obtained. Can be managed without polling the transfer line number register in the DMA controller by, for example, a CPU that controls a storage device, and the productivity of image formation can be improved.
【0046】請求項2記載の発明によれば、DMAコン
トローラは、ディスクリプタ情報の中に画像データを入
力するときは、予め1画面中のディスクリプタを複数に
均等分割し、データ転送中の画像データに対し画像デー
タの出力要求を発行し、画像データに対し副走査方向の
画像先頭よりも先のライン位置を開始点として画像デー
タを出力する要求がある場合には、1画面中の総転送終
了ライン数を加算する手段より得られるライン数と出力
開始ライン数との比較を行い、1画面中の総転送終了ラ
イン数が出力開始ライン数に到達したかどうかを判定す
る手段を備え、データ転送中の画像データの出力が可能
か否かの判定を行うので、プロッタのデータ出力可否判
断を良好に行える。すなわち、画像入力手段からのデー
タ入力中の画像データに対し、プロッタ出力要求が発行
され、かつその画像データに対し副走査マイナス綴じ代
を要求された場合でも、総転送ライン数を管理している
ので、綴じ代ライン数と総転送ライン数の関係が綴じ代
ライン数≦総ライン数という関係になっていればプロッ
タのデータ出力可能と判断することができる。According to the second aspect of the present invention, when inputting image data into descriptor information, the DMA controller divides a descriptor in one screen into a plurality of equal parts in advance, and converts the descriptor into image data being transferred. If an image data output request is issued and there is a request to output image data starting from a line position earlier than the image head in the sub-scanning direction with respect to the image data, the total transfer end line in one screen Means for comparing the number of lines obtained by the means for adding the number with the number of output start lines to determine whether or not the total number of transfer end lines in one screen has reached the number of output start lines; It is determined whether or not the image data can be output, so that the plotter can properly determine whether or not the data can be output. In other words, even when a plotter output request is issued for image data being input from the image input unit and a sub-scanning minus binding margin is requested for the image data, the total number of transfer lines is managed. Therefore, if the relationship between the number of binding lines and the total number of transfer lines is such that the number of binding lines ≦ the total number of lines, it can be determined that the plotter can output data.
【0047】請求項3記載の発明によれば、画像データ
に対し副走査方向の画像先頭よりも先のライン位置を開
始点として画像データを出力する要求が、画像移動や綴
じ代の設定なので、これらの処理については、プロッタ
のデータ出力可否判断を良好に行える。According to the third aspect of the present invention, the request to output image data starting from a line position earlier than the head of the image in the sub-scanning direction with respect to the image data is set for image movement and binding margin. With respect to these processes, it is possible to favorably determine whether the plotter can output data.
【0048】請求項4記載の発明によれば、データ転送
されるべき1画面のデータを1ライン、綴じ代最大ライ
ン、残りの入力ラインと3分割しているので、綴じ代の
副走査方向の綴じ代がないか、またはプラスの場合は1
ディスクリプタ目の割込みが発生していればプロッタ出
力を可と判定し、副走査方向マイナス綴じ代の場合は2
ディスクリプタ目の割込みが発生していればプロッタ出
力を可と判定することができ、綴代方向によって最適な
判定制御と記憶装置を制御するCPUなどへの割り込み
回数が抑えられ、結果CPUの処理負荷を低減させるこ
とができる。According to the fourth aspect of the present invention, the data of one screen to be transferred is divided into one line, a maximum binding margin line, and the remaining input lines. 1 if there is no binding allowance or plus
If an interrupt for the descriptor has occurred, it is determined that plotter output is possible.
If an interrupt for the descriptor has occurred, it is possible to determine that plotter output is possible. Optimal determination control and the number of interrupts to the CPU that controls the storage device are suppressed depending on the binding direction, resulting in a processing load on the CPU. Can be reduced.
【0049】請求項5記載の発明によれば、請求項1な
いし4のいずれか1項に記載の画像処理装置によって処
理された画像データに基づいて画像を形成するので、入
力されたデータに対して出力時に画像移動等の画像編集
の要求がなされた場合に、最適なタイミングでDMAデ
ータ転送を実行し、生産性の高い画像形成を行うことが
できる。According to the fifth aspect of the present invention, an image is formed based on the image data processed by the image processing apparatus according to any one of the first to fourth aspects. Therefore, when an image editing request such as image movement is made at the time of output, DMA data transfer is executed at an optimal timing, and an image can be formed with high productivity.
【図1】本発明の実施の形態の全体構成を説明するため
のブロック図である。FIG. 1 is a block diagram for explaining an overall configuration of an embodiment of the present invention.
【図2】図1の原稿台とその上に載置される原稿との関
係を説明するための図である。FIG. 2 is a diagram for explaining a relationship between the document table of FIG. 1 and a document placed thereon.
【図3】図1のIPUから出力される画像同期信号を説
明するためのタイミングチャートである。FIG. 3 is a timing chart for explaining an image synchronization signal output from the IPU of FIG. 1;
【図4】図1の記憶部の構成を説明するためのブロック
図である。FIG. 4 is a block diagram for explaining a configuration of a storage unit in FIG. 1;
【図5】図4のメモリ制御部の構成を説明するためのブ
ロック図である。FIG. 5 is a block diagram for explaining a configuration of a memory control unit in FIG. 4;
【図6】この実施の形態において用いられるビデオ入力
DMACの構成を画像データとともに説明するための図
である。FIG. 6 is a diagram for explaining the configuration of a video input DMAC used in this embodiment together with image data.
【図7】とじ代を設ける場合のDMA転送スタートのタイ
ミングを検出するためのフローチャートである。FIG. 7 is a flowchart for detecting a timing of starting a DMA transfer when a binding margin is provided.
【図8】入力画像データを3つのバンドに分割した場合
のディスクリプタの構成を説明する図である。FIG. 8 is a diagram illustrating a configuration of a descriptor when input image data is divided into three bands.
10 読み取り部 20 像形成部 41 システム制御部 42 操作部 43 記憶部 44 FAX部 45 セレクタ部 51 画像入出力DMAC 52 画像メモリ 53 メモリ制御部 54 画像転送DMAC 55 符号転送DMAC 56 圧縮伸長器 61 ビデオ入力DMAC 62 ディスクリプタ格納レジスタ 63 データ転送制御部63 Reference Signs List 10 reading unit 20 image forming unit 41 system control unit 42 operation unit 43 storage unit 44 FAX unit 45 selector unit 51 image input / output DMAC 52 image memory 53 memory control unit 54 image transfer DMAC 55 code transfer DMAC 56 compression / expansion unit 61 video input DMAC 62 Descriptor storage register 63 Data transfer control unit 63
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 康広 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 清水 泰光 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 岡村 隆生 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 Fターム(参考) 2C061 AP03 AP04 AP07 AQ06 HJ08 HK23 HS07 2C087 AA03 AA09 AC08 BA03 BA14 BB10 BC01 BD40 BD41 BD42 CA02 CA04 2C187 AC07 AD03 5B021 AA05 AA19 BB11 BB12 CC06 CC08 QQ04 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yasuhiro Hattori 1-3-6 Nakamagome, Ota-ku, Tokyo Inside Ricoh Company (72) Inventor Yasumitsu Shimizu 1-3-6 Nakamagome, Ota-ku, Tokyo Share Ricoh Company (72) Inventor Takao Okamura 1-3-6 Nakamagome, Ota-ku, Tokyo F-term in Ricoh Company (reference) 2C061 AP03 AP04 AP07 AQ06 HJ08 HK23 HS07 2C087 AA03 AA09 AC08 BA03 BA14 BB10 BC01 BD40 BD41 BD42 CA02 CA04 2C187 AC07 AD03 5B021 AA05 AA19 BB11 BB12 CC06 CC08 QQ04
Claims (5)
リプタ領域と画像データを記憶する画像データ領域とを
持つ画像メモリと、該画像メモリに記憶された前記画像
データを前記ディスクリプタ情報に基づいてDMAデー
タ転送を行うDMAコントローラとを備え、前記ディス
クリプタ領域に格納されているディスクリプタ情報に基
づいてDMAデータ転送を行う画像処理装置において、 前記DMAコントローラは、前記ディスクリプタ領域に
格納されているディスクリプタ情報の中に、転送するデ
ータを終了した際の処理を設定する手段と、 前記設定された処理が終了した時に割込み信号を発信す
るか否かを指示する手段と、 割込みの有無に応じて、割込みが発生したディスクリプ
タのディスクリプタ情報に格納されているデータ転送ラ
イン数を参照し、1画面中の総転送終了ライン数を加算
する手段と、を備えていることを特徴とする画像処理装
置。1. An image memory having a descriptor area for storing descriptor information and an image data area for storing image data, and performing DMA data transfer of the image data stored in the image memory based on the descriptor information. An image processing apparatus comprising a DMA controller and performing DMA data transfer based on descriptor information stored in the descriptor area, wherein the DMA controller transfers the data into the descriptor information stored in the descriptor area. Means for setting processing when data is completed; means for instructing whether or not to transmit an interrupt signal when the set processing is completed; and descriptor for the descriptor in which the interrupt has occurred according to the presence or absence of the interrupt. The data transfer line stored in the information Means for referring to the number of inputs and adding the total number of transfer end lines in one screen.
プタ情報の中に前記画像データを入力するときは、予め
1画面中のディスクリプタを複数に均等分割し、データ
転送中の画像データに対し画像データの出力要求を発行
し、前記画像データに対し副走査方向の画像先頭よりも
先のライン位置を開始点として画像データを出力する要
求がある場合には、1画面中の総転送終了ライン数を加
算する手段より得られるライン数と出力開始ライン数と
の比較を行い、1画面中の総転送終了ライン数が出力開
始ライン数に到達したかどうかを判定する手段をさらに
備え、データ転送中の画像データの出力が可能か否かの
判定を行うことを特徴とする請求項1記載の画像処理装
置。2. When inputting the image data in the descriptor information, the DMA controller divides a descriptor in one screen into a plurality of equal parts in advance, and requests the image data during data transfer to output image data. If there is a request to output image data starting from a line position earlier than the image head in the sub-scanning direction with respect to the image data, a means for adding the total number of transfer end lines in one screen Means for comparing the obtained number of lines with the number of output start lines to determine whether or not the total number of transfer end lines in one screen has reached the number of output start lines. 2. The image processing device according to claim 1, wherein it is determined whether output is possible.
先頭よりも先のライン位置を開始点として画像データを
出力する要求が、画像移動および/または綴じ代設定で
あることを特徴とする請求項2記載の画像処理装置。3. A request for outputting image data starting from a line position earlier than the image head in the sub-scanning direction with respect to the image data is image movement and / or binding margin setting. Item 3. The image processing device according to Item 2.
ディスクリプタを3分割し、1つ目の分割ライン数を1
ライン、2つ目は設定可能な最大画像出力開始ライン
数、3つ目は残りのライン数としたことを特徴とする請
求項1または2に記載の画像処理装置。4. The DMA controller divides a descriptor in one screen into three, and sets the first number of divided lines to one.
The image processing apparatus according to claim 1, wherein the second line is a settable maximum image output start line number, and the third line is a remaining line number.
の画像処理装置と、 画像処理された画像データに基づいて画像を形成する画
像形成手段と、 を備え、入力された画像データを前記画像処理装置によ
って画像処理し、その画像処理されたデータに基づいて
画像を形成することを特徴とする画像形成装置。5. An image processing apparatus according to claim 1, further comprising: an image forming unit configured to form an image based on the image processed image data. An image forming apparatus that performs image processing by the image processing apparatus and forms an image based on the image-processed data.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300622A JP3967074B2 (en) | 2000-09-29 | 2000-09-29 | Image processing apparatus and image forming apparatus |
| DE60124484T DE60124484T2 (en) | 2000-09-29 | 2001-09-27 | Data processing apparatus and DMA data transmission method |
| EP01122631A EP1193610B1 (en) | 2000-09-29 | 2001-09-27 | Data processing apparatus and DMA data transfer method |
| US09/964,464 US6708234B2 (en) | 2000-09-29 | 2001-09-28 | Data processing apparatus and DMA data transfer method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300622A JP3967074B2 (en) | 2000-09-29 | 2000-09-29 | Image processing apparatus and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108584A true JP2002108584A (en) | 2002-04-12 |
| JP3967074B2 JP3967074B2 (en) | 2007-08-29 |
Family
ID=18782280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000300622A Expired - Fee Related JP3967074B2 (en) | 2000-09-29 | 2000-09-29 | Image processing apparatus and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3967074B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342708C (en) * | 2002-12-26 | 2007-10-10 | 佳能株式会社 | Image processor and image processing method |
| JP2010140188A (en) * | 2008-12-10 | 2010-06-24 | Kyocera Mita Corp | Image processing apparatus |
| JP2011248447A (en) * | 2010-05-24 | 2011-12-08 | Kyocera Mita Corp | Image processing device |
| US8947684B2 (en) | 2009-11-26 | 2015-02-03 | Canon Kabushiki Kaisha | Printing apparatus and processing method therefor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4928497B2 (en) | 2008-05-12 | 2012-05-09 | 株式会社リコー | Image processing apparatus, image processing method, image processing program, and storage medium |
-
2000
- 2000-09-29 JP JP2000300622A patent/JP3967074B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342708C (en) * | 2002-12-26 | 2007-10-10 | 佳能株式会社 | Image processor and image processing method |
| JP2010140188A (en) * | 2008-12-10 | 2010-06-24 | Kyocera Mita Corp | Image processing apparatus |
| US8947684B2 (en) | 2009-11-26 | 2015-02-03 | Canon Kabushiki Kaisha | Printing apparatus and processing method therefor |
| JP2011248447A (en) * | 2010-05-24 | 2011-12-08 | Kyocera Mita Corp | Image processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3967074B2 (en) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6708234B2 (en) | Data processing apparatus and DMA data transfer method | |
| US6900906B1 (en) | Apparatus, method and computer readable recording medium for processing image information | |
| JP4027133B2 (en) | Image processing device | |
| JP2002140286A (en) | Information processing apparatus and DMA transfer method | |
| JP3967074B2 (en) | Image processing apparatus and image forming apparatus | |
| JP2002140288A (en) | Information processing apparatus and DMA transfer method | |
| JP2002108801A (en) | Information processing apparatus, image reading apparatus, image forming apparatus, image data storage method, and DMA transfer method | |
| JP4359047B2 (en) | Image forming apparatus | |
| JP4253138B2 (en) | Image forming apparatus | |
| JP3638168B2 (en) | Image data storage device | |
| JP3903464B2 (en) | Image forming apparatus, image signal input processing method and output processing method | |
| JP2005079646A (en) | Image forming apparatus | |
| JP2004222090A (en) | Image forming device | |
| JP2000069257A (en) | Image processing device | |
| JP4076224B2 (en) | Image forming apparatus | |
| JP2002244994A (en) | Image forming device | |
| JP2002135544A (en) | Image processing device | |
| JP2004040585A (en) | Image processing apparatus and image forming apparatus | |
| JPH11146159A (en) | Image forming device | |
| JP2004104670A (en) | Image forming device | |
| JP4133394B2 (en) | Image forming apparatus | |
| JP2005067004A (en) | Image forming apparatus | |
| JP3932275B2 (en) | Image input / output device | |
| JP2002140287A (en) | Information processing apparatus and DMA transfer method | |
| JP2003018375A (en) | Image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |