JP2002182240A - LCD panel - Google Patents
LCD panelInfo
- Publication number
- JP2002182240A JP2002182240A JP2000378391A JP2000378391A JP2002182240A JP 2002182240 A JP2002182240 A JP 2002182240A JP 2000378391 A JP2000378391 A JP 2000378391A JP 2000378391 A JP2000378391 A JP 2000378391A JP 2002182240 A JP2002182240 A JP 2002182240A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- display panel
- crystal display
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 GH液晶、ポリマー分散型液晶及びDSM液
晶等の電圧保持率が低い液晶を使用したアクティブマト
リクス型液晶表示パネルにおいて、フリッカや焼き付き
を防止する。
【解決手段】 GH液晶、ポリマー分散型液晶及びDS
M液晶等の電圧保持率が低い液晶を使用した液晶表示パ
ネルにおいて、液晶セルの静電容量の5倍以上の容量値
を有する補助容量を液晶セルに接続する。例えば反射型
液晶表示パネルの場合、反射電極(画素電極)18aの
下方に、反射電極18aの50%以上の面積となる補助
容量の下層電極11b及び上層電極16dを配置する。
また、透過型液晶表示パネルの場合は、画素電極、下層
電極11b及び上層電極16dをいずれもITO等の透
明導電体材料により形成する。
PROBLEM TO BE SOLVED: To prevent flicker and image sticking in an active matrix type liquid crystal display panel using a liquid crystal having a low voltage holding ratio such as a GH liquid crystal, a polymer dispersed liquid crystal and a DSM liquid crystal. SOLUTION: GH liquid crystal, polymer dispersed liquid crystal and DS
In a liquid crystal display panel using a liquid crystal having a low voltage holding ratio, such as an M liquid crystal, an auxiliary capacitor having a capacitance value that is five times or more the capacitance of the liquid crystal cell is connected to the liquid crystal cell. For example, in the case of a reflective liquid crystal display panel, a lower electrode 11b and an upper electrode 16d of an auxiliary capacitor having an area of 50% or more of the reflective electrode 18a are arranged below the reflective electrode (pixel electrode) 18a.
In the case of a transmissive liquid crystal display panel, the pixel electrode, the lower electrode 11b, and the upper electrode 16d are all formed of a transparent conductive material such as ITO.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、GH(Guest Hos
t:ゲスト−ホスト)液晶、ポリマー分散(Polymer Dis
persed )型液晶又はDSM(Dynamic Scattering Mod
e:動的散乱型) 液晶等の電圧保持率が低い液晶を用い
た液晶表示パネルに関する。The present invention relates to a GH (Guest Hos
t: Guest-host liquid crystal, polymer dispersion (Polymer Dis
persed) liquid crystal or DSM (Dynamic Scattering Mod)
e: dynamic scattering type) relates to a liquid crystal display panel using a liquid crystal having a low voltage holding ratio such as a liquid crystal.
【0002】[0002]
【従来の技術】液晶表示パネルは、薄くて軽量であると
ともに低電圧で駆動できて消費電力が少ないという長所
があり、各種電子機器に広く使用されている。特に、T
FT(Thin Film Transistor:薄膜トランジスタ)等の
能動素子が画素毎に設けられたアクティブマトリクス方
式の液晶表示装置は、表示品質の点でもCRT(Cathod
e-Ray Tube)に匹敵するほど優れており、コンピュータ
の表示装置としても使用されている。2. Description of the Related Art Liquid crystal display panels are advantageous in that they are thin and lightweight, can be driven at a low voltage, and consume little power, and are widely used in various electronic devices. In particular, T
An active matrix type liquid crystal display device in which an active element such as an FT (Thin Film Transistor) is provided for each pixel has a CRT (Cathod) in view of display quality.
e-Ray Tube) and is used as a computer display device.
【0003】コンピュータの表示装置として一般的に使
用されているTN(Twisted Nematic )モード液晶表示
装置は、一対の透明基板の間に液晶を封入した構造を有
している。それらの基板の相互に対向する2つの面(対
向面)のうち、一方の面側にはコモン電極、カラーフィ
ルタ及び配向膜等が形成され、他方の面側にはTFT、
画素電極及び配向膜等が形成されている。各透明基板の
対向面と反対側の面には、それぞれ偏光板が貼り付けら
れている。また、液晶表示パネルの裏面側には、バック
ライトといわれる光源が配置される。以下、TFT及び
画素電極が形成された基板をTFT基板と呼び、カラー
フィルタが形成された基板をCF基板と呼ぶ。A TN (Twisted Nematic) mode liquid crystal display device generally used as a display device of a computer has a structure in which liquid crystal is sealed between a pair of transparent substrates. Of two surfaces (opposing surfaces) of the substrates facing each other, a common electrode, a color filter, an alignment film, and the like are formed on one surface side, and a TFT,
A pixel electrode, an alignment film, and the like are formed. A polarizing plate is attached to a surface of the transparent substrate opposite to the opposite surface. On the back side of the liquid crystal display panel, a light source called a backlight is arranged. Hereinafter, the substrate on which the TFTs and the pixel electrodes are formed is called a TFT substrate, and the substrate on which the color filters are formed is called a CF substrate.
【0004】ところで、バックライトを備えた液晶表示
装置では、周囲の明暗の影響を受けにくく、常に鮮明な
画像を得ることができるという利点がある反面、バック
ライトの消費電力が比較的多く、バッテリーによる長時
間の使用に耐えられないという欠点がある。そこで、携
帯用コンピュータやPDA(Personal Digital Assista
nt:携帯情報端末)用の表示装置として、バックライト
が不要な反射型液晶表示パネルが注目されている。反射
型液晶表示パネルには、TNモード液晶以外にも、偏光
板が不要で明るい表示が可能なことから、GH液晶、ポ
リマー分散型液晶又はDSM液晶が使用される。[0004] By the way, a liquid crystal display device having a backlight has an advantage that it is hardly affected by surrounding light and darkness and can always obtain a clear image. However, there is a disadvantage that it cannot withstand long-term use. Therefore, portable computers and PDAs (Personal Digital Assista
As a display device for an nt (portable information terminal), a reflective liquid crystal display panel that does not require a backlight has been attracting attention. In addition to a TN mode liquid crystal, a GH liquid crystal, a polymer dispersion type liquid crystal, or a DSM liquid crystal is used for the reflection type liquid crystal display panel because a polarizing plate is unnecessary and a bright display is possible.
【0005】[0005]
【発明が解決しようとする課題】本願発明者らは、GH
液晶、ポリマー分散型液晶又はDSM液晶等を使用した
従来の液晶表示パネルには、以下の問題点があると考え
ている。すなわち、従来のアクティブマトリクス型のT
Nモード液晶表示パネルでは、液晶セルの2倍程度の補
助容量を設けることにより、データ信号の書込みから次
のデータ信号の書込みまでの期間、すなわち1フレーム
(16.7ms)期間の電圧降下を少なくしている。し
かしながら、TNモード液晶の液晶セル自体の1フレー
ム期間の電圧保持率が約90%であるのに対し、GH液
晶、ポリマー分散型液晶又はDSM液晶の液晶セルで
は、1フレーム期間の電圧保持率が50%以下と低いた
め、液晶セルの2倍程度の補助容量を付加しても1フレ
ーム期間の電圧降下量が大きく、フリッカが発生すると
いう問題点がある。また、電圧保持率が液晶セルによっ
て異なるために焼き付きが発生するという問題点もあ
る。DISCLOSURE OF THE INVENTION The present inventors have proposed GH
Conventional liquid crystal display panels using liquid crystal, polymer dispersed liquid crystal, DSM liquid crystal or the like are considered to have the following problems. That is, the conventional active matrix type T
In an N-mode liquid crystal display panel, by providing an auxiliary capacitor about twice as large as a liquid crystal cell, a voltage drop during a period from the writing of a data signal to the writing of the next data signal, that is, one frame (16.7 ms) is reduced. are doing. However, the TN mode liquid crystal cell itself has a voltage holding ratio of about 90% in one frame period, whereas the GH liquid crystal, polymer dispersed liquid crystal or DSM liquid crystal cell has a voltage holding ratio of one frame period. Since it is as low as 50% or less, there is a problem that even if an auxiliary capacitance about twice as large as that of the liquid crystal cell is added, the amount of voltage drop in one frame period is large and flicker occurs. There is also a problem that image sticking occurs because the voltage holding ratio differs depending on the liquid crystal cell.
【0006】この傾向は、画素電極の大きさが制限され
る高精細な液晶表示パネルほど顕著になる。例えば、画
素電極の一辺の長さが約50μmのGH液晶セル又はポ
リマー分散型液晶セルでは、液晶セル自体の1フレーム
期間の電圧保持率が50%又はそれ以下であり、補助容
量の容量値が液晶セルの2倍であるとすると、1フレー
ム期間の電圧保持率が約83%程度となる。この程度の
電圧保持率では、フリッカや焼き付きの発生を回避する
ことができない。This tendency becomes more pronounced in a high-definition liquid crystal display panel in which the size of the pixel electrode is limited. For example, in a GH liquid crystal cell or a polymer dispersed liquid crystal cell in which the length of one side of a pixel electrode is about 50 μm, the voltage holding ratio of the liquid crystal cell itself in one frame period is 50% or less, and the capacitance value of the auxiliary capacitor is If it is twice as large as the liquid crystal cell, the voltage holding ratio in one frame period is about 83%. With such a voltage holding ratio, occurrence of flicker or burn-in cannot be avoided.
【0007】本発明は、GH液晶、ポリマー分散型液晶
及びDSM液晶等の電圧保持率が低い液晶を使用したア
クティブマトリクス型液晶表示パネルに関し、フリッカ
や焼き付きを防止できる液晶表示パネルを提供すること
を目的とする。The present invention relates to an active matrix liquid crystal display panel using a liquid crystal having a low voltage holding ratio, such as a GH liquid crystal, a polymer dispersed liquid crystal, and a DSM liquid crystal, and provides a liquid crystal display panel capable of preventing flicker and image sticking. Aim.
【0008】[0008]
【課題を解決するための手段】本発明の液晶表示パネル
は、1フレーム(16.7ms)における電圧保持率が
50%以下の液晶セルをマトリクス状に配列したアクテ
ィブマトリクス型液晶表示パネルであって、前記液晶セ
ルの静電容量の5倍以上の容量値を有し、前記液晶セル
に接続された補助容量を具備することを特徴とする。A liquid crystal display panel according to the present invention is an active matrix type liquid crystal display panel in which liquid crystal cells having a voltage holding ratio of 50% or less per frame (16.7 ms) are arranged in a matrix. The liquid crystal cell has a capacitance value that is five times or more the capacitance of the liquid crystal cell, and has an auxiliary capacitance connected to the liquid crystal cell.
【0009】本発明においては、液晶セルの静電容量の
5倍以上の容量値をもつ補助容量を液晶セルに接続す
る。1フレーム(16.7ms)の間における電圧保持
率が50%以下のGH液晶、ポリマー分散型液晶又はD
SM液晶を用いた液晶セルであっても、液晶セルの静電
容量の5倍以上の容量値を有する補助容量を接続するこ
とにより、1フレーム期間の電圧保持率を90%以上に
することができる。これにより、フリッカや焼き付きの
発生を防止することができる。In the present invention, an auxiliary capacitor having a capacitance value that is five times or more the capacitance of the liquid crystal cell is connected to the liquid crystal cell. GH liquid crystal, polymer dispersed liquid crystal or D having a voltage holding ratio of 50% or less for one frame (16.7 ms)
Even in a liquid crystal cell using an SM liquid crystal, the voltage holding ratio in one frame period can be made 90% or more by connecting an auxiliary capacitor having a capacitance value of five times or more the capacitance of the liquid crystal cell. it can. As a result, occurrence of flicker and image sticking can be prevented.
【0010】現在、一般的に使用されている透過型液晶
表示パネルの場合、上記のように補助容量を大きくする
と、開口率が著しく低下して画像が暗くなり、表示品質
が劣化する。しかし、GH液晶、ポリマー分散型液晶又
はDSM液晶の特性を活かして反射型液晶表示パネルを
形成する場合は、画素電極(反射電極)に重ねて補助容
量の電極を形成することができるため、表示品質を低下
させることなく、容量値の大きな補助容量を形成するこ
とができる。また、透過型液晶表示パネルであっても、
補助容量の電極をITO(indium-tin oxide:インジウ
ム酸化スズ)等の透明導電体で形成することにより開口
率の低下が回避され、良好な表示品質を得ることができ
る。In the case of a transmissive liquid crystal display panel which is generally used at present, when the auxiliary capacitance is increased as described above, the aperture ratio is remarkably reduced, the image becomes dark, and the display quality is deteriorated. However, when a reflective liquid crystal display panel is formed by utilizing the characteristics of a GH liquid crystal, a polymer dispersed liquid crystal, or a DSM liquid crystal, an auxiliary capacitance electrode can be formed over a pixel electrode (reflective electrode). An auxiliary capacitor having a large capacitance value can be formed without lowering the quality. Also, even for a transmissive liquid crystal display panel,
By forming the electrode of the auxiliary capacitor with a transparent conductor such as ITO (indium-tin oxide), a decrease in aperture ratio can be avoided, and good display quality can be obtained.
【0011】なお、特開平6−235938号及び特開
平7−13516号には、いずれもフリッカ、表示むら
及び焼き付きを防止するために、補助容量の値を大きく
することが提案されている。また、特開平5−3472
9号には、補助容量の容量値を液晶セルの容量の5〜1
0倍に設定することが提案されている。しかしながら、
これらの公報に記載されている液晶表示装置はいずれも
透過型であるので、補助容量の電極サイズを大きくする
と開口率が低下して画面が暗くなってしまう。従って、
従来一般的に使用されている液晶セル単体での電圧保持
率が90%以上となる液晶では、補助容量の容量値を液
晶セルの容量値の5倍以上に設定することは実際的では
ない。It should be noted that JP-A-6-235938 and JP-A-7-13516 propose to increase the value of the auxiliary capacitance in order to prevent flicker, display unevenness and image sticking. Further, Japanese Unexamined Patent Publication No. Hei.
In No. 9, the capacitance value of the auxiliary capacitor is set to 5 to 1 of the capacitance of the liquid crystal cell.
It has been proposed to set it to 0 times. However,
Since all of the liquid crystal display devices described in these publications are transmissive, when the electrode size of the auxiliary capacitor is increased, the aperture ratio is reduced and the screen becomes dark. Therefore,
It is not practical to set the capacitance value of the auxiliary capacitor to five times or more the capacitance value of the liquid crystal cell in a liquid crystal cell in which the voltage holding ratio of a single liquid crystal cell generally used in the past is 90% or more.
【0012】一方、本発明においては、GH液晶、ポリ
マー分散型液晶及びDSM液晶のように、電圧保持率は
低いものの偏光板を使用することなく液晶表示パネルを
構成することができる液晶を使用するので、補助容量の
容量値を液晶セルの静電容量の5倍以上に設定しても、
明るく表示品質が優れた液晶表示パネルの実現が可能で
ある。On the other hand, in the present invention, a liquid crystal such as a GH liquid crystal, a polymer dispersed liquid crystal and a DSM liquid crystal which has a low voltage holding ratio but can form a liquid crystal display panel without using a polarizing plate is used. Therefore, even if the capacitance value of the auxiliary capacitance is set to five times or more the capacitance of the liquid crystal cell,
It is possible to realize a liquid crystal display panel that is bright and has excellent display quality.
【0013】また、本発明の他の液晶表示パネルは、1
フレーム(16.7ms)における電圧保持率が50%
以下の液晶セルをマトリクス状に配列したアクティブマ
トリクス型液晶表示パネルであって、走査信号が供給さ
れる複数本のゲートバスラインと、データ信号が供給さ
れる複数本のデータバスラインと、前記ゲートバスライ
ンと前記データバスラインとで囲まれた各画素領域にそ
れぞれ形成された補助容量及び画素電極と、ゲート電極
が前記ゲートバスラインに接続され、ドレイン電極が前
記データバスラインに接続され、ソース電極が前記補助
容量に接続された第1のトランジスタと、ゲート電極が
前記第1のトランジスタのソース電極に接続され、ドレ
イン電極が定電圧源に接続され、ソース電極が前記画素
電極に接続された第2のトランジスタとを有することを
特徴とする。Further, another liquid crystal display panel of the present invention comprises:
50% voltage holding ratio in frame (16.7 ms)
An active matrix type liquid crystal display panel in which the following liquid crystal cells are arranged in a matrix, wherein a plurality of gate bus lines to which a scanning signal is supplied, a plurality of data bus lines to which a data signal is supplied, and the gate A storage capacitor and a pixel electrode respectively formed in each pixel region surrounded by a bus line and the data bus line; a gate electrode connected to the gate bus line; a drain electrode connected to the data bus line; A first transistor having an electrode connected to the storage capacitor; a gate electrode connected to a source electrode of the first transistor; a drain electrode connected to a constant voltage source; and a source electrode connected to the pixel electrode. And a second transistor.
【0014】本発明においては、第1のトランジスタの
ゲート電極に走査信号が供給されている間に、データバ
スラインを介して供給されるデータ信号を補助容量に蓄
積する。そして、この補助容量の電圧を第2のトランジ
スタのゲート電極に供給し、第2のトランジスタを介し
て液晶セルに駆動電圧を供給する。これにより、電圧保
持率が低い液晶セルであっても、第2のトランジスタを
介して一定の電圧が供給されるので、フリッカや焼き付
きの発生が回避され、良好な表示品質を得ることができ
る。また、本発明においては、補助容量と液晶セルとの
間に第2のトランジスタが接続されているので、補助容
量に蓄積された電荷の漏出が極めて少ない。従って、補
助容量の容量値を小さくすることができる。In the present invention, while the scan signal is being supplied to the gate electrode of the first transistor, the data signal supplied via the data bus line is stored in the auxiliary capacitance. Then, the voltage of the storage capacitor is supplied to the gate electrode of the second transistor, and a driving voltage is supplied to the liquid crystal cell via the second transistor. Thus, even in a liquid crystal cell having a low voltage holding ratio, a constant voltage is supplied through the second transistor, so that flicker and burn-in can be avoided, and good display quality can be obtained. Further, in the present invention, since the second transistor is connected between the storage capacitor and the liquid crystal cell, leakage of the charge stored in the storage capacitor is extremely small. Therefore, the capacitance value of the auxiliary capacitance can be reduced.
【0015】なお、本発明の液晶表示パネルは、フィー
ルドシーケンシャル駆動することにより階調表示が可能
である。The liquid crystal display panel of the present invention can perform gradation display by performing field sequential driving.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 (第1の実施の形態)図1は本発明の第1の実施の形態
の液晶表示パネルの模式断面図、図2は同じくその液晶
表示パネルのTFT基板を示す平面図、図3は液晶表示
パネルの1画素の等価回路図である。なお、図1は図2
のA−A線に対応する位置における断面を示している。Embodiments of the present invention will be described below with reference to the accompanying drawings. (First Embodiment) FIG. 1 is a schematic sectional view of a liquid crystal display panel according to a first embodiment of the present invention, FIG. 2 is a plan view showing a TFT substrate of the liquid crystal display panel, and FIG. It is an equivalent circuit diagram of one pixel of a panel. FIG. 1 is the same as FIG.
2 shows a cross section at a position corresponding to line AA.
【0017】本実施の形態の液晶表示パネルは、TFT
20及び画素電極(反射電極)18aが形成されたTF
T基板(ガラス基板)10と、カラーフィルタ32及び
コモン電極33が形成されたCF基板(ガラス基板)3
0と、これらの間に封入された液晶40とにより構成さ
れている。1つの画素電極18aと、コモン電極33
と、これらの間の液晶40とにより、図3の等価回路図
に示す液晶セル22が構成される。液晶表示パネルの表
示領域には、このような液晶セル22が水平方向及び垂
直方向にマトリクス状に配列されている。The liquid crystal display panel of the present embodiment has a TFT
TF on which a pixel electrode 20 and a pixel electrode (reflection electrode) 18a are formed
T substrate (glass substrate) 10, CF substrate (glass substrate) 3 on which color filter 32 and common electrode 33 are formed
0, and a liquid crystal 40 sealed between them. One pixel electrode 18a and the common electrode 33
A liquid crystal cell 22 shown in the equivalent circuit diagram of FIG. In the display area of the liquid crystal display panel, such liquid crystal cells 22 are arranged in a matrix in the horizontal and vertical directions.
【0018】本実施の形態の液晶表示パネルでは、液晶
40として、液晶セル22単独での1フィールド(1
6.7ms)期間の電圧保持率が50%以下の液晶を使
用する。具体的には、GH液晶、ポリマー分散型液晶、
DSM液晶又はその他の比抵抗率が1010Ωcm以下の
液晶を使用する。TFT基板は以下のように構成されて
いる。すなわち、ガラス基板10上には、相互に平行に
並んで水平方向に延びる複数本のゲートバスライン11
aと、これらのゲートバスライン11aに絶縁膜を挟ん
で直角に交差する複数本のデータバスライン16aとが
形成されている。これらのゲートバスライン11aとデ
ータバスライン16aとにより囲まれた矩形の領域がそ
れぞれ画素領域となっている。各画素領域毎に、TFT
20と、反射電極(画素電極)18aと、図3に示す補
助容量21を構成する下層電極11b及び上層電極16
dとが形成されている。In the liquid crystal display panel of the present embodiment, one field (1) of the liquid crystal cell 22 alone is used as the liquid crystal 40.
A liquid crystal having a voltage holding ratio of 50% or less for a period of 6.7 ms) is used. Specifically, GH liquid crystal, polymer dispersed liquid crystal,
A DSM liquid crystal or another liquid crystal having a specific resistivity of 10 10 Ωcm or less is used. The TFT substrate is configured as follows. That is, a plurality of gate bus lines 11 extending in the horizontal direction in parallel with each other are formed on the glass substrate 10.
a and a plurality of data bus lines 16a which intersect these gate bus lines 11a at right angles with an insulating film interposed therebetween. Each rectangular area surrounded by the gate bus line 11a and the data bus line 16a is a pixel area. TFT for each pixel area
20; a reflective electrode (pixel electrode) 18a;
d is formed.
【0019】TFT20は、ゲートバスライン11aの
一部をゲート電極としている。このゲート電極の上に
は、絶縁膜を介してシリコン膜(図示せず)が形成され
ている。また、TFT20のソース電極16b及びドレ
イン電極16cはゲートバスライン11aを挟んで配置
され、シリコン膜の両端部にそれぞれ電気的に接続され
ている。ソース電極16bは、コンタクトホール17
a,17bを介して反射電極18a及び補助容量21に
接続されており、ドレイン電極16cはデータバスライ
ン16aに接続されている。The TFT 20 uses a part of the gate bus line 11a as a gate electrode. On this gate electrode, a silicon film (not shown) is formed via an insulating film. The source electrode 16b and the drain electrode 16c of the TFT 20 are arranged with the gate bus line 11a interposed therebetween, and are electrically connected to both ends of the silicon film. The source electrode 16b has a contact hole 17
The drain electrode 16c is connected to the data bus line 16a, and is connected to the reflective electrode 18a and the storage capacitor 21 via the terminals a and 17b.
【0020】反射電極18aは、アルミニウムのような
光を反射する材料により、図2に示すように、ゲートバ
スライン11a及びデータバスライン16aに重ならな
い範囲で、できるだけ大きく形成されている。補助容量
21は、反射電極18aの下方に配置された下層電極1
1b及び上層電極16dと、これらの間に配置された窒
化シリコンからなる絶縁膜12とにより構成されてい
る。本実施の形態では、補助容量21の容量値が、反射
電極18a、コモン電極33及び液晶40により構成さ
れる液晶セル22の容量値(静電容量)の5倍以上に設
定されていることが必要である。本実施の形態では、補
助容量21の下層電極11b及び上層電極16dを、い
ずれも図1に示すように反射電極18aよりも若干小さ
いだけでほぼ同じ大きさに形成しており,これにより上
記容量値を確保している。水平方向に並んだ各画素の下
層電極11bは補助容量バスライン11cにより相互に
電気的に接続されている。補助容量バスライン11cに
は、例えばコモン電極33と同電位の電圧が供給され
る。As shown in FIG. 2, the reflection electrode 18a is formed as large as possible by using a light-reflecting material such as aluminum as long as it does not overlap the gate bus line 11a and the data bus line 16a. The auxiliary capacitance 21 is provided for the lower electrode 1 disposed below the reflective electrode 18a.
1b, an upper electrode 16d, and an insulating film 12 made of silicon nitride disposed therebetween. In the present embodiment, the capacitance value of the auxiliary capacitance 21 is set to be at least five times the capacitance value (electrostatic capacitance) of the liquid crystal cell 22 including the reflective electrode 18a, the common electrode 33, and the liquid crystal 40. is necessary. In the present embodiment, the lower layer electrode 11b and the upper layer electrode 16d of the auxiliary capacitance 21 are formed to have substantially the same size, as shown in FIG. 1, only slightly smaller than the reflection electrode 18a. Value is secured. The lower electrode 11b of each pixel arranged in the horizontal direction is electrically connected to each other by an auxiliary capacitance bus line 11c. The auxiliary capacitor bus line 11c is supplied with a voltage having the same potential as that of the common electrode 33, for example.
【0021】一方、CF基板は、以下のように構成され
ている。すなわち、ガラス基板30の一方の面側(図1
では下面側)には、ゲートバスライン11a、データバ
スライン16a及びTFT20の形成領域を遮光するブ
ラックマトリクス31が形成されている。このブラック
マトリクス31は、Cr(クロム)等の金属膜又は黒色
樹脂により形成されている。また、ガラス基板30の下
面側には、各画素毎に赤色、緑色又は青色のいずれか1
色のカラーフィルタ32が形成されている。これらのカ
ラーフィルタ32の下には、ITO等の透明導電体から
なる共通電極34が形成されている。On the other hand, the CF substrate is configured as follows. That is, one surface side of the glass substrate 30 (FIG. 1)
On the lower surface side, a black matrix 31 that shields the gate bus line 11a, the data bus line 16a, and the area where the TFT 20 is formed is formed. The black matrix 31 is formed of a metal film such as Cr (chromium) or a black resin. On the lower surface side of the glass substrate 30, one of red, green and blue is provided for each pixel.
A color filter 32 of a color is formed. Below these color filters 32, a common electrode 34 made of a transparent conductor such as ITO is formed.
【0022】図4は液晶セル22単独の場合、液晶セル
22にその2倍の補助容量を接続接続した場合、及び液
晶セル22にその5倍の補助容量を接続した場合の1フ
レーム期間(16.7ms)の電圧保持率を示す図であ
る。この図4には、ゲートバスライン11aに供給され
る走査信号及びデータバスライン16aに供給されるデ
ータ信号の波形も合わせて示している。但し、VIDはデ
ータ信号の振幅を示し、Vcom はコモン電極33に供給
される電圧を示している。FIG. 4 shows one frame period (16) when the liquid crystal cell 22 is used alone, when the liquid crystal cell 22 is connected and connected to a storage capacitor twice as large, and when the liquid crystal cell 22 is connected to a storage capacitor five times as large. 0.7 ms). FIG. FIG. 4 also shows the waveforms of the scanning signal supplied to the gate bus line 11a and the data signal supplied to the data bus line 16a. Here, V ID indicates the amplitude of the data signal, and V com indicates the voltage supplied to the common electrode 33.
【0023】GH液晶、ポリマー分散型液晶又はDSM
液晶等の比抵抗が1010Ωcm以下の液晶を使用した液
晶セル22の1フレーム(16.7ms)期間の電圧保
持率は約50%以下であるため、仮に補助容量21の容
量値が液晶セル22の2倍程度であると、1フレームの
最後で電圧が供給電圧(表示信号)約83%まで低下し
て、フリッカや焼き付きが発生する。しかし、本実施の
形態のように補助容量21の容量値を液晶セル22の容
量値の5倍以上にすると、電圧保持率が90%以上とな
り、フリッカや焼き付きの発生を防止することができ
る。GH liquid crystal, polymer dispersed liquid crystal or DSM
The liquid crystal cell 22 using a liquid crystal having a specific resistance of 10 10 Ωcm or less such as a liquid crystal has a voltage holding ratio of about 50% or less during one frame (16.7 ms). If it is about twice as large as 22, the voltage drops to about 83% of the supply voltage (display signal) at the end of one frame, causing flicker and burn-in. However, when the capacitance value of the auxiliary capacitance 21 is five times or more the capacitance value of the liquid crystal cell 22 as in the present embodiment, the voltage holding ratio becomes 90% or more, and the occurrence of flicker and image sticking can be prevented.
【0024】本実施の形態において、液晶40の比誘電
率は約7であり、補助容量21の誘電体膜(窒化シリコ
ン)の誘電率7とほぼ同じである。補助容量21の誘電
体膜の膜厚は0.3μm程度であり、液晶層の厚さの約
15分の1であるため、補助容量21の電極11b,1
6dの面積を画素電極18aと同じにすると、補助容量
21を含めた静電容量は。液晶セル22単独の場合の約
15倍となる。液晶セル22の容量と比較して5倍以上
の容量値を実現するためには、補助容量21の電極11
b,16dの面積は、画素電極18aに対して約50%
以上必要となる。In the present embodiment, the liquid crystal 40 has a relative dielectric constant of about 7, which is substantially the same as the dielectric constant of the dielectric film (silicon nitride) of the auxiliary capacitor 21. The thickness of the dielectric film of the auxiliary capacitance 21 is about 0.3 μm, which is about 1/15 of the thickness of the liquid crystal layer.
If the area of 6d is the same as the pixel electrode 18a, the capacitance including the auxiliary capacitance 21 is as follows. This is about 15 times that of the liquid crystal cell 22 alone. In order to realize a capacitance value five times or more as compared with the capacitance of the liquid crystal cell 22, the electrode 11
The area of b, 16d is about 50% with respect to the pixel electrode 18a.
This is necessary.
【0025】また、TFT20のゲート電極(ゲートバ
スライン11a)とソース電極16bとの間の容量結合
が存在するため、ゲートバスライン11aに供給される
走査信号によって画素電圧が変動するという問題が発生
する。画素電極18aの一辺の大きさが約50μm以下
である場合、液晶セル22の容量値に比べてゲート−ソ
ース間の容量値が相対的に大きくなるため、画素電圧の
変動が大きくなる。補助容量21を液晶セル22の容量
値の約5倍以上に設定すると、ゲート電圧による画素電
圧の変動を抑制することができる。Further, since there is a capacitive coupling between the gate electrode (gate bus line 11a) of the TFT 20 and the source electrode 16b, a problem that the pixel voltage fluctuates due to the scanning signal supplied to the gate bus line 11a occurs. I do. When the size of one side of the pixel electrode 18a is about 50 μm or less, the capacitance value between the gate and the source becomes relatively large as compared with the capacitance value of the liquid crystal cell 22, so that the fluctuation of the pixel voltage becomes large. When the auxiliary capacitance 21 is set to be about five times or more the capacitance value of the liquid crystal cell 22, the fluctuation of the pixel voltage due to the gate voltage can be suppressed.
【0026】本実施の形態の液晶表示パネルは、液晶セ
ル22の静電容量の5倍以上の容量値を有する補助容量
21を液晶セル22に並列に接続しているので、液晶セ
ル22自体の電圧保持率が50%以下であるのにもかか
わらず、1フレーム期間の電圧保持率が約90%以上に
なる。これにより、フリッカや焼き付きのない表示が可
能になり、GH液晶、ポリマー分散型液晶又はDSM液
晶を使用した液晶表示装置の実用化が可能となる。In the liquid crystal display panel of the present embodiment, the auxiliary capacitance 21 having a capacitance value which is five times or more the capacitance of the liquid crystal cell 22 is connected in parallel to the liquid crystal cell 22. Although the voltage holding ratio is 50% or less, the voltage holding ratio in one frame period becomes about 90% or more. As a result, display without flicker and image sticking becomes possible, and a liquid crystal display device using a GH liquid crystal, a polymer dispersed liquid crystal, or a DSM liquid crystal can be put to practical use.
【0027】図5〜図7は本実施の形態の液晶表示装置
の製造方法を工程順に示す断面図である。なお、図5〜
図7は図2のB−B線の位置における断面を示してい
る。まず、TFT基板の製造方法について説明する。図
5(a)に示すように、ガラス基板10の上にCr等の
金属膜を約150nmの厚さに成膜し、この金属膜をフ
ォトリソグラフィによりパターニングして、ゲートバス
ライン11a、補助容量21の下層電極11b及び補助
容量バスライン11cを形成する。FIGS. 5 to 7 are sectional views showing a method of manufacturing the liquid crystal display device of the present embodiment in the order of steps. In addition, FIG.
FIG. 7 shows a cross section taken along the line BB in FIG. First, a method for manufacturing a TFT substrate will be described. As shown in FIG. 5A, a metal film of Cr or the like is formed on a glass substrate 10 to a thickness of about 150 nm, and the metal film is patterned by photolithography to form a gate bus line 11a, an auxiliary capacitor, and the like. The lower electrode 11b and the auxiliary capacitance bus line 11c are formed.
【0028】次に、図5(b)に示すように、ガラス基
板10の上側全面に、TFT20のゲート絶縁膜になる
とともに補助容量21の誘電体膜となる絶縁膜12とし
て、窒化シリコン(SiN)を約300nmの厚さに堆
積し、この絶縁膜12によりゲートバスライン11a、
下層電極11b及び補助容量バスライン11cを覆う。
なお、絶縁膜12の材料は窒化シリコンに限定されるも
のではなく、酸化シリコン(SiO)又はその他の絶縁
材料により絶縁膜12を形成してもよい。Next, as shown in FIG. 5B, a silicon nitride (SiN) film is formed on the entire upper surface of the glass substrate 10 as an insulating film 12 serving as a gate insulating film of the TFT 20 and a dielectric film of the auxiliary capacitance 21. ) Is deposited to a thickness of about 300 nm, and the gate bus lines 11a,
The lower electrode 11b and the auxiliary capacitance bus line 11c are covered.
Note that the material of the insulating film 12 is not limited to silicon nitride, and the insulating film 12 may be formed of silicon oxide (SiO) or another insulating material.
【0029】その後、絶縁膜12の上に、TFT20の
チャネル層となるポリシリコン膜13、TFT20のチ
ャネル保護膜となる窒化シリコン膜14を順次形成す
る。ポリシリコン膜13の厚さは例えば15〜50nm
とし、窒化シリコン膜14の厚さは約50〜200nm
とする。なお、本実施の形態では、TFT20のチャネ
ル層をポリシリコンにより形成しているが、アモルファ
スシリコンで形成してもよい。しかし、本実施の形態で
は容量値の大きな補助容量21を液晶セル22に接続し
ているので、TFT20のチャネル層は、上述の如く、
キャリア移動度が大きいポリシリコンにより形成するこ
とが好ましい。ポリシリコン膜は、CVD法によりアモ
ルファスシリコン膜を成膜した後、このアモルファスシ
リコン膜にレーザビームを照射するいわゆるレーザアニ
ール法によって形成することができる。Thereafter, a polysilicon film 13 serving as a channel layer of the TFT 20 and a silicon nitride film 14 serving as a channel protection film of the TFT 20 are sequentially formed on the insulating film 12. The thickness of the polysilicon film 13 is, for example, 15 to 50 nm.
And the thickness of the silicon nitride film 14 is about 50 to 200 nm.
And Although the channel layer of the TFT 20 is formed of polysilicon in the present embodiment, it may be formed of amorphous silicon. However, in the present embodiment, since the auxiliary capacitance 21 having a large capacitance value is connected to the liquid crystal cell 22, the channel layer of the TFT 20 is
It is preferable to form the polysilicon with a high carrier mobility. The polysilicon film can be formed by a so-called laser annealing method in which after an amorphous silicon film is formed by a CVD method, the amorphous silicon film is irradiated with a laser beam.
【0030】次に、図5(c)に示すように、フォトリ
ソグラフィにより最上層の窒化シリコン膜14をパター
ニングして、チャネル保護膜14aを形成する。次に、
図6(a)に示すように、ガラス基板10の上側全面
に、TFT20のオーミックコンタクト層となるn+ 型
シリコン膜15を約30nmの厚さに形成する。その
後、n+ シリコン膜15の上にTi(チタン)/Al
(アルミニウム)/Ti(チタン)を順次積層して、こ
れらのTi,Al及びTiの3層構造の導電膜16を形
成する。Next, as shown in FIG. 5C, the uppermost silicon nitride film 14 is patterned by photolithography to form a channel protective film 14a. next,
As shown in FIG. 6A, an n + -type silicon film 15 serving as an ohmic contact layer of the TFT 20 is formed to a thickness of about 30 nm on the entire upper surface of the glass substrate 10. Thereafter, Ti (titanium) / Al is formed on the n + silicon film 15.
(Aluminum) / Ti (titanium) are sequentially stacked to form a conductive film 16 having a three-layer structure of Ti, Al, and Ti.
【0031】次に、図6(b)に示すように、フォトリ
ソグラフィにより導電膜16及びn + 型シリコン膜15
をパターニングして、データバスライン16a、TFT
20のソース電極16b及びドレイン電極16c、並び
に補助容量21の上層電極16dを形成する。次に、図
6(c)に示すように、ガラス基板10の上側全面に窒
化シリコンからなる保護膜17を約100〜600nm
の厚さに形成する。そして、この保護膜17の所定位置
にコンタクトホール17a,17bを形成する。なお、
保護膜17の上に、表面に起伏を有する樹脂層を形成し
てもよい。Next, as shown in FIG.
Conductive film 16 and n +Type silicon film 15
Patterning the data bus line 16a, TFT
20 source electrodes 16b and drain electrodes 16c,
Then, the upper electrode 16d of the auxiliary capacitance 21 is formed. Then figure
As shown in FIG. 6C, the entire upper surface of the glass substrate 10 is covered with nitrogen.
Protective film 17 made of silicon nitride having a thickness of about 100 to 600 nm
Formed to a thickness of The predetermined position of the protective film 17
Then, contact holes 17a and 17b are formed. In addition,
Forming a resin layer having undulations on the surface on the protective film 17
You may.
【0032】次いで、図7(a)に示すように、ガラス
基板10の上側全面にAl膜18を約70nmの厚さに
形成する。このAl膜18は、コンタクトホール17
a,17bを介してソース電極16b及び上層電極16
dに電気的に接続される。そして、このAl膜18をパ
ターニングして、図7(b)に示すように反射電極(画
素電極)18aを形成する。このようにして、TFT基
板が完成する。Next, as shown in FIG. 7A, an Al film 18 is formed on the entire upper surface of the glass substrate 10 to a thickness of about 70 nm. The Al film 18 is formed in the contact hole 17
Source electrode 16b and upper electrode 16 via a and 17b.
d is electrically connected. Then, the Al film 18 is patterned to form a reflective electrode (pixel electrode) 18a as shown in FIG. 7B. Thus, a TFT substrate is completed.
【0033】次に、CF基板の製造方法について説明す
る。まず、ガラス基板30の一方の面上(図1では下
面)にCr膜を形成し、このCr膜をフォトリソグラフ
ィによりパターニングして、ブラックマトリクス31を
形成する。その後、赤色感光性樹脂を塗布した後、この
赤色感光性樹脂をパターニングして、赤色画素領域に赤
色カラーフィルタ32を形成する。同様に緑色感光性樹
脂及び青色感光性樹脂を使用し、フォトリソグラフィ法
によって緑色画素領域及び青色画素領域に緑色及び青色
のカラーフィルタ32を形成する。Next, a method of manufacturing a CF substrate will be described. First, a Cr film is formed on one surface (the lower surface in FIG. 1) of the glass substrate 30, and the Cr film is patterned by photolithography to form a black matrix 31. Then, after applying a red photosensitive resin, the red photosensitive resin is patterned to form a red color filter 32 in a red pixel region. Similarly, using a green photosensitive resin and a blue photosensitive resin, green and blue color filters 32 are formed in the green pixel region and the blue pixel region by a photolithography method.
【0034】次に、それらのカラーフィルタ32の上に
ITOをスパッタして、コモン電極33を形成する。こ
のようにしてCF基板が完成する。次いで、TFT基板
とCF基板との間に両者の間隔を一定に維持するための
スペーサ(図示せず)を配置し、TFT基板とCF基板
とを表示領域の外側で接合する。そして、液晶注入口か
らTFT基板とCF基板との間に液晶40を注入した
後、液晶注入口を樹脂で封止する。このようにして、本
実施の形態の液晶表示パネルが完成する。Next, ITO is sputtered on the color filters 32 to form a common electrode 33. Thus, a CF substrate is completed. Next, a spacer (not shown) for maintaining a constant distance between the TFT substrate and the CF substrate is arranged, and the TFT substrate and the CF substrate are joined outside the display area. Then, after injecting the liquid crystal 40 between the TFT substrate and the CF substrate from the liquid crystal injection port, the liquid crystal injection port is sealed with a resin. Thus, the liquid crystal display panel of the present embodiment is completed.
【0035】上記の製造方法によれば、ゲートバスライ
ン11aと同時に補助容量21の下層電極11bを形成
し、データバスライン16a、ソース電極16b及びド
レイン電極16cと同時に補助容量21の上層電極16
dを形成するので、工程数の増加が回避される。なお、
本実施の形態は本発明を反射型液晶表示パネルに適用し
た場合について説明したが、本発明を透過型液晶表示パ
ネルに適用することもできる。その場合、補助容量21
の下層電極11b及び上層電極16d並びに画素電極1
8aをいずれもITO等の透明導電体により形成する。According to the above-described manufacturing method, the lower electrode 11b of the auxiliary capacitance 21 is formed simultaneously with the gate bus line 11a, and the upper electrode 16 of the auxiliary capacitance 21 is formed simultaneously with the data bus line 16a, the source electrode 16b and the drain electrode 16c.
Since d is formed, an increase in the number of steps is avoided. In addition,
In this embodiment, the case where the present invention is applied to a reflective liquid crystal display panel has been described. However, the present invention can be applied to a transmissive liquid crystal display panel. In that case, the auxiliary capacity 21
Lower electrode 11b, upper electrode 16d and pixel electrode 1
8a is formed of a transparent conductor such as ITO.
【0036】(第2の実施の形態)図8は本発明の第2
の実施の形態の液晶表示パネルを示す平面図、図9は同
じくその液晶表示パネルの1画素の等価回路図である。
なお、本実施の形態において、CF基板の構成は基本的
に第1の実施の形態と同様であるので、CF基板の図示
及び説明は省略する。また、図8において、図2と同一
物には同一符号を付してその詳しい説明は省略する。(Second Embodiment) FIG. 8 shows a second embodiment of the present invention.
FIG. 9 is a plan view showing the liquid crystal display panel of the embodiment, and FIG. 9 is an equivalent circuit diagram of one pixel of the liquid crystal display panel.
In this embodiment, since the configuration of the CF substrate is basically the same as that of the first embodiment, illustration and description of the CF substrate are omitted. In FIG. 8, the same components as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0037】本実施の形態の液晶表示パネルでは、1画
素毎に、データ書き込み用TFT41と、液晶セル駆動
用TFT42と、補助容量43とが設けられている。ま
た、本実施の形態の液晶表示パネルでは、ゲートバスラ
イン11aに平行に定電圧供給バスライン11d及び補
助容量バスライン11eが配置されている。定電圧供給
バスライン11dには一定の電圧が供給される。In the liquid crystal display panel of this embodiment, a TFT 41 for writing data, a TFT 42 for driving a liquid crystal cell, and an auxiliary capacitor 43 are provided for each pixel. In the liquid crystal display panel of the present embodiment, a constant voltage supply bus line 11d and an auxiliary capacitance bus line 11e are arranged in parallel with the gate bus line 11a. A constant voltage is supplied to the constant voltage supply bus line 11d.
【0038】データ書き込み用TFT41はゲートバス
ライン11aの一部をゲート電極としており、ドレイン
電極16bはデータバスライン16aに接続され、ソー
ス電極16cは補助容量43の上層電極16gに接続さ
れている。また、液晶セル駆動用TFT42のゲート電
極11gは、コンタクトホール17cを介して補助容量
43の上層電極16gに接続され、ドレイン電極16e
はコンタクトホール17dを介して定電圧供給バスライ
ン11dに接続され、ソース電極16fはコンタクトホ
ール17eを介して液晶セル33を構成する反射電極
(画素電極)18aに接続されている。補助容量43
は、TFT41のソース電極16c及びTFT42のゲ
ート電極11gに接続された上層電極16gと、補助容
量バスライン11eに接続された下層電極11fと、こ
れらの間に形成された誘電体膜とにより構成されてい
る。なお、補助容量の他端側は、コモン電極と同一電位
に保持される。The data writing TFT 41 uses a part of the gate bus line 11a as a gate electrode, the drain electrode 16b is connected to the data bus line 16a, and the source electrode 16c is connected to the upper layer electrode 16g of the storage capacitor 43. Further, the gate electrode 11g of the liquid crystal cell driving TFT 42 is connected to the upper electrode 16g of the auxiliary capacitance 43 via the contact hole 17c, and the drain electrode 16e.
Is connected to a constant voltage supply bus line 11d via a contact hole 17d, and the source electrode 16f is connected to a reflective electrode (pixel electrode) 18a constituting the liquid crystal cell 33 via a contact hole 17e. Auxiliary capacity 43
Is composed of an upper electrode 16g connected to the source electrode 16c of the TFT 41 and the gate electrode 11g of the TFT 42, a lower electrode 11f connected to the auxiliary capacitance bus line 11e, and a dielectric film formed therebetween. ing. The other end of the auxiliary capacitance is maintained at the same potential as the common electrode.
【0039】定電圧供給ライン11d、補助容量バスラ
イン11e、補助容量43の下層電極11f及びTFT
42のゲート電極11gは、ゲートバスライン11aと
同一の配線層(第1の配線層)に形成されている。すな
わち、これらのゲートバスライン11a、定電圧供給ラ
イン11d、補助容量バスライン11e、補助容量43
の下層電極11f及びTFT42のゲート電極11g
は、同じ導電膜のパターニングにより形成されたもので
ある。The constant voltage supply line 11d, the auxiliary capacitance bus line 11e, the lower electrode 11f of the auxiliary capacitance 43, and the TFT
The gate electrode 11g of 42 is formed in the same wiring layer (first wiring layer) as the gate bus line 11a. That is, the gate bus line 11a, the constant voltage supply line 11d, the auxiliary capacitance bus line 11e, and the auxiliary capacitance 43
Lower electrode 11f and gate electrode 11g of TFT 42
Are formed by patterning the same conductive film.
【0040】また、TFT41のソース電極16b及び
ドレイン電極16c、補助容量43の上層電極16g並
びにTFT42のソース電極16f及びドレイン電極1
6eは、データバスライン16aと同一の配線層(第2
の配線層)に形成されている。なお、保護膜の上に厚い
樹脂層を設けることによって、TFT42及び上層電極
16gの上にも反射電極18aを形成することが可能に
なる。The source electrode 16b and the drain electrode 16c of the TFT 41, the upper layer electrode 16g of the auxiliary capacitance 43, and the source electrode 16f and the drain electrode 1 of the TFT 42
6e is the same wiring layer as the data bus line 16a (second wiring layer).
Wiring layer). By providing a thick resin layer on the protective film, it is possible to form the reflective electrode 18a also on the TFT 42 and the upper electrode 16g.
【0041】本実施の形態では、液晶セル44がTFT
42に接続されており、このTFT42のゲート電極に
接続された補助容量43の電圧に応じた電荷がTFT4
2を介して液晶セル44に供給される。従って、液晶セ
ル44の電圧保持率が低くても、フリッカ及び焼き付き
の発生を回避することができる。また、本実施の形態に
おいては、補助容量43と液晶セル44との間にTFT
42が接続されているので、補助容量43に蓄積された
電荷の漏出が極めて少ない。従って、補助容量43のサ
イズを小さくすることができる。In this embodiment, the liquid crystal cell 44 is a TFT
The charge corresponding to the voltage of the auxiliary capacitance 43 connected to the gate electrode of the TFT 42 is connected to the TFT 4.
2 to the liquid crystal cell 44. Therefore, even if the voltage holding ratio of the liquid crystal cell 44 is low, occurrence of flicker and image sticking can be avoided. In the present embodiment, a TFT is provided between the storage capacitor 43 and the liquid crystal cell 44.
Since the connection is made, the leakage of the electric charge stored in the auxiliary capacitance 43 is extremely small. Therefore, the size of the auxiliary capacitance 43 can be reduced.
【0042】なお、本実施の形態の液晶表示パネルは、
1フレームを複数に分割して1フレーム内のオン時間を
制御するいわゆるフィールドシーケンシャル駆動を行う
ことにより、多階調表示が可能である。 (付記1)1フレーム(16.7ms)における電圧保
持率が50%以下の液晶セルをマトリクス状に配列した
アクティブマトリクス型液晶表示パネルであって、前記
液晶セルの静電容量の5倍以上の容量値を有し、前記液
晶セルに接続された補助容量を具備することを特徴とす
る液晶表示パネル。Note that the liquid crystal display panel of this embodiment is
Multi-gradation display is possible by dividing one frame into a plurality and performing so-called field sequential driving for controlling the ON time in one frame. (Supplementary Note 1) An active matrix liquid crystal display panel in which liquid crystal cells having a voltage holding ratio of 50% or less in one frame (16.7 ms) are arranged in a matrix, and the capacitance of the liquid crystal cells is five times or more. A liquid crystal display panel having a capacitance value and comprising an auxiliary capacitance connected to the liquid crystal cell.
【0043】(付記2)前記補助容量を構成する容量電
極を、前記液晶セルを構成する画素電極と重なる位置に
配置したことを特徴とする付記1に記載の液晶表示パネ
ル。 (付記3)前記容量電極を透明導電体により形成したこ
とを特徴とする付記2に記載の液晶表示パネル。 (付記4)前記補助容量の下層電極をTFTのゲート電
極と同一配線層に形成し、前記補助容量の上層電極を前
記TFTのソース電極及びドレイン電極と同一の配線層
に形成したことを特徴とする付記1に記載の液晶表示パ
ネル。(Supplementary Note 2) The liquid crystal display panel according to Supplementary Note 1, wherein a capacitance electrode forming the storage capacitor is arranged at a position overlapping with a pixel electrode forming the liquid crystal cell. (Supplementary note 3) The liquid crystal display panel according to supplementary note 2, wherein the capacitance electrode is formed of a transparent conductor. (Supplementary Note 4) The lower electrode of the auxiliary capacitance is formed on the same wiring layer as the gate electrode of the TFT, and the upper electrode of the auxiliary capacitance is formed on the same wiring layer as the source electrode and the drain electrode of the TFT. 3. The liquid crystal display panel according to claim 1.
【0044】(付記5)1フレーム(16.7ms)に
おける電圧保持率が50%以下の液晶セルをマトリクス
状に配列したアクティブマトリクス型液晶表示パネルで
あって、走査信号が供給される複数本のゲートバスライ
ンと、データ信号が供給される複数本のデータバスライ
ンと、前記ゲートバスラインと前記データバスラインと
で囲まれた各画素領域にそれぞれ形成された補助容量及
び画素電極と、ゲート電極が前記ゲートバスラインに接
続され、ドレイン電極が前記データバスラインに接続さ
れ、ソース電極が前記補助容量に接続された第1のトラ
ンジスタと、ゲート電極が前記第1のトランジスタのソ
ース電極に接続され、ドレイン電極が定電圧源に接続さ
れ、ソース電極が前記画素電極に接続された第2のトラ
ンジスタとを有することを特徴とする液晶表示パネル。(Supplementary Note 5) An active matrix liquid crystal display panel in which liquid crystal cells having a voltage holding ratio of 50% or less in one frame (16.7 ms) are arranged in a matrix, and a plurality of liquid crystal cells to which a scanning signal is supplied are provided. A gate bus line, a plurality of data bus lines to which data signals are supplied, an auxiliary capacitor and a pixel electrode formed in each pixel region surrounded by the gate bus line and the data bus line, and a gate electrode. Are connected to the gate bus line, a drain transistor is connected to the data bus line, and a source electrode is connected to the storage capacitor. A first transistor is connected to the gate electrode. A gate electrode is connected to a source electrode of the first transistor. And a second transistor having a drain electrode connected to the constant voltage source and a source electrode connected to the pixel electrode. The liquid crystal display panel, characterized in that.
【0045】(付記6)前記液晶セルに、GH液晶、ポ
リマー分散型液晶及びDSM液晶からなる群から選択さ
れたいずれか1種の液晶を使用したことを特徴とする付
記1又は付記5に記載の液晶表示パネル。 (付記7)前記液晶セルに、比抵抗が1010Ωcm以下
の液晶を使用したことを特徴とする付記1又は5に記載
の液晶表示パネル。(Supplementary note 6) The liquid crystal cell according to Supplementary note 1 or 5, wherein any one kind of liquid crystal selected from the group consisting of GH liquid crystal, polymer dispersed liquid crystal, and DSM liquid crystal is used. LCD panel. (Supplementary Note 7) The liquid crystal display panel according to Supplementary Note 1 or 5, wherein a liquid crystal having a specific resistance of 10 10 Ωcm or less is used for the liquid crystal cell.
【0046】[0046]
【発明の効果】以上説明したように、本願発明によれ
ば、液晶セルの静電容量の5倍以上の容量値を有する補
助容量を液晶セルに接続しているので、GH液晶、ポリ
マー分散型液晶又はDSM液晶等の電圧保持率が低い液
晶を用いた液晶表示パネルのフリッカ及び焼き付きを防
止することができる。As described above, according to the present invention, an auxiliary capacitor having a capacitance value five times or more the capacitance of the liquid crystal cell is connected to the liquid crystal cell. It is possible to prevent flicker and burn-in of a liquid crystal display panel using a liquid crystal having a low voltage holding ratio such as a liquid crystal or a DSM liquid crystal.
【0047】また、本願他の発明によれば、データバス
ラインと補助容量との間に接続された第1のトランジス
タと、ゲート電極が前記補助容量に接続され、ソース電
極が画素電極に接続され、ドレイン電極が定電圧源に接
続される第2のトランジスタとを備えているので、前記
補助容量の容量値が小さい場合であっても、GH液晶、
ポリマー分散型液晶又はDSM液晶等の電圧保持率が低
い液晶を用いた液晶表示パネルのフリッカ及び焼き付き
を防止することができる。According to another aspect of the present invention, the first transistor connected between the data bus line and the storage capacitor, the gate electrode is connected to the storage capacitor, and the source electrode is connected to the pixel electrode. And a second transistor having a drain electrode connected to a constant voltage source, so that the GH liquid crystal,
It is possible to prevent flicker and image sticking of a liquid crystal display panel using a liquid crystal having a low voltage holding ratio such as a polymer dispersed liquid crystal or a DSM liquid crystal.
【図1】図1は本発明の第1の実施の形態の液晶表示パ
ネルの模式断面図である。FIG. 1 is a schematic sectional view of a liquid crystal display panel according to a first embodiment of the present invention.
【図2】図2は同じくその液晶表示パネルのTFT基板
を示す平面図である。FIG. 2 is a plan view showing a TFT substrate of the liquid crystal display panel.
【図3】図3は同じくその液晶表示パネルの1画素の等
価回路図である。FIG. 3 is an equivalent circuit diagram of one pixel of the liquid crystal display panel.
【図4】図4は液晶セル単独の場合、液晶セルにその2
倍の補助容量を接続接続した場合、及び液晶セルにその
5倍の補助容量を接続した場合の1フレーム期間(1
6.7ms)の電圧保持率を示す図である。FIG. 4 shows a case where a liquid crystal cell is used alone,
One frame period (1) when a double storage capacitor is connected and connected, and when a storage capacitor five times the storage capacitor is connected to a liquid crystal cell.
It is a figure which shows the voltage holding ratio of (6.7 ms).
【図5】図5は本実施の形態の液晶表示装置の製造方法
を示す断面図(その1)である。FIG. 5 is a sectional view (part 1) illustrating the method for manufacturing the liquid crystal display of the present embodiment.
【図6】図6は本実施の形態の液晶表示装置の製造方法
を示す断面図(その2)である。FIG. 6 is a sectional view (part 2) illustrating the method for manufacturing the liquid crystal display of the present embodiment.
【図7】図7は本実施の形態の液晶表示装置の製造方法
を示す断面図(その3)である。FIG. 7 is a sectional view (part 3) illustrating the method for manufacturing the liquid crystal display of the present embodiment.
【図8】図8は本発明の第2の実施の形態の液晶表示パ
ネルを示す平面図である。FIG. 8 is a plan view showing a liquid crystal display panel according to a second embodiment of the present invention.
【図9】図9は同じくその液晶表示パネルの1画素の等
価回路図である。FIG. 9 is an equivalent circuit diagram of one pixel of the liquid crystal display panel.
10…ガラス基板(TFT基板)、 11a…ゲートバスライン、 11b,11f…下層電極、 11c,11e…補助容量バスライン、 11d…定電圧供給バスライン、 11g…ゲート電極、 12…絶縁膜、 13…ポリシリコン膜、 14…窒化シリコン膜、 14a…チャネル保護膜、 16a…データバスライン、 16b…ソース電極、 16c…ドレイン電極、 16d,16g…上層電極、 17a,17b,17c…コンタクトホール、 18…Al膜 18a…反射電極(画素電極)、 20,41,42…TFT、 21,43…補助容量、 22,44…液晶セル、 30…ガラス基板(CF基板)、 31…ブラックマトリクス、 32…カラーフィルタ、 33…コモン電極、 40…液晶。 Reference Signs List 10: glass substrate (TFT substrate), 11a: gate bus line, 11b, 11f: lower electrode, 11c, 11e: auxiliary capacitance bus line, 11d: constant voltage supply bus line, 11g: gate electrode, 12: insulating film, 13 ... polysilicon film, 14 ... silicon nitride film, 14a ... channel protective film, 16a ... data bus line, 16b ... source electrode, 16c ... drain electrode, 16d, 16g ... upper layer electrode, 17a, 17b, 17c ... contact hole, 18 ... Al film 18a ... Reflection electrode (pixel electrode), 20,41,42 ... TFT, 21,43 ... Auxiliary capacitance, 22,44 ... Liquid crystal cell, 30 ... Glass substrate (CF substrate), 31 ... Black matrix, 32 ... Color filter, 33: Common electrode, 40: Liquid crystal.
フロントページの続き Fターム(参考) 2H092 JA26 JA35 JA44 JB07 JB33 JB42 JB52 JB57 JB63 JB69 KA04 KA05 KA12 KA18 KB13 KB24 MA07 MA30 NA01 PA08 QA08 QA15 5F110 BB02 CC07 DD02 EE04 FF02 FF03 GG02 GG13 GG15 GG44 HK03 HK04 HK09 HK16 HK22 HL03 NN02 NN03 NN12 NN14 NN16 NN24 NN46 NN72 NN73 PP03 Continued on the front page F term (reference) 2H092 JA26 JA35 JA44 JB07 JB33 JB42 JB52 JB57 JB63 JB69 KA04 KA05 KA12 KA18 KB13 KB24 MA07 MA30 NA01 PA08 QA08 QA15 5F110 BB02 CC07 DD02 EE04 FF02 FF03 GG03 GG03 GG03 GG03 NN03 NN12 NN14 NN16 NN24 NN46 NN72 NN73 PP03
Claims (5)
以下の液晶セルをマトリクス状に配列したアクティブマ
トリクス型液晶表示パネルであって、 前記液晶セルの静電容量の5倍以上の容量値を有し、前
記液晶セルに接続された補助容量を具備することを特徴
とする液晶表示パネル。1. A voltage holding ratio in one frame is 50%.
An active matrix type liquid crystal display panel in which the following liquid crystal cells are arranged in a matrix, having a capacitance value of 5 times or more of the capacitance of the liquid crystal cell, and having an auxiliary capacitance connected to the liquid crystal cell. A liquid crystal display panel characterized by the above-mentioned.
記液晶セルを構成する画素電極と重なる位置に配置した
ことを特徴とする請求項1に記載の液晶表示パネル。2. The liquid crystal display panel according to claim 1, wherein a capacitance electrode forming the storage capacitor is arranged at a position overlapping with a pixel electrode forming the liquid crystal cell.
たことを特徴とする請求項2に記載の液晶表示パネル。3. The liquid crystal display panel according to claim 2, wherein said capacitance electrode is formed of a transparent conductor.
以下の液晶セルをマトリクス状に配列したアクティブマ
トリクス型液晶表示パネルであって、 走査信号が供給される複数本のゲートバスラインと、 データ信号が供給される複数本のデータバスラインと、 前記ゲートバスラインと前記データバスラインとで囲ま
れた各画素領域にそれぞれ形成された補助容量及び画素
電極と、 ゲート電極が前記ゲートバスラインに接続され、ドレイ
ン電極が前記データバスラインに接続され、ソース電極
が前記補助容量に接続された第1のトランジスタと、 ゲート電極が前記第1のトランジスタのソース電極に接
続され、ドレイン電極が定電圧源に接続され、ソース電
極が前記画素電極に接続された第2のトランジスタとを
有することを特徴とする液晶表示パネル。4. A voltage holding ratio in one frame is 50%.
An active matrix type liquid crystal display panel in which the following liquid crystal cells are arranged in a matrix, comprising: a plurality of gate bus lines to which a scanning signal is supplied; a plurality of data bus lines to which a data signal is supplied; A storage capacitor and a pixel electrode respectively formed in each pixel region surrounded by a bus line and the data bus line; a gate electrode connected to the gate bus line; a drain electrode connected to the data bus line; A first transistor having an electrode connected to the storage capacitor; a gate electrode connected to a source electrode of the first transistor; a drain electrode connected to a constant voltage source; and a source electrode connected to the pixel electrode. A liquid crystal display panel comprising a second transistor.
ポリマー分散型液晶及び動的散乱型液晶からなる群から
選択されたいずれか1種の液晶を使用したことを特徴と
する請求項1又は4に記載の液晶表示パネル。5. A liquid crystal display device comprising: a guest-host liquid crystal;
5. The liquid crystal display panel according to claim 1, wherein any one kind of liquid crystal selected from the group consisting of a polymer dispersed liquid crystal and a dynamic scattering liquid crystal is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378391A JP2002182240A (en) | 2000-12-13 | 2000-12-13 | LCD panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378391A JP2002182240A (en) | 2000-12-13 | 2000-12-13 | LCD panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002182240A true JP2002182240A (en) | 2002-06-26 |
Family
ID=18846975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378391A Pending JP2002182240A (en) | 2000-12-13 | 2000-12-13 | LCD panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002182240A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012046725A1 (en) * | 2010-10-05 | 2012-04-12 | シャープ株式会社 | Display panel and display device provided with same |
-
2000
- 2000-12-13 JP JP2000378391A patent/JP2002182240A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012046725A1 (en) * | 2010-10-05 | 2012-04-12 | シャープ株式会社 | Display panel and display device provided with same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950451B2 (en) | Multi-gap color liquid crystal display | |
| US6862067B2 (en) | Active-matrix addressing liquid-crystal display device using lateral electric field and having two storage capacitors | |
| CN100458532C (en) | LCD Monitor | |
| JP4029663B2 (en) | Transflective liquid crystal device and electronic device using the same | |
| KR100416173B1 (en) | Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment | |
| US7554630B2 (en) | Liquid crystal display device having common line parallel to and between gate line and pixel electrode with light shield projecting from common line parallel to data line and overlapping area between data line and pixel electrode | |
| JP3772842B2 (en) | Liquid crystal device, driving method thereof, and electronic apparatus | |
| KR100393957B1 (en) | Wiring pattern of liquid crystal display, liquid crystal display, and electronic equipment | |
| JP4023217B2 (en) | Transflective liquid crystal device and electronic device using the same | |
| TWI284240B (en) | Liquid crystal display device | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| WO2000020918A1 (en) | Liquid crystal device and electronic apparatus | |
| JPH10142577A (en) | Liquid crystal display device and driving method thereof | |
| TW569073B (en) | Active matrix liquid crystal display device | |
| US7733434B2 (en) | Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line | |
| US7515215B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| JP3520417B2 (en) | Electro-optical panels and electronics | |
| JPH10253988A (en) | Liquid crystal display | |
| JPH06230414A (en) | Liquid crystal display element | |
| JP4534411B2 (en) | Transflective liquid crystal device and electronic device using the same | |
| JP3164987B2 (en) | Active matrix type liquid crystal display | |
| JP2002182240A (en) | LCD panel | |
| US8373169B2 (en) | Thin film transistor of liquid crystal display device with specified channel W/L ratio | |
| JP2003344840A (en) | Liquid crystal device and electronic equipment using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100216 |