JP2002037033A - ワイパ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ワイパーモータの下流ショート異常発生時の
問題点を解決し、半導体スイッチ素子とデジタル制御さ
れるコントローラとを用いた小型で信頼性が高く動作が
確実なワイパ制御装置を提供すること。 【解決手段】 ワイパ制御装置は、ワイパモータ７への
通電をオンオフする第１の半導体スイッチ素子４と、ワ
イパモータ７にブレーキをかける閉回路をオンする第２
の半導体スイッチ素子５と、コントローラ３と、第２の
半導体素子５を過熱状態時に遮断保護する過熱遮断保護
回路３０と、過熱遮断保護回路の過熱遮断動作を検出す
る過熱遮断検出手段Ｒ２と、過熱遮断検出手段Ｒ２から
の検出信号に応じて、過熱遮断保護回路３０の過熱遮断
回数が予め設定された回数に達した場合、コントローラ
３から第２の半導体素子５へ供給される第２の制御信号
を遮断ラッチする過熱遮断検出ラッチ回路３０Ａとから
なる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳ−ＦＥＴ等
の半導体スイッチ素子を用いたワイパ制御装置に関す
る。

【０００２】

【従来の技術】従来技術のワイパ制御装置として、特開
平９−１９３７４８号公報に開示されているものがあ
る。このワイパ制御装置は、図１４に示すように、コン
ビスイッチ１７が間欠モード（ＩＮＴ）に設定される
と、駆動回路２０はスイッチ素子（ＭＯＳ−ＦＥＴ）１
９をＯＮさせて、ワイパーモーター１５を起動させてワ
イパーを１往復させる。ワイパーが１往復するとモータ
ＡＳスイッチ１６の接点Ｐ，Ｑが接続し、駆動回路２０
はスイッチ素子１９をＯＦＦさせてワイパーモーター１
５への電力供給を遮断する。モータＡＳスイッチ１６の
接点Ｐ，Ｑが接続すると接点端子Ｔ１とブレーキ抵抗１
８を経由してバッテリー電圧側端子Ｋと接地側端子Ｊが
接続されてワイパーモーター１５が制動され、ワイパー
が速やかに停止する。

【０００３】

【発明が解決しようとする課題】しかし、上述のワイパ
制御装置は、次のような問題点がある。 （１）ワイパーモーター１５が、ロックした時のような
異常電流発生時に、ＭＯＳ−ＦＥＴ１９またはブレーキ
抵抗１８を通って大電流が流れ続けるため、ブレーキ抵
抗１８またはＭＯＳ−ＦＥＴ１９が過熱し焼損するおそ
れがある。焼損を避けるためには、ブレーキ抵抗１８お
よびＭＯＳ−ＦＥＴ１９の電流定格を大きくして放熱器
を設ける等の対策が必要となり、装置が大型化、高コス
ト化する。 （２）バッテリー１１のプラス端子とマイナス端子を間
違って逆につないだとき、ＭＯＳ−ＦＥＴ１９の寄生ダ
イオードおよび抵抗１８を通って大電流が流れ続けるの
で、抵抗１８およびＭＯＳ−ＦＥＴ１９が焼損するおそ
れがある。 （３）ＭＯＳ−ＦＥＴがオンしてしばらくの間は、ワイ
パスイッチ１６の接点ＰおよびＱがつながっているの
で、バッテリー１１からワイパスイッチ１６→抵抗１８
→ＭＯＳ−ＦＥＴ１９の経路で貫通電流が流れてしま
う。このため、不要な発熱やノイズの放射が発生する。 （４）間欠時間設定やウォッシャ作動後の後ふき動作時
間設定を、コンデンサの充放電原理を用いてアナログ的
に行っているため、時間のばらつきが大きい。

【０００４】そこで、出願人は、上述のワイパ制御装置
の問題点（１）〜（４）を解決し、半導体スイッチ素子
とデジタル制御されるコントローラとを用いた小型で信
頼性が高く動作が確実なワイパ制御装置を先に提案して
いる（特願平１１−１５１９０３号参照）。

【０００５】ところが、上述の従来のワイパ制御装置で
は、さらに、ワイパーモーター１５の下流の配線がシャ
ーシ（接地）にショートする異常時にも、抵抗１８を通
って大電流が流れ続け、過熱し焼損するおそれがある。

【０００６】たとえば、接地側端子Ｊとコンビスイッチ
１７の間でシャーシ（接地）にショートした場合につい
て説明する。なお、コンビスイッチ１７は、ＯＦＦポジ
ションにあるものとする。このようなショートが起こっ
た場合、ワイパーモーター１５のバッテリー電圧側端子
Ｋ、接地側端子Ｊおよびショート地点を経由してシャー
シ（接地）に電流が流れるので、ワイパーモーター１５
は回転する。

【０００７】一方、ワイパモーター１５の回転に同期し
て、ワイパースイッチ１６の接点Ｐが、接点Ｑと接点Ｒ
に周期的に切り替わる。接点Ｐが接点Ｑにつながってい
る期間（約０．１秒）は、接点Ｐ、抵抗１８、コンビス
イッチ１７およびショート地点を経由して大電流が流れ
る。コンビスイッチ１７とスイッチ素子１９の間または
コンビスイッチ１７と抵抗１８の間で同様である。

【０００８】このとき、２〜４オームの抵抗値を持つ抵
抗１８により、電流が制限される（バッテリー１１の電
圧が１２Ｖの場合は、最大６アンペアになる）ため、ヒ
ューズ１３が切れることはない。その結果、抵抗１８に
電流が流れ続けるため、やがて過熱し焼損するおそれが
ある。焼損を避けるためには、抵抗１８の電流定格を大
きくして放熱器を設ける等の対策が必要となり、装置が
大型化、高コスト化する。

【０００９】図１５は、図１４のワイパ制御装置のイグ
ニッション（ＩＧ）スイッチ１２、モータＡＳスイッチ
１６，ワイパーモータ１５およびブレーキ抵抗１８にお
ける信号のタイミング図である。図１４において、ワイ
パーモータ１５の下流ショート異常発生時、ワイパーモ
ータ１５に電流が流れ続け、モータＡＳスイッチ１６が
ハイ側、ロー側に周期的に切り替わり、それに連動して
ブレーキ抵抗１８に電流が流れ続ける様子が示されてい
る。

【００１０】そこで、本発明の目的は、上述の先に提案
したワイパ制御装置をさらに改良し、従来のワイパ制御
装置におけるワイパーモータの下流ショート異常発生時
の問題点を解決し、半導体スイッチ素子とデジタル制御
されるコントローラとを用いた小型で信頼性が高く動作
が確実なワイパ制御装置を提供することにある。

【００１１】

【課題を解決するための手段】上記した目的にかんがみ
て、請求項１記載の発明のワイパ制御装置は、ワイパの
動作モードを設定するコンビスイッチと、上記コンビス
イッチで設定された動作モードに応じて駆動されるワイ
パモータと、上記ワイパモータの回転にしたがって上記
ワイパのパーク位置とパーク位置以外の位置とでレベル
変化する信号を出力するためのオートストップ（ＡＳ）
スイッチと、上記ワイパモータへの通電をオンオフする
第１の半導体スイッチ素子と、上記ワイパモータへの通
電のオフ時に上記ワイパモータに逆電流を流してブレー
キをかける閉回路をオンする第２の半導体スイッチ素子
と、上記第１の半導体スイッチ素子のオンオフを制御す
る第１の制御信号と上記第２の半導体スイッチ素子のオ
ンオフを制御する第２の制御信号を供給するコントロー
ラと、上記第２の半導体素子５を過熱状態時に遮断保護
する過熱遮断保護回路３０と、上記過熱遮断保護回路３
０の過熱遮断動作を検出する過熱遮断検出手段Ｒ２と、
上記過熱遮断検出手段Ｒ２からの検出信号に応じて、上
記過熱遮断保護回路３０の過熱遮断回数が予め設定され
た回数に達した場合、上記第２の制御信号を遮断ラッチ
する過熱遮断検出ラッチ回路３０Ａと、からなることを
特徴とする。

【００１２】請求項１記載の発明においては、ワイパ制
御装置は、ワイパの動作モードを設定するコンビスイッ
チと、コンビスイッチで設定された動作モードに応じて
駆動されるワイパモータと、ワイパモータの回転にした
がってワイパのパーク位置とパーク位置以外の位置とで
レベル変化する信号を出力するためのオートストップ
（ＡＳ）スイッチと、ワイパモータへの通電をオンオフ
する第１の半導体スイッチ素子と、ワイパモータへの通
電のオフ時にワイパモータに逆電流を流してブレーキを
かける閉回路をオンする第２の半導体スイッチ素子と、
第１の半導体スイッチ素子のオンオフを制御する第１の
制御信号と上記第２の半導体スイッチ素子のオンオフを
制御する第２の制御信号を供給するコントローラと、第
２の半導体素子を過熱状態時に遮断保護する過熱遮断保
護回路と、過熱遮断保護回路の過熱遮断動作を検出する
過熱遮断検出手段と、過熱遮断検出手段からの検出信号
に応じて、過熱遮断保護回路の過熱遮断回数が予め設定
された回数に達した場合、第２の制御信号を遮断ラッチ
する過熱遮断検出ラッチ回路とからなる。

【００１３】請求項２記載の発明は、請求項１記載のワ
イパ制御装置において、前記第１の半導体素子はＮチャ
ンネル型ＭＯＳ−ＦＥＴであり、前記第２の半導体素子
はＰチャンネル型ＭＯＳ−ＦＥＴであることを特徴とす
る。

【００１４】請求項２記載の発明においては、第１の半
導体素子はＮチャンネル型ＭＯＳ−ＦＥＴとされ、第２
の半導体素子はＰチャンネル型ＭＯＳ−ＦＥＴとされ
る。

【００１５】請求項３記載の発明は、請求項２記載のワ
イパ制御装置において、前記第２の半導体素子と直列に
ツェナーダイオードが接続されていることを特徴とす
る。

【００１６】請求項３記載の発明においては、第２の半
導体素子と直列にツェナーダイオードが接続されてい
る。

【００１７】請求項４記載の発明は、請求項１から３ま
でのいずれか１項記載のワイパ制御装置において、前記
第１の半導体スイッチ素子は、前記ワイパモータ７の下
流側または上流側に接続されていることを特徴とする。

【００１８】請求項４記載の発明においては、第１の半
導体スイッチ素子は、ワイパモータ７の下流側または上
流側に接続されている。

【００１９】請求項５記載の発明は、請求項１から４の
いずれか１項に記載のワイパ制御装置と、リレー式ワイ
パ制御装置とを具備し、前記コントローラは、上記ワイ
パ制御装置と上記リレー式ワイパ制御装置の両方の動作
を制御することを特徴とする。

【００２０】請求項５記載の発明においては、請求項１
から４のいずれか１項に記載のワイパ制御装置と、リレ
ー式ワイパ制御装置とを具備している。コントローラ
は、ワイパ制御装置とリレー式ワイパ制御装置の両方の
動作を制御する

【００２１】

【発明の実施の形態】以下、本発明によるワイパ制御装
置の実施の形態について、図面を参照しながら説明す
る。

【００２２】図１は、本発明によるワイパ制御装置の実
施の形態を示すブロック図である。ワイパ制御装置は、
コンビスイッチ２、コントローラ３、ＭＯＳ−ＦＥＴ
４，５、ツェナーダイオード６，６ａ，６ｂ，６ｃおよ
び過熱遮断検出抵抗Ｒ２からなる制御部１と、ワイパモ
ータ７と、ＡＳ（オートストップ）スイッチ８と、ウォ
ッシャモータ９とから構成されている。

【００２３】コンビ（コンビネーション）スイッチ２
は、車両の運転者が操作してワイパの種々の動作モード
を設定するものであり、ＯＮ端子、ＩＮＴ端子、ＧＮＤ
端子およびＷＡＳＨ端子の接続組み合わせにより、ワイ
パの動作モード、すなわちＯＦＦ（停止）モード、ＩＮ
Ｔ（間欠動作）モード、ＯＮ（連続動作）モードおよび
ＷＡＳＨ（洗浄）モードを選択することができる。ま
た、コンビスイッチ２は、間欠時間設定用の可変抵抗１
０を接続するＶＲ端子も備えている。

【００２４】コントローラ３は、図２にその構成例を示
すように、デジタル制御部３Ａ、５ボルトレギュレータ
３Ｂ、リセット回路３Ｃ、発振回路３Ｄ、入力回路３
Ｅ、レベルシフト回路３Ｆ、ＶＲ変換回路３Ｇ、ＭＯＳ
−ＦＥＴゲートドライブ３Ｈおよび電流検出回路３Ｊか
らなる。

【００２５】デジタル制御部３Ａは、たとえばマイクロ
コンピュータ等からなり、ワイパ制御装置の全体動作を
制御する。

【００２６】５ボルトレギュレータ３Ｂは、車両の電源
であるバッテリー１１からＩＧ（イグニッション）スイ
ッチ１２およびヒューズ１３を介してバッテリー電源電
圧（たとえば、１３．５ボルト）が供給され、デジタル
制御部３Ａの駆動用電圧、たとえば５ボルト、を供給す
る。

【００２７】リセット回路３Ｃは、ＩＧスイッチ１２の
オンによるワイパ制御装置への電源電圧投入時に、デジ
タル制御部３Ａの動作を初期値にする。

【００２８】発振回路３Ｄは、デジタル制御部３Ａ用の
クロック信号を発生し、デジタル制御部３Ａに供給す
る。

【００２９】入力回路３Ｅは、コンビスイッチ２のＩＮ
ＴおよびＯＮ端子に電流を流し、各端子のオンオフを検
出して、ＩＮＴモードオン信号またはＯＮモードオン信
号をデジタル制御部３Ａに供給する。

【００３０】レベルシフト回路３Ｆは、コンビスイッチ
２のＷＡＳＨ端子およびＡＳスイッチ８の共通端子ａで
検出されるバッテリー電源電圧（１３．５ボルト）を５
ボルトに変換して、検出信号をデジタル制御部３Ａに供
給する。

【００３１】ＶＲ変換回路３Ｇは、コンビスイッチ２の
ＶＲ端子に接続され、ＩＮＴモード時の間欠時間設定の
ために設けられている。ＶＲ変換回路３Ｇの構成例は図
１２に示される。

【００３２】ＭＯＳ−ＦＥＴゲートドライブ３Ｈは、デ
ジタル制御部３Ａから出力されるＭＯＳ−ＦＥＴ制御用
デジタル出力をＭＯＳ−ＦＥＴの動作レベル電圧に変換
して、制御出力端子ＦＥＴ−ａおよび制御出力端子ＦＥ
Ｔ−ｂに出力する。

【００３３】電流検出回路３Ｊは、後述する保護動作を
行う過熱遮断検出ラッチ回路３０Ａの一部を構成し、過
熱手段検出手段としての過熱遮断検出抵抗Ｒ２による電
圧降下を入力端子ＯＴＤから入力し、検出信号をデジタ
ル制御部３Ａに供給する。

【００３４】図３は、過熱遮断検出ラッチ回路３０Ａの
構成例を示す回路図である。図３において、過熱遮断検
出ラッチ回路３０Ａは、電流検出回路３Ｊと、デジタル
制御部３Ａの一部であるアンドゲート７４、タイマ７
５、カウンタ７６、Ｄ型フリップフロップ７７およびア
ンドゲート７８と、ＭＯＳ−ＦＥＴゲートドライブ３Ｈ
の一部であるアンプ７９とから構成される。電流検出回
路３Ｊは、オペアンプ７１と、基準電圧源７２と、コン
パレータ７３からなる。オペアンプ７１は、ＦＥＴ−ｂ
端子とＯＴＤ端子から過熱遮断検出抵抗Ｒ２の検出信号
が供給され、その電圧出力がコンパレータ７３で基準電
圧源７２と比較される。アンドゲート７８の一方の入力
には、コンビスイッチ２のＯＮ端子からのオン信号が供
給される。

【００３５】コントローラ３は、デジタル制御部３Ａの
制御の下で、図７から図９に示すタイミング図に基づい
て後述するように、各動作モード時に優れた時間制御機
能を働かせている。この時間制御機能は、特に以下に列
挙するような特徴的な機能がある。

【００３６】（機能Ａ）制御出力ＦＥＴ−ａと制御出力
ＦＥＴ−ｂに時間差ｔｄを設けて動作を送る機能。 （機能Ｂ）コンビスイッチ２をワイパ動作途中で切った
時などにおいてワイパがパーク位置に戻るまで制御出力
ＦＥＴ−ａを出し続ける機能。 （機能Ｃ）ウォッシュ操作後の後ふきを正確に規定する
機能。 （機能Ｄ）ウォッシュ操作後の後ふき時にコンビスイッ
チをＯＮからＯＦＦに切り替えた場合でも、後ふきを正
確に規定する機能。 （機能Ｅ）可変抵抗１０の抵抗値をデジタル変換して間
欠時間を正確に規定する機能。 （機能Ｆ）ワイパモータ７下流でのショート異常時にＭ
ＯＳ−ＦＥＴ５の過熱遮断の回数をカウントし、ある回
数が積算されると、ＭＯＳ−ＦＥＴ５出力を遮断ラッチ
させる機能。 上述の各機能の細部については後述する。

【００３７】ＭＯＳ−ＦＥＴ４は、第１の半導体スイッ
チ素子としてのＮチャンネル型ＭＯＳ−ＦＥＴであり、
そのオンオフによりワイパモータ７への駆動電圧を供給
または遮断するための半導体スイッチ素子として働き、
ドレインがワイパモータ７に接続され、ソースがコンビ
スイッチ２のＧＮＤ端子と接地に接続され、ゲートがコ
ントローラ３の制御出力端子ＦＥＴ−ａに接続されてい
る。

【００３８】ＭＯＳ−ＦＥＴ５は、第２の半導体スイッ
チ素子としてのＰチャンネル型ＭＯＳ−ＦＥＴであり、
そのオンオフにより、ワイパモータ７のブレーキ動作を
行うためのブレーキ電流を流す閉回路を構成する半導体
スイッチ素子として働き、ドレインがヒューズ１３に接
続され、ソースがツェナーダイオード６を介してＭＯＳ
−ＦＥＴ４のドレインに接続され、ゲートがコントロー
ラ３の制御出力端子ＦＥＴ−ｂに接続されている。

【００３９】また、ＭＯＳ−ＦＥＴ５は、そのゲート回
路に図４および図５に示す過熱遮断保護回路３０を内蔵
している。この過熱遮断保護回路３０は、温度検出回
路、ゲート遮断回路およびラッチ回路を含む。

【００４０】ツェナーダイオード６は、そのツェナー電
圧Ｖｚがバッテリー電圧（たとえば、１３．５ボルト）
＜Ｖｚ＜ＭＯＳ−ＦＥＴ４の定格電圧Ｖ_DSS なる定格を
持つように選択される。これにより、ツェナーダイオー
ド６は、後述するように、ＭＯＳ−ＦＥＴ４が過熱遮断
したときのワイパモータ７の逆起電圧を逃がす働きと、
バッテリー１１の接続ミスによる逆接続時の保護と、Ｍ
ＯＳ−ＦＥＴ５のオフ時そのゲート電位を０．７ボルト
シフトして確実にオフさせる働きとの３つの働きを兼ね
備えている。ツェナーダイオード６には、通常動作時は
ブレーキ電流しか流れないので、小電流容量で済むため
小型、低コストとなっている。ツェナーダイオード６
は、図１ではＭＯＳ−ＦＥＴ５のソース側に接続してい
る（制御部の耐圧が十分ある場合）が、代わりにドレイ
ン側に接続しても良い。ツェナーダイオード６ａ，６
ｂ，６ｃは、それぞれ、ＭＯＳ−ＦＥＴ４，５のゲート
保護用である。

【００４１】過熱遮断検出抵抗Ｒ２は、ＭＯＳ−ＦＥＴ
５の過熱遮断回路３０の過熱遮断保護動作を検出する過
熱遮断検出手段として働き、その検出出力をコントロー
ラ３の端子ＯＴＤに供給する。すなわち、過熱遮断回路
３０によるＭＯＳ−ＦＥＴ５の過熱遮断時は、コントロ
ーラ３の制御出力ＦＥＴ−ｂの電流が増えるので、過熱
遮断検出抵抗Ｒ２による電圧降下が増加する。コントロ
ーラ３は、この電圧降下の変化によりＭＯＳ−ＦＥＴ５
の過熱遮断状態を検出する。

【００４２】ワイパモータ７は、そのプラス端子がヒュ
ーズ１３に接続され、マイナス端子がＭＯＳ−ＦＥＴ４
のドレインに接続されている。

【００４３】ＡＳスイッチ８は、周知のように、ワイパ
モータ７の回転に伴って、共通接点ａがワイパのパーク
位置で接点ｂに接続されると共に、ワイパがパーク位置
以外の場所にあると接点ｃに接続されるものである。

【００４４】ウォッシャモータ９は、そのプラス端子が
ヒューズ１３に接続され、マイナス端子がコンビスイッ
チ２のＷＡＳＨ端子に接続されている。

【００４５】上述の構成による本発明のワイパ制御装置
の通常時の動作には、間欠ワイパ動作、連続ワイパ動作
およびウォッシャ後ふき動作の３つがある。以下の各々
の動作について説明する。

【００４６】まず初期状態では、ＩＧスイッチ１２がオ
ン状態で、最初はワイパがパーク位置にあるため、ＡＳ
スイッチ８は、共通接点ａが、ハイレベル接点ｂに接続
されている。また、各ＦＥＴ４，５へのコントローラ３
からの制御出力は、制御出力ＦＥＴ−ｂがハイおよび制
御出力ＦＥＴ―ａがローであり、ＭＯＳ−ＦＥＴ５およ
びＭＯＳ−ＦＥＴ４が共にオフとなっている。ＭＯＳ−
ＦＥＴ４は、Ｎチャンネル型なので、ハイレベルの制御
信号がゲートに入力されるとオンとなり、ドレインとソ
ース間に電流が流れ、ローレベルの制御信号がゲートに
入力されるとオフとなる。これに対して、ＭＯＳ−ＦＥ
Ｔ５は、Ｐチャンネル型なので、ローレベルの制御信号
がゲートに入力されるとオンになり、ハイレベルの制御
信号が入力されるとオフになる。ハイまたはローの制御
信号は、それぞれのＭＯＳ−ＦＥＴの動作しきい値より
も十分高いまたは低いレベルに設定される。

【００４７】（間欠ワイパ動作）まず、間欠ワイパ動作
について、図１のブロック図と、図７に示すこの動作モ
ード（ＩＮＴモード）時のコントローラ３の各部信号の
タイミング図とを参照しながら説明する。

【００４８】初期状態から、コンビスイッチ２をＩＮＴ
ポジションに切り換えると、コンビスイッチ２からコン
トローラ３にＩＮＴオン信号（ローレベル）が入力され
る。ＩＮＴオン信号が入力されると、コントローラ３
は、ＩＮＴオン信号の立ち下がりで直ちに、制御出力Ｆ
ＥＴ−ａをローレベルからハイレベルにして、ＭＯＳ−
ＦＥＴ４をオンになるように制御する。

【００４９】ＭＯＳ−ＦＥＴ４がオンになると、バッテ
リー１１→ＩＧスイッチ１２→ヒューズ１３→ワイパモ
ータ７→ＭＯＳ−ＦＥＴ４→グラウンド（接地）の経路
で電流が流れ、ワイパモータ７は回転を始める。ワイパ
モータ７の回転に同期しているＡＳスイッチ８は、ハイ
レベル接点ｂからローレベル接点ｃに切り替わるため、
コントローラ３のＡＳ入力は、ハイレベルからローレベ
ルに変わる。ワイパモータ７が回転を続け、ワイパが車
両のウインドシールドガラス上を１往復すると、ワイパ
はパーク位置に戻る。このとき、ＡＳスイッチ８は、ロ
ーレベル接点ｃからハイレベル接点ｂに戻り、コントロ
ーラ３のＡＳ入力にハイレベル信号が再度入力される。

【００５０】コントローラ３のＡＳ入力にハイレベル信
号が再入力されると、コントローラ３は、直ちに制御出
力ＦＥＴ−ａをハイレベルからローレベルにして、ＭＯ
Ｓ−ＦＥＴ４をオフし、続いてデッドタイムｔｄの経過
後制御出力ＦＥＴ−ｂをハイレベルからローレベルにし
て、ＭＯＳ−ＦＥＴ５をオンする。

【００５１】デッドタイムｔｄは、上述のコントローラ
３の機能Ａとして、ＭＯＳ−ＦＥＴ５とＭＯＳ−ＦＥＴ
４が同時にオン状態となって貫通電流が流れるのを防ぐ
ために設けられており、ＦＥＴの応答時間よりも十分に
長い時間とすれば良い。

【００５２】ワイパモータ７は、ＭＯＳ−ＦＥＴ４のオ
フにより通電が止められたため、逆起電力を生じるが、
ＭＯＳ−ＦＥＴ５がオンするので、ワイパモータ７のプ
ラス端子→ツェナーダイオード６→ＭＯＳ−ＦＥＴ５→
ワイパモータ７のマイナス端子という閉回路が形成され
る。そのため、ワイパモータ７に逆電流（ブレーキ電
流）が急激に流れて逆起電力を消費するので、ワイパモ
ータ７はブレーキがかかって急速に停止し、ワイパはパ
ーク位置からはみ出ることなく停止する。

【００５３】ＭＯＳ−ＦＥＴ５には、ワイパモータ７の
停止動作時のブレーキ電流のみが流れるように構成され
ている。ブレーキ電流は、数十ミリ秒の短時間流れるだ
けなので、ＭＯＳ−ＦＥＴ５のＲＤＳＯＮ定格を、ＭＯ
Ｓ−ＦＥＴ４の２〜２０倍と大きくしている。そのた
め、ＭＯＳ−ＦＥＴ５は、さらに小型、低コストとなっ
ている。

【００５４】コントローラ３は、制御出力ＦＥＴ−ｂを
ブレーキ電流を流すのに必要な所定期間ｔｂだけローレ
ベルにしてＭＯＳ−ＦＥＴ５のオン状態を維持し、所定
期間ｔｂ後再び制御出力ＦＥＴ−ｂをローレベルからハ
イレベルに戻して、ＭＯＳ−ＦＥＴ５をオフにする。

【００５５】コントローラ３は、ＭＯＳ−ＦＥＴ５をオ
フにした後、可変抵抗１０により設定されたＩＮＴ時間
（ワイパが停止している時間）をカウントした後再びＭ
ＯＳ−ＦＥＴ４をオフからオンにし、以後上述と同様の
動作を繰り返す。このようにして間欠ワイパ動作が行わ
れる。

【００５６】次に、間欠ワイパ動作中、コンビスイッチ
２がＩＮＴポジションからＯＦＦポジションに切り替え
られると、コントローラ３のＩＮＴ入力にはオフ信号
（ハイレベル）が入力される。このとき、ワイパがまだ
ウインドシールドガラス上にあり、ＡＳスイッチ８がロ
ーレベル接点ｃ側であると、コントローラ３のＡＳ入力
はローレベルであるので、コントローラ３は制御出力Ｆ
ＥＴ−ａおよびＦＥＴ−ｂの制御信号をハイレベルのま
まに保つ（上述のコントローラ３の機能Ｂ）。したがっ
て、ＭＯＳ−ＦＥＴ４がオン、ＭＯＳ−ＦＥＴ５がオフ
のままに保たれ、ワイパモータ７は回転し続ける。

【００５７】ワイパモータ７が回転を続けて、ワイパが
パーク位置まで戻り、ＡＳスイッチ８がハイレベル接点
ｂ側に切り替わると、コントローラ３のＡＳ入力にハイ
レベル信号が供給され、コントローラ３は、直ちに制御
出力ＦＥＴ−ａをハイレベルからローレベルにして、Ｍ
ＯＳ−ＦＥＴ４をオフし、続いてデッドタイムｔｄの経
過後制御出力ＦＥＴ−ｂを所定期間ｔｂの間ハイレベル
からローレベルにして、ＭＯＳ−ＦＥＴ５をオンし、ワ
イパモータ７の回転が停止する。

【００５８】なお、コンビスイッチ２がＩＮＴポジショ
ンからＯＦＦポジションに切り替えられたとき、ＡＳス
イッチ８がハイレベル接点ｂ側になっていれば（したが
って、ワイパがパーク位置になっていれば）、直ちにコ
ントローラ３からのローレベルの制御信号がＭＯＳ−Ｆ
ＥＴ４およびＭＯＳ−ＦＥＴ５に供給され、ＭＯＳ−Ｆ
ＥＴ４がオフ、ＭＯＳ−ＦＥＴ５がオンとなり、ワイパ
モータ７も直ちに停止状態となる。

【００５９】このようにして、コンビスイッチ２をＯＦ
Ｆポジションに切り替える段階で、ワイパがどの位置に
あっても、ＩＧスイッチ１２がオンされている限り、ワ
イパは必ずパーク位置で停止する。ＡＳスイッチ８は、
単にワイパのパーク位置を検出するためだけに用いられ
ており、ワイパモータ７の駆動電流が流れないので、そ
の接点を小電流容量型とすることができ、小型かつ低コ
ストにできる。さらに、接点の信頼性も高まる。

【００６０】次に、間欠ワイパ動作時の間欠（ＩＮＴ）
時間は、コンビスイッチ２のＶＲ端子に接続された可変
抵抗１０により設定される。可変抵抗１０の抵抗値は、
コントローラ３のＶＲ変換回路３Ｇでデジタル値に変換
され、デジタル制御部３Ａに送られる。それにより、間
欠（ＩＮＴ）時間がデジタル的に正確に規定される（コ
ントローラ３の機能Ｅ）。

【００６１】（連続ワイパ動作）次に、連続ワイパ動作
について、図１のブロック図と、図８に示すこの動作モ
ード（ＯＮモード）時のコントローラ３の各部信号のタ
イミング図とを参照しながら説明する。

【００６２】初期状態から、コンビスイッチ２をＯＮポ
ジションに切り替えると、コンビスイッチ２からコント
ローラ３のＯＮ入力にオン信号（ローレベル）が入力さ
れる。オン信号が入力されると、コントローラ３は、制
御出力ＦＥＴ−ａをローレベルからハイレベルにする
が、制御出力ＦＥＴ−ｂをハイレベルに維持する。それ
により、ＭＯＳ−ＦＥＴ５をオフし続け、ＭＯＳ−ＦＥ
Ｔ４をオフからオンになるように制御する。

【００６３】ＭＯＳ−ＦＥＴ４がオンすると、ワイパモ
ータ７が回転を始める。ワイパモータ７の回転に同期し
ているＡＳスイッチ８は、ハイレベル接点ｂ側からロー
レベル接点ｃ側に切り替わるため、コントローラ３のＡ
Ｓ入力はローレベルに変わる。ワイパモータ７が回転を
続けると、ワイパは、ウインドシールドガラス上を１往
復するたびにパーク位置を通過する。このとき、ＡＳス
イッチ８は一時的にハイレベル接点ｂ側に戻り、コント
ローラ３のＡＳ入力にハイレベル信号が入力されるが、
コントローラ３は、制御出力ＦＥＴ−ａおよびＦＥＴ−
ｂからＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５の各ゲ
ートへハイレベルの制御信号を出力し続ける。そのた
め、ワイパモータ７は回転を続ける。

【００６４】コンビスイッチがＯＮポジションからＯＦ
Ｆポジションに切り替えられると、コントローラのＯＮ
入力端子にはオフ信号（ハイレベル）が入力される。こ
のとき、ワイパがまだウインドシールドガラス上にあ
り、ＡＳスイッチ８がローレベル接点ｃ側であると、コ
ントローラ３は、ＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥ
Ｔ５への制御信号出力をハイレベルのままに保つ。した
がって、ワイパモータ７が回転を続けて、ワイパがパー
ク位置まで戻り、コントローラ３のＡＳ入力にハイレベ
ル信号が入力され、それに基づいて、コントローラ３
は、制御出力ＦＥＴ−ａをハイレベルからローレベルに
して、直ちにＭＯＳ−ＦＥＴ４をオフし、続いてデッド
タイムｔｄの経過後ＭＯＳ−ＦＥＴ５を所定期間ｔｂの
間オンになるように制御し、ワイパモータの回転を停止
させる。このときのブレーキ動作は前述の通りである。

【００６５】（ウォッシャ後ふき動作）次に、ウォッシ
ャ後ふき動作について、図１のブロック図と、図９に示
すこの動作モード（ＷＡＳＨモード）時のコントローラ
３の各部信号のタイミング図とを参照しながら説明す
る。

【００６６】コンビスイッチ２が、ＯＦＦポジションか
らＷＡＳＨポジションに切り替えられると、バッテリー
１１→ＩＧスイッチ１２→ヒューズ１３→ウォッシャモ
ータ９→コンビスイッチ２のＷＡＳＨ端子→ＧＮＤ端子
→グラウンド（接地）の経路で電流が流れ、ウォッシャ
モータ９は回転を始める。ウォッシャモータ９は、ポン
プ（図示しない）を作動させ、洗浄液タンク（図示しな
い）から洗浄液がウインドシールドガラス上に送出され
る。

【００６７】このとき、ウォッシャモータ９への通電と
同時に、コントローラ３のＷＳ入力にオン信号（ローレ
ベル）が入力される。コントローラ３は、オン信号の立
ち下がりから遅れ時間ｔａの経過後、制御出力ＦＥＴ−
ａをローレベルからハイレベルにして、ＭＯＳ−ＦＥＴ
４をオンする。ＭＯＳ−ＦＥＴ４がオンすると、ワイパ
モータ７は回転を始め、ワイパがウインドシールドガラ
ス上を往復運動して洗浄液によるウインドシールドガラ
スの洗浄を行う。コンビスイッチ２がＷＡＳＨポジショ
ンにある期間中は、コントローラ３は、ＭＯＳ−ＦＥＴ
４およびＭＯＳ−ＦＥＴ５にハイレベルの制御信号を出
し続ける。遅れ時間ｔａは、ウォッシャモータ９が回転
を始めてから洗浄液がウインドシールドガラス上に届く
までの時間遅れを想定して設けられている。

【００６８】コンビスイッチ２が、ＷＡＳＨポジション
からＯＦＦポジションに切り替えられると、コントロー
ラ３のＷＳ入力端子にはオフ信号（ハイレベル）が入力
される。コントローラ３は、ＷＳ入力にオフ信号が入力
された後、予め設定された後ふき時間Ｔａの間、ＭＯＳ
−ＦＥＴ４およびＭＯＳ−ＦＥＴ５にハイレベルの制御
信号を出し続け、その後制御出力ＦＥＴ−ａをハイレベ
ルからローレベルにすることにより、ＭＯＳ−ＦＥＴ４
をオフにして、ワイパをパーク位置で止める。

【００６９】したがって、このウォッシャ後ふき動作で
は、コンビスイッチ２のポジションをＷＡＳＨポジショ
ンにしてウォッシャ動作をさせ、ウォッシャ動作を止め
るためにＯＦＦポジションにしたときは、さらに後ふき
時間Ｔａの間だけ後ふき作業を行った後、動作が完了す
るものである（コントローラ３の機能Ｃ）。

【００７０】一方、コンビスイッチ２がＷＡＳＨポジシ
ョンからＯＮポジションに切り替えられた場合は、コン
トローラ３は、そのまま連続ワイパ動作を継続するよう
に制御する。また、ＷＡＳＨポジションからＯＮポジシ
ョン、さらにＯＦＦポジションと切り替えられたとき、
まだ後ふき時間が経過していなかった場合は、コントロ
ーラ３は、ワイパが残りの時間だけ後ふきを行った上で
パーク位置で停止するように制御する（コントローラ３
の機能Ｄ）。なお、この実施の形態では、後ふきを時間
で規定したが、これに限らず後ふきを回数で規定するこ
ともできる。

【００７１】次に、本発明のワイパ制御装置では、上述
の各種動作モードにおいて、ワイパモータ７の下流で配
線がシャーシ（接地）にショートする異常を起こしたと
き保護動作を行う（コントローラ３の機能Ｆ）。

【００７２】（保護動作例）上述の保護動作例につい
て、図１に示すワイパ制御装置のブロック図と、図３に
示す過熱遮断保護回路の回路図と、図４および図５に示
す過熱遮断検出ラッチ回路の回路図と、図１０に示すワ
イパ制御装置の各部信号のタイミング図とを参照しなが
ら説明する。以下に説明する例では、ワイパ停止中（コ
ンビスイッチ２はＯＦＦのポジション）に上述のショー
ト異常が発生し、保護動作するまでを示している。

【００７３】ワイパ停止中（コンビスイッチ２はＯＦＦ
のポジション）では、図３の回路図において、オン信号
はハイレベル、Ｄ型フリップフロップ７５のＱ（バー）
出力はハイレベルになっており、アンドゲート７６の出
力もハイレベルになっている。

【００７４】そこで、図１０のタイミング図において、
時刻ｔ１でワイパモータ７と制御部１の間でワイパモー
タ７下流の配線がシャーシ（接地）にショートすると、
バッテリー１１→ＩＧスイッチ１２→ヒューズ１３→ワ
イパモータ７→ショート地点を経由して接地へ電流が流
れるので、ワイパモータ７は回転する。ワイパモータ７
の回転に伴い、ＡＳスイッチ８は、共通接点ａがハイレ
ベル接点ｂ側からローレベル接点ｃ側に切り替わるた
め、コントローラ３のＡＳ入力はローレベルに変わる。
ワイパが１往復すると、コントローラ３のＡＳ入力は再
びハイに戻る。ショートが続く限り、ワイパモータ７は
回転を続け、コントローラ３のＡＳ入力はハイ、ローを
繰り返す。

【００７５】一方、コントローラ３は、上述の動作説明
にあるように、コンビスイッチ２がＯＦＦでも、ワイパ
がパーク位置まで戻るようにＭＯＳ−ＦＥＴ４およびＭ
ＯＳ−ＦＥＴ５を駆動する機能があるので、ワイパモー
タ７が１回転して、ＡＳスイッチ８が時刻ｔ２でローか
らハイに変わったとき、ブレーキをかけようとしてＭＯ
Ｓ−ＦＥＴ５をオンさせる。このとき、バッテリー１１
→ＩＧスイッチ１２→ヒューズ１３→ＭＯＳ−ＦＥＴ５
→ツェナーダイオード６→ショート地点の経路でショー
ト電流が流れる。

【００７６】このショート電流によりＭＯＳ−ＦＥＴ５
は発熱するが、そのゲート回路に内蔵された図４および
図５に示す過熱遮断保護回路３０が働き、チップの温度
破壊に至る前にオフされる。

【００７７】この過熱遮断保護回路３０は、ＭＯＳ−Ｆ
ＥＴ５のチップ温度を検出する温度検出回路を有する。
図５に示すように、この温度検出回路は、抵抗４０を介
してコントローラ３の制御出力ＦＥＴ−ｂから制御信号
が供給されるＭＯＳ−ＦＥＴ５のゲートに接続された、
ＭＯＳ−ＦＥＴ５の発熱を検出するための複数の直列接
続されたダイオードからなる温度検出部３２と、ＭＯＳ
−ＦＥＴ５のソースに接続された電流源３１との接続点
の電圧をコンパレータ３７のマイナス入力端子に供給
し、プラス端子に抵抗３５を介して供給される基準電圧
源３４の基準電圧と比較して、比較結果を温度検出とし
て出力する。

【００７８】温度検出回路の温度検出出力は、ラッチ回
路として働くＤ型ＦＦ（フリップフロップ）３８のクロ
ック入力端子に供給される。Ｄ型ＦＦのＤ入力端子には
コントローラ３の制御出力ＦＥＴ−ｂからの制御信号が
入力され、Ｑ出力端子からの出力は、ＭＯＳ−ＦＥＴ５
のゲートとソース間に接続されてゲート遮断回路として
働くＰチャンネル型ＭＯＳ−ＦＥＴ３９に供給される。
逆接続されたツェナーダイオード４１および４２は、Ｍ
ＯＳ−ＦＥＴ５のゲートに過電圧が印加されるのを防止
する過電圧保護手段である。尚、ラッチ回路として働く
Ｄ型ＦＦ３８を省略して、温度検出回路からの温度検出
力で直接、ゲート遮断回路として働くＰチャンネル型Ｍ
ＯＳ−ＦＥＴ３９を遮断動作させても良い。

【００７９】ワイパモータ７の下流のショート異常によ
りＭＯＳ−ＦＥＴ５にショート電流が流れた場合、ＭＯ
Ｓ−ＦＥＴ５の発熱が温度検出部３２で検出される。温
度検出部３２で検出された検出電圧が基準電圧源３４の
電圧より下がると、コンパレータ３７から比較結果のハ
イレベル出力がＤ型ＦＦ３８のクロック入力端子に供給
される。それにより、Ｄ型ＦＦ３８のＱ出力端子からロ
ーレベル出力がＭＯＳ−ＦＥＴ３９のゲートに印加さ
れ、ＭＯＳ−ＦＥＴ３９がオンとなる。ＭＯＳ−ＦＥＴ
３９がオンになると、ＭＯＳ−ＦＥＴ５はオンからオフ
になり、通電が遮断される。

【００８０】コントローラ３の制御出力ＦＥＴ−ｂは、
パルスでＭＯＳ−ＦＥＴ５へ与えられるので、過熱遮断
保護回路３０の遮断ラッチが解除される。その後、ワイ
パモータ７の２回転目にＡＳ信号が時刻ｔ２でローレベ
ルからハイレベルに変わったとき、再度制御出力ＦＥＴ
−ｂにローレベルが出力されるので、再び、ＭＯＳ−Ｆ
ＥＴ５はオンする。そして、再度、ＭＯＳ−ＦＥＴ５に
ショート電流が流れ、過熱遮断保護回路３０が働いて、
ＭＯＳ−ＦＥＴ５は過熱遮断される。

【００８１】このような過熱遮断動作は、図３の過熱遮
断検出ラッチ回路に示すように、過熱遮断検出抵抗Ｒ２
の電圧降下に基づいて、コントローラ３のカウンタ７６
で積算され、２回以上の所定回数、例えば２回まで積算
されると、ＭＯＳ−ＦＥＴ５を遮断ラッチさせる。

【００８２】詳細には、電流検出回路３Ｊにおいて、入
力端子ＯＴＤより過熱遮断検出抵抗Ｒ２の電圧降下分が
入力されると、オペアンプ７１で増幅され、基準電圧源
７２による予め設定されたしきい値を越えると、コンパ
レータ７３からハイレベルの出力がアンドゲート７４の
一方の入力に供給される。一方、アンドゲート７４の他
方の入力には、ＡＳ信号のローレベルからハイレベルへ
の立ち上がりに基づいてトリガーされたタイマー７５か
らのハイレベル出力が一定期間の間入力される。そこ
で、アンドゲート７４から、ハイレベルの出力がカウン
タ７６に供給される。カウンタ７６は、このハイレベル
出力の入力回数を積算し、その回数が予め設定された回
数、たとえば２回に達するとハイレベルの出力をＤ型Ｆ
Ｆ７７のクロック入力端子に供給し、Ｄ型ＦＦ７７のＱ
（バー）出力はローレベルにラッチされ、アンドゲート
７８からハイレベルの出力がアンプ７８を介してコント
ローラ３のＦＥＴ−ｂ端子に供給され、遮断ラッチす
る。

【００８３】このため、遮断ラッチされた後は、ＡＳ信
号がローレベルからハイレベルに変わっても、ＭＯＳ−
ＦＥＴ５はオンすることはなく、制御部１はショート異
常から保護される。

【００８４】ラッチの復帰は、制御部１の電源リセッ
ト、バッテリー１１の端子開放、リセット回路３ｃのリ
セット信号の入力等により行われる。

【００８５】ワイパ連続動作中にモータ下流でショート
異常が生じ、コンビスイッチ２がオフされた場合も同様
に保護動作する。また、間欠動作中にショート異常が発
生した負荷電流が流れ続けるのを防止する。

【００８６】以上の構成および動作から、次のような利
点がある。 （１）ブレーキ動作用のＭＯＳ−ＦＥＴ５のＲＤＳＯＮ
定格をＭＯＳ−ＦＥＴ４の２〜２０倍と大きくしていい
るため、小型、低コストとなる。 （２）バッテリーの逆接続時の電流阻止用ツェナーダイ
オード６とＭＯＳ−ＦＥＴ５には、ブレーキ電流しか流
れないようにすることにより、ツェナーダイオード６の
電流容量を小容量に出来、小型、低コストとなる。 （３）コントローラ３の制御出力ＦＥＴ−ａとＦＥＴ−
ｂの立ち下がりに時間差ｔｄを設けてＭＯＳーＦＥＴ４
とＭＯＳ−ＦＥＴ５に供給することで、貫通電流がなく
なり、不要な発熱やノイズ放射がなくなる。 （４）ワイパモータ７のＡＳスイッチ８に信号電流のみ
が流れるようにして、コンビスイッチ２をワイパ動作途
中で切ったときなどの場合、ワイパがパーク位置に戻る
まで制御出力ＦＥＴ−ａを出し続けるようにコントロー
ラ３が制御することで、ＡＳスイッチ８、ＭＯＳ−ＦＥ
Ｔ５およびツェナーダイオード６が小型、高信頼性化で
きる。 （５）ウォッシュ操作後の後ふきを正確に規定すること
により、後ふきの誤差がなくなる。 （６）ウォッシュ操作後の後ふき時にコンビスイッチ２
をＯＮポジションからＯＦＦポジションに切り替えた場
合でも、後ふきを正確に規定することにより、後ふき数
の誤差がなくなる。 （７）ワイパモータ７の異常発生時に通電を遮断し異常
解除後に通電を復帰させる制御を行うことにより、ＭＯ
Ｓ−ＦＥＴを必要以上に大型化する必要がなくなり、小
型、低コストにできる。さらに、駆動回路やモータを含
めた装置の信頼性が高まる。 （８）可変抵抗の抵抗値をデジタルに変換して、間欠時
間を正確に規定することにより、間欠ワイパ動作の時間
精度が向上する。 （９）コンビスイッチ２のＶＲ端子解放時は、コントロ
ーラ３で間欠時間を予め決められた時間に正確に規定す
ることにより、間欠動作の時間精度が向上する。 （１０）ワイパモータ７の下流でショート異常が発生し
た場合、ＭＯＳ−ＦＥＴ５によるブレーキ回路を確実に
遮断することにより、ワイパ制御装置の安全性を向上さ
せる。通常動作時およびショート異常時の発熱を小さく
することにより、装置が小型化できる。

【００８７】以上のように、本発明の実施の形態につい
て説明したが、本発明はこれに限らず種々の変形、応用
が可能である。

【００８８】たとえば、上述の実施の形態では、１回目
の過熱遮断動作で遮断ラッチをかけていない理由は、人
為的ミスによる瞬間的なショートなどでの遮断ラッチを
回避するためであるが、信頼性をより高めるために１回
目の過熱遮断で遮断ラッチしても良い。

【００８９】本発明によるワイパ制御装置の他の実施例
として、図６に示すように、ワイパモータ７への駆動電
圧を供給または遮断するための半導体スイッチ素子とし
て働くＮチャンネル型ＭＯＳ−ＦＥＴ４のゲート回路に
過熱遮断保護回路３０′を設けることができる。この過
熱遮断保護回路３０′は、温度検出回路、ゲート遮断回
路およびラッチ回路を含む。

【００９０】具体的には、過熱遮断保護回路３０′は、
図６に示すように、温度検出回路として働く、抵抗４
０′を介してコントローラ３の制御出力ＦＥＴ−ａから
制御信号が供給されるＭＯＳ−ＦＥＴ４のゲートに接続
された電流源３１′と、ＭＯＳ−ＦＥＴ４の発熱を検出
する複数の直列接続されたダイオードからなる温度検出
部３２′との接続点の電圧を、抵抗３３′を介してコン
パレータ３７′のマイナス入力端子に供給し、プラス端
子に抵抗３５′を介して供給される基準電圧源３４′の
基準電圧と比較して、比較結果を温度検出として出力す
る。

【００９１】温度検出回路の温度検出出力は、ラッチ回
路として働くＤ型ＦＦ（フリップフロップ）３８′のク
ロック入力端子に供給される。Ｄ型ＦＦ３８′のＤ入力
端子にはコントローラ３の制御出力ＦＥＴ−ａからの制
御信号が入力され、Ｑ出力端子からの出力は、ＭＯＳ−
ＦＥＴ４のゲートとソース間に接続されてゲート遮断回
路として働くＮチャンネル型ＭＯＳ−ＦＥＴ３９′に供
給される。逆接続されたツェナーダイオード４１′およ
び４２′は、ＭＯＳ−ＦＥＴ４のゲートに過電圧が印加
されるのを防止する過電圧保護手段である。尚、ラッチ
回路として働くＤ型ＦＦ３８′を省略して、温度検出回
路からの温度検出力で直接、ゲート遮断回路として働く
Ｎチャンネル型ＭＯＳ−ＦＥＴ３９′を遮断動作させて
も良い。

【００９２】ＭＯＳ−ＦＥＴ４のゲートにコントローラ
３の制御出力ＦＥＴ−ａからハイレベルの制御信号が供
給され、ＭＯＳ−ＦＥＴ４がオンとなってワイパモータ
７に通電中において、ワイパモータ７のロックやショー
ト等の異常発生時にＭＯＳ−ＦＥＴ４に大電流が流れた
場合、ＭＯＳ−ＦＥＴ４の発熱が温度検出部３２′で検
出される。温度検出部３２′で検出された検出電圧が基
準電圧源３２′の電圧を超えると、コンパレータ３７′
から比較結果のハイレベル出力がＤ型ＦＦ３８のクロッ
ク入力端子に供給される。それにより、Ｄ型ＦＦ３８′
のＱ出力端子からハイレベル出力がＭＯＳ−ＦＥＴ３
９′のゲートに印加され、ＭＯＳ−ＦＥＴ３９′がオン
となる。ＭＯＳ−ＦＥＴ３９′がオンになると、ＭＯＳ
−ＦＥＴ４のゲート電位がローレベルに成るので、ＭＯ
Ｓ−ＦＥＴ４はオンからオフになり、通電が遮断され
る。

【００９３】以上説明した各々の保護動作により、ワイ
パモータに異常電流が流れ続けることがなくなるので、
モータや電線、コネクタの信頼性も向上する。また、上
述の各保護動作例を適宜複数組み合わせて保護動作を構
成しても良い。

【００９４】さらに、本発明によるワイパ制御装置の他
の実施例として、図１１に示すように、２スピードのワ
イパモータを駆動する制御装置に適用することができ
る。２スピードワイパモータは、車両のフロントガラス
用ワイパに一般的に用いられている。

【００９５】図１１において、ワイパ制御装置は、コン
ビスイッチ２Ｄ、コントローラ３Ｄ、ＭＯＳ−ＦＥＴ
４，５、ツェナーダイオード６、２スピードワイパモー
タ７Ａ、ウォッシャモータ９、可変抵抗１０および過熱
遮断検出抵抗Ｒ２で構成されている。

【００９６】コンビスイッチ２Ｄは、ＭＯＳ−ＦＥＴ４
のドレインとＭＯＳ−ＦＥＴ５のソースの接続点に接続
されたＦＥＴ端子と、ワイパモータ７Ａの低速端子に接
続されたＬＯ端子と、コントローラ３ＢのＩＮＴ２端子
に接続されたＡＭＰ＿ＩＮ端子と、ワイパモータ７Ａの
高速端子に接続されたＨＩ端子と、接地に接続されたＧ
ＮＤ端子と、ウォッシャモータ９に接続されたＷＡＳＨ
端子とを有する。

【００９７】コントローラ３Ｄは、図１のコントローラ
３の構成からＯＮ入力を省略した構成を有する。

【００９８】図１１の構成において、間欠動作時に、Ｍ
ＯＳ−ＦＥＴ４によりワイパモータ７Ａが駆動される。
動作タイミングは図７と同じである。低速連続回転およ
び高速回転は、コンビスイッチ２ＤのＬＯ端子およびＨ
Ｉ端子により直接オンオフされる。低速連続回転（Ｌ
Ｏ）および高速連続回転（ＨＩ）動作時は、コンビスイ
ッチ２のＦＥＴ端子により、ＭＯＳ−ＦＥＴ４はワイパ
モータ７Ａと切り離される。ワイパがウインドシールド
ガラス上で止まったまま、ＩＧスイッチ１２が投入され
たときなどは、コンビスイッチ２ＤがＯＦＦポジション
でも、ワイパがパーク位置に来るまで、ＭＯＳ−ＦＥＴ
４によりワイパモータ７Ａが駆動される。

【００９９】このように、低速連続運転（ＬＯ）および
高速連続回転（ＨＩ）は、コンビスイッチ２ＤのＬＯ端
子およびＨＩ端子により直接オンオフされるようにする
ことで、ＭＯＳ−ＦＥＴ４，５の電流定格を小さいもの
とすることができ、小型、低コスト化される。さらに、
ＬＯおよびＨＩ動作時は、コンビスイッチ２ＤのＦＥＴ
端子により、ＭＯＳ−ＦＥＴ４，５がワイパモータ７と
切り離されるようにすることで、ワイパモータコイル起
電力の影響を受けないようにでき、保護素子等の追加が
必要なくなる。

【０１００】さらに、本発明によるワイパ制御装置の他
の実施例として、リレーと組み合わせた制御装置に適用
することができる。１台の車に２系統のワイパを備える
場合、１系統に本発明のワイパ制御装置を用い、他系統
に公知技術であるリレーを用いたリレー式ワイパ制御装
置を用いることができる。

【０１０１】この場合は、図１２に示すように、コンビ
スイッチ２、コントローラ３Ｂ、ＭＯＳ−ＦＥＴ４，
５、ツェナーダイオード６および過熱遮断検出抵抗Ｒ２
からなる制御部１と、ワイパモータ７と、ＡＳスイッチ
８と、ウォッシャモータ９とから構成される本発明のワ
イパ制御装置と、コンビスイッチ２Ｂ（可変抵抗１０Ａ
を含む）、２スピード型のワイパモータ７Ａと、ＡＳス
イッチ８Ａと、ウォッシャモータ９Ａと、リレー６０と
から構成されている従来構成のリレー式ワイパ制御装置
とが組み合わされる。

【０１０２】コンビスイッチ２Ｂは、リレー６０を介し
てＡＳスイッチ８Ａに接続されたＡＳ端子と、ワイパモ
ータ７Ａの低速端子に接続されたＬＯ端子と、コントロ
ーラ３ＢのＩＮＴ２端子に接続されたＡＭＰ＿ＩＮ端子
と、ワイパモータ７Ａの高速端子に接続されたＨＩ端子
と、接地に接続されたＧＮＤ端子と、ウォッシャモータ
９Ａに接続されたＷＡＳＨ端子とを有する。

【０１０３】コントローラ３Ｂは、図１のコントローラ
３の構成に加えて、ワイパモータ７Ａに電源電圧を供給
するヒューズ１３Ａに接続されたＩＧ２端子と、リレー
６０のコイルに接続されたＲＬＹ端子と、コンビスイッ
チ２ＢのＷＡＳＨ端子に接続されたＷＳ２端子と、コン
ビスイッチ２ＢのＡＭＰ＿ＩＮ端子に接続されたＩＮＴ
２端子と、コンビスイッチ２ＢのＶＲ端子に接続された
ＶＲ２端子およびＧＮＤ端子を備え、ＭＯＳ−ＦＥＴ
４，５とリレー６０の両方を制御する機能を有する。

【０１０４】たとえば、従来構成のリレー式ワイパ制御
装置のワイパモータ７Ａは、フロントワイパを駆動し、
本発明のワイパ制御装置のワイパモータ７は、リアワイ
パを駆動する。

【０１０５】このように、コントローラ３Ｂには、ＭＯ
Ｓ−ＦＥＴ４，５とリレー６０の両方を制御する機能を
盛り込むことにより、２個の機能を集約することで、コ
ントローラが小型化、低コスト化される。また、フロン
トワイパとリアワイパの制御に関連性を持たせることが
できるようになる。

【０１０６】さらに、本発明のワイパ制御装置の他の実
施例として、ワイパモータブレーキ用ＭＯＳ−ＦＥＴ５
に、Ｐチャンネル型の代わりにＮチャンネル型を用いて
も良い。この場合は、図１３に示すように、Ｎチャンネ
ル型ＭＯＳ−ＦＥＴ５のゲート回路に、ブートストラッ
プ回路やチャージポンプ回路等の昇圧手段６１を追加す
る必要がある。Ｎチャンネル型ＭＯＳ−ＦＥＴは、単位
チップ面積あたりのオン抵抗がＰチャンネル型の半分程
度と小さいので、同じオン抵抗の定格を持たせたとき、
Ｐチャンネル型よりも小型化、低コスト化できる。

【０１０７】

【発明の効果】請求項１記載の発明によれば、ワイパモ
ータの下流でのショート異常の発生時、確実にブレーキ
用閉回路を遮断することにより、ワイパ制御装置の安全
性を向上させることができる。また、通常動作時および
ショート異常時の発熱を小さくすることにより、ワイパ
制御装置が小型化される。

【０１０８】請求項２記載の発明によれば、第１の半導
体スイッチ素子はＮチャンネル型とし、第２の半導体ス
イッチ素子はＰチャンネル型としたので、小型、低コス
トに構成できる。

【０１０９】請求項３記載の発明によれば、第２の半導
体素子と直列にツェナーダイオードを接続したので、第
１の半導体スイッチ素子が過熱遮断したときのワイパモ
ータの逆起電圧を逃がし、また、バッテリーの接続ミス
による逆接続時の保護が可能となり、さらに、第２の半
導体スイッチ素子のオフ時その制御電極の電位をシフト
して確実にオフさせることができる。

【０１１０】請求項４記載の発明によれば、第１の半導
体スイッチ素子は、ワイパモータの下流または上流のど
ちら側に配置しても良く、特に上流側に配置した場合
は、電線のショート等の故障に対する保護も可能とな
り、装置の安全性が向上する。

【０１１１】請求項５記載の発明によれば、コントロー
ラには、半導体スイッチ素子とリレーの両方を制御する
機能を盛り込むことにより、２個の機能を集約すること
で、コントローラが小型化、低コスト化される。また、
フロントワイパとリアワイパの制御に関連性を持たせる
ことができるようになる。

【図面の簡単な説明】

【図１】本発明によるワイパ制御装置の実施の形態を示
すブロック図である。

【図２】図１のワイパ制御装置におけるコントローラの
構成例を示すブロック図である。

【図３】図１のワイパ制御装置における過熱遮断検出ラ
ッチ回路を示す回路図である。

【図４】図１のＭＯＳ−ＦＥＴのゲート回路に内蔵され
た過熱遮断保護回路を示す回路図である。

【図５】図４における過熱遮断保護回路の具体的構成例
を示す回路図である。

【図６】本発明による他の実施例を示す回路図である。

【図７】図１のワイパ制御装置におけるＩＮＴモード時
のコントローラの各部信号のタイミング図である。

【図８】図１のワイパ制御装置におけるＯＮモード時の
コントローラの各部信号のタイミング図である。

【図９】図１のワイパ制御装置におけるＷＡＳＨモード
時のコントローラの各部信号のタイミング図である。

【図１０】図１のワイパ制御装置における保護動作を説
明するための各部信号のタイミング図である。

【図１１】本発明によるワイパ制御装置の他の実施例を
示すブロック図であり、２スピードのワイパモータを駆
動する制御装置を示す。

【図１２】本発明によるワイパ制御装置の他の実施例を
示すブロック図であり、リレー式ワイパ制御装置との組
み合わせ例を示す。

【図１３】本発明による他の実施例を示す回路図であ
る。

【図１４】従来のワイパ制御装置の構成例を示す回路構
成図である。

【図１５】図１４のワイパ制御装置における各部の信号
のタイミング図である。

【符号の説明】

２ コンビスイッチ ３ コントローラ ４ Ｎチャンネル型ＭＯＳ−ＦＥＴ（第１の半導体ス
イッチ素子） ５ Ｐチャンネル型ＭＯＳ−ＦＥＴ（第２の半導体ス
イッチ素子） ６ ツェナーダイオード ７ ワイパモータ ８ オートストップ（ＡＳ）スイッチ ９ ウォッシャモータ １０ 可変抵抗 １１ バッテリー １２ イグニッション（ＩＧ）スイッチ １３ ヒューズ Ｒ２ 過熱遮断検出抵抗（過熱遮断検出手段） ３０ 過熱遮断保護回路 ３０Ａ 過熱遮断検出ラッチ回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ワイパの動作モードを設定するコンビス
   イッチと、 上記コンビスイッチで設定された動作モードに応じて駆
   動されるワイパモータと、 上記ワイパモータの回転にしたがって上記ワイパのパー
   ク位置とパーク位置以外の位置とでレベル変化する信号
   を出力するためのオートストップ（ＡＳ）スイッチと、 上記ワイパモータ７への通電をオンオフする第１の半導
   体スイッチ素子と、 上記ワイパモータへの通電のオフ時に上記ワイパモータ
   に逆電流を流してブレーキをかける閉回路をオンする第
   ２の半導体スイッチ素子と、 上記第１の半導体スイッチ素子のオンオフを制御する第
   １の制御信号と上記第２の半導体スイッチ素子のオンオ
   フを制御する第２の制御信号を供給するコントローラ
   と、 上記第２の半導体素子を過熱状態時に遮断保護する過熱
   遮断保護回路と、 上記過熱遮断保護回路の過熱遮断動作を検出する過熱遮
   断検出手段と、 上記過熱遮断検出手段からの検出信号に応じて、上記過
   熱遮断保護回路の過熱遮断回数が予め設定された回数に
   達した場合、上記第２の制御信号を遮断ラッチする過熱
   遮断検出ラッチ回路と、からなることを特徴とするワイ
   パ制御装置。
2. 【請求項２】 前記第１の半導体素子はＮチャンネル型
   ＭＯＳ−ＦＥＴであり、前記第２の半導体素子はＰチャ
   ンネル型ＭＯＳ−ＦＥＴであることを特徴とする請求項
   １記載のワイパ制御装置。
3. 【請求項３】 前記第２の半導体素子と直列にツェナー
   ダイオードが接続されていることを特徴とする請求項２
   記載のワイパ制御装置。
4. 【請求項４】 前記第１の半導体スイッチ素子は、前記
   ワイパモータの下流側または上流側に接続されているこ
   とを特徴とする請求項１から３までのいずれか１項に記
   載のワイパ制御装置。
5. 【請求項５】 請求項１から４のいずれか１項に記載の
   ワイパ制御装置と、リレー式ワイパ制御装置とを具備
   し、前記コントローラは、上記ワイパ制御装置と上記リ
   レー式ワイパ制御装置の両方の動作を制御することを特
   徴とするワイパ制御装置。