JP2002033774A - バス終端調整装置及びバス終端調整方法 - Google Patents
バス終端調整装置及びバス終端調整方法Info
- Publication number
- JP2002033774A JP2002033774A JP2000214961A JP2000214961A JP2002033774A JP 2002033774 A JP2002033774 A JP 2002033774A JP 2000214961 A JP2000214961 A JP 2000214961A JP 2000214961 A JP2000214961 A JP 2000214961A JP 2002033774 A JP2002033774 A JP 2002033774A
- Authority
- JP
- Japan
- Prior art keywords
- state
- bus
- resistor
- pull
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 230000007704 transition Effects 0.000 claims abstract description 45
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 42
- 230000008054 signal transmission Effects 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 45
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Power Sources (AREA)
Abstract
スタンバイ状態移行直後にはデバイスへの負荷を軽減さ
せ、スタンバイ状態においてはリーク電流の低減を図る
ことを可能としたバス終端調整装置及びバス終端調整方
法を提供する。 【解決手段】 信号伝送状態時の波形遷移時のみ、終端
抵抗102と直流電源103とを接続し、バス109に
接続されたデバイスが全て受信待ち状態へ移行したスタ
ンバイ移行直後状態時に、終端抵抗102を直流電源1
03から切り離し、低抵抗のプルダウン抵抗104、1
06へ切り替え、バス109に接続されたデバイスが全
て受信待ち状態へ移行しレベル確定後のスタンバイ状態
時に、低抵抗のプルダウン抵抗104から高抵抗のプル
ダウン抵抗106へ切り替えるコントロール回路10
1、105、107を具備する。
Description
及びバス終端調整方法に関する。
を自動的に調整するバス終端自動調整回路がある。バス
終端自動調整回路は、特に、バースト状データ信号を用
いるバスにおいて、消費電力の削減、デバイスの破壊防
止、リーク電流の削減に適している。
例としては、例えば特開平11−308251号公報に
記載の技術が提案されている。同公報には、平衡2線の
バスラインからのデータ受信2入力端子部にプルアップ
及びプルダウン抵抗器と差動ラインレシーバとを有する
データ伝送回路であって、前記データ受信2入力端子部
の各電圧及びその電位差を検出する検出手段と、これ等
検出出力に応じて前記プルアップ及びプルダウン抵抗器
の抵抗値を可変制御する制御手段とを含むことを特徴と
するデータ伝送回路が開示されている。
た従来例においては次のような問題点があった。
用いるバスにおいては、一般的にバスを動作させる上で
発生する消費電力や高抵抗値を持つプルダウン抵抗を介
して、バスとグラウンドが接続される場合には、電荷の
放電が進まず、Lレベルへの確定が遅れる。このため、
不確定状態が続くことによるデバイスへの負荷(Hレベ
ル、Lレベルが確定しない信号の入力を許さないCMO
SロジックLSIなどのデバイスがバスに接続されてい
る場合は、この現象によりデバイスが破壊されることが
ある)と、ハイインピーダンス移行後、素早くレベル確
定をさせるために、小さい抵抗を使用することによる消
費電力の増大、更にハイインピーダンス状態時のリーク
電流の発生が懸念されていた。
を用いて、信号伝送状態時には、バスの変化タイミング
のみバスを動作させることで、消費電力の低減を図り、
スタンバイ状態移行直後には、小抵抗のプルダウンまた
はプルアップ抵抗を接続することで、ハイインピーダン
スから素早くLレベルまたはHレベルに確定させること
により、デバイスへの負荷を軽減させ、更にスタンバイ
状態においては、高抵抗のプルダウンまたはプルアップ
抵抗を接続することにより、リーク電流の低減を図るこ
とを可能としたバス終端調整装置及びバス終端調整方法
を提供するものである。
けるバスの終端回路の調整を行うバス終端調整装置にお
いて、信号伝送状態時の波形遷移時のみ、終端抵抗と直
流電源とを接続する制御手段を具備することを特徴とす
る。
終端回路の調整を行うバス終端調整装置において、前記
バスに接続されたデバイスが全て受信待ち状態へ移行し
たスタンバイ移行直後状態時に、終端抵抗を直流電源か
ら切り離し、低抵抗値のプルダウン抵抗又はプルアップ
抵抗へ切り替える制御手段を具備することを特徴とす
る。
終端回路の調整を行うバス終端調整装置において、前記
バスに接続されたデバイスが全て受信待ち状態へ移行し
レベル確定後のスタンバイ状態時に、プルダウン抵抗又
はプルアップ抵抗を低抵抗から高抵抗へ切り替える制御
手段を具備することを特徴とする。
終端回路の調整を行うバス終端調整装置において、信号
伝送状態時の波形遷移時のみ、終端抵抗と直流電源とを
接続し、前記バスに接続されたデバイスが全て受信待ち
状態へ移行したスタンバイ移行直後状態時に、前記終端
抵抗を前記直流電源から切り離し、低抵抗値のプルダウ
ン抵抗又はプルアップ抵抗へ切り替え、前記バスに接続
されたデバイスが全て受信待ち状態へ移行しレベル確定
後のスタンバイ状態時に、前記プルダウン抵抗又は前記
プルアップ抵抗を低抵抗から高抵抗へ切り替える制御手
段を具備することを特徴とする。
を参照しつつ説明すれば、伝送回路におけるバス(10
9)の終端回路の調整を行うバス終端調整装置(10
8)において、信号伝送状態時の波形遷移時のみ、終端
抵抗(102)と直流電源(103)とを接続し、前記
バスに接続されたデバイスが全て受信待ち状態へ移行し
たスタンバイ移行直後状態時に、前記終端抵抗を前記直
流電源から切り離し、低抵抗値のプルダウン抵抗(10
4)又はプルアップ抵抗へ切り替え、前記バスに接続さ
れたデバイスが全て受信待ち状態へ移行しレベル確定後
のスタンバイ状態時に、前記プルダウン抵抗又は前記プ
ルアップ抵抗を低抵抗から高抵抗(106)へ切り替え
る制御手段(101、105、107)を具備してい
る。
スに終端抵抗を設置し、かつ波形遷移時にのみ終端抵抗
と直流電源とを接続する。そのため、反射ノイズを低減
すると共に終端抵抗で消費される電力を削減することが
できる。また、バス上のデバイスが全てハイインピーダ
ンス状態になった場合、素早くレベル確定をさせ、バス
に接続された回路の不具合を防止する。更に、レベル確
定が終了した後は、高抵抗値を持つプルダウン抵抗また
はプルアップ抵抗を電気的に自動接続する。そのため、
バスに接続された入出力デバイスに流入するリーク電流
や、入出力デバイスから流出するリーク電流を削減でき
る。
形態を説明する前に、本発明の特徴並びに基本構成を説
明する。
合、クロック等、伝送波形の遷移状態を認識できる信号
をトリガとして、終端抵抗を波形遷移時のみ接続するこ
とにより、反射ノイズの低減と消費電力の低減を図るこ
とを第1の特徴としている。また、本発明は、バスに接
続されたデバイスが全て受信待ち状態(スタンバイ状
態)に移行した直後、電気的にハイインピーダンス状態
に移行するとき、終端抵抗を切り離し、低抵抗値のプル
ダウン(またはプルアップ)抵抗へ切り替えることによ
り、素早くLレベル(またはHレベル)に確定させ、デ
バイスの破壊を防ぐことを第2の特徴としている。
し、レベル確定された後に、プルダウン(またはプルア
ップ抵抗)を低抵抗から高抵抗へ切り替えることによ
り、デバイスに流入したり、デバイスから流出するリー
ク電流を削減することを第3の特徴としている。
1に示す如く、コントロール回路101、105、10
7、終端抵抗102、直流電源103、プルダウン抵抗
104、106、コントロール信号生成回路108、バ
ス109、データ入出力デバイス110を具備してい
る。図中111、112、113は制御信号を示す。
波形の遷移状態を記録できるクロックや状態信号をトリ
ガとして生成した制御信号111をコントロール回路1
01に送信し、信号伝送状態時の波形遷移時のみ、終端
抵抗102を接続することにより、波形の反射を防ぎ、
かつ消費電力の低減を図る。その際、コントロール信号
生成回路108からの制御信号112と制御信号113
を送信し、コントロール回路105とコントロール回路
107の動作により、プルダウン抵抗104とプルダウ
ン抵抗106が電気的に切り離される(第1の特徴)。
コントロール信号生成回路108から出力される制御信
号112、制御信号113を送信し、コントロール回路
105、コントロール回路107の動作により、低抵抗
値のプルダウン抵抗104、高抵抗値のプルダウン抵抗
106を電気的に接続することで、素早くLレベルに確
定させデバイスの破壊を防ぐ(第2の特徴)。
定した後、コントロール信号生成回路108からの制御
信号112を送信し、コントロール回路105の動作に
より、プルダウン抵抗104を電気的に切り離し、バス
に接続される抵抗を高抵抗のプルダウン抵抗106のみ
にすることにより、デバイスに流入したり、デバイスか
ら流出するリーク電流を削減する(第3の特徴)。
り、信号伝送状態、スタンバイ移行直後状態、スタンバ
イ状態それぞれに、最適な終端回路を構成するようにし
たものである。
形態について図面を参照して詳細に説明する。
に示す如く、コントロール回路201、205、20
7、終端抵抗202、直流電源203、プルダウン抵抗
204、206、コントロール信号生成回路208、バ
ス209、データ入出力デバイス210を具備してい
る。更に、上記コントロール信号生成回路208は、微
分回路215、ローパスフィルタ217、ANDゲート
218、インバータゲート219、トランジスタ22
0、221を具備している。図中211、212、21
3は制御信号、214はクロック入力、216は状態検
出入力を示す。
数のデータ入出力デバイス210が接続されたバス構成
において、バス209の状態を信号伝送状態と、スタン
バイ移行直後状態と、スタンバイ状態の3状態に分け、
それぞれの状態に適した終端回路構成に自動調整するも
のである。
生成回路208の微分回路215で、クロック入力21
4より入力されたクロックを微分する。次に、コントロ
ール信号生成回路208のANDゲート218で、微分
回路215から出力された微分信号の出力制御を、状態
検出入力216より入力された状態信号で行う。その結
果、コントロール信号生成回路208より制御信号21
1が出力される。コントロール回路201では、制御信
号211を用いて、終端抵抗202と直流電源203の
電気的接続制御を行う。
スフィルタ217では、状態検出入力216より入力さ
れた状態信号波形の鈍化を行う。トランジスタ220で
は、状態検出入力216より入力された状態信号をイン
バータゲート219で反転した信号を用いて、ローパス
フィルタ217により出力された鈍化した信号の出力制
御を行う。また、トランジスタ221では、状態検出入
力216より入力された状態信号を用いて、トランジス
タ220の出力を、スタンバイ移行直後状態以外では、
Lレベルに固定することにより、制御信号212の状態
制御を行う。その結果、コントロール信号生成回路20
8より、制御信号212が出力される。コントロール回
路205では、制御信号212を用いてプルダウン抵抗
204とグラウンド間の電気的接続制御を行う。
ータゲート219では、状態検出入力216より入力さ
れた状態信号を反転し、制御信号213として出力す
る。コントロール回路207では、制御信号213を用
いて、プルダウン抵抗206とグラウンド間の電気的接
続制御を行う。
抵抗206と比べ、低抵抗値を持つ抵抗を用いる。
を参照して詳細に説明する。
回路構成の自動調整は、コントロール信号生成回路20
8からの制御信号211、制御信号212、制御信号2
13で、終端抵抗202、プルダウン抵抗204、プル
ダウン抵抗206と直流電源203あるいはグラウンド
との電気的接続制御を行うことにより実現される。
号生成回路208から出力される制御信号211で、コ
ントロール回路201を制御することにより、終端抵抗
202と直流電源203が電気的に断続接続される。ま
た、プルダウン抵抗204とプルダウン抵抗206は、
コントロール信号生成回路208から出力される制御信
号212と制御信号213で、コントロール回路205
とコントロール回路207を制御することにより、グラ
ウンドから電気的に切り離される。
図3に示すように、クロック入力214より入力したク
ロックを、コントロール信号生成回路208の微分回路
215で微分する。微分回路215から出力された微分
信号は、コントロール信号生成回路208のANDゲー
ト218で、状態検出入力216から入力した状態検出
信号を用いて出力制御される。
態検出入力216から入力した状態検出信号がHレベル
になるので、微分信号が制御信号211としてコントロ
ール回路201に出力される。コントロール回路201
は、制御信号211がHレベルになっている時間分だけ
ON状態になり、終端抵抗202と直流電源203を電
気的に断続接続する。
は、状態検出入力216から入力した状態検出信号をコ
ントロール信号生成回路208のインバータゲート21
9で反転して生成した制御信号213がLレベルになる
ことにより、コントロール回路207がOFF状態にな
り、プルダウン抵抗206がグラウンドから電気的に切
り離される。
態検出信号によりトランジスタ221がON状態にな
り、制御信号212をLレベルにする。制御信号212
がLレベルになることで、コントロール回路205がO
FF状態になり、プルアップ抵抗205もグラウンドか
ら電気的に切り離される。
ら入力されるクロックを微分して生成しているので、ク
ロック周期の1/2以下のパルス幅になる。バス209
に接続されたデータ入出力デバイス210間で伝送され
る信号波形の遷移が、クロックに同期して行われるとす
ると、制御信号211により信号波形の遷移時のみ、終
端抵抗202が直流電源203に接続されることにな
る。
をする場合、信号反射が発生するのが信号波形の遷移時
なので、この構成で十分な信号反射対策ができることに
なる。また、終端抵抗202が直流電源203に接続さ
れる時間が、クロック周期の1/2以下なので、常時終
端抵抗を直流電源に接続する場合の消費電力と比較する
と、本発明の構成では消費電力を1/2以下に削減する
ことが可能である。
ロール信号生成回路208から出力される制御信号21
1で、コントロール回路201を制御することにより、
終端抵抗202と直流電源203が電気的に切り離され
る。低抵抗値を持つプルダウン抵抗204は、スタンバ
イ移行直後状態では、コントロール信号生成回路208
から出力される制御信号212で、コントロール回路2
05を制御することにより、電気的にグラウンドに接続
される。
されることにより、素早くバス209をLレベルにレベ
ル確定させる。プルダウン抵抗206は、コントロール
信号生成回路208から出力される制御信号213で、
コントロール回路207を制御することにより、グラウ
ンドに電気的に接続される。
図3に示すように、状態検出入力216から入力した状
態検出信号がLレベルになることにより、制御信号21
1がLレベルに固定される。制御信号211がLレベル
になることにより、コントロール回路201がOFF状
態になり、終端抵抗202と直流電源203が電気的に
切り離される。
スフィルタ217では、状態検出入力216から入力し
た状態検出信号を鈍化させる。その様子を図3のローパ
スフィルタ出力(217)に示す。同時に、トランジス
タ221は、状態検出入力216から入力した状態検出
信号がLレベルになることでOFF状態になり、グラウ
ンドと電気的に切り離される。
力216から入力した状態検出信号をインバータゲート
219で反転した信号を入力することでON状態にな
り、ローパスフィルタ217から入力した信号を制御信
号212として出力する。その様子を図3の制御信号2
12に示す。コントロール回路205では、制御信号2
12の波形に従い、プルダウン抵抗204とグラウンド
を電気的に接続する。
インバータゲート219が、状態検出入力216から入
力した状態検出信号を反転させ、制御信号213として
出力する。コントロール回路207は、図3に示すよう
に、制御信号213がHレベルになることでON状態に
なり、プルダウン抵抗206とグラウンドを電気的に接
続する。
インピーダンス状態になるスタンバイ状態に移行する時
(スタンバイ移行直後状態時)、一時的に低抵抗値を持
つプルダウン抵抗204を介してバス209とグラウン
ドが接続されることにより、バスに蓄積された電荷の放
電効果を促し、素早くLレベルに確定することにより、
デバイスへの負荷を削減させることができる。
つプルアップ抵抗206だけがグラウンドと接続され
る。スタンバイ状態時、図3に示すように、コントロー
ル信号生成回路208から出力される制御信号213が
Hレベルに固定されることでコントロール回路207が
ON状態になる。その結果、プルダウン抵抗206は、
グラウンドに電気的に接続される。
ントロール信号生成回路208から出力される制御信号
211がLレベルになることで、コントロール回路20
1がOFF状態になり、終端抵抗202と直流電源20
3が電気的に切り離される。
図3に示すように、コントロール信号生成回路208か
ら出力される制御信号212がLレベルに落ち着くこと
で、コントロール回路205がOFF状態になり、電気
的にグラウンドから切り離される。
イス210が、すべてハイインピーダンス状態になって
いる場合、高抵抗値を持つプルダウン抵抗206のみが
有効になることにより、データ入出力デバイス210か
ら出力されるリーク電流を最小に抑えることができる。
形態について図面を参照して詳細に説明する。
に示す如く、コントロール回路301、305、30
7、終端抵抗302、直流電源303、プルダウン抵抗
304、306、コントロール信号生成回路308、バ
ス309、データ入出力デバイス310を具備してい
る。更に、上記コントロール信号生成回路308は、D
LL(Delay Locked Loop)15、カウンタ317、A
NDゲート318、320、323、インバータゲート
319、325、デコーダ324を具備している。図中
311、312、313は制御信号、316は状態検出
入力、321は基調クロック、322は90度クロック
を示す。
数のデータ入出力デバイス310が接続されたバス構成
において、バス309の状態を信号伝送状態と、スタン
バイ移行直後状態と、スタンバイ状態の3状態に分け、
それぞれの状態に適した終端回路構成に自動調整するも
のである。
生成回路308のDLL315で、クロック入力314
より入力されたクロックを基に、基調クロック321と
90度クロック322を生成、出力する。
ANDゲート323で、基調クロック321と、90度
クロック322をインバータゲート325により反転さ
せた信号とでAND論理を取り、ANDゲート323の
出力制御を、状態検出入力316より入力された状態信
号で行う。その結果、コントロール信号生成回路308
より制御信号311が出力される。コントロール回路3
01では、制御信号311を用いて、終端抵抗302と
直流電源303の電気的接続制御を行う。
タ317では、状態検出入力316より入力された状態
信号がLレベルの時のみ、クロック入力314によりカ
ウントアップ動作を行い、その値をデコーダ324に入
力して、カウント値が'0'〜'2'の時にHレベルとなる
信号を出力する。
た状態信号をインバータゲート319で反転した信号を
用いて、デコーダー324より出力された信号の出力制
御を行う。その結果、コントロール信号生成回路308
より、制御信号312が出力される。コントロール回路
305では、制御信号312を用いてプルダウン抵抗3
04とグラウンド間の電気的接続制御を行う。
ータゲート319では、状態検出入力316より入力さ
れた状態信号を反転し、制御信号313として出力す
る。コントロール回路307では、制御信号313を用
いてプルダウン抵抗306とグラウンド間の電気的接続
制御を行う。
抵抗306と比べ、低抵抗値を持つ抵抗を用いる。
を参照して詳細に説明する。
回路構成の自動調整は、コントロール信号生成回路30
8からの制御信号311、制御信号312、制御信号3
13で、終端抵抗302、プルダウン抵抗304、プル
ダウン抵抗306と直流電源303あるいはグラウンド
との電気的接続制御を行うことにより実現される。
号生成回路308から出力される制御信号311で、コ
ントロール回路301を制御することにより、終端抵抗
302と直流電源303が電気的に断続接続される。ま
た、プルダウン抵抗304とプルダウン抵抗306は、
コントロール信号生成回路308から出力される制御信
号312と制御信号313で、コントロール回路305
とコントロール回路307を制御することにより、グラ
ウンドから電気的に切り離される。
図5に示すように、クロック入力314より入力したク
ロックを基に、コントロール信号生成回路308のDL
L315より基調クロック321と90度クロック32
2として出力する。DLL315より出力された90度
クロック322は、インバータゲート325により反転
され、基調クロック321とANDゲート323におい
てAND論理を取り、クロック入力314に対してDu
ty25%の信号を出力し、状態検出入力316から入
力した状態検出信号を用いて、ANDゲート318にお
いて図5における制御信号311として出力制御され
る。
態検出入力316から入力した状態検出信号がHレベル
になるので、ANDゲート318より制御信号311と
してコントロール回路301に出力される。コントロー
ル回路301は、制御信号311がHレベルになってい
る時間分だけ、ON状態になり、終端抵抗302と直流
電源303を電気的に断続接続する。
は、状態検出入力316から入力した状態検出信号をコ
ントロール信号生成回路308のインバータゲート31
9で反転することにより生成した制御信号313が、L
レベルになることにより、コントロール回路307がO
FF状態になり、プルダウン抵抗306がグラウンドか
ら電気的に切り離される。
ら入力されるクロックを、基調クロック321と90度
クロック322とをANDゲート323でANDを取っ
ているので、クロック周期の1/4以下のパルス幅にな
る。バス309に接続されたデータ入出力デバイス31
0間で伝送される信号波形の遷移が、クロックに同期し
て行われるとすると、制御信号311により信号波形の
遷移時のみ、終端抵抗302が直流電源303に接続さ
れることになる。
をする場合、信号反射が発生するのが信号波形の遷移時
なので、この構成で十分な信号反射対策ができることに
なる。また、終端抵抗302が直流電源303に接続さ
れる時間がクロック周期の1/4以下なので、常時終端
抵抗を直流電源に接続する場合の消費電力と比較する
と、本発明の構成では消費電力を1/8以下に削減する
ことが可能である。
ロール信号生成回路308から出力される制御信号31
1でコントロール回路301を制御することにより、終
端抵抗302と直流電源303が電気的に切り離され
る。スタンバイ移行直後状態では、低抵抗値を持つプル
ダウン抵抗304は、コントロール信号生成回路308
から出力される制御信号312で、コントロール回路3
05を制御することにより、電気的にグラウンドに接続
される。
されることにより、素早くバス309をLレベルにレベ
ル確定させる。プルダウン抵抗306は、コントロール
信号生成回路308から出力される制御信号313で、
コントロール回路307を制御することにより、グラウ
ンドに電気的に接続される。
図5に示すように、状態検出入力316から入力した状
態検出信号がLレベルになることにより、制御信号31
1がLレベルに固定される。制御信号311がLレベル
になることにより、コントロール回路301がOFF状
態になり、終端抵抗302と直流電源303が電気的に
切り離される。
タ317では、状態検出入力316から入力した状態検
出信号がLレベルの時のみ、クロック入力314により
カウントアップ動作を開始し、カウント値が'0'〜'2'
の時のみHレベルとなる信号をデコーダ324より出力
する。その様子を図5のデコーダ(324)波形に示
す。
力316から入力した状態検出信号をインバータゲート
319で反転した信号を入力することで、出力制御を行
い、デコーダー324より出力した信号を制御信号31
2として出力する。その様子を図5の制御信号312に
示す。コントロール回路305では、制御信号312の
波形に従い、プルダウン抵抗304とグラウンドを電気
的に接続する。
インバータゲート319が、状態検出入力316から入
力した状態検出信号を反転させ、制御信号313として
出力する。コントロール回路307は、図5に示すよう
に、制御信号313がHレベルになることでON状態に
なり、プルダウン抵抗306とグラウンドを電気的に接
続する。
インピーダンス状態になるスタンバイ状態に移行する時
(スタンバイ移行直後状態時)、一時的に低抵抗値を持
つプルダウン抵抗304を介してバス309とグラウン
ドが接続されることにより、バスに蓄積された電荷の放
電効果を促し、素早くLレベルに確定することにより、
デバイスへの負荷を削減させることができる。
つプルアップ抵抗306だけがグラウンドと接続され
る。スタンバイ状態時、図5に示すように、コントロー
ル信号生成回路308から出力される制御信号313が
Hレベルに固定されることで、コントロール回路307
がON状態になる。その結果、プルダウン抵抗306
は、グラウンドに電気的に接続される。
ントロール信号生成回路308から出力される制御信号
311がLレベルになることで、コントロール回路30
1がOFF状態になり、終端抵抗302と直流電源30
3が電気的に切り離される。
図5に示すように、コントロール信号生成回路308か
ら出力される制御信号312をLレベルに固定すること
で、コントロール回路305がOFF状態になり、電気
的にグラウンドから切り離される。
イス310が、すべてハイインピーダンス状態になって
いる場合、高抵抗値を持つプルダウン抵抗306のみが
有効になることにより、データ入出力デバイス310か
ら出力されるリーク電流を最小に抑えることができる。
バスに終端抵抗を設置し、かつ波形遷移時にのみ終端抵
抗と直流電源とを接続することにより、反射ノイズを低
減すると共に終端抵抗で消費される電力を削減すること
ができる。また、バス上のデバイスが全てハイインピー
ダンス状態になった場合、素早くレベル確定をさせ、バ
スに接続された回路の不具合を防止する。更に、レベル
確定が終了した後は、高抵抗値を持つプルダウン抵抗ま
たはプルアップ抵抗を電気的に自動接続することによ
り、バスに接続された入出力デバイスに流入するリーク
電流や、入出力デバイスから流出するリーク電流を削減
できる。
で、終端回路構成を自動的に調整することにより、信号
伝送時に最適な終端回路を接続することが可能になる。
信号伝送状態時は、信号振幅の1/2の直流電源で終端
抵抗を接続することが最適とされている。この終端回路
構成ならば、信号振幅がHレベルかLレベルのどちらか
に偏ることがなく、HレベルとLレベルのノイズマージ
ンを確保することができる。一方、バスで入出力デバイ
スが信号伝送を行わないスタンバイ状態時には、デバイ
ス破壊を防ぐため、HレベルかLレベルにレベル確定す
る必要がある。そのため、信号伝送状態時の終端回路構
成は、スタンバイ状態時に適用できない。本発明では、
この問題を解決することができる。
路図である。
の構成を示す回路図である。
における各種信号波形を示すタイミングチャートであ
る。
の構成を示す回路図である。
における各種信号波形を示すタイミングチャートであ
る。
01、305、307コントロール回路 102、202、302 終端抵抗 103、203、303 直流電源 104、106、204、206、304、306 プ
ルダウン抵抗 108、208、308 コントロール信号生成回路 109,209、309 バス
Claims (6)
- 【請求項1】 伝送回路におけるバスの終端回路の調整
を行うバス終端調整装置において、 信号伝送状態時の波形遷移時のみ、終端抵抗と直流電源
とを接続する制御手段を具備することを特徴とするバス
終端調整装置。 - 【請求項2】 伝送回路におけるバスの終端回路の調整
を行うバス終端調整装置において、 前記バスに接続されたデバイスが全て受信待ち状態へ移
行したスタンバイ移行直後状態時に、終端抵抗を直流電
源から切り離し、低抵抗値のプルダウン抵抗又はプルア
ップ抵抗へ切り替える制御手段を具備することを特徴と
するバス終端調整装置。 - 【請求項3】 伝送回路におけるバスの終端回路の調整
を行うバス終端調整装置において、 前記バスに接続されたデバイスが全て受信待ち状態へ移
行しレベル確定後のスタンバイ状態時に、プルダウン抵
抗又はプルアップ抵抗を低抵抗から高抵抗へ切り替える
制御手段を具備することを特徴とするバス終端調整装
置。 - 【請求項4】 伝送回路におけるバスの終端回路の調整
を行うバス終端調整装置において、 信号伝送状態時の波形遷移時のみ、終端抵抗と直流電源
とを接続し、前記バスに接続されたデバイスが全て受信
待ち状態へ移行したスタンバイ移行直後状態時に、前記
終端抵抗を前記直流電源から切り離し、低抵抗値のプル
ダウン抵抗又はプルアップ抵抗へ切り替え、前記バスに
接続されたデバイスが全て受信待ち状態へ移行しレベル
確定後のスタンバイ状態時に、前記プルダウン抵抗又は
前記プルアップ抵抗を低抵抗から高抵抗へ切り替える制
御手段を具備することを特徴とするバス終端調整装置。 - 【請求項5】 前記伝送波形の遷移状態を認識可能なク
ロックや状態信号等の制御信号を生成する制御信号生成
手段を具備し、前記制御手段は、前記信号伝送状態時の
波形遷移時のみ、前記制御信号生成手段から送信された
前記制御信号をトリガとして、前記終端抵抗と前記直流
電源とを接続することを特徴とする請求項1乃至4の何
れかに記載のバス終端調整装置。 - 【請求項6】 伝送回路におけるバスの終端回路の調整
を行うバス終端調整方法において、 信号伝送状態時の波形遷移時のみ、終端抵抗と直流電源
とを接続し、前記バスに接続されたデバイスが全て受信
待ち状態へ移行したスタンバイ移行直後状態時に、前記
終端抵抗を前記直流電源から切り離し、低抵抗値のプル
ダウン抵抗又はプルアップ抵抗へ切り替え、前記バスに
接続されたデバイスが全て受信待ち状態へ移行しレベル
確定後のスタンバイ状態時に、前記プルダウン抵抗又は
前記プルアップ抵抗を低抵抗から高抵抗へ切り替えるこ
とを特徴とするバス終端調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214961A JP3512715B2 (ja) | 2000-07-14 | 2000-07-14 | バス終端調整装置及びバス終端調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214961A JP3512715B2 (ja) | 2000-07-14 | 2000-07-14 | バス終端調整装置及びバス終端調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033774A true JP2002033774A (ja) | 2002-01-31 |
| JP3512715B2 JP3512715B2 (ja) | 2004-03-31 |
Family
ID=18710457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214961A Expired - Fee Related JP3512715B2 (ja) | 2000-07-14 | 2000-07-14 | バス終端調整装置及びバス終端調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512715B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| JP2006331305A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 省電力制御装置および省電力制御方法 |
| US7218136B2 (en) | 2004-05-24 | 2007-05-15 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| US7391230B2 (en) | 2005-03-03 | 2008-06-24 | Elpida Memory, Inc. | Adjustment of termination resistance in an on-die termination circuit |
| JP2019089099A (ja) * | 2017-11-14 | 2019-06-13 | 日新製鋼株式会社 | 亜鉛系めっき鋼板の複合溶接方法 |
-
2000
- 2000-07-14 JP JP2000214961A patent/JP3512715B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| US7218136B2 (en) | 2004-05-24 | 2007-05-15 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| CN100394413C (zh) * | 2004-05-24 | 2008-06-11 | 精工爱普生株式会社 | 发送电路、数据传输控制装置及电子设备 |
| US7474118B2 (en) | 2004-05-24 | 2009-01-06 | Seiko Epson Corporation | Transmission circuit, data transfer control device and electronic equipment |
| US7391230B2 (en) | 2005-03-03 | 2008-06-24 | Elpida Memory, Inc. | Adjustment of termination resistance in an on-die termination circuit |
| US7924047B2 (en) | 2005-03-03 | 2011-04-12 | Elpida Memory, Inc. | Semiconductor apparatus |
| JP2006331305A (ja) * | 2005-05-30 | 2006-12-07 | Sharp Corp | 省電力制御装置および省電力制御方法 |
| JP2019089099A (ja) * | 2017-11-14 | 2019-06-13 | 日新製鋼株式会社 | 亜鉛系めっき鋼板の複合溶接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3512715B2 (ja) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275077B1 (en) | Method and apparatus for programmable adjustment of bus driver propagation times | |
| US6320406B1 (en) | Methods and apparatus for a terminated fail-safe circuit | |
| US5719509A (en) | Method of controlling transmission of binary pulses on a transmission line | |
| US6836127B2 (en) | Dual switching reference voltages | |
| JP3524577B2 (ja) | 動的クロック切り換え回路 | |
| US20250330160A1 (en) | Serial bus redriver with trailing edge boost circuit | |
| US6943634B2 (en) | Oscillation detection circuit | |
| JP2002033774A (ja) | バス終端調整装置及びバス終端調整方法 | |
| KR20010040302A (ko) | 고속 데이터 버스 드라이버 | |
| US5878094A (en) | Noise detection and delay receiver system | |
| US7492189B2 (en) | Current mode bus interface system, method of performing a mode transition and mode control signal generator for the same | |
| US6801043B2 (en) | Time domain reflectometry based transmitter equalization | |
| US7930452B1 (en) | Parallel link electrical and timing parameter specification for output driver and input receiver that selects bandwidth or frequency based on timing parameters | |
| JP2022134875A (ja) | リンギング抑制回路 | |
| TWI876270B (zh) | 串列介面中之信號助推 | |
| US7142061B2 (en) | Balanced single ended to differential signal converter | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| US5859553A (en) | System and method for a glitchless transition between differing delay paths | |
| KR100410471B1 (ko) | 임피던스 조절기능을 갖는 반도체 장치_ | |
| JP3381683B2 (ja) | 差動入力回路及びその誤動作防止方法 | |
| EP0565240A1 (en) | Differential signal receiver circuit and method | |
| JP3245573B2 (ja) | 双方向バッファ回路 | |
| US6504486B1 (en) | Dual voltage sense cell for input/output dynamic termination logic | |
| JP3132450B2 (ja) | 差動受信回路 | |
| US7285976B2 (en) | Integrated circuit with programmable-impedance output buffer and method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |