JP2002033341A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2002033341A JP2002033341A JP2000217861A JP2000217861A JP2002033341A JP 2002033341 A JP2002033341 A JP 2002033341A JP 2000217861 A JP2000217861 A JP 2000217861A JP 2000217861 A JP2000217861 A JP 2000217861A JP 2002033341 A JP2002033341 A JP 2002033341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- chip
- die
- element chip
- die tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W70/682—
-
- H10W72/931—
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッケージ内に半導体素子チップを収納する
際、ダイアチップ部の空洞部内の空気の熱膨張に起因し
て半導体素子チップが局所的に浮き上がるアオリ不良の
発生を防止することが可能な半導体装置を提供すること
を目的とする。
【解決手段】 パッケージ10の収納部12底面上に略
ロ字形のダイアチップ部14が設けられ、更にその中央
部の空洞部16と外部とを通気する通気溝18が設けら
れている。このため、半導体素子チップ20を接着剤2
2を介してダイアチップ部14上面に接着した後、熱処
理を施して接着剤22を硬化する際、半導体素子チップ
20によって蓋をされた状態のダイアチップ部14の空
洞部16内の熱膨張した空気は通気溝18を通ってダイ
アチップ部14の外部に逃げることになる。従って、ダ
イアチップ部14の空洞部16内の空気の熱膨張に起因
して半導体素子チップ20が局所的に浮き上がるアオリ
不良の発生が防止される。
(57) [Summary] [PROBLEMS] To prevent the occurrence of a tilt defect in which a semiconductor element chip is locally lifted due to thermal expansion of air in a cavity of a die tip part when a semiconductor element chip is housed in a package. It is an object of the present invention to provide a semiconductor device capable of performing the above. SOLUTION: A substantially square-shaped die tip portion 14 is provided on the bottom surface of a storage portion 12 of a package 10, and a ventilation groove 18 for ventilating a hollow portion 16 at the center thereof and the outside is provided. For this reason, the semiconductor element chip 20 is
After bonding to the upper surface of the die chip portion 14 via the heat sink 2, when heat treatment is performed to cure the adhesive 22, thermal expansion has occurred in the cavity 16 of the die chip portion 14 covered with the semiconductor element chip 20. The air escapes outside the die tip portion 14 through the ventilation groove 18. Accordingly, occurrence of a tilt error in which the semiconductor element chip 20 is locally lifted due to thermal expansion of air in the cavity 16 of the die tip section 14 is prevented.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置に係り、
特にパッケージ内に半導体素子チップが収納されている
半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, the present invention relates to a semiconductor device in which a semiconductor element chip is housed in a package.
【0002】[0002]
【従来の技術】従来のパッケージ内に半導体素子チップ
を収納するプロセスを、半導体装置の概略平面図である
図6(a)、図6(a)におけるA−A線断面図である
図6(b)、及び同じく半導体装置の概略平面図である
図7(a)、図7(a)におけるA−A線断面図である
図7(b)を用いて説明する。先ず、図6に示されるよ
うなパッケージ10を用意するが、このパッケージ10
においては、その中央部に半導体素子チップを収納する
凹形状の収納部12が設けられている。そして、この収
納部12底面上には、略ロ字形のダイアチップ部14が
設けられており、その略ロ字形の4辺に囲まれた中央部
は空洞部16となっている。2. Description of the Related Art A conventional process for accommodating a semiconductor element chip in a package is shown in FIGS. 6A and 6A, which are schematic plan views of a semiconductor device, and FIGS. b) and FIG. 7A which is a schematic plan view of the semiconductor device, and FIG. 7B which is a sectional view taken along the line AA in FIG. 7A. First, a package 10 as shown in FIG. 6 is prepared.
Is provided with a concave storage portion 12 for storing a semiconductor element chip in the center thereof. A substantially square-shaped die tip 14 is provided on the bottom surface of the storage portion 12, and a central portion surrounded by four sides of the substantially square is a hollow portion 16.
【0003】次いで、図7に示されるように、このダイ
アチップ部14上面に接着剤(図示せず)を塗布した
後、この接着剤を塗布したダイアチップ部14上面に半
導体素子チップ20を載置し、押圧する。こうして、半
導体素子チップ20裏面を接着剤を介してダイアチップ
部14上面に接着する。Then, as shown in FIG. 7, an adhesive (not shown) is applied to the upper surface of the die tip portion 14, and the semiconductor element chip 20 is mounted on the upper surface of the die tip portion 14 to which the adhesive is applied. Place and press. Thus, the back surface of the semiconductor element chip 20 is adhered to the upper surface of the die chip portion 14 via the adhesive.
【0004】続いて、ダイアチップ部14上面に半導体
素子チップ20を載置したパッケージ10を、高温槽
(キュア炉)内に入れて、所定の熱処理を施し、半導体
素子チップ20裏面をダイアチップ部14上面に接着し
ている接着剤を硬化する。こうして、半導体素子チップ
20をダイアチップ部14上面に固着する。Subsequently, the package 10 in which the semiconductor element chip 20 is mounted on the upper surface of the die chip section 14 is placed in a high-temperature bath (curing furnace) and subjected to a predetermined heat treatment, and the back surface of the semiconductor element chip 20 is cleaned. 14 The adhesive bonded to the upper surface is cured. In this way, the semiconductor element chip 20 is fixed on the upper surface of the die chip section 14.
【0005】ところで、パッケージ10の凹形状の収納
部12底面上にダイアチップ部14が設けられているの
は、次のような理由によるものである。即ち、ダイアチ
ップ部14がない場合には、半導体素子チップ20を凹
形状の収納部12内に収納する際に、半導体素子チップ
20の角部が収納部12底面に接触し、その衝撃によっ
て半導体素子チップ20の角部が欠損する場合があっ
た。The reason why the die tip portion 14 is provided on the bottom surface of the concave storage portion 12 of the package 10 is as follows. That is, when the die tip portion 14 is not provided, when the semiconductor element chip 20 is stored in the recessed storage portion 12, the corner of the semiconductor element chip 20 comes into contact with the bottom of the storage portion 12, and the semiconductor chip is caused by the impact. In some cases, corners of the element chip 20 were missing.
【0006】このため、ダイアチップ部14を設け、こ
のダイアチップ部14上面に半導体素子チップ20を載
置することにより、図7に示されるように、半導体素子
チップ20の四隅の角部と収納部12底面との間に空間
24が生じるようにする。そして、半導体素子チップ2
0の角部と収納部12底面との接触を回避し、半導体素
子チップ20の角部が欠損することを防止している。For this reason, by providing the die chip portion 14 and mounting the semiconductor element chip 20 on the upper surface of the die chip portion 14, as shown in FIG. A space 24 is formed between the bottom of the portion 12. And the semiconductor element chip 2
The contact between the corner of 0 and the bottom of the housing 12 is avoided, and the corner of the semiconductor element chip 20 is prevented from being damaged.
【0007】また、ダイアチップ部14が略ロ字形をな
し、その中央部が空洞部16となっているのは、次のよ
うな理由によるものである。ダイアチップ部14がその
中央部の空洞部16のない平板状の台をなしている場合
には、パッケージ10を高温槽内に入れて所定の熱処理
を施す際に、この平板状のダイアチップ部14に反り等
が生じ、その平板状の上面の平坦性が損なわれる危険性
が高くなる。そして、このような事態が生じると、ダイ
アチップ部14上面に接着剤を介して接着した半導体素
子チップ20が局所的に浮き上がり、所謂アオリ不良が
発生する。The reason why the die tip portion 14 has a substantially rectangular shape and the center portion is the hollow portion 16 is as follows. When the die tip portion 14 is formed as a flat base having no hollow portion 16 at the center thereof, when the package 10 is placed in a high-temperature bath and subjected to a predetermined heat treatment, the flat die portion is formed. 14 is warped and the likelihood of the flatness of the flat upper surface being impaired increases. When such a situation occurs, the semiconductor element chip 20 adhered to the upper surface of the die chip portion 14 via an adhesive is locally lifted, and a so-called tilt error occurs.
【0008】このため、ダイアチップ部14を略ロ字形
にしてその中央部に空洞部16を設けることにより、熱
処理を施す際にも、反り等が生じてその上面の平坦性が
損なわれることを回避して、半導体素子チップ20のア
オリ不良の発生を防止している。For this reason, by forming the die tip portion 14 in a substantially rectangular shape and providing the hollow portion 16 at the center thereof, even when heat treatment is performed, warpage or the like is caused and flatness of the upper surface is impaired. By avoiding this, occurrence of tilting of the semiconductor element chip 20 is prevented.
【0009】[0009]
【発明が解決しようとする課題】しかし、上記従来のパ
ッケージ10においては、半導体素子チップ20裏面を
接着剤を介してダイアチップ部14上面に接着する際
に、ダイアチップ部14の中央部の空洞部16は半導体
素子チップ20によって蓋をされた状態となり、密閉さ
れた空間となる。However, in the conventional package 10, when the back surface of the semiconductor element chip 20 is bonded to the upper surface of the die chip portion 14 via an adhesive, a cavity at the center of the die chip portion 14 is formed. The portion 16 is covered with the semiconductor element chip 20 to form a closed space.
【0010】このため、続いて高温槽内においてパッケ
ージ10に所定の熱処理を施す際、密閉空間となったダ
イアチップ部14の空洞部16内の空気が熱膨張する。
このとき、この空洞部16内の空気には、パッケージ1
0の構造上、逃げ場がない。従って、半導体素子チップ
20をダイアチップ部14上面に接着している接着剤が
熱処理によって硬化する前に、半導体素子チップ20を
持ち上げてしまう事態が生じる。即ち、半導体素子チッ
プ20が局所的に浮き上がり、アオリ不良が発生する。Therefore, when the package 10 is subsequently subjected to a predetermined heat treatment in the high-temperature bath, the air in the cavity 16 of the die chip portion 14 which has become a closed space thermally expands.
At this time, the air in the cavity 16 contains the package 1
There is no escape in the structure of 0. Therefore, the semiconductor element chip 20 may be lifted before the adhesive bonding the semiconductor element chip 20 to the upper surface of the die chip portion 14 is cured by the heat treatment. That is, the semiconductor element chip 20 is locally lifted, and a tilt error occurs.
【0011】そこで本発明は、上記事情を鑑みてなされ
たものであり、パッケージ内に半導体素子チップを収納
する際に、ダイアチップ部の空洞部内の空気の熱膨張に
起因して半導体素子チップが局所的に浮き上がるアオリ
不良の発生を防止することが可能な半導体装置を提供す
ることを目的とする。The present invention has been made in view of the above circumstances, and when a semiconductor element chip is housed in a package, the semiconductor element chip is removed due to thermal expansion of air in a cavity of a die chip portion. It is an object of the present invention to provide a semiconductor device capable of preventing occurrence of a tilt error that locally rises.
【0012】[0012]
【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係る半導体装置によって達成される。即ち、
請求項1に係る半導体装置は、パッケージ内に半導体素
子チップが収納されている半導体装置であって、パッケ
ージの収納部の底面上に略ロ字形に設けられ、中央部に
空洞部を有するダイアチップ部と、このダイアチップ部
に設けられ、ダイアチップ部の外部と前記空洞部とを通
気する通気溝と、ダイアチップ部上に固着された前記半
導体素子チップと、を備えていることを特徴とする。The above object is achieved by a semiconductor device according to the present invention described below. That is,
2. A semiconductor device according to claim 1, wherein the semiconductor device chip is housed in a package, and is provided in a substantially rectangular shape on the bottom surface of the housing portion of the package, and has a hollow portion in the center. And a ventilation groove provided in the die tip portion for ventilating the outside of the die tip portion and the cavity, and the semiconductor element chip fixed on the die tip portion. I do.
【0013】このように請求項1に係る半導体装置にお
いては、パッケージの収納部の底面上に略ロ字形に設け
られたダイアチップ部に、ダイアチップ部の外部と中央
部の空洞部とを通気する通気溝が設けられていることに
より、半導体素子チップを接着剤を介してダイアチップ
部上面に接着する際に、ダイアチップ部の中央部の空洞
部が半導体素子チップによって蓋をされた状態となって
も、その空洞部は密閉された空間とはならない。このた
め、続いて高温槽内においてパッケージに所定の熱処理
を施す際に、ダイアチップ部の空洞部内の空気が熱膨張
しても、この空洞部内の空気は通気溝を通ってダイアチ
ップ部の外部に逃げることになる。従って、ダイアチッ
プ部の空洞部内の空気の熱膨張に起因して半導体素子チ
ップが局所的に浮き上がるアオリ不良の発生が容易に防
止される。As described above, in the semiconductor device according to the first aspect, the outside of the die tip and the central hollow portion are ventilated to the die tip provided in a substantially rectangular shape on the bottom surface of the package housing. When the semiconductor device chip is bonded to the upper surface of the die chip portion with an adhesive by providing the ventilation groove, the central cavity portion of the die chip portion is covered with the semiconductor device chip. Even so, the cavity does not become a closed space. For this reason, when air in the hollow portion of the die tip is thermally expanded when the package is subsequently subjected to a predetermined heat treatment in the high-temperature bath, the air in the hollow portion passes through the ventilation groove and is outside the die tip portion. Will run away. Therefore, it is possible to easily prevent the occurrence of a tilt failure in which the semiconductor element chip is locally lifted due to the thermal expansion of the air in the cavity of the die tip portion.
【0014】また、請求項2に係るチップ状半導体装置
の移載方法は、上記請求項1に係る半導体装置におい
て、通気溝が、ダイアチップ部の略ロ字形の辺の対向す
る2辺に少なくとも1か所ずつ設けられている構成とす
ることにより、パッケージに所定の熱処理を施す際に、
半導体素子チップによって蓋をされた状態のダイアチッ
プ部の中央部の空洞部内の熱膨張した空気は、ダイアチ
ップ部の対向する2辺に設けられている通気溝を通っ
て、正反対の2方向に同時に逃げることになる。このた
め、上記請求項1の場合の作用に加えて、このダイアチ
ップ部の空洞部内の空気が通気溝を通って外部に逃げる
際の反動として半導体素子チップが一方向に微動するこ
とが防止される。According to a second aspect of the present invention, there is provided the semiconductor device according to the first aspect, wherein the ventilation groove is formed at least on two opposing sides of the substantially rectangular shape of the die tip portion. With a configuration provided one by one, when performing a predetermined heat treatment on the package,
The thermally expanded air in the hollow portion at the center of the die chip portion covered with the semiconductor element chip passes through ventilation grooves provided on two opposite sides of the die chip portion, and flows in two opposite directions. You will run away at the same time. Therefore, in addition to the effect of the first aspect, the semiconductor element chip is prevented from finely moving in one direction as a reaction when the air in the cavity of the die tip escapes to the outside through the ventilation groove. You.
【0015】[0015]
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 (第1の実施形態)図1(a)、(b)はそれぞれ本発
明の第1の実施形態に係るパッケージ内に半導体素子チ
ップが収納されている半導体装置を示す平面図及びその
A−A線断面図である。また、図2〜図4はそれぞれ図
1に示す半導体装置の製造方法、即ちパッケージ内に半
導体素子チップを収納するプロセスを説明するための工
程図である。なお、図2〜図4の各(a)、(b)はそ
れぞれ図1(a)、(b)に対応する平面図及び断面図
である。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described. (First Embodiment) FIGS. 1A and 1B are a plan view showing a semiconductor device in which a semiconductor element chip is housed in a package according to a first embodiment of the present invention, and AA thereof. It is a line sectional view. 2 to 4 are process diagrams for explaining a method of manufacturing the semiconductor device shown in FIG. 1, that is, a process of housing a semiconductor element chip in a package. 2A to 4B are a plan view and a sectional view corresponding to FIGS. 1A and 1B, respectively.
【0016】図1(a)、(b)に示されるように、本
実施形態に係る半導体装置においては、例えばCCD
(Charge Coupled Device )用のパッケージ10の中央
部に、凹形状の収納部12が設けられている。As shown in FIGS. 1A and 1B, in the semiconductor device according to this embodiment, for example, a CCD
At the center of the package 10 for (Charge Coupled Device), a concave storage section 12 is provided.
【0017】また、この収納部12底面上には、略ロ字
形のダイアチップ部14が設けられており、その略ロ字
形の4辺に囲まれた中央部は空洞部16となっている。
そして、このダイアチップ部14には、その空洞部16
と外部とを通気する通気溝18が所定の1か所に設けら
れており、この点に本実施形態の特徴がある。On the bottom surface of the storage portion 12, a substantially rectangular die tip portion 14 is provided, and a central portion surrounded by four sides of the substantially rectangular shape is a hollow portion 16.
The hollow portion 16 is provided in the die tip portion 14.
A vent groove 18 for ventilating the air and the outside is provided at a predetermined location, which is a feature of the present embodiment.
【0018】なお、この通気溝18の寸法は、ダイアチ
ップ部14の空洞部16と外部とを通気するという機能
を果たす限り、幾ら小さくてもよいし、半導体素子チッ
プ20裏面と接続するためのダイアチップ部14上面が
残存する限り、幾ら大きくてもよい。従って、この範囲
内であれば、寸法の変更は任意に可能である。The size of the ventilation groove 18 may be as small as possible, as long as it has a function of ventilating the cavity 16 of the die tip portion 14 and the outside. It may be any size as long as the upper surface of the die tip portion 14 remains. Therefore, the dimensions can be arbitrarily changed within this range.
【0019】また、このダイアチップ部14上面には、
CCD等が形成されている半導体素子チップ20裏面が
接着剤を介して固着されている。こうして、半導体素子
チップ20がパッケージ10の収納部12に収納されて
いる。On the upper surface of the die tip portion 14,
The back surface of the semiconductor element chip 20 on which a CCD or the like is formed is fixed via an adhesive. Thus, the semiconductor element chip 20 is housed in the housing 12 of the package 10.
【0020】次に、図1(a)、(b)に示される半導
体装置の製造方法、即ちパッケージ内に半導体素子チッ
プを収納するプロセスを、図2〜図4を用いて説明す
る。先ず、最初に、図2(a)、(b)に示されるよう
なパッケージ10を用意する。即ち、このパッケージ1
0においては、その中央部に凹形状の収納部12が設け
られている。そして、この収納部12底面上には、略ロ
字形のダイアチップ部14が設けられ、その中央部は空
洞部16となっていると共に、このダイアチップ部14
には、その空洞部16と外部とを通気する通気溝18が
設けられている。Next, a method of manufacturing the semiconductor device shown in FIGS. 1A and 1B, that is, a process of housing a semiconductor element chip in a package will be described with reference to FIGS. First, a package 10 as shown in FIGS. 2A and 2B is prepared. That is, this package 1
At 0, a concave storage section 12 is provided at the center. On the bottom surface of the housing portion 12, a substantially square-shaped die tip portion 14 is provided, the center of which is a hollow portion 16 and the die tip portion 14 is formed.
Is provided with a ventilation groove 18 for ventilating the cavity 16 and the outside.
【0021】次いで、図3(a)、(b)に示されるよ
うに、パッケージ10のダイアチップ部14上面に接着
剤22を塗布する。Next, as shown in FIGS. 3A and 3B, an adhesive 22 is applied to the upper surface of the die tip portion 14 of the package 10.
【0022】次いで、図4(a)、(b)に示されるよ
うに、この接着剤22を塗布したダイアチップ部14上
面に、半導体素子チップ20をフェースアップに載置
し、押圧する。こうして、半導体素子チップ20裏面を
接着剤22を介してダイアチップ部14上面に接着す
る。Next, as shown in FIGS. 4A and 4B, the semiconductor element chip 20 is placed face-up on the upper surface of the die chip section 14 to which the adhesive 22 has been applied, and pressed. Thus, the back surface of the semiconductor element chip 20 is adhered to the upper surface of the die chip portion 14 via the adhesive 22.
【0023】なお、このとき、ダイアチップ部14の中
央部の空洞部16は半導体素子チップ20によって蓋を
された状態となるが、ダイアチップ部14には、その空
洞部16と外部とを通気する通気溝18が設けられてい
るため、この空洞部16は密閉された空間とはならな
い。At this time, the hollow portion 16 at the center of the die tip portion 14 is covered by the semiconductor element chip 20, but the die tip portion 14 is provided with a ventilation between the hollow portion 16 and the outside. Since the ventilation groove 18 is provided, the cavity 16 does not become a closed space.
【0024】続いて、このダイアチップ部14上面に半
導体素子チップ20を載置したパッケージ10を、高温
槽内に入れて所定の熱処理を施し、半導体素子チップ2
0裏面をダイアチップ部14上面に接着している接着剤
22を硬化する。こうして、半導体素子チップ20をダ
イアチップ部14上面に固着する。Subsequently, the package 10 in which the semiconductor chip 20 is mounted on the upper surface of the die tip section 14 is placed in a high-temperature bath and subjected to a predetermined heat treatment.
The adhesive 22 bonding the back surface to the upper surface of the die tip portion 14 is cured. In this way, the semiconductor element chip 20 is fixed on the upper surface of the die chip section 14.
【0025】なお、このとき、半導体素子チップ20に
よって蓋をされた状態のダイアチップ部14の空洞部1
6内の空気は熱膨張するが、この空洞部16内の熱膨張
した空気は通気溝18を通ってダイアチップ部14の外
部に逃げる。このため、ダイアチップ部14の空洞部1
6内の空気の熱膨張に起因して半導体素子チップ20が
局所的に浮き上がるアオリ不良の発生は容易に防止され
る。At this time, the cavity 1 of the die tip portion 14 covered with the semiconductor element chip 20 is
The air in the cavity 6 thermally expands, but the thermally expanded air in the cavity 16 escapes to the outside of the die tip portion 14 through the ventilation groove 18. Therefore, the hollow portion 1 of the die tip portion 14
The occurrence of a tilt failure in which the semiconductor element chip 20 locally rises due to the thermal expansion of the air in 6 is easily prevented.
【0026】以上のようにして、図1(a)、(b)に
示されるような、半導体素子チップ20がパッケージ1
0の収納部12に収納されている半導体装置を作製す
る。As described above, the semiconductor element chip 20 as shown in FIGS.
The semiconductor device housed in the housing section 12 of the No. 0 is manufactured.
【0027】このように本実施形態によれば、その中央
部が空洞部16となっている略ロ字形のダイアチップ部
14に、その空洞部16と外部とを通気する通気溝18
が設けられていることにより、ダイアチップ部14上面
に半導体素子チップ20をフェースアップに載置し、押
圧して、半導体素子チップ20裏面を接着剤22を介し
てダイアチップ部14上面に接着する際に、ダイアチッ
プ部14の中央部の空洞部16は半導体素子チップ20
によって蓋をされた状態となるものの、この空洞部16
は通気溝18の存在によって密閉空間とはならない。As described above, according to the present embodiment, the ventilation groove 18 through which the hollow portion 16 and the outside are ventilated is provided in the substantially square-shaped die tip portion 14 whose central portion is the hollow portion 16.
Is provided, the semiconductor element chip 20 is placed face-up on the upper surface of the die chip portion 14, pressed, and the back surface of the semiconductor element chip 20 is bonded to the upper surface of the die chip portion 14 via the adhesive 22. At this time, the hollow portion 16 at the center of the die tip portion 14 is
Although it is in a state of being covered by the
Does not become a closed space due to the presence of the ventilation groove 18.
【0028】このため、パッケージ10を高温槽内に入
れて所定の熱処理を施し、半導体素子チップ20裏面を
ダイアチップ部14上面に接着している接着剤22を硬
化して、半導体素子チップ20をダイアチップ部14上
面に固着する際に、半導体素子チップ20によって蓋を
された状態のダイアチップ部14の空洞部16内の空気
は熱膨張するものの、この空洞部16内の熱膨張した空
気は通気溝18を通ってダイアチップ部14の外部に逃
げることになる。従って、ダイアチップ部14の空洞部
16内の空気の熱膨張に起因して半導体素子チップ20
が局所的に浮き上がるアオリ不良の発生を容易に防止
し、高い信頼性をもつ半導体装置を実現することができ
る。For this reason, the package 10 is placed in a high-temperature bath and subjected to a predetermined heat treatment to cure the adhesive 22 that bonds the back surface of the semiconductor chip 20 to the upper surface of the die chip 14, and to attach the semiconductor chip 20. While the air in the cavity 16 of the die chip 14 covered with the semiconductor element chip 20 thermally expands when being fixed to the upper surface of the die chip 14, the thermally expanded air in the cavity 16 The air escapes to the outside of the die tip portion 14 through the ventilation groove 18. Therefore, due to the thermal expansion of the air in the cavity 16 of the die tip portion 14, the semiconductor element chip 20
Can easily prevent the occurrence of tilting failure that locally rises, and a highly reliable semiconductor device can be realized.
【0029】また、本実施形態によれば、先ず最初に用
意するパッケージ10を例えば加圧成形法によって作製
する場合、その際に使用する金型を従来のものと変える
のみで、通気溝18が設けられているダイアチップ部1
4を容易に作成するが可能なため、従来のダイアチップ
部に通気溝が設けられていない場合と比較して製造コス
トや工程数を殆ど増大することなく、作製することがで
きる。According to this embodiment, when the package 10 to be prepared first is manufactured by, for example, a pressure molding method, only the mold used at that time is changed from the conventional mold, and the ventilation groove 18 is formed. Die tip part 1 provided
4 can be easily manufactured, and therefore, can be manufactured with almost no increase in the manufacturing cost and the number of steps as compared with the conventional case where the ventilation groove is not provided in the die tip portion.
【0030】(第2の実施形態)図5(a)、(b)は
それぞれ本発明の第2の実施形態に係る半導体装置を示
す平面図及びそのA−A線断面図である。なお、上記第
1の実施形態における図1(a)、(b)に示す半導体
装置の構成要素と同一の要素には同一の符号を付して説
明を省略する。(Second Embodiment) FIGS. 5A and 5B are a plan view and a cross-sectional view taken along the line AA of a semiconductor device according to a second embodiment of the present invention. Note that the same components as those of the semiconductor device shown in FIGS. 1A and 1B in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
【0031】本実施形態に係る半導体装置は、上記第1
の実施形態においてダイアチップ部14の空洞部16と
その外部とを通気する通気溝18が所定の1か所に設け
られている代わりに、通気溝がダイアチップ部の略ロ字
形の4辺のうちの対向する2辺にそれぞれ1か所ずつ設
けられているものである。The semiconductor device according to the present embodiment includes the first
In the embodiment, the ventilation groove 18 for ventilating the cavity 16 of the die tip portion 14 and the outside thereof is provided at a predetermined one place, but the ventilation groove is formed by four sides of the substantially rectangular shape of the die tip portion. One is provided at each of two opposing sides.
【0032】即ち、図5(a)、(b)に示されるよう
に、本実施形態に係る半導体装置においては、その中央
部が空洞部16となっている略ロ字形のダイアチップ部
14の略ロ字形の4辺のうちの対向する2辺に、その空
洞部16と外部とを通気する通気溝18a、18bがそ
れぞれ1か所ずつ設けられており、この点に本実施形態
の特徴がある。That is, as shown in FIGS. 5 (a) and 5 (b), in the semiconductor device according to the present embodiment, a substantially square-shaped die tip portion 14 having a hollow portion 16 at the center thereof is formed. On two opposing sides of the four sides of the substantially rectangular shape, ventilation grooves 18a and 18b for venting the cavity 16 and the outside are provided one by one, which is a feature of the present embodiment. is there.
【0033】なお、これら通気溝18a、18bの寸法
は、上記第1の実施形態の場合と同様に、ダイアチップ
部14の空洞部16と外部とを通気するという機能を果
たす限り、幾ら小さくてもよいし、半導体素子チップ2
0裏面と接続するためのダイアチップ部14上面が残存
する限り、幾ら大きくてもよい。従って、この範囲内で
あれば、寸法の変更は任意に可能である。The dimensions of the ventilation grooves 18a and 18b are somewhat smaller as long as they function to ventilate the cavity 16 of the die tip portion 14 and the outside similarly to the first embodiment. Or semiconductor element chip 2
It may be any size as long as the upper surface of the die tip portion 14 for connection with the back surface remains. Therefore, the dimensions can be arbitrarily changed within this range.
【0034】また、この図5(a)、(b)に示される
半導体装置の製造方法、即ちパッケージ内に半導体素子
チップを収納するプロセスも、上記図2〜図4を用いて
説明した第1の実施形態の場合と基本的に同様であるた
め、その図示及び説明は省略する。The method of manufacturing the semiconductor device shown in FIGS. 5A and 5B, that is, the process of accommodating a semiconductor element chip in a package is also described in the first embodiment described with reference to FIGS. Since the configuration is basically the same as that of the embodiment, its illustration and description are omitted.
【0035】このように本実施形態によれば、その中央
部が空洞部16となっている略ロ字形のダイアチップ部
14に、その空洞部16と外部とを通気する通気溝18
a、18bが設けられていることにより、上記第1の実
施形態の場合と同様に、パッケージ10を高温槽内に入
れて所定の熱処理を施し、半導体素子チップ20裏面を
ダイアチップ部14上面に接着している接着剤22を硬
化して、半導体素子チップ20をダイアチップ部14上
面に固着する際、半導体素子チップ20によって蓋をさ
れた状態のダイアチップ部14の空洞部16内の空気が
熱膨張しても、その熱膨張した空気は通気溝18a、1
8bを通ってダイアチップ部14の外部に逃げることに
なるため、ダイアチップ部14の空洞部16内の空気の
熱膨張に起因して半導体素子チップ20が局所的に浮き
上がるアオリ不良の発生を容易に防止し、高い信頼性を
もつ半導体装置を実現することができる。As described above, according to the present embodiment, the ventilation groove 18 for ventilating the hollow portion 16 and the outside is provided in the substantially square-shaped die tip portion 14 whose central portion is the hollow portion 16.
By providing the a and 18b, the package 10 is placed in a high-temperature bath and subjected to a predetermined heat treatment as in the case of the first embodiment, and the back surface of the semiconductor element chip 20 is placed on the upper surface of the die chip portion 14. When the adhesive 22 is cured and the semiconductor chip 20 is fixed to the upper surface of the die chip 14, air in the cavity 16 of the die chip 14 covered with the semiconductor chip 20 is removed. Even if the thermal expansion occurs, the thermally expanded air flows through the ventilation grooves 18a, 1
8b escapes to the outside of the die tip portion 14, so that it is easy to cause a tilt error in which the semiconductor element chip 20 is locally lifted due to thermal expansion of air in the cavity 16 of the die tip portion 14. And a highly reliable semiconductor device can be realized.
【0036】しかも、この場合、通気溝18a、18b
のダイアチップ部14が略ロ字形の辺のうちの対向する
2辺にそれぞれ1か所ずつ設けられていることにより、
パッケージ10を高温槽内に入れて所定の熱処理を施す
際に、半導体素子チップ20によって蓋をされた状態の
ダイアチップ部14の空洞部16内の熱膨張した空気は
通気溝18a、18bを通って正反対の2方向に同時に
逃げることになるため、このダイアチップ部14の空洞
部16内の空気が通気溝18a、18bを通って外部に
逃げる際の反動として半導体素子チップ20が一方向に
微動することを防止すことができる。Moreover, in this case, the ventilation grooves 18a, 18b
Is provided on each of two opposing sides of the substantially square-shaped sides,
When the package 10 is placed in a high-temperature bath and subjected to a predetermined heat treatment, the thermally expanded air in the cavity 16 of the die chip portion 14 covered with the semiconductor element chip 20 passes through the ventilation grooves 18a and 18b. As a result, the semiconductor element chip 20 moves slightly in one direction as a reaction when air in the cavity 16 of the die tip portion 14 escapes through the ventilation grooves 18a and 18b to the outside. Can be prevented.
【0037】なお、上記第1の実施形態においてはダイ
アチップ部14の所定の1か所に通気溝18が設けられ
ている場合を、上記第2の実施形態においてはダイアチ
ップ部14の4辺のうちの対向する2辺の1か所ずつに
通気溝18a、18bが設けられている場合をそれぞれ
述べたが、通気溝の設置位置やその設置数は上記の場合
に限定する必要はない。また、例えばダイアチップ部1
4の4辺にそれぞれ通気溝を設けてもよいし、また各辺
に設ける通気溝の数を1か所に限定する必要もない。In the first embodiment, the case where the ventilation groove 18 is provided at one predetermined position of the die tip portion 14 is described. In the second embodiment, the four sides of the die tip portion 14 are formed. Although the case where the ventilation grooves 18a and 18b are provided at each of two opposing sides is described above, the installation position and the number of the ventilation grooves need not be limited to the above case. Also, for example, the die tip unit 1
The ventilation grooves may be provided on each of the four sides 4, and the number of ventilation grooves provided on each side need not be limited to one.
【0038】そして、このような場合においても、既に
説明したように、パッケージ10を加圧成形法によって
形成する場合には、その際に使用する金型を従来のもの
と変えるのみで容易に作成可能なため、従来のダイアチ
ップ部に通気溝が設けられていない場合と比較して製造
コストや工程数を殆ど増大することなく、任意の箇所に
任意の数だけ通気溝が設けられているパッケージを作製
することができる。Also in such a case, as described above, when the package 10 is formed by the pressure molding method, the package 10 can be easily formed only by changing the mold used at that time to the conventional one. A package in which an arbitrary number of ventilation grooves are provided at an arbitrary place without increasing the manufacturing cost and the number of steps almost as compared with the case where the ventilation grooves are not provided in the conventional die tip portion. Can be produced.
【0039】[0039]
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置によれば、次のような効果を奏することが
できる。即ち、請求項1に係る半導体装置によれば、パ
ッケージの収納部の底面上に略ロ字形に設けられたダイ
アチップ部に、ダイアチップ部の外部と中央部の空洞部
とを通気する通気溝が設けられていることにより、半導
体素子チップをダイアチップ部上面に接着する際に、ダ
イアチップ部の中央部の空洞部が半導体素子チップによ
って蓋をされた状態となっても、その空洞部は密閉され
た空間とはならないため、続いてパッケージに所定の熱
処理を施す際に、ダイアチップ部の空洞部内の熱膨張し
た空気は通気溝を通ってダイアチップ部の外部に逃げる
ことができる。従って、ダイアチップ部の空洞部内の空
気の熱膨張に起因して半導体素子チップが局所的に浮き
上がるアオリ不良の発生を容易に防止し、高い信頼性を
もつ半導体装置を実現することができる。As described above, according to the semiconductor device of the present invention, the following effects can be obtained. In other words, according to the semiconductor device of the present invention, the ventilation groove for ventilating the outside of the die chip portion and the central hollow portion into the die chip portion provided in a substantially rectangular shape on the bottom surface of the package storage portion. Is provided, when the semiconductor element chip is adhered to the upper surface of the die chip portion, even if the hollow portion at the center of the die chip portion is covered by the semiconductor element chip, the hollow portion remains Since the space does not become a closed space, when the package is subsequently subjected to a predetermined heat treatment, the thermally expanded air in the cavity of the die tip portion can escape to the outside of the die tip portion through the ventilation groove. Therefore, it is possible to easily prevent the occurrence of a tilt error in which the semiconductor element chip locally rises due to the thermal expansion of the air in the cavity of the die tip portion, and to realize a highly reliable semiconductor device.
【0040】また、請求項2に係る半導体装置によれ
ば、上記請求項1に係る半導体装置において、通気溝
が、ダイアチップ部の略ロ字形の辺の対向する2辺に少
なくとも1か所ずつ設けられていることにより、パッケ
ージに所定の熱処理を施す際に、半導体素子チップによ
って蓋をされた状態のダイアチップ部の中央部の空洞部
内の熱膨張した空気は、ダイアチップ部の対向する2辺
に設けられている通気溝を通って、正反対の2方向に同
時に逃げることになるため、上記請求項1の場合の効果
に加えて、このダイアチップ部の空洞部内の空気が通気
溝を通って外部に逃げる際の反動として半導体素子チッ
プが一方向に微動することを防止することができる。従
って、更に高い信頼性をもつ半導体装置を実現すること
ができる。According to the semiconductor device of the second aspect, in the semiconductor device of the first aspect, the ventilation groove has at least one ventilation groove on each of two opposing sides of the substantially rectangular shape of the die tip portion. When the package is subjected to a predetermined heat treatment, the thermally expanded air in the central hollow portion of the die chip portion covered with the semiconductor element chip causes the air that has expanded in the central portion of the die chip portion to face the die chip portion. Since the air escapes in two opposite directions at the same time through the ventilation groove provided on the side, in addition to the effect of the above-mentioned claim 1, the air in the cavity of the die tip portion passes through the ventilation groove. As a result, the semiconductor element chip can be prevented from slightly moving in one direction as a reaction when escaping to the outside. Therefore, a semiconductor device having higher reliability can be realized.
【図1】(a)、(b)はそれぞれ本発明の第1の実施
形態に係るパッケージ内に半導体素子チップが収納され
ている半導体装置を示す平面図及びそのA−A線断面図
である。FIGS. 1A and 1B are a plan view and a cross-sectional view taken along line AA of a semiconductor device in which a semiconductor element chip is housed in a package according to a first embodiment of the present invention; .
【図2】図1に示す半導体装置の製造方法、即ちパッケ
ージ内に半導体素子チップを収納するプロセスを説明す
るための工程図(その1)であって、(a)、(b)は
それぞれ図1(a)、(b)に対応する平面図及び断面
図である。FIG. 2 is a process chart (1) for explaining a method of manufacturing the semiconductor device shown in FIG. 1, that is, a process of accommodating a semiconductor element chip in a package, wherein FIGS. It is the top view and sectional drawing corresponding to 1 (a) and (b).
【図3】図1に示す半導体装置の製造方法、即ちパッケ
ージ内に半導体素子チップを収納するプロセスを説明す
るための工程図(その2)であって、(a)、(b)は
それぞれ図1(a)、(b)に対応する平面図及び断面
図である。FIG. 3 is a process diagram (part 2) for explaining a method of manufacturing the semiconductor device shown in FIG. 1, that is, a process of housing a semiconductor element chip in a package, wherein (a) and (b) are diagrams; It is the top view and sectional drawing corresponding to 1 (a) and (b).
【図4】図1に示す半導体装置の製造方法、即ちパッケ
ージ内に半導体素子チップを収納するプロセスを説明す
るための工程図(その3)であって、(a)、(b)は
それぞれ図1(a)、(b)に対応する平面図及び断面
図である。FIG. 4 is a process diagram (part 3) for explaining a method of manufacturing the semiconductor device shown in FIG. 1, that is, a process of housing a semiconductor element chip in a package, wherein (a) and (b) are diagrams; It is the top view and sectional drawing corresponding to 1 (a) and (b).
【図5】(a)、(b)はそれぞれ本発明の第2の実施
形態に係るパッケージ内に半導体素子チップを収納され
ている半導体装置を示す平面図及びそのA−A線断面図
である。FIGS. 5A and 5B are a plan view and a cross-sectional view taken along line AA of a semiconductor device in which a semiconductor element chip is housed in a package according to a second embodiment of the present invention. .
【図6】従来のパッケージ内に半導体素子チップを収納
するプロセスを説明するための工程図(その1)であっ
て、(a)、(b)はそれぞれ平面図及び及びそのA−
A線断面図である。FIG. 6 is a process diagram (1) for explaining a process of accommodating a semiconductor element chip in a conventional package, wherein (a) and (b) are a plan view and A-
FIG. 3 is a sectional view taken along line A.
【図7】従来のパッケージ内に半導体素子チップを収納
するプロセスを説明するための工程図(その2)であっ
て、(a)、(b)はそれぞれ平面図及び及びそのA−
A線断面図である。FIG. 7 is a process diagram (part 2) for explaining a process of accommodating a semiconductor element chip in a conventional package, wherein (a) and (b) are a plan view and A-
FIG. 3 is a sectional view taken along line A.
10……パッケージ、12……収納部、14……ダイア
チップ部、16……空洞部、18、18a、18b……
通気溝、20……半導体素子チップ、22……接着剤、
24……空間。10 package, 12 storage section, 14 die tip section, 16 hollow section, 18, 18a, 18b ...
Vent groove, 20 ... semiconductor element chip, 22 ... adhesive,
24 ... space.
Claims (2)
されている半導体装置であって、 前記パッケージの収納部の底面上に略ロ字形に設けら
れ、中央部に空洞部を有するダイアチップ部と、 前記ダイアチップ部に設けられ、前記ダイアチップ部の
外部と前記空洞部とを通気する通気溝と、 前記ダイアチップ部上に固着された前記半導体素子チッ
プと、 を備えていることを特徴とする半導体装置。1. A semiconductor device in which a semiconductor element chip is housed in a package, comprising: a die chip portion provided in a substantially rectangular shape on a bottom surface of a housing portion of the package, and having a hollow portion in a central portion; The semiconductor device chip is provided in the die tip portion, and vents through the outside of the die tip portion and the cavity portion, and the semiconductor element chip fixed on the die tip portion. Semiconductor device.
向する2辺に少なくとも1か所ずつ設けられていること
を特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the ventilation groove is provided at least one at each of two opposing sides of the substantially rectangular shape of the die tip portion. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217861A JP2002033341A (en) | 2000-07-18 | 2000-07-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000217861A JP2002033341A (en) | 2000-07-18 | 2000-07-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033341A true JP2002033341A (en) | 2002-01-31 |
Family
ID=18712912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000217861A Pending JP2002033341A (en) | 2000-07-18 | 2000-07-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033341A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868733B2 (en) | 2003-02-20 | 2005-03-22 | Denso Corporation | Sensor having membrane and method for manufacturing the same |
-
2000
- 2000-07-18 JP JP2000217861A patent/JP2002033341A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868733B2 (en) | 2003-02-20 | 2005-03-22 | Denso Corporation | Sensor having membrane and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940161B2 (en) | Semiconductor device and process for producing the same | |
| JP2000349178A (en) | Semiconductor device and manufacturing method thereof | |
| US7534716B2 (en) | System and method for venting pressure from an integrated circuit package sealed with a lid | |
| US7060530B2 (en) | Semiconductor package having a resin cap member | |
| JP2009021307A (en) | Semiconductor device, imaging device, and manufacturing method thereof | |
| US20060043553A1 (en) | Chip package having a heat spreader and method for packaging the same | |
| TW200926311A (en) | Encapsulating semiconductor components using vented mold | |
| JP2002033341A (en) | Semiconductor device | |
| US20180374773A1 (en) | Heat sink and electronic component device | |
| JP4001608B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6130113A (en) | Enhanced lamination process between heatspreader to pressure sensitive adhesive (PSA) interface as a step in the semiconductor assembly process | |
| JP3678561B2 (en) | Thermal expansion / contraction carrier tape and taping method | |
| CN114530406B (en) | Semiconductor packaging structure convenient to loading and unloading | |
| JP5921090B2 (en) | Semiconductor device | |
| JPH1126658A (en) | Package structure of BGA type semiconductor device | |
| US20080017961A1 (en) | Chip package structure and manufacturing method thereof | |
| JPH07273244A (en) | Semiconductor package | |
| JPH1177756A (en) | Resin seal mold for semiconductor device | |
| JP2007305846A (en) | Semiconductor device | |
| JPH1056110A (en) | Plastic packages for semiconductors and semiconductor devices | |
| JPH0621250U (en) | Ceramic package | |
| JPH10258445A (en) | Mold for resin sealing of semiconductor device | |
| JPS63302543A (en) | semiconductor equipment | |
| KR100235750B1 (en) | Semiconductor package | |
| CN119725231A (en) | Packaged integrated circuit device with deformable cover and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |