JP2002023390A - 半導体素子の感光膜パターンの形成方法 - Google Patents
半導体素子の感光膜パターンの形成方法Info
- Publication number
- JP2002023390A JP2002023390A JP2001074870A JP2001074870A JP2002023390A JP 2002023390 A JP2002023390 A JP 2002023390A JP 2001074870 A JP2001074870 A JP 2001074870A JP 2001074870 A JP2001074870 A JP 2001074870A JP 2002023390 A JP2002023390 A JP 2002023390A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive film
- film pattern
- ozone
- oxygen radical
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- H10P50/287—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 微細な感光膜パターンの崩れや大きさの変動
を防止し得る半導体素子の感光膜パターンの形成方法を
提供する。 【解決手段】 所定の電導層２２が形成された半導体基
板２１上に感光膜パターン２４を形成し、オゾンガスの
熱分解反応により発生される酸素ラジカル成分を用いて
上記感光膜パターン２４の線幅を微細化させる。
を防止し得る半導体素子の感光膜パターンの形成方法を
提供する。 【解決手段】 所定の電導層２２が形成された半導体基
板２１上に感光膜パターン２４を形成し、オゾンガスの
熱分解反応により発生される酸素ラジカル成分を用いて
上記感光膜パターン２４の線幅を微細化させる。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体素子の製造
方法に関し、特に０．１μｍ級以下の微細線幅を具現化
する半導体素子の感光膜パターンの形成方法に関する。
方法に関し、特に０．１μｍ級以下の微細線幅を具現化
する半導体素子の感光膜パターンの形成方法に関する。
【０００２】
【従来の技術】最近、半導体素子の集積度が増加するに
つれて、半導体素子の最小線幅が急激に小さくなってお
り、このような最小線幅は露光装置の能力に依存する。
つれて、半導体素子の最小線幅が急激に小さくなってお
り、このような最小線幅は露光装置の能力に依存する。
【０００３】現在の露光装置のパターン形成能力は、ｉ
線の３６５ｎｍ波長の光源を用いる場合には、０．２８
μｍの線幅を形成し得、ＤＵＶ（Deep Ultra Violet）
の２７５ｎｍ波長の光源を用いる場合には、０．１８μ
ｍの線幅を形成し得る。
線の３６５ｎｍ波長の光源を用いる場合には、０．２８
μｍの線幅を形成し得、ＤＵＶ（Deep Ultra Violet）
の２７５ｎｍ波長の光源を用いる場合には、０．１８μ
ｍの線幅を形成し得る。
【０００４】最近は、２４８ｎｍ波長の光源を発生する
ＫｒＦ−エキシマレーザーを用いたＤＵＶ光源を用いる
ステッパー方式や走査方式の露光装置を使用している。
ＫｒＦ−エキシマレーザーを用いたＤＵＶ光源を用いる
ステッパー方式や走査方式の露光装置を使用している。
【０００５】このようなＤＵＶ光源を用いた露光装置に
よるリソグラフィにおいて、解像力を高めるための種々
の技術を組み合わせても、０．１μｍ以下のパターンニ
ングは不可能であるため、最近は、新しい光源、例え
ば、電子ビームや、Ｘ線とＥＵＶ（Extreme Ultra Viol
et）とによるリソグラフィ等の開発が活発に進められて
いる。
よるリソグラフィにおいて、解像力を高めるための種々
の技術を組み合わせても、０．１μｍ以下のパターンニ
ングは不可能であるため、最近は、新しい光源、例え
ば、電子ビームや、Ｘ線とＥＵＶ（Extreme Ultra Viol
et）とによるリソグラフィ等の開発が活発に進められて
いる。
【０００６】しかし、電子ビームを用いた露光の場合に
は、製品の生産性が低いため、量産には不適合であり、
Ｘ線を用いた露光の場合には、マスク、整列、レジスト
及び製品生産性などが、未だ問題点として残っている。
は、製品の生産性が低いため、量産には不適合であり、
Ｘ線を用いた露光の場合には、マスク、整列、レジスト
及び製品生産性などが、未だ問題点として残っている。
【０００７】また、感光膜をエッチングする方法として
は、ＲＦやマイクロウエーブを用いてプラズマを発生さ
せて、このプラズマで感光膜を除去する方法が実用化さ
れてきた。すなわち、このエッチング方法では、プラズ
マのイオンやラジカル成分が感光膜と化学的な反応を起
こすと共に、そのイオンが感光膜上に衝突しながら感光
膜をエッチングすることとなる。
は、ＲＦやマイクロウエーブを用いてプラズマを発生さ
せて、このプラズマで感光膜を除去する方法が実用化さ
れてきた。すなわち、このエッチング方法では、プラズ
マのイオンやラジカル成分が感光膜と化学的な反応を起
こすと共に、そのイオンが感光膜上に衝突しながら感光
膜をエッチングすることとなる。
【０００８】しかし、このようなエッチング方法、すな
わち、化学的な反応に加えて、プラズマイオンやラジカ
ル成分が感光膜に衝突する物理的な反応によっても感光
膜をエッチングする方法では、所定のパターンに形成さ
れた感光膜の間に、半導体層の領域が露出された状態で
あるため、プラズマのイオンやラジカル成分は、感光膜
だけでなく、露出された半導体層内に侵入して損失を誘
発する問題点がある。また、感光膜がエッチングされる
ときに発生する重金属イオン、例えば、Ｎａ +イオンな
どがプラズマ成分と共に半導体層内に侵入して、半導体
層に深刻な損失、すなわち、半導体層を廃棄しなければ
ならない程度の損失を誘発する問題点がある。
わち、化学的な反応に加えて、プラズマイオンやラジカ
ル成分が感光膜に衝突する物理的な反応によっても感光
膜をエッチングする方法では、所定のパターンに形成さ
れた感光膜の間に、半導体層の領域が露出された状態で
あるため、プラズマのイオンやラジカル成分は、感光膜
だけでなく、露出された半導体層内に侵入して損失を誘
発する問題点がある。また、感光膜がエッチングされる
ときに発生する重金属イオン、例えば、Ｎａ +イオンな
どがプラズマ成分と共に半導体層内に侵入して、半導体
層に深刻な損失、すなわち、半導体層を廃棄しなければ
ならない程度の損失を誘発する問題点がある。
【０００９】以下、添付した図４及び図５を参照して、
従来の半導体素子の感光膜パターンの形成方法について
説明する。
従来の半導体素子の感光膜パターンの形成方法について
説明する。
【００１０】図４（Ａ）に示したように、半導体基板１
１上に電導層１２を形成した後、感光膜パターニングを
円滑にするために、上記電導層１２上に反射防止膜１３
を形成する。次いで、上記反射防止膜１３上に感光膜を
塗布して露光を行う。ここで、露光装置では、ＫｒＦ−
エキシマレーザーを用いたステッパー方式により露光を
実施する。上記ステッパー方式を用いて形成した感光膜
パターン１４は、一定の間隔Ｓを置いて、一定の高さＨ
と一定の幅Ｗに形成される。ここで、上記感光膜パター
ン１４の幅Ｗは、１７０ｎｍまで形成可能である。この
後、上記露光工程が完了した感光膜パターン１４を現像
して微細化する。
１上に電導層１２を形成した後、感光膜パターニングを
円滑にするために、上記電導層１２上に反射防止膜１３
を形成する。次いで、上記反射防止膜１３上に感光膜を
塗布して露光を行う。ここで、露光装置では、ＫｒＦ−
エキシマレーザーを用いたステッパー方式により露光を
実施する。上記ステッパー方式を用いて形成した感光膜
パターン１４は、一定の間隔Ｓを置いて、一定の高さＨ
と一定の幅Ｗに形成される。ここで、上記感光膜パター
ン１４の幅Ｗは、１７０ｎｍまで形成可能である。この
後、上記露光工程が完了した感光膜パターン１４を現像
して微細化する。
【００１１】
【発明が解決しようとする課題】上述したような従来の
半導体素子の感光膜パターンの形成方法において、感光
膜パターン１４の幅Ｗに対する高さＨの比率Ｈ／Ｗの値
が４とならない場合には、図４（Ｂ）に示したように、
微細化された感光膜パターン１４ａは崩れることとな
る。
半導体素子の感光膜パターンの形成方法において、感光
膜パターン１４の幅Ｗに対する高さＨの比率Ｈ／Ｗの値
が４とならない場合には、図４（Ｂ）に示したように、
微細化された感光膜パターン１４ａは崩れることとな
る。
【００１２】また、図５に示したように、現像工程にお
ける湿式処理後、感光膜パターン１４が崩れることによ
り、後続するプラズマアッシャー装置によるエッチング
処理時には、微細化された感光膜パターン１４ａの深さ
が減り、大きさの変動が発生する。
ける湿式処理後、感光膜パターン１４が崩れることによ
り、後続するプラズマアッシャー装置によるエッチング
処理時には、微細化された感光膜パターン１４ａの深さ
が減り、大きさの変動が発生する。
【００１３】本発明は、上記従来の技術の問題点を解決
するため案出されたものであって、微細な感光膜パター
ンの崩れや大きさの変動を防止して、通常の露光装置の
限界解像力以上の微細な線幅の感光膜パターンを形成し
得る半導体素子の感光膜パターン形成方法を提供するこ
とを目的とする。
するため案出されたものであって、微細な感光膜パター
ンの崩れや大きさの変動を防止して、通常の露光装置の
限界解像力以上の微細な線幅の感光膜パターンを形成し
得る半導体素子の感光膜パターン形成方法を提供するこ
とを目的とする。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明にかかる半導体素子の感光膜パターンの形成
方法は、露光装置により半導体基板上に形成された感光
膜パターンを酸素ラジカル成分でアッシングする工程を
含むものである。そして、上記酸素ラジカル成分は、オ
ゾンアッシャー装置を介して供給されるオゾンを熱分解
して生成したり、紫外線照射により生成したりするもの
である。また、上記感光膜パターンは、上記半導体基板
を保持するヒーターブロックにより加熱するものであ
る。また、上記アッシング工程は、大気圧下で行うこと
とする。そして、上記オゾンアッシャー装置から供給す
るオゾンガスは、酸素比５〜７ｖｏｌ％の濃度とする。
また、上記感光膜パターンと酸素ラジカル成分との反応
は、約１３０〜２００℃で行うこととする。なお、上記
感光膜には、ポジティブ型感光膜及びネガティブ型感光
膜のいずれかを用いることとする。また、上記露光装置
における光源には、ＫｒＦ−エキシマレーザー、ＡｒＦ
−エキシマレーザー、ｇ線及びｉ線のいずれか１つを用
いることとする。
め、本発明にかかる半導体素子の感光膜パターンの形成
方法は、露光装置により半導体基板上に形成された感光
膜パターンを酸素ラジカル成分でアッシングする工程を
含むものである。そして、上記酸素ラジカル成分は、オ
ゾンアッシャー装置を介して供給されるオゾンを熱分解
して生成したり、紫外線照射により生成したりするもの
である。また、上記感光膜パターンは、上記半導体基板
を保持するヒーターブロックにより加熱するものであ
る。また、上記アッシング工程は、大気圧下で行うこと
とする。そして、上記オゾンアッシャー装置から供給す
るオゾンガスは、酸素比５〜７ｖｏｌ％の濃度とする。
また、上記感光膜パターンと酸素ラジカル成分との反応
は、約１３０〜２００℃で行うこととする。なお、上記
感光膜には、ポジティブ型感光膜及びネガティブ型感光
膜のいずれかを用いることとする。また、上記露光装置
における光源には、ＫｒＦ−エキシマレーザー、ＡｒＦ
−エキシマレーザー、ｇ線及びｉ線のいずれか１つを用
いることとする。
【００１５】
【発明の実施の形態】以下、本発明の最も好ましい実施
形態を添付図面を参照して、本発明が属する技術分野に
おける通常の知識を有する者がその実施をすることがで
きる程度に詳細に説明する。
形態を添付図面を参照して、本発明が属する技術分野に
おける通常の知識を有する者がその実施をすることがで
きる程度に詳細に説明する。
【００１６】
【００１７】図１は、本発明の実施形態にかかる半導体
素子の感光膜パターンの形成方法の各工程を示す断面図
である。
素子の感光膜パターンの形成方法の各工程を示す断面図
である。
【００１８】図１（Ａ）に示したように、半導体基板２
１上に電導層２２として、例えば、ポリシリコン又はメ
タルを蒸着した後、感光膜パターニング工程を円滑にす
るために、上記電導層２２上に反射防止膜２３を形成
し、ＫｒＦ−エキシマレーザーを用いたステッパー方式
で露光して、感光膜パターン２４を形成する。上記形成
した感光膜パターン２４は、一定の間隔Ｓを置いて、一
定の高さＨと一定の幅Ｗに形成される。この場合、上記
感光膜パターン２４の幅Ｗは、１７０ｎｍまで形成可能
である。
１上に電導層２２として、例えば、ポリシリコン又はメ
タルを蒸着した後、感光膜パターニング工程を円滑にす
るために、上記電導層２２上に反射防止膜２３を形成
し、ＫｒＦ−エキシマレーザーを用いたステッパー方式
で露光して、感光膜パターン２４を形成する。上記形成
した感光膜パターン２４は、一定の間隔Ｓを置いて、一
定の高さＨと一定の幅Ｗに形成される。この場合、上記
感光膜パターン２４の幅Ｗは、１７０ｎｍまで形成可能
である。
【００１９】次いで、図１（Ｂ）に示したように、オゾ
ンアッシャー装置（図示省略）から供給されるオゾン
（Ｏ3）から酸素ラジカル成分（Ｏ*）を生成し、この酸
素ラジカル成分を用いて、上記感光膜パターン２４を大
気圧下、かつ、低温で、時間に応じて、均一でパターン
崩れ無しにスリム化させて、微細化された感光膜パター
ン２４ａを形成する。
ンアッシャー装置（図示省略）から供給されるオゾン
（Ｏ3）から酸素ラジカル成分（Ｏ*）を生成し、この酸
素ラジカル成分を用いて、上記感光膜パターン２４を大
気圧下、かつ、低温で、時間に応じて、均一でパターン
崩れ無しにスリム化させて、微細化された感光膜パター
ン２４ａを形成する。
【００２０】上記感光膜パターン２４と酸素ラジカル成
分との反応温度は、約１３０〜２００℃の低温とする。
アッシング率の調節は可能であり、温度が低いほどアッ
シング率が低くなり、感光膜パターン２４ａを微細に形
成し得る。また、酸素ラジカル成分を用いたアッシング
では、イオンによる衝撃及び荷電された粒子によるアッ
シング損失が発生しないので、少数キャリアの寿命に影
響を及ぼさず、かつ、大気圧下で行うので、真空装置が
不要である。
分との反応温度は、約１３０〜２００℃の低温とする。
アッシング率の調節は可能であり、温度が低いほどアッ
シング率が低くなり、感光膜パターン２４ａを微細に形
成し得る。また、酸素ラジカル成分を用いたアッシング
では、イオンによる衝撃及び荷電された粒子によるアッ
シング損失が発生しないので、少数キャリアの寿命に影
響を及ぼさず、かつ、大気圧下で行うので、真空装置が
不要である。
【００２１】さらに、酸素ラジカル成分を用いたアッシ
ングにより、マイクロローディング効果が発生しない。
ここで、上記マイクロローディング効果とは、低圧及び
微細領域（マイクロスペース）でイオン自体を分散させ
ることで、感光膜パターン２４に対して垂直に移動する
イオンによってエッチング率が減少する現象をいう。酸
素ラジカル成分を用いたアッシングを実施することで、
マイクロローディング効果による感光膜パターン２４の
エッチング率の減少を防止し得る。
ングにより、マイクロローディング効果が発生しない。
ここで、上記マイクロローディング効果とは、低圧及び
微細領域（マイクロスペース）でイオン自体を分散させ
ることで、感光膜パターン２４に対して垂直に移動する
イオンによってエッチング率が減少する現象をいう。酸
素ラジカル成分を用いたアッシングを実施することで、
マイクロローディング効果による感光膜パターン２４の
エッチング率の減少を防止し得る。
【００２２】図２は、オゾンアッシャー装置を用いて、
図１（Ａ）に示した感光膜パターン２４を微細化する方
法を説明するための図である。
図１（Ａ）に示した感光膜パターン２４を微細化する方
法を説明するための図である。
【００２３】上記オゾンアッシャー装置は公知のエッチ
ング装置である。このオゾンアッシャー装置からのオゾ
ン（Ｏ3）による酸素ラジカル成分（Ｏ*）が、図２の感
光膜パターン２４と化学的な反応のみを起こして、感光
膜パターン２４を除去する。
ング装置である。このオゾンアッシャー装置からのオゾ
ン（Ｏ3）による酸素ラジカル成分（Ｏ*）が、図２の感
光膜パターン２４と化学的な反応のみを起こして、感光
膜パターン２４を除去する。
【００２４】詳しく説明すれば、感光膜パターン２４
は、Ｃ−Ｈ−Ｏの基本構造からなり、その各々を連結す
る鎖は、酸素ラジカル成分と化学的な反応を生じること
で、容易に切断される。
は、Ｃ−Ｈ−Ｏの基本構造からなり、その各々を連結す
る鎖は、酸素ラジカル成分と化学的な反応を生じること
で、容易に切断される。
【００２５】本発明は、既存のオゾンアッシャー装置か
らのオゾンを用いて酸素ラジカル成分を生成し、この酸
素ラジカル成分を、感光膜パターンを微細化するのに使
用することとなる。すなわち、オゾンは、一定の温度に
到達すれば容易に酸素ラジカル成分に変わるため、エッ
チングチャンバー装置内を完全に密封した状態で、半導
体基板２１上にオゾンを注入し、半導体基板２１が装着
されたヒーターブロック２５に熱を加えれば、オゾンが
酸素ラジカル成分に変換される。この酸素ラジカル成分
が、感光膜パターン２４に物理的な衝撃を加えないで、
もっぱら感光膜パターン２４の連結鎖を切断する化学的
な反応のみを起こして、感光膜パターン２４を除去する
こととなる。
らのオゾンを用いて酸素ラジカル成分を生成し、この酸
素ラジカル成分を、感光膜パターンを微細化するのに使
用することとなる。すなわち、オゾンは、一定の温度に
到達すれば容易に酸素ラジカル成分に変わるため、エッ
チングチャンバー装置内を完全に密封した状態で、半導
体基板２１上にオゾンを注入し、半導体基板２１が装着
されたヒーターブロック２５に熱を加えれば、オゾンが
酸素ラジカル成分に変換される。この酸素ラジカル成分
が、感光膜パターン２４に物理的な衝撃を加えないで、
もっぱら感光膜パターン２４の連結鎖を切断する化学的
な反応のみを起こして、感光膜パターン２４を除去する
こととなる。
【００２６】上記オゾンアッシャー装置を用いて感光膜
パターン２４を微細化する方法を具体的に説明する。ま
ず、上記感光膜パターン２４が形成された半導体基板２
１を、温度調節の可能なヒーターブロック２５上に装着
した後、ノズル（図示省略）を介してオゾン（Ｏ3）ガ
スを供給する。この場合、上記オゾンガスは、酸素比５
〜７ｖｏｌ％の高濃度にする。
パターン２４を微細化する方法を具体的に説明する。ま
ず、上記感光膜パターン２４が形成された半導体基板２
１を、温度調節の可能なヒーターブロック２５上に装着
した後、ノズル（図示省略）を介してオゾン（Ｏ3）ガ
スを供給する。この場合、上記オゾンガスは、酸素比５
〜７ｖｏｌ％の高濃度にする。
【００２７】次いで、上記ヒーターブロック２５により
上記半導体基板２１を加熱すれば、上記供給されるオゾ
ンガス（Ｏ3）は熱分解されて、酸素ラジカル成分
（Ｏ*）が生成される。また、紫外線照射により、上記
供給されるオゾンガス（Ｏ3）から酸素ラジカル成分
（Ｏ*）が生成される。
上記半導体基板２１を加熱すれば、上記供給されるオゾ
ンガス（Ｏ3）は熱分解されて、酸素ラジカル成分
（Ｏ*）が生成される。また、紫外線照射により、上記
供給されるオゾンガス（Ｏ3）から酸素ラジカル成分
（Ｏ*）が生成される。
【００２８】このような酸素ラジカル成分が感光膜パタ
ーン２４を除去し、上記酸素ラジカル成分の直進性によ
り、感光膜パターン２４の微細化が可能となる。
ーン２４を除去し、上記酸素ラジカル成分の直進性によ
り、感光膜パターン２４の微細化が可能となる。
【００２９】また、上記感光膜パターン２４に含まれて
いる炭素イオンや水素イオンは、酸素ラジカル成分と反
応して、感光膜パターン２４の表面から、ＣＯ、ＣＯ2
又はＨ2Ｏの状態で放出された後、オゾンアッシャー装
置の外部に排出させることで、半導体基板２１の微粒子
による汚染を防止する。
いる炭素イオンや水素イオンは、酸素ラジカル成分と反
応して、感光膜パターン２４の表面から、ＣＯ、ＣＯ2
又はＨ2Ｏの状態で放出された後、オゾンアッシャー装
置の外部に排出させることで、半導体基板２１の微粒子
による汚染を防止する。
【００３０】図３は、アッシング時間に応じた感光膜パ
ターンの大きさの変化を示した図である。オゾンアッシ
ングを実施する前の感光膜パターン２４の線幅を１９０
ｎｍに形成した場合には、オゾンアッシングを１分間実
施すれば、感光膜パターン２４の線幅は１４０ｎｍに成
り、オゾンアッシングを２分間実施すれば、感光膜パタ
ーン２４の線幅は１００ｎｍに成ることを示している。
このように、１００ｎｍの線幅を有する感光膜パターン
２４を形成したときにも、感光膜パターン２４の崩れや
大きさの変動は全く発生しなかった。
ターンの大きさの変化を示した図である。オゾンアッシ
ングを実施する前の感光膜パターン２４の線幅を１９０
ｎｍに形成した場合には、オゾンアッシングを１分間実
施すれば、感光膜パターン２４の線幅は１４０ｎｍに成
り、オゾンアッシングを２分間実施すれば、感光膜パタ
ーン２４の線幅は１００ｎｍに成ることを示している。
このように、１００ｎｍの線幅を有する感光膜パターン
２４を形成したときにも、感光膜パターン２４の崩れや
大きさの変動は全く発生しなかった。
【００３１】なお、上記感光膜パターン２４は、ポジテ
ィブ型感光膜又はネガティブ型感光膜のいずれかを用い
て形成する。また、露光装置の光源として、ｇ線（４３
６ｎｍ）、ｉ線（３６５ｎｍ）、ＡｒＦ−エキシマレー
ザー（１９３ｎｍ）なども適用し得る。
ィブ型感光膜又はネガティブ型感光膜のいずれかを用い
て形成する。また、露光装置の光源として、ｇ線（４３
６ｎｍ）、ｉ線（３６５ｎｍ）、ＡｒＦ−エキシマレー
ザー（１９３ｎｍ）なども適用し得る。
【００３２】本発明の技術的思想は、上記好ましい実施
形態によって具体的に記述されたが、上記実施形態はそ
の説明のためのものであって、その制限のためのもので
ないことに留意されるべきである。また、本発明の技術
分野における通常の専門家であるならば、本発明の技術
的思想の範囲内で種々の実施形態が実施可能であること
を理解されるべきである。
形態によって具体的に記述されたが、上記実施形態はそ
の説明のためのものであって、その制限のためのもので
ないことに留意されるべきである。また、本発明の技術
分野における通常の専門家であるならば、本発明の技術
的思想の範囲内で種々の実施形態が実施可能であること
を理解されるべきである。
【００３３】
【発明の効果】以上説明したように、本発明は、大気圧
下、かつ、低温で酸素ラジカル成分を用いて、半導体基
板上の感光膜パターンをアッシングすることにより、感
光膜パターンのアッシング率を調節し得るので、微細な
感光膜パターンの崩れや大きさの変動を防止して、通常
の露光装置の限界解像力以上の０．１μｍ程度の微細な
線幅を有する感光膜パターンを形成し得る。また、迅速
に微細下された感光膜パターンを生成できるので、製品
生成量を確保することができる。
下、かつ、低温で酸素ラジカル成分を用いて、半導体基
板上の感光膜パターンをアッシングすることにより、感
光膜パターンのアッシング率を調節し得るので、微細な
感光膜パターンの崩れや大きさの変動を防止して、通常
の露光装置の限界解像力以上の０．１μｍ程度の微細な
線幅を有する感光膜パターンを形成し得る。また、迅速
に微細下された感光膜パターンを生成できるので、製品
生成量を確保することができる。
【図１】 本発明にかかる半導体素子の感光膜パターン
の形成方法の各工程を示す断面図である。
の形成方法の各工程を示す断面図である。
【図２】 本発明にかかる半導体素子の感光膜パターン
の形成方法を用いた感光膜パターンの微細化を説明する
ための図である。
の形成方法を用いた感光膜パターンの微細化を説明する
ための図である。
【図３】 本発明によりアッシング時間を変化させたと
きの感光膜パターンの線幅を示す図である。
きの感光膜パターンの線幅を示す図である。
【図４】 従来の技術にかかる半導体素子の感光膜パタ
ーンの形成方法の各工程を示す断面図である。
ーンの形成方法の各工程を示す断面図である。
【図５】 従来の技術によって形成された感光膜パター
ンの崩れと大きさの変動を示す図である。
ンの崩れと大きさの変動を示す図である。
２１ 半導体基板 ２２ 電導層 ２３ 反射防止膜 ２４、２４ａ 感光膜パターン ２５ ヒーターブロック
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H096 AA00 AA25 BA01 BA09 EA05 HA05 JA04 5F004 BD01 DA27 DB26 EA01 EA12 5F046 MA12 MA18
Claims (9)
- 【請求項１】 半導体素子の感光膜パターンの形成方法
において、 露光装置により半導体基板上に形成された感光膜パター
ンを酸素ラジカル成分でアッシングする工程を含むこと
を特徴とする半導体素子の感光膜パターンの形成方法。 - 【請求項２】 上記酸素ラジカル成分は、オゾンアッシ
ャー装置を介して供給されるオゾンを熱分解して生成す
ることを特徴とする請求項１に記載の半導体素子の感光
膜パターンの形成方法。 - 【請求項３】 上記酸素ラジカル成分は、オゾンアッシ
ャー装置を介して供給されるオゾンに紫外線照射して生
成することを特徴とする請求項１又は２に記載の半導体
素子の感光膜パターンの形成方法。 - 【請求項４】 上記感光膜パターンは、上記半導体基板
を保持するヒーターブロックにより加熱することを特徴
とする請求項１〜３のいずれか１つに記載の半導体素子
の感光膜パターンの形成方法。 - 【請求項５】 上記アッシング工程は、大気圧下で行う
ことを特徴とする請求項１〜４のいずれか１つに記載の
半導体素子の感光膜パターンの形成方法。 - 【請求項６】 上記オゾンアッシャー装置から供給する
オゾンガスは、酸素比５〜７ｖｏｌ％の濃度とすること
を特徴とする請求項２〜５のいずれか１つに記載の半導
体素子の感光膜パターンの形成方法。 - 【請求項７】 上記感光膜パターンと酸素ラジカル成分
との反応は、約１３０〜２００℃で行うことを特徴とす
る請求項１〜６のいずれか１つに記載の半導体素子の感
光膜パターンの形成方法。 - 【請求項８】 上記感光膜には、ポジティブ型感光膜及
びネガティブ型感光膜のいずれかを用いることを特徴と
する請求項１〜７のいずれか１つに記載の半導体素子の
感光膜パターンの形成方法。 - 【請求項９】 上記露光装置における光源には、ＫｒＦ
−エキシマレーザー、ＡｒＦ−エキシマレーザー、ｇ線
及びｉ線のいずれか１つを用いることを特徴とする請求
項１〜８のいずれか１つに記載の半導体素子の感光膜パ
ターンの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0035969A KR100463237B1 (ko) | 2000-06-28 | 2000-06-28 | 감광막패턴의 형성 방법 |
| KR35969/2000 | 2000-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002023390A true JP2002023390A (ja) | 2002-01-23 |
| JP4818524B2 JP4818524B2 (ja) | 2011-11-16 |
Family
ID=19674426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074870A Expired - Fee Related JP4818524B2 (ja) | 2000-06-28 | 2001-03-15 | 半導体素子の感光膜パターンの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6465356B2 (ja) |
| JP (1) | JP4818524B2 (ja) |
| KR (1) | KR100463237B1 (ja) |
| TW (1) | TWI269368B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2004533110A (ja) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅビーム放射を使用した、改良されたトランジスタゲート |
| US6989333B2 (en) | 2002-12-20 | 2006-01-24 | Oki Electric Industry Co., Ltd. | Process for forming a pattern |
| US7364839B2 (en) | 2002-07-24 | 2008-04-29 | Kabushiki Kaisha Toshiba | Method for forming a pattern and substrate-processing apparatus |
| JP2018186269A (ja) * | 2017-04-24 | 2018-11-22 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源 |
| US11721558B2 (en) | 2016-12-19 | 2023-08-08 | Lam Research Corporation | Designer atomic layer etching |
| US12272608B2 (en) | 2020-01-03 | 2025-04-08 | Lam Research Corporation | Station-to-station control of backside bow compensation deposition |
| US12300489B2 (en) | 2020-01-30 | 2025-05-13 | Lam Research Corporation | UV cure for local stress modulation |
| US12315727B2 (en) | 2017-05-16 | 2025-05-27 | Lam Research Corporation | Eliminating yield impact of stochastics in lithography |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852167B2 (en) * | 2001-03-01 | 2005-02-08 | Micron Technology, Inc. | Methods, systems, and apparatus for uniform chemical-vapor depositions |
| US20040159335A1 (en) * | 2002-05-17 | 2004-08-19 | P.C.T. Systems, Inc. | Method and apparatus for removing organic layers |
| US7261745B2 (en) * | 2003-09-30 | 2007-08-28 | Agere Systems Inc. | Real-time gate etch critical dimension control by oxygen monitoring |
| US8236484B2 (en) * | 2003-11-14 | 2012-08-07 | Headway Technologies, Inc. | Single layer resist liftoff process for nano track width |
| US7122484B2 (en) * | 2004-04-28 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for removing organic materials during formation of a metal interconnect |
| KR100777806B1 (ko) * | 2006-03-17 | 2007-11-22 | 한국과학기술원 | 웨이퍼레벨의 패키지 제조방법 및 접착제 조성물 |
| US20130078801A1 (en) * | 2011-09-22 | 2013-03-28 | Shenzhen China Star Optoelectronics Technology Co.,Ltd. | Manufacture methods of double layer gate electrode and relevant thin film transistor |
| US20130126467A1 (en) * | 2011-11-18 | 2013-05-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing conductive lines with small line-to-line space |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267156A (ja) * | 1992-03-18 | 1993-10-15 | Hitachi Ltd | 半導体製造方法及びそれを行なうためのアッシング装置 |
| JPH11297951A (ja) * | 1998-02-13 | 1999-10-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001085407A (ja) * | 1999-09-13 | 2001-03-30 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JP2001255670A (ja) * | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | 微細レジストパターン形成方法および装置 |
| JP2002231608A (ja) * | 2001-02-02 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160981A (ja) * | 1986-01-08 | 1987-07-16 | Mitsubishi Heavy Ind Ltd | 石油タンカ−の改造法 |
| JPH07140675A (ja) * | 1992-12-07 | 1995-06-02 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP3051817B2 (ja) * | 1995-01-31 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| KR19980028359A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체소자의 미세 패턴 제조방법 |
| JPH10270424A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体素子パターンの形成方法 |
| KR19990006083A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 소자분리막 형성방법 |
| KR100310170B1 (ko) * | 1998-02-18 | 2001-12-17 | 황인길 | 반도체소자의제조방법 |
| JPH11274050A (ja) * | 1998-03-25 | 1999-10-08 | Canon Inc | 露光装置およびデバイス製造方法 |
| US6316169B1 (en) * | 1999-06-25 | 2001-11-13 | Lam Research Corporation | Methods for reducing profile variation in photoresist trimming |
| JP2001244436A (ja) * | 2000-03-01 | 2001-09-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2000
- 2000-06-28 KR KR10-2000-0035969A patent/KR100463237B1/ko not_active Expired - Fee Related
-
2001
- 2001-03-15 JP JP2001074870A patent/JP4818524B2/ja not_active Expired - Fee Related
- 2001-06-22 TW TW090115305A patent/TWI269368B/zh not_active IP Right Cessation
- 2001-06-27 US US09/894,155 patent/US6465356B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267156A (ja) * | 1992-03-18 | 1993-10-15 | Hitachi Ltd | 半導体製造方法及びそれを行なうためのアッシング装置 |
| JPH11297951A (ja) * | 1998-02-13 | 1999-10-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001085407A (ja) * | 1999-09-13 | 2001-03-30 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JP2001255670A (ja) * | 2000-03-10 | 2001-09-21 | Mitsubishi Electric Corp | 微細レジストパターン形成方法および装置 |
| JP2002231608A (ja) * | 2001-02-02 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530922A (ja) * | 2001-03-28 | 2004-10-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | サブリソグラフィフォトレジストフィーチャーを形成するプロセス |
| JP2004533110A (ja) * | 2001-03-28 | 2004-10-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅビーム放射を使用した、改良されたトランジスタゲート |
| US7364839B2 (en) | 2002-07-24 | 2008-04-29 | Kabushiki Kaisha Toshiba | Method for forming a pattern and substrate-processing apparatus |
| US6989333B2 (en) | 2002-12-20 | 2006-01-24 | Oki Electric Industry Co., Ltd. | Process for forming a pattern |
| US11721558B2 (en) | 2016-12-19 | 2023-08-08 | Lam Research Corporation | Designer atomic layer etching |
| JP2018186269A (ja) * | 2017-04-24 | 2018-11-22 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源 |
| JP7165506B2 (ja) | 2017-04-24 | 2022-11-04 | ラム リサーチ コーポレーション | パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源 |
| JP2023012492A (ja) * | 2017-04-24 | 2023-01-25 | ラム リサーチ コーポレーション | パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源 |
| JP7460727B2 (ja) | 2017-04-24 | 2024-04-02 | ラム リサーチ コーポレーション | パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源 |
| US12315727B2 (en) | 2017-05-16 | 2025-05-27 | Lam Research Corporation | Eliminating yield impact of stochastics in lithography |
| US12272608B2 (en) | 2020-01-03 | 2025-04-08 | Lam Research Corporation | Station-to-station control of backside bow compensation deposition |
| US12300489B2 (en) | 2020-01-30 | 2025-05-13 | Lam Research Corporation | UV cure for local stress modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100463237B1 (ko) | 2004-12-23 |
| JP4818524B2 (ja) | 2011-11-16 |
| US20020001957A1 (en) | 2002-01-03 |
| KR20020001338A (ko) | 2002-01-09 |
| TWI269368B (en) | 2006-12-21 |
| US6465356B2 (en) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002023390A (ja) | 半導体素子の感光膜パターンの形成方法 | |
| JP7241486B2 (ja) | マスクの形成方法 | |
| KR100836948B1 (ko) | 서브-리소그래픽 포토레지스트 피처 형성 프로세스 | |
| TW200523989A (en) | Method for forming resist pattern and method for manufacturing semiconductor device | |
| JP4921898B2 (ja) | 半導体素子の製造方法 | |
| US5266424A (en) | Method of forming pattern and method of manufacturing photomask using such method | |
| JP3077648B2 (ja) | 化学増幅系レジストのパターン形成方法 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| CN100477081C (zh) | 制造半导体装置的方法 | |
| JP4545426B2 (ja) | パターン形成方法 | |
| JP4512979B2 (ja) | 半導体装置の製造方法 | |
| US20030228538A1 (en) | E-beam curable resist and process for e-beam curing the resist | |
| JP4417090B2 (ja) | パターン形成方法、マスクおよび露光装置 | |
| JPH04221959A (ja) | レジストパターンの形成方法 | |
| JPH0795507B2 (ja) | レジスト膜パタ−ン形成方法 | |
| JP2002189304A (ja) | パターン形成方法 | |
| JP2004186242A (ja) | レジストパターン形成方法およびこれを用いた半導体装置の製造方法。 | |
| JP2004228266A (ja) | 露光用アパーチャ及びその製造方法、露光装置並びに半導体装置の製造方法 | |
| JPH03271739A (ja) | マスクの製造方法 | |
| KR20050059794A (ko) | 반도체 소자의 초미세 콘택홀 형성방법 | |
| JPH01157530A (ja) | 半導体装置の製造方法 | |
| KR20060060298A (ko) | 반도체 메모리 소자의 미세 패턴 형성 방법 | |
| JP2007173609A (ja) | 半導体装置の製造方法 | |
| JP2000122293A (ja) | パターン形成材料およびこれを用いたパターン形成方法 | |
| KR20010063481A (ko) | 반도체 소자의 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080229 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |