JP2002091608A - クロック供給装置、及びクロック供給方法 - Google Patents
クロック供給装置、及びクロック供給方法Info
- Publication number
- JP2002091608A JP2002091608A JP2000281090A JP2000281090A JP2002091608A JP 2002091608 A JP2002091608 A JP 2002091608A JP 2000281090 A JP2000281090 A JP 2000281090A JP 2000281090 A JP2000281090 A JP 2000281090A JP 2002091608 A JP2002091608 A JP 2002091608A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- divided
- frequency
- state
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 電源投入直後であってもクロック逓倍PLL
の発振安定化を待たずにクロック供給を行うことで高速
動作を行う事が可能であり、また省電力モード時におい
て、クロック逓倍PLLの動作を停止することで低消費
電力を実現できることを可能としたクロック供給装置及
びクロック供給方法を提供する。 【解決手段】 基準クロック入力手段101と、外部リ
セット入力手段102と、クロック逓倍PLL103
と、制御回路104と、分周回路105と、第1セレク
タ106、第2セレクタ107、第3セレクタ108
と、を備えて、かつマイクロコンピュータ10と、第1
機能ブロック11と、第2機能ブロック12と、に接続
しているクロック供給装置Aとした。
の発振安定化を待たずにクロック供給を行うことで高速
動作を行う事が可能であり、また省電力モード時におい
て、クロック逓倍PLLの動作を停止することで低消費
電力を実現できることを可能としたクロック供給装置及
びクロック供給方法を提供する。 【解決手段】 基準クロック入力手段101と、外部リ
セット入力手段102と、クロック逓倍PLL103
と、制御回路104と、分周回路105と、第1セレク
タ106、第2セレクタ107、第3セレクタ108
と、を備えて、かつマイクロコンピュータ10と、第1
機能ブロック11と、第2機能ブロック12と、に接続
しているクロック供給装置Aとした。
Description
【0001】
【発明の属する技術分野】本発明は、高速で動作するマ
イクロコンピュータに内蔵されるシステムLSIにおい
て、低消費電力化を実現するクロック供給装置及びクロ
ック供給方法に関する。
イクロコンピュータに内蔵されるシステムLSIにおい
て、低消費電力化を実現するクロック供給装置及びクロ
ック供給方法に関する。
【0002】
【従来の技術】従来、高速動作を要求されるマイクロコ
ンピュータに内蔵されるシステムLSIに対してクロッ
クを供給するクロック供給装置は、外部から入力される
基準クロックを所定の倍数に周波数逓倍するクロック逓
倍PLL(位相同期ループ)により高速の逓倍クロック
を出力するように構成されており(一般的に100MH
z以上である。)、このようにして得られる逓倍クロッ
クをシステムLSIの動作クロックとして使用するよう
になっている。一方、システムLSIの消費電力量を落
として動作させる時、即ち省電力モードで動作させる時
は、クロック供給装置は逓倍クロックを分周し、周波数
を落とした分周クロックを動作クロックとして供給する
か、システムLSIに接続する動作ブロックのうち省電
力モード時には動作しないブロックへの動作クロックの
供給を停止するように構成されている。
ンピュータに内蔵されるシステムLSIに対してクロッ
クを供給するクロック供給装置は、外部から入力される
基準クロックを所定の倍数に周波数逓倍するクロック逓
倍PLL(位相同期ループ)により高速の逓倍クロック
を出力するように構成されており(一般的に100MH
z以上である。)、このようにして得られる逓倍クロッ
クをシステムLSIの動作クロックとして使用するよう
になっている。一方、システムLSIの消費電力量を落
として動作させる時、即ち省電力モードで動作させる時
は、クロック供給装置は逓倍クロックを分周し、周波数
を落とした分周クロックを動作クロックとして供給する
か、システムLSIに接続する動作ブロックのうち省電
力モード時には動作しないブロックへの動作クロックの
供給を停止するように構成されている。
【0003】ここで従来のシステムLSIにおけるクロ
ック供給装置について、図3、図4を参照しながら説明
する。図3に示すように、従来のクロック供給装置X
は、基準クロック入力手段301と、外部リセット入力
手段302と、クロック逓倍PLL303と、制御回路
304と、分周回路305と、第1セレクタ306、第
2セレクタ307、第3セレクタ308と、を備えてい
る。そしてこのクロック供給装置Xは動作ブロックであ
る、マイクロコンピュータ10と、第1機能ブロック1
1と、第2機能ブロック12と、に接続している。
ック供給装置について、図3、図4を参照しながら説明
する。図3に示すように、従来のクロック供給装置X
は、基準クロック入力手段301と、外部リセット入力
手段302と、クロック逓倍PLL303と、制御回路
304と、分周回路305と、第1セレクタ306、第
2セレクタ307、第3セレクタ308と、を備えてい
る。そしてこのクロック供給装置Xは動作ブロックであ
る、マイクロコンピュータ10と、第1機能ブロック1
1と、第2機能ブロック12と、に接続している。
【0004】クロック逓倍PLL303は、基準クロッ
クaを入力し、入力した基準クロックaを所定の倍数に
周波数逓倍し、これを逓倍クロックcとして出力する。
制御回路304は、基準クロックaと、外部リセット信
号bと、省電力モード信号mとを入力し、クロック制御
信号hと、分周リセット信号dと、システムリセット信
号lとを出力する。分周回路305は、逓倍クロックc
を入力し、入力した逓倍クロックcを所定の分周数、例
えば2分周、4分周、8分周にして、それぞれ第1分周
クロックe、第2分周クロックf、第3分周クロック
g、として出力する。
クaを入力し、入力した基準クロックaを所定の倍数に
周波数逓倍し、これを逓倍クロックcとして出力する。
制御回路304は、基準クロックaと、外部リセット信
号bと、省電力モード信号mとを入力し、クロック制御
信号hと、分周リセット信号dと、システムリセット信
号lとを出力する。分周回路305は、逓倍クロックc
を入力し、入力した逓倍クロックcを所定の分周数、例
えば2分周、4分周、8分周にして、それぞれ第1分周
クロックe、第2分周クロックf、第3分周クロック
g、として出力する。
【0005】第1セレクタ306は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第1システムクロックiとしてマイク
ロコンピュータ10に出力する。またクロック制御信号
hの値によっては第1システムクロックiの出力を停止
する。
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第1システムクロックiとしてマイク
ロコンピュータ10に出力する。またクロック制御信号
hの値によっては第1システムクロックiの出力を停止
する。
【0006】第2セレクタ307は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第2システムクロックjとして第1機
能ブロック11に出力する。またクロック制御信号hの
値によっては第2システムクロックjの出力を停止す
る。
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第2システムクロックjとして第1機
能ブロック11に出力する。またクロック制御信号hの
値によっては第2システムクロックjの出力を停止す
る。
【0007】第3セレクタ308は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第3システムクロックkとして第2機
能ブロック12に出力する。またクロック制御信号hの
値によっては第3システムクロックkの出力を停止す
る。
eと、第2分周クロックfと、第3分周クロックgと、
クロック制御信号hとを入力し、クロック制御信号hの
値により、第1分周クロックeと、第2分周クロックf
と、第3分周クロックgと、から必要な分周クロックを
選択して、これを第3システムクロックkとして第2機
能ブロック12に出力する。またクロック制御信号hの
値によっては第3システムクロックkの出力を停止す
る。
【0008】このように構成されるクロック供給装置X
の動作について、図4を参照しつつ説明する。まず、電
源が投入された時は(図4.X)外部リセット信号bは
リセット状態であるが、その後はリセット解除状態に変
化する。また、電源が投入されると、クロック逓倍PL
L303は基準クロックaを入力し、基準クロックaの
所定の倍数に周波数逓倍された逓倍クロックcを出力す
る。この時クロック逓倍PLL303は、電源が投入さ
れて動作が開始した後、所定の時間が経過するまでは引
き込み期間なので安定した逓倍クロックcの供給が出来
ないが、所定時間経過後は安定発振期間となり、安定し
た逓倍クロックcの供給を開始する。つまり、この期間
の逓倍クロックcは、電源投入後しばらくは引き込み状
態であるが、所定時間経過後は安定発振状態となる。
の動作について、図4を参照しつつ説明する。まず、電
源が投入された時は(図4.X)外部リセット信号bは
リセット状態であるが、その後はリセット解除状態に変
化する。また、電源が投入されると、クロック逓倍PL
L303は基準クロックaを入力し、基準クロックaの
所定の倍数に周波数逓倍された逓倍クロックcを出力す
る。この時クロック逓倍PLL303は、電源が投入さ
れて動作が開始した後、所定の時間が経過するまでは引
き込み期間なので安定した逓倍クロックcの供給が出来
ないが、所定時間経過後は安定発振期間となり、安定し
た逓倍クロックcの供給を開始する。つまり、この期間
の逓倍クロックcは、電源投入後しばらくは引き込み状
態であるが、所定時間経過後は安定発振状態となる。
【0009】そして制御回路304は、外部リセット信
号bがリセット状態からリセット解除状態に変化した
後、クロック逓倍PLL303の引き込み期間に相当す
る時間以上分の基準クロックaをカウントし、引き込み
期間が終了した後、即ち逓倍クロックcが引き込み状態
から安定発振状態に変化すると、分周リセット信号dを
リセット状態からリセット解除状態に変化させ出力す
る。
号bがリセット状態からリセット解除状態に変化した
後、クロック逓倍PLL303の引き込み期間に相当す
る時間以上分の基準クロックaをカウントし、引き込み
期間が終了した後、即ち逓倍クロックcが引き込み状態
から安定発振状態に変化すると、分周リセット信号dを
リセット状態からリセット解除状態に変化させ出力す
る。
【0010】次に分周回路305は、逓倍クロックcと
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcをそれぞれ
の分周比に分周し、それぞれを第1分周クロックe、第
2分周クロックf、第3分周クロックgとして出力す
る。
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcをそれぞれ
の分周比に分周し、それぞれを第1分周クロックe、第
2分周クロックf、第3分周クロックgとして出力す
る。
【0011】第1分周クロックe、第2分周クロック
f、第3分周クロックgが出力状態になった後、クロッ
ク制御信号hは停止状態から通常動作状態に変化する。
f、第3分周クロックgが出力状態になった後、クロッ
ク制御信号hは停止状態から通常動作状態に変化する。
【0012】クロック制御信号hが停止状態の時、第1
セレクタ306から出力される第1システムクロック
i、第2セレクタ307から出力される第2システムク
ロックj、第3セレクタ308から出力される第3シス
テムクロックkはそれぞれ停止状態となる。
セレクタ306から出力される第1システムクロック
i、第2セレクタ307から出力される第2システムク
ロックj、第3セレクタ308から出力される第3シス
テムクロックkはそれぞれ停止状態となる。
【0013】クロック制御信号hが停止状態から通常動
作状態に変化したとき、第1セレクタ306からは、例
えば第1分周クロックeが選択され第1システムクロッ
クiとして出力されるものとする。同様に、第2セレク
タ307からは第2分周クロックfが選択され第2シス
テムクロックjとして、第3セレクタ308からは第3
分周クロックgが選択され第3システムクロックkとし
て、それぞれ出力される。
作状態に変化したとき、第1セレクタ306からは、例
えば第1分周クロックeが選択され第1システムクロッ
クiとして出力されるものとする。同様に、第2セレク
タ307からは第2分周クロックfが選択され第2シス
テムクロックjとして、第3セレクタ308からは第3
分周クロックgが選択され第3システムクロックkとし
て、それぞれ出力される。
【0014】第1システムクロックi、第2システムク
ロックj、第3システムクロックkが通常動作状態にな
りクロックの供給を開始すると、制御回路304は、そ
れまでリセット状態であったシステムリセット信号lを
リセット解除状態にして出力する。マイクロコンピュー
タ10、第1機能ブロック11、第2機能ブロック12
では、システムリセット信号lが入力されると、それぞ
れ動作を開始する。
ロックj、第3システムクロックkが通常動作状態にな
りクロックの供給を開始すると、制御回路304は、そ
れまでリセット状態であったシステムリセット信号lを
リセット解除状態にして出力する。マイクロコンピュー
タ10、第1機能ブロック11、第2機能ブロック12
では、システムリセット信号lが入力されると、それぞ
れ動作を開始する。
【0015】次に、上述したようにマイクロコンピュー
タ10、第1機能ブロック11、第2機能ブロック12
が動作を開始した後、システムLSIを省電力モードで
動作させる時、即ち省電力モード信号mが通常動作状態
から省電力モード状態に変化した場合(図4.Y)の、
クロック供給装置Xの動作について説明する。
タ10、第1機能ブロック11、第2機能ブロック12
が動作を開始した後、システムLSIを省電力モードで
動作させる時、即ち省電力モード信号mが通常動作状態
から省電力モード状態に変化した場合(図4.Y)の、
クロック供給装置Xの動作について説明する。
【0016】省電力モード信号mが通常動作状態から省
電力モード状態に変化した時、制御回路304から出力
されるクロック制御信号hも省電力モード信号mの変化
と同時に通常動作状態から省電力モード状態に変化す
る。
電力モード状態に変化した時、制御回路304から出力
されるクロック制御信号hも省電力モード信号mの変化
と同時に通常動作状態から省電力モード状態に変化す
る。
【0017】ここで、第1セレクタ306、第2セレク
タ307、第3セレクタ308は、クロック制御信号h
が通常動作状態から省電力モード状態に変化した後、例
えば第3セレクタ308は第3システムクロックkの供
給を停止し、第2セレクタ307は第2システムクロッ
クjの供給を停止し、第1セレクタ306は第3分周ク
ロックgを第1システムクロックiとして出力するもの
とする。その結果、マイクロコンピュータ10の動作速
度が1/8となり、第1機能ブロック11、第2機能ブ
ロック12は動作停止状態となり、電力消費量が低下す
る省電力モードとなる。なお、ここでは、第3システム
クロックkの供給と、第2システムクロックjの供給と
を停止することで、第1機能ブロック11と、第2機能
ブロック12の動作を停止状態にし、省電力モードを実
現するようにしたが、第1システムクロックiの供給
と、第2システムクロックjの供給を停止することで、
マイクロコンピュータ10と、第1機能ブロック11の
動作を停止状態にし、省電力モードを実現するようにし
てもよい。また、第1システムクロックiの供給と、第
3システムクロックkの供給とを停止することで、マイ
クロコンピュータ10と、第2機能ブロック12の動作
を停止状態にし、省電力モードを実現するようにしても
よい。
タ307、第3セレクタ308は、クロック制御信号h
が通常動作状態から省電力モード状態に変化した後、例
えば第3セレクタ308は第3システムクロックkの供
給を停止し、第2セレクタ307は第2システムクロッ
クjの供給を停止し、第1セレクタ306は第3分周ク
ロックgを第1システムクロックiとして出力するもの
とする。その結果、マイクロコンピュータ10の動作速
度が1/8となり、第1機能ブロック11、第2機能ブ
ロック12は動作停止状態となり、電力消費量が低下す
る省電力モードとなる。なお、ここでは、第3システム
クロックkの供給と、第2システムクロックjの供給と
を停止することで、第1機能ブロック11と、第2機能
ブロック12の動作を停止状態にし、省電力モードを実
現するようにしたが、第1システムクロックiの供給
と、第2システムクロックjの供給を停止することで、
マイクロコンピュータ10と、第1機能ブロック11の
動作を停止状態にし、省電力モードを実現するようにし
てもよい。また、第1システムクロックiの供給と、第
3システムクロックkの供給とを停止することで、マイ
クロコンピュータ10と、第2機能ブロック12の動作
を停止状態にし、省電力モードを実現するようにしても
よい。
【0018】さらにその後、省電力モード信号mが省電
力モード状態から通常動作状態に変化した場合(図4.
Z)について説明すると、まず制御回路304から出力
されるクロック制御信号hは、省電力モード信号mが省
電力モード状態から通常動作状態に変化するのと同時
に、省電力モード状態から通常動作状態に変化する。
力モード状態から通常動作状態に変化した場合(図4.
Z)について説明すると、まず制御回路304から出力
されるクロック制御信号hは、省電力モード信号mが省
電力モード状態から通常動作状態に変化するのと同時
に、省電力モード状態から通常動作状態に変化する。
【0019】第1セレクタ306、第2セレクタ30
7、第3セレクタ308は、クロック制御信号hが省電
力モード状態から通常動作状態に変化した後、第1セレ
クタ306は第1分周クロックeを第1システムクロッ
クiとして、第2セレクタ307は第2分周クロックf
を第2システムクロックjとして、第3セレクタ308
は第3分周クロックgを第3システムクロックkとし
て、それぞれ出力することにより、マイクロコンピュー
タ10、第1機能ブロック11、及び第2機能ブロック
12は通常動作状態に戻る。
7、第3セレクタ308は、クロック制御信号hが省電
力モード状態から通常動作状態に変化した後、第1セレ
クタ306は第1分周クロックeを第1システムクロッ
クiとして、第2セレクタ307は第2分周クロックf
を第2システムクロックjとして、第3セレクタ308
は第3分周クロックgを第3システムクロックkとし
て、それぞれ出力することにより、マイクロコンピュー
タ10、第1機能ブロック11、及び第2機能ブロック
12は通常動作状態に戻る。
【0020】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成を有する従来のクロック供給装置Xでは、電源
投入後、外部リセット信号bがリセット状態からリセッ
ト解除状態に変化した後、逓倍クロックcが引き込み状
態から安定発振状態になるまでの期間、マイクロコンピ
ュータ10、第1機能ブロック11、第2機能ブロック
12に対してクロックが供給されず、そのためこれらが
動作できない期間が生じる為、問題であった。
うな構成を有する従来のクロック供給装置Xでは、電源
投入後、外部リセット信号bがリセット状態からリセッ
ト解除状態に変化した後、逓倍クロックcが引き込み状
態から安定発振状態になるまでの期間、マイクロコンピ
ュータ10、第1機能ブロック11、第2機能ブロック
12に対してクロックが供給されず、そのためこれらが
動作できない期間が生じる為、問題であった。
【0021】また従来のクロック供給装置Xでは、省電
力モード状態のときには、上述のように分周クロックを
供給することで、動作速度を落として低消費電力を実現
するが、この場合クロック逓倍PLL303は動作する
ことが不要であっても動作を続行してしまうため、クロ
ック逓倍PLL303は省電力モード時でも電力を消費
してしまい、やはり問題であった。
力モード状態のときには、上述のように分周クロックを
供給することで、動作速度を落として低消費電力を実現
するが、この場合クロック逓倍PLL303は動作する
ことが不要であっても動作を続行してしまうため、クロ
ック逓倍PLL303は省電力モード時でも電力を消費
してしまい、やはり問題であった。
【0022】そこで本発明はこのような問題点に鑑みて
為されたものであり、その目的は、電源投入直後であっ
てもクロック逓倍PLLの発振安定化を待たずにクロッ
ク供給を行うことで高速動作を行う事が可能であり、ま
た省電力モード時において、クロック逓倍PLLの動作
を停止することで低消費電力を実現できることを可能と
したクロック供給装置及びクロック供給方法を提供する
ことである。
為されたものであり、その目的は、電源投入直後であっ
てもクロック逓倍PLLの発振安定化を待たずにクロッ
ク供給を行うことで高速動作を行う事が可能であり、ま
た省電力モード時において、クロック逓倍PLLの動作
を停止することで低消費電力を実現できることを可能と
したクロック供給装置及びクロック供給方法を提供する
ことである。
【0023】
【課題を解決するための手段】上記課題を達成するた
め、本発明の請求項1に記載のクロック供給装置では、
基準クロックを入力し、前記基準クロックを所定の倍数
に周波数逓倍した逓倍クロックを出力するクロック逓倍
PLL(位相同期ループ)と、前記逓倍クロックを所定
の分周比に分周し、少なくとも1種類以上の分周比とし
た分周クロックを出力する分周回路と、前記分周クロッ
クと前記基準クロックのいずれかを選択し、システムク
ロックとして出力するセレクタと、前記セレクタが出力
する前記システムクロックの選択を制御する制御回路
と、を備えたこと、を特徴とする。
め、本発明の請求項1に記載のクロック供給装置では、
基準クロックを入力し、前記基準クロックを所定の倍数
に周波数逓倍した逓倍クロックを出力するクロック逓倍
PLL(位相同期ループ)と、前記逓倍クロックを所定
の分周比に分周し、少なくとも1種類以上の分周比とし
た分周クロックを出力する分周回路と、前記分周クロッ
クと前記基準クロックのいずれかを選択し、システムク
ロックとして出力するセレクタと、前記セレクタが出力
する前記システムクロックの選択を制御する制御回路
と、を備えたこと、を特徴とする。
【0024】本発明の請求項2に記載のクロック供給装
置では、請求項1に記載のクロック供給装置において、
前記制御回路は、前記基準クロックと外部リセット信号
を入力し、前記外部リセット信号が有効になった時には
リセット状態の分周リセット信号を、前記外部リセット
信号が解除された後に入力される前記基準クロックを所
定数カウントし、前記カウントした値が所定数以上にな
った時にはリセット解除状態の分周リセット信号を、出
力し、前記セレクタは、前記分周リセット信号がリセッ
ト状態の時には前記基準クロックを、前記分周リセット
信号がリセット解除状態の時には前記分周クロックを、
システムクロックとして出力すること、を特徴とする。
置では、請求項1に記載のクロック供給装置において、
前記制御回路は、前記基準クロックと外部リセット信号
を入力し、前記外部リセット信号が有効になった時には
リセット状態の分周リセット信号を、前記外部リセット
信号が解除された後に入力される前記基準クロックを所
定数カウントし、前記カウントした値が所定数以上にな
った時にはリセット解除状態の分周リセット信号を、出
力し、前記セレクタは、前記分周リセット信号がリセッ
ト状態の時には前記基準クロックを、前記分周リセット
信号がリセット解除状態の時には前記分周クロックを、
システムクロックとして出力すること、を特徴とする。
【0025】本発明の請求項3に記載のクロック供給装
置では、請求項1または請求項2に記載のクロック供給
装置において、前記制御回路は、前記基準クロックと省
電力モード信号を入力し、前記省電力モード信号が有効
になった時には通常状態のPLL停止信号を、前記省電
力モード信号が解除された後に入力される前記基準クロ
ックを所定数カウントし、前記カウントした値が所定数
以上になった時には停止状態のPLL停止信号を出力
し、前記セレクタは、前記PLL停止信号が通常状態の
時は前記基準クロックを、前記PLL停止信号が停止状
態の時は前記分周クロックを、システムクロックとして
出力すること、を特徴とする。
置では、請求項1または請求項2に記載のクロック供給
装置において、前記制御回路は、前記基準クロックと省
電力モード信号を入力し、前記省電力モード信号が有効
になった時には通常状態のPLL停止信号を、前記省電
力モード信号が解除された後に入力される前記基準クロ
ックを所定数カウントし、前記カウントした値が所定数
以上になった時には停止状態のPLL停止信号を出力
し、前記セレクタは、前記PLL停止信号が通常状態の
時は前記基準クロックを、前記PLL停止信号が停止状
態の時は前記分周クロックを、システムクロックとして
出力すること、を特徴とする。
【0026】本発明の請求項4に記載のクロック供給方
法では、システムLSIに対して、基準クロックを入力
し、前記基準クロックをクロック逓倍PLL(位相同期
ループ)により所定の倍数に周波数逓倍した逓倍クロッ
ク、又は前記逓倍クロックを所定の数に分周した分周ク
ロック、を動作クロックとして供給するクロック供給方
法において、前記逓倍クロック又は前記分周クロック
と、前記基準クロックと、のいずれかを動作クロックと
して選択し出力するクロック選択手段を備えること、を
特徴とする。
法では、システムLSIに対して、基準クロックを入力
し、前記基準クロックをクロック逓倍PLL(位相同期
ループ)により所定の倍数に周波数逓倍した逓倍クロッ
ク、又は前記逓倍クロックを所定の数に分周した分周ク
ロック、を動作クロックとして供給するクロック供給方
法において、前記逓倍クロック又は前記分周クロック
と、前記基準クロックと、のいずれかを動作クロックと
して選択し出力するクロック選択手段を備えること、を
特徴とする。
【0027】本発明の請求項5に記載のクロック供給方
法では、請求項2に記載のクロック供給方法において、
前記クロック選択手段は、前記システムLSIが通常動
作している時は、前記逓倍クロック又は前記分周クロッ
クを、前記システムLSIの電源を投入した時における
所定期間中は、前記基準クロックを、選択、出力するこ
と、を特徴とする。
法では、請求項2に記載のクロック供給方法において、
前記クロック選択手段は、前記システムLSIが通常動
作している時は、前記逓倍クロック又は前記分周クロッ
クを、前記システムLSIの電源を投入した時における
所定期間中は、前記基準クロックを、選択、出力するこ
と、を特徴とする。
【0028】本発明の請求項6に記載のクロック供給方
法では、請求項4または請求項5に記載のクロック供給
方法において、前記クロック選択手段は、前記システム
LSIが通常動作している時は、前記逓倍クロック又は
前記分周クロックを、省電力モードで動作している時
は、前記基準クロックを、選択、出力すること、を特徴
とする。
法では、請求項4または請求項5に記載のクロック供給
方法において、前記クロック選択手段は、前記システム
LSIが通常動作している時は、前記逓倍クロック又は
前記分周クロックを、省電力モードで動作している時
は、前記基準クロックを、選択、出力すること、を特徴
とする。
【0029】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。尚、ここで示す実施の
形態はあくまでも一例であって、必ずしもこの実施の形
態に限定されるものではない。 (実施の形態1)まず、本発明に係るクロック供給装置
を第1の実施の形態として、図面を参照しつつ説明す
る。本実施の形態に係るクロック供給装置Aは、基準ク
ロックを入力し、基準クロックを所定の倍数に周波数逓
倍した逓倍クロックを出力するクロック逓倍PLL(位
相同期ループ)と、逓倍クロックを所定の分周比に分周
し、少なくとも1種類以上の分周比とした分周クロック
を出力する分周回路と、分周クロックと基準クロックの
いずれかを選択し、システムクロックとして出力するセ
レクタと、セレクタにおける選択を制御する制御回路
と、を備えている。
て図面を参照しながら説明する。尚、ここで示す実施の
形態はあくまでも一例であって、必ずしもこの実施の形
態に限定されるものではない。 (実施の形態1)まず、本発明に係るクロック供給装置
を第1の実施の形態として、図面を参照しつつ説明す
る。本実施の形態に係るクロック供給装置Aは、基準ク
ロックを入力し、基準クロックを所定の倍数に周波数逓
倍した逓倍クロックを出力するクロック逓倍PLL(位
相同期ループ)と、逓倍クロックを所定の分周比に分周
し、少なくとも1種類以上の分周比とした分周クロック
を出力する分周回路と、分周クロックと基準クロックの
いずれかを選択し、システムクロックとして出力するセ
レクタと、セレクタにおける選択を制御する制御回路
と、を備えている。
【0030】また制御回路は、外部より基準クロックと
外部リセット信号を入力し、外部リセット信号が有効に
なった時にはリセット状態の分周リセット信号を、外部
リセット信号が解除された後に入力される前記基準クロ
ックを所定数カウントし、カウントした値が所定数以上
になった時にはリセット解除状態の分周リセット信号を
出力し、セレクタは、分周リセット信号がリセット状態
の時には前記基準クロックを、分周リセット信号がリセ
ット解除状態の時には分周クロックを、システムクロッ
クとして出力するように構成されている。さらに、制御
回路は、外部より基準クロックと省電力モード信号を入
力し、省電力モード信号が有効になった時には通常状態
のPLL停止信号を、省電力モード信号が解除された後
に入力される基準クロックを所定数カウントし、カウン
トした値が所定数以上になった時には停止状態のPLL
停止信号を出力し、セレクタは、PLL停止信号が通常
状態の時は前記基準クロックを、PLL停止信号が停止
状態の時は分周クロックを、システムクロックとして出
力するようにもなっている。
外部リセット信号を入力し、外部リセット信号が有効に
なった時にはリセット状態の分周リセット信号を、外部
リセット信号が解除された後に入力される前記基準クロ
ックを所定数カウントし、カウントした値が所定数以上
になった時にはリセット解除状態の分周リセット信号を
出力し、セレクタは、分周リセット信号がリセット状態
の時には前記基準クロックを、分周リセット信号がリセ
ット解除状態の時には分周クロックを、システムクロッ
クとして出力するように構成されている。さらに、制御
回路は、外部より基準クロックと省電力モード信号を入
力し、省電力モード信号が有効になった時には通常状態
のPLL停止信号を、省電力モード信号が解除された後
に入力される基準クロックを所定数カウントし、カウン
トした値が所定数以上になった時には停止状態のPLL
停止信号を出力し、セレクタは、PLL停止信号が通常
状態の時は前記基準クロックを、PLL停止信号が停止
状態の時は分周クロックを、システムクロックとして出
力するようにもなっている。
【0031】以下、このクロック供給装置Aについて、
図面を参照しつつ更に詳しく説明する。図1は本実施の
形態に係るクロック供給装置Aの構成を示すブロック
図、図2は本実施の形態に係るクロック供給装置Aの動
作タイミングを示す図である。
図面を参照しつつ更に詳しく説明する。図1は本実施の
形態に係るクロック供給装置Aの構成を示すブロック
図、図2は本実施の形態に係るクロック供給装置Aの動
作タイミングを示す図である。
【0032】図1に示すように、本実施の形態における
クロック供給装置Aは、基準クロック入力手段101
と、外部リセット入力手段102と、クロック逓倍PL
L103と、制御回路104と、分周回路105と、第
1セレクタ106、第2セレクタ107、第3セレクタ
108と、を備えている。そしてこのクロック供給装置
Aはマイクロコンピュータ10と、第1機能ブロック1
1と、第2機能ブロック12と、に接続している。
クロック供給装置Aは、基準クロック入力手段101
と、外部リセット入力手段102と、クロック逓倍PL
L103と、制御回路104と、分周回路105と、第
1セレクタ106、第2セレクタ107、第3セレクタ
108と、を備えている。そしてこのクロック供給装置
Aはマイクロコンピュータ10と、第1機能ブロック1
1と、第2機能ブロック12と、に接続している。
【0033】クロック逓倍PLL103は、基準クロッ
クaを入力し、入力した基準クロックaを所定の倍数に
周波数逓倍し、これを逓倍クロックcとして出力する。
制御回路104は、基準クロックaと、外部リセット信
号bと、省電力モード信号mとを入力し、分周リセット
信号dと、クロック制御信号hと、システムリセット信
号lと、PLL停止信号nとを出力する。分周回路10
5は、逓倍クロックcを入力し、入力した逓倍クロック
cを所定の分周数、例えば2分周、4分周、8分周に分
周し、それぞれを第1分周クロックe、第2分周クロッ
クf、第3分周クロックgとして出力する。
クaを入力し、入力した基準クロックaを所定の倍数に
周波数逓倍し、これを逓倍クロックcとして出力する。
制御回路104は、基準クロックaと、外部リセット信
号bと、省電力モード信号mとを入力し、分周リセット
信号dと、クロック制御信号hと、システムリセット信
号lと、PLL停止信号nとを出力する。分周回路10
5は、逓倍クロックcを入力し、入力した逓倍クロック
cを所定の分周数、例えば2分周、4分周、8分周に分
周し、それぞれを第1分周クロックe、第2分周クロッ
クf、第3分周クロックgとして出力する。
【0034】第1セレクタ106は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
1システムクロックiとして、マイクロコンピュータ1
0に出力する。またクロック制御信号hの値によっては
第1システムクロックiの出力を停止する。
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
1システムクロックiとして、マイクロコンピュータ1
0に出力する。またクロック制御信号hの値によっては
第1システムクロックiの出力を停止する。
【0035】第2セレクタ107は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
2システムクロックjとして、第1機能ブロック11に
出力する。またクロック制御信号hの値によっては第2
システムクロックjの出力を停止する。
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
2システムクロックjとして、第1機能ブロック11に
出力する。またクロック制御信号hの値によっては第2
システムクロックjの出力を停止する。
【0036】第3セレクタ108は、第1分周クロック
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
3システムクロックkとして、第2機能ブロック12に
出力する。またクロック制御信号hの値によっては第3
システムクロックkの出力を停止する。
eと、第2分周クロックfと、第3分周クロックgと、
基準クロックaと、クロック制御信号hとを入力し、ク
ロック制御信号hの値により、第1分周クロックeと、
第2分周クロックfと、第3分周クロックgと、基準ク
ロックaと、から必要なクロックを選択して、これを第
3システムクロックkとして、第2機能ブロック12に
出力する。またクロック制御信号hの値によっては第3
システムクロックkの出力を停止する。
【0037】このように構成されるクロック供給装置A
の動作について、図2を参照しつつ説明する。まず、電
源が投入された時は(図2.X)外部リセット信号bは
リセット状態であるが、その後リセット解除状態に変化
する。また、電源が投入されると、クロック逓倍PLL
103は基準クロックaを入力し、基準クロックaの所
定の倍数の周波数逓倍された逓倍クロックcを出力す
る。この時クロック逓倍PLL103は、電源が投入さ
れて動作が開始した後、所定の時間が経過するまでは引
き込み期間なので安定した逓倍クロックcの供給が出来
ないが、所定時間経過後は安定発振期間となるので、安
定した逓倍クロックcの供給を開始する。つまり、この
間の逓倍クロックcは、電源投入後しばらくの間は引き
込み状態であるが、所定時間経過後は安定発振状態とな
る。
の動作について、図2を参照しつつ説明する。まず、電
源が投入された時は(図2.X)外部リセット信号bは
リセット状態であるが、その後リセット解除状態に変化
する。また、電源が投入されると、クロック逓倍PLL
103は基準クロックaを入力し、基準クロックaの所
定の倍数の周波数逓倍された逓倍クロックcを出力す
る。この時クロック逓倍PLL103は、電源が投入さ
れて動作が開始した後、所定の時間が経過するまでは引
き込み期間なので安定した逓倍クロックcの供給が出来
ないが、所定時間経過後は安定発振期間となるので、安
定した逓倍クロックcの供給を開始する。つまり、この
間の逓倍クロックcは、電源投入後しばらくの間は引き
込み状態であるが、所定時間経過後は安定発振状態とな
る。
【0038】そして制御回路104では、外部リセット
信号bがリセット状態からリセット解除状態に変化した
後、クロック逓倍PLL103の引き込み期間に相当す
る時間以上分の基準クロックaをカウントし、引き込み
期間が終了した後、即ち逓倍クロックcが引き込み状態
から安定発振状態に変化すると、分周リセット信号dを
リセット状態からリセット解除状態に変化させ出力す
る。
信号bがリセット状態からリセット解除状態に変化した
後、クロック逓倍PLL103の引き込み期間に相当す
る時間以上分の基準クロックaをカウントし、引き込み
期間が終了した後、即ち逓倍クロックcが引き込み状態
から安定発振状態に変化すると、分周リセット信号dを
リセット状態からリセット解除状態に変化させ出力す
る。
【0039】次に分周回路105は、逓倍クロックcと
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcを予め定め
ておいた分周比(ここでは、2、4、8分周とする。)
に分周し、それぞれを第1分周クロックe、第2分周ク
ロックf、第3分周クロックgとして出力する。
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcを予め定め
ておいた分周比(ここでは、2、4、8分周とする。)
に分周し、それぞれを第1分周クロックe、第2分周ク
ロックf、第3分周クロックgとして出力する。
【0040】第1分周クロックe、第2分周クロック
f、第3分周クロックgが出力状態になった後、クロッ
ク制御信号hは基準クロック出力状態から通常動作状態
に変化する。
f、第3分周クロックgが出力状態になった後、クロッ
ク制御信号hは基準クロック出力状態から通常動作状態
に変化する。
【0041】クロック制御信号hが基準クロック出力状
態の時、第1セレクタ106、第2セレクタ107、第
3セレクタ108において基準クロックaが選択され、
第1セレクタ106、第2セレクタ107、第3セレク
タ108それぞれから、基準クロックaが第1システム
クロックi、第2システムクロックj、第3システムク
ロックkとして出力される。
態の時、第1セレクタ106、第2セレクタ107、第
3セレクタ108において基準クロックaが選択され、
第1セレクタ106、第2セレクタ107、第3セレク
タ108それぞれから、基準クロックaが第1システム
クロックi、第2システムクロックj、第3システムク
ロックkとして出力される。
【0042】クロック制御信号hが基準クロック出力状
態から通常動作状態に変化した時、第1セレクタ106
からは、例えば第1分周クロックeが選択され第1シス
テムクロックiとして出力されるものとする。同様に第
2セレクタ107からは第2分周クロックfが選択され
第2システムクロックjとして、第3セレクタ108か
らは第3分周クロックgが選択され第3システムクロッ
クkとして、それぞれ出力される。
態から通常動作状態に変化した時、第1セレクタ106
からは、例えば第1分周クロックeが選択され第1シス
テムクロックiとして出力されるものとする。同様に第
2セレクタ107からは第2分周クロックfが選択され
第2システムクロックjとして、第3セレクタ108か
らは第3分周クロックgが選択され第3システムクロッ
クkとして、それぞれ出力される。
【0043】また制御回路104は、外部リセット信号
bがリセット状態からリセット解除状態に変化した後、
システムリセット信号lをリセット状態からリセット解
除状態に変化させて出力する。
bがリセット状態からリセット解除状態に変化した後、
システムリセット信号lをリセット状態からリセット解
除状態に変化させて出力する。
【0044】マイクロコンピュータ10は第1システム
クロックiとシステムリセット信号lを、第1機能ブロ
ック11は第2システムクロックjとシステムリセット
信号lを、第2機能ブロック12は第3システムクロッ
クkとシステムリセット信号lを、それぞれ入力し、シ
ステムリセット信号lがリセット解除状態になった後時
は、それぞれのブロックは基準クロックaのレートで動
作を開始する。
クロックiとシステムリセット信号lを、第1機能ブロ
ック11は第2システムクロックjとシステムリセット
信号lを、第2機能ブロック12は第3システムクロッ
クkとシステムリセット信号lを、それぞれ入力し、シ
ステムリセット信号lがリセット解除状態になった後時
は、それぞれのブロックは基準クロックaのレートで動
作を開始する。
【0045】またその後クロック制御信号hが基準クロ
ック出力状態から通常動作状態に変化した後は、マイク
ロコンピュータ10は第1分周クロックeのレートで、
第1機能ブロック11は第2分周クロックfのレート
で、第2機能ブロック12は第3分周クロックgのレー
トで、それぞれ動作する。
ック出力状態から通常動作状態に変化した後は、マイク
ロコンピュータ10は第1分周クロックeのレートで、
第1機能ブロック11は第2分周クロックfのレート
で、第2機能ブロック12は第3分周クロックgのレー
トで、それぞれ動作する。
【0046】次に、上述したようにマイクロコンピュー
タ10、第1機能ブロック11、第2機能ブロック12
が動作を開始した後、システムLSIを省電力モードで
動作させる時、即ち省電力モード信号mが通常動作状態
から省電力モード状態に変化した場合(図2.Y)の、
クロック供給装置Aの動作について説明する。
タ10、第1機能ブロック11、第2機能ブロック12
が動作を開始した後、システムLSIを省電力モードで
動作させる時、即ち省電力モード信号mが通常動作状態
から省電力モード状態に変化した場合(図2.Y)の、
クロック供給装置Aの動作について説明する。
【0047】省電力モード信号mが通常動作状態から省
電力モード状態に変化した時、制御回路104から出力
されるクロック制御信号hも省電力モード信号mの変化
と同時に通常動作状態から省電力モード状態に変化す
る。
電力モード状態に変化した時、制御回路104から出力
されるクロック制御信号hも省電力モード信号mの変化
と同時に通常動作状態から省電力モード状態に変化す
る。
【0048】ここで、第1セレクタ106、第2セレク
タ107、第3セレクタ108は、クロック制御信号h
が通常動作状態から省電力モード状態に変化した後、第
3セレクタ108は第3システムクロックkの供給を停
止し、第2セレクタ107は第2システムクロックjの
供給を停止し、第1セレクタ106は基準クロックaを
第1システムクロックiとして出力する。その結果、マ
イクロコンピュータ10の動作速度はクロック逓倍PL
L103により逓倍される前のレート、即ち基準クロッ
クaのレートに従うものとなり、また第1機能ブロック
11と第2機能ブロック12は動作停止状態となり、消
費電力を低下させた省電力モードを実現する。なお、こ
こでは、第3システムクロックkの供給と、第2システ
ムクロックjの供給とを停止することで、第1機能ブロ
ック11と、第2機能ブロック12の動作を停止状態に
し、省電力モードを実現するようにしたが、第1システ
ムクロックiの供給と、第2システムクロックjの供給
を停止することで、マイクロコンピュータ10と、第1
機能ブロック11の動作を停止状態にし、省電力モード
を実現するようにしてもよい。また、第1システムクロ
ックiの供給と、第3システムクロックkの供給とを停
止することで、マイクロコンピュータ10と、第2機能
ブロック12の動作を停止状態にし、省電力モードを実
現するようにしてもよい。
タ107、第3セレクタ108は、クロック制御信号h
が通常動作状態から省電力モード状態に変化した後、第
3セレクタ108は第3システムクロックkの供給を停
止し、第2セレクタ107は第2システムクロックjの
供給を停止し、第1セレクタ106は基準クロックaを
第1システムクロックiとして出力する。その結果、マ
イクロコンピュータ10の動作速度はクロック逓倍PL
L103により逓倍される前のレート、即ち基準クロッ
クaのレートに従うものとなり、また第1機能ブロック
11と第2機能ブロック12は動作停止状態となり、消
費電力を低下させた省電力モードを実現する。なお、こ
こでは、第3システムクロックkの供給と、第2システ
ムクロックjの供給とを停止することで、第1機能ブロ
ック11と、第2機能ブロック12の動作を停止状態に
し、省電力モードを実現するようにしたが、第1システ
ムクロックiの供給と、第2システムクロックjの供給
を停止することで、マイクロコンピュータ10と、第1
機能ブロック11の動作を停止状態にし、省電力モード
を実現するようにしてもよい。また、第1システムクロ
ックiの供給と、第3システムクロックkの供給とを停
止することで、マイクロコンピュータ10と、第2機能
ブロック12の動作を停止状態にし、省電力モードを実
現するようにしてもよい。
【0049】また省電力モード信号mが通常動作状態か
ら省電力モード状態に変化した時、PLL停止信号nは
通常状態から停止状態に変化して制御回路104より出
力される。その為、クロック逓倍PLL103はPLL
停止信号nが停止状態に変化した時に動作を停止する。
ら省電力モード状態に変化した時、PLL停止信号nは
通常状態から停止状態に変化して制御回路104より出
力される。その為、クロック逓倍PLL103はPLL
停止信号nが停止状態に変化した時に動作を停止する。
【0050】さらにその後、省電力モード信号mが省電
力モード状態から通常動作状態に変化した場合(図2.
Z)について説明すると、まず制御回路104から出力
されるPLL停止信号nは停止状態から通常動作状態に
変化し出力される。クロック逓倍PLL103は、PL
L停止信号nが停止状態から通常動作状態に変化した
時、再度逓倍クロックcの出力を開始するが、所定の時
間が経過するまでは引き込み期間なので安定した逓倍ク
ロックcが出来ないが、所定時間経過後は安定発振期間
となるので、安定した逓倍クロックの供給を開始する。
即ちこの期間の逓倍クロックcは引き込み状態から安定
発振状態へと変化して出力される。
力モード状態から通常動作状態に変化した場合(図2.
Z)について説明すると、まず制御回路104から出力
されるPLL停止信号nは停止状態から通常動作状態に
変化し出力される。クロック逓倍PLL103は、PL
L停止信号nが停止状態から通常動作状態に変化した
時、再度逓倍クロックcの出力を開始するが、所定の時
間が経過するまでは引き込み期間なので安定した逓倍ク
ロックcが出来ないが、所定時間経過後は安定発振期間
となるので、安定した逓倍クロックの供給を開始する。
即ちこの期間の逓倍クロックcは引き込み状態から安定
発振状態へと変化して出力される。
【0051】制御回路104では、省電力モード信号m
が省電力モード状態から通常状態に変化した後、クロッ
ク逓倍PLL103の引き込み期間に相当する時間以上
分の基準クロックaをカウントし、引き込み期間が終了
した後、即ち逓倍クロックcが引き込み状態から安定発
振状態に変化すると、分周リセット信号dをリセット状
態からリセット解除状態に変化させ出力する。
が省電力モード状態から通常状態に変化した後、クロッ
ク逓倍PLL103の引き込み期間に相当する時間以上
分の基準クロックaをカウントし、引き込み期間が終了
した後、即ち逓倍クロックcが引き込み状態から安定発
振状態に変化すると、分周リセット信号dをリセット状
態からリセット解除状態に変化させ出力する。
【0052】次に分周回路105は、逓倍クロックcと
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcを予め定め
ておいた分周比に分周し、それぞれを第1分周クロック
e、第2分周クロックf、第3分周クロックgとして出
力する。
分周リセット信号dを入力し、分周リセット信号dがリ
セット解除状態になった後、逓倍クロックcを予め定め
ておいた分周比に分周し、それぞれを第1分周クロック
e、第2分周クロックf、第3分周クロックgとして出
力する。
【0053】その後制御回路104は、クロック制御信
号hを省電力モード状態から通常動作状態に変化させ出
力する。すると、第1セレクタ106、第2セレクタ1
07、第3セレクタ108は、クロック制御信号hが省
電力モード状態から通常動作状態に変化した後、第3セ
レクタ108は第3分周クロックgを選択し第3システ
ムクロックkとして出力し、第2セレクタ107は第2
分周クロックfを選択し第2システムクロックjとして
出力し、第1セレクタ106は第1分周クロックeを選
択し第1システムクロックiとして出力する。その結
果、マイクロコンピュータ10、第1機能ブロック1
1、第2機能ブロック12は、通常動作状態にもどる。
号hを省電力モード状態から通常動作状態に変化させ出
力する。すると、第1セレクタ106、第2セレクタ1
07、第3セレクタ108は、クロック制御信号hが省
電力モード状態から通常動作状態に変化した後、第3セ
レクタ108は第3分周クロックgを選択し第3システ
ムクロックkとして出力し、第2セレクタ107は第2
分周クロックfを選択し第2システムクロックjとして
出力し、第1セレクタ106は第1分周クロックeを選
択し第1システムクロックiとして出力する。その結
果、マイクロコンピュータ10、第1機能ブロック1
1、第2機能ブロック12は、通常動作状態にもどる。
【0054】以上のように本実施の形態1に係るクロッ
ク供給装置によれば、電源投入時にクロック逓倍PLL
103の引き込み期間が終了し安定発振状態になるまで
の期間において、マイクロコンピュータ10、第1機能
ブロック11、第2機能ブロック12は、第1セレクタ
106、第2セレクタ107、第3セレクタ108を介
して動作クロック(基準クロック)の入力が可能なの
で、電源立ち上げ直後よりその動作を開始することが出
来る。
ク供給装置によれば、電源投入時にクロック逓倍PLL
103の引き込み期間が終了し安定発振状態になるまで
の期間において、マイクロコンピュータ10、第1機能
ブロック11、第2機能ブロック12は、第1セレクタ
106、第2セレクタ107、第3セレクタ108を介
して動作クロック(基準クロック)の入力が可能なの
で、電源立ち上げ直後よりその動作を開始することが出
来る。
【0055】また省電力モード時に、例えば上述のよう
に、第1機能ブロック11及び第2機能ブロック12を
停止させた状況下で、第1セレクタ106を介して動作
クロック(基準クロック)を入力することによりマイク
ロコンピュータ10のみを動作させることが出来る。即
ちマイクロコンピュータ10、第1機能ブロック11、
第2機能ブロック12のうち動作を行わないブロックに
対しては動作クロックの供給を停止し、動作を行うブロ
ックに対しては基準クロックを入力することが可能であ
ることから、必要最小限の動作を確保しつつも消費電力
を少なくすることが出来る。
に、第1機能ブロック11及び第2機能ブロック12を
停止させた状況下で、第1セレクタ106を介して動作
クロック(基準クロック)を入力することによりマイク
ロコンピュータ10のみを動作させることが出来る。即
ちマイクロコンピュータ10、第1機能ブロック11、
第2機能ブロック12のうち動作を行わないブロックに
対しては動作クロックの供給を停止し、動作を行うブロ
ックに対しては基準クロックを入力することが可能であ
ることから、必要最小限の動作を確保しつつも消費電力
を少なくすることが出来る。
【0056】また、省電力モード時に、制御回路104
からクロック逓倍PLL103に停止状態のnPLL停
止信号を出力することで、クロック逓倍PLL103の
動作を停止することが出来るので、一層の低消費電力化
を実現できる。
からクロック逓倍PLL103に停止状態のnPLL停
止信号を出力することで、クロック逓倍PLL103の
動作を停止することが出来るので、一層の低消費電力化
を実現できる。
【0057】また、本実施の形態においてはクロック供
給装置について説明したが、同様の効果を得られる方法
であれば、装置の構成はこれに限定されない。即ち、シ
ステムLSIに対して、基準クロックを入力し、基準ク
ロックをクロック逓倍PLL(位相同期ループ)により
所定の倍数に周波数逓倍した逓倍クロック、又は逓倍ク
ロックを所定の数に分周した分周クロック、を動作クロ
ックとして供給するクロック供給方法であって、逓倍ク
ロック又は分周クロックと、基準クロックと、のいずれ
かを動作クロックとして選択し出力するクロック選択手
段を備えた、クロック供給方法であればよい。さらに、
クロック選択手段は、システムLSIが通常動作してい
る時は逓倍クロック又は分周クロックを選択して出力
し、システムLSIの電源を投入した時における所定期
間中は基準クロックを選択して出力してもよく、また、
クロック選択手段は、システムLSIが通常動作してい
る時は逓倍クロック又は分周クロックを選択して出力
し、システムLSIが省電力モードで動作している時は
基準クロックを選択して出力するようにしてもよい。
給装置について説明したが、同様の効果を得られる方法
であれば、装置の構成はこれに限定されない。即ち、シ
ステムLSIに対して、基準クロックを入力し、基準ク
ロックをクロック逓倍PLL(位相同期ループ)により
所定の倍数に周波数逓倍した逓倍クロック、又は逓倍ク
ロックを所定の数に分周した分周クロック、を動作クロ
ックとして供給するクロック供給方法であって、逓倍ク
ロック又は分周クロックと、基準クロックと、のいずれ
かを動作クロックとして選択し出力するクロック選択手
段を備えた、クロック供給方法であればよい。さらに、
クロック選択手段は、システムLSIが通常動作してい
る時は逓倍クロック又は分周クロックを選択して出力
し、システムLSIの電源を投入した時における所定期
間中は基準クロックを選択して出力してもよく、また、
クロック選択手段は、システムLSIが通常動作してい
る時は逓倍クロック又は分周クロックを選択して出力
し、システムLSIが省電力モードで動作している時は
基準クロックを選択して出力するようにしてもよい。
【0058】
【発明の効果】以上のように、本発明の請求項1に記載
のクロック供給装置によれば、基準クロックを所定の倍
数に周波数逓倍した逓倍クロックを出力するクロック逓
倍PLLと、逓倍クロックを少なくとも1種類以上の分
周比とした分周クロックを出力する分周回路と、分周ク
ロックと基準クロックのいずれかを選択し、システムク
ロックとして出力するセレクタと、前記セレクタが出力
する前記システムクロックの選択を制御する制御回路
と、を備えたので、このクロック供給装置をシステムL
SIに用いれば、電源立ち上げ直後よりシステムLSI
の動作を開始することが出来る。
のクロック供給装置によれば、基準クロックを所定の倍
数に周波数逓倍した逓倍クロックを出力するクロック逓
倍PLLと、逓倍クロックを少なくとも1種類以上の分
周比とした分周クロックを出力する分周回路と、分周ク
ロックと基準クロックのいずれかを選択し、システムク
ロックとして出力するセレクタと、前記セレクタが出力
する前記システムクロックの選択を制御する制御回路
と、を備えたので、このクロック供給装置をシステムL
SIに用いれば、電源立ち上げ直後よりシステムLSI
の動作を開始することが出来る。
【0059】本発明の請求項2に記載のクロック供給装
置によれば、制御回路は前記基準クロックと外部リセッ
ト信号を入力し、前記外部リセット信号が有効になった
時にはリセット状態の分周リセット信号を、前記外部リ
セット信号が解除された後に入力される前記基準クロッ
クを所定数カウントし、前記カウントした値が所定数以
上になった時にはリセット解除状態の分周リセット信号
を、出力し、前記セレクタは、前記分周リセット信号が
リセット状態の時には前記基準クロックを、前記分周リ
セット信号がリセット解除状態の時には前記分周クロッ
クを、システムクロックとして出力するので、このクロ
ック供給装置を用いたシステムLSIであれば、所望の
時に基準クロックを動作クロックとして入力することが
可能となる。また上記構成により、電源投入直後にもク
ロック逓倍PLLの発振安定化時間を待つことなくクロ
ックを供給することができる。
置によれば、制御回路は前記基準クロックと外部リセッ
ト信号を入力し、前記外部リセット信号が有効になった
時にはリセット状態の分周リセット信号を、前記外部リ
セット信号が解除された後に入力される前記基準クロッ
クを所定数カウントし、前記カウントした値が所定数以
上になった時にはリセット解除状態の分周リセット信号
を、出力し、前記セレクタは、前記分周リセット信号が
リセット状態の時には前記基準クロックを、前記分周リ
セット信号がリセット解除状態の時には前記分周クロッ
クを、システムクロックとして出力するので、このクロ
ック供給装置を用いたシステムLSIであれば、所望の
時に基準クロックを動作クロックとして入力することが
可能となる。また上記構成により、電源投入直後にもク
ロック逓倍PLLの発振安定化時間を待つことなくクロ
ックを供給することができる。
【0060】本発明の請求項3に記載のクロック供給装
置によれば、制御回路は前記基準クロックと省電力モー
ド信号を入力し、前記省電力モード信号が有効になった
時には通常状態のPLL停止信号を、前記省電力モード
信号が解除された後に入力される前記基準クロックを所
定数カウントし、前記カウントした値が所定数以上にな
った時には停止状態のPLL停止信号を出力し、前記セ
レクタは、前記PLL停止信号が通常状態の時は前記基
準クロックを、前記PLL停止信号が停止状態の時は前
記分周クロックを、システムクロックとして出力するの
で、このクロック供給装置を用いたシステムLSIであ
れば、所望の時にクロック逓倍PLLの動作を停止する
ことが出来るので、一層の低消費電力化を実現できる。
また上記構成により、電源投入直後にもクロック逓倍P
LLの発振安定化時間を待つことなくクロックを供給す
ることができる。
置によれば、制御回路は前記基準クロックと省電力モー
ド信号を入力し、前記省電力モード信号が有効になった
時には通常状態のPLL停止信号を、前記省電力モード
信号が解除された後に入力される前記基準クロックを所
定数カウントし、前記カウントした値が所定数以上にな
った時には停止状態のPLL停止信号を出力し、前記セ
レクタは、前記PLL停止信号が通常状態の時は前記基
準クロックを、前記PLL停止信号が停止状態の時は前
記分周クロックを、システムクロックとして出力するの
で、このクロック供給装置を用いたシステムLSIであ
れば、所望の時にクロック逓倍PLLの動作を停止する
ことが出来るので、一層の低消費電力化を実現できる。
また上記構成により、電源投入直後にもクロック逓倍P
LLの発振安定化時間を待つことなくクロックを供給す
ることができる。
【0061】本発明の請求項4に記載のクロック供給方
法によれば、逓倍クロック又は分周クロックと、基準ク
ロックと、のいずれかを動作クロックとして選択し出力
するクロック選択手段を備えたので、このクロック供給
方法を用いたシステムLSIであれば、電源立ち上げ直
後より動作を開始することが出来る。
法によれば、逓倍クロック又は分周クロックと、基準ク
ロックと、のいずれかを動作クロックとして選択し出力
するクロック選択手段を備えたので、このクロック供給
方法を用いたシステムLSIであれば、電源立ち上げ直
後より動作を開始することが出来る。
【0062】本発明の請求項5に記載のクロック供給方
法によれば、クロック選択手段は、システムLSIが通
常動作している時は逓倍クロック又は分周クロックを、
システムLSIの電源を投入した時における所定期間中
は基準クロックを、選択、出力するようにしたので、こ
のクロック供給方法を用いたシステムLSIであれば、
所望の時に基準クロックを動作クロックとして入力する
ことが可能となる。また上記構成により、電源投入直後
にもクロック逓倍PLLの発振安定化時間を待つことな
くクロックを供給することができる。
法によれば、クロック選択手段は、システムLSIが通
常動作している時は逓倍クロック又は分周クロックを、
システムLSIの電源を投入した時における所定期間中
は基準クロックを、選択、出力するようにしたので、こ
のクロック供給方法を用いたシステムLSIであれば、
所望の時に基準クロックを動作クロックとして入力する
ことが可能となる。また上記構成により、電源投入直後
にもクロック逓倍PLLの発振安定化時間を待つことな
くクロックを供給することができる。
【0063】本発明の請求項6に記載のクロック供給方
法によれば、クロック選択手段は、システムLSIが通
常動作している時は逓倍クロック又は分周クロックを、
省電力モードで動作している時は基準クロックを、選
択、出力するようにしたので、このクロック供給方法を
用いたシステムLSIであれば、所望の時にクロック逓
倍PLLの動作を停止することが出来るので、一層の低
消費電力化を実現できる。また上記構成により、電源投
入直後にもクロック逓倍PLLの発振安定化時間を待つ
ことなくクロックを供給することができる。
法によれば、クロック選択手段は、システムLSIが通
常動作している時は逓倍クロック又は分周クロックを、
省電力モードで動作している時は基準クロックを、選
択、出力するようにしたので、このクロック供給方法を
用いたシステムLSIであれば、所望の時にクロック逓
倍PLLの動作を停止することが出来るので、一層の低
消費電力化を実現できる。また上記構成により、電源投
入直後にもクロック逓倍PLLの発振安定化時間を待つ
ことなくクロックを供給することができる。
【図1】本実施の形態に係るクロック供給装置の構成を
示すブロック図である。
示すブロック図である。
【図2】本実施の形態に係るクロック供給装置の動作タ
イミングを示す図である。
イミングを示す図である。
【図3】従来のクロック供給装置の構成を示すブロック
図である。
図である。
【図4】従来のクロック供給装置の動作タイミングを示
す図である。
す図である。
101 基準クロック入力手段 102 外部リセット入力手段 103 クロック逓倍PLL 104 制御回路 105 分周回路 106 第1セレクタ 107 第2セレクタ 108 第3セレクタ 10 マイクロコンピュータ 11 第1機能ブロック 12 第2機能ブロック
Claims (6)
- 【請求項1】 基準クロックを入力し、前記基準クロッ
クを所定の倍数に周波数逓倍した逓倍クロックを出力す
るクロック逓倍PLL(位相同期ループ)と、 前記逓倍クロックを所定の分周比に分周し、少なくとも
1種類以上の分周比とした分周クロックを出力する分周
回路と、 前記分周クロックと前記基準クロックのいずれかを選択
し、システムクロックとして出力するセレクタと、 前記セレクタが出力する前記システムクロックの選択を
制御する制御回路と、 を備えたこと、を特徴とするクロック供給装置。 - 【請求項2】 請求項1に記載のクロック供給装置にお
いて、 前記制御回路は、前記基準クロックと外部リセット信号
を入力し、前記外部リセット信号が有効になった時には
リセット状態の分周リセット信号を、前記外部リセット
信号が解除された後に入力される前記基準クロックを所
定数カウントし、前記カウントした値が所定数以上にな
った時にはリセット解除状態の分周リセット信号を、出
力し、 前記セレクタは、前記分周リセット信号がリセット状態
の時には前記基準クロックを、前記分周リセット信号が
リセット解除状態の時には前記分周クロックを、システ
ムクロックとして出力すること、 を特徴とするクロック供給装置。 - 【請求項3】 請求項1又は請求項2に記載のクロック
供給装置において、 前記制御回路は、前記基準クロックと省電力モード信号
を入力し、前記省電力モード信号が有効になった時には
通常状態のPLL停止信号を、前記省電力モード信号が
解除された後に入力される前記基準クロックを所定数カ
ウントし、前記カウントした値が所定数以上になった時
には停止状態のPLL停止信号を出力し、 前記セレクタは、前記PLL停止信号が通常状態の時は
前記基準クロックを、前記PLL停止信号が停止状態の
時は前記分周クロックを、システムクロックとして出力
すること、 を特徴とするクロック供給装置。 - 【請求項4】 システムLSIに対して、基準クロック
を入力し、前記基準クロックをクロック逓倍PLL(位
相同期ループ)により所定の倍数に周波数逓倍した逓倍
クロック、又は前記逓倍クロックを所定の数に分周した
分周クロック、を動作クロックとして供給するクロック
供給方法において、 前記逓倍クロック又は前記分周クロックと、前記基準ク
ロックと、のいずれかを動作クロックとして選択し出力
するクロック選択手段を備えること、 を特徴とするクロック供給方法。 - 【請求項5】 請求項4に記載のクロック供給方法にお
いて、 前記クロック選択手段は、 前記システムLSIが通常動作している時は、前記逓倍
クロック又は前記分周クロックを、前記システムLSI
の電源を投入した時における所定期間中は、前記基準ク
ロックを、選択、出力すること、 を特徴とするクロック供給方法。 - 【請求項6】 請求項4又は請求項5に記載のクロック
供給方法において、 前記クロック選択手段は、 前記システムLSIが通常動作している時は、前記逓倍
クロック又は前記分周クロックを、省電力モードで動作
している時は、前記基準クロックを、選択、出力するこ
と、 を特徴とするクロック供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281090A JP2002091608A (ja) | 2000-09-18 | 2000-09-18 | クロック供給装置、及びクロック供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281090A JP2002091608A (ja) | 2000-09-18 | 2000-09-18 | クロック供給装置、及びクロック供給方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091608A true JP2002091608A (ja) | 2002-03-29 |
Family
ID=18765803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281090A Pending JP2002091608A (ja) | 2000-09-18 | 2000-09-18 | クロック供給装置、及びクロック供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091608A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005071520A1 (ja) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置 |
| US7039826B2 (en) | 2002-04-26 | 2006-05-02 | Seiko Epson Corporation | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices |
| US7076683B2 (en) | 2002-04-26 | 2006-07-11 | Seiko Epson Corporation | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device |
| JP2006261769A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
| JP2007041978A (ja) * | 2005-08-05 | 2007-02-15 | Hitachi Ltd | 半導体装置 |
| JP2010523022A (ja) * | 2007-03-23 | 2010-07-08 | シリコン イメージ,インコーポレイテッド | 省電力のクロッキング技術 |
| US8510487B2 (en) | 2010-02-11 | 2013-08-13 | Silicon Image, Inc. | Hybrid interface for serial and parallel communication |
| JP2013175026A (ja) * | 2012-02-24 | 2013-09-05 | Fuji Xerox Co Ltd | 情報処理装置、制御装置および画像形成装置 |
| JP2014090344A (ja) * | 2012-10-31 | 2014-05-15 | Nec Corp | クロック信号初期化回路およびその方法 |
-
2000
- 2000-09-18 JP JP2000281090A patent/JP2002091608A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039826B2 (en) | 2002-04-26 | 2006-05-02 | Seiko Epson Corporation | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices |
| US7076683B2 (en) | 2002-04-26 | 2006-07-11 | Seiko Epson Corporation | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device |
| WO2005071520A1 (ja) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置 |
| JP2006261769A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 画像処理装置、画像処理方法および画像処理プログラム |
| JP2007041978A (ja) * | 2005-08-05 | 2007-02-15 | Hitachi Ltd | 半導体装置 |
| JP2010523022A (ja) * | 2007-03-23 | 2010-07-08 | シリコン イメージ,インコーポレイテッド | 省電力のクロッキング技術 |
| JP2014032681A (ja) * | 2007-03-23 | 2014-02-20 | Silicon Image Inc | 省電力のクロッキング技術 |
| US8510487B2 (en) | 2010-02-11 | 2013-08-13 | Silicon Image, Inc. | Hybrid interface for serial and parallel communication |
| US8751709B2 (en) | 2010-02-11 | 2014-06-10 | Silicon Image, Inc. | Hybrid interface for serial and parallel communication |
| JP2013175026A (ja) * | 2012-02-24 | 2013-09-05 | Fuji Xerox Co Ltd | 情報処理装置、制御装置および画像形成装置 |
| JP2014090344A (ja) * | 2012-10-31 | 2014-05-15 | Nec Corp | クロック信号初期化回路およびその方法 |
| US8963591B2 (en) | 2012-10-31 | 2015-02-24 | Nec Corporation | Clock signal initialization circuit and its method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1451666B1 (en) | Glitch free clock selection switch | |
| US5964881A (en) | System and method to control microprocessor startup to reduce power supply bulk capacitance needs | |
| EP0560320B1 (en) | Clock generator | |
| US7000140B2 (en) | Data processor and data processing system | |
| JP2001051747A (ja) | クロック制御回路 | |
| JP4077988B2 (ja) | クロック生成回路 | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| JP2770760B2 (ja) | 電力分散マルチプロセッサ | |
| KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
| JP3699872B2 (ja) | リセット信号発生回路 | |
| JP2002091608A (ja) | クロック供給装置、及びクロック供給方法 | |
| JPH11312026A (ja) | クロック信号切替方法およびクロック信号切替システム | |
| US5881297A (en) | Apparatus and method for controlling clocking frequency in an integrated circuit | |
| CN117151011A (zh) | 一种时钟切换系统、方法、装置、计算机设备和存储介质 | |
| JP2000137699A (ja) | マイクロコンピュータ | |
| JP2007233718A (ja) | 制御装置及び半導体集積回路 | |
| US7171577B2 (en) | Methods and apparatus for a system clock divider | |
| JP2007065756A (ja) | クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器 | |
| JP2003347931A (ja) | Pllを搭載した半導体集積回路 | |
| US20080309373A1 (en) | Integrated circuit device and electronic instrument | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JP3602115B2 (ja) | 半導体集積回路装置 | |
| JP2000013196A (ja) | クロック選択回路 | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JPH08221151A (ja) | クロック供給装置 |