JP2002089351A - 車載電子制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 車載電子制御装置の小型化、標準化を達成す
る。 【解決手段】 外部ツ−ルから送信される被制御車種対
応の制御プログラム及び制御定数が少なくとも書込まれ
る第一の不揮発メモリと演算処理用の第一のＲＡＭメモ
リとからなるメインＣＰＵ、入出力処理用プログラムが
書込まれた第二の不揮発メモリと演算処理用の第二のＲ
ＡＭメモリとからなるサブＣＰＵ、このサブＣＰＵに入
力される複数の入力信号を上記メインＣＰＵに送信する
と共にメインＣＰＵによって演算された複数の制御出力
信号をサブＣＰＵに送信するシリアル通信用直並列変換
器、複数の入力信号に対するフィルタ定数は第一及び第
二の不揮発メモリの少なくとも一つに格納されており、
フィルタ定数に基づいてサブＣＰＵのデジタルフィルタ
手段で所定の演算をさせメインＣＰＵに送信させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば自動車用
エンジンの燃料供給制御等に用いられるマイクロプロセ
ッサを内蔵した電子制御装置、特に多数の入出力信号の
扱い方を改善して装置の小型化を図ると共に、各種車両
の制御に対して装置の標準化を図るように改良された車
載電子制御装置に関するものである。

【０００２】

【従来の技術】図７は従来のこの種電子制御装置におけ
る典型的なブロック回路図を示したものであり、１枚の
プリント基板で構成されたＥＣＵ（エンジンコントロ−
ルユニット）１は大型のＬＳＩ（集積回路部品）２を主
体とし、該ＬＳＩ２はＣＰＵ（マイクロプロセッサ）
３、不揮発フラッシュメモリ４、ＲＡＭメモリ５、入力
用デ−タセレクタ６、Ａ／Ｄ変換器７、出力ラッチメモ
リ８等をデ−タバス30で結合したものとなっている。上
記ＥＣＵ１は車載バッテリ10から電源線11及び電源スイ
ッチ12を介して給電される電源ユニット９から制御電源
の供給を受けて動作するものであるが、その実行プログ
ラムやエンジン制御用制御定数等は予め不揮発フラッシ
ュメモリ４に格納されている。

【０００３】一方、各種センサスイッチ13からの多数の
ＯＮ/ＯＦＦ入力信号はプルアップまたはプルダウン抵
抗としてのブリ−ダ抵抗14からノイズフィルタを構成す
る直列抵抗15と並列コンデンサ16を経て比較器19に供給
されるが、該比較器には入力抵抗17と正帰還抵抗18が接
続されていて、並列コンデンサ16の両端電圧が比較器19
の負側端子に印加されている基準電圧を超えるとデ−タ
セレクタ６に論理「Ｈ」の信号を供給する。しかし、並
列コンデンサ16の両端電圧が低下する時には、正帰還抵
抗18による入力が加算されるので上記基準電圧よりも更
に低い電圧まで低下したことにより比較器19の出力は論
理「Ｌ」に復帰する。このようにして比較器19はヒステ
リシス機能を包含したレベル判定用比較器としての機能
を持っており、多数の比較器19の出力はデ−タセレクタ
６・デ−タバス30を介してＲＡＭメモリ５に格納される
ようになっている。なお、上記デ−タセレクタ６は、例
えば16ビットの入力を扱い、ＣＰＵ３からチップセレク
ト信号を受けた時にデ−タバス30に出力するものである
が、入力点数は数十点に及ぶものであって、複数のデ−
タセレクタが用いられている。

【０００４】また、各種アナログセンサ20からの多数の
アナログ信号はノイズフィルタを構成する直列抵抗21と
並列コンデンサ22を介してＡ／Ｄ変換器７に供給され、
ＣＰＵ３からチップセレクト信号を受取ったＡ／Ｄ変換
器のデジタル出力がデ−タバス30を介してＲＡＭメモリ
５に格納される。ＣＰＵ３の制御出力はデ−タバス30を
介してラッチメモリ８に格納され、出力トランジスタ23
を介して外部負荷26を駆動するものであるが、多くの制
御出力点数に対応するためには複数のラッチメモリが使
用され、ＣＰＵ３によってチップセレクトされたラッチ
メモリに対して制御出力が格納されるようになってい
る。なお、24はトランジスタ23の駆動用ベ−ス抵抗、25
はトランジスタ23のベ−ス/エミッタ端子間に接続され
た安定抵抗、27は外部負荷26に対する給電用電源リレ−
である。

【０００５】このように構成された従来装置では、ＣＰ
Ｕ３が極めて多くの入出力を取扱うためにＬＳＩ２の規
模が大きくなることや、ノイズフィルタとしての並列コ
ンデンサ16や22は目的とするフィルタ定数を確保するた
めに様々の容量のコンデンサを使用する必要があって標
準化が困難であると共に、大きなフィルタ定数を確保す
るためには大型コンデンサを用いる必要があってＥＣＵ
１が大型化する等の問題点があった。

【０００６】ＬＳＩ２の入出力端子を削減してその小型
化を図る手段としては、特開平７−１３９１２号公報
「入出力処理ＩＣ」で示されるようにシリアル通信ブロ
ックを用いて多数の入出力信号を時分割して授受する方
法が提示されている。しかし、この方式では様々な容量
のノイズフィルタが必要であって、装置の標準化に適さ
ないばかりか、充分なフィルタ定数を確保するためにコ
ンデンサの容量も大きなものが必要となって装置の小型
化にも適さない問題がある。

【０００７】一方、ＯＮ/ＯＦＦ入力信号に対するノイ
ズフィルタとしてデジタルフィルタを用い、そのフィル
タ定数をマイクロプロセッサによって制御する概念は公
知である。例えば、特開平５−１１９８１１号公報「プ
ログラマブルコントロ−ラ」では、サンプリングされた
外部入力信号の入力論理値が複数回連続して同じ値であ
ればこれを採用して入力イメ−ジメモリに格納すると共
に、サンプリング周期を変更することができるフィルタ
定数変更命令を備えている。この方式ではフィルタ定数
が自由に変更できる特徴があるが、多数の入力信号を扱
う場合にはマイクロプロセッサの負担が大きくなり、マ
イクロプロセッサの本来の目的である制御の応答性が低
下する問題がある。その他、ＯＮ／ＯＦＦ信号に対する
デジタルフィルタとしては特開２０００−８９９７４号
公報「デ−タ格納制御装置」で見られるように、ハ−ド
ウエアとしてのシフトレジスタを設けて上記と同様の概
念でサンプリング処理するようにしたものもある。

【０００８】また、特開平９−８３３０１号公報「スイ
ッチドキャパシタフィルタ」では、多チャンネルのアナ
ログ入力信号に対するノイズフィルタとして、スイッチ
トキャパシタを用いたデジタルフィルタが示されてい
る。この場合でも、多数のアナログ入力信号を扱う場合
にはマイクロプロセッサの負担が大きくなり、マイクロ
プロセッサの本来の目的である制御の応答性が益々低下
する問題がある。その他、特開平８−３０５６８１号公
報「マイクロコンピュ−タ」では抵抗/コンデンサによ
るアナログフィルタの抵抗を多段階切換してフィルタ定
数を変更するようにしたものや、特開平２０００−６８
８３３号公報「ディジタルフィルタ方式」ではアナログ
値をディジタル変換した後に複数の時系列サンプリング
デ−タの相加平均値を現在時刻のデ−タとして扱う移動
平均方式のディジタルフィルタが示されている。

【０００９】その他、この発明に関連するプログラムの
書込みや転送処理等については次のような公知例があ
る。特開平７−３３４４７６号公報「プログラム転送装
置」ではメインＣＰＵとサブＣＰＵを備え、メインＣＰ
ＵのＲＯＭメモリからサブＣＰＵのＲＡＭメモリに対し
てサブＣＰＵのプログラムデ−タを転送し、サブＣＰＵ
のＲＯＭメモリを無くすることが提示されている。ま
た、特開昭６３−２２３９０１号公報「車載制御装置」
では、外部よりの交換すべきプログラムデ−タの転送に
よってプログラムデ−タの書込みと消去が可能なＲＯＭ
を備えた車載制御装置用マイクロプロセッサの転送書込
み制御方法が提示されている。

【００１０】

【発明が解決しようとする課題】上記のような従来技術
では、部分的な小型化・標準化技術であって、これを統
合した本格的な小型化・標準化が行われていないことは
既に説明したとおりである。特に、マイクロプロセッサ
の入出力回路部分の小型化・標準化を達成する上で、マ
イクロプロセッサの本来の制御能力・応答性の低下が避
けられない問題があった。

【００１１】この発明の第一の目的は、上記のような問
題を改善して、入出力処理に関するマイクロプロセッサ
の負担を軽減して本来の制御能力・応答性の向上を図る
と共に、入力フィルタ部分を小型化することによって、
制御装置全体の小型化と標準化を達成することである。
この発明の第二の目的は、制御仕様の異なる各種車両に
対応して、制御プログラムや制御定数を変更することに
よって対処することによりハ−ドウエアの標準化を一層
効果的にしかも容易に行えるようにすることである。

【００１２】

【課題を解決するための手段】この発明に係る車載電子
制御装置は、外部ツ−ルから送信される被制御車種対応
の制御プログラム及び制御定数が少なくとも書込まれる
第一の不揮発メモリと演算処理用の第一のＲＡＭメモリ
とからなるメインＣＰＵ、入出力処理用プログラムが書
込まれた第二の不揮発メモリと演算処理用の第二のＲＡ
ＭメモリとからなるサブＣＰＵ、このサブＣＰＵに入力
される複数の入力信号をメインＣＰＵに送信するシリア
ル通信用直並列変換器、複数の入力信号に対するフィル
タ定数は第一及び第二の不揮発メモリの少なくとも一つ
に格納されており、フィルタ定数に基づいてサブＣＰＵ
のデジタルフィルタ手段で所定の演算をさせメインＣＰ
Ｕに送信させるものである。

【００１３】また、シリアル通信用直並列変換器は、メ
インＣＰＵによって演算された複数の制御出力信号をサ
ブＣＰＵに送信し、複数の制御出力信号をサブＣＰＵの
データバスに接続された出力インタフェ−ス回路を介し
て外部負荷に供給するものである。

【００１４】また、サブＣＰＵに入力される複数の入力
信号は、少なくとも正負のクリップダイオ−ドと小容量
コンデンサを包含したノイズフィルタを介して入力され
たアナログ信号であって、このアナログ信号は、切換ス
イッチによって周期的に充放電されるスイッチトキャパ
シタと充放電周期の設定手段を備えたデジタルフィルタ
及びＡ／Ｄ変換器を介してデジタル変換され、デジタル
フィルタ手段は、このデジタル変換値を用いて所定の演
算を行いメインＣＰＵに送信させるものである。

【００１５】また、サブＣＰＵに入力される複数の入力
信号は、入力スイッチに対する負荷となる低抵抗のブリ
−ダ抵抗、高抵抗の直列抵抗と小容量コンデンサによる
ノイズフィルタ、及びヒステリシス機能を持ったレベル
判定用比較器を介して入力されたＯＮ／ＯＦＦ信号であ
って、デジタルフィルタ手段は、レベル判定用比較器か
らの出力を、所定の周期でサンプリングし、その連続す
る複数のサンプリング結果のうち正が５０％以上である
時にＯＮ判定され、連続する複数のサンプリング結果の
うち正が５０％未満である時にＯＦＦ判定される入力確
定手段によって構成され、入力確定手段の出力がメイン
ＣＰＵに送信されるものである。

【００１６】また、デジタルフィルタ手段は、サンプリ
ングの周期またはレベル判定用比較器の論理判定点数の
少なくとも一方を設定する設定手段を備えたものであ
る。

【００１７】また、入力確定手段がＯＮを出力する判定
値は、複数のレベル判定結果のうち正が占める割合が５
０％から１００％の間で可変できるものである。

【００１８】また、フィルタ定数は、被制御車種対応の
フィルタ定数であると共にメインＣＰＵに対する第一の
不揮発メモリに書込まれているものであって、フィルタ
定数はシリアル通信用直並列変換器を介してサブＣＰＵ
に対する第二のＲＡＭメモリに転送され、サブＣＰＵの
デジタルフィルタに用いられるフィルタ定数を含む設定
定数はサブＣＰＵでサムチェックが行われ、チェックサ
ムエラーが発生した時にはフィルタ定数を再度上記メイ
ンＣＰＵからサブＣＰＵへ転送処理を行う再送判定手段
を備えたものである。

【００１９】また、フィルタ定数は、被制御車種対応の
フィルタ定数であると共にメインＣＰＵに対する第一の
不揮発メモリに書込まれているものであって、フィルタ
定数を第一のＲＡＭメモリに転送する転送手段と、第一
のＲＡＭメモリに格納されたフィルタ定数を含む制御定
数を補正する制御定数補正手段と、補正された制御定数
をシリアル通信用直並列変換器を介してサブＣＰＵに対
する第二のＲＡＭメモリに転送する制御定数転送手段と
を備え、制御定数が、サブＣＰＵによるデジタルフィル
タ手段の設定定数として用いられるものである。

【００２０】また、メインＣＰＵのデ−タバスには、サ
ブＣＰＵを介さず直接メインＣＰＵに入出力される高速
処理用の入出力インタフェ−ス回路が接続され、入出力
インタフェ−ス回路を介してサブＣＰＵに入力された信
号はサブＣＰＵによって監視され、監視結果をメインＣ
ＰＵに送信するものである。

【００２１】また、外部ツ−ルを接続する脱着式コネク
タ、外部ツ−ルとメインＣＰＵ間を接続するシリアルコ
ミュニケ−ションインタフェ−ス、サブＣＰＵに供給さ
れた複数の入力信号の一部の動作に応動し、第二の不揮
発メモリに格納されたプログラムに基づいてサブＣＰＵ
から書込み制御出力を発生する書込みモ−ド判定手段を
備え、書込み制御信号がメインＣＰＵの書込み制御端子
に供給されることにより外部ツ−ルから第一の不揮発メ
モリに対して制御プログラム及び制御定数を転送書込み
するものである。

【００２２】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１による車載電子制御装置のブロック回路図
を示す図１について説明する。図１において、100aはＥ
ＣＵ（車載電子制御装置）であり第一LSI（第一の集積
回路）110と第二LSI（第二の集積回路）120aを主要部品
とする一枚の電子基板で構成されている。101は例えば
エンジンの点火時期や燃料噴射時期を制御するためのク
ランク角センサやオ−トクル−ズ制御用の車速センサ等
比較的高頻度の動作を行い、速やかに信号取込みを行う
必要のあるＯＮ/ＯＦＦ動作の高速入力信号IN1〜INnが
入力されるコネクタ端子である。102は例えば変速レバ
−位置を検出するセレクタスイッチやエアコンスイッチ
など比較的低頻度の動作を行い、信号取込みの遅れがあ
まり問題とならないようなＯＮ/ＯＦＦ動作の低速入力
信号INs1〜INsnが入力されるコネクタ端子である。103
は例えばアクセルポジショナや水温センサ、排気ガスの
酸素濃度センサなど比較的緩慢な動作を行い、信号取込
みの遅れがあまり問題とならないようなアナログ入力信
号AN1〜ANnが入力されるコネクタ端子である。

【００２３】104は例えばエンジンの点火コイル駆動出
力や燃料噴射制御用電磁弁駆動用出力など比較的高頻度
の動作を行い、遅滞なく駆動出力を発生する必要のある
ＯＮ/ＯＦＦ動作の高速出力OUT1〜OUTnが出力されるコ
ネクタ端子である。105は例えば変速機用電磁弁駆動出
力やエアコン用電磁クラッチ駆動出力など比較的低頻度
の動作を行い、駆動出力の応答遅れがあまり問題となら
ないＯＮ/ＯＦＦ動作の低速出力OUTs1〜OUTsnが出力さ
れるコネクタ端子である。

【００２４】106は上記ＥＣＵ100aに対して予め制御プ
ログラムや制御定数等を転送書込みするための外部ツ−
ルであり、該外部ツ−ルは製品出荷時や保守作業時に使
用され、脱着コネクタ107を介してＥＣＵ100aに接続さ
れるものである。108は車載バッテリに接続された電源
端子であり、電源スイッチを介して給電される端子と後
述のメモリの動作保持のために直接車載バッテリから給
電されるスリ−プ用端子によって構成されている。

【００２５】上記第一ＬＳＩ110はメインＣＰＵ（マイ
クロプロセッサ）111、第一の不揮発メモリ112、第一の
ＲＡＭメモリ113、入力用デ−タセレクタ114、出力用ラ
ッチメモリ115、後述のサブＣＰＵ121aとの間でシリア
ル信号の交信を行う直並列変換器116、上記外部ツ−ル1
06とシリアル信号の交信を行うSCI（シリアル・コミュ
ニケ−ション・インタフェ−ス）117等によって構成さ
れており、これらの構成部品は８〜３２ビットのデ−タ
バス118によってメインＣＰＵ111に接続されている。な
お、上記メインＣＰＵ111には図示しないプログラムロ
−ダ（ＰＬＬ）や該ＰＬＬ起動用のブ−トプログラムが
格納されたマスクＲＯＭが内蔵されている。また、上記
第一の不揮発メモリ112は例えば一括書込みの行えるフ
ラッシュメモリであって、外部ツ−ル106から転送制御
プログラムや車両制御用プログラム、車両制御用定数な
どが第一のＲＡＭメモリ113を経由して転送書込みされ
るようになっている。

【００２６】上記第二ＬＳＩ120aはサブＣＰＵ（マイク
ロプロセッサ）121a、第二の不揮発メモリ122a、第二の
ＲＡＭメモリ123a、入力用デ−タセレクタ124aや124b、
出力用ラッチメモリ125、129a、129b、上記メインＣＰ
Ｕ111との間でシリアル信号の交信を行う直並列変換器1
26、アナログ→デジタル変換を行うＡ/Ｄ変換器138a、1
38b等によって構成されており、これらの構成部品は８
ビットのデ−タバス128によってサブＣＰＵ121aに接続
されている。なお、上記第二の不揮発メモリ122aは例え
ばマスクＲＯＭ（読出専用メモリ）であって、サブＣＰ
Ｕ121aが取扱う入出力制御のプログラムやメインＣＰＵ
111との交信用プログラム等が格納されている。ただ
し、後述のデジタルフィルタ定数は例えば上記第一の不
揮発メモリ112から第一のＲＡＭメモリ113、直並列変換
器116、126を経由して第二のＲＡＭメモリ123aに格納さ
れるようになっている。

【００２７】130は数ＫΩの低抵抗のブリ−ダ抵抗であ
り、該ブリ−ダ抵抗は入力信号スイッチに対する負荷と
なるように各ＯＮ/ＯＦＦ入力端子IN1〜INn、INs1〜INs
nと電源の正側（プルアップ）または負側（プルダウ
ン）に接続されていて、入力スイッチがＯＦＦしている
時に入力端子が開放状態となってノイズが重畳するのを
避けたり、入力スイッチが接点である場合にはその接触
信頼性を向上する役割を持っている。131は図４で後述
するノイズフィルタ、132は図４で後述するレベル判定
用比較器であり、各ＯＮ/ＯＦＦ入力信号は上記ノイズ
フィルタ131からレベル判定用比較器132を経由"して上
記入力用デ−タセレクタ114、124a、124bに接続されて
いる。なお、高速入力IN1〜INnに関しては、メインＣＰ
Ｕ111側のデ−タセレクタ114とサブＣＰＵ121a側のデ−
タセレクタ124aの両方に接続されている。

【００２８】134は負荷駆動用トランジスタであり、上
記ラッチメモリ115と高速出力端子104やラッチメモリ12
5と低速出力端子105との間に接続され、ラッチメモリ11
5や125の出力信号によって外部負荷OUT1〜OUTnやOUTs1
〜OUTsnを駆動するようになっている。135は図５で後述
するノイズフィルタ、138a、138bはノイズフィルタ135
を介してアナログ信号AN1〜ANnに接続されたＡ/Ｄ変換
器である。なお、ラッチメモリ129aの出力は実施の形態
４で後述する書込み制御出力として上記メインＣＰＵの
モ-ド制御端子に直接接続され、ラッチメモリ129bの出
力は実施の形態３で後述する入力監視制御出力として上
記メインＣＰＵの割込み制御端子に直接接続されてい
る。また、140は上記電源端子108から給電されて上記第
一ＬＳＩ110や第二ＬＳＩ120aに給電する電源ユニット
であり、該電源ユニットや上記ブリ−ダ抵抗130、出力
トランジスタ134などは第二ＬＳＩ120aの外部に設けら
れている。

【００２９】なお、図示しない高速アナログ入力信号と
して、エンジンのノッキングを検出する圧電センサがメ
インＣＰＵ111に直接接続されていたり、出力トランジ
スタ134の動作確認信号や負荷電流検出信号なども、Ｅ
ＣＵ100a内部で発生する信号としてデ−タセレクタ114
や124a、124bの入力信号として取込まれたり、図示しな
いA/D変換器を介してデ−タバス118や128に接続されて
いる。また、必要に応じてメ−タ表示用のＤ/Ａ変換器
を搭載することもできるが、ＯＮ/ＯＦＦ動作の低速出
力点数はあまり多くはないことから、出力に関しては全
てメインＣＰＵ111側のラッチメモリ115から出力するよ
うにしても良い。△更に、メインＣＰＵ111はサブＣＰ
Ｕ121aの暴走監視制御を行ったり、第二ＬＳＩ120a内に
はメインＣＰＵ111のウォッチドッグ信号に応動するウ
ォッチドッグタイマ回路やメインＣＰＵ111のリセット
制御回路などが追加されている。

【００３０】図１のとおり構成されたこの発明の実施の
形態１による車載電子制御装置において、その作用・動
作を示す図２a〜図２cのフロ−チャ−トについて説明す
る。図２aはメインＣＰＵ111からサブサブＣＰＵ121a間
でフィルタ定数を転送設定するためのサブＣＰＵ121a側
の動作フロ−を中心としたものであり、200は動作開始
工程、201はサブＣＰＵ121aがメインＣＰＵ111からの送
信要求を受信したかどうかを判定する工程、202は該送
信要求の受信時にサブＣＰＵ121aがメインＣＰＵ111に
対して送信許可信号を送信する工程、203、204、205は
メインＣＰＵ111から送信された入力番号INnに対応した
シフト周期Ｔや判定点数Ｎを受信し第二のＲＡＭメモリ
123aに格納する工程であり、該シフト周期や判定点数等
はデジタルフィルタのフィルタ定数を決定するものとし
て関係する全ての入力番号に関する定数が繰返し送信さ
れてくるようになっている。ただし、既に全ての定数が
送信された後では、一部の変更したい定数のみかあるい
は一括変更のための倍率情報のみが送信されてくること
もある。

【００３１】206は一連の定数の送信が終わったことを
サブＣＰＵ121aが受信すると次工程207に移行する判定
工程、207は全ての受信定数のサムチェックを行う工
程、208はサムチェックエラ−の有無を判定する工程、2
09はエラ−が無かった時にサブＣＰＵ121aが正常信号を
送信する工程、211は工程208でエラ−があった時にサブ
ＣＰＵ121aが異常信号を送信する工程、210は終了工程
であり、一連の工程動作が終了すると再び開始工程200
へ移行するようになっている。メインＣＰＵ111からの
定数送信要求がない時は、工程212でON/OFF入力信号INs
1〜INsnやアナログ信号AN1〜ANnのデジタル値などがメ
インＣＰＵ111へ送信されたり、工程213では制御出力OU
Ts1〜OUTsnに対応した出力信号がメインＣＰＵ111から
サブＣＰＵ121aへ送信されるようになっており、一連の
送受信が完了すると工程207によって再びシフト周期Ｔ
や判定点数Ｎ等の設定デ−タのサムチェックが行われて
いる。

【００３２】図2bはサブＣＰＵ121aで実行されるＯＮ/
ＯＦＦ入力信号に対するデジタルフィルタ制御の動作フ
ロ−を示したものであり、220は動作開始工程、221は対
象となる入力番号INnを設定する工程、222は既に設定さ
れたシフト周期Ｔで順次サンプリングされた入力番号IN
nのＯＮ/ＯＦＦ状態（論理「１」または「０」）につい
て、最新状態を含むＮ点のサンプリング値の論理「１」
の数を算出する工程、223は工程222で算出された論理
「１」の数が多い時（Ｎ点すべてが論理「１」または例
えば９０％以上の点数のものが論理「１」）である時に
次工程224へ移行する判定工程、224は第二のＲＡＭメモ
リ123a内にある入力イメ−ジメモリ番号ＩnをＯＮに設
定する工程であり入力イメ−ジメモリＩnの内容が現時
点での確定されたＯＮ/ＯＦＦ状態を表すものとなって
いる。

【００３３】225は上記判定工程223が否（論理「１」が
多くない）の時に作用し、入力番号INnのＯＮ/ＯＦＦ状
態（論理「１」または「０」）について、最新状態を含
むＮ点のサンプリング値の論理「０」の数を算出する工
程、226は工程225で算出された論理「０」の数が多い時
（Ｎ点すべてが論理「０」または例えば９０％以上の点
数のものが論理「０」）である時に次工程227へ移行す
る判定工程、227は第二のＲＡＭメモリ123a内にある入
力イメ−ジメモリ番号ＩnをＯＦＦにリセットする工程
であり入力イメ−ジメモリＩnの内容が現時点での確定
されたＯＮ/ＯＦＦ状態を表すものとなっている。228は
工程224または工程227によって入力イメ−ジメモリＩn
の内容が更新されるか、または工程223と工程226が共に
否（論理「１」が多くなく、論理「０」も多くない中途
半端な状態であって、入力イメ−ジメモリＩnの内容は
変化しない）である時に対象となる入力番号INnを次の
番号に更新する工程、229は全ての入力番号の処理が終
わるまでは工程221へ復帰し、全ての入力番号の処理が
完了すると終了工程230へ移行する完了判定工程であ
り、終了工程230に移行した後は再び開始工程220へ移行
する。なお、工程222から工程227に至る一連の工程によ
ってデジタルフィルタ手段231が構成されている。

【００３４】入力信号の正常なＯＮ/ＯＦＦを確実に検
出するためには上記サンプリング時間に相当するシフト
周期Ｔは入力信号の正常なＯＮ時間またはＯＦＦ時間の
内、短い方の時間の数分の１〜十数分の１程度の速い時
間とされ、シフト周期Ｔと判定点数Ｎの積は入力信号の
正常なＯＮ時間またはＯＦＦ時間の内、短い方の時間よ
り短い時間とする必要があるが、各入力に対して設定さ
れるシフト周期Ｔは適宜グル−プ別けされた複数種類の
ものとし、各入力個別に判定点数Ｎを設定するのが現実
的である。また、入力の確定工程である工程223や226
は、通常は全ての論理が「１」であるか「０」であるか
によって判定すれば良く、この場合には工程223はＮ点
の論理積、工程226はＮ点の論理和によって簡単に判定
が行えるものである。

【００３５】以上のようなデジタルフィルタ手段231に
よれば、例えば入力接点がチャッタリングしてＯＮ/Ｏ
ＦＦを小刻みに繰返しながらＯＮに収斂するような場
合、小刻みなＯＮ/ＯＦＦをサンプリングすることが少
なく、仮にサンプリングしたとしても多数のサンプリン
グ値が継続的にＯＮでなければ入力ＯＮとは確定しない
ことになる。また、例えばエアコンスイッチのような手
動操作スイッチでは、一瞬だけスイッチがＯＮしてもこ
れは無視されることになるが、その結果としてノイズに
よる誤動作も防止されることになるものである。更に、
高周波ノイズの重畳により偶然にもサンプリングする都
度に虚偽の入力信号（例えば本来ＯＮであるべきものが
ノイズによってＯＦＦと誤認された入力信号）が継続す
ることを避けるためには、入力インタ−フェ−ス回路と
してノイズフィルタ131やレベル判定用比較器132が設け
られており、その作用については図４により後述する。

【００３６】図2cはサブＣＰＵ121aで実行されるアナロ
グ入力信号に対するデジタルフィルタ制御の動作フロ−
を示したものであり、240は動作開始工程、241は対象と
なる入力番号ANnを設定する工程、242は既に設定された
シフト周期Ｔによって順次サンプリングされた最新のＮ
点のデジタル値の相加平均を算出する工程、243は該工
程242で算出された相加平均値を現時点のデジタル値と
して確定し、第二のＲＡＭメモリ123a内の入力デ−タメ
モリIAnに格納する工程、244は次の入力番号を決定する
工程、245は全ての入力に対する処理が完了したかどう
かを判定する工程であり、処理未完了の時は工程241へ
復帰し、処理完了の時は終了工程246へ移行し、ここか
ら再び開始240へ移行する。 △デジタルフィルタ247は上記工程242、243によって構
成されており、入力デ−タメモリIAnの内容はサンプリ
ング毎に更新される移動平均値となっている。なお、各
サンプリング値がノイズによる異常値を含まないように
するためには、入力インタフェ−ス回路としてノイズフ
ィルタ135が接続されており、その作用については図５
において後述する。

【００３７】以上のようなデジタルフィルタ手段231や2
47によれば、あたかも抵抗/コンデンサによるノイズフ
ィルタでコンデンサの容量を大きくしたものと等価な作
用となるが、コンデンサの容量を大きくすることは集積
回路化に不向きであり、被制御車種対応でコンデンサの
容量を変更することも困難となるので、この実施の形態
によればサブＣＰＵのソフトウエアによってデジタルフ
ィルタを構成しているものである。なお、上記実施の形
態１では、サブＣＰＵ側出力（コネクタ端子105、ラッ
チメモリ125、負荷駆動用トランジスタ134）を備えてい
る構成で説明したが、これらの構成は必ずしも備えてい
る必要はない。但し、これらサブＣＰＵ側出力を備えて
いれば、メインＣＰＵを監視、判定して暴走を検出した
場合、サブＣＰＵ側出力に対して、安全方向（例えば、
モータ電源の遮断）になるよう処置を施すことができ
る。

【００３８】実施の形態２．以下、この発明の実施の形
態２による車載電子制御装置のブロック回路図を示す図
３に関し、図１との相違点を中心に説明する。図３にお
いて、100bはＥＣＵ（車載電子制御装置）であり第一LS
I（第一の集積回路）110と第二LSI（第二の集積回路）1
20bを主要部品とする一枚の電子基板で構成されてい
る。上記第二LSI 120bはサブＣＰＵ（マイクロプロセッ
サ）121b、第二の不揮発メモリ122b、第二のＲＡＭメモ
リ123b、入力用デ−タセレクタ124aや124b、出力用ラッ
チメモ"リ125、129a、129b、上記メインＣＰＵ111との
間でシリアル信号の交信を行う直並列変換器126、アナ
ログ→デジタル変換を行うＡ/Ｄ変換器138等によって構
成されており、これらの構成部品は８ビットのデ−タバ
ス128によってサブＣＰＵ121bに接続されている。

【００３９】133はレベル判定用比較器132とデ−タセレ
クタ124bの間に接続されたＯＮ/ＯＦＦ入力信号用デジ
タルフィルタとしてのカウンタであり、その構成・作用
については図４により詳細に説明する。136はノイズフ
ィルタ135とマルチプレクサ139との間に接続されたアナ
ログ入力用デジタルフィルタ手段としてのスイッチトキ
ャパシタ、137は該スイッチトキャパシタ用の切換スイ
ッチ、138は上記マルチプレクサ139によって順次切換接
続されたアナログ信号をデジタル値に変換するＡ／Ｄ変
換器であり、スイッチトキャパシタ136の構成・作用に
ついては図５により詳細に説明する。

【００４０】図４は上記カウンタ133とその周辺回路を
示したものであり、前述の低抵抗のブリ−ダ抵抗130を
備えた入力信号INsnは、実用可能な上限値である数百Ｋ
オームの高抵抗の直列抵抗15aを介して十数ｐＦの小容
量の並列コンデンサ16aに接続されている。131は上記直
列抵抗15aと並列コンデンサ16bによって構成されたノイ
ズフィルタであって高周波ノイズを吸収平滑化するため
のものとなっている。132は入力抵抗17、正帰還抵抗1
8、比較器19によって構成されたレベル判定用比較器で
あり、上記比較器19の負側入力には所定の基準電圧Ｖon
が印加されている。従って、コンデンサ16aの充電電圧
が基準電圧Ｖon以上になると比較器19の出力は「Ｈ」
（論理「１」)となるが、一旦比較器19の出力が「Ｈ」
になると、正帰還抵抗18による入力加算が生じるため
に、コンデンサ16aの充電電圧がＶoff（＜Ｖon）まで低
下しなければ比較器19の出力は「Ｌ」（論理「０」）に
はならないようにヒステリシス機能を持っている。これ
はコンデンサ16aに重畳されたノイズリップルによっ
て、高頻度に比較器19の出力が反転変化することを防止
するためのものとなっている。

【００４１】50aは上記比較器19の出力と可逆カウンタ5
2のカウントアップモ−ド入力ＵＰ間に接続されたゲ−
ト素子、51は上記比較器19の出力からゲ−ト素子50bを
介して上記可逆カウンタ52のカウントダウンモ−ド入力
ＤＮに接続された論理反転素子であり、上記可逆カウン
タ52は所定のサンプリング周期（図２aのシフト周期Ｔ
に相当）でＯＮ/ＯＦＦするクロック入力端子ＣＬを備
えていて、モ−ド入力ＵＰやＤＮに応じてクロック入力
を可逆カウントするように構成されている。53aは図２a
の判定点数Ｎに相当する設定値が格納された設定値レジ
スタ、53bは可逆カウンタ52の現在値が格納された現在
値レジスタ、54aは可逆カウンタ52の現在値が設定値に
到達した時に論理「１」となる出力Ｑによって上記ゲ−
ト素子50aを閉鎖して、更なるカウントアップが行われ
ないようにする論理反転素子、54bは可逆カウンタ52の
現在値が０になった時に論理「１」となる出力Ｐによっ
て上記ゲ−ト素子50bを閉鎖して、更なるカウントダウ
ンが行われないようにする論理反転素子、55は上記可逆
カウンタ52の設定値到達出力Ｑによってセットされ、現
在値０出力Ｐによってリセットされるフリップフロップ
素子であり、該フリップフロップ素子の出力がデ−タセ
レクタ124bの入力端子に接続されている。

【００４２】このように構成された可逆カウンタ52で
は、サンプリング周期Ｔで動作するクロック入力ＣＬの
入力パルス数が設定値レジスタ53の設定値Ｎに到達する
まで継続的に比較器19の出力が「Ｈ」であればフリップ
フロップ55がセットされるが、途中で比較器19の出力が
「Ｌ」になればクロック入力を減算カウントし再び比較
器19の出力が「Ｈ」になった後に加算カウントが行われ
て、やがて現在値が設定値に到達すればフリップフロプ
55がセットされる。同様に、一旦フリップフロップ55が
セットされると、サンプリング周期Ｔで動作するクロッ
ク入力ＣＬの入力パルスによって現在値がＮから０に減
少するまで継続的に比較器19の出力が「Ｌ」であればフ
リップフロップ55がリセットされるが、途中で比較器19
の出力が「Ｈ」になればクロック入力を加算カウント
し、再び比較器19の出力が「Ｌ」になった後に減算カウ
ントが行われやがて現在値が０すればフリップフロプ55
がリセットされる。

【００４３】図５は図３におけるスイッチトキャパシタ
136の説明用等価回路とその周辺回路を示したものであ
る。図５において135はアナログ入力信号ANnに対するノ
イズフィルタであり、該ノイズフィルタは正側クリップ
ダイオ−ド28、負側クリップダイオ−ド29、直列抵抗2
1、並列コンデンサ22によって構成されている。クリッ
プダイオ−ド28、29はアナログ入力信号ANnに過大なノ
イズが重畳された時に、このノイズ電圧を電源の正負回
路に環流させて、想定されるアナログ信号の最大・最小
値を超える電圧をコンデンサ22に印加しないようにする
ためのものである。また、アナログセンサが相応の内部
抵抗を持っている場合には直列抵抗21は省略することも
できる。

【００４４】スイッチトキャパシタ136を構成するコン
デンサC0は切換スイッチ137によって周期的に信号側
または出力側に切換えられ、その切換周期Ｔは周期設
定手段137aによって設定された値となっている。信号側
には上記コンデンサ22の両端電圧Ｖ1が増幅器AMP1を
介して印加され、出力側には出力コンデンサＣが接続
され、該コンデンサの両端電圧Ｖ2は増幅器AMP2とマル
チプレクサ139を介してA/D変換器138に供給されるよう
になっている。

【００４５】このように構成されたスイッチトキャパシ
タ136において、コンデンサＣ0に対する充放電抵抗が充
分小さい時には以下のような関係式が成立する。 側でのコンデンサＣ0の蓄積電荷 Ｑ1＝Ｃ0ラＶ1 側でのコンデンサＣ0の蓄積電荷 Ｑ2＝Ｃ0ラＶ2 Ｔ秒間での移動電荷 Ｑ＝Ｑ1−Ｑ2＝Ｃ0ラ（Ｖ1−Ｖ2） Ｔ秒間での平均電流 Ｉ＝Ｑ/Ｔ＝Ｃ0ラ（Ｖ1−Ｖ2）/Ｔ 等価抵抗 Ｒ0＝（Ｖ1−Ｖ2）/Ｉ＝Ｔ/Ｃ0 従って、上記のようなスイッチトキャパシタ136は、直
列抵抗Ｒ0と出力コンデンサＣによるフィルタと等価で
あり、抵抗Ｒ0は切換周期Ｔに比例して大きな値となる
ものであるが、切換周期Ｔは図２aの工程204で設定され
るシフト周期Ｔに相当しており、この事例では工程205
で設定される判定点数Ｎの設定は不要となっている。

【００４６】以上の説明で明らかなとおり、図１の実施
の形態ではサブＣＰＵ121aによるソフトウエアに全面依
存したデジタルフィルタとなっているのに対し、図３の
実施の形態ではサブＣＰＵ121bによって目標とするフィ
ルタ定数の設定がなされ、これに対応したハ−ドウエア
によってデジタルフィルタが構成されている。ソフトウ
エア依存のデジタルフィルタは応答性が悪くなる反面
で、周辺回路部品が少なくなるメリットがある。ハ−ド
ウエア依存のデジタルフィルタはその逆であり、実態と
してはＯＮ/ＯＦＦ入力信号はソフトウエア依存型、ア
ナログ入力信号はハ−ドウエア依存型（マルチプレクサ
を併用してＡ／Ｄ変換器は削減）で構成するのが一つの
理想形態である。但し、アナログ入力信号は図２で示し
た移動平均フィルタ方式とし、マルチプレクサを廃止し
て各入力毎にＡ／Ｄ変換器を設けることも可能であり、
様々な実施形態の組合わせが可能である。

【００４７】実施の形態３．図１や図３の実施の形態に
おいて、高速入力IN1〜INnがデ−タセレクタ114を通じ
てメインＣＰＵ111側に取込まれていると共に、デ−タ
セレクタ124aを通じてサブＣＰＵ121aや121b側にも取込
まれている。ここで、高速入力の説明として、例えば、
クランク角センサの情報を基に制御している項目及びそ
の分解能のを挙げると、点火制御で分解能は４μ秒、エ
ンジンの回転変動検出で分解能は１μ秒、以上よりＳＧ
Ｔの検出タイマーの分解能は０．２５μ秒となってい
る。従って、直接メインＣＰＵに入出力される高速処理
用の入出力インタフェ−ス回路は、これら分解能を満足
する性能を備えていることが望ましい。このような構成
とすることによる効果的な活用方法の一例は以下のとお
りである。例えば高速入力の一つであるエンジンのクラ
ンク角センサはエンジンの点火時期や燃料噴射時期を決
定するものとして遅滞なくメインＣＰＵ111に取込まれ
る必要があり、サブＣＰＵ121aや121bからシリアル信号
として受取ることは困難である。しかし、クランク角セ
ンサのパルスを所定時間毎に積分してエンジンの平均的
な回転速度を演算することはサブＣＰＵ121a、121b側で
も可能であり、これによって異常なエンジン回転速度に
なっていないかどうかをサブＣＰＵ側でも判定して安全
の冗長度を高めることができる。

【００４８】また、各種入力信号がセンサ回路の断線や
短絡によって適正に入力されないような状態になってい
ないかどうか等は、サブＣＰＵ121a、121b側で判定する
ことによりメインＣＰＵ111の負担を軽減することもで
きる。このようにして、サブＣＰＵ121a、121b側で入力
監視制御を行って、若しも異常があれば図１や図３のラ
ッチメモリ129bを介してメインＣＰＵ111の割込端子に
対して異常出力を供給することができる。なお、サブＣ
ＰＵ121a、121bを経由してメインＣＰＵ111に供給され
る低速入力についても、その適正動作をサブＣＰＵ121
a、121b側で監視し、異常があればラッチメモリ129bを
介してメインＣＰＵ111へ異常出力を供給するものであ
る。同様に低速動作のアナログ信号についても、例えば
水温の異常な急上昇がないかどうかをサブＣＰＵ121a、
121b側で判定することができ、各種の監視異常結果はコ
−ド番号化して直並列変換器126、116を介してメインＣ
ＰＵ111へ内容報告することができる。

【００４９】実施の形態４．図１や図３において、サブ
ＣＰＵ121a、121b側のラッチメモリ129aを介してメイン
ＣＰＵ111の制御端子に書込み制御出力を供給すること
を述べたが、この制御出力の生成方法の一例は次のとお
りである。例えば、セレクタスイッチがニュ−トラルに
され、アクセルペダルとブレ−キペダルをあたかもモ−
ルス符号のトン・ツ−に見立てて暗号入力操作を行う。
サブＣＰＵ121a、121bは第二の不揮発メモリ122a、122b
に格納されている暗号操作手順と一致した入力操作が行
われるとラッチメモリ129aに対して書込み制御出力を供
給する。

【００５０】図６はメインＣＰＵ111側のプログラムの
書込みに関連する説明用動作フロ−を示したものであ
る。なお、上で総称したプログラムの内分けと所在は次
のとおりである。 ・第一の不揮発メモリ112（書込み済みの場合） Ａ1：ツ−ルとメインＣＰＵ111間のデ−タ転送処理用通
信プログラム Ｂ1：被制御車両に対する制御プログラム Ｃ1：上記制御プログラムの実行中に参照される制御定
数 入力フィルタ定数も制御定数の中の一部である。 ・外部ツ−ル106 同上であるが、第一の不揮発メモリ112の内容を変更し
たい場合を想定すると次のとおりである。 Ａ2：書換えたい通信プログラム Ｂ2：書換えたい制御プログラム Ｃ2：書換えたい制御定数 ・メインＣＰＵ111内のマスクＲＯＭ Ｄ：プログラムロ−ダ起動用ブ−トプログラム これは外部ツ−ル106から第一のＲＡＭメモリ113の所定
領域に対して通信プログラムＡ2のみを転送するため
の機能限定された通信プログラムである。

【００５１】図６において、400は動作開始工程である
が、外部ツ−ル106からメインＣＰＵ111に対するプログ
ラムの書込みを行うに当たっては、エンジンを止めて外
部ツ−ル106を脱着コネクタ107に接続してから電源スイ
ッチを投入し、外部ツ−ル106のパネル面に設けられオ
ペレ−ションキ−を操作して転送要求を行う。この場合
の通信プログラムは上記第一の不揮発メモリ112に格納
された通信プログラムＡ1に依存している。工程401は外
部ツ−ル106からメインＣＰＵ111への転送要求を定期的
に割込み監視する工程であり、ここで転送要求を受信す
ると、判定工程402を経て工程403が動作する。工程403
では第一の不揮発メモリ112から通信プログラムＡ1が第
一のＲＡＭメモリ113内の所定領域に格納され、続い
て第一の不揮発メモリ112の内容は全て消去される。続
く工程404ではメインＣＰＵ111から外部ツ−ル106への
転送許可信号が送信されるが、この場合の通信プログラ
ムは第一のＲＡＭメモリ112の所定領域に待避された
通信プログラムＡ1である。

【００５２】これに続く工程405では外部ツ−ル106から
メインＣＰＵ111を介して第一のＲＡＭメモリ112の所定
領域に対して新しい通信プログラムＡ2が書込まれ、
以後の外部ツ−ルとの通信はこの新しい通信プログラム
Ａ2によって行われる。（但し、通信プログラムの変更
を目的としていない時には新旧の通信プログラムは同一
内容となる。） これに続く工程406では外部ツ−ル106からメインＣＰＵ
111を介して第一のＲＡＭメモリ112の所定領域に対し
て全てのプログラムＡ2、Ｂ2、Ｃ2が書込まれ、続いて
これが第一の不揮発メモリ112に一括書込みされる。こ
れに続く工程407では受信した全プログラムのサムチェ
ック操作を行い、その結果を外部ツ−ル106へ報告す
る。これに続く終了工程408から再び開始工程400へ移行
するが、上記の一連の動作は第一の不揮発メモリ112が
通信プログラムＡ1を持っている場合の動作であって、
初回の動作または工程403で通信プログラムＡ1が第一の
ＲＡＭメモリ113に格納されて第一の不揮発メモリ112の
内容が全消去された後に、誤ってバッテリ電源端子が開
放されたり、電源電圧の異常低下等があると、通信プロ
グラムＡ1は消失することになる。

【００５３】工程409はメインＣＰＵ111が通信プログラ
ムＡ1を持たない場合に機能するものであり、前述のラ
ッチメモリ129a（図１、図３参照）から暗号操作に基づ
く書込み制御出力がメインＣＰＵ111のモ−ド制御端子
に供給されると判定工程410を経て工程411に移行する。
工程411ではブ−トプログラムＤによってメインＣＰＵ1
11内のプログラムロ−ダが起動され、続く工程412によ
って外部ツ−ル106からメインＣＰＵ111を介して通信プ
ログラムＡ2が転送され、これが第一のＲＡＭメモリ113
の所定領域に書込まれる。これに続く工程406以降の
動作は既に説明したとおりである。

【００５４】以上はメインＣＰＵ111と外部ツ−ル106間
のプログラム転送に関する説明であるが、メインＣＰＵ
111側からサブＣＰＵ121aまたは121b側の第二のＲＡＭ
メモリ123aまたは123bに制御定数としてのフィルタ定数
を転送する動作は以下のとおりである。判定工程402や4
10で外部ツ−ル106からのプログラム転送要求やモ−ド
制御端子からの書込み要求が無いと判定されると工程41
3に移行する。工程413では第一の不揮発メモリ112から
第一のＲＡＭメモリ113内の所定領域に対して制御定
数Ｃ1の一部（フィルタ定数）が転送される。これに続
く工程414では車両の運転状態に応じた一部の制御定数
の適正値の算出・学習制御等が行われ、その結果によっ
て工程415では上記第一のＲＡＭメモリ113の所定領域
の内容を補正する。これに続く工程417ではサブＣＰＵ1
21aまたは121bに転送するべきフィルタ定数デ−タのサ
ムチェックが行われ、エラ−があれば再度工程413〜416
が実行される。

【００５５】工程417でエラ−がなければ工程418へ移行
し、第一のＲＡＭメモリ113の所定領域に格納されて
いるフィルタ定数が直並列変換器116、126を介してサブ
ＣＰＵ121a又は121b側の第二のＲＡＭメモリ123a又は12
3bへ転送される。△多数の入力信号に対するフィルタ定
数は一度サブＣＰＵ側に転送されるとバッテリでバック
アップされているので通常は再度一括変更することはな
く、ごく一部の入力について運転中に変更したり、或い
はエンジンの回転速度領域などに応じて一括変更するた
めの倍率だけが送信されるようになっている。

【００５６】実施の形態５．以上の各実施の形態におい
ては、サブＣＰＵ121aや121bの制御プログラムはマスク
ＲＯＭ（読出専用メモリ）である第二の不揮発メモリ12
2aや122bに格納され、フィルタ定数はメインＣＰＵ111
の不揮発メモリ112からサブＣＰＵ側の第二のＲＡＭメ
モリ123a、123bに転送されるものとして説明した。この
ような方式ではフィルタ定数を運転中にメインＣＰＵ側
から適宜補正して使用することができるメリットがある
が、バッテリ電圧の異常低下や電源端子の開放などがあ
った場合のことを想定すると常にＲＡＭメモリの内容を
チェックしておくことが必要であるが、サムチェックエ
ラ−等があれば再度第一の不揮発メモリ112から原始情
報を取出すことが可能である。

【００５７】その他、フィルタ定数以外の制御デ−タと
して、次のような情報をメインＣＰＵ111の不揮発メモ
リ112からサブＣＰＵ側の第二のＲＡＭメモリ123a、123
bに転送し、サブＣＰＵ121a、121bはこれを参照しなが
らプログラムを実行することもできる。 ・レベル判定用比較器132の判定値の一部は車種に応じ
て変更できるようなハ−ドウエア構成とし、このレベル
判定値を転送する。 ・第二の不揮発メモリ122a、122bに格納されている一部
のプログラムを車種に応じて有効にしたり無効にするよ
うな選択切換情報。 ・メインＣＰＵ111の暴走判定情報を転送する。

【００５８】一方、サブＣＰＵ121a、121b側の第二の不
揮発メモリ122a、122bを外部ツ−ル106から書込み可能
なフラッシュメモリとし、ここに入出力処理用の制御プ
ログラムやフィルタ定数等の書込みを行うようにするこ
とも可能であって、この場合にはバッテリ電圧の異常低
下や電源端子の開放などに対してフィルタ定数が消失す
ることがなく、フィルタ定数を直並列変換器116や126を
介して送信する必要が無い。

【００５９】

【発明の効果】以上のように、請求項１記載の発明によ
れば、外部ツ−ルから送信される被制御車種対応の制御
プログラム及び制御定数が少なくとも書込まれる第一の
不揮発メモリと演算処理用の第一のＲＡＭメモリとから
なるメインＣＰＵ、入出力処理用プログラムが書込まれ
た第二の不揮発メモリと演算処理用の第二のＲＡＭメモ
リとからなるサブＣＰＵ、このサブＣＰＵに入力される
複数の入力信号をメインＣＰＵに送信するシリアル通信
用直並列変換器、複数の入力信号に対するフィルタ定数
は第一及び第二の不揮発メモリの少なくとも一つに格納
されており、フィルタ定数に基づいてサブＣＰＵのデジ
タルフィルタ手段で所定の演算をさせメインＣＰＵに送
信させるので、メインＣＰＵの入出力ピン数が大幅に削
減されて小型安価となると共に、入力フィルタ用に様々
な容量の大容量コンデンサを使う必要がないので入力イ
ンタフェ−ス回路部分の小型化・標準化が図れる効果が
ある。特に、デジタルフィルタの制御はサブＣＰＵ側で
行われるので、メインＣＰＵの負担を高めることがな
く、メインＣＰＵとサブＣＰＵの機能分担により小型化
・標準化が達成できるものである。その結果、入出力イ
ンタフェ−ス回路部分を含めたサブＣＰＵ回りの集積回
路化も可能となり、この場合には従来の電子制御装置に
比べて装置全体を格段に小型化することができる顕著な
効果を奏するものである。

【００６０】また、請求項２記載の発明によれば、シリ
アル通信用直並列変換器は、メインＣＰＵによって演算
された複数の制御出力信号をサブＣＰＵに送信し、複数
の制御出力信号をサブＣＰＵのデータバスに接続された
出力インタフェ−ス回路を介して外部負荷に供給するの
で、小型化・標準化が達成できる効果がある。また、監
視性能の向上が図れる効果がある。

【００６１】また、請求項３記載の発明によれば、サブ
ＣＰＵに入力される複数の入力信号は、少なくとも正負
のクリップダイオ−ドと小容量コンデンサを包含したノ
イズフィルタを介して入力されたアナログ信号であっ
て、このアナログ信号は、切換スイッチによって周期的
に充放電されるスイッチトキャパシタと充放電周期の設
定手段を備えたデジタルフィルタ及びＡ／Ｄ変換器を介
してデジタル変換され、デジタルフィルタ手段は、この
デジタル変換値を用いて所定の演算を行いメインＣＰＵ
に送信させるので、アナログ信号に対する入力インタフ
ェ−ス回路であるクリップダイオ−ドとノイズフィルタ
によって高振幅ノイズ・高周波ノイズが除去され、多数
のデジタルフィルタ処理に対するサブＣＰＵの負担が軽
減されると共に、被制御車種に対応してフィルタ定数を
設定することが可能となり、自由度の高い標準化が達成
できるものである。

【００６２】また、請求項４記載の発明によれば、サブ
ＣＰＵに入力される複数の入力信号は、入力スイッチに
対する負荷となる低抵抗のブリ−ダ抵抗、高抵抗の直列
抵抗と小容量コンデンサによるノイズフィルタ、及びヒ
ステリシス機能を持ったレベル判定用比較器を介して入
力されたＯＮ／ＯＦＦ信号であって、デジタルフィルタ
手段は、レベル判定用比較器からの出力を、所定の周期
でサンプリングし、その連続する複数のサンプリング結
果のうち正が５０％以上である時にＯＮ判定され、連続
する複数のサンプリング結果のうち正が５０％未満であ
る時にＯＦＦ判定される入力確定手段によって構成さ
れ、入力確定手段の出力がメインＣＰＵに送信されるの
で、ＯＮ／ＯＦＦ信号に対する入力インタフェ−ス回路
であるノイズフィルタとレベル判定用比較器によって高
周波ノイズが除去され、多数のデジタルフィルタ処理に
対するサブＣＰＵの負担が軽減されると共に、フィルタ
用コンデンサの小型化ができるものである。

【００６３】また、請求項５記載の発明によれば、デジ
タルフィルタ手段は、サンプリングの周期またはレベル
判定用比較器の論理判定点数の少なくとも一方を設定す
る設定手段を備えたので、被制御車種に対応してフィル
タ定数を設定することが可能となり、自由度の高い標準
化が達成できるものである。

【００６４】また、請求項６記載の発明によれば、入力
確定手段がＯＮを出力する判定値は、複数のレベル判定
結果のうち正が占める割合が５０％から１００％の間で
可変できるので、被制御車種に対応してフィルタ定数を
設定することが可能となり、自由度の高い標準化が達成
できるものである。

【００６５】また、請求項７記載の発明によれば、フィ
ルタ定数は、被制御車種対応のフィルタ定数であると共
にメインＣＰＵに対する第一の不揮発メモリに書込まれ
ているものであって、フィルタ定数はシリアル通信用直
並列変換器を介してサブＣＰＵに対する第二のＲＡＭメ
モリに転送されサブＣＰＵのデジタルフィルタに用いら
れる設定定数として変換され、この設定定数はサブＣＰ
Ｕでサムチェックが行われ、チェックサムエラーが発生
した時にはフィルタ定数を再度上記メインＣＰＵからサ
ブＣＰＵへ転送処理を行う再送判定手段を備えたので、
サブＣＰＵ側の不揮発メモリには入出力処理用の固定的
な制御プログラムであっても良く、被制御車種対応の制
御プログラムや制御定数はメインＣＰＵ側の第一の不揮
発メモリに対して一元的に格納されているので、外部ツ
−ルとサブＣＰＵ間の交信が不要となってシステム構成
が単純化できる効果がある。

【００６６】また、請求項８記載の発明によれば、フィ
ルタ定数は、被制御車種対応のフィルタ定数であると共
にメインＣＰＵに対する第一の不揮発メモリに書込まれ
ているものであって、フィルタ定数を第一のＲＡＭメモ
リに転送する転送手段と、第一のＲＡＭメモリに格納さ
れたフィルタ定数を含む制御定数を補正する制御定数補
正手段と、補正された制御定数をシリアル通信用直並列
変換器を介してサブＣＰＵに対する第二のＲＡＭメモリ
に転送する制御定数転送手段とを備え、制御定数が、サ
ブＣＰＵによるデジタルフィルタ手段の設定定数として
用いられるので、メインＣＰＵが被制御車両の運転動作
中であっても、一部のフィルタ定数の変更や倍率指定に
よる一括変更等がメインＣＰＵによって可能となり、フ
ィルタ定数の最適化制御が行えるものである。

【００６７】また、請求項９記載の発明によれば、メイ
ンＣＰＵのデ−タバスには、サブＣＰＵを介さず直接メ
インＣＰＵに入出力される高速処理用の入出力インタフ
ェ−ス回路が接続され、入出力インタフェ−ス回路を介
してサブＣＰＵに入力された信号はサブＣＰＵによって
監視され、監視結果をメインＣＰＵに送信するので、メ
インＣＰＵとサブＣＰＵ間で適正な機能分担が行えると
共に、サブＣＰＵ側で各種の入力監視制御を強化して、
安全性の高い車載電子制御装置を提供することができる
ものである。

【００６８】また、請求項１０記載の発明によれば、外
部ツ−ルを接続する脱着式コネクタ、外部ツ−ルとメイ
ンＣＰＵ間を接続するシリアルコミュニケ−ションイン
タフェ−ス、サブＣＰＵに供給された多数の入力信号の
一部の動作に応動し第二の不揮発メモリに格納されたプ
ログラムに基づいてサブＣＰＵから書込み制御出力を発
生する書込みモ−ド判定手段を備え、この書込み制御信
号が上記メインＣＰＵの書込み制御端子に供給されるこ
とにより外部ツ−ルから第一の不揮発メモリに対して制
御プログラム及び制御定数を転送書込みするように構成
されているので、単純な隠しスイッチ等で書込み制御入
力を与えるようなものに比べて、悪戯操作や誤操作が防
止できると共に、余分な隠しスイッチなどを設けなくと
も既存の入力スイッチの暗号操作によって書込み制御指
令を発生することができるものである。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による車載電子制御
装置を示すブロック回路図である。

【図２】 この発明の実施の形態１による車載電子制御
装置の動作を示すフロ−チャ−トである。

【図３】 この発明の実施の形態２による車載電子制御
装置を示すブロック回路図である。

【図４】 この発明の実施の形態２による車載電子制御
装置を示すブロック回路図である。

【図５】 この発明の実施の形態２による車載電子制御
装置を示すブロック回路図である。

【図６】 この発明の実施の形態４による車載電子制御
装置の動作を示すフロ−チャ−トである。

【図７】 従来の車載電子制御装置を示すブロック回路
図である。

【符号の説明】

15a 直列抵抗、134 出力トランジスタ（出力インタフ
ェ−ス回路）、16a コンデンサ、135 ノイズフィ
ルタ（入力インタフェ−ス回路）、17 入力抵抗、136
スイッチトキャパシタ（デジタルフィルタ手段）、
18 帰還抵抗、137 切換スイッチ（デジタルフィルタ
手段）、19 比較器、137a 周期設定手段、22 コンデ
ンサ、138 A/D変換器、28 クリップダイオ−ド（正
側）、138aA/D変換器、29 クリップダイオ−ド（負
側）、138b A/D変換器、106 外部ツ−ル、139 マル
チプレクサ、107 脱着コネクタ、204 設定手段（周
期）、100a ECU（車載電子制御装置）、205 設定手段
（判定点数）、100b ECU（車載電子制御装置）、211
再送判定手段、110 第一LSI（第一の集積回路）、223
入力確定手段、111 メインＣＰＵ、226 入力確定手
段、112 第一の不揮発メモリ、231 デジタルフィルタ
手段、113 第一のＲＡＭメモリ、247 デジタルフィル
タ手段、116 直並列変換器、409 書込制御信号、117
SCI（シリアル・コミュニケーション・インターフェ
ース）、413 制御定数転送手段、118 デ−タバス、41
5 制御定数補正手段、120a 第二LSI（第二の集積回
路）、120b 第二LSI（第二の集積回路）、121a サブ
ＣＰＵ、121b サブＣＰＵ、122a 第二の不揮発メモ
リ、122b 第二の不揮発メモリ、123a 第二のＲＡＭ
メモリ、123b第二のＲＡＭメモリ、126 直並列変換
器、128 デ−タバス、129a ラッチメモリ（書込み制
御出力）、129b ラッチメモリ（監視制御出力）、130
ブリ−ダ抵抗（入力インタフェ−ス回路）、131 ノ
イズフィルタ（入力インタフェ−ス回路）、132 レベ
ル判定用比較器（入力インタフェ−ス回路）、133 カ
ウンタ（デジタルフィルタ手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０５Ｂ 15/02 Ｇ０５Ｂ 15/02 Ｍ (72)発明者 橋本 光司 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 (72)発明者 後閑 博 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 3G084 BA13 BA15 BA17 BA36 DA00 DA13 DA27 EA01 EA03 EB02 EB06 FA05 FA10 FA20 FA25 FA29 FA38 5H215 AA10 BB03 BB05 CC01 CC05 CC09 CX01 CX04 EE02 EE04 GG02 KK04

Claims (10)

【特許請求の範囲】
1. 【請求項１】 外部ツ−ルから送信される被制御車種対
   応の制御プログラム及び制御定数が少なくとも書込まれ
   る第一の不揮発メモリと演算処理用の第一のＲＡＭメモ
   リとからなるメインＣＰＵ、入出力処理用プログラムが
   書込まれた第二の不揮発メモリと演算処理用の第二のＲ
   ＡＭメモリとからなるサブＣＰＵ、このサブＣＰＵに入
   力される複数の入力信号を上記メインＣＰＵに送信する
   シリアル通信用直並列変換器、上記複数の入力信号に対
   するフィルタ定数は上記第一及び第二の不揮発メモリの
   少なくとも一つに格納されており、上記フィルタ定数に
   基づいて上記サブＣＰＵのデジタルフィルタ手段で所定
   の演算をさせ上記メインＣＰＵに送信させることを特徴
   とする車載電子制御装置。
2. 【請求項２】 シリアル通信用直並列変換器は、メイン
   ＣＰＵによって演算された複数の制御出力信号をサブＣ
   ＰＵに送信し、上記複数の制御出力信号をサブＣＰＵの
   データバスに接続された出力インタフェ−ス回路を介し
   て外部負荷に供給することを特徴とする請求項１記載の
   車載電子制御装置。
3. 【請求項３】 サブＣＰＵに入力される複数の入力信号
   は、少なくとも正負のクリップダイオ−ドと小容量コン
   デンサを包含したノイズフィルタを介して入力されたア
   ナログ信号であって、このアナログ信号は、切換スイッ
   チによって周期的に充放電されるスイッチトキャパシタ
   と充放電周期の設定手段を備えたデジタルフィルタ及び
   Ａ／Ｄ変換器を介してデジタル変換され、デジタルフィ
   ルタ手段は、このデジタル変換値を用いて所定の演算を
   行いメインＣＰＵに送信させることを特徴とする請求項
   １記載の車載電子制御装置。
4. 【請求項４】 サブＣＰＵに入力される複数の入力信号
   は、入力スイッチに対する負荷となる低抵抗のブリ−ダ
   抵抗、高抵抗の直列抵抗と小容量コンデンサによるノイ
   ズフィルタ、及びヒステリシス機能を持ったレベル判定
   用比較器を介して入力されたＯＮ／ＯＦＦ信号であっ
   て、デジタルフィルタ手段は、上記レベル判定用比較器
   からの出力を、所定の周期でサンプリングし、その連続
   する複数のサンプリング結果のうち正が５０％以上であ
   る時にＯＮ判定され、連続する複数のサンプリング結果
   のうち正が５０％未満である時にＯＦＦ判定される入力
   確定手段によって構成され、上記入力確定手段の出力が
   上記メインＣＰＵに送信されることを特徴とする請求項
   １記載の車載電子制御装置。
5. 【請求項５】 デジタルフィルタ手段は、サンプリング
   の周期またはレベル判定用比較器の論理判定点数の少な
   くとも一方を設定する設定手段を備えたことを特徴とす
   る請求項４記載の車載電子制御装置。
6. 【請求項６】 入力確定手段がＯＮを出力する判定値
   は、複数のレベル判定結果のうち正が占める割合が５０
   ％から１００％の間で可変できることを特徴とする請求
   項４記載の車載電子制御装置。
7. 【請求項７】 フィルタ定数は、被制御車種対応のフィ
   ルタ定数であると共にメインＣＰＵに対する第一の不揮
   発メモリに書込まれているものであって、上記フィルタ
   定数はシリアル通信用直並列変換器を介してサブＣＰＵ
   に対する第二のＲＡＭメモリに転送され、上記サブＣＰ
   Ｕのデジタルフィルタに用いられる上記フィルタ定数を
   含む設定定数はサブＣＰＵでサムチェックが行われ、チ
   ェックサムエラーが発生した時には上記フィルタ定数を
   再度上記メインＣＰＵから上記サブＣＰＵへ転送処理を
   行う再送判定手段を備えたことを特徴とする請求項１か
   ら６のいずれか一項に記載の車載電子制御装置。
8. 【請求項８】 フィルタ定数は、被制御車種対応のフィ
   ルタ定数であると共にメインＣＰＵに対する第一の不揮
   発メモリに書込まれているものであって、上記フィルタ
   定数を第一のＲＡＭメモリに転送する転送手段と、上記
   第一のＲＡＭメモリに格納されたフィルタ定数を含む制
   御定数を補正する制御定数補正手段と、補正された制御
   定数をシリアル通信用直並列変換器を介してサブＣＰＵ
   に対する第二のＲＡＭメモリに転送する制御定数転送手
   段とを備え、上記制御定数が、サブＣＰＵによるデジタ
   ルフィルタ手段の設定定数として用いられることを特徴
   とする請求項１から７のいずれか一項に記載の車載電子
   制御装置。
9. 【請求項９】 メインＣＰＵのデ−タバスには、サブＣ
   ＰＵを介さず直接メインＣＰＵに入出力される高速処理
   用の入出力インタフェ−ス回路が接続され、上記入出力
   インタフェ−ス回路を介してサブＣＰＵに入力された信
   号はサブＣＰＵによって監視され、監視結果をメインＣ
   ＰＵに送信することを特徴とする請求項１から８のいず
   れか一項に記載の車載電子制御装置。
10. 【請求項１０】 外部ツ−ルを接続する脱着式コネク
    タ、外部ツ−ルとメインＣＰＵ間を接続するシリアルコ
    ミュニケ−ションインタフェ−ス、サブＣＰＵに供給さ
    れた複数の入力信号の一部の動作に応動し、第二の不揮
    発メモリに格納されたプログラムに基づいてサブＣＰＵ
    から書込み制御出力を発生する書込みモ−ド判定手段を
    備え、上記書込み制御信号が上記メインＣＰＵの書込み
    制御端子に供給されることにより外部ツ−ルから第一の
    不揮発メモリに対して制御プログラム及び制御定数を転
    送書込みすることを特徴とする請求項１から９のいずれ
    か一項に記載の車載電子制御装置。