JP2002076591A - Printed wiring board and its producing method - Google Patents
Printed wiring board and its producing methodInfo
- Publication number
- JP2002076591A JP2002076591A JP2000256642A JP2000256642A JP2002076591A JP 2002076591 A JP2002076591 A JP 2002076591A JP 2000256642 A JP2000256642 A JP 2000256642A JP 2000256642 A JP2000256642 A JP 2000256642A JP 2002076591 A JP2002076591 A JP 2002076591A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- base material
- land
- electrolytic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000009713 electroplating Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 51
- 239000002184 metal Substances 0.000 description 40
- 229910052751 metal Inorganic materials 0.000 description 40
- 239000002585 base Substances 0.000 description 31
- 239000004020 conductor Substances 0.000 description 25
- 238000007747 plating Methods 0.000 description 19
- 239000011888 foil Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000005868 electrolysis reaction Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000011342 resin composition Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000003999 initiator Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば電子機器、
電気機器、コンピュータ、通信機器等に用いられるプリ
ント配線板及びその製造方法に関するものである。TECHNICAL FIELD The present invention relates to, for example, electronic equipment,
The present invention relates to a printed wiring board used for an electric device, a computer, a communication device and the like, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄小型化が進んでおり、これに伴い、導体回
路のライン幅及びライン間隔が１００μｍ以下の狭ピッ
チであるいわゆるファインパターンを有するプリント配
線板の製造技術が求められてきている。特に半導体等の
実装部品が接続されるランドにおけるファインパターン
化の要求が高いものであり、またこのようなライン幅の
狭いランドにおけるバンプ形成や、半田ボールを用いた
実装部品の実装性等についても開発が盛んである。2. Description of the Related Art In recent years, electronic components such as semiconductor chips and chip components have become lighter, thinner and smaller, and accordingly, so-called fine patterns having a narrow pitch of 100 μm or less in line width and line interval of a conductor circuit have been developed. There is a demand for a technique for manufacturing a printed wiring board. In particular, there is a high demand for fine patterns on lands to which mounted components such as semiconductors are connected, and bump formation on lands having such a narrow line width and mountability of mounted components using solder balls are also required. Development is active.
【０００３】ここで、プリント配線板上にランドや配線
等の導体回路を形成する方法の一つとして、パターンめ
っき法がある。これは、例えば銅箔等の金属箔や無電解
めっき層などからなる給電用の金属被膜が絶縁層の上面
に形成された基材において、この金属被膜の上面にめっ
きレジストを形成して電解めっき法により電解めっき層
を形成し、更にめっきレジスト除去後、エッチング処理
にて金属被膜を除去するものである。このパターンめっ
き法は、金属被膜の全面に電解めっき層を形成した後、
エッチング処理にて導体パターンを形成するパネルめっ
き法と比べて、エッチング処理による導体の除去量が比
較的少なくて済み、導体回路形成時における隣合う導体
間の絶縁性を容易に確保することができて、オープンシ
ョート不良の発生を低減できるという利点がある。Here, as one of the methods for forming a conductor circuit such as a land and a wiring on a printed wiring board, there is a pattern plating method. This is because, for example, on a base material on which a metal film for power supply made of a metal foil such as a copper foil or an electroless plating layer is formed on the upper surface of an insulating layer, a plating resist is formed on the upper surface of the metal film to form an electrolytic plating. An electrolytic plating layer is formed by a method, and after removing a plating resist, a metal film is removed by etching. This pattern plating method, after forming an electrolytic plating layer on the entire surface of the metal film,
Compared with the panel plating method in which a conductor pattern is formed by etching, the amount of conductor to be removed by etching is relatively small, and insulation between adjacent conductors can be easily secured when forming a conductor circuit. Therefore, there is an advantage that occurrence of open short-circuit failure can be reduced.
【０００４】[0004]
【発明が解決しようとする課題】しかし、パターンめっ
き法によりファインパターンを有する導体回路を形成し
ようとすると、図３に示すように基材２上のめっきレジ
スト層３に挟まれた狭い領域において、金属被膜４上に
電解めっき層６が形成されることから、この領域では端
部よりも中央部における電解電流密度が高くなる。その
結果、めっきレジスト層３に挟まれた領域に形成される
電解めっき層６は、中央部分が突出する形状に形成され
てしまう。このような電解めっき層６の中央部分の突出
は、添加剤の種類や量、あるいは電解めっき時の電流密
度の制御等によってある程度解消することは可能ではあ
るが、安定性に乏しく、電解めっき層６のこのような突
出を確実に防止することは困難であった。However, when a conductor circuit having a fine pattern is to be formed by the pattern plating method, as shown in FIG. 3, a narrow region sandwiched between the plating resist layers 3 on the base material 2 is formed. Since the electrolytic plating layer 6 is formed on the metal film 4, the electrolytic current density in the central portion is higher in this region than in the end portion. As a result, the electrolytic plating layer 6 formed in the region sandwiched between the plating resist layers 3 is formed in a shape in which the central portion protrudes. Such protrusion of the central portion of the electrolytic plating layer 6 can be eliminated to some extent by controlling the type and amount of the additive or the current density at the time of electrolytic plating, but the stability is poor and the electrolytic plating layer It was difficult to reliably prevent such protrusion of No. 6.
【０００５】このため、従来では導体回路が中央部分が
突出するように形成されることとなり、特にランドにお
いては、実装部品の実装工程においてバンプや半田ボー
ルがランド上に安定して配置されず、部品実装の難易度
が高くなってしまうものであった。[0005] For this reason, conventionally, the conductor circuit is formed so that the central portion protrudes. Particularly in the land, bumps and solder balls are not stably arranged on the land in the mounting component mounting process. The difficulty of component mounting is increased.
【０００６】本発明は上記の点に鑑みてなされたもので
あり、ファインパターンとして形成されたランドにおい
て中央部分の突出が解消され、部品実装性を向上するこ
とができるプリント配線板及びその製造方法を提供する
ことを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and a printed wiring board and a method of manufacturing the printed wiring board, in which the protrusion of a central portion of a land formed as a fine pattern can be eliminated and component mountability can be improved. The purpose is to provide.
【０００７】[0007]
【課題を解決するための手段】本発明の請求項１に係る
プリント配線板は、基材２上に幅１００μｍ以下のパタ
ーンを有するランド１ａを形成すると共にこのランド１
ａの表面を凹部７として形成して成ることを特徴とする
ものである。According to a first aspect of the present invention, there is provided a printed wiring board having a land having a pattern having a width of 100 μm or less formed on a substrate.
a surface is formed as a concave portion 7.
【０００８】また本発明の請求項２に係るプリント配線
板の製造方法は、通電方向が交互に反転する波形を有す
る電解電流を用いた電解めっき工程により基材２上にラ
ンド１ａを形成することによって、基材２上に幅１００
μｍ以下のパターンを有するランド１ａを形成すると共
にこのランド１ａの表面を凹部７として形成することを
特徴とするものである。According to a second aspect of the present invention, in the method for manufacturing a printed wiring board, the land 1a is formed on the base material 2 by an electrolytic plating process using an electrolytic current having a waveform in which a current direction is alternately reversed. The width of 100 on the substrate 2
A land 1a having a pattern of μm or less is formed, and the surface of the land 1a is formed as a concave portion 7.
【０００９】また請求項３の発明は、請求項２におい
て、基材２側がアノードとなる場合の電解電流密度を、
基材２側がカソードとなる場合よりも大きくなるように
すると共に、基材２側がアノードとなる場合の電解電流
のパルス波形のパルス幅を、基材２側がカソードとなる
場合よりも小さくなるようにすることを特徴とするもの
である。According to a third aspect of the present invention, in the second aspect, the electrolytic current density when the base material 2 side is the anode is
The pulse width of the pulse waveform of the electrolytic current when the base material 2 side is an anode is made smaller than that when the base material 2 side is a cathode. It is characterized by doing.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態を、図
１を示して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.
【００１１】基材２としては、絶縁層５の表面に給電用
の金属被膜４が形成されたものを用いることができ、例
えば一つの絶縁層５のみからなる単層板の片面又は両面
に無電解銅めっき層や金属箔から金属被膜４を形成した
片面板や両面板、あるいは複数の絶縁樹脂層と導体回路
とが交互に積層されると共に最外層に金属被膜４として
無電解金属めっき層や金属箔が配置された多層板等を挙
げることができる。As the base material 2, a material in which a metal film 4 for power supply is formed on the surface of an insulating layer 5 can be used. For example, a single-layer plate composed of only one insulating layer 5 has no coating on one or both sides. A single-sided or double-sided plate in which a metal coating 4 is formed from an electrolytic copper plating layer or a metal foil, or a plurality of insulating resin layers and conductive circuits are alternately laminated, and an electroless metal plating layer as a metal coating 4 is formed on the outermost layer. Examples thereof include a multilayer plate on which a metal foil is arranged.
【００１２】片面板や両面板としては、プリント配線板
製造用に用いられている金属箔張り積層板を用いること
ができる。この金属箔張り積層板は特に限定されないも
のであり、例えばガラス不織布にエポキシ樹脂組成物等
の熱硬化性樹脂組成物を含浸させ、加熱乾燥して得られ
るプリプレグを一又は複数枚積層し、片側又は両側に銅
箔等の金属箔を配置して加熱加圧成形して一体化したも
のを用いることができる。ここで、金属箔張積層板の最
外層において、絶縁層５の外面に配置されている金属箔
が、給電用の金属被膜４として機能する。As the single-sided board or the double-sided board, a metal foil-clad laminate used for manufacturing a printed wiring board can be used. The metal foil-clad laminate is not particularly limited.For example, a glass nonwoven fabric is impregnated with a thermosetting resin composition such as an epoxy resin composition, and one or more prepregs obtained by heating and drying are laminated, and one side thereof is laminated. Alternatively, a metal foil such as a copper foil may be disposed on both sides and molded by heating and pressing to be integrated. Here, in the outermost layer of the metal foil-clad laminate, the metal foil disposed on the outer surface of the insulating layer 5 functions as the metal film 4 for power supply.
【００１３】また、多層板としては、例えば上記のよう
な片面板や両面板に導体回路を形成したものに、樹脂付
き金属箔を外面側に金属箔が配置されるように積層する
と共に樹脂付き金属箔の外面に導体回路を形成する工程
を任意の回数だけ繰り返し行い、更に最外層に樹脂付き
金属箔の樹脂層からなる絶縁層５と樹脂付き金属箔の金
属箔からなる金属被膜４が形成されたものを用いること
ができる。As the multilayer board, for example, a metal foil with a resin is laminated on a single-sided board or a double-sided board having a conductive circuit formed thereon as described above, so that the metal foil is arranged on the outer surface side, and a resin-coated metal foil is provided. The process of forming a conductive circuit on the outer surface of the metal foil is repeated an arbitrary number of times, and an insulating layer 5 made of a resin layer of a metal foil with a resin and a metal coating 4 made of a metal foil of a metal foil with a resin are formed as the outermost layers. What was done can be used.
【００１４】上記のような基材２の外面に、配線やラン
ド１ａ等で構成される導体回路１を形成することによ
り、プリント配線板が作製される。このとき導体回路１
は幅１００μｍ以下のファインパターンとして形成する
ものであり、そのためランド１ａも幅１００μｍ以下の
ファインパターンとして形成される。導体回路１（ラン
ド１ａ）の幅の下限は特には設定されないが、実用上の
下限は１５μｍとなる。The printed circuit board is manufactured by forming the conductor circuit 1 composed of the wiring and the land 1a on the outer surface of the base material 2 as described above. At this time, the conductor circuit 1
Is formed as a fine pattern having a width of 100 μm or less. Therefore, the land 1a is also formed as a fine pattern having a width of 100 μm or less. The lower limit of the width of the conductor circuit 1 (land 1a) is not particularly set, but the practical lower limit is 15 μm.
【００１５】以下に、導体回路１の形成工程を説明す
る。まず基板２の外面に形成された金属被膜４の外面
に、非導電パターンを有するめっきレジスト層３を形成
する。このとき、めっきレジスト層３に挟まれた隙間の
幅が１００μｍ以下となるようにして、幅１００μｍ以
下の導体回路１が形成されるようにする。このめっきレ
ジスト層３は、感光性のドライフィルムを貼着したり、
あるいは感光性の液状樹脂組成物を塗布した後、非導電
パターンを有するマスクフィルムを介して露光硬化し、
未露光部分を現像除去することにより形成することがで
きる。ここで紫外線硬化性のドライフィルムや液状樹脂
組成物は、不飽和ポリエステル、適宜の不飽和モノマ
ー、光重合開始剤等からなる感光性樹脂組成物や、ウレ
タン（メタ）アクリレートオリゴマー、水溶性セルロー
ス樹脂、光重合開始剤、（メタ）アクリレートモノマー
等からなる感光性樹脂組成物から形成することができ、
このとき現像液としては、１％Ｎａ2ＣＯ3水溶液等の弱
アルカリ溶液を用いることができる。The process for forming the conductor circuit 1 will be described below. First, a plating resist layer 3 having a non-conductive pattern is formed on the outer surface of the metal film 4 formed on the outer surface of the substrate 2. At this time, the width of the gap between the plating resist layers 3 is set to 100 μm or less, so that the conductor circuit 1 having a width of 100 μm or less is formed. The plating resist layer 3 is formed by attaching a photosensitive dry film,
Alternatively, after applying a photosensitive liquid resin composition, exposure cured through a mask film having a non-conductive pattern,
It can be formed by developing and removing unexposed portions. Here, the ultraviolet curable dry film and the liquid resin composition include a photosensitive resin composition comprising unsaturated polyester, an appropriate unsaturated monomer, a photopolymerization initiator, a urethane (meth) acrylate oligomer, and a water-soluble cellulose resin. Can be formed from a photosensitive resin composition comprising a photopolymerization initiator, a (meth) acrylate monomer, and the like,
At this time, a weak alkaline solution such as a 1% Na 2 CO 3 aqueous solution can be used as the developing solution.
【００１６】次いで、基材２を電解めっき浴中に浸漬
し、電解めっき浴と金属被膜４に電解電流を通電するこ
とにより、基材２の金属被膜４上に銅などによる電解め
っき層６を生成する。電解めっき浴としては、銅電解め
っき浴を用いる場合は、硫酸、硫酸銅、塩素イオン等を
含有するものを用いることができる。このとき硫酸濃度
は１００〜２００ｇ／Ｌ、硫酸銅濃度は６０〜１５０ｇ
／Ｌ、塩素イオン濃度は４０〜５０ｐｐｍとすることが
好ましい。また、添加剤として、通常電解めっき浴に配
合されるような、光沢剤、キャリアー、レベリング剤と
して分類されるものを配合することができる。Next, the substrate 2 is immersed in an electrolytic plating bath, and an electrolytic current is applied to the electrolytic plating bath and the metal film 4 to form an electrolytic plating layer 6 of copper or the like on the metal film 4 of the substrate 2. Generate. When a copper electrolytic plating bath is used as the electrolytic plating bath, a bath containing sulfuric acid, copper sulfate, chloride ion, or the like can be used. At this time, the sulfuric acid concentration is 100 to 200 g / L, and the copper sulfate concentration is 60 to 150 g.
/ L and the chloride ion concentration are preferably 40 to 50 ppm. In addition, additives classified as brighteners, carriers, and leveling agents, which are usually added to electrolytic plating baths, can be added.
【００１７】ここで、電解めっき層６の形成のための電
解めっき工程において、電解電流の通電方向を交互に反
転させることにより、基材２側がアノードとなる状態
と、基材２側がカソードとなる状態を交互に現出させ
る。このときの電解電流の波形は、例えば図２に示すよ
うに、通電方向が交互に瞬時に反転する矩形状のパルス
波形とすることができる。図示のように、電解電流は、
基材２側がアノード（又はカソード）となる状態で一定
の電流密度Ｆｃで電解電流を一定時間Ｔｃだけ通電した
後、基材２側がカソード（又はアノード）となるように
通電方向が瞬時に反転し、この状態で一定の電流密度Ｆ
ａで電解電流を一定時間Ｔａだけ通電した後、更に基材
２がアノード（又はカソード）となるように通電方向が
瞬時に反転するものであり、このような動作を繰り返し
行なうことにより、電解電流の通電方向を交互に反転さ
せ、基材２側がアノードとなる状態と基材２側がカソー
ドとなる状態とを交互に現出させるものである。Here, in the electroplating step for forming the electroplating layer 6, the direction in which the electrolytic current is applied is alternately reversed, so that the substrate 2 side becomes an anode and the substrate 2 side becomes a cathode. Make the state appear alternately. The waveform of the electrolysis current at this time can be a rectangular pulse waveform in which the energization direction is alternately and instantaneously reversed as shown in FIG. 2, for example. As shown, the electrolysis current is
After the electrolysis current is applied for a certain period of time Tc at a constant current density Fc in a state where the base material 2 becomes an anode (or a cathode), the energization direction is instantaneously reversed so that the base material 2 becomes a cathode (or an anode). In this state, a constant current density F
After the electrolysis current is supplied for a certain period of time Ta at a, the direction of current application is instantaneously reversed so that the base material 2 becomes an anode (or a cathode). Are alternately reversed, and a state in which the base material 2 side becomes an anode and a state in which the base material 2 side becomes a cathode alternately appear.
【００１８】このようにして電解電流の通電方向を交互
に反転させることにより、基材２上のめっきレジスト層
３に挟まれた領域において、金属の析出による電解めっ
き層６の成長と、電解めっき層６の溶解とが交互に繰り
返される。このとき、めっきレジスト層３に挟まれた領
域の幅が１００μｍ以下と狭いために、電解電流の電流
密度がこの領域の端部側よりも中央側の方が高くなる。
そのため金属の析出時には中央部分における金属の析出
量が大きくなるが、金属の溶解時には中央部分における
金属の溶解量が大きくなる。従って、基材２側がアノー
ドとなる場合とカソードとなる場合の電解電流密度やパ
ルス幅を調整することにより、電解めっき層６の中央部
分の厚みが端部側よりも薄く形成されて、外面側の表面
が凹部７として形成された、電解めっき層６を形成する
ことができるものである。By alternately reversing the direction of the flow of the electrolytic current in this manner, in the region between the plating resist layers 3 on the substrate 2, the growth of the electrolytic plating layer 6 due to the deposition of metal and the electrolytic plating The dissolution of the layer 6 is alternately repeated. At this time, since the width of the region sandwiched between the plating resist layers 3 is as small as 100 μm or less, the current density of the electrolytic current is higher at the center side than at the end side of this region.
Therefore, when the metal is deposited, the amount of the metal deposited in the central portion increases, but when the metal is dissolved, the amount of the metal dissolved in the central portion increases. Therefore, by adjusting the electrolytic current density and the pulse width when the base material 2 side becomes the anode and when the cathode side becomes the cathode, the thickness of the central part of the electrolytic plating layer 6 is formed thinner than the end part, and the outer surface side Can form an electrolytic plating layer 6 whose surface is formed as a concave portion 7.
【００１９】次に、めっきレジスト層３を３％ＮａＯＨ
溶液等の強アルカリ溶液で処理するなどして除去し、更
に基材２表面に塩化第二銅溶液等のアルカリエッチング
液にてソフトエッチング処理を施して、電解めっき層６
が形成されていない部分の金属被膜４を除去し、残存す
る金属被膜４と電解めっき層６からなる導体回路１を形
成する。この導体回路１の外面側は電解めっき層６にて
構成されていることから、導体回路１は中央側の厚みが
端部側の厚みよりも薄くなるように形成され、導体回路
１の外面側の表面が凹部７として形成されている。Next, the plating resist layer 3 is made of 3% NaOH
The surface of the substrate 2 is soft-etched with an alkali etching solution such as a cupric chloride solution to remove the electrolytic plating layer 6.
Is removed, and the conductor circuit 1 including the remaining metal film 4 and the electrolytic plating layer 6 is formed. Since the outer surface side of the conductor circuit 1 is formed of the electrolytic plating layer 6, the conductor circuit 1 is formed so that the thickness on the center side is smaller than the thickness on the end portion side. Is formed as a concave portion 7.
【００２０】ここで、導体回路１に凹部７を形成するた
めには、電解めっき工程において、基材２側がアノード
となる場合（すなわち電解めっき層６の金属が溶解する
場合）の電解電流の電流密度Ｆａを、基材２側がカソー
ドとなる場合（すなわち電解めっき層６に金属が析出す
る場合）の電解電流の電流密度Ｆｃよりも大きくするこ
とが好ましいものであり、更に好ましくは、基材２側が
アノードとなる場合の電流密度Ｆａを、基材２側がカソ
ードとなる場合の電解電流密度Ｆｃの１倍よりも大きく
なると共に４倍以下となる範囲とするものである。更
に、基材２側がカソードとなる場合の電解電流のパルス
波形のパルス幅（通電時間）Ｔｃを、基材２側がアノー
ドとなる場合の電解電流のパルス波形のパルス幅（通電
時間）Ｔａの１０〜４０倍の範囲とすることが好まし
い。この場合、基材２側がカソードとなる場合の通電量
が、アノードとなる場合の通電量よりも大きくなって、
電解めっき層６の成長が確保されるものであり、しか
も、基材２側がアノードとなる場合に電解めっき層６の
中央部分が効率良く溶解されることとなって、電解めっ
き層６の中央側の厚みが端部側の厚みよりも確実に薄く
形成され、導体回路１に凹部７が安定して形成されるも
のである。Here, in order to form the concave portion 7 in the conductor circuit 1, in the electrolytic plating step, the current of the electrolytic current when the base material 2 side becomes the anode (that is, when the metal of the electrolytic plating layer 6 is dissolved). It is preferable that the density Fa be higher than the current density Fc of the electrolytic current when the base material 2 side is a cathode (that is, when metal is deposited on the electrolytic plating layer 6), and more preferably the base material 2 The current density Fa when the side is the anode is set to a range that is larger than one time and four times or less than the electrolytic current density Fc when the base 2 is the cathode. Further, the pulse width (conduction time) Tc of the pulse waveform of the electrolysis current when the substrate 2 side is the cathode is 10 times the pulse width (conduction time) Ta of the pulse waveform of the electrolysis current when the substrate 2 side is the anode. It is preferable to set the range to 40 times. In this case, the amount of current when the base material 2 side is the cathode is larger than the amount of current when the base material 2 is the anode,
The growth of the electrolytic plating layer 6 is ensured, and when the base material 2 side becomes the anode, the central portion of the electrolytic plating layer 6 is efficiently dissolved, and Is reliably formed thinner than the thickness on the end portion side, and the concave portion 7 is formed stably in the conductor circuit 1.
【００２１】パルス幅の具体的な値としては、基材２側
がカソードとなる場合のパルス幅Ｔｃを好ましくは２０
〜５０ミリ秒とするものであり、またこの場合、基材２
側がアノードとなる場合のパルス幅Ｔａは、好ましくは
１〜４ミリ秒とするものである。As a specific value of the pulse width, the pulse width Tc when the base material 2 side is the cathode is preferably 20
５０50 ms, and in this case, the substrate 2
The pulse width Ta when the side becomes the anode is preferably 1 to 4 milliseconds.
【００２２】一方、電解電流密度の値は、基材の種類や
電解めっき液の種類等の電解条件によって種々変動する
が、好ましくは基材２側がカソードとなる場合の電解電
流密度Ｆｃを０．５〜３．０Ａ／ｄｍ2の範囲とするも
のであり、またこの場合、基材２側がアノードとなる場
合の電解電流密度Ｆａを０．５〜６．０Ａ／ｄｍ2の範
囲とするものである。On the other hand, the value of the electrolytic current density varies variously depending on the electrolytic conditions such as the type of the base material and the type of the electrolytic plating solution. Preferably, the electrolytic current density Fc when the base material 2 side is the cathode is 0.1. 5~3.0A / dm is intended to 2 range, also in this case, those substrate 2 side is in a range of current density for electrolysis Fa of 0.5~6.0A / dm 2 when the anode is there.
【００２３】このようにしてプリント配線板の導体回路
１を幅１００μｍ以下のファインパターンとして形成す
ると共にその表面を凹部７として形成すると、導体回路
１を構成するランド１ａも幅１００μｍ以下のファイン
パターンとして形成されると共にその表面が凹部７とし
て形成される。そのため、半導体チップ等の実装部品を
プリント配線板に実装するにあたっては、実装部品の実
装工程においてバンプや半田ボールがランド１ａ上に安
定して配置されることとなり、部品実装を容易に行うこ
とができるものである。。When the conductor circuit 1 of the printed wiring board is formed as a fine pattern having a width of 100 μm or less and the surface thereof is formed as a recess 7 in this manner, the lands 1a constituting the conductor circuit 1 also have a fine pattern having a width of 100 μm or less. It is formed and its surface is formed as a concave portion 7. Therefore, when mounting a mounting component such as a semiconductor chip on a printed wiring board, bumps and solder balls are stably arranged on the land 1a in the mounting component mounting process, and the component mounting can be easily performed. You can do it. .
【００２４】[0024]
【実施例】以下、本発明を実施例によって詳述する。The present invention will be described below in detail with reference to examples.
【００２５】（実施例１〜４）基材２としては、両面銅
張積層板（松下電工株式会社製；品番「１７６６Ｔ」；
板厚１．０ｍｍ、銅箔厚１８μｍ）をハーフエッチング
により銅箔を１〜２μｍにエッチングしたものを用い
た。(Examples 1 to 4) As a substrate 2, a double-sided copper-clad laminate (manufactured by Matsushita Electric Works Co., Ltd .; product number "1766T");
A copper foil having a thickness of 1.0 mm and a copper foil thickness of 18 μm) was etched to a thickness of 1 to 2 μm by half etching.
【００２６】電解めっき浴としては、硫酸銅を８０ｇ／
Ｌ、硫酸を２００ｇ／Ｌ、塩素イオンを５０ｐｐｍ、添
加剤としてアトテック社製カパラパルスブライトナーを
０．３ｍｌ／Ｌとアトテック社製カパラパルスレベラー
を２０ｍｌ/Ｌ含有するものを用いた。As an electrolytic plating bath, 80 g / copper sulfate was used.
L, sulfuric acid at 200 g / L, chloride ion at 50 ppm, and additives containing 0.3 ml / L of Atotech Capparpulse Brightener and 20 ml / L of Atotech Capparpulse Leveler were used.
【００２７】基材２の両面に、紫外線硬化性のドライフ
ィルム（旭化成工業株式会社製；品番「ＡＱ４０９
３」）を貼着し、露光・現像して逆導電パターンを有す
るめっきレジスト層３を形成した。On both surfaces of the substrate 2, an ultraviolet-curable dry film (manufactured by Asahi Kasei Corporation; product number "AQ409")
3 ") was applied, and exposed and developed to form a plating resist layer 3 having a reverse conductive pattern.
【００２８】基材２を電解めっき浴に浸漬し、表１に示
す矩形状のパルス波形を有する電解電流を通電して、基
材２の両面の銅箔（金属被膜４）の、めっきレジスト層
３に挟まれた領域に、平均厚み２０μｍの電解めっき層
６を形成した。The substrate 2 was immersed in an electrolytic plating bath, and an electrolytic current having a rectangular pulse waveform shown in Table 1 was applied to the plating resist layer of the copper foil (metal film 4) on both surfaces of the substrate 2. 3, an electrolytic plating layer 6 having an average thickness of 20 μm was formed.
【００２９】更に、めっきレジスト層３を除去した後、
基材２の両面にソフトエッチング処理を施して電解めっ
き層６が形成されていない部分の銅箔（金属被膜４）を
除去し、幅１００μｍの導体回路１（ランド１ａ）を形
成して、プリント配線板を得た。Further, after removing the plating resist layer 3,
A soft etching process is performed on both surfaces of the base material 2 to remove the copper foil (metal coating 4) in a portion where the electrolytic plating layer 6 is not formed, and a conductive circuit 1 (land 1a) having a width of 100 μm is formed and printed. A wiring board was obtained.
【００３０】（比較例１）電解電流の電流密度を１．８
Ａ／ｄｍ2とし、通電方向を反転させなかった以外は、
実施例１〜４と同様に行なった。Comparative Example 1 The current density of the electrolytic current was 1.8.
A / dm 2 , except that the current direction was not reversed.
It carried out similarly to Examples 1-4.
【００３１】（評価試験）実施例１〜４及び比較例１で
形成されたプリント配線板を、導体回路１の中心を横切
るように切断して、導体回路１の中心部と端部の平均厚
みを測定した。この結果を表１に示す。(Evaluation Test) The printed wiring boards formed in Examples 1 to 4 and Comparative Example 1 were cut so as to cross the center of the conductor circuit 1, and the average thickness of the center and the end of the conductor circuit 1 was measured. Was measured. Table 1 shows the results.
【００３２】[0032]
【表１】 [Table 1]
【００３３】表１から明らかなように、比較例１では導
体回路１は中央側が端部側よりも厚みが厚く形成され
て、中央部が突出した形状であるのに対して、実施例１
〜４では導体回路１は中央側が端部側よりも厚みが薄く
形成されて、表面が凹部７として形成された。As is clear from Table 1, in Comparative Example 1, the conductor circuit 1 was formed thicker on the center side than on the end side, and had a protruding shape at the center.
In Nos. 4 to 4, the conductor circuit 1 was formed to be thinner on the center side than on the end side, and the surface was formed as the recess 7.
【００３４】また、実施例１〜４にて形成された導体回
路１の表面を、樹脂埋めこみ後切断・研磨を実施し断面
方向から光学顕微鏡にて観察したところ、導体回路１は
中央側の厚みが端部側よりも薄く形成されて、表面が凹
部７として形成されていることが確認された。The surface of the conductor circuit 1 formed in each of Examples 1 to 4 was cut and polished after embedding with a resin, and observed by an optical microscope from a cross-sectional direction. Was formed thinner than the end side, and it was confirmed that the surface was formed as the concave portion 7.
【００３５】[0035]
【発明の効果】上記のように本発明の請求項１に係るプ
リント配線板は、基材上に幅１００μｍ以下のパターン
を有するランドを形成すると共にこのランドの表面を凹
部として形成するため、半導体チップ等の実装部品をプ
リント配線板に実装するにあたって、実装部品の実装工
程においてバンプや半田ボールをランド上に安定して配
置することができ、部品実装を容易に行うことができる
ものである。As described above, in the printed wiring board according to the first aspect of the present invention, a land having a pattern having a width of 100 μm or less is formed on a base material and the surface of the land is formed as a concave portion. When mounting components such as chips on a printed wiring board, bumps and solder balls can be stably arranged on lands in a mounting component mounting process, and components can be easily mounted.
【００３６】また本発明の請求項２に係るプリント配線
板の製造方法は、通電方向が交互に反転する波形を有す
る電解電流を用いた電解めっき工程により基材上にラン
ドを形成することによって、基材上に幅１００μｍ以下
のパターンを有するランドを形成すると共にこのランド
の表面を凹部として形成するため、電解めっき工程にお
いて基材側がカソードとなっているときに電解めっき層
を成長させると共に、基材側がアノードとなっていると
きに主として電解めっき層における電流密度が高い中心
部分の金属を溶解させることができて、中心側の厚みが
薄い電解めっき層を形成することができ、この電解めっ
き層によって、幅１００μｍ以下のファインパターンを
有すると共に凹部を有するランドを形成することができ
るものである。そのため、このようにして製造されるプ
リント配線板を用いると、半導体チップ等の実装部品を
プリント配線板に実装するにあたって、実装部品の実装
工程においてバンプや半田ボールをランド上に安定して
配置することができ、部品実装を容易に行うことができ
るものである。According to a second aspect of the present invention, in the method of manufacturing a printed wiring board, a land is formed on a base material by an electrolytic plating process using an electrolytic current having a waveform in which a current direction is alternately reversed. In order to form a land having a pattern having a width of 100 μm or less on the base material and form a surface of the land as a concave portion, the electrolytic plating layer is grown when the base material side is a cathode in the electrolytic plating step, and When the material side is the anode, mainly the metal in the central portion where the current density in the electrolytic plating layer is high can be dissolved, and the electrolytic plating layer having a small thickness on the central side can be formed. Accordingly, it is possible to form a land having a fine pattern with a width of 100 μm or less and a concave portion. Therefore, when the printed wiring board manufactured in this way is used, when mounting components such as semiconductor chips on the printed wiring board, bumps and solder balls are stably arranged on the lands in a mounting component mounting process. Therefore, component mounting can be easily performed.
【００３７】また請求項３の発明は、請求項２におい
て、基材側がアノードとなる場合の電解電流密度を、基
材側がカソードとなる場合よりも大きくなるようにする
と共に、基材側がアノードとなる場合の電解電流のパル
ス波形のパルス幅を、基材側がカソードとなる場合より
も小さくなるようにするため、基材側がカソードとなる
場合の通電量をアノードとなる場合の通電量よりも大き
くして、電解めっき層の成長を確保することができ、し
かも、基材側がアノードとなる場合に電解めっき層の中
央部分が効率良く溶解されることとなって、電解めっき
層の中央側の厚みが端部側の厚みよりも確実に薄く形成
され、ランドに凹部を安定して形成することができるも
のである。According to a third aspect of the present invention, in the second aspect, the electrolytic current density when the base material side is an anode is higher than that when the base material side is a cathode, and the base material side is an anode current In order to make the pulse width of the pulse waveform of the electrolysis current smaller in the case where the substrate side becomes the cathode, the amount of current when the substrate side becomes the cathode is larger than the amount of current when the anode becomes the anode. As a result, the growth of the electrolytic plating layer can be secured, and when the base material side becomes the anode, the central portion of the electrolytic plating layer is efficiently dissolved, and the thickness of the central side of the electrolytic plating layer is increased. Are reliably formed thinner than the thickness on the end side, and the concave portion can be stably formed in the land.
【図１】本発明の実施の形態の一例を示すものであり、
（ａ）〜（ｅ）はそれぞれ断面図である。FIG. 1 shows an example of an embodiment of the present invention,
(A)-(e) are sectional views, respectively.
【図２】電解めっき工程における電解電流の波形の一例
を示すグラフである。FIG. 2 is a graph showing an example of a waveform of an electrolytic current in an electrolytic plating step.
【図３】従来技術を示す断面図である。FIG. 3 is a sectional view showing a conventional technique.
１ａ ランド ２ 基材 ７ 凹部 1a Land 2 Base 7 Depression
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/18 Ｇ 3/24 3/24 Ａ Ｆターム(参考） 4K024 AA09 AB01 AB08 BA09 BB11 CA08 CB05 CB21 FA05 GA16 5E319 AA03 AC11 BB04 CC33 GG03 5E338 AA01 CC01 CD05 EE31 EE51 5E343 BB13 BB24 CC78 DD33 DD46 DD47 FF18 GG11 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/18 H05K 3/18 G 3/24 3/24 A F term (Reference) 4K024 AA09 AB01 AB08 BA09 BB11 CA08 CB05 CB21 FA05 GA16 5E319 AA03 AC11 BB04 CC33 GG03 5E338 AA01 CC01 CD05 EE31 EE51 5E343 BB13 BB24 CC78 DD33 DD46 DD47 FF18 GG11
Claims (3)
有するランドを形成すると共にこのランドの表面を凹部
として形成して成ることを特徴とするプリント配線板。1. A printed wiring board comprising: a land having a pattern having a width of 100 μm or less formed on a substrate; and a surface of the land formed as a recess.
電解電流を用いた電解めっき工程により基材上にランド
を形成することによって、基材上に幅１００μｍ以下の
パターンを有するランドを形成すると共にこのランドの
表面を凹部として形成することを特徴とするプリント配
線板の製造方法。2. A land having a pattern having a width of 100 μm or less is formed on a base material by forming a land on the base material by an electrolytic plating process using an electrolytic current having a waveform in which an energization direction is alternately reversed. And a method of manufacturing a printed wiring board, characterized in that the surface of the land is formed as a recess.
密度を、基材側がカソードとなる場合よりも大きくなる
ようにすると共に、基材側がアノードとなる場合の電解
電流のパルス波形のパルス幅を、基材側がカソードとな
る場合よりも小さくなるようにすることを特徴とする請
求項２に記載のプリント配線板の製造方法。3. A pulse width of a pulse waveform of an electrolytic current when the substrate side is an anode is set to be higher than that when the substrate side is an anode, and the electrolytic current density when the substrate side is an anode is higher. 3. The method for manufacturing a printed wiring board according to claim 2, wherein the thickness of the printed wiring board is made smaller than the case where the base material side serves as a cathode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000256642A JP2002076591A (en) | 2000-08-28 | 2000-08-28 | Printed wiring board and its producing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000256642A JP2002076591A (en) | 2000-08-28 | 2000-08-28 | Printed wiring board and its producing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076591A true JP2002076591A (en) | 2002-03-15 |
Family
ID=18745223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000256642A Withdrawn JP2002076591A (en) | 2000-08-28 | 2000-08-28 | Printed wiring board and its producing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076591A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180476A (en) * | 2005-11-29 | 2007-07-12 | Toppan Printing Co Ltd | Manufacturing method of circuit board, and circuit board |
| JP2007335803A (en) * | 2006-06-19 | 2007-12-27 | Toppan Printing Co Ltd | Wiring board manufacturing method |
| JP2010003914A (en) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | Method for manufacturing solder bump |
| JP2013093404A (en) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
| WO2017169761A1 (en) * | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | Wiring board and probe card including same |
-
2000
- 2000-08-28 JP JP2000256642A patent/JP2002076591A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007180476A (en) * | 2005-11-29 | 2007-07-12 | Toppan Printing Co Ltd | Manufacturing method of circuit board, and circuit board |
| JP2007335803A (en) * | 2006-06-19 | 2007-12-27 | Toppan Printing Co Ltd | Wiring board manufacturing method |
| JP2010003914A (en) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | Method for manufacturing solder bump |
| JP2013093404A (en) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
| WO2017169761A1 (en) * | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | Wiring board and probe card including same |
| JPWO2017169761A1 (en) * | 2016-03-31 | 2019-01-31 | 株式会社村田製作所 | Wiring board and probe card having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101062095B1 (en) | How to embed conductive elements in a dielectric layer | |
| KR100688864B1 (en) | Printed Circuit Board, Flip Chip Ball Grid Array Substrate and Manufacturing Method Thereof | |
| KR20040075595A (en) | Method for manufacturing double side a flexible printed circuit board | |
| WO1987007654A1 (en) | Printed circuit board fine line plating | |
| JP2001210932A (en) | Method of manufacturing printed wiring board | |
| JPH05183259A (en) | Manufacture of high density printed wiring board | |
| JP2002076591A (en) | Printed wiring board and its producing method | |
| JPH04100294A (en) | Manufacture of printed wiring board | |
| KR20140039921A (en) | Method of manufacturing printed circuit board | |
| US8074352B2 (en) | Method of manufacturing printed circuit board | |
| JPH05327224A (en) | Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture | |
| JP4089198B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP2003209359A (en) | Core substrate and method of manufacturing the same | |
| JP4350922B2 (en) | Manufacturing method of double-sided flexible circuit board | |
| JP2004124110A (en) | Pretreatment method of electroless gold plating, wiring board and method of manufacturing the same | |
| JP4730222B2 (en) | Wiring board manufacturing method | |
| TWI299971B (en) | Process for manufacturing a wiring substrate | |
| CN114641136A (en) | Method for manufacturing copper layer boss of circuit board and circuit board | |
| JP2002076617A (en) | Method for manufacturing printed circuit board and printed circuit board | |
| JP3828205B2 (en) | Method for manufacturing transfer member and transfer member | |
| KR100566912B1 (en) | Method of manufacturing flexible printed circuit board with partial copper plating | |
| KR101262513B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR100752016B1 (en) | Manufacturing method of printed circuit board | |
| JPH05259614A (en) | Resin filling method for printed wiring board | |
| KR100855808B1 (en) | Electrolytic plating equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |