[go: up one dir, main page]

JP2002071739A - Inspection method of electrode pattern - Google Patents

Inspection method of electrode pattern

Info

Publication number
JP2002071739A
JP2002071739A JP2000267279A JP2000267279A JP2002071739A JP 2002071739 A JP2002071739 A JP 2002071739A JP 2000267279 A JP2000267279 A JP 2000267279A JP 2000267279 A JP2000267279 A JP 2000267279A JP 2002071739 A JP2002071739 A JP 2002071739A
Authority
JP
Japan
Prior art keywords
substrate
region
electrode pattern
probes
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000267279A
Other languages
Japanese (ja)
Inventor
Hideaki Okumura
英明 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000267279A priority Critical patent/JP2002071739A/en
Publication of JP2002071739A publication Critical patent/JP2002071739A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【課題】 パッシブマトリクス液晶パネル用の複数取り
基板における電極パターンの検査工程数を削減する。 【解決手段】 複数取り基板10の電極パターンの検査
は、接続用端子24を一辺に備え接続用端子24とほぼ
直交する表示用電極22を備える基板20の領域におい
ては、接続用端子24の配列ピッチとほぼ同様な間隔だ
けその配列方向に離された一対のプローブ72を接続用
端子24の領域に接触させ、接続用端子24に導通材を
介して接続される導通材用端子34を備える基板30の
領域においては、接続用端子24とほぼ同方向の表示用
電極32または導通材用端子34の配列ピッチとほぼ同
様な間隔だけその配列方向に離された一対のプローブ7
2を表示用電極32または導通材用端子34の領域に接
触させ、複数取り基板10に対して複数対のプローブ7
2を接続用端子24とほぼ直交する方向に相対移動させ
ながら各対のプローブ間の導通状態を測定して行われ
る。
(57) [Summary] [PROBLEMS] To reduce the number of inspection steps of an electrode pattern on a multi-chip substrate for a passive matrix liquid crystal panel. In the inspection of the electrode pattern of the multi-cavity board, an arrangement of the connection terminals is arranged in a region of the substrate provided with the connection terminals on one side and the display electrodes substantially orthogonal to the connection terminals. A substrate provided with a conductive material terminal connected to the connection terminal via a conductive material by contacting a pair of probes 72 separated in the arrangement direction by an interval substantially equal to the pitch. In the region 30, a pair of probes 7 separated in the arrangement direction by an interval substantially the same as the arrangement pitch of the display electrodes 32 or the conductive material terminals 34 in the same direction as the connection terminals 24.
2 is brought into contact with the region of the display electrode 32 or the conductive material terminal 34, and a plurality of pairs of probes 7 are
This is performed by measuring the conduction state between each pair of probes while relatively moving 2 in a direction substantially orthogonal to the connection terminal 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パッシブマトリク
ス液晶パネルの製造に用いられる複数取り基板における
電極パターンの検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting an electrode pattern on a multi-chip substrate used for manufacturing a passive matrix liquid crystal panel.

【0002】[0002]

【背景技術および発明が解決しようとする課題】小型の
パッシブマトリクス液晶パネルの製造においては、同一
に形成された2枚の複数取り基板を所定の位置関係で貼
り合わせ、切り込みを入れて切り出すことによって、複
数のパッシブマトリクス液晶パネルの効率的な製造が行
われている。そのような製造に用いられる複数取り基板
では、液晶パネルを構成する一対の基板のそれぞれのパ
ターンが一枚の基板に多数形成されている。そして一対
の基板のパターンは、表示用電極のパターンがほぼ直交
する位置関係に形成されている。これは、前述したよう
に、この複数取り基板が、パッシブマトリクス液晶パネ
ルを形成する一対の基板のパターンを複数備えており、
しかも、同一に形成された2枚の複数取り基板を貼り合
わせて液晶パネルを形成することが可能となっているた
めである。
2. Description of the Related Art In the manufacture of a small passive matrix liquid crystal panel, two identically formed multi-piece substrates are bonded together in a predetermined positional relationship, and cut out and cut out. The efficient manufacture of a plurality of passive matrix liquid crystal panels has been performed. In a multi-chip substrate used in such manufacturing, a large number of patterns of a pair of substrates constituting a liquid crystal panel are formed on a single substrate. The patterns of the pair of substrates are formed in a positional relationship where the patterns of the display electrodes are substantially orthogonal. This is, as described above, the multi-chip substrate includes a plurality of patterns of a pair of substrates forming a passive matrix liquid crystal panel,
Moreover, it is possible to form a liquid crystal panel by bonding two multi-piece substrates formed identically.

【0003】ところで、パッシブマトリクス液晶パネル
に用いられる基板の検査方法としては、例えば特開昭6
2−66152号公報に開示されている方法が知られて
いる。この方法では、図7に示すように、透明電極2
(表示用電極)またはその端子部3のピッチaに保たれ
た一対のプローブ5を透明電極2またはその端子部3の
領域に接触させ、それらの配列方向に移動させていくこ
とによって、一対のプローブ5間の導通を検出回路6に
よって検出し、それによって透明電極2の間の短絡を検
出することによって基板1の検査が行われている。
Incidentally, as a method of inspecting a substrate used for a passive matrix liquid crystal panel, for example, Japanese Patent Laid-Open No.
A method disclosed in Japanese Patent Application Publication No. 2-66152 is known. In this method, as shown in FIG.
(Display electrode) or a pair of probes 5 maintained at the pitch a of the terminal portion 3 is brought into contact with the transparent electrode 2 or the region of the terminal portion 3 and is moved in the arrangement direction to form a pair of probes. The inspection of the substrate 1 is performed by detecting conduction between the probes 5 by a detection circuit 6 and thereby detecting a short circuit between the transparent electrodes 2.

【0004】このような方法を用いて上述した複数取り
基板を検査するためには、表示用電極またはその端子部
のピッチとほぼ等しい間隔に保たれた複数対のプローブ
を、複数取り基板に対する接触を保ちながら、表示用電
極の配列方向すなわち表示用電極の長さ方向とは直交す
る方向に移動させて行うことになる。ところが、前述し
たような複数取り基板においては、2種類の単独基板を
形成できるように、表示用電極の長さ方向がほぼ直交す
る2つの領域を備えている。そのため、すべての表示電
極間の短絡の有無を検出して検査するためには、複数対
のプローブを、複数取り基板の一辺に沿った方向に移動
させて検査を行い、さらに、複数取り基板の前記一辺と
ほぼ直交する他の一辺に沿って移動させて検査する必要
があった。そのため、検査のための工程数が多いという
問題があった。
In order to inspect the above-mentioned multi-piece substrate using such a method, a plurality of pairs of probes, which are maintained at intervals substantially equal to the pitch of the display electrodes or the terminal portions thereof, are brought into contact with the multi-piece substrate. In this case, the movement is performed in the direction perpendicular to the arrangement direction of the display electrodes, that is, the length direction of the display electrodes. However, the above-described multi-cavity substrate has two regions in which the length directions of the display electrodes are substantially orthogonal so that two types of single substrates can be formed. Therefore, in order to detect and inspect the presence / absence of a short circuit between all display electrodes, a plurality of pairs of probes are moved in a direction along one side of the multi-chip substrate, and the inspection is performed. The inspection has to be performed by moving along the other side substantially orthogonal to the one side. Therefore, there is a problem that the number of steps for inspection is large.

【0005】本発明は、上記のような点に鑑みてなされ
たものであって、その目的は、同一に形成された2枚を
貼り合わせた後に切り出すことによって複数のパッシブ
マトリクス液晶パネルを形成することができる複数取り
基板における電極パターンの検査方法において、工程数
を削減することができる電極パターンの検査方法を提供
することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to form a plurality of passive matrix liquid crystal panels by cutting out two identically formed sheets and then cutting them out. An object of the present invention is to provide an electrode pattern inspection method capable of reducing the number of steps in an electrode pattern inspection method for a multi-piece substrate.

【0006】[0006]

【課題を解決するための手段】(1) 本発明に係る電
極パターンの検査方法は、基板上に形成された、接続用
端子と該接続用端子から延在してなる表示用電極とを有
する電極パターンの検査方法であって、前記電極パター
ンは前記接続用端子および前記表示用電極の長さ方向が
ほぼ同じである第1電極パターンと、前記接続用端子お
よび前記表示用電極の長さ方向がほぼ直交している第2
電極パターンとを有し、前記基板は前記第1電極パター
ンが隣り合うように配置してなる第1領域と、前記第2
電極パターンが隣り合うように配置してなる第2領域と
を有し、プローブを前記第1電極パターンおよび前記第
2電極パターンに接触させた状態で一方向へ1回のみ相
対移動させて前記第1領域および前記第2領域の電極パ
ターンの全ての導通状態を測定することを特徴とする。
(1) A method for inspecting an electrode pattern according to the present invention includes a connection terminal formed on a substrate and a display electrode extending from the connection terminal. An inspection method of an electrode pattern, wherein the electrode pattern has a first electrode pattern in which the length direction of the connection terminal and the display electrode is substantially the same, and a length direction of the connection terminal and the display electrode. Are almost orthogonal to each other
An electrode pattern, wherein the substrate has a first region in which the first electrode patterns are arranged adjacent to each other;
A second region in which electrode patterns are arranged adjacent to each other, and the probe is relatively moved only once in one direction in a state where the probe is in contact with the first electrode pattern and the second electrode pattern. It is characterized in that all the conduction states of the electrode patterns in one area and the second area are measured.

【0007】(2) 本発明に係る電極パターンの検査
方法は、前記基板が前記第1領域および前記第2領域を
各々複数有していることを特徴とする。
(2) A method for inspecting an electrode pattern according to the present invention is characterized in that the substrate has a plurality of the first regions and a plurality of the second regions, respectively.

【0008】(3) 本発明に係る電極パターンの検査
方法は、前記プローブを前記第1領域においては表示用
電極、前記第2領域においては接続用端子に接触させる
ことを特徴とする。
(3) The electrode pattern inspection method according to the present invention is characterized in that the probe is brought into contact with a display electrode in the first region and with a connection terminal in the second region.

【0009】(4) 本発明に係る電極パターンの検査
方法は、前記プローブを前記第1領域および前記第2領
域の各々の接続用端子に接触させることを特徴とする。
(4) The method for inspecting an electrode pattern according to the present invention is characterized in that the probe is brought into contact with a connection terminal of each of the first region and the second region.

【0010】(5) 本発明に係る電極パターンの検査
方法は、(3)において、前記第1領域の複数の電極パ
ターンの表示用電極および前記第2領域の複数の電極パ
ターンの接続用端子がそれぞれ等間隔に配置されている
ことを特徴とする。
(5) In the method for inspecting an electrode pattern according to the present invention, in (3), the display electrodes of the plurality of electrode patterns in the first area and the connection terminals of the plurality of electrode patterns in the second area are different. It is characterized in that they are arranged at equal intervals.

【0011】(6) 本発明に係る電極パターンの検査
方法は、(4)において、前記第1領域および前記第2
領域の各々の接続用端子がそれぞれ等間隔に配置されて
いることを特徴とする。
(6) In the method for inspecting an electrode pattern according to the present invention, in (4), the first region and the second
It is characterized in that the connection terminals in each region are arranged at equal intervals.

【0012】(7) 本発明に係る電極パターンの検査
方法は、前記プローブが前記接続用端子の長さ方向と直
交する方向へ相対移動することを特徴とする。
(7) The method for inspecting an electrode pattern according to the present invention is characterized in that the probe relatively moves in a direction perpendicular to a length direction of the connection terminal.

【0013】(8) 本発明に係る電極パターンの検査
方法は、前記第1領域および前記第2領域のそれぞれに
おいて隣り合う電極パターンの導通状態を測定すること
を特徴とする。
(8) The method for inspecting an electrode pattern according to the present invention is characterized in that a conduction state of an adjacent electrode pattern is measured in each of the first region and the second region.

【0014】(9) 本発明に係る電極パターンの検査
方法は、複数のパッシブマトリクス液晶パネルを形成す
るための複数取り基板における電極パターンの検査方法
であって、前記複数取り基板は、接続用端子を一辺に備
える第1基板の領域と、前記接続用端子に導通材を介し
て接続される導通材用端子を備え前記第1基板の領域に
対向して貼り合わされる第2基板の領域とを持ち、同一
に形成された2枚を貼り合わせた後に切り出すことによ
って複数のパッシブマトリクス液晶パネルが形成できる
ように構成されており、前記第1基板の領域は前記接続
用端子の長さ方向とほぼ直交する方向に伸びる表示用電
極を備え、前記第2基板の領域は前記接続用端子の長さ
方向とほぼ同じ方向に伸びる表示用電極を備え、前記第
1基板の領域においては前記接続用端子の配列ピッチに
対応した第1所定間隔だけその配列方向に離された一対
のプローブを前記接続用端子の領域に接触させ、前記第
2基板の領域においては前記表示用電極または前記前記
導通材用端子の配列ピッチに対応した第2所定間隔だけ
その配列方向に離された一対のプローブを前記表示用電
極または前記導通材用端子の領域に接触させる工程と、
前記複数対のプローブが前記複数取り基板に接触した状
態を保ち、前記複数取り基板に対して前記複数対のプロ
ーブを前記接続用端子の長さ方向とほぼ直交する方向に
相対移動させながら、前記各対のプローブ間の導通状態
を測定する工程と、を有することを特徴としている。
(9) An inspection method of an electrode pattern according to the present invention is an inspection method of an electrode pattern on a multi-substrate for forming a plurality of passive matrix liquid crystal panels, wherein the multi-substrate has connection terminals. A region of the first substrate provided on one side and a region of the second substrate which is provided with a conductive material terminal connected to the connection terminal via a conductive material and bonded to the first substrate region. It is configured so that a plurality of passive matrix liquid crystal panels can be formed by cutting and bonding two identically formed substrates, and the area of the first substrate is substantially the same as the length direction of the connection terminals. A display electrode extending in a direction orthogonal to the first substrate; and a region of the second substrate including a display electrode extending in substantially the same direction as a length direction of the connection terminal. A pair of probes separated in the arrangement direction by a first predetermined interval corresponding to the arrangement pitch of the connection terminals in contact with the region of the connection terminal, and in the region of the second substrate, the display electrode Or a step of contacting a pair of probes separated in the arrangement direction by a second predetermined interval corresponding to the arrangement pitch of the conductive material terminals with the display electrode or the conductive material terminal area,
While maintaining the state in which the plurality of pairs of probes are in contact with the plurality of substrates, while relatively moving the plurality of pairs of probes relative to the plurality of substrates in a direction substantially orthogonal to the length direction of the connection terminal, Measuring a conduction state between each pair of probes.

【0015】本発明において検査される複数取り基板
は、第1基板の領域と、第1基板の領域に対向して貼り
合わされる第2基板の領域とを備えている。そして、こ
の複数取り基板は、同一に形成された2枚を貼り合わ
せ、その後に切り出すことによって複数のパッシブマト
リクス液晶パネルが形成できるように構成されている。
なお、それぞれの第1基板の領域には接続用端子が一辺
に形成されており、第2基板の領域にはその接続用端子
に導通材を介して接続される導通材用端子が形成されて
いる。また、第1基板の領域には前記接続用端子の長さ
方向とほぼ直交する方向に伸びる表示用電極が設けら
れ、第2基板の領域には接続用端子の長さ方向とほぼ同
じ方向に伸びる表示用電極が設けられている。
In the present invention, the multi-substrate to be inspected has an area of the first substrate and an area of the second substrate bonded to the area of the first substrate. The multi-piece substrate is configured such that a plurality of passive matrix liquid crystal panels can be formed by laminating two identically formed substrates and then cutting them out.
In each region of the first substrate, a connection terminal is formed on one side, and in a region of the second substrate, a conductive material terminal connected to the connection terminal via a conductive material is formed. I have. A display electrode extending in a direction substantially perpendicular to the length direction of the connection terminal is provided in a region of the first substrate, and a display electrode extending substantially in the same direction as the length direction of the connection terminal in a region of the second substrate. An extending display electrode is provided.

【0016】このような複数取り基板の電極パターンを
検査する本発明の検査方法においては、第1基板の各領
域においては一対のプローブを接続用端子の領域に接触
させ、第2基板の各領域においては一対のプローブを導
通材用端子の領域に接触させ、複数取り基板に対してこ
れら複数対のプローブを接続用端子の長さ方向とほぼ直
交する方向に相対移動させながら各対のプローブ間の導
通状態を測定することによって、複数取り基板の検査を
行うことができる。したがって、複数対のプローブを一
つの方向に移動させるだけで検査が完了することとな
り、このような複数取り基板における検査の工程数を削
減することができる。
In the inspection method of the present invention for inspecting the electrode pattern of the multi-piece substrate, a pair of probes are brought into contact with the connection terminal area in each area of the first substrate, and each area of the second substrate is inspected. In this method, a pair of probes are brought into contact with the conductive material terminal area, and the plurality of probes are moved relative to the multi-piece substrate in a direction substantially perpendicular to the length direction of the connection terminals. By measuring the continuity of the substrate, the inspection of the multi-piece substrate can be performed. Therefore, the inspection is completed only by moving a plurality of pairs of probes in one direction, and the number of inspection steps on such a multi-substrate can be reduced.

【0017】(10) 本発明に係る電極パターンの検
査方法は、複数のパッシブマトリクス液晶パネルを形成
するための複数取り基板における電極パターンの検査方
法であって、前記複数取り基板は、接続用端子を一辺に
備える第1基板の領域と、前記接続用端子に導通材を介
して接続される導通材用端子を備え前記第1基板の領域
に対向して貼り合わされる第2基板の領域とを持ち、同
一に形成された2枚を貼り合わせた後に切り出すことに
よって複数のパッシブマトリクス液晶パネルが形成でき
るように構成されており、前記第1基板の領域は前記接
続用端子の長さ方向とほぼ同じ方向に伸びる表示用電極
を備え、前記第2基板の領域は前記接続用端子の長さ方
向とほぼ直交する方向に伸びる表示用電極を備え、前記
第1基板の領域においては前記表示用電極の配列ピッチ
または前記接続用端子の配列ピッチに対応した第1所定
間隔だけその配列方向に離された一対のプローブを前記
表示用電極または前記接続用端子の領域に接触させ、前
記第2基板の領域においては前記導通材用端子の配列ピ
ッチに対応した第2所定間隔だけその配列方向に離され
た一対のプローブを前記導通材用端子の領域に接触させ
る工程と、前記複数対のプローブが前記複数取り基板に
接触した状態を保ち、前記複数取り基板に対して前記複
数対のプローブを前記接続用端子の長さ方向とほぼ直交
する方向に相対移動させながら、前記各対のプローブ間
の導通状態を測定する工程と、を有することを特徴とし
ている。
(10) An inspection method of an electrode pattern according to the present invention is an inspection method of an electrode pattern on a multi-substrate for forming a plurality of passive matrix liquid crystal panels, wherein the multi-substrate has connection terminals. A region of the first substrate provided on one side and a region of the second substrate which is provided with a conductive material terminal connected to the connection terminal via a conductive material and bonded to the first substrate region. It is configured so that a plurality of passive matrix liquid crystal panels can be formed by cutting and bonding two identically formed substrates, and the area of the first substrate is substantially the same as the length direction of the connection terminals. A display electrode extending in the same direction; a region of the second substrate including a display electrode extending in a direction substantially perpendicular to a length direction of the connection terminal; That is, a pair of probes separated in the arrangement direction by a first predetermined interval corresponding to the arrangement pitch of the display electrodes or the arrangement pitch of the connection terminals is brought into contact with the display electrode or the area of the connection terminals. Contacting a pair of probes separated in the arrangement direction by a second predetermined interval corresponding to the arrangement pitch of the conductive material terminals in the conductive material terminal area in the second substrate area; While maintaining a state in which a plurality of pairs of probes are in contact with the plurality of substrates, the plurality of pairs of probes are relatively moved with respect to the plurality of substrates in a direction substantially orthogonal to a length direction of the connection terminal. Measuring a conduction state between the pair of probes.

【0018】本発明において検査される複数取り基板
は、第1基板の領域と、第1基板の領域に対向して貼り
合わされる第2基板の領域とを備えている。そして、こ
の複数取り基板は、同一に形成された2枚を貼り合わ
せ、その後に切り出すことによって複数のパッシブマト
リクス液晶パネルが形成できるように構成されている。
なお、それぞれの第1基板の領域には接続用端子が一辺
に形成されており、第2基板の領域にはその接続用端子
に導通材を介して接続される導通材用端子が形成されて
いる。また、第1基板の領域には前記接続用端子の長さ
方向とほぼ同じ方向に伸びる表示用電極が設けられ、第
2基板の領域には接続用端子の長さ方向とほぼ直交する
方向に伸びる表示用電極が設けられている。
The multi-substrate to be inspected in the present invention has a region of the first substrate and a region of the second substrate bonded to the region of the first substrate. The multi-piece substrate is configured such that a plurality of passive matrix liquid crystal panels can be formed by laminating two identically formed substrates and then cutting them out.
In each region of the first substrate, a connection terminal is formed on one side, and in a region of the second substrate, a conductive material terminal connected to the connection terminal via a conductive material is formed. I have. Further, a display electrode extending in a direction substantially the same as the length direction of the connection terminal is provided in a region of the first substrate, and a display electrode extending in a direction substantially orthogonal to the length direction of the connection terminal in a region of the second substrate. An extending display electrode is provided.

【0019】このような複数取り基板の電極パターンを
検査する本発明の検査方法においては、第1基板の各領
域においては一対のプローブを表示用電極または接続用
端子の領域に接触させ、第2基板の各領域においては一
対のプローブを導通材用端子の領域に接触させ、複数取
り基板に対してこれら複数対のプローブを接続用端子の
長さ方向とほぼ直交する方向に相対移動させながら各対
のプローブ間の導通状態を測定することによって、複数
取り基板の検査を行うことができる。したがって、複数
対のプローブを一つの方向に移動させるだけで検査が完
了することとなり、このような複数取り基板における検
査の工程数を削減することができる。
In the inspection method of the present invention for inspecting the electrode pattern of the multi-chip substrate, in each area of the first substrate, a pair of probes is brought into contact with the area of the display electrode or the connection terminal, and In each area of the board, a pair of probes are brought into contact with the area of the conductive material terminal, and each of the plurality of probes is moved relative to the multi-piece board in a direction substantially orthogonal to the length direction of the connection terminal. By measuring the conduction state between the pair of probes, the inspection of the multi-piece substrate can be performed. Therefore, the inspection is completed only by moving a plurality of pairs of probes in one direction, and the number of inspection steps on such a multi-substrate can be reduced.

【0020】[0020]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below more specifically with reference to the drawings.

【0021】1. <第1実施形態> 図1は、本実施形態の複数取り基板から形成される一対
の基板の模式的な平面図であり、表示用電極が形成され
ている面の側から見た状態を示している。第1基板とし
ての基板20は、接続用端子24が一辺に沿って形成さ
れており、接続用端子24の長さ方向とほぼ直交する方
向に伸びる表示用電極22が設けられている。第2基板
としての基板30は、基板20の接続用端子24の一部
に連続して設けられた導通材用端子26に導通材を介し
て接続される導通材用端子34を備えており、接続用端
子24の長さ方向とほぼ同じ方向に伸びる表示用電極3
2が導通材用端子34に連続して設けられている。
1. First Embodiment FIG. 1 is a schematic plan view of a pair of substrates formed from a multi-chip substrate according to the present embodiment, and shows a state viewed from a surface on which a display electrode is formed. ing. The connection terminal 24 is formed along one side of the substrate 20 as the first substrate, and the display electrode 22 extending in a direction substantially orthogonal to the length direction of the connection terminal 24 is provided. The substrate 30 as a second substrate includes a conductive material terminal 34 connected via a conductive material to a conductive material terminal 26 provided continuously to a part of the connection terminal 24 of the substrate 20; Display electrode 3 extending in substantially the same direction as the length direction of connection terminal 24
2 is provided continuously to the conductive material terminal 34.

【0022】基板20と基板30が各表示用電極22、
32の形成された面同士を対向させて貼り合わせられて
液晶パネルとされた状態では、基板20は接続用端子2
4の部分(図1において一点鎖線より下の部分)を除い
て基板30で覆われる。そして、基板30の導通材用端
子34は、図示しない導通材を介して基板20の対応す
る接続用端子24に連続する導通材用端子26接続され
る。これによって、基板20の表示用電極22および基
板30の表示用電極32のいずれも、基板20の一辺に
沿って設けられた接続用端子24を介した外部への接続
が可能となる。
The substrate 20 and the substrate 30 are connected to the respective display electrodes 22,
When the liquid crystal panel is formed by bonding together the surfaces on which the connection terminals 32 are formed, the substrate 20 is connected to the connection terminals 2.
Except for the portion 4 (the portion below the dashed line in FIG. 1), it is covered with the substrate 30. The conductive material terminal 34 of the substrate 30 is connected to the conductive material terminal 26 that is continuous with the corresponding connection terminal 24 of the substrate 20 via a conductive material (not shown). As a result, both the display electrode 22 of the substrate 20 and the display electrode 32 of the substrate 30 can be connected to the outside via the connection terminals 24 provided along one side of the substrate 20.

【0023】図2は、本実施形態の複数取り基板10の
模式的な平面図である。この図に示すように、複数取り
基板10は、前述した、基板20の領域と、基板20の
領域に対向して貼り合わされる基板30の領域とを、そ
れぞれ複数備えている。複数取り基板10は、同一に形
成された2枚が貼り合わせられて、その後に切り出すこ
とによって複数のパッシブマトリクス液晶パネルが形成
できるように構成されている。
FIG. 2 is a schematic plan view of the multiple substrate 10 of the present embodiment. As shown in this figure, the multi-cavity substrate 10 includes a plurality of regions of the substrate 20 and a plurality of regions of the substrate 30 to be bonded to the region of the substrate 20 as described above. The multiple substrate 10 is configured such that two identically formed substrates are bonded together and then cut out to form a plurality of passive matrix liquid crystal panels.

【0024】図3は、このような複数取り基板の本実施
形態における検査の様子を示す模式的な平面図であり、
図4は、その一部を拡大して示す模式的な平面図であ
る。この検査においては、まず、基板20となる各領域
においては一対のプローブ72を接続用端子24の領域
に接触させ、基板30の各領域においては一対のプロー
ブ72を表示用電極32の領域に接触させた状態とす
る。
FIG. 3 is a schematic plan view showing an inspection of such a multi-piece substrate in this embodiment.
FIG. 4 is a schematic plan view showing a part thereof in an enlarged manner. In this inspection, first, a pair of probes 72 is brought into contact with a region of the connection terminal 24 in each region to be the substrate 20, and a pair of probes 72 is brought into contact with the region of the display electrode 32 in each region of the substrate 30. State.

【0025】さらに具体的には、複数対のプローブ72
が装着された状態で保持する保持部材74を、各対のプ
ローブ72が前述した位置で複数取り基板10に接触す
る状態となるように、複数取り基板上10に位置させ
る。なお、各対のプローブ72は、基板20の領域で
は、接続用端子24とほぼ直交する方向(接続用端子2
4の配列方向すなわち保持部材が移動する方向)におい
て、接続用端子の配列ピッチとほぼ等しい距離(図4に
示したD1すなわち第1所定間隔)を保って保持部材7
4に保持され、基板30の領域では、接続用端子24と
ほぼ直交する方向において、表示用電極32の配列ピッ
チとほぼ等しい距離(図4に示したD2すなわち第2所
定間隔)を保って保持部材74に保持されている。厳密
には、接続用端子24とほぼ直交する方向における各対
のプローブの間隔D(D1またはD2)は、検査する電
極(接続用端子24または表示用電極32)の配列ピッ
チをP、電極間のギャップをG、電極の幅をWとする
と、次の2つの式を満たす範囲内にあればよい。
More specifically, a plurality of pairs of probes 72
Is held on the multi-piece board 10 so that each pair of probes 72 comes into contact with the multi-piece board 10 at the above-described positions. In the region of the substrate 20, each pair of probes 72 extends in a direction substantially orthogonal to the connection terminals 24 (the connection terminals 2.
4 (that is, the direction in which the holding member moves), the holding member 7 is maintained at a distance (D1 shown in FIG. 4, ie, a first predetermined interval) substantially equal to the arrangement pitch of the connection terminals.
4 and in the area of the substrate 30, in a direction substantially orthogonal to the connection terminals 24, a distance (D 2 shown in FIG. 4, ie, a second predetermined interval) substantially equal to the arrangement pitch of the display electrodes 32 is held. It is held by a member 74. Strictly speaking, the interval D (D1 or D2) between each pair of probes in a direction substantially orthogonal to the connection terminal 24 is P, the arrangement pitch of the electrodes to be inspected (connection terminal 24 or display electrode 32) is P, Is defined as G and the width of the electrode is defined as W, it suffices that it is within a range satisfying the following two equations.

【0026】 G < D < P+N W < D < P+N すなわち、保持部材74が移動する方向における各対の
プローブ72の間隔Dは、電極間のギャップGおよび電
極の幅Wのいずれよりも大きく、かつ、電極の配列ピッ
チPと電極の幅Wとの和より小さい範囲内にあればよ
い。
G <D <P + NW <D <P + N That is, the distance D between each pair of probes 72 in the direction in which the holding member 74 moves is larger than both the gap G between the electrodes and the width W of the electrodes, and , May be within a range smaller than the sum of the electrode arrangement pitch P and the electrode width W.

【0027】そして、このような状態で各対のプローブ
72が保持された保持部材74を複数取り基板10に対
して相対的に移動させることによって、複数取り基板1
0に対してこれら複数対のプローブ72を接続用端子2
4の長さ方向とほぼ直交する方向(図3および図4に示
した矢印Aの方向)に相対移動させながら、各対のプロ
ーブ72間の導通状態を導通状態測定器例えば抵抗計
(図示せず)によって測定する。このような測定を複数
取り基板10の一端から他端まで保持部材74を相対的
に移動させながら行うことによって、隣接する電極同士
の短絡などの不良を発見して、複数取り基板10の検査
を行うことができる。
In such a state, the holding member 74 holding each pair of probes 72 is moved relatively to the multi-piece substrate 10, whereby the multi-piece board 1 is moved.
0 to the connection terminals 2
4 while moving relative to each other in a direction substantially orthogonal to the length direction (the direction of arrow A shown in FIGS. 3 and 4), the conduction state between each pair of probes 72 is measured by a conduction state measuring device such as a resistance meter (not shown). Z). By performing such a measurement while relatively moving the holding member 74 from one end to the other end of the multi-piece substrate 10, a defect such as a short circuit between adjacent electrodes is found, and the inspection of the multi-piece substrate 10 is performed. It can be carried out.

【0028】この検査方法においては、接続用端子24
とほぼ直交する方向の表示用電極22を持つ領域すなわ
ち基板20となる領域においては接続用端子24に一対
のプローブ72を接触させ、接続用端子24とほぼ平行
な表示用電極32を持つ領域すなわち基板30となる領
域においては表示用電極32または導通材用端子34に
一対のプローブ72を接触させて、それらプローブ72
が取り付けられた保持部材74を複数取り基板10の一
端から他端まで一方向に一度だけ移動させることによっ
て、複数取り基板10の全ての領域の検査を行うことが
できる。したがって、このような複数取り基板10にお
ける検査の工程数を削減することができる。
In this inspection method, the connection terminals 24
In a region having the display electrode 22 in a direction substantially perpendicular to the region, that is, a region serving as the substrate 20, a pair of probes 72 are brought into contact with the connection terminal 24, and a region having the display electrode 32 substantially parallel to the connection terminal 24, In a region to be the substrate 30, a pair of probes 72 is brought into contact with the display electrode 32 or the conductive material terminal 34, and
By moving the holding member 74 to which is attached once from one end to the other end of the multi-piece substrate 10 only once in one direction, it is possible to inspect all regions of the multi-piece substrate 10. Therefore, it is possible to reduce the number of inspection steps for such a multi-substrate 10.

【0029】2. <第2実施形態> 第2実施形態は、基板20の表示用電極22および基板
30の表示用電極32の方向、およびそれに関わる部分
が第1実施形態とは異なる。以下においては、第1実施
形態と異なる部分についてのみ述べる。それ以外は、第
1実施形態の場合と同様に構成されている。なお、図に
おいて対応する部分には、第1実施形態と同一の符号を
用いる。
2. Second Embodiment The second embodiment is different from the first embodiment in the directions of the display electrodes 22 of the substrate 20 and the display electrodes 32 of the substrate 30, and the portions related thereto. In the following, only portions different from the first embodiment will be described. Otherwise, the configuration is the same as that of the first embodiment. Note that the same reference numerals as those in the first embodiment are used for corresponding parts in the drawings.

【0030】図5は、本実施形態の複数取り基板10か
ら形成される一対の基板20、30の模式的な平面図で
あり、表示用電極が形成されている面の側から見た状態
を示している。第1基板としての基板20は、接続用端
子24が一辺に沿って形成されており、接続用端子24
の長さ方向とほぼ同じ方向に伸びる表示用電極22が設
けられている。第2基板としての基板30は、基板20
の接続用端子24の一部から連続する導通材用端子26
に導通材を介して接続される導通材用端子34を備えて
おり、接続用端子24の長さ方向とほぼ直交する方向に
伸びる表示用電極32が導通材用端子34に連続して設
けられている。
FIG. 5 is a schematic plan view of a pair of substrates 20 and 30 formed from the multi-substrate 10 of the present embodiment, as viewed from the side where the display electrodes are formed. Is shown. The substrate 20 as the first substrate has connection terminals 24 formed along one side.
The display electrode 22 is provided extending substantially in the same direction as the length direction of the display. The substrate 30 as the second substrate is the substrate 20
Terminal 26 for the conductive material continuous from a part of the connection terminal 24
And a display electrode 32 extending in a direction substantially perpendicular to the length direction of the connection terminal 24 is provided continuously with the conductive material terminal 34. ing.

【0031】本実施形態においても、複数取り基板は、
前述した、基板20の領域と、基板20の領域に対向し
て貼り合わされる基板30の領域とを、それぞれ複数備
えて構成される。そして、複数取り基板は、同一に形成
された2枚が貼り合わせられて、その後に切り出すこと
によって複数のパッシブマトリクス液晶パネルが形成で
きるように構成されている。
Also in this embodiment, the multi-piece substrate is
The above-described configuration includes a plurality of regions of the substrate 20 and a plurality of regions of the substrate 30 that are bonded to face the region of the substrate 20. The multi-piece substrate is configured such that two identically formed substrates are bonded together and then cut out to form a plurality of passive matrix liquid crystal panels.

【0032】図6は、第1実施形態における図4に対応
する図であり、複数取り基板の本実施形態における検査
の様子を拡大して示す模式的な部分平面図である。この
検査においては、まず、基板20となる各領域において
は一対のプローブ72を表示用電極22の領域に接触さ
せ、基板30の各領域においては一対のプローブ72を
導通材用端子34の領域に接触させた状態とする。な
お、各対のプローブ72は、基板20の領域では、接続
用端子24とほぼ直交する方向(接続用端子24の配列
方向すなわち保持部材が移動する方向)において、表示
用電極22の配列ピッチとほぼ等しい距離(図6に示し
たD3すなわち第1所定間隔)を保って保持部材74に
保持され、基板30の領域では、導通材用端子24とほ
ぼ直交する方向において、表示用電極32の配列ピッチ
とほぼ等しい距離(図6に示したD4すなわち第2所定
間隔)を保って保持部材74に保持されている。厳密に
は、これらの距離は第1実施形態においてプローブの間
隔Dとして不等式を示して説明した範囲内に設定され
る。
FIG. 6 is a diagram corresponding to FIG. 4 in the first embodiment, and is a schematic partial plan view showing, in an enlarged manner, the inspection of the multi-piece substrate in this embodiment. In this inspection, first, a pair of probes 72 are brought into contact with the region of the display electrode 22 in each region to be the substrate 20, and a pair of probes 72 are placed in the region of the conductive material terminal 34 in each region of the substrate 30. Make contact state. In the region of the substrate 20, each pair of the probes 72 has an arrangement pitch of the display electrodes 22 in a direction substantially orthogonal to the connection terminals 24 (an arrangement direction of the connection terminals 24, that is, a direction in which the holding member moves). It is held by the holding member 74 while maintaining a substantially equal distance (D3 shown in FIG. 6, that is, the first predetermined interval). In the region of the substrate 30, the arrangement of the display electrodes 32 is substantially perpendicular to the conductive material terminals 24. It is held by the holding member 74 at a distance substantially equal to the pitch (D4 shown in FIG. 6, that is, a second predetermined interval). Strictly, these distances are set in the range described by showing the inequality as the probe interval D in the first embodiment.

【0033】そして、第1実施形態と同様に、このよう
な状態で各対のプローブ72が保持された保持部材74
を複数取り基板10に対して相対的に移動させることに
よって、複数取り基板10に対してこれら複数対のプロ
ーブ72を接続用端子24の長さ方向とほぼ直交する方
向(図6に示した矢印Aの方向)に相対移動させなが
ら、各対のプローブ72間の導通状態を導通状態測定器
例えば抵抗計(図示せず)によって測定する。このよう
な測定を複数取り基板10の一端から他端まで保持部材
74を相対的に移動させながら行うことによって、隣接
する電極同士の短絡などの不良を発見して、複数取り基
板10の検査を行うことができる。
Then, similarly to the first embodiment, a holding member 74 holding each pair of probes 72 in such a state.
Are moved relative to the multi-piece substrate 10 so that the plurality of pairs of probes 72 are moved relative to the multi-piece board 10 in a direction substantially orthogonal to the length direction of the connection terminals 24 (arrows shown in FIG. 6). While relatively moving in the direction (A), the conduction state between each pair of probes 72 is measured by a conduction state measuring device, for example, a resistance meter (not shown). By performing such a measurement while relatively moving the holding member 74 from one end to the other end of the multi-piece substrate 10, a defect such as a short circuit between adjacent electrodes is found, and the inspection of the multi-piece substrate 10 is performed. It can be carried out.

【0034】この検査方法においては、接続用端子24
とほぼ同じ方向の表示用電極22を持つ領域すなわち基
板20となる領域においては表示用電極22または接続
用端子24に一対のプローブ72を接触させ、接続用端
子24とほぼ直交する表示用電極32を持つ領域すなわ
ち基板30となる領域においては導通材用端子34に一
対のプローブ72を接触させて、それらプローブ72が
取り付けられた保持部材74を複数取り基板10の一端
から他端まで一方向に一度だけ移動させることによっ
て、複数取り基板10の全ての領域の検査を行うことが
できる。そのため、このような複数取り基板10におけ
る検査の工程数を削減することができる。
In this inspection method, the connection terminals 24
In a region having the display electrode 22 in a direction substantially the same as that of the substrate 20, that is, a region serving as the substrate 20, the pair of probes 72 is brought into contact with the display electrode 22 or the connection terminal 24, and the display electrode 32 substantially orthogonal to the connection terminal 24. In the region having the substrate 30, i.e., the region serving as the substrate 30, the pair of probes 72 are brought into contact with the conductive material terminals 34, and a plurality of holding members 74 to which the probes 72 are attached are taken in one direction from one end to the other end of the substrate 10. By moving the board only once, the inspection of the entire area of the multi-chip substrate 10 can be performed. Therefore, it is possible to reduce the number of inspection steps for such a multi-piece substrate 10.

【0035】3. <他の変形例> 3.1 前述した各実施形態においては、接続用端子2
4とほぼ平行に延びる表示用電極22がある基板20ま
たは30の領域においては、接続用端子24または導通
材用端子34ではなく、表示用電極24にプローブ72
を接触させて電極パターンを検査する例を示した。しか
しながら、接続用端子24とほぼ平行に延びる表示用電
極22がある基板20または30の領域においても、接
続用端子24または導通材用端子34にプローブ72を
接触させて電極パターンを検査してもよい。なお、その
場合には一対のプローブの間隔は、接続用端子24また
は導通材用端子34の、幅、電極間ギャップ、および配
列ピッチに対応させる必要がある。
3. <Other Modifications> 3.1 In each of the embodiments described above, the connection terminal 2
In the region of the substrate 20 or 30 where the display electrode 22 extending substantially in parallel with the terminal 4, the probe 72 is connected to the display electrode 24 instead of the connection terminal 24 or the conductive material terminal 34.
An example in which an electrode pattern is inspected by contacting the electrodes is shown. However, even in the region of the substrate 20 or 30 where the display electrode 22 extending substantially parallel to the connection terminal 24 is provided, even if the probe 72 is brought into contact with the connection terminal 24 or the conductive material terminal 34 to inspect the electrode pattern. Good. In this case, the interval between the pair of probes needs to correspond to the width, the electrode gap, and the arrangement pitch of the connection terminals 24 or the conductive material terminals 34.

【0036】3.2 さらに、本発明は前述した各実施
形態に限定されるものではなく、本発明の要旨の範囲
内、または、特許請求の範囲の均等範囲内で、各種の変
形実施が可能である。
3.2 Further, the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention or within the equivalent scope of the claims. It is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態の複数取り基板から形成される一
対の基板の模式的な平面図である。
FIG. 1 is a schematic plan view of a pair of substrates formed from a multi-chip substrate according to a first embodiment.

【図2】第1実施形態の複数取り基板の模式的な平面図
である。
FIG. 2 is a schematic plan view of a multi-chip substrate according to the first embodiment.

【図3】図2に示した複数取り基板における検査の様子
を示す模式的な平面図である。
FIG. 3 is a schematic plan view showing a state of inspection on the multi-chip substrate shown in FIG. 2;

【図4】図3の一部を拡大して示す模式的な平面図であ
る。
FIG. 4 is a schematic plan view showing a part of FIG. 3 in an enlarged manner.

【図5】第2実施形態の複数取り基板から形成される一
対の基板の模式的な平面図である。
FIG. 5 is a schematic plan view of a pair of substrates formed from a multi-substrate according to a second embodiment.

【図6】第2実施形態における検査の様子を示す模式的
な拡大平面図である。
FIG. 6 is a schematic enlarged plan view showing a state of inspection in a second embodiment.

【図7】従来の基板検査の様子を示す図であり、(A)
は平面図、(B)は側面図である。
FIG. 7 is a diagram showing a state of a conventional board inspection, and FIG.
Is a plan view, and (B) is a side view.

【符号の説明】[Explanation of symbols]

10 複数取り基板 20 基板(第1基板) 22、32 表示用電極 24 接続用端子 34 導通材用端子 72 プローブ 74 保持部材 DESCRIPTION OF SYMBOLS 10 Multiple board | substrate 20 Substrate (1st board | substrate) 22, 32 Display electrode 24 Connection terminal 34 Terminal for conductive material 72 Probe 74 Holding member

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された、接続用端子と該接
続用端子から延在してなる表示用電極とを有する電極パ
ターンの検査方法であって、 前記電極パターンは前記接続用端子および前記表示用電
極の長さ方向がほぼ同じである第1電極パターンと、前
記接続用端子および前記表示用電極の長さ方向がほぼ直
交している第2電極パターンとを有し、 前記基板は前記第1電極パターンが隣り合うように配置
してなる第1領域と、前記第2電極パターンが隣り合う
ように配置してなる第2領域とを有し、 プローブを前記第1電極パターンおよび前記第2電極パ
ターンに接触させた状態で一方向へ1回のみ相対移動さ
せて前記第1領域および前記第2領域の電極パターンの
全ての導通状態を測定することを特徴とする電極パター
ンの検査方法。
1. A method for inspecting an electrode pattern formed on a substrate and having a connection terminal and a display electrode extending from the connection terminal, wherein the electrode pattern includes the connection terminal and the display electrode. A first electrode pattern in which the length directions of the display electrodes are substantially the same, and a second electrode pattern in which the length directions of the connection terminals and the display electrodes are substantially orthogonal to each other; A first region in which the first electrode patterns are arranged so as to be adjacent to each other; and a second region in which the second electrode patterns are arranged so as to be adjacent to each other. An electrode pattern inspection method, wherein a relative movement is performed only once in one direction while being in contact with a second electrode pattern, and all the conduction states of the electrode patterns in the first area and the second area are measured. .
【請求項2】 請求項1記載の電極パターンの検査方法
であって、 前記基板は前記第1領域および前記第2領域を各々複数
有していることを特徴とする電極パターンの検査方法。
2. The method for inspecting an electrode pattern according to claim 1, wherein said substrate has a plurality of said first regions and a plurality of said second regions.
【請求項3】 請求項1または2に記載の電極パターン
の検査方法であって、 前記プローブを前記第1領域においては表示用電極、前
記第2領域においては接続用端子に接触させることを特
徴とする電極パターンの検査方法。
3. The method for inspecting an electrode pattern according to claim 1, wherein the probe is brought into contact with a display electrode in the first region and with a connection terminal in the second region. Inspection method of the electrode pattern.
【請求項4】 請求項1または2に記載の電極パターン
の検査方法であって、 前記プローブを前記第1領域および前記第2領域の各々
の接続用端子に接触させることを特徴とする電極パター
ンの検査方法。
4. The electrode pattern inspection method according to claim 1, wherein the probe is brought into contact with a connection terminal of each of the first region and the second region. Inspection method.
【請求項5】 請求項3記載の電極パターンの検査方法
であって、 前記第1領域の複数の電極パターンの表示用電極および
前記第2領域の複数の電極パターンの接続用端子はそれ
ぞれ等間隔に配置されていることを特徴とする電極パタ
ーンの検査方法。
5. The electrode pattern inspection method according to claim 3, wherein the display electrodes of the plurality of electrode patterns in the first region and the connection terminals of the plurality of electrode patterns in the second region are equally spaced, respectively. A method for inspecting an electrode pattern, comprising:
【請求項6】 請求項4記載の電極パターンの検査方法
であって、 前記第1領域および前記第2領域の各々の接続用端子は
それぞれ等間隔に配置されていることを特徴とする電極
パターンの検査方法。
6. The electrode pattern inspection method according to claim 4, wherein the connection terminals of each of the first region and the second region are arranged at equal intervals. Inspection method.
【請求項7】 請求項1ないし6のいずれかに記載の電
極パターンの検査方法であって、 前記プローブは前記接続用端子の長さ方向と直交する方
向へ相対移動することを特徴とする電極パターンの検査
方法。
7. The electrode pattern inspection method according to claim 1, wherein the probe relatively moves in a direction orthogonal to a length direction of the connection terminal. Pattern inspection method.
【請求項8】 請求項1ないし7のいずれかに記載の電
極パターンの検査方法であって、 前記第1領域および前記第2領域のそれぞれにおいて隣
り合う電極パターンの導通状態を測定することを特徴と
する電極パターンの検査方法。
8. The method for inspecting an electrode pattern according to claim 1, wherein a conduction state of an adjacent electrode pattern is measured in each of the first region and the second region. Inspection method of the electrode pattern.
【請求項9】 複数のパッシブマトリクス液晶パネルを
形成するための複数取り基板における電極パターンの検
査方法であって、 前記複数取り基板は、接続用端子を一辺に備える第1基
板の領域と、前記接続用端子に導通材を介して接続され
る導通材用端子を備え前記第1基板の領域に対向して貼
り合わされる第2基板の領域とを持ち、同一に形成され
た2枚を貼り合わせた後に切り出すことによって複数の
パッシブマトリクス液晶パネルが形成できるように構成
されており、 前記第1基板の領域は前記接続用端子の長さ方向とほぼ
直交する方向に伸びる表示用電極を備え、 前記第2基板の領域は前記接続用端子の長さ方向とほぼ
同じ方向に伸びる表示用電極を備え、 前記第1基板の領域においては前記接続用端子の配列ピ
ッチに対応した第1所定間隔だけその配列方向に離され
た一対のプローブを前記接続用端子の領域に接触させ、
前記第2基板の領域においては前記表示用電極または前
記前記導通材用端子の配列ピッチに対応した第2所定間
隔だけその配列方向に離された一対のプローブを前記表
示用電極または前記導通材用端子の領域に接触させる工
程と、 前記複数対のプローブが前記複数取り基板に接触した状
態を保ち、前記複数取り基板に対して前記複数対のプロ
ーブを前記接続用端子の長さ方向とほぼ直交する方向に
相対移動させながら、前記各対のプローブ間の導通状態
を測定する工程と、 を有する電極パターンの検査方法。
9. A method of inspecting an electrode pattern on a multi-substrate for forming a plurality of passive matrix liquid crystal panels, wherein the multi-substrate includes a region of a first substrate provided with connection terminals on one side, A connection material terminal connected to the connection terminal via a conductive material is provided. The connection terminal has a second substrate region bonded to the first substrate region, and two identically formed substrates are bonded to each other. A plurality of passive matrix liquid crystal panels can be formed by cutting out the substrate, and a region of the first substrate includes a display electrode extending in a direction substantially perpendicular to a length direction of the connection terminal. The region of the second substrate includes a display electrode extending substantially in the same direction as the length direction of the connection terminal, and the region of the first substrate corresponds to the arrangement pitch of the connection terminal. A pair of probes separated by first predetermined distance in the arrangement direction thereof is brought into contact with the region of the connecting terminal,
In the region of the second substrate, a pair of probes separated in the arrangement direction by a second predetermined interval corresponding to the arrangement pitch of the display electrodes or the conductive material terminals is used for the display electrodes or the conductive material terminals. Contacting the terminal area with the plurality of pairs of probes while maintaining the plurality of pairs of probes in contact with the multi-layer board, and making the plurality of pairs of probes substantially perpendicular to the length direction of the connection terminals with respect to the multi-layer board. Measuring a conduction state between the pair of probes while relatively moving in a direction in which the electrodes move.
【請求項10】 複数のパッシブマトリクス液晶パネル
を形成するための複数取り基板における電極パターンの
検査方法であって、 前記複数取り基板は、接続用端子を一辺に備える第1基
板の領域と、前記接続用端子に導通材を介して接続され
る導通材用端子を備え前記第1基板の領域に対向して貼
り合わされる第2基板の領域とを持ち、同一に形成され
た2枚を貼り合わせた後に切り出すことによって複数の
パッシブマトリクス液晶パネルが形成できるように構成
されており、 前記第1基板の領域は前記接続用端子の長さ方向とほぼ
同じ方向に伸びる表示用電極を備え、 前記第2基板の領域は前記接続用端子の長さ方向とほぼ
直交する方向に伸びる表示用電極を備え、 前記第1基板の領域においては前記表示用電極の配列ピ
ッチまたは前記接続用端子の配列ピッチに対応した第1
所定間隔だけその配列方向に離された一対のプローブを
前記表示用電極または前記接続用端子の領域に接触さ
せ、前記第2基板の領域においては前記導通材用端子の
配列ピッチに対応した第2所定間隔だけその配列方向に
離された一対のプローブを前記導通材用端子の領域に接
触させる工程と、 前記複数対のプローブが前記複数取り基板に接触した状
態を保ち、前記複数取り基板に対して前記複数対のプロ
ーブを前記接続用端子の長さ方向とほぼ直交する方向に
相対移動させながら、前記各対のプローブ間の導通状態
を測定する工程と、 を有する電極パターンの検査方法。
10. A method for inspecting an electrode pattern on a multi-layer substrate for forming a plurality of passive matrix liquid crystal panels, wherein the multi-layer substrate has a region of a first substrate provided with connection terminals on one side, A connection material terminal connected to the connection terminal via a conductive material is provided. The connection terminal has a second substrate region bonded to the first substrate region, and two identically formed substrates are bonded to each other. A plurality of passive matrix liquid crystal panels can be formed by cutting out the substrate, and the region of the first substrate includes a display electrode extending in a direction substantially the same as a length direction of the connection terminal. The area of the two substrates includes display electrodes extending in a direction substantially perpendicular to the length direction of the connection terminals, and the arrangement pitch of the display electrodes or the front of the display electrodes in the area of the first substrate. The corresponding to the arrangement pitch of the connection terminals 1
A pair of probes separated by a predetermined distance in the arrangement direction are brought into contact with the display electrode or the connection terminal area, and a second electrode corresponding to the arrangement pitch of the conductive material terminals is arranged in the second substrate area. Contacting a pair of probes separated by a predetermined distance in the arrangement direction with the conductive material terminal area; maintaining the plurality of pairs of probes in contact with the multi-piece substrate; Measuring the conduction state between the pair of probes while relatively moving the plurality of pairs of probes in a direction substantially perpendicular to the length direction of the connection terminal.
JP2000267279A 2000-09-04 2000-09-04 Inspection method of electrode pattern Withdrawn JP2002071739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000267279A JP2002071739A (en) 2000-09-04 2000-09-04 Inspection method of electrode pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000267279A JP2002071739A (en) 2000-09-04 2000-09-04 Inspection method of electrode pattern

Publications (1)

Publication Number Publication Date
JP2002071739A true JP2002071739A (en) 2002-03-12

Family

ID=18754232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000267279A Withdrawn JP2002071739A (en) 2000-09-04 2000-09-04 Inspection method of electrode pattern

Country Status (1)

Country Link
JP (1) JP2002071739A (en)

Similar Documents

Publication Publication Date Title
KR20020027547A (en) Device and method for inspection
KR20230157455A (en) probe
CN116017842A (en) Multilayer circuit board and circuit board inner layer alignment detection method
CN111952285B (en) Array substrate mother board and method for detecting etching residues
JP2002071739A (en) Inspection method of electrode pattern
CN101146402A (en) Circuit Pad Structure
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
JPH088023A (en) Display device and its connection state inspection method
JPH0990398A (en) Electrical wiring board connection structure
JPH02224354A (en) Inspection of deviation of contact hole in semiconductor device
JPH10104271A (en) Contact probe and method of manufacturing the same
JPH03121413A (en) Electrode substrate manufacturing method
JP2001308091A (en) Semiconductor device
JPH05235557A (en) Measuring system for amount of positional deviation
TWI445973B (en) Electrical connecting apparatus and testing system using the same
JP2008151954A (en) Display device manufacturing method and display device
KR100445714B1 (en) LCD panel and inspection method
JPH0360192B2 (en)
JP2587614B2 (en) Semiconductor device
JP2004006544A (en) Printed circuit board and printed circuit board inspection equipment
JP2001289875A (en) Contact probe
JP4899380B2 (en) Semiconductor device
JP4915792B2 (en) Pitch conversion unit
JPH077271A (en) Method for inspecting printed wiring board and test pattern
KR100651039B1 (en) A liquid crystal plate and examinational apparatus thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106