JP2002050715A - 半導体パッケージの製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ボンディングパッドを挟んで形成されたヴィ
ア群を構成するヴィア間が狭間隙となっても、充分な本
数のめっき用導体パターンを形成し得る。 【解決手段】 外側ヴィア群１４Ａと内側ヴィア群１４
Ｂとによって、基板３０の一面側に形成されたボンディ
ングパッド群と、基板３０の他面側に形成された外部接
続端子用パッド１６群とが挟まれて成る半導体パッケー
ジを製造する際に、該基板３０の一面側に、外側ヴィア
群１４Ａよりも外側に形成しためっき用バスライン３２
と、外側ヴィア群１４Ａの各ヴィア１４ａとを導体パタ
ーン３４によって接続すると共に、基板３０の他面側
に、内側ヴィア群１４Ｂよりも内側に形成し、内側ヴィ
ア群１４Ｂの各ヴィア１４ａと導体パターンによって電
気的に接続しためっき用共通ラインと、基板３０の他面
側で且つ外側ヴィア群１４Ａよりも外側に形成しためっ
き用バスラインから給電して電解めっきを施す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体パッケージの
製造方法に関し、更に詳細にはボンディングパッド及び
外部接続用パッドに電解めっきを施す際に、めっき用バ
スラインに電気的に接続するめっき用導体パターンを可
及的に少なくし得る半導体パッケージの製造方法に関す
る。

【０００２】

【従来の技術】半導体装置には、図４に示す半導体装置
が用いられている。図４に示す半導体装置では、基板１
０の一面側に搭載された半導体素子１２の電極端子の各
々とワイヤ１８によって電気的に接続されるボンディン
グパッド１６ａが、半導体素子１２が搭載される搭載部
１２の周囲に形成されて成るボンディングパッド群１６
が形成されている。更に、ボンディングパッド１６ａ，
１６ａ・・の各々と導体パターン２０によって電気的に
接続されていると共に、基板１０を貫通するスルーホー
ルヴィア１４ａ，１４ａ・・から成るヴィア群１４Ａ，
１４Ｂがボンディングパッド群１６を挟んで形成されて
いる。ヴィア群１４Ａがボンディングパッド群１６より
も基板１０の端縁側の外側に形成された外側ヴィア群で
あり、ヴィア群１４Ｂがボンディングパッド群１６より
も内側の半導体素子１２側に形成された内側ヴィア群で
ある。一方、基板１０の他面側には、スルーホールヴィ
ア１４ａ，１４ａ・・の各々と導体パターン２６によっ
て電気的に接続された外部接続端子用パッド２４ａ，２
４ａ・・から成る外部接続端子用パッド群２４が、ヴィ
ア群１４Ａ，１４Ｂに挟まれて形成されている。尚、基
板１０の一面側に搭載された半導体素子１２やワイヤ１
８，１８・・等は封止樹脂２８によって樹脂封止され
る。

【０００３】ところで、基板１０に形成されたボンディ
ングパッド１６ａ，１６ａ・・及び外部接続端子用パッ
ド２４ａ，２４ａ・・には、ワイヤ１８やはんだボール
２２との接続信頼性等を向上すべく、電解めっきによっ
て金等の貴金属めっきが施されている。このため、図５
に示す基板１００を形成し、所定箇所に電解めっきを施
す。基板１００には、外側ヴィア群１４Ａ，内側ヴィア
群１４Ｂ、ボンディングパッド群１６及び外部接続端子
用パッド群２４を形成した基板１００の一面側に、ボン
ディング部１６ａ又はスルーホールヴィア１４ａと、最
外側ヴィアよりも外側に形成しためっき用バスライン１
０４とを電気的に接続するめっき用導体パターン１０
２，１０２・・を形成する。かかるめっき用導体パター
ン１０２，１０２・・は、外側ヴィア群１４Ａを構成す
るスルーホールヴィア１４ａの間の間隙を通過する。
尚、基板１００の他面側には、図６に示す如く、めっき
用バスライン１０４及びめっき用導体パターン１０２は
形成されていない。

【０００４】

【発明が解決しようとする課題】図５及び図６に示す基
板１００によれば、めっき用バスライン１０４から給電
し、ボンディング部１６ａ，１６ａ・・及び外部接続端
子用パッド２４ａ，２４ａ・・に所望の電解めっきを施
すことができる。しかしながら、半導体装置の小型化や
多ピン化に伴い、外側ヴィア群１４Ａを構成するスルー
ホールヴィア１４ａ間の間隙が狭間隙となり、この間隙
を通過し得るめっき用導体パターン１０２の本数は減少
する。このため、図４に示す半導体装置では、めっき用
導体パターン１０２の形成本数によって、その小型化や
多ピン化に限界が生じることになる。そこで、本発明の
課題は、ヴィア群間に挟まれてボンディングパッド及び
外部接続パッドが形成された半導体パッケージにおい
て、その外側ヴィア群のヴィア間の間隙が狭間隙となっ
ても、充分な本数のめっき用導体パターンを形成し得る
半導体パッケージの製造方法を提供することにある。

【０００５】

【課題を解決するための手段】本発明者等は、前記課題
を解決するには、ボンディングパッド群の外側に位置す
る外側ヴィア群のヴィアと、ボンディングパッド群の内
側に位置する内側ヴィア群のヴィアとを、基板の両面に
形成しためっき用バスラインの各々に電気的に接続する
ことによって、ヴィア群を構成するヴィア間の間隙を通
過するめっき用導体パターンの本数を低減できると考え
検討を重ねた結果、本発明に到達した。すなわち、本発
明は、基板の一面側に搭載される半導体素子の電極端子
の各々とワイヤボンディングされるボンディングパッド
が前記半導体素子の搭載部の周囲に形成されて成るボン
ディングパッド群と、前記ボンディングパッド群よりも
前記基板の端縁側の外側に形成され、前記ボンディング
パッド群の各ボンディングパッドと導体パターンによっ
て電気的に接続された、前記基板を貫通するヴィアから
成る外側ヴィア群と、前記ボンディングパッド群よりも
前記半導体素子の搭載部側の内側に形成され、前記ボン
ディングパッド群の各ボンディングパッドと導体パター
ンによって電気的に接続された、前記基板を貫通するヴ
ィアから成る内側ヴィア群と、前記基板の他面側に前記
ヴィア群に挟まれて形成され、前記ヴィアの各々と導体
パターンによって電気的に接続された外部接続端子用パ
ッドから成る外部接続端子用パッド群とを具備する半導
体パッケージを製造する際に、 該基板の一面側で且つ
前記外側ヴィア群の最外側ヴィアよりも更に外側に形成
されためっき用バスラインと、前記外側ヴィア群の各ヴ
ィアとをめっき用導体パターンによって電気的に接続す
ると共に、前記基板の他面側で且つ前記内側ヴィア群の
最内側ヴィアよりも更に内側に形成され、前記内側ヴィ
ア群の各ヴィアとめっき用導体パターンによって電気的
に接続されためっき用共通ラインと、前記基板の他面側
で且つ前記最外側ヴィアよりも外側に形成されためっき
用バスラインとをめっき用導体パターンにより電気的に
接続し、前記ボンディングパッド及び外部接続端子用パ
ッドに、前記基板の両面に形成しためっき用バスライン
から給電して電解めっきを施すことを特徴とする半導体
パッケージの製造方法にある。

【０００６】かかる本発明において、基板の両面に形成
しためっき用バスラインを、前記基板を貫通するヴィア
によって電気的に接続し、前記基板の一方に形成しため
っき用バスラインに給電して電解めっきを施すことによ
り、基板の一方側からのみ給電することによって電解め
っきを施すことができる。この電解めっきを施す際に、
ボンディングパッド及び外部接続端子用パッドを除き、
基板の両面をめっき用レジストによって覆うことによっ
て、ボンディングパッド面及び外部接続端子用パッド面
のみに電解めっきを施すことができる。更に、電解めっ
きによって、ボンディングパッド面及び外部接続端子用
パッド面にニッケル等の下地めっきを施した後、前記下
地めっき上に金等の貴金属めっきを施すことにより、ワ
イヤやはんだボール等の外部接続端子との接続信頼性等
を更に向上できる。また、電解めっきを施した後、内側
ヴィア群の最内側ヴィアよりも内側に形成されためっき
用共通ラインをエッチングによって除去することによ
り、隣接するボンディングパッドや外部接続端子用パッ
ドを電気的に切り離すことができる。

【０００７】従来、ヴィア群間に挟まれてボンディング
パッド及び外部接続パッドが形成された半導体パッケー
ジにおいて、基板の一面側で且つ外側ヴィア群の外側に
形成された一本のめっき用バスラインに、ヴィア及びボ
ンディングパッドから引き出しためっき用導体パターン
を電気的に接続していた。この点、本発明によれば、基
板の両面にめっき用バスラインを形成し、外側ヴィア群
から引き出しためっき用導体パーンを、基板の一面側に
形成しためっき用バスラインに電気的に接続し、且つ内
側ヴィア群から引き出しためっき用導体パターンを、基
板の他面側に形成しためっき用バスラインに電気的に接
続する。その結果、外側ヴィア群を形成するヴィア間の
間隙を通過するめっき用導体パターンの本数を従来より
も少なくでき、従来よりもヴィア間の間隙を狭間隙とす
ることができる。

【０００８】

【発明の実施の形態】本発明において、ヴィア群間に挟
まれて形成されたボンディングパッド及び外部接続パッ
ドに電解めっきを施す基板の一例を図１及び図２に示
す。図１は、ボンディングパッド及び外部接続パッドに
電解めっきを施す基板３０の一面側を示す部分平面図で
あり、図２は、この基板３０の他面側を示す部分平面図
である。図１に示す基板３０の一面側には、図４に示す
様に、搭載された半導体素子１２の電極端子の各々とワ
イヤ１８によって電気的に接続されるボンディングパッ
ド１６ａが、半導体素子１２が搭載される搭載部の周囲
に形成されて成るボンディングパッド群１６を具備す
る。更に、ボンディングパッド１６ａ，１６ａ・・の各
々と導体パターン２０によって電気的に接続されている
と共に、基板３０を貫通するスルーホールヴィア１４
ａ，１４ａ・・から成るヴィア群１４Ａ，１４Ｂがボン
ディングパッド群１６を挟んで形成されている。かかる
ヴィア群１４Ａ，１４Ｂのうち、ヴィア群１４Ａは、ボ
ンディングパッド群１６よりも外側の基板３０の端縁側
に形成された外側ヴィア群１４Ａであり、ヴィア群１４
Ｂは、ボンディングパッド群１６よりも内側の半導体素
子１２側に形成された内側ヴィア群１４Ｂである。かか
る外側ヴィア群１４Ａの最外側ヴィアよりも外側にめっ
き用バスライン３２が形成されており、めっき用バスラ
イン３２には、外側ヴィア群１４Ａの各スルーホールヴ
ィア１４ａ（以下、単にヴィア１４ａと称することがあ
る）から引き出されためっき用導体パターン３４，３４
・・が電気的に接続されている。外側ヴィア群１４Ａの
うち、最外側に形成されているヴィア１４ａ，１４ａ・
・は直接めっき用バスライン３２に電気的に接続され、
最外側ヴィアの内側に位置するヴィア１４ａ，１４ａ・
・からのめっき用導体パターン３４は、最外側ヴィアの
ヴィア１４ａ間の間隙を通過してめっき用バスライン３
２に電気的に接続される。

【０００９】一方、基板１０の他面側には、ヴィア１４
ａ，１４ａ・・の各々と導体パターン２６によって電気
的に接続された外部接続端子用パッド２４ａ，２４ａ・
・から成る外部接続端子用パッド群２４が、外側ヴィア
群１４Ａ及び内側ヴィア群１４Ｂに挟まれて形成されて
いる。この基板１０の他面側には、外側ヴィア群１４Ａ
の外側にめっき用バスライン３６が形成されており、め
っき用バスライン３６は、基板１０の一面側に形成され
ためっき用バスライン３２とヴィア（図示せず）によっ
て電気的に接続されている。また、内側ヴィア群１４Ｂ
の最内側に位置する最内側ヴィアよりも内側には、めっ
き用共通ライン３８が形成されており、めっき用共通ラ
イン３８には、内側ヴィア群１４Ｂを構成するヴィア１
４ａ，１４ａ・・の各々から引き出されためっき用導体
パターン４０，４０・・が電気的に接続されている。更
に、めっき用共通ライン３８は、外側ヴィア群１４Ａを
構成するヴィア１４ａ間の間隙を通過するめっき用導体
パターン４２によって、めっき用バスライン３６に電気
的に接続されている。このめっき用導体パターン４２
は、図２に示す様に、めっき用共通ライン３８に一本形
成することで足りる。

【００１０】図１及び図２に示す電解めっきを施す基板
３０では、基板３０の一面側において、外側ヴィア群１
４Ａを構成するヴィア１４ａ，１４ａ・・の各々とめっ
き用バスライン３２とがめっき用導体パターン３４，３
４・・によって電気的に接続されている。更に、基板３
０の他面側において、内側ヴィア群１４Ｂを構成するヴ
ィア１４ａ，１４ａ・・の各々と、めっき用バスライン
３６に電気的に接続されためっき用共通ライン３８と
が、めっき用導体パターン４０，４０・・によって電気
的に接続されている。この様に、図１及び図２に示す電
解めっきを施す基板３０では、外側ヴィア群１４Ａのヴ
ィア１４ａ，１４ａ・・と内側ヴィア群１４Ｂのヴィア
１４ａ，１４ａ・・とを、別々にめっき用バスライン３
２，３６に電気的に接続している。このため、図５及び
図６に示す従来の電解めっきを施す基板１００の如く、
外側ヴィア群１４Ａのヴィア１４ａ，１４ａ・・の各々
と、内側ヴィア群１４Ｂの各１４ａと電気的に接続され
たボンディングパッド１６ａ，１６ａ・・の各々とから
めっき用導体パターン１０２，１０２・・を、一本のめ
っき用バスライン１０４に引き出すことを要せず、外側
ヴィア群１４Ａのヴィア１４ａ間の間隙を通過するめっ
き用導体パターン３４の本数を可及的に少なくできる。

【００１１】図１及び図２に示すめっき用導体パターン
３４，４０及びめっき用バスライン３２，３６は、ボン
ディングパッド１６ａ、導体パターン２０，２６及び外
部接続端子用パッド２４ａと同時に、例えばサブトラク
ティブ法によって形成できる。かかるサブトラクティブ
法によれば、先ず、ヴィア１４ａ，１４ａ・・を形成す
る箇所にドリル等によって貫通孔を形成した基板３０に
無電解銅めっきを施し、基板３０の両面及び貫通孔の内
壁面に薄膜状銅層を形成した後、基板３０の各面にフォ
トレジストを塗布する。更に、塗布したフォトレジスト
にパターニングを施し、貫通孔の内壁面や導体パターン
２０等を形成する部分の薄膜状銅層を露出する。次い
で、薄膜状銅層を給電層とする電解めっきを施し、露出
した薄膜状銅層に沿って銅を積み上げた後、フォトレジ
ストを除去してから薄膜状銅層をエッチング等により除
去することによって、めっき用導体パターン３４，４
０、めっき用バスライン３２，３６、ヴィア１４ａ、ボ
ンディングパッド１６ａ、導体パターン２０，２６及び
外部接続端子用パッド２４ａを形成できる。めっき用導
体パターン３４，４０やめっき用バスライン３２，３６
等を形成した基板３０の両面には、ボンディングパッド
１６ａや外部接続端子用パッド２４ａ等の必要な部分の
みを露出した状態でレジストを塗布する。尚、ヴィア１
４ａ，１４ａ・・は、導体パターン２０等を形成した
後、ドリル等で穿設した貫通孔の内壁面に無電解銅めっ
き等によって薄膜状銅層を形成して電気的に接続しても
よい。

【００１２】この様にして形成した基板３０のボンディ
ングパッド１６ａ，１６ａ・・及び外部接続端子用パッ
ド２４ａ，２４ａ・・に電解めっきによってめっきを施
す際には、ボンディングパッド１６ａ及び外部接続端子
用パッド２４ａのみを露出するように、基板３０の両面
にレジストを塗布した後、めっき用バスライン３２，３
６に給電することによって、ボンディングパッド１６
ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４
ａ・・の各面に所望の電解めっきを施すことができる。
かかる電解めっきとしては、ニッケル等の下地めっきを
施した後、この下地めっき上に金等の貴金属めっきを施
すことが好ましい。貴金属めっきとしては、金めっきの
他にパラジウムめっきや銀めっきを挙げることができ
る。

【００１３】ボンディングパッド１６ａ，１６ａ・・及
び外部接続端子用パッド２４ａ，２４ａ・・に所望の電
解めっきを施した後、内側ヴィア群１４Ｂよりも内側に
形成されためっき用共通ライン３８をエッチングによっ
て除去する。かかるめっき用共通ライン３８のエッチン
グによる除去によって、ボンディングパッド１６ａから
内側ヴィア群１４Ｂのヴィア１４ａを経由して外部接続
端子用パッド２４ａに至るラインを、その隣接するライ
ンと電気的に絶縁することができる。このめっき用共通
ライン３８のエッチングによる除去を図３に示す。図３
において、基板３０の他面側に金めっき４６が施された
外部接続端子用パッド２４ａやめっき用共通ライン３８
等が形成され、これらの必要な部分のみを露出した状態
でレジスト４４を塗布する[図３（ａ）]。この状態でレ
ジスト４８を塗布した後、めっき用共通ライン３８が露
出するように、レジスト４８にパターニングを施す［図
３（ｂ）］。更に、基板３０の他面側にエッチングを施
し、レジスト４０，４８から露出しているめっき用共通
ライン３８を除去し［図３（ｃ）］、その後、レジスト
４８を除去する［図３（ｄ）］。また、めっき用バスラ
イン３２，３６に電気的に接続されているめっき用導体
パターン３４，４２等は、図３に示すようにエッチング
によって除去してもよいが、外形加工の際に、めっき用
バスライン３２，３６と最外側ヴィアとの間を切り離す
ことによっても、ボンディングパッド１６ａから外側ヴ
ィア群１４Ａのヴィア１４ａを経由して外部接続端子用
パッド２４ａに至るラインと、その隣接するラインとを
電気的に絶縁できる。この様に、めっき用バスライン３
２，３６から切り離して得た半導体パッケージの所定箇
所に半導体素子１２を搭載し、ワイヤ１８によって半導
体素子１２の電極端子とボンディングパッド１６ａとを
電気的に接続した後、半導体素子１２やワイヤ１８等を
樹脂封止することによって、図４に示す半導体装置を得
ることができる。

【００１４】図１及び図２に示す電解めっきを施す基板
３０では、外側ヴィア群１４Ａのヴィア１４ａ間の間隙
を通過するめっき用導体パターン３４の本数を可及的に
少なくできるため、外側ヴィア群１４Ａのヴィア１４ａ
間の間隙を、図５及び図６に示す従来の基板１００より
も狭間隙とすることができる。その結果、半導体装置の
小型化や多ピン化を図る際に、外側ヴィア群１４Ａのヴ
ィア１４ａ間が狭間隙となっても充分対応可能である。

【００１５】

【発明の効果】本発明によれば、ヴィア群間に挟まれて
ボンディングパッド及び外部接続パッドが形成された半
導体パッケージにおいて、基板に形成したボンディング
パッド及び外部接続端子用パッドに電解めっきを施す際
に用いるめっき用導体パターンのうち、ヴィア間の間隙
を通過するめっき用導体パターンの本数を可及的に少な
くできる。その結果、ヴィア間の間隙を、従来の基板よ
りも狭間隙とすることができ、半導体装置の小型化や多
ピン化を図る際に、ヴィア間が狭間隙となっても充分対
応可能である。

【図面の簡単な説明】

【図１】本発明に用いる電解めっきを施す基板の一面側
を示す部分平面図である。

【図２】本発明に用いる電解めっきを施す基板の他面側
を示す部分断面図である。

【図３】めっき用共通ラインを除去する除去工程を説明
する工程図である。

【図４】半導体装置の部分断面図である。

【図５】従来の電解めっきを施す基板の一面側を示す部
分断面図である。

【図６】従来の電解めっきを施す基板の他面側を示す部
分断面図である。

【符号の説明】

１２ 半導体素子 １４ａ スルーホールヴィア １４ ヴィア群 １４Ａ 外側ヴィア群 １４Ｂ 内側ヴィア群 １６ａ ボンディングパッド １６ ボンディングパッド群 ２０，２６ 導体パターン ２４ａ 外部接続端子用パッド ２４ 外部接続端子用パッド群 ３０ 電解めっきを施す基板 ３２，３６ めっき用バスライン ３４，４０，４２ めっき用導体パターン ３８ めっき用共通ライン

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板の一面側に搭載される半導体素子の
   電極端子の各々とワイヤボンディングされるボンディン
   グパッドが前記半導体素子の搭載部の周囲に形成されて
   成るボンディングパッド群と、 前記ボンディングパッド群よりも前記基板の端縁側の外
   側に形成され、前記ボンディングパッド群の各ボンディ
   ングパッドと導体パターンによって電気的に接続され
   た、前記基板を貫通するヴィアから成る外側ヴィア群
   と、 前記ボンディングパッド群よりも前記半導体素子の搭載
   部側の内側に形成され、前記ボンディングパッド群の各
   ボンディングパッドと導体パターンによって電気的に接
   続された、前記基板を貫通するヴィアから成る内側ヴィ
   ア群と、 前記基板の他面側に前記ヴィア群に挟まれて形成され、
   前記ヴィアの各々と導体パターンによって電気的に接続
   された外部接続端子用パッドから成る外部接続端子用パ
   ッド群とを具備する半導体パッケージを製造する際に、 該基板の一面側で且つ前記外側ヴィア群の最外側ヴィア
   よりも更に外側に形成されためっき用バスラインと、前
   記外側ヴィア群の各ヴィアとをめっき用導体パターンに
   よって電気的に接続すると共に、 前記基板の他面側で且つ前記内側ヴィア群の最内側ヴィ
   アよりも更に内側に形成され、前記内側ヴィア群の各ヴ
   ィアとめっき用導体パターンによって電気的に接続され
   ためっき用共通ラインと、前記基板の他面側で且つ前記
   最外側ヴィアよりも外側に形成されためっき用バスライ
   ンとをめっき用導体パターンにより電気的に接続し、 前記ボンディングパッド及び外部接続端子用パッドに、
   前記基板の両面に形成しためっき用バスラインから給電
   して電解めっきを施すことを特徴とする半導体パッケー
   ジの製造方法。
2. 【請求項２】 基板の両面に形成しためっき用バスライ
   ンを、前記基板を貫通するヴィアによって電気的に接続
   し、前記基板の一方に形成しためっき用バスラインに給
   電して電解めっきを施す請求項１記載の半導体パッケー
   ジの製造方法。
3. 【請求項３】 電解めっきを施す際に、ボンディングパ
   ッド及び外部接続端子用パッドを除き、基板の両面をめ
   っき用レジストによって覆う請求項１又は請求項２記載
   の半導体パッケージの製造方法。
4. 【請求項４】 電解めっきによって、ボンディングパッ
   ド及び外部接続端子用パッドにニッケル等の下地めっき
   を施した後、 前記下地めっき上に金等の貴金属めっきを施す請求項１
   〜３のいずれか一項記載の半導体パッケージの製造方
   法。
5. 【請求項５】 電解めっきを施した後、内側ヴィア群の
   最内側ヴィアよりも内側に形成されためっき用共通ライ
   ンをエッチングによって除去する請求項１〜４のいずれ
   か一項記載の半導体パッケージの製造方法。