JP2002049058A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002049058A JP2002049058A JP2001157954A JP2001157954A JP2002049058A JP 2002049058 A JP2002049058 A JP 2002049058A JP 2001157954 A JP2001157954 A JP 2001157954A JP 2001157954 A JP2001157954 A JP 2001157954A JP 2002049058 A JP2002049058 A JP 2002049058A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- liquid crystal
- substrate
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
- Optical Filters (AREA)
Abstract
(57)【要約】
【課題】 本発明は、複数のパターンを同一基板上に形
成し、前記パターン時要求されるマスクの数を最小化し
てコスト減少及び工程を簡素化するための液晶表示装置
及びその製造方法を提供する。 【解決手段】本発明は、第１基板及び第２基板と、前記
第１基板上の所定領域に形成された薄膜トランジスタ
と、前記第１基板上の画素領域に形成された画素電極
と、前記画素電極上に形成されたカラーフィルター層
と、前記画素電極を除外した領域に形成されたブラック
マトリックスパターンと、前記第１基板と第２基板との
間に形成された液晶層とを有する液晶表示装置を提供す
る。
成し、前記パターン時要求されるマスクの数を最小化し
てコスト減少及び工程を簡素化するための液晶表示装置
及びその製造方法を提供する。 【解決手段】本発明は、第１基板及び第２基板と、前記
第１基板上の所定領域に形成された薄膜トランジスタ
と、前記第１基板上の画素領域に形成された画素電極
と、前記画素電極上に形成されたカラーフィルター層
と、前記画素電極を除外した領域に形成されたブラック
マトリックスパターンと、前記第１基板と第２基板との
間に形成された液晶層とを有する液晶表示装置を提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスプレイに関
するもので、特に、液晶表示装置及びその製造方法に関
する。
するもので、特に、液晶表示装置及びその製造方法に関
する。
【０００２】
【従来の技術】表示画面の厚さが数センチメートルに過
ぎない超薄型の平板ディスプレイ装置のなかでも、特に
液晶表示装置は主にノットブックコンピュータ、モニタ
ー、宇宙船、航空機の計器盤などにいたるまでその応用
分野が広範囲である。このような液晶表示装置は消費電
力が低く、携帯性が良好であり、移動が便利であること
から、現在まで主流となっていたＣＲＴ(Cathode Ray T
ube)に代わるディスプレイ素子として注目されている。
ぎない超薄型の平板ディスプレイ装置のなかでも、特に
液晶表示装置は主にノットブックコンピュータ、モニタ
ー、宇宙船、航空機の計器盤などにいたるまでその応用
分野が広範囲である。このような液晶表示装置は消費電
力が低く、携帯性が良好であり、移動が便利であること
から、現在まで主流となっていたＣＲＴ(Cathode Ray T
ube)に代わるディスプレイ素子として注目されている。
【０００３】一般に、液晶表示装置は、ＴＦＴ基板とカ
ラーフィルター基板、またその間に封入された液晶層か
らなり前記液晶層の電気光学的な特性を用いることによ
って映像効果を得る非発光素子である。即ち、ＴＦＴ基
板上にはＴＦＴアレイ及び画素電極などが形成され、カ
ラーフィルター基板上にはブラックマトリックスパター
ン、カラーフィルター層及び共通電極が形成され、前記
ＴＦＴ基板とカラーフィルター基板はエポキシ樹脂のよ
うなシール剤によって接着される。前記ＴＦＴ基板には
ＴＣＰ（Tape Carrier Package）を介して駆動回路が接
続されて、前記駆動回路は画像をディスプレイするため
の各種制御信号及び信号電圧などを作って出力する。
ラーフィルター基板、またその間に封入された液晶層か
らなり前記液晶層の電気光学的な特性を用いることによ
って映像効果を得る非発光素子である。即ち、ＴＦＴ基
板上にはＴＦＴアレイ及び画素電極などが形成され、カ
ラーフィルター基板上にはブラックマトリックスパター
ン、カラーフィルター層及び共通電極が形成され、前記
ＴＦＴ基板とカラーフィルター基板はエポキシ樹脂のよ
うなシール剤によって接着される。前記ＴＦＴ基板には
ＴＣＰ（Tape Carrier Package）を介して駆動回路が接
続されて、前記駆動回路は画像をディスプレイするため
の各種制御信号及び信号電圧などを作って出力する。
【０００４】ＴＦＴ−ＬＣＤ産業の発展とその応用は大
きさと解像度の増大によって加速化されており、生産性
の増加とコスト低減のためには製造工程の単純化及び収
率向上のために多くの研究が続けられている。
きさと解像度の増大によって加速化されており、生産性
の増加とコスト低減のためには製造工程の単純化及び収
率向上のために多くの研究が続けられている。
【０００５】以下、添付図面を参照して液晶表示装置の
製造方法を説明する。図１ａないし図１ｆは従来技術に
よる下板の製造工程の断面図であって、図２ａないし図
２ｅは従来技術による上板の製造工程の断面図である。
製造方法を説明する。図１ａないし図１ｆは従来技術に
よる下板の製造工程の断面図であって、図２ａないし図
２ｅは従来技術による上板の製造工程の断面図である。
【０００６】先ず、下板の製造工程を見ると、図１ａに
示すように、第１絶縁基板１上にゲート電極用物質例え
ば、Ａｌ、Ｔａ、Ｃｒ、Ａｌ合金などのような金属層を
形成した後、第１マスク（図示せず）を用いたパターニ
ング工程でゲート電極２を形成する。図１ｂに示すよう
に、ゲート電極２を含めた第１絶縁基板１上に窒化シリ
コンからなるゲート絶縁膜３をプラズマＣＶＤ(Chemica
l Vapor Deposition)法で形成した後、前記ゲート電極
２の上部のゲート絶縁膜３上に半導体４を順に形成す
る。
示すように、第１絶縁基板１上にゲート電極用物質例え
ば、Ａｌ、Ｔａ、Ｃｒ、Ａｌ合金などのような金属層を
形成した後、第１マスク（図示せず）を用いたパターニ
ング工程でゲート電極２を形成する。図１ｂに示すよう
に、ゲート電極２を含めた第１絶縁基板１上に窒化シリ
コンからなるゲート絶縁膜３をプラズマＣＶＤ(Chemica
l Vapor Deposition)法で形成した後、前記ゲート電極
２の上部のゲート絶縁膜３上に半導体４を順に形成す
る。
【０００７】図１ｃに示すように、第２マスク（図示せ
ず）を用いて前記半導体層４をパターニングしてアクテ
ィブパターン４ａを形成した後、全面にＡｌ、Ｃｒ、Ｍ
ｏ、Ａｌ合金などのような金属層をスパッタリング法で
形成し、前記金属層を選択的に除去して図１ｄに示すよ
うに、ソース電極６ａとドレイン電極６ｂとを形成し、
ソース電極６ａとドレイン電極６ｂを含めた全面に保護
膜７を形成する。このとき、ソース及びドレイン電極６
ａ、６ｂは第３マスク（図示せず）を用いた食刻工程に
よって形成する。
ず）を用いて前記半導体層４をパターニングしてアクテ
ィブパターン４ａを形成した後、全面にＡｌ、Ｃｒ、Ｍ
ｏ、Ａｌ合金などのような金属層をスパッタリング法で
形成し、前記金属層を選択的に除去して図１ｄに示すよ
うに、ソース電極６ａとドレイン電極６ｂとを形成し、
ソース電極６ａとドレイン電極６ｂを含めた全面に保護
膜７を形成する。このとき、ソース及びドレイン電極６
ａ、６ｂは第３マスク（図示せず）を用いた食刻工程に
よって形成する。
【０００８】図１ｅに示すように、前記ドレイン電極６
ｂが露出されるように第４マスク（図示せず）を用いて
接続ホール８を形成した後、図１ｆに示すように、前記
接続ホール８を介してドレイン電極６ｂと電気的に接続
されるように全面に画素電極用ＩＴＯ層を形成した後、
第５マスク（図示せず）を用いた食刻工程で前記ＩＴＯ
層をパターニングして画素電極９を形成する。
ｂが露出されるように第４マスク（図示せず）を用いて
接続ホール８を形成した後、図１ｆに示すように、前記
接続ホール８を介してドレイン電極６ｂと電気的に接続
されるように全面に画素電極用ＩＴＯ層を形成した後、
第５マスク（図示せず）を用いた食刻工程で前記ＩＴＯ
層をパターニングして画素電極９を形成する。
【０００９】次に上板の製造工程を説明する。図２ａに
示すように、第２絶縁基板１ａ上に光遮断物質層を形成
した後、第１マスク（図示せず）を用いたフォトリソグ
ラフィ工程でパターニングしてブラックマトリックスパ
ターン１２を形成する。前記ブラックマトリックスパタ
ーン１２は第２絶縁基板１ａ上でマトリックスの形態に
形成され、通常クロム化合物層とクロム層が積層された
２層構造であり、クロム化合物層（ＣｒＯｘ)とクロム
層(Ｃｒ)との間にクロムナイトライド層(ＣｒＮｘ)のよ
うなクロム化合物層が介在する３層構造である。
示すように、第２絶縁基板１ａ上に光遮断物質層を形成
した後、第１マスク（図示せず）を用いたフォトリソグ
ラフィ工程でパターニングしてブラックマトリックスパ
ターン１２を形成する。前記ブラックマトリックスパタ
ーン１２は第２絶縁基板１ａ上でマトリックスの形態に
形成され、通常クロム化合物層とクロム層が積層された
２層構造であり、クロム化合物層（ＣｒＯｘ)とクロム
層(Ｃｒ)との間にクロムナイトライド層(ＣｒＮｘ)のよ
うなクロム化合物層が介在する３層構造である。
【００１０】図２ｂに示すように、ブラックマトリック
スパターン１２上に色表現のためのＲ（赤）、Ｇ
（緑）、Ｂ（青）、の３色のうち、一つの色１４ａを第
２マスク（図示せず）を用いたフォト工程を用いて形成
する。また、図２ｃ及び図２ｄに示すように、前記第１
色１４ａを形成する方法により第２色１４ｂ及び第３色
１４ｃを選択的に形成しており、図２ｃは第２色１４ｂ
を形成した場合の断面を示すものであり、図２ｄは第３
色１４ｃを形成した場合の断面をしめすものである。こ
こでは図示していないが 前記第２色１４ｂ及び第３色
１４ｃを形成する時も、各々別のマスク（第３マスクと
第４マスク）が要求される。
スパターン１２上に色表現のためのＲ（赤）、Ｇ
（緑）、Ｂ（青）、の３色のうち、一つの色１４ａを第
２マスク（図示せず）を用いたフォト工程を用いて形成
する。また、図２ｃ及び図２ｄに示すように、前記第１
色１４ａを形成する方法により第２色１４ｂ及び第３色
１４ｃを選択的に形成しており、図２ｃは第２色１４ｂ
を形成した場合の断面を示すものであり、図２ｄは第３
色１４ｃを形成した場合の断面をしめすものである。こ
こでは図示していないが 前記第２色１４ｂ及び第３色
１４ｃを形成する時も、各々別のマスク（第３マスクと
第４マスク）が要求される。
【００１１】このように第２絶縁基板１ａ上にブラック
マトリックスパターン１２及びＲ、Ｇ、Ｂカラーフィル
ター層１４ａ、１４ｂ、１４ｃを形成した後、図２ｅに
示すように、全面にスパッタリング法を用いてＩＴＯ(I
ndim Tin Oxide)を形成した後、第５マスク（図示せ
ず）を用いたパターニング工程から共通電極１６を形成
する。このような工程を用いて上板及び下板を製造した
後、二つの基板を取り付け、液晶注入口を介して液晶を
注入すると従来技術による液晶表示装置の製造工程が完
了する。
マトリックスパターン１２及びＲ、Ｇ、Ｂカラーフィル
ター層１４ａ、１４ｂ、１４ｃを形成した後、図２ｅに
示すように、全面にスパッタリング法を用いてＩＴＯ(I
ndim Tin Oxide)を形成した後、第５マスク（図示せ
ず）を用いたパターニング工程から共通電極１６を形成
する。このような工程を用いて上板及び下板を製造した
後、二つの基板を取り付け、液晶注入口を介して液晶を
注入すると従来技術による液晶表示装置の製造工程が完
了する。
【００１２】前記液晶表示装置の製造工程によると、上
板製造時には５個のマスクが要求され、下板製造時にも
５個のマスクが要求され、合計で１０個のマスクが要求
されるのでマスクの数によるコストアップのみならず多
数のフォトリソグラフィ工程が必要となり工程時間が長
くなるという短所がある。
板製造時には５個のマスクが要求され、下板製造時にも
５個のマスクが要求され、合計で１０個のマスクが要求
されるのでマスクの数によるコストアップのみならず多
数のフォトリソグラフィ工程が必要となり工程時間が長
くなるという短所がある。
【００１３】最近カラーフィルター層をＴＦＴ基板上に
配置するいわゆるカラーフィルターオンティエフティ(C
OT：Color filter On TFT)構造が提案されているが、前
記ＣＯＴ構造はブラックマトリックスパターン及びカラ
ーフィルター層をＴＦＴ基板（下板）に形成し、前記Ｔ
ＦＴ基板に対向する基板（上板）には共通電極を形成し
た構造である。
配置するいわゆるカラーフィルターオンティエフティ(C
OT：Color filter On TFT)構造が提案されているが、前
記ＣＯＴ構造はブラックマトリックスパターン及びカラ
ーフィルター層をＴＦＴ基板（下板）に形成し、前記Ｔ
ＦＴ基板に対向する基板（上板）には共通電極を形成し
た構造である。
【００１４】しかしながら、前記のような従来液晶表示
装置は次のような問題があった。上板及び下板を製造す
るのに各々５個ずつのマスクが所要されるので全部で１
０個のマスクが要求されることになり、マスク数による
コストの増加のみならずこれによる工程時間も長くなり
ＴＡＴ(Turn Around Time)が増加することになる。
装置は次のような問題があった。上板及び下板を製造す
るのに各々５個ずつのマスクが所要されるので全部で１
０個のマスクが要求されることになり、マスク数による
コストの増加のみならずこれによる工程時間も長くなり
ＴＡＴ(Turn Around Time)が増加することになる。
【００１５】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決するためのもので、工程に所要される
マスクの数を最小化してコスト及びＴＡＴを減少させ、
生産性を向上することができる液晶表示装置及びその製
造方法を提供することを目的とする。
術の問題点を解決するためのもので、工程に所要される
マスクの数を最小化してコスト及びＴＡＴを減少させ、
生産性を向上することができる液晶表示装置及びその製
造方法を提供することを目的とする。
【００１６】本発明の他の目的は、薄膜トランジスタを
駆動させることなくカラーフィルターの電着が可能な液
晶表示装置及び製造方法を提供することである。
駆動させることなくカラーフィルターの電着が可能な液
晶表示装置及び製造方法を提供することである。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による液晶表示装置は、第１基板及び第２基
板と；前記、第１基板上の所定領域に形成された薄膜ト
ランジスタと；前記第１基板上の画素領域に形成された
画素電極と；前記画素電極上に形成されたカラーフィル
ター層と；前記画素電極以外の領域に形成されたブラッ
クマトリックスパターンと：前記第１基板と第２基板と
の間に形成された液晶層とからなる。
に、本発明による液晶表示装置は、第１基板及び第２基
板と；前記、第１基板上の所定領域に形成された薄膜ト
ランジスタと；前記第１基板上の画素領域に形成された
画素電極と；前記画素電極上に形成されたカラーフィル
ター層と；前記画素電極以外の領域に形成されたブラッ
クマトリックスパターンと：前記第１基板と第２基板と
の間に形成された液晶層とからなる。
【００１８】また、本発明の液晶表示装置の製造方法
は、複数のゲートラインとデータラインとによって画素
領域を定義する液晶表示装置の製造において、第１基板
上に薄膜トランジスタを形成するステップと、前記画素
領域を除外した領域にブラックマトリックスパターンを
形成するステップと、前記画素領域に画素電極を形成す
るステップと、前記画素電極上にカラーフィルター層を
形成するステップとからなることを特徴とする。
は、複数のゲートラインとデータラインとによって画素
領域を定義する液晶表示装置の製造において、第１基板
上に薄膜トランジスタを形成するステップと、前記画素
領域を除外した領域にブラックマトリックスパターンを
形成するステップと、前記画素領域に画素電極を形成す
るステップと、前記画素電極上にカラーフィルター層を
形成するステップとからなることを特徴とする。
【００１９】ここで、前記薄膜トランジスタを形成する
際に、ソース及びドレイン電極を形成するとき、その間
のｎ＋層を除去し、前記ｎ＋層の除去の時、パッド領域
のゲート絶縁膜を共に食刻してゲートパッドを露出させ
る。
際に、ソース及びドレイン電極を形成するとき、その間
のｎ＋層を除去し、前記ｎ＋層の除去の時、パッド領域
のゲート絶縁膜を共に食刻してゲートパッドを露出させ
る。
【００２０】なお、本発明の他の実施形態による液晶表
示装置の製造方法によると、薄膜トランジスタを形成す
る際に、ソース／ドレイン用金属層とオーミックコンタ
クト層のｎ＋層、半導体層のａ−Ｓｉ層を一括的にパタ
ーニングした後、前記パターニングされた金属層を選択
的に除去してソース及びドレイン電極を形成するととも
に前記ソース電極とドレイン電極との間のｎ＋層を共に
除去し、前記ｎ＋層を除去するときパッド領域のゲート
絶縁膜をともに除去してゲートパッドを露出させること
ができる。
示装置の製造方法によると、薄膜トランジスタを形成す
る際に、ソース／ドレイン用金属層とオーミックコンタ
クト層のｎ＋層、半導体層のａ−Ｓｉ層を一括的にパタ
ーニングした後、前記パターニングされた金属層を選択
的に除去してソース及びドレイン電極を形成するととも
に前記ソース電極とドレイン電極との間のｎ＋層を共に
除去し、前記ｎ＋層を除去するときパッド領域のゲート
絶縁膜をともに除去してゲートパッドを露出させること
ができる。
【００２１】また、前記金属層をパターニングするとき
画素電極に電源が印加できるようにデータラインとドレ
イン電極とを電気的に接続する接続パターンを迂回して
形成する。
画素電極に電源が印加できるようにデータラインとドレ
イン電極とを電気的に接続する接続パターンを迂回して
形成する。
【００２２】これによって、本発明の液晶表示装置及び
その製造方法は基板上に複数のパターンを形成する時、
必要なマスクの数を最小化してコストを低減し、薄膜ト
ランジスタを駆動させない状態でデータラインだけに電
圧を印加するだけでカラーフィルター顔料を電着するこ
とができる。
その製造方法は基板上に複数のパターンを形成する時、
必要なマスクの数を最小化してコストを低減し、薄膜ト
ランジスタを駆動させない状態でデータラインだけに電
圧を印加するだけでカラーフィルター顔料を電着するこ
とができる。
【００２３】
【発明の実施の形態】以下、添付の図面を参照して本発
明を更に詳細に説明する。
明を更に詳細に説明する。
【００２４】第１実施形態 図３は本発明の第１実施形態に基づく液晶表示装置の断
面図であり、図４ａないし４ｇは本発明の第１実施形態
に基づく液晶表示装置の製造方法を説明するための工程
断面図である。先ず図３に示すように、第１基板３１及
び第２基板３１ａと、前記第１基板３１上に形成された
薄膜トランジスタ及び画素電極４５と、前記画素電極４
５上に形成されたカラーフィルター層４７と、前記画素
電極４５を除外した領域に形成されたブラックマトリッ
クスパターン４３と、前記第２基板３１ａ上に形成され
た共通電極３２及び前記第１基板３１と第２基板３１ａ
との間に形成された液晶層（図示せず）とからなる。
面図であり、図４ａないし４ｇは本発明の第１実施形態
に基づく液晶表示装置の製造方法を説明するための工程
断面図である。先ず図３に示すように、第１基板３１及
び第２基板３１ａと、前記第１基板３１上に形成された
薄膜トランジスタ及び画素電極４５と、前記画素電極４
５上に形成されたカラーフィルター層４７と、前記画素
電極４５を除外した領域に形成されたブラックマトリッ
クスパターン４３と、前記第２基板３１ａ上に形成され
た共通電極３２及び前記第１基板３１と第２基板３１ａ
との間に形成された液晶層（図示せず）とからなる。
【００２５】ここで、前記薄膜トランジスタは前記第１
基板３１上にパターニングされたゲート電極３３ａと、
前記ゲート電極３３ａを含めた全面に形成されたゲート
絶縁膜３５と、前記ゲート絶縁膜３５上にパターニング
された半導体層のａ−Ｓｉ層３７と、前記ａ−Ｓｉ層３
７上に形成されたソース及びドレイン電極４１ｂ、４１
ｃと、前記ソース及びドレイン電極４１ｂ、４１ｃと前
記ａ−Ｓｉ層３７間に介在されたオーミックコンタクト
層のｎ＋層３９からなる。
基板３１上にパターニングされたゲート電極３３ａと、
前記ゲート電極３３ａを含めた全面に形成されたゲート
絶縁膜３５と、前記ゲート絶縁膜３５上にパターニング
された半導体層のａ−Ｓｉ層３７と、前記ａ−Ｓｉ層３
７上に形成されたソース及びドレイン電極４１ｂ、４１
ｃと、前記ソース及びドレイン電極４１ｂ、４１ｃと前
記ａ−Ｓｉ層３７間に介在されたオーミックコンタクト
層のｎ＋層３９からなる。
【００２６】この時、前記ソース／ドレイン電極４１
ｂ、４１ｃ及びｎ＋層３９は前記半導体層のａ−Ｓｉ層
３７上で一括的に食刻され、前記画素電極４５はドレイ
ン電極４１ｃに直接接続されてゲート絶縁膜３５上に形
成される。前記ブラックマトリックスパターン４３の物
質はＢＣＢを用いて、以外にもクロム（Ｃｒ）などの金
属膜やカーボン系統の有機材料を用いるか、または低反
射化のためにクロム化合物とクロム層の２層、クロム化
合物とクロム層との間にクロム化合物層が介在された３
層から形成できる。
ｂ、４１ｃ及びｎ＋層３９は前記半導体層のａ−Ｓｉ層
３７上で一括的に食刻され、前記画素電極４５はドレイ
ン電極４１ｃに直接接続されてゲート絶縁膜３５上に形
成される。前記ブラックマトリックスパターン４３の物
質はＢＣＢを用いて、以外にもクロム（Ｃｒ）などの金
属膜やカーボン系統の有機材料を用いるか、または低反
射化のためにクロム化合物とクロム層の２層、クロム化
合物とクロム層との間にクロム化合物層が介在された３
層から形成できる。
【００２７】また、前記ブラックマトリックスパターン
４３は光遮断役割と共に保護膜の役割を兼ねているので
別の保護膜を形成する必要はない。なお、バインディン
グ工程によってカラーフィルター層４７及びブラックマ
トリックスパターン４３上にバインダ４９が更に備えら
れる。
４３は光遮断役割と共に保護膜の役割を兼ねているので
別の保護膜を形成する必要はない。なお、バインディン
グ工程によってカラーフィルター層４７及びブラックマ
トリックスパターン４３上にバインダ４９が更に備えら
れる。
【００２８】このように構成された本発明の第１実施形
態による液晶表示装置の製造方法を図４ａないし図４ｇ
を参照して説明する。図４ａに示すように、第１基板３
１上にＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ａｌ合金などの金属層
をスパッタリング法で形成した後、第１マスク（図示せ
ず）を用いたパターニング工程で前記金属層をパターニ
ングしてゲートライン及びゲート電極３３ａを形成す
る。
態による液晶表示装置の製造方法を図４ａないし図４ｇ
を参照して説明する。図４ａに示すように、第１基板３
１上にＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ａｌ合金などの金属層
をスパッタリング法で形成した後、第１マスク（図示せ
ず）を用いたパターニング工程で前記金属層をパターニ
ングしてゲートライン及びゲート電極３３ａを形成す
る。
【００２９】また、図４ｂに示すように、前記ゲート電
極３３ａを含めた第１基板の全面にプラズマＣＶＤ法を
用いてシリコン窒化物及びシリコン化合物などからなる
ゲート絶縁膜３５を形成し、前記ゲート絶縁膜３５上に
半導体層のａ−Ｓｉ層３７とオーミックコンタクト層の
ｎ＋層３９とデータライン及びソース／ドレイン電極用
物質の金属層４１を手順に積層する。図４ｃに示すよう
に、第２マスク（図示せず）を用いた食刻工程で金属層
４１を選択的に除去して前記ゲートラインと交差する方
向をデータライン（図示せず）を形成し、前記データラ
インから延長されるソース／ドレイン電極４１ｂ、４１
ｃを形成する。また、図４ｄに示すように、前記ソース
電極４１ｂとドレイン電極４１ｃとの間のｎ＋層３９を
乾式食刻工程で除去する。
極３３ａを含めた第１基板の全面にプラズマＣＶＤ法を
用いてシリコン窒化物及びシリコン化合物などからなる
ゲート絶縁膜３５を形成し、前記ゲート絶縁膜３５上に
半導体層のａ−Ｓｉ層３７とオーミックコンタクト層の
ｎ＋層３９とデータライン及びソース／ドレイン電極用
物質の金属層４１を手順に積層する。図４ｃに示すよう
に、第２マスク（図示せず）を用いた食刻工程で金属層
４１を選択的に除去して前記ゲートラインと交差する方
向をデータライン（図示せず）を形成し、前記データラ
インから延長されるソース／ドレイン電極４１ｂ、４１
ｃを形成する。また、図４ｄに示すように、前記ソース
電極４１ｂとドレイン電極４１ｃとの間のｎ＋層３９を
乾式食刻工程で除去する。
【００３０】また、図４ｅに示すように、前記ソース及
びドレイン電極４１ｂ、４１ｃを含めた全面に光遮断用
物質を形成した後、第３マスクを用いたフォト工程で前
記光遮断用物質を選択的に除去して画素領域を除外した
領域にブラックマトリックスパターン４３を形成すると
共に前記画素領域のゲート絶縁膜３５上に形成されてい
るａ−Ｓｉ層３７も除去する。ここで、前記ブラックマ
トリックスパターン４３は保護膜の役割を行うので別の
保護膜が不要であって保護膜形成の工程を省略すること
ができる。
びドレイン電極４１ｂ、４１ｃを含めた全面に光遮断用
物質を形成した後、第３マスクを用いたフォト工程で前
記光遮断用物質を選択的に除去して画素領域を除外した
領域にブラックマトリックスパターン４３を形成すると
共に前記画素領域のゲート絶縁膜３５上に形成されてい
るａ−Ｓｉ層３７も除去する。ここで、前記ブラックマ
トリックスパターン４３は保護膜の役割を行うので別の
保護膜が不要であって保護膜形成の工程を省略すること
ができる。
【００３１】前記ブラックマトリックスパターン４３は
ＢＣＢを用いるか、他にもクロムなどの金属薄膜又はカ
ーボン系統の有機材料を用いるか又は低反射化のために
クロム化合物とクロム層の２層又はクロム化合物とクロ
ム層との間にさらに他のクロム化合物が介在された３層
構造からなることができる。
ＢＣＢを用いるか、他にもクロムなどの金属薄膜又はカ
ーボン系統の有機材料を用いるか又は低反射化のために
クロム化合物とクロム層の２層又はクロム化合物とクロ
ム層との間にさらに他のクロム化合物が介在された３層
構造からなることができる。
【００３２】かつ、図４ｆに示すように、前記ブラック
マトリックスパターン４３を含んでいる全面に透明な導
電性の物質であるＩＴＯ層をスパッタリング法で形成し
た後、第４マスク（図示せず）を用いたフォト工程で前
記ＩＴＯ層を選択的に除去して前記ドレイン電極４１ｂ
に直接的に接続される画素電極４５を形成する。
マトリックスパターン４３を含んでいる全面に透明な導
電性の物質であるＩＴＯ層をスパッタリング法で形成し
た後、第４マスク（図示せず）を用いたフォト工程で前
記ＩＴＯ層を選択的に除去して前記ドレイン電極４１ｂ
に直接的に接続される画素電極４５を形成する。
【００３３】次に図４ｇに示すように、前記画素電極４
５上にカラーフィルター形成のためのカラー顔料を電着
させカラーフィルター層４７を形成した後、バインディ
ング工程を用いてカラーフィルター層４７及びブラック
マトリックスパターン４３上にバインダ４９を行う。ま
た、図示してないが、パッドオプン用マスク（第５マス
ク）を用いてゲートパッド上側の光遮断用物質を選択的
に除去してゲートパッドをオプンさせると下板の製造工
程が完了する。また、上板の第２基板上に共通電極を形
成し、前記第１基板と第２基板とに対向に装着した後、
液晶を注入すると本発明の第１実施形態による液晶表示
装置の製造工程が完了する。
５上にカラーフィルター形成のためのカラー顔料を電着
させカラーフィルター層４７を形成した後、バインディ
ング工程を用いてカラーフィルター層４７及びブラック
マトリックスパターン４３上にバインダ４９を行う。ま
た、図示してないが、パッドオプン用マスク（第５マス
ク）を用いてゲートパッド上側の光遮断用物質を選択的
に除去してゲートパッドをオプンさせると下板の製造工
程が完了する。また、上板の第２基板上に共通電極を形
成し、前記第１基板と第２基板とに対向に装着した後、
液晶を注入すると本発明の第１実施形態による液晶表示
装置の製造工程が完了する。
【００３４】このような本発明の第１実施形態による
と、下板及び上板を製造するのに全部６個のマスクだけ
あれば十分なので従来技術に比べてマスク数を著しく減
少することができる。
と、下板及び上板を製造するのに全部６個のマスクだけ
あれば十分なので従来技術に比べてマスク数を著しく減
少することができる。
【００３５】第２実施形態 図５ａないし図５ｇは本発明の第２実施形態による液晶
表示装置の製造方法を説明するための工程を示す平面図
である。本発明の第実施形態２では前記の第１実施形態
と同様の構成を有する部分には同一の符号を付した。
表示装置の製造方法を説明するための工程を示す平面図
である。本発明の第実施形態２では前記の第１実施形態
と同様の構成を有する部分には同一の符号を付した。
【００３６】図５ａに示すように、第１基板３１上にゲ
ートライン３３及びゲート電極３３ａを形成した後、図
５ｂに示すように、ゲートライン３３及びゲート電極３
３ａを含めた第１基板３１の全面にゲート絶縁膜３５、
半導体層のａ−Ｓｉ層３７、オーミックコンタクト層の
ｎ＋層３９及び金属層４１を手順に積層する。参考に図
５ｂには最上層の金属層４１を示す。
ートライン３３及びゲート電極３３ａを形成した後、図
５ｂに示すように、ゲートライン３３及びゲート電極３
３ａを含めた第１基板３１の全面にゲート絶縁膜３５、
半導体層のａ−Ｓｉ層３７、オーミックコンタクト層の
ｎ＋層３９及び金属層４１を手順に積層する。参考に図
５ｂには最上層の金属層４１を示す。
【００３７】また、図５ｃに示すように前記ゲートライ
ン３３と交差する方向にデータライン４１ａと、前記ゲ
ート電極３３ａ側に拡張される拡張パターン４４ｄを形
成した後、図５ｄに示すように前記拡張パターン４４ｄ
を選択的に除去してソース電極４１ｂとドレイン電極４
１ｃを形成し、前記ソース電極４１ｂとドレイン電極４
１ｃとの間のｎ＋層３９を選択的に除去する。この時前
記ｎ＋層３９を除去する時、ゲートパッド部上層のゲー
ト絶縁膜３５を共に除去してゲートパッド部（図示せ
ず）を露出させる。
ン３３と交差する方向にデータライン４１ａと、前記ゲ
ート電極３３ａ側に拡張される拡張パターン４４ｄを形
成した後、図５ｄに示すように前記拡張パターン４４ｄ
を選択的に除去してソース電極４１ｂとドレイン電極４
１ｃを形成し、前記ソース電極４１ｂとドレイン電極４
１ｃとの間のｎ＋層３９を選択的に除去する。この時前
記ｎ＋層３９を除去する時、ゲートパッド部上層のゲー
ト絶縁膜３５を共に除去してゲートパッド部（図示せ
ず）を露出させる。
【００３８】図５ｅに示すように、前記ドレイン電極４
１ｃに直接的に接続されるように画素電極４５を形成し
た後、図５ｆに示すように、画素電極４５を除外した領
域に光遮断用物質のブラックマトリックスパターン４３
を形成する。また、図５ｇに示すように、前記画素電極
４５上に電着法を用いてカラーフィルター層４７を形成
し、前記カラーフィルター層４７及びブラックマトリッ
クスパターン４３上にバインダを形成した後、ゲートパ
ッドコンタクトのためにゲートパッド上部の光遮断用物
質を除去すると本発明の第２実施形態による下板の製造
工程が完了する。
１ｃに直接的に接続されるように画素電極４５を形成し
た後、図５ｆに示すように、画素電極４５を除外した領
域に光遮断用物質のブラックマトリックスパターン４３
を形成する。また、図５ｇに示すように、前記画素電極
４５上に電着法を用いてカラーフィルター層４７を形成
し、前記カラーフィルター層４７及びブラックマトリッ
クスパターン４３上にバインダを形成した後、ゲートパ
ッドコンタクトのためにゲートパッド上部の光遮断用物
質を除去すると本発明の第２実施形態による下板の製造
工程が完了する。
【００３９】なお、図示してはないが、上板の第２基板
上に共通電極を形成し、前記第１基板と第２基板とに対
向させて装着した後、液晶を注入すると本発明の第２実
施形態による液晶表示装置の製造工程が完了する。
上に共通電極を形成し、前記第１基板と第２基板とに対
向させて装着した後、液晶を注入すると本発明の第２実
施形態による液晶表示装置の製造工程が完了する。
【００４０】このような本発明の第２実施形態による
と、ブラックマトリックスパターン４３及びカラーフィ
ルター層４７が薄膜トランジスタ及び画素電極４５が配
置される基板に形成され、前記ソース電極４１ｂとドレ
イン電極４１ｃを形成するための金属層食刻工程時、チ
ャネル部のｎ＋層とゲートパッド部上に存在するゲート
絶縁膜を同時に除去してマスク数を最小化し、ゲートパ
ッド部の露出による工程を簡素化することができる。
と、ブラックマトリックスパターン４３及びカラーフィ
ルター層４７が薄膜トランジスタ及び画素電極４５が配
置される基板に形成され、前記ソース電極４１ｂとドレ
イン電極４１ｃを形成するための金属層食刻工程時、チ
ャネル部のｎ＋層とゲートパッド部上に存在するゲート
絶縁膜を同時に除去してマスク数を最小化し、ゲートパ
ッド部の露出による工程を簡素化することができる。
【００４１】次に、本発明の第２実施形態による液晶表
示装置の製造方法を工程断面図を参照してより詳細に説
明する。図６ａないし図６ｆは図５ｇのＩ−Ｉ’線によ
る断面図であり、図７ａないし図７ｆは図５ｇのＩＩ−
ＩＩ’線による断面図である。
示装置の製造方法を工程断面図を参照してより詳細に説
明する。図６ａないし図６ｆは図５ｇのＩ−Ｉ’線によ
る断面図であり、図７ａないし図７ｆは図５ｇのＩＩ−
ＩＩ’線による断面図である。
【００４２】まず、図６ａ及び図７ａに示すように、第
１基板３１上にＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ａｌ合金など
の金属層をスパッタリング法で形成した後、第１マスク
を用いたパターニング工程で前記金属層をパターニング
してゲートライン（図示せず）及びゲート電極３３ａを
形成する。
１基板３１上にＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ａｌ合金など
の金属層をスパッタリング法で形成した後、第１マスク
を用いたパターニング工程で前記金属層をパターニング
してゲートライン（図示せず）及びゲート電極３３ａを
形成する。
【００４３】また、図６ｂ及び図７ｂに示すように、前
記ゲート電極３３ａを含めた第１基板３１の全面にプラ
ズマＣＶＤ法を用いてシリコン窒化物及びシリコン酸化
物などからなるゲート絶縁膜３５を形成し、前記ゲート
絶縁膜３５上に半導体層のａ−Ｓｉ層３７とオーミック
コンタクト層のｎ＋層３９とデータライン及びソース／
ドレイン電極用物質である金属層４１を順番に積層す
る。
記ゲート電極３３ａを含めた第１基板３１の全面にプラ
ズマＣＶＤ法を用いてシリコン窒化物及びシリコン酸化
物などからなるゲート絶縁膜３５を形成し、前記ゲート
絶縁膜３５上に半導体層のａ−Ｓｉ層３７とオーミック
コンタクト層のｎ＋層３９とデータライン及びソース／
ドレイン電極用物質である金属層４１を順番に積層す
る。
【００４４】図６ｃ及び図７ｃに示すように、第２マス
ク（図示せず）を用いた食刻工程で金属層４１、オーミ
ックコンタクト層のｎ＋層３９及び半導体層のａーＳｉ
層３７を一括的に食刻してデータライン４１ａを形成
し、前記ゲート電極３３ａの上部側に拡張される拡張パ
ターン４１ｄを形成する。ここで、前記拡張パターン４
１ｄは後工程においてソース電極４１ｂとドレイン電極
４１ｃとから分離されるが、まだ分離していない状態で
ある。
ク（図示せず）を用いた食刻工程で金属層４１、オーミ
ックコンタクト層のｎ＋層３９及び半導体層のａーＳｉ
層３７を一括的に食刻してデータライン４１ａを形成
し、前記ゲート電極３３ａの上部側に拡張される拡張パ
ターン４１ｄを形成する。ここで、前記拡張パターン４
１ｄは後工程においてソース電極４１ｂとドレイン電極
４１ｃとから分離されるが、まだ分離していない状態で
ある。
【００４５】次に図６ｄ及び図７ｄに示すように、前記
拡張パターン４１ｄを含めた全面にフォトレジスト７１
を塗布した後、第３マスク（図示せず）を用いた露光及
び現象工程でパターニングし、前記パターニングされた
フォトレジストを用いた食刻工程で前記拡張パターン４
１ｄを選択的に除去してソース電極４１ｂとドレイン電
極４１ｃとを形成する。
拡張パターン４１ｄを含めた全面にフォトレジスト７１
を塗布した後、第３マスク（図示せず）を用いた露光及
び現象工程でパターニングし、前記パターニングされた
フォトレジストを用いた食刻工程で前記拡張パターン４
１ｄを選択的に除去してソース電極４１ｂとドレイン電
極４１ｃとを形成する。
【００４６】この時、前記ソース電極４１ｂとドレイン
電極４１ｃ間のオーミックコンタクト層ｎ＋層３９も同
時に食刻し、図示してはいないが、ゲートパッド部側の
ゲート絶縁膜も共に食刻してゲートパッドを露出させ
る。結果的に本発明の第２実施形態によるとソース／ド
レイン電極４１ｂ、４１ｃの形成、ｎ＋層３９食刻及び
ゲートパッド露出が一つのマスクを用いた食刻工程から
なることが分かる。
電極４１ｃ間のオーミックコンタクト層ｎ＋層３９も同
時に食刻し、図示してはいないが、ゲートパッド部側の
ゲート絶縁膜も共に食刻してゲートパッドを露出させ
る。結果的に本発明の第２実施形態によるとソース／ド
レイン電極４１ｂ、４１ｃの形成、ｎ＋層３９食刻及び
ゲートパッド露出が一つのマスクを用いた食刻工程から
なることが分かる。
【００４７】即ち、ｎ＋層３９の食刻時、食刻選択比を
用いてゲートパッド上部のゲート絶縁膜３５も食刻する
ので後工程でブラックマトリックスパターン用光遮断物
質を除去した後、更にゲートパッドコンタクトのための
食刻工程では前記光遮断物質だけを除去すればいいから
ゲートパッド露出工程が更に容易となる。もし、ｎ＋層
３９の食刻時に、ゲート絶縁膜を同時に食刻しない場合
には前記光遮断用物質を形成した後、ゲートパッドコン
タクトのためには前記光遮断用物質とゲート絶縁膜を順
に食刻すべきであるのでその分食刻工程が複雑になる。
用いてゲートパッド上部のゲート絶縁膜３５も食刻する
ので後工程でブラックマトリックスパターン用光遮断物
質を除去した後、更にゲートパッドコンタクトのための
食刻工程では前記光遮断物質だけを除去すればいいから
ゲートパッド露出工程が更に容易となる。もし、ｎ＋層
３９の食刻時に、ゲート絶縁膜を同時に食刻しない場合
には前記光遮断用物質を形成した後、ゲートパッドコン
タクトのためには前記光遮断用物質とゲート絶縁膜を順
に食刻すべきであるのでその分食刻工程が複雑になる。
【００４８】次に図６ｅ及び図７ｅに示すように、フォ
トレジスト７１を除去した後、前記ドレイン電極４１ｃ
と直接的に接続される画素電極４５を形成する。即ち、
ソース及びドレイン電極４１ｂ、４１ｃを含めた全面に
画素電極用ＩＴＯを形成した後、第４マスクを用いて前
ＩＴＯをパターニングすることによって画素電極４５を
形成する。
トレジスト７１を除去した後、前記ドレイン電極４１ｃ
と直接的に接続される画素電極４５を形成する。即ち、
ソース及びドレイン電極４１ｂ、４１ｃを含めた全面に
画素電極用ＩＴＯを形成した後、第４マスクを用いて前
ＩＴＯをパターニングすることによって画素電極４５を
形成する。
【００４９】また、図６ｆ及び図７ｆに示すように、前
記画素電極４５を含めた全面に光遮断用物質を形成した
後、第５マスクを用いた食刻工程で前記光遮断用物質を
選択的に除去して画素電極４５を除外した領域にブラッ
クマトリックスパターン４３を形成する。この時、前記
ブラックマトリックスパターン４３の物質はＢＣＢを用
いる他、クロムなどの金属薄膜又はカーボン系統の有機
材料を用いることができ、又は低反射化のために前記ブ
ラックマトリックスパターン４３をクロム化合物とクロ
ム層との２層又はクロム化合物とクロム層と間にさらに
他のクロム化合物が介在された３層構造からなることが
できる。参考に前記ブラックマトリックス４３は保護膜
役割を行うので別の保護膜を形成は不要である。
記画素電極４５を含めた全面に光遮断用物質を形成した
後、第５マスクを用いた食刻工程で前記光遮断用物質を
選択的に除去して画素電極４５を除外した領域にブラッ
クマトリックスパターン４３を形成する。この時、前記
ブラックマトリックスパターン４３の物質はＢＣＢを用
いる他、クロムなどの金属薄膜又はカーボン系統の有機
材料を用いることができ、又は低反射化のために前記ブ
ラックマトリックスパターン４３をクロム化合物とクロ
ム層との２層又はクロム化合物とクロム層と間にさらに
他のクロム化合物が介在された３層構造からなることが
できる。参考に前記ブラックマトリックス４３は保護膜
役割を行うので別の保護膜を形成は不要である。
【００５０】次に図６ｇ及び７ｇに示すように、前記画
素電極４５上にカラーフィルター形成のためのカラー顔
料を電着させカラーフィルター層４７を形成した後、バ
インディング工程を用いてカラーフィルター層４７及び
ブラックマトリックスパターン４３上にバインダを形成
する。また、図示してはいないが、第６マスクを用いて
前記ゲートパッド上側の光遮断用物質を選択的に除去し
てゲートパッドを露出させると本発明の第２実施形態に
よる下板の製造工程が完了する。
素電極４５上にカラーフィルター形成のためのカラー顔
料を電着させカラーフィルター層４７を形成した後、バ
インディング工程を用いてカラーフィルター層４７及び
ブラックマトリックスパターン４３上にバインダを形成
する。また、図示してはいないが、第６マスクを用いて
前記ゲートパッド上側の光遮断用物質を選択的に除去し
てゲートパッドを露出させると本発明の第２実施形態に
よる下板の製造工程が完了する。
【００５１】第３実施形態 図８ａないし図８ｅは本発明の第３実施形態による液晶
表示装置の製造方法を説明するための工程図である。図
８ａに示すように、第１基板３１上にＡｌ、Ｃｒ、Ｍ
ｏ、Ｔａ、Ａｌ合金などの金属層をスパッタリング法で
形成した後、第１マスク（図示せず）を用いたパターニ
ング工程で前記金属層をパターニングしてゲートライン
３３及びゲート電極３３ａを形成する。また、前記ゲー
トライン３３及びゲート電極３３ａを含めた第１基板３
１の全面にプラズマＣＶＤ法を用いてシリコン窒化物及
びシリコン化合物などからなるゲート絶縁膜３５を形成
し、前記ゲート絶縁膜３５上に半導体層のａ−Ｓｉ層３
７とオーミックコンタクト層のｎ＋層３９とデータライ
ン及びソース／ドレイン電極用物質の金属層４１を順に
積層する。
表示装置の製造方法を説明するための工程図である。図
８ａに示すように、第１基板３１上にＡｌ、Ｃｒ、Ｍ
ｏ、Ｔａ、Ａｌ合金などの金属層をスパッタリング法で
形成した後、第１マスク（図示せず）を用いたパターニ
ング工程で前記金属層をパターニングしてゲートライン
３３及びゲート電極３３ａを形成する。また、前記ゲー
トライン３３及びゲート電極３３ａを含めた第１基板３
１の全面にプラズマＣＶＤ法を用いてシリコン窒化物及
びシリコン化合物などからなるゲート絶縁膜３５を形成
し、前記ゲート絶縁膜３５上に半導体層のａ−Ｓｉ層３
７とオーミックコンタクト層のｎ＋層３９とデータライ
ン及びソース／ドレイン電極用物質の金属層４１を順に
積層する。
【００５２】次に図８ｂに示すように、第２マスク（図
示せず）を用いた食刻工程で金属層４１を選択的に除去
して前記ゲートラインと交差する方向にデータライン
（図示せず）を形成し、前記データライン４１ａから延
長されるソース電極４１ｂとソース電極４１ｂに対向さ
れるドレイン電極４１ｃと、前記ドレイン電極４１ｂと
前記データライン４１ａとを接続する接続パターン９１
を形成する。
示せず）を用いた食刻工程で金属層４１を選択的に除去
して前記ゲートラインと交差する方向にデータライン
（図示せず）を形成し、前記データライン４１ａから延
長されるソース電極４１ｂとソース電極４１ｂに対向さ
れるドレイン電極４１ｃと、前記ドレイン電極４１ｂと
前記データライン４１ａとを接続する接続パターン９１
を形成する。
【００５３】このとき、前記ソース電極４１ｂとドレイ
ン電極４１ｃとの間のｎ＋層３９を除去し、パッド領域
のゲート絶縁膜３５も共に除去してゲートパッドを露出
させる。即ち、ｎ＋層３９を食刻する時、食刻選択比に
鑑みてゲートパッド上側のゲート絶縁膜３５を同時に食
刻することによって、後工程において光遮断用物質層を
形成した後、ゲートパッドコンタクトのための食刻工程
では前記光遮断用物質層だけを食刻すればよいのでゲー
トパッドを露出させるための工程が更に容易になる。
ン電極４１ｃとの間のｎ＋層３９を除去し、パッド領域
のゲート絶縁膜３５も共に除去してゲートパッドを露出
させる。即ち、ｎ＋層３９を食刻する時、食刻選択比に
鑑みてゲートパッド上側のゲート絶縁膜３５を同時に食
刻することによって、後工程において光遮断用物質層を
形成した後、ゲートパッドコンタクトのための食刻工程
では前記光遮断用物質層だけを食刻すればよいのでゲー
トパッドを露出させるための工程が更に容易になる。
【００５４】なお、前記接続パターン９１はゲートライ
ン３３の上部を経てデータライン４１ａと前記ドレイン
電極４１ｃとに迂回的に接続することによって、後工程
でカラーフィルター層を形成するためのカラー顔料電着
時、薄膜トランジスタを駆動させないままデータライン
に与えられる電圧だけでカラー顔料を電着させるためで
あり、データライン４１ａ及びドレイン電極４１ｃと一
体に形成したり、別の工程で形成できる。
ン３３の上部を経てデータライン４１ａと前記ドレイン
電極４１ｃとに迂回的に接続することによって、後工程
でカラーフィルター層を形成するためのカラー顔料電着
時、薄膜トランジスタを駆動させないままデータライン
に与えられる電圧だけでカラー顔料を電着させるためで
あり、データライン４１ａ及びドレイン電極４１ｃと一
体に形成したり、別の工程で形成できる。
【００５５】また、図８ｃに示すように、前記ソース及
びドレイン電極を含めた全面に透明電極用ＩＴＯを形成
した後、パターニングして第３マスクを用いたパターニ
ング工程で画素電極４５を形成する。
びドレイン電極を含めた全面に透明電極用ＩＴＯを形成
した後、パターニングして第３マスクを用いたパターニ
ング工程で画素電極４５を形成する。
【００５６】かつ、図８ｄに示すように、前記画素電極
を含めた全面に光遮断用物質を形成した後、前記画素電
極４５の以外の部分だけが残るようにパターニングして
ブラックマトリックスパターン４３を形成する。この時
前記光遮断用物質をパターニングすることにおいて、前
記接続パターンが露出できるようにし、これは前記接続
パターン９１をデータライン４１ａとドレイン電極４１
ｃとに迂回的に接続させることによって薄膜トランジス
タを駆動することなくデータラインに与えられる電圧だ
けで画素電極４５上にカラー顔料を電着させるためであ
る。従って、前記カラー顔料の電着が完了すると前記接
続パターンを除去してデータライン４１ａとドレイン電
極４１ｃを電気的にオプンすべきである。
を含めた全面に光遮断用物質を形成した後、前記画素電
極４５の以外の部分だけが残るようにパターニングして
ブラックマトリックスパターン４３を形成する。この時
前記光遮断用物質をパターニングすることにおいて、前
記接続パターンが露出できるようにし、これは前記接続
パターン９１をデータライン４１ａとドレイン電極４１
ｃとに迂回的に接続させることによって薄膜トランジス
タを駆動することなくデータラインに与えられる電圧だ
けで画素電極４５上にカラー顔料を電着させるためであ
る。従って、前記カラー顔料の電着が完了すると前記接
続パターンを除去してデータライン４１ａとドレイン電
極４１ｃを電気的にオプンすべきである。
【００５７】ここで、本発明の第３実施形態では前記光
遮断用物質をパターニングする時に接続パターンを露出
させているが、カラー顔料を電着させた後、不要な部分
のカラーフィルター層を除去する過程において接続パタ
ーン９１上部の光遮断用物質を前記接続パターンを露出
させることができる。なお、前記ブラックマトリックス
パターン４３は保護膜の役割を行うので別の保護膜は不
要となって保護膜形成工程が省略される。前記ブラック
マトリックスパターン４３はＢＣＢを用いる他、クロム
などの金属薄膜又はカーボン系統の有機材料を用いたり
低反射化のためにクロム化合物層とクロム層の２層又は
クロム化合物層とクロム層と間に他のクロム化合物層が
介在された３層構造から形成できる。
遮断用物質をパターニングする時に接続パターンを露出
させているが、カラー顔料を電着させた後、不要な部分
のカラーフィルター層を除去する過程において接続パタ
ーン９１上部の光遮断用物質を前記接続パターンを露出
させることができる。なお、前記ブラックマトリックス
パターン４３は保護膜の役割を行うので別の保護膜は不
要となって保護膜形成工程が省略される。前記ブラック
マトリックスパターン４３はＢＣＢを用いる他、クロム
などの金属薄膜又はカーボン系統の有機材料を用いたり
低反射化のためにクロム化合物層とクロム層の２層又は
クロム化合物層とクロム層と間に他のクロム化合物層が
介在された３層構造から形成できる。
【００５８】また、図８ｅに示すように、前記データラ
イン４１ａに電圧を印加した状態で前記画素電極４５上
にカラーフィルター形成のためのカラー顔料を電着させ
てカラーフィルター４７を形成する。この時薄膜トラン
ジスタを駆動させない状態でデータライン４１ａに電圧
を印加する場合、前記接続パターン９１を介して画素電
極４７に電圧が伝えられてカラー顔料の電着が可能であ
る。この時、前記画素電極４５の上部にカラー顔料が電
着されると同時に、接続パターン９１の上部にも顔料が
電着されるが、前記接続パターンの上部に電着された顔
料はカラーフィルター層を形成した後、不要な部分に電
着されたカラー顔料を除去する工程で同時に除去する。
イン４１ａに電圧を印加した状態で前記画素電極４５上
にカラーフィルター形成のためのカラー顔料を電着させ
てカラーフィルター４７を形成する。この時薄膜トラン
ジスタを駆動させない状態でデータライン４１ａに電圧
を印加する場合、前記接続パターン９１を介して画素電
極４７に電圧が伝えられてカラー顔料の電着が可能であ
る。この時、前記画素電極４５の上部にカラー顔料が電
着されると同時に、接続パターン９１の上部にも顔料が
電着されるが、前記接続パターンの上部に電着された顔
料はカラーフィルター層を形成した後、不要な部分に電
着されたカラー顔料を除去する工程で同時に除去する。
【００５９】また、バインディング工程を用いてカラー
フィルター層４７及びブラックマトリックスパターン４
３上にバインダ（図示せず）を形成した後、図示してい
ないが、パッドオプン用マスクを用いてゲートパッド上
側の光遮断用物質を選択的に除去してゲートパッドをオ
プンさせると製造工程が完了する。また、図示してない
が、上板の第２基板上に共通電極を形成し、前記第１基
板と第２基板とに対向されるように装着した後、液晶を
注入すると本発明の第３実施形態による液晶表示装置の
製造工程が完了する。
フィルター層４７及びブラックマトリックスパターン４
３上にバインダ（図示せず）を形成した後、図示してい
ないが、パッドオプン用マスクを用いてゲートパッド上
側の光遮断用物質を選択的に除去してゲートパッドをオ
プンさせると製造工程が完了する。また、図示してない
が、上板の第２基板上に共通電極を形成し、前記第１基
板と第２基板とに対向されるように装着した後、液晶を
注入すると本発明の第３実施形態による液晶表示装置の
製造工程が完了する。
【００６０】このような本発明の第３実施形態による
と、従来に比べてマスクの数を著しく減少させることが
でき、薄膜トランジスタを駆動しないままカラー顔料の
電着が可能であるので薄膜トランジスタの特性が変化す
ることを防止することができる。
と、従来に比べてマスクの数を著しく減少させることが
でき、薄膜トランジスタを駆動しないままカラー顔料の
電着が可能であるので薄膜トランジスタの特性が変化す
ることを防止することができる。
【００６１】
【発明の効果】前述のように本発明の液晶表示装置及び
その製造方法は次のような効果がある。第１に、ＬＣＤ
製作に必要な全てのパターンを一つの基板に取り付ける
ことによって１つのマスクを用いて多数のパターンを形
成することからマスクの数を最小化することができてそ
の分コスト低減の効果がある。
その製造方法は次のような効果がある。第１に、ＬＣＤ
製作に必要な全てのパターンを一つの基板に取り付ける
ことによって１つのマスクを用いて多数のパターンを形
成することからマスクの数を最小化することができてそ
の分コスト低減の効果がある。
【００６２】第２に、ｎ＋層を食刻する時ゲートパッド
上側のゲート絶縁膜を同時に食刻するのでゲートパッド
コンタクト工程をより容易に進めることができる。
上側のゲート絶縁膜を同時に食刻するのでゲートパッド
コンタクト工程をより容易に進めることができる。
【００６３】第３に、別の保護膜を形成することなくブ
ラックマトリックスパターンの保護膜を用いるので工程
を簡素化でき、ＴＡＴ(Turn Aroud Time)を短縮するこ
とができる。
ラックマトリックスパターンの保護膜を用いるので工程
を簡素化でき、ＴＡＴ(Turn Aroud Time)を短縮するこ
とができる。
【図１】 図１ａないし図１ｆは、従来の第１実施形態
による液晶表示装置の下板の製造方法を示す工程断面図
である。
による液晶表示装置の下板の製造方法を示す工程断面図
である。
【図２】 図２ａないし図２ｅは、従来の第１実施形態
による液晶表示装置の上板の製造方法を示す工程断面図
である。
による液晶表示装置の上板の製造方法を示す工程断面図
である。
【図３】 図３は、本発明の第１実施形態による液晶表
示装置の下板の構造断面図である。
示装置の下板の構造断面図である。
【図４】 図４ａないし図４ｇは、本発明の第１実施形
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図である。
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図である。
【図５】 図５ａないし図５ｇは、本発明の第１実施形
態による液晶表示装置の下板の製造方法を説明するため
の平面図である。
態による液晶表示装置の下板の製造方法を説明するため
の平面図である。
【図６】 図６ａないし図６ｇは、本発明の第２実施形
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図である。
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図である。
【図７】 図７ａないし図７ｇは、本発明の第２実施形
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図であって、図７ａないし図７ｇと垂直交差
する方向の切断面である。
態による液晶表示装置の下板の製造方法を説明するため
の工程断面図であって、図７ａないし図７ｇと垂直交差
する方向の切断面である。
【図８】 図８ａないし図８ｅは、本発明の第３実施形
態による液晶表示装置の下板の製造方法を説明するため
の平面図である。
態による液晶表示装置の下板の製造方法を説明するため
の平面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１９Ｂ (72)発明者 ヨー スーン サン 大韓民国 キョンサンブク−ドー， クミ −シ， ヒョンゴク−ドン， シンセゲ タウン 401 (72)発明者 カク ドン ユン 大韓民国 テグ−シ， タルソ−グ， ソ ンギョン２−ドン， グリーン マニオン 103−1108 (72)発明者 リー ジェー グ 大韓民国 テグ−シ， パク−グ， サン ギョク３−ドン， 1407−77 Ｆターム(参考） 2H042 AA09 AA15 AA26 2H048 BA11 BA62 BB01 BB02 BB08 BB37 BB43 2H091 FA02Y FA35Y FB01 FB06 FB08 FC06 FD04 FD24 GA11 LA03 LA15 2H092 JA26 JA29 JA33 JA35 JA38 JA39 JA42 KB14 PA08 PA09 5F110 AA16 AA21 BB01 CC07 EE03 EE04 EE06 EE44 FF02 FF03 FF30 GG02 GG15 HK02 HK07 HK08 HK22 HK33 HM19 NN42 NN43 NN46 NN49 NN72 QQ01
Claims (31)
- 【請求項１】 第１基板及び第２基板と；前記、第１基
板上の所定領域に形成された薄膜トランジスタと；前記
第１基板上の画素領域に形成された画素電極と；前記画
素電極上に形成されたカラーフィルター層と；前記画素
電極以外の領域に形成されたブラックマトリックスパタ
ーンと；前記第１基板と第２基板との間に形成された液
晶層とを具備することを特徴とする液晶表示装置。 - 【請求項２】 さらに、前記第２基板上に共通電極を備
えたことを特徴とする請求項１に記載の液晶表示装置。 - 【請求項３】 前記ブラックマトリックスパターンはＢ
ＣＢであることを特徴とする請求項１に記載の液晶表示
装置。 - 【請求項４】 前記薄膜トランジスタは前記第１基板上
のゲートラインとデータラインとの交差領域に形成され
ることを特徴とする請求項１に記載の液晶表示装置。 - 【請求項５】 前記薄膜トランジスタのドレイン電極と
前記データラインを電気的に接続する接続パターンがさ
らに備えられることを特徴とする請求項４に記載の液晶
表示装置。 - 【請求項６】 前記接続パターンはカラーフィルター層
を形成した後に除去されたものであることを特徴とする
請求項５に記載の液晶表示装置。 - 【請求項７】 前記接続パターンは前記ゲートラインの
上部を経ることを特徴とする請求項５に記載の液晶表示
装置。 - 【請求項８】 前記接続パターンは前記データライン及
びドレイン電極と一体となっていることを特徴とする請
求項５に記載の液晶表示装置。 - 【請求項９】 前記ブラックマトリックスパターンを保
護膜に用いることを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項１０】 複数のゲートラインとデータラインと
によって画素領域を定義する液晶表示装置の製造におい
て、 第１基板上に薄膜トランジスタを形成するステップと、 前記画素領域以外の領域にブラックマトリックスパター
ンを形成するステップと、 前記画素領域に画素電極を形成するステップと、 前記画素電極上にカラーフィルター層を形成するステッ
プとを有することを特徴とする液晶表示装置の製造方
法。 - 【請求項１１】 前記第１基板と対向する第２基板上に
共通電極を形成するステップと、 前記第１基板と第２基板との間に液晶層を形成するステ
ップとをさらに有することを特徴とする請求項１０に記
載の液晶表示装置の製造方法。 - 【請求項１２】 前記薄膜トランジスタを形成するステ
ップは、 前記第１基板上にゲート電極を形成するステップと、 前記ゲート電極を含めた全面にゲート絶縁膜、ａ−ｓｉ
層、ｎ＋層及び金属層を順に積層するステップと、 前記金属層とｎ＋層とを一括的にパターニングするステ
ップと、 前記パターニングされた金属層を選択的に除去してソー
ス及びドレイン電極を形成するステップと、 前記ソース電極とドレイン電極との間のｎ＋層及びパッ
ド領域のゲート絶縁膜を除去するステップとをさらに有
することを特徴とする請求項１０に記載の液晶表示装置
の製造方法。 - 【請求項１３】 前記ブラックマトリックスパターンを
形成するときに、前記画素領域のａ−ｓｉ層を除去する
ことを特徴とする請求項１０に記載の液晶表示装置の製
造方法。 - 【請求項１４】 前記ブラックマトリックスパターンの
物質は、ＢＣＢ(Benzo Cyclo Butene)からなることを
特徴とする請求項１０に記載の液晶表示装置の製造方
法。 - 【請求項１５】 前記ブラックマトリックスパターンは
保護膜に用いられることを特徴とする請求項１４に記載
の液晶表示装置の製造方法。 - 【請求項１６】 前記カラーフィルター層を形成した
後、前記パッド領域のブラックマトリックスパターンを
除去するステップと、 前記カラーフィルター層及び前記ブラックマトリックス
パターン上にバインダを形成するステップをさらに含む
ことを特徴とする請求項１０に記載の液晶表示装置の製
造方法。 - 【請求項１７】 複数のゲートラインとデータラインと
によって画素領域を定義する液晶表示装置の製造におい
て、 第１基板上に薄膜トランジスタを形成するステップと、 前記画素領域に画素領域を形成するステップと、 前記画素領域を除外した領域にブラックマトリックスパ
ターンを形成するステップと、 前記画素電極上にカラーフィルター層を形成するステッ
プとを有することを特徴とする液晶表示装置の製造方
法。 - 【請求項１８】前記薄膜トランジスタを形成するステッ
プは、 前記第１基板上にゲート電極及びゲートラインを形成す
るステップと、 前記ゲート電極を含めた全面にゲート絶縁膜、ａ−ｓｉ
層、ｎ＋層及び金属層を積層するステップと、 前記金属層とｎ＋層及びａ−ｓｉ層を一括的にパターニ
ングするステップと、 前記パターニングされた金属層を選択的に除去してソー
ス及びドレイン電極を形成するステップと、 前記ソース電極とドレイン電極との間のｎ＋層とパッド
領域のゲート絶縁膜を除去するステップとからなること
を特徴とする請求項１７に記載の液晶表示装置の製造方
法。 - 【請求項１９】 前記第１基板と対向する第２基板上に
共通電極を形成するステップと、 前記第１基板と第２基板との間に液晶層を形成するステ
ップとを有することを特徴とする請求項１７に記載の液
晶表示装置の製造方法。 - 【請求項２０】 前記ブラックマトリックスパターンの
物質はＢＣＢ(BenzoCyclo Butene)からなることを特徴
とする請求項１７に記載の液晶表示装置の製造方法。 - 【請求項２１】 前記ブラックマトリックスパターンは
保護膜に用いられることを特徴とする請求項２０に記載
の液晶表示装置の製造方法。 - 【請求項２２】 前記カラーフィルター層を形成した
後、前記パッド領域のブラックマトリックスパターンを
除去するステップと、 前記カラーフィルター層及び前記ブラックマトリックス
パターン上にバインダを形成するステップとをさらに含
めてからなることを特徴とする請求項１７に記載の液晶
表示装置の製造方法。 - 【請求項２３】 複数のゲートラインとデータラインと
によって画素領域を定義する液晶表示装置の製造におい
て、 第１基板上に薄膜トランジスタ及び前記薄膜トランジス
タのドレイン電極と前記データラインとを接続する接続
パターンを形成するステップと、 前記ドレイン電極と接続される画素電極を形成するステ
ップと、 前記画素領域を除外した領域にブラックマトリックスパ
ターンを形成するステップと、 前記画素電極上にカラーフィルター層を形成するステッ
プと 前記第１基板と対向する第２基板との間に液晶層を形成
するステップとからなることを特徴とする液晶表示装置
の製造方法。 - 【請求項２４】 前記薄膜トランジスタ及び接続パター
ンを形成するステップは、 前記第１基板上にゲート電極及びゲートラインを形成す
るステップと、 前記ゲート電極を含めた全面にゲート絶縁膜、ａ−ｓｉ
層、ｎ＋層及び金属層を積層するステップと、 前記金属層とｎ＋層を一括的にパターニングするステッ
プと、 前記パターニングされた金属層を選択的に除去してソー
ス及びドレイン電極を形成するステップと、 前記ソース電極とドレイン電極との間のｎ＋層とパッド
領域のゲート絶縁膜を除去するステップとを有すること
を特徴とする請求項２３に記載の液晶表示装置の製造方
法。 - 【請求項２５】 前記金属層とｎ＋層を同時に食刻する
時、前記データラインと前記ドレイン電極を迂回して接
続する接続パターンを形成することを特徴とする請求項
２４に記載の液晶表示装置の製造方法。 - 【請求項２６】 前記カラーフィルター層を形成するス
テップは、前記データラインに電圧を印加した状態で前
記画素電極上にカラー顔料を電着させるステップを有す
ることを特徴とする請求項２３に記載の液晶表示装置の
製造方法。 - 【請求項２７】 前記カラーフィルター層を形成した
後、パッド領域のブラックマトリックスパターンを除去
するステップと、 前記ブラックマトリックスパターン及びカラーフィルタ
ー層上にバインダを形成するステップと、を更に有する
ことを特徴とする請求項２６に記載の液晶表示装置の製
造方法。 - 【請求項２８】 前記ブラックマトリックスパターンを
形成する際に、前記接続パターンが露出されるようにパ
ターニングすることを特徴とする請求項２３に記載の液
晶表示装置の製造方法。 - 【請求項２９】 前記接続パターンは前記カラーフィル
ター層を形成した後、除去されることを特徴とする請求
項２８に記載の液晶表示装置の製造方法。 - 【請求項３０】 前記第１ステップと、 第１基板上にゲート電極及びゲートラインを形成するス
テップと、 前記ゲート電極を含めた全面にゲート絶縁膜、ａ−Ｓｉ
層、ｎ＋層、金属層を積層するステップと、 前記金属層、ｎ＋層及びａ−Ｓｉ層を一括的にパターニ
ングするステップと、 前記パターニングされた金属層を選択的に除去してソー
ス及びドレイン電極を形成するステップと、 前記ソース電極とドレイン電極との間のｎ＋層及びパッ
ド領域のゲート絶縁膜を除去するステップとを有するこ
とを特徴とする請求項２３に記載の液晶表示装置の製造
方法。 - 【請求項３１】 前記金属層、ｎ＋層及びａ−Ｓｉ層を
一括的に食刻する時、前記接続パターンを形成すること
を特徴とする請求項３０に記載の液晶表示装置の製造方
法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000028396A KR100640985B1 (ko) | 2000-05-25 | 2000-05-25 | 액정표시장치 및 그 제조방법 |
| KR1020000028397A KR100640986B1 (ko) | 2000-05-25 | 2000-05-25 | 액정표시장치 제조방법 |
| KR1020000035105A KR100628255B1 (ko) | 2000-06-24 | 2000-06-24 | 액정표시장치 제조방법 |
| KR2000-35105 | 2000-06-24 | ||
| KR2000-28397 | 2000-06-24 | ||
| KR2000-28396 | 2000-06-24 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007144707A Division JP4799481B2 (ja) | 2000-05-25 | 2007-05-31 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002049058A true JP2002049058A (ja) | 2002-02-15 |
Family
ID=27350248
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157954A Pending JP2002049058A (ja) | 2000-05-25 | 2001-05-25 | 液晶表示装置及びその製造方法 |
| JP2007144707A Expired - Fee Related JP4799481B2 (ja) | 2000-05-25 | 2007-05-31 | 液晶表示装置の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007144707A Expired - Fee Related JP4799481B2 (ja) | 2000-05-25 | 2007-05-31 | 液晶表示装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6646661B2 (ja) |
| JP (2) | JP2002049058A (ja) |
| DE (1) | DE10124986B4 (ja) |
| FR (1) | FR2809523B1 (ja) |
| GB (1) | GB2368447B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004334214A (ja) * | 2003-05-06 | 2004-11-25 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタ・アレイ基板及びその製造方法 |
| WO2005086180A1 (ja) * | 2004-03-09 | 2005-09-15 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491143B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 |
| TWI297407B (ja) * | 2002-01-29 | 2008-06-01 | Au Optronics Corp | |
| KR100916603B1 (ko) | 2002-12-09 | 2009-09-14 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| CN100357816C (zh) * | 2004-04-19 | 2007-12-26 | 统宝光电股份有限公司 | 液晶显示器装置 |
| KR100942265B1 (ko) * | 2004-05-31 | 2010-02-16 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 제조방법 |
| KR100945354B1 (ko) * | 2004-06-29 | 2010-03-08 | 엘지디스플레이 주식회사 | 화소영역외곽부에 블랙매트릭스가 형성된 ｃｏｔ구조액정표시장치 |
| GB2421833B (en) * | 2004-12-31 | 2007-04-04 | Lg Philips Lcd Co Ltd | Liquid crystal display device and method for fabricating the same |
| JP4542008B2 (ja) * | 2005-06-07 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| KR101458898B1 (ko) | 2008-02-12 | 2014-11-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN103149763B (zh) | 2013-02-28 | 2016-04-13 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板、显示面板及其制作方法 |
| CN105204223B (zh) * | 2015-10-30 | 2019-05-03 | 京东方科技集团股份有限公司 | 一种基板的制作方法、基板和显示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254122A (ja) * | 1986-04-28 | 1987-11-05 | Stanley Electric Co Ltd | Ｔｆｔ組込型カラ−液晶表示素子 |
| JPH02302727A (ja) * | 1989-05-18 | 1990-12-14 | Sanyo Electric Co Ltd | カラー液晶表示装置 |
| CA2072112C (en) * | 1990-08-31 | 1999-09-21 | Seiichirou Yokoyama | Color filters, their production process, color liquid crystal panels and method of driving the panels |
| JPH04299312A (ja) * | 1991-03-28 | 1992-10-22 | Ricoh Co Ltd | 液晶表示装置 |
| JP2866516B2 (ja) * | 1991-10-30 | 1999-03-08 | 京セラ株式会社 | アクティブマトリックス基板およびその製造方法 |
| JPH06102528A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 薄膜トランジスタマトリックスの製造方法 |
| JP3258128B2 (ja) * | 1993-03-26 | 2002-02-18 | 出光興産株式会社 | 液晶表示パネルの製造方法 |
| JPH0772473A (ja) * | 1993-09-01 | 1995-03-17 | Sony Corp | カラー液晶表示装置 |
| US5861928A (en) * | 1994-07-21 | 1999-01-19 | Citizen Watch Co., Ltd. | Liquid crystal display device having opening portions |
| JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| US6057900A (en) * | 1995-02-09 | 2000-05-02 | Dai Nippon Printing Co., Ltd. | Color liquid crystal display device and method for producing color filter substrate |
| JPH0990341A (ja) * | 1995-09-26 | 1997-04-04 | Toshiba Corp | 液晶表示素子 |
| US6162654A (en) * | 1995-11-29 | 2000-12-19 | Sanyo Electric Co., Ltd. | Display and method of producing the display |
| JPH09288281A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Ind Co Ltd | カラー液晶表示パネルアレイ基板、カラー液晶表示パネルおよびその製造方法 |
| JP2853656B2 (ja) * | 1996-05-22 | 1999-02-03 | 日本電気株式会社 | 液晶パネル |
| JP3658904B2 (ja) * | 1996-12-25 | 2005-06-15 | カシオ計算機株式会社 | 液晶表示装置 |
| US6256079B1 (en) * | 1996-11-18 | 2001-07-03 | Sharp Kabushiki Kaisha | Liquid crystal display device, method for manufacturing the same, and method for inspecting the same |
| JP3420675B2 (ja) * | 1996-12-26 | 2003-06-30 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JP3566028B2 (ja) * | 1997-05-15 | 2004-09-15 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US5976734A (en) * | 1997-06-02 | 1999-11-02 | Canon Kabushiki Kaisha | Preparation process of color liquid crystal display device |
| JP2000098368A (ja) * | 1998-09-25 | 2000-04-07 | Canon Inc | アクティブマトリクス基板とその製造方法、該基板を用いた液晶素子 |
| JP4090594B2 (ja) | 1998-10-20 | 2008-05-28 | 三菱電機株式会社 | 反射型液晶表示装置およびその製造方法 |
| US6503772B1 (en) * | 1999-03-26 | 2003-01-07 | Fuji Xerox Co., Ltd. | Method of manufacturing a thin film transistor-integrated color filter |
| JP3237667B2 (ja) * | 1999-11-12 | 2001-12-10 | 富士ゼロックス株式会社 | 光触媒を用いた新規な着膜方法およびこの方法を使用するカラーフィルターの製造方法、それに使用する電解液、ならびに製造装置 |
-
2001
- 2001-05-22 DE DE10124986A patent/DE10124986B4/de not_active Expired - Fee Related
- 2001-05-24 GB GB0112678A patent/GB2368447B/en not_active Expired - Fee Related
- 2001-05-25 US US09/864,149 patent/US6646661B2/en not_active Expired - Lifetime
- 2001-05-25 JP JP2001157954A patent/JP2002049058A/ja active Pending
- 2001-05-25 FR FR0106879A patent/FR2809523B1/fr not_active Expired - Fee Related
-
2003
- 2003-09-16 US US10/662,436 patent/US6987548B2/en not_active Expired - Lifetime
-
2007
- 2007-05-31 JP JP2007144707A patent/JP4799481B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004334214A (ja) * | 2003-05-06 | 2004-11-25 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタ・アレイ基板及びその製造方法 |
| WO2005086180A1 (ja) * | 2004-03-09 | 2005-09-15 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法 |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8507111B2 (en) | 2004-03-09 | 2013-08-13 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8773628B2 (en) | 2004-03-09 | 2014-07-08 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2368447B (en) | 2003-02-26 |
| US20010048490A1 (en) | 2001-12-06 |
| FR2809523B1 (fr) | 2005-08-05 |
| JP2007219557A (ja) | 2007-08-30 |
| GB0112678D0 (en) | 2001-07-18 |
| US6987548B2 (en) | 2006-01-17 |
| DE10124986A1 (de) | 2002-07-25 |
| FR2809523A1 (fr) | 2001-11-30 |
| US6646661B2 (en) | 2003-11-11 |
| GB2368447A (en) | 2002-05-01 |
| JP4799481B2 (ja) | 2011-10-26 |
| US20040070707A1 (en) | 2004-04-15 |
| DE10124986B4 (de) | 2005-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4799481B2 (ja) | 液晶表示装置の製造方法 | |
| KR101125254B1 (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 | |
| KR101085132B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100649373B1 (ko) | 액정 디스플레이 장치, 박막 트랜지스터 어레이 기판 및 박막 트랜지스터 어레이 기판 형성 방법 | |
| KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
| KR20010099958A (ko) | 액정 표시 장치의 제조 방법 | |
| KR20050096367A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101107269B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
| KR101107265B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
| JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| KR101107267B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| JP2006189769A (ja) | 液晶表示装置およびその製造方法 | |
| KR100922271B1 (ko) | 액정 표시 패널 및 그 제조 방법 | |
| JPS62286271A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100504572B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| JPS6381327A (ja) | 液晶表示装置 | |
| JPH09152623A (ja) | 液晶表示素子およびその製造方法 | |
| JP2001330854A (ja) | 液晶表示装置 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100600088B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR101234212B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070608 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071005 |