JP2001512588A - マトリックスディスプレイセル制御用デバイス - Google Patents

Abstract

(57)【要約】 本発明はライン及びカラムに配置された一組の制御回路（Ｐ’ｉｊ）を含み、基本点（ＸＬ）を制御するマトリックス制御デバイスに関し、各基本点の状態は、ライン（Ｌ’ｉ）及びカラム（Ｃ’ｊ）により制御回路（Ｐ’ｉｊ）に夫々印加された第一の及び第二の制御信号（Ｌ’ｉ、Ｃ’ｊ）の関数である。制御回路（Ｐ’ｉｊ）は、基本点（ＸＬ）が第一の信号を受ける対応するライン（Ｌ’ｉ）に接続している第一のトランジスタ（ＭＮ２）と第二のトランジスタ（ＭＮ１）から成り、第二のトランジスタの第一の電極は第一のトランジスタのゲートに接続されており、第二のトランジスタのゲートは第二の信号を受ける対応するカラム（Ｃ’ｊ）につながっており、第二のトランジスタの第二の電極は基準電位に接続している。本発明は、液晶スクリーン又はエレクトロルミネッセンススクリーンのようなフラットスクリーンに、特に適用される。

Description

【発明の詳細な説明】 マトリックスディスプレイセル制御用デバイス 本発明はマトリックス制御デバイスに関し、特に液晶スクリーンのアクティブ マトリックスタイプ、又はフラットスクリーンの他のタイプのようなフラットス クリーンに利用されるマトリックス制御デバイスに関する。 先行技術において、例えば液晶セルのようなフラットスクリーンのセルを制御 するために、マトリックス制御デバイスが利用される。この場合、省略形ＡＭ- ＬＣＤとして知られている液晶ディスプレイのアクティブマトリックスタイプが 含まれる。かかる液晶スクリーンのアクティブマトリックスタイプは、図１に表 わされる。この場合、スクリーンは数多くの電気光学セルから成り、各セルは液 晶を囲む電極及び対向電極により形成される。上記セルは前記図のＸＬで表わさ れる。電気光学セルはラインとカラムに配置され、各セルはマトリックス‐タイ プ制御デバイスの一部を形成するスイッチング回路により制御される。図１に示 すように、スイッチング回路はトランジスタＴにより形成され、トランジスタの 電極の一つはカラムＣｊに接続され、他の電極は電気光学セルＸＬに接続されて いる。さらに、トランジスタＴのゲートは、制御デバイスのラインＬｉの一つに 接続されている。多くの場合、電気光学セルＸＬはトランジスタＴの出力での電 気光学セルにより形成されたコンデンサと並列に設置された記憶コンデンサＣＰ と関連している。トランジスタＴ及びコンデンサＣＰにより形成された組立体は 、図１においてＰｉｊで表わされる基本制御回路を形成する。さらに、各選択ラ インＬｉは制御回路２、つまり-１０ボルトと+２０ボルトの間で典型的には変化 する電圧を有する制御パルスを連続して各ラインに印加する“ラインドライバー ”に接続している。同様に、各カラムＣｊ又はデータラインは、カラム制御回路 ３、つまりカラムＣｊ上 にビデオ信号に相当するアナログ信号、特にグレースケールを表わし典型的には +５ボルトと-５ボルトの間を変化する電圧を送り出す“カラムドライバー”に接 続している。 上記マトリックス制御デバイスにより、電気光学セルＸＬは以下の方法で制御 される。パルスが選択ラインＬｉに印加されると、スイッチングトランジスタＴ は作動する。作動すると、カラムＣｊに印加されたアナログ電圧は、データ信号 に対応するグレーレベルを表示する電気光学セルＸＬの電極末端へ送られる。 一般に、このタイプのマトリックス制御デバイスは、多くの場合ＴＦＴタイプ であるスイッチングトランジスタを有する。ここでＴＦＴとは、“Thin Film Tr ansistor（薄膜トランジスタ）”を意味する。かかるデバイスは、一般にはアモ ルファスシリコンから作られる。さらに、ライン及びカラム制御回路２，３は、 フラットスクリーンが製造される、又は独立に製造される基板上に集積される。 制御回路が基板上に集積されるときは、さらに制御回路はアモルファスシリコン を用いて作られる。 このタイプのマトリックス制御デバイスが直面する問題の一つには、特にライ ン及びカラムに印加された信号の振幅に起因する消費電力の問題がある。この問 題は、“ラインインバージョン”として知られている技術を、マトリックススク リーンのラインを扱うのに利用される際に一層大きくなり、各ラインにおいて極 性の反転が起こる。この場合、１ワットに達する消費電力が、３０ｋＨｚのライ ン周波数で得られる。 上記構造で直面する他の問題は、多結晶シリコン又は単結晶シリコンのトラン ジスタが製造された際に、基本点又は電気光学セルＸＬを放電させる傾向にある オフ状態において、スイッチングトランジスタＴの漏れ電流に関する。 本発明の目的は、各基本点の基本制御回路用の新規な構造を示す マトリックス制御デバイスを提案することにより、上述した欠点をなくすことで あり、上記構造は、トランジスタ又は他の半導体回路の製造用の多結晶又は単結 晶シリコンの使用に、特に適する。 よって、本発明の目的は、ラインとカラムに配置された一組の制御回路を含み 、基本点を制御し、各基本点の状態はラインとカラムを経由して制御回路に夫々 印加された第一の及び第二の制御信号の関数であるマトリックス制御デバイスで あって、各制御回路は電気回路であり、第一の信号を搬送する出力と入力との間 のインピーダンスは、上記第一の信号への適切な電圧パルスの印加に従って低く なり、上記同じインピーダンスは、第二の信号への適切な電圧の印加に従って、 非常に高くなることを特徴とする。 上記の場合、第一の信号は、第一の状態で、制御回路を作動させることにより 対応するラインの全ての制御回路を始動させ、それから対応する基本点へ制御回 路の出力として送られる電圧ランプ（傾斜電圧）を印加することを可能にする信 号である。好ましい一実施例によれば、第一の信号は、先行する負のプレチャー ジパルスのあるランプ形（傾斜形）信号から成る。一つの改良によれば、ランプ 形信号を作動させる瞬間は、カラムでの伝搬遅延を補正するように、ラインから ラインへ調整されることが好ましい。 さらに、第二の信号は始動させた制御回路がオンの状態のままである時間を決 定するデジタルタイプのスイッチング信号である。好ましい一実施例によれば、 第二のスイッチング信号は、ＰＷＭタイプのパルスから成る。ここでＰＷＭとは “パルス幅変調”を意味する。パルスを作動させる瞬間は、ラインでの遅延を補 正するように、カラムからカラムへ調整されることが好ましい。 本発明の好ましい一実施例によれば、制御回路は基本点が第一の信号を受ける 対応するラインに接続している第一のトランジスタと第二のトランジスタから成 り、第二のトランジスタの第一の電極は第一のトランジスタのゲートに接続され ており、第二のトランジス タのゲートは第二の信号を受ける対応するカラムに接続されており第一のトラン ジスタの第二の電極は基準電位と接続されている。 本発明の一つの補足的特徴によれば、基本制御回路は第一のトランジスタのゲー トと対応するラインの間に接続されたコンデンサを更に含む。同様に、第二のト ランジスタの第二の電極は、先行するラインに接続されている。本発明の他の特 徴によれば、回路は多結晶シリコンを用いて製造される。 本発明の他の特徴及び利点は、以下の好ましい実施例の記述を読むことにより 明らかとなり、この記述は添付図面を引用して説明される。 -すべに説明したように、図１は先行技術によるライン及びカラム制御回路と 関連するアクティブ-マトリックス液晶スクリーンの場合に利用される、マトリ ックス制御デバイスの線図である。 -図２は液晶セルから成る基本点の場合の、本発明によるマトリックス制御デ バイスの線図であり、上記デバイスはライン及びカラム制御回路に関連している 。 -図３は図２の基本制御回路の場合において、ライン、カラム、点Ａへ、点Ｂ 、トランジスタＭＮ２のゲート-ソース電圧へ夫々印加されたさまざまな信号の 形を示す。 -図４は基本点がエレクトロルミネッセンス材料から成る場合において、本発 明によるマトリックス制御デバイスの線図であり、上記デバイスはライン及びカ ラム制御回路と関連する。 図面において、説明を簡単にするために、同じ要素は同じ参照番号を有する。 さらに、本発明は液晶スクリーンを参照することにより説明される。しかしなが ら、本発明は電気光学セル又は他のセルのような電気信号の記憶用回路からなる 基本点に応用可能であることは、当業者には明らかである。 図２において、本発明のよるマトリックス制御デバイスは、ライン制御回路２ ０、及びカラム制御回路３０と関連して示される。前 期回路は、マトリックス制御デバイスと同じ基板上に集積される、又は集積され ない。図２のマトリックス制御デバイスにおいて、Ｐ’ｉｊで表わされる基本制 御回路は、電気消費を制限するように修正され、よって多結晶シリコンにおいて 製造可能となった。具体的には、ライン及びカラムに配置された基本制御回路Ｐ ’ｉｊは、実施例で示すように、電気光学セルＸＬ、特に液晶セルから成る基本 点を制御する。記憶コンデンサＣＰは、上記電気光学セルに並列に設置され、前 記セル自身はコンデンサとして働き、その光学的性質は液晶を通過する電場の値 の関数として変質される。 基本制御回路Ｐ’ｉｊの実施例を今説明するが、主要な特徴は、第一の信号に より始動された際に、入力信号に従った出力信号を有することであり、つまりラ インＬ’ｉに印加すると、入力と出力の間のインピーダンスは、第二の信号の影 響下、つまりカラムＣ’ｊに印加された信号の影響下では非常に高くなる。図２ の場合、制御回路Ｐ’ｉｊは、実質的にはスイッチングデバイスＭＮ２から成り 、好ましくは薄膜トランジスタつまりＴＦＴから成る。トランジスタＭＮ２の一 つの電極は、電気光学セルＸＬの電極につながっているが、他の電極はラインＬ ’ｉにつながっている。さらに、トランジスタＭＮ２のゲートは、第二のトラン ジスタＭＮ１の電極につながっており、トランジスタＭＮ１の他の電極は実施例 で示すように接地されており、ＭＮ１のゲートはカラムＣ’ｊに接続にされてい る。図２に示すように、ＣＢで表わされるコンデンサは、スイッチングトランジ スタＭＮ２のゲートとラインＬ’ｉの間に接続されている。コンデンサＣＢとト ランジスタＭＮ２のゲートの間の接続点は、Ａで表わされるのに対し、トランジ スタＭＮ２の電極と電気光学セルＸＬの電極の間の接続点は、Ｂで表わされる。 ラインＬ’ｉは、ライン上にデータ信号を供給するライン制御回路２０と接続さ れており、データ信号は、第一の状態で、回路を作動されることにより対応する ラインの全基本制御回路を始動させ、それから次にセ ルＸＬへの基本制御回路の出力として送られる電圧ランプを印加することを可能 にする。同様に、カラムＣ’ｊの組はカラム制御回路３０につながり、各カラム でデジタル-タイプのスイッチング信号、特に作動した制御回路Ｐ’ｉｊが導電 したままである時間を決めるＰＷＭタイプのパルスから成る第二の信号を供給す る。 図２に示す制御回路の操作は、図３を参照して説明される。図３に示すように 、ラインＬ’ｉ、Ｌ’ｉ+１に印加される信号は、ラインの全ての基本制御回路 を作動させることが可能であり、その後典型的には-５ボルトと＋１０ボルトの 間を好ましく変化するランプ振幅が続く負のパルスから成る。信号Ｌ’ｉの継続 時間Ｔはライン時間に対応する。ラインＬ’ｉ+１にて、同じ信号が印加される が、図３に示す時間Ｔだけずれている。さらに、多結晶シリコン又は単結晶シリ コンでの実施例の場合、典型的には０と２ボルトの間にあるレベルを示す幅と信 号によりパルスを変調させるように、ＰＷＭタイプのパルスから成るスイッチン グ信号が、カラムＣ’ｊに印加される。 ラインＬ’ｉが扱われていないときには、基本制御回路は、以下の方法で動く 二つのトランジスタＭＮ１及びＭＮ２から主に成る。ラインが扱われていないの で、図２に示すように、トランジスタＭＮ１の第二の電極は基準電位、つまり示 された実施例ではアースされている、又は自身が基準電位にある先行ラインの電 位にある。パルスがカラムＣ’Ｊに、つまりトランジスタＭＮ１のゲートに印加 されたときに、トランジスタＭＮ１は作動し、点ＡつまりＭＮ２のゲートは基準 電位へ変化する。その時に、トランジスタＭＮ２のゲート-ソース電位Ｖｇｓは ゼロであり、トランジスタＭＮ２のオフ電流は最小である。よって、電気光学セ ルＸＬは放電されない結果になる。 ラインＬ’ｉが扱かわれているとき、つまり図３においてＬ’Ｉで示される信 号が印加されたときには、まずラインＬ’ｉは負の電 圧降下-Ｖを受ける。コンデンサＣＢのため、点Ａは同じ瞬時電圧降下を受ける 。図３に示すように、カラムＣ’ｊは正のパルスを受けるので、トランジスタＭ Ｎ１は起動し、そのために点Ａの電位は基準電位のレベルに戻る、つまり例示実 施例の場合にはアースつまりゼロに戻る。トランジスタＭＮ２のゲート-ソース 電位Ｖｇｓは正になり、トランジスタＭＮ２を作動させるラインＬ’ｉへの電位 降下に相当する値へ変化する。その後すぐに、カラムＣ’ｊに印加された電圧は ゼロに落ち、トランジスタＭＮ１がオフ又は高インピーダンス状態へ変化するこ とを伴う。トランジスタＭＮ２のゲート-ソース電位Ｖｇｓは、コンデンサＣＢ のために一定のままである。電位ランプがラインＬ’ｉに印加されるときには、 トランジスタＭＮ２は作動し、カラムへの更なる正のパルスがトランジスタＭＮ １を作動させるまで、点Ｂでの電位はランプの電位を再コピーし、点Ａの電位を 基準電位へ戻す効果を有する。そのときに、トランジスタＭＮ２は作動しなくな り、点Ｂの電位は、図３に示すように一定のままである。 よって上記の新規な基本制御回路により、ランプ電圧が点Ａに印加される時間 に相当するグレーレベルを表示することが可能になる。フラット液晶スクリーン に使用するためには、各基本セルＰ’ｉｊの電位は、第一の信号により供給され るランプの変動の範囲内で、いずれの値にも達する。よって各セルの極性は、対 向電極の電位が第一の信号により達する最大電位の半分に近い値に調整される限 りにおいて、隣接の極性とは無関係に選択される。 上述した制御回路により、効果的に消費電力を削減することが可能となる。こ のことは、消費電力は１/２ＦＣＶ₂により与えられるからであり、ここでｆはラ イン周波数であり、Ｖは印加信号の振幅であり、Ｃは静電容量である。 以下の表は、約３０ｃｍの対角線のある６００ラインと２４００カラムから成 る液晶スクリーンにおける、図１と図２との制御デバ イス間の消費電力の差を示す。 さらに、ガラス上に製造した多結晶シリコン又は単結晶シリコンを用いて制御 回路を製造した際に、トランジスタＭＮ２は低いオフ電流を与える制御ゲート- ソース電位で作動する。 本発明の他の利点は、“カラムドライバー”３０は全体にデジタル機能を有し 、低電位で作動し、設計を簡便にし、コストを低減させることにある。 図４は、図３に示す回路と同じである基本制御回路Ｐ’ｉｊの出力が、液晶要 素にはもはや接続されていないが、トランジスタＭＮ３のゲートに接続されてい る本発明の変形例を示す。トランジスタＭＮ３の役割は、本電位により制御され た励磁電流をエレクトロルミネッセンス材料に送ることである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｊ

Claims (1)

1. 【特許請求の範囲】 １． ラインとカラムに配置された一組の制御回路（Ｐ’ｉｊ）を含み、基本点 （ＸＬ）を制御し、各基本点の状態はライン（Ｌ’ｉ）とカラム（Ｃ’ｊ）を経 由して制御回路（Ｐ’ｉｊ）に夫々印加された第一の及び第二の制御信号（Ｌ’ ｉ、Ｃ’ｊ）の関数であるマトリックス制御デバイスであって、各制御回路（Ｐ ’ｉｊ）は電気回路であり、第一の信号を搬送する出力と入力との間のインピー ダンスは上記第一の信号（Ｌ’ｉ）への適切な電圧パルスの印加に従って低くな り、上記同じインピーダンスは第二の信号への適切な電圧の印加に従って非常に 高くなることを特徴とするデバイス。 ２． 第一の信号（Ｌ’ｉ）は、第一の状態で、制御回路を作動させることによ り対応するライン（Ｌ’ｉ）の全ての制御回路（Ｐ’ｉｊ）を作動させ、それか ら対応する基本点へ制御回路（Ｐ’ｉｊ）の出力として送られる電圧ランプの印 加を可能にする信号であることを特徴とする請求項１記載のデバイス。 ３． 第一の信号（Ｌ’ｉ）は先行する負のプレチャージパルスのあるランプ形 信号から成ることを特徴とする請求項２記載のデバイス。 ４． ランプ形信号を作動させることはカラム（Ｃ’ｊ）での伝搬遅延を補正す るように、ラインからラインへ調整されることを特徴とする請求項２又は３のい ずれかに記載のデバイス。 ５． 第二の信号（Ｃ’ｊ）は始動させた制御回路（Ｐ’ｉｊ）がオンの状態の ままである時間を決定するデジタルタイプのスイッチング信号であることを特徴 とする請求項１記載のデバイス。 ６． 第二のスイッチング信号（Ｃ’ｊ）はＰＷＭ（パルス幅変調）タイプのパ ルスから成ることを特徴とする請求項５記載のデバイス。 ７． パルスを作動させることはライン（Ｌ’ｉ）での遅延を補正するように、 カラムからカラムへ調整されることを特徴とする請求項５又は６いずれかに記載 のデバイス。 ８． 制御回路（Ｐ’ｉｊ）は基本点（ＸＬ）が第一の信号を受ける対応するラ イン（Ｌ’ｉ）に接続している第一のトランジスタ（ＭＮ２）と第二のトランジ スタ（ＭＮ１）から成り、第二のトランジスタの第一の電極は第一のトランジス タのゲートに接続されており、第二のトランジスタのゲートは第二の信号を受け る対応するカラム（Ｃ’ｊ）につながっており、第二のトランジスタの第二の電 極は基準電位に接続されていることを特徴とする請求項１から７のいずれか１項 記載のデバイス。 ９． 制御回路は第一のトランジスタ（ＭＮ２）と対応するライン（Ｌ’ｉ）の 間に接続されたコンデンサ（ＣＢ）を更に含むことを特徴とする請求項８記載の デバイス。 １０． 第二のトランジスタ（ＭＮ１）の第二の電極は先行するライン（Ｌ’ｉ -１）に接続されていることを特徴とする請求項８記載のデバイス。 １１． 回路は多結晶シリコン、アモルファスシリコン又は単結晶シリコンを用 いて製造されることを特徴とする請求項１から１０のいずれか１項記載のデバイ ス。 １２． 基本点は電気光学セルであることを特徴とする請求項１から１１のいず れか１項記載のデバイス。 １３． 基本点の出力（Ｐ’ｉｊ）はエレクトロルミネッセンス材料の励磁電流 を変調させる働きがあることを特徴とする請求項１から１２のいずれか１項記載 のデバイス。