[go: up one dir, main page]

JP2001339169A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JP2001339169A
JP2001339169A JP2000159039A JP2000159039A JP2001339169A JP 2001339169 A JP2001339169 A JP 2001339169A JP 2000159039 A JP2000159039 A JP 2000159039A JP 2000159039 A JP2000159039 A JP 2000159039A JP 2001339169 A JP2001339169 A JP 2001339169A
Authority
JP
Japan
Prior art keywords
wiring
parallel
group
wirings
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000159039A
Other languages
Japanese (ja)
Other versions
JP3792483B2 (en
Inventor
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000159039A priority Critical patent/JP3792483B2/en
Publication of JP2001339169A publication Critical patent/JP2001339169A/en
Application granted granted Critical
Publication of JP3792483B2 publication Critical patent/JP3792483B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 直交させた平行配線群を有する多層配線基板
において、半導体素子等のスイッチングノイズを低減
し、高速で動作する半導体素子等の電子部品を搭載する
電子回路基板やパッケージ等に好適な多層配線基板を提
供する。 【解決手段】 第1の平行配線群L1を有する第1の絶
縁層I1上に、第1の平行配線群L1と直交する第2の
平行配線群L2を有する第2の絶縁層I2を積層し、第
1および第2の平行配線群L1・L2を貫通導体群Tで
電気的に接続して成る積層配線体を具備して成り、第1
および第2の平行配線群L1・L2はそれぞれ電源配線
P1・P2および接地配線G1・G2を有するととも
に、電源配線P1・P2と接地配線G1・G2とが交差
する位置にその配線幅を大きくした対向部PP・GPを
設けた多層配線基板である。対向部PP・GPにより必
要な容量成分を確保でき、同時スイッチングノイズを低
減することができる。
(57) Abstract: An electronic circuit board or package for mounting a high-speed electronic component such as a semiconductor element on a multi-layer wiring board having a group of parallel wirings arranged orthogonally, which reduces switching noise of the semiconductor element and the like. The present invention provides a multilayer wiring board suitable for, for example, the following. SOLUTION: A second insulating layer I2 having a second parallel wiring group L2 orthogonal to the first parallel wiring group L1 is stacked on a first insulating layer I1 having a first parallel wiring group L1. , The first and second parallel wiring groups L1 and L2 are electrically connected by the through conductor group T.
And second parallel wiring groups L1 and L2 have power supply wirings P1 and P2 and ground wirings G1 and G2, respectively, and have their wiring widths increased at positions where power supply wirings P1 and P2 intersect with ground wirings G1 and G2. This is a multilayer wiring board provided with opposing portions PP and GP. Necessary capacitance components can be secured by the facing portions PP and GP, and simultaneous switching noise can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board used for an electronic circuit board or the like, and more particularly to a wiring structure in a multilayer wiring board on which a semiconductor element operating at a high speed is mounted.

【0002】[0002]

【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスからなる絶縁層とタング
ステン(W)等の高融点金属からなる配線導体とを交互
に積層して多層配線基板を形成していた。
2. Description of the Related Art Conventionally, in a multilayer wiring board on which a semiconductor element such as a semiconductor integrated circuit element is mounted and which is used for an electronic circuit board or the like, an insulating material made of ceramics such as alumina is used for forming a wiring conductor for internal wiring. Layers and wiring conductors made of a refractory metal such as tungsten (W) are alternately laminated to form a multilayer wiring board.

【0003】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常、ストリップ配線構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地(グランド)層または電源層が形成されていた。
In a conventional multilayer wiring board, signal wirings of internal wiring wiring conductors usually have a strip wiring structure, and a so-called solid pattern is formed above and below wiring conductors formed as signal wirings via insulating layers. A ground (ground) layer or a power supply layer having a wide area of the shape was formed.

【0004】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5〜5と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅(Cu)からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
Further, with the increase in the speed of electric signals handled by the multilayer wiring board, a polyimide resin or an epoxy resin having a relatively small relative dielectric constant of 3.5 to 5 instead of an alumina ceramic having a relative dielectric constant of about 10 instead of an insulating layer. And a conductive layer for internal wiring made of copper (Cu) is formed on the insulating layer by using a thin film forming technique such as a vapor deposition method such as a vapor deposition method or a sputtering method. By forming a wiring conductor in a pattern and multiplying the insulating layer and the wiring conductor into layers, a multilayer wiring board having a high density, a high function and a high speed operation of a semiconductor element has been obtained.

【0005】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの整合によるリンギング
ノイズの低減や信号配線間のクロストークの低減等を図
り、しかも高密度配線を実現するために、各絶縁層の上
面に平行配線群を形成し、これを多層化して各層の配線
群のうち所定の配線同士をビア導体やスルーホール導体
等の貫通導体を介して電気的に接続する構造が提案され
ている。
On the other hand, the wiring structure of the internal wiring of the multilayer wiring board is designed to reduce ringing noise and reduce crosstalk between signal wirings by matching the impedance of the wirings, and to realize high-density wiring. A structure has been proposed in which a group of parallel wirings is formed on the upper surface of an insulating layer, and this is multi-layered to electrically connect predetermined wirings of the wiring group of each layer via through conductors such as via conductors and through-hole conductors. ing.

【0006】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
In a multilayer wiring board having such a parallel wiring group, an electronic component such as a semiconductor element mounted on the multilayer wiring board is electrically connected to a mounting board on which the multilayer wiring board is mounted. Then, an appropriate wiring is selected from each parallel wiring group in the multilayer wiring board, and the connection between the wirings between different wiring layers is performed via a through conductor such as a via conductor.

【0007】そして、このような多層配線基板によれ
ば、信号線をストリップ線路で構成する場合に比べて配
線層の層数を削減できるとともに、平行配線群内および
平行配線群間において、信号配線間のクロストークを低
減することができるものである。
[0007] According to such a multilayer wiring board, the number of wiring layers can be reduced as compared with the case where the signal lines are constituted by strip lines, and the signal wirings within the parallel wiring groups and between the parallel wiring groups. The crosstalk between them can be reduced.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、この従
来の平行配線群を有する多層配線基板においては、互い
に直交させて積層された上下の平行配線群間で、その各
平行配線群内の電源配線と接地配線とについて両者の交
差する位置における配線同士の重なる面積が小さく、絶
縁層を挟んで対向する電源配線と接地配線間に大きな容
量を形成できないという問題点があった。そして、電源
配線と接地配線間に大きな容量を形成できない結果、高
速にスイッチングする半導体素子等に供給される電荷は
多層配線基板の外部から電源配線および接地配線の細い
配線導体を通って供給されることとなるため、それら電
源配線および接地配線のインダクタンス成分により半導
体素子のスイッチングによりノイズが発生してしまうこ
とがあり、そのため、搭載される半導体素子等の電子部
品の誤動作の発生等を引き起こすことがあるという問題
点があった。
However, in the conventional multilayer wiring board having a parallel wiring group, the power wiring in each of the parallel wiring groups is disposed between the upper and lower parallel wiring groups stacked perpendicular to each other. There is a problem in that the overlapping area between the wiring and the ground wiring at the position where they intersect is small, and a large capacitance cannot be formed between the power wiring and the ground wiring facing each other with the insulating layer interposed therebetween. Then, as a result of the inability to form a large capacitance between the power supply wiring and the ground wiring, electric charges supplied to a semiconductor element or the like which switches at high speed are supplied from outside the multilayer wiring substrate through thin wiring conductors of the power supply wiring and the ground wiring. As a result, noise may be generated by switching of the semiconductor element due to the inductance components of the power supply wiring and the ground wiring, which may cause malfunction of electronic components such as the mounted semiconductor element. There was a problem.

【0009】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、交互に直交させて積層された平行
配線群で構成され、配線間のクロストークを低減させる
ことができるとともに、電源配線と接地配線とによって
半導体素子等のスイッチングにより発生するノイズを低
減させることができる、高速で作動する半導体素子等の
電子部品を搭載する電子回路基板等に好適な多層配線基
板を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to constitute a group of parallel wirings which are alternately stacked so as to be orthogonal to each other, thereby reducing crosstalk between wirings. Provided is a multilayer wiring board suitable for an electronic circuit board or the like on which an electronic component such as a semiconductor element that operates at a high speed can be reduced by a power supply wiring and a ground wiring so that noise generated by switching of a semiconductor element or the like can be reduced. It is in.

【0010】[0010]

【課題を解決するための手段】本発明の多層配線基板
は、第1の平行配線群を有する第1の絶縁層上に、前記
第1の平行配線群と直交する第2の平行配線群を有する
第2の絶縁層を積層し、前記第1および第2の平行配線
群を貫通導体群で電気的に接続して成る積層配線体を具
備して成り、前記第1および第2の平行配線群はそれぞ
れ電源配線および接地配線を有するとともに、この電源
配線と接地配線とが交差する位置にその配線幅を大きく
した対向部を設けたことを特徴とするものである。
According to the present invention, there is provided a multilayer wiring board comprising a second parallel wiring group orthogonal to the first parallel wiring group on a first insulating layer having the first parallel wiring group. A first insulating layer having a first insulating layer, a first insulating layer, a first insulating layer, and a second insulating layer. Each of the groups has a power supply wiring and a ground wiring, and an opposing portion having a large wiring width is provided at a position where the power supply wiring and the ground wiring intersect.

【0011】また、本発明の多層配線基板は、上記構成
において、前記対向部の大きさは、前記電源配線および
接地配線の配線幅よりも大きく、両側に隣接した配線間
の間隔よりも小さいことを特徴とするものである。
Further, in the multilayer wiring board according to the present invention, in the above structure, the size of the facing portion is larger than the wiring width of the power supply wiring and the ground wiring and smaller than the interval between the wirings adjacent on both sides. It is characterized by the following.

【0012】また、本発明の多層配線基板は、上記各構
成において、前記第lおよび第2の平行配線群は、それ
ぞれ複数の信号配線と、各信号配線に隣接する電源配線
または接地配線とを有することを特徴とするものであ
る。
In the multilayer wiring board according to the present invention, in each of the above structures, the first and second parallel wiring groups each include a plurality of signal wirings and a power supply wiring or a ground wiring adjacent to each signal wiring. It is characterized by having.

【0013】本発明の多層配線基板によれば、第1およ
び第2の平行配線群を互いに直交配置して上下に積層
し、貫通導体群で電気的に接続して成る積層配線体を具
備して成ることから、各平行配線群同士の配線間におけ
るクロストークノイズを減少させて最小とすることがで
きるとともに、この積層配線体において、電源配線と接
地配線とが交差する位置にその配線幅を大きくした対向
部を設けたことから、絶縁層を挟んで対向する電源配線
と接地配線との間に必要十分な大きさの容量成分を確保
することができ、高速にスイッチングする半導体素子等
に対してこの対向部に蓄えられた電荷を供給することが
できるため、多層配線基板の外部から半導体素子等まで
の長い電流経路を通らずに対向部から半導体素子等まで
の短い電流経路で電荷を供給することができ、その結
果、半導体素子等の電子部品の動作に伴う同時スイッチ
ングノイズを大幅に低減することが可能となる。
According to the multilayer wiring board of the present invention, there is provided a multilayer wiring body in which the first and second parallel wiring groups are vertically arranged one above the other and stacked vertically and electrically connected by the through conductor group. Therefore, the crosstalk noise between the wirings of the parallel wiring groups can be reduced and minimized, and in the laminated wiring body, the wiring width is set at the position where the power wiring and the ground wiring intersect. The provision of the enlarged opposing section ensures a necessary and sufficient capacitance component between the power supply wiring and the ground wiring opposing each other with the insulating layer interposed, and is suitable for high-speed switching semiconductor devices. Since the electric charge stored in the facing part can be supplied, the electric current is not supplied through the long current path from the outside of the multilayer wiring board to the semiconductor element or the like, but through the short current path from the facing part to the semiconductor element or the like. It can be supplied, as a result, it is possible to greatly reduce the simultaneous switching noise associated with operation of the electronic components such as semiconductor devices.

【0014】これにより、本発明の多層回路基板によれ
ば、平行配線群同士を直交配置して成る積層配線体によ
り配線間のクロストークノイズを低減させることができ
るとともに、半導体素子等の電子部品の動作に伴う同時
スイッチングノイズを大幅に低減することができ、ノイ
ズ発生や高周波信号の伝送損失の発生、ならびに搭載さ
れる半導体素子等の電子部品の誤動作の発生等を引き起
こすことなく、高速で作動する半導体素子等の電子部品
を正確かつ安定に動作させることができる。従って、高
速で作動する電子部品を搭載する電子回路基板や各種パ
ッケージ等に好適な多層配線基板となる。
Thus, according to the multilayer circuit board of the present invention, crosstalk noise between wirings can be reduced by a laminated wiring body in which parallel wiring groups are orthogonally arranged, and electronic components such as semiconductor elements and the like can be reduced. It can greatly reduce simultaneous switching noise associated with the operation of the device, and operate at high speed without causing noise, transmission loss of high frequency signals, and malfunction of electronic components such as mounted semiconductor elements. Electronic components such as semiconductor elements can be operated accurately and stably. Therefore, a multilayer wiring board suitable for an electronic circuit board on which electronic components operating at a high speed is mounted, various packages, and the like can be obtained.

【0015】[0015]

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described in detail based on an embodiment shown in the accompanying drawings.

【0016】図1は本発明の多層配線基板に係る積層配
線体の実施の形態の一例を示す分解平面図であり、同図
(a)は第1の絶縁層の、(b)は第2の絶縁層の平面
図をそれぞれ示している。また、図2はこれらを積層し
て成る積層配線体を具備する本発明の多層配線基板の実
施の形態の一例を示す、図1のA−A’線に相当する断
面図、図3は同じくB−B’線に相当する断面図、図4
は同じくC−C’線に相当する断面図である。
FIG. 1 is an exploded plan view showing an example of an embodiment of a laminated wiring body according to the multilayer wiring board of the present invention. FIG. 1A shows a first insulating layer, and FIG. Are respectively shown in plan views. FIG. 2 is a cross-sectional view corresponding to the line AA ′ in FIG. 1 showing an example of an embodiment of the multilayer wiring board of the present invention having a laminated wiring body obtained by laminating them, and FIG. FIG. 4 is a sectional view corresponding to the line BB ′;
Is a cross-sectional view corresponding to the line CC ′.

【0017】これらの図において、I1〜I3はそれぞ
れ第1〜第3の絶縁層であり、L1およびL2はそれぞ
れ第1および第2の絶縁層I1・I2の上面に略平行に
配設された第1および第2の平行配線群、S1およびS
2はそれぞれ第1および第2の平行配線群L1・L2中
の信号配線、G1およびG2はそれぞれ第1および第2
の平行配線群L1・L2中の接地配線、P1およびP2
はそれぞれ第1および第2の平行配線群L1・L2中の
電源配線、Tは第1の平行配線群L1と第2の平行配線
群L2とを所定の箇所で電気的に接続する貫通導体群で
ある。これらにより本発明の多層配線基板に係る積層配
線体が構成されている。これらの図では、信号配線S1
・S2に対する貫通導体群Tの図示は省略している。
In these figures, I1 to I3 are first to third insulating layers, respectively, and L1 and L2 are disposed substantially parallel to the upper surfaces of the first and second insulating layers I1 and I2, respectively. First and second parallel wiring groups, S1 and S
2 is a signal wiring in the first and second parallel wiring groups L1 and L2, respectively, and G1 and G2 are a first and a second wiring, respectively.
, P1 and P2 in the parallel wiring groups L1 and L2
Is a power supply wiring in each of the first and second parallel wiring groups L1 and L2, and T is a through conductor group that electrically connects the first parallel wiring group L1 and the second parallel wiring group L2 at a predetermined location. It is. These constitute a multilayer wiring body according to the multilayer wiring board of the present invention. In these figures, the signal wiring S1
The illustration of the through conductor group T for S2 is omitted.

【0018】なお、同じ平面に配設された複数の信号配
線S1・S2はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線P1・
P2はそれぞれ異なる電源を供給するものとしてもよ
い。
The plurality of signal lines S1 and S2 arranged on the same plane may transmit different signals, respectively, and the plurality of power lines P1 and S1 arranged on the same plane may be used.
P2 may supply different powers.

【0019】このような本発明の多層配線基板には、例
えばその表面にMPU(Micro Processing Unit)・A
SIC(Application Specific Integrated Circuit)
・DSP(Digital Signal Processor)のような半導体
素子等の電子部品が搭載される。そして、半導体素子収
納用パッケージ等の電子部品収納用パッケージや電子部
品搭載用基板、多数の半導体集積回路素子が搭載される
いわゆるマルチチップモジュールやマルチチップパッケ
ージ、あるいはマザーボード等として使用される。これ
らの電子部品は、例えばいわゆるバンプ電極によりこの
多層配線基板の表面に実装されて、あるいは接着剤・ろ
う材等により搭載部に取着されるとともにボンディング
ワイヤ等を介して、貫通導体等により例えば第2の平行
配線群L2と電気的に接続される。なお、外部電気回路
との接続部ならびに搭載される半導体素子等の電子部品
との接続部は図示していない。
In such a multilayer wiring board of the present invention, for example, an MPU (Micro Processing Unit) · A
SIC (Application Specific Integrated Circuit)
An electronic component such as a semiconductor device such as a DSP (Digital Signal Processor) is mounted. It is used as a package for storing electronic components such as a package for storing semiconductor devices, a substrate for mounting electronic components, a so-called multi-chip module or multi-chip package on which a large number of semiconductor integrated circuit devices are mounted, or a motherboard. These electronic components are mounted on the surface of the multilayer wiring board by, for example, so-called bump electrodes, or are attached to the mounting portion by an adhesive, a brazing material, or the like, and are connected to the mounting portion via a bonding wire or the like. It is electrically connected to the second parallel wiring group L2. A connection portion with an external electric circuit and a connection portion with an electronic component such as a semiconductor element to be mounted are not shown.

【0020】貫通導体群Tは、ここでは絶縁層I2を貫
通して上下の配線同士を、あるいは配線と半導体素子ま
たは多層配線基板の表面に形成される外部接続端子等と
を電気的に接続するものであり、通常はスルーホール導
体やビア導体等が用いられ、接続に必要な箇所に形成さ
れる。
The through conductor group T here penetrates the insulating layer I2 and electrically connects the upper and lower wirings, or the wiring and external connection terminals formed on the surface of the semiconductor element or the multilayer wiring board. Usually, a through-hole conductor, a via conductor, or the like is used, and is formed at a location required for connection.

【0021】本発明の多層配線基板の積層配線体におい
ては、信号配線S1および接地配線G1を含む第1の平
行配線群L1は第1の方向に略平行に配線され、この上
に積層される同じく信号配線S2および接地配線G2を
含む第2の平行配線群L2は第1の方向と直交する第2
の方向に略平行に配設されており、これらの各配線が第
2の絶縁層I2を貫通する貫通導体群Tで電気的に接続
されて、積層配線体を構成している。
In the multilayer wiring body of the multilayer wiring board according to the present invention, the first parallel wiring group L1 including the signal wiring S1 and the ground wiring G1 is wired substantially parallel to the first direction, and is stacked thereon. Similarly, a second parallel wiring group L2 including a signal wiring S2 and a ground wiring G2 is connected to a second parallel wiring group L2 orthogonal to the first direction.
, And these wirings are electrically connected to each other by a through conductor group T penetrating through the second insulating layer I2 to form a laminated wiring body.

【0022】このような積層配線体によれば、第1の平
行配線群L1と第2の平行配線群L2とが直交するよう
に積層されていることから、それら平行配線群L1・L
2の配線間におけるクロストークノイズを減少させて最
小とすることができる。
According to such a laminated wiring body, since the first parallel wiring group L1 and the second parallel wiring group L2 are laminated so as to be orthogonal to each other, the parallel wiring groups L1 · L
Crosstalk noise between the two wirings can be reduced to a minimum.

【0023】そして、本発明の多層配線基板の積層配線
体においては、第1および第2の平行配線群L1・L2
の電源配線P1・P2および接地配線G1・G2に対し
て、この電源配線P1・P2と接地配線G1・G2とが
交差する位置、すなわち電源配線P1と接地配線G2と
が交差する位置および電源配線P2と接地配線G1とが
交差する位置に、それぞれその配線幅を大きくした電源
配線P1・P2における対向部PPおよび接地配線G1
・G2における対向部GPを設けており、これら対向部
PPとGPとが第2の絶縁層I2を挟んで対向してい
る。
In the multilayer wiring body of the multilayer wiring board according to the present invention, the first and second parallel wiring groups L1 and L2
Position of the power line P1, P2 and the ground line G1, G2 with respect to the power line P1, P2 and the ground line G1, G2, that is, the position where the power line P1 intersects with the ground line G2, and the power line At the position where P2 and ground wiring G1 intersect, opposing portions PP and ground wiring G1 of power supply wirings P1 and P2 whose wiring widths are increased
A facing portion GP in G2 is provided, and the facing portion PP and GP face each other with the second insulating layer I2 interposed therebetween.

【0024】このように電源配線P1・P2と接地配線
G1・G2とが交差して対向している部分に対向部PP
・GPを設けたことにより、第2の絶縁層I2を挟んで
対向する対向部PP・GP間に必要十分な大きさの容量
成分を確保することができ、高速にスイッチングする半
導体素子等に対してこの対向部PP・GP間に蓄えられ
た電荷を短い電流経路で供給することができるため、こ
の多層配線基板に搭載される半導体素子等の電子部品の
動作に伴う同時スイッチングノイズを大幅に低減するこ
とが可能となる。
As described above, the opposing portion PP is formed at a portion where the power supply lines P1 and P2 and the ground lines G1 and G2 cross and oppose each other.
-By providing the GP, it is possible to secure a necessary and sufficient capacitance component between the facing portions PP and GP facing each other with the second insulating layer I2 interposed therebetween, and to provide a semiconductor element or the like that switches at high speed. Since charges accumulated between the levers PP and GP can be supplied through a short current path, simultaneous switching noise accompanying the operation of electronic components such as semiconductor elements mounted on the multilayer wiring board is significantly reduced. It is possible to do.

【0025】このような対向部PP・GPを設けるに
は、周知の配線形成法により電源配線P1・P2および
接地配線G1・G2を形成する際にその交差点における
配線幅を所定の長さ分大きくしていわゆるパッド状の導
体部を形成すればよい。
In order to provide such opposed parts PP and GP, when forming the power supply wirings P1 and P2 and the ground wirings G1 and G2 by a well-known wiring formation method, the wiring width at the intersection is increased by a predetermined length. Then, a so-called pad-shaped conductor may be formed.

【0026】また、その大きさは、電源配線P1・P2
および接地配線G1・G2の配線幅よりも大きく、この
対向部PP・GPを設ける配線の両側に隣接した配線間
の間隔、例えば電源配線P1の両側にそれぞれ信号配線
S1が隣接している場合であればその信号配線S1間の
間隔よりも小さいものとすればよく、多層配線基板の配
線幅や配線間隔等の仕様に応じ、また必要とする容量成
分の大きさに応じて適宜設定すればよい。これにより、
電源配線P1・P2と接地配線G1・G2との間に必要
十分な大きさの容量成分を確保しつつ、多層配線基板の
不必要な大型化を防止して高集積化・高密度化にも対応
することができるものとなる。
The size of the power supply lines P1, P2
In the case where the signal wiring S1 is larger than the wiring width of the ground wirings G1 and G2 and is located between the wirings adjacent to both sides of the wiring where the opposed parts PP and GP are provided, for example, the signal wiring S1 is adjacent to both sides of the power supply wiring P1, If there is, the distance between the signal wirings S1 may be smaller than the distance between the signal wirings S1, and may be appropriately set according to the specifications such as the wiring width and the wiring interval of the multilayer wiring board and the size of the required capacitance component. . This allows
While securing a necessary and sufficient capacitance component between the power supply wirings P1 and P2 and the ground wirings G1 and G2, it is possible to prevent the multilayer wiring board from being unnecessarily large and to achieve high integration and high density. It will be able to respond.

【0027】図1および図2に示す例では、積層配線体
を構成する第1および第2の平行配線群L1・L2は信
号配線S1・S2に電源配線P1・P2または接地配線
G1・G2をそれぞれ隣接するように配設している。こ
れにより、同じ絶縁層I1・I2上の信号配線S1・S
2間を電磁的に遮断して、同じ平面上の左右の信号配線
S1・S2間のクロストークノイズを良好に低減するこ
とができる。
In the example shown in FIG. 1 and FIG. 2, the first and second parallel wiring groups L1 and L2 constituting the laminated wiring body include power wirings P1 and P2 or ground wirings G1 and G2 for signal wirings S1 and S2. They are arranged adjacent to each other. Thereby, the signal lines S1 and S1 on the same insulating layers I1 and I2
The two can be electromagnetically cut off, and crosstalk noise between the left and right signal lines S1 and S2 on the same plane can be reduced favorably.

【0028】さらに、信号配線S1・S2に必ず電源配
線P1・P2または接地配線G1・G2を隣接させるこ
とで、同じ平面上の電源配線P1・P2と信号配線S1
・S2および接地配線G1・G2と信号配線S1・S2
との相互作用が最大となり、電源配線P1・P2および
接地配線G1・G2のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。
Further, the power lines P1 and P2 or the ground lines G1 and G2 are always adjacent to the signal lines S1 and S2, so that the power lines P1 and P2 and the signal line S1 on the same plane are formed.
S2, ground wirings G1 and G2, and signal wirings S1 and S2
And the inductance of the power supply lines P1 and P2 and the ground lines G1 and G2 can be reduced. Due to this reduction in inductance, power supply noise and ground noise can be effectively reduced.

【0029】なお、このことは、第1の平行配線群L1
の下方または第2の平行配線群L2の上方の配線層とし
て同様に直交する平行配線群を用いた場合には、これら
についても同様に該当するものである。
This is because the first parallel wiring group L1
Similarly, when orthogonally parallel wiring groups are used as wiring layers below or above the second parallel wiring group L2, these also apply.

【0030】また、本発明の多層配線基板においては、
積層配線体の上下には種々の配線構造の多層配線部を積
層して多層配線基板を構成することができる。例えば、
積層配線体と同様に平行配線群を直交させて積層した構
成の配線構造、あるいはストリップ線路構造の配線構
造、その他、マイクロストリップ線路構造・コプレーナ
線路構造等を多層配線基板に要求される仕様等に応じて
適宜選択して用いることができる。
In the multilayer wiring board of the present invention,
A multilayer wiring board can be formed by stacking multilayer wiring portions having various wiring structures above and below the multilayer wiring body. For example,
Similar to the multilayer wiring body, the wiring structure of the parallel wiring group stacked orthogonally, the wiring structure of the strip line structure, and the microstrip line structure, the coplanar line structure, etc., to the specifications required for the multilayer wiring board It can be appropriately selected and used depending on the situation.

【0031】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスコンデンサ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。
Further, for example, an electronic circuit may be formed by laminating a polyimide insulating layer and a conductor layer formed by copper deposition. Further, a package for semiconductor element accommodation may be configured by attaching a chip resistor, a thin film resistor, a coil inductor, a cross capacitor, a chip capacitor, and an electrolytic capacitor.

【0032】また、第1および第2の絶縁層I1・I2
を始めとする各絶縁層の形状は、図示したような略正方
形状のものに限られるものではなく、長方形状や菱形状
・多角形状等の形状であってもよい。
The first and second insulating layers I1 and I2
Is not limited to a substantially square shape as shown, but may be a rectangular shape, a rhombic shape, a polygonal shape, or the like.

【0033】なお、第1および第2の平行配線群L1・
L2は、第1および第2の絶縁層I1・I2の表面に形
成するものに限られず、それぞれの絶縁層I1・I2の
内部に形成したものであってもよい。
Note that the first and second parallel wiring groups L1.
L2 is not limited to those formed on the surfaces of the first and second insulating layers I1 and I2, and may be formed inside the respective insulating layers I1 and I2.

【0034】また、図2に示す例に対して、第2の平行
配線群L2を第2の絶縁層I2の内部に形成した場合に
は、第2の平行配線群L2は表面に露出しないため、第
3の絶縁層I3は必ずしも必要ではない。
When the second parallel wiring group L2 is formed inside the second insulating layer I2 with respect to the example shown in FIG. 2, the second parallel wiring group L2 is not exposed on the surface. , The third insulating layer I3 is not always necessary.

【0035】本発明の多層配線基板において、第1およ
び第2の絶縁層I1・I2を始めとする各絶縁層は、例
えばセラミックグリーンシート積層法によって、酸化ア
ルミニウム質焼結体や窒化アルミニウム質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・
ガラスセラミックス等の無機絶縁材料を使用して、ある
いはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノル
ボルネン・ベンゾシクロブテン等の有機絶縁材料を使用
して、あるいはセラミックス粉末等の無機絶縁物粉末を
エポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶
縁材料等の電気絶縁材料を使用して形成される。
In the multilayer wiring board of the present invention, each of the insulating layers including the first and second insulating layers I1 and I2 is formed, for example, by a ceramic green sheet laminating method. Sintered body, silicon carbide sintered body, silicon nitride sintered body, mullite sintered body,
Use an inorganic insulating material such as glass ceramics, or use an organic insulating material such as polyimide, epoxy resin, fluorine resin, polynorbornene, benzocyclobutene, or use an inorganic resin such as ceramic powder as an epoxy resin. It is formed using an electrical insulating material such as a composite insulating material formed by bonding with a thermosetting resin.

【0036】これら絶縁層は、それぞれの絶縁層の特性
に応じて、グリーンシート積層法やビルドアップ法等の
方法により所望の多層配線基板を構成するように形成す
ればよい。これら絶縁層の厚みとしては、使用する材料
の特性に応じて、また要求される仕様に対応する機械的
強度や電気的特性・貫通導体群の形成の容易さ等の条件
を満たすように適宜設定される。
These insulating layers may be formed so as to form a desired multilayer wiring board by a method such as a green sheet laminating method or a build-up method according to the characteristics of each insulating layer. The thickness of these insulating layers is appropriately set according to the characteristics of the material used, and to satisfy conditions such as mechanical strength and electrical characteristics corresponding to required specifications and ease of forming a through conductor group. Is done.

【0037】第1および第2の平行配線群L1・L2や
その他の配線層ならびに貫通導体群T等は、例えばタン
グステンやモリブデン・モリブデン−マンガン・銅・銀
・銀−パラジウム等の金属粉末メタライズ、あるいは銅
・銀・ニッケル・クロム・チタン・金・ニオブやそれら
の合金等の金属材料の薄膜等から成る。
The first and second parallel wiring groups L1 and L2 and the other wiring layers and the through conductor group T are made of metal powder metallized metal such as tungsten or molybdenum / molybdenum-manganese / copper / silver / silver-palladium. Alternatively, it is formed of a thin film of a metal material such as copper, silver, nickel, chromium, titanium, gold, niobium, or an alloy thereof.

【0038】これら配線導体および貫通導体は、それぞ
れの材料の特性や絶縁層への形成方法に従って、例えば
厚膜印刷法により、あるいはスパッタリング法・真空蒸
着法またはメッキ法により金属層を形成した後フォトリ
ソグラフィ法により、所定のパターン形状・大きさに設
定されて形成され、各絶縁層に配設される。
These wiring conductors and through conductors are formed by forming a metal layer by a thick film printing method, for example, by a sputtering method, a vacuum evaporation method, or a plating method according to the characteristics of the respective materials and the method of forming the insulating layer. It is formed in a predetermined pattern shape and size by a lithography method, and is provided on each insulating layer.

【0039】第1および第2の平行配線群L1・L2の
各配線の幅および配線間の間隔は、使用する材料の特性
に応じて、要求される仕様に対応する電気的特性や絶縁
層I1・I2への配設の容易さ等の条件を満たすように
適宜設定される。
The width of each wiring and the distance between the wirings of the first and second parallel wiring groups L1 and L2 are determined according to the characteristics of the material to be used. -It is set appropriately so as to satisfy conditions such as easiness of arrangement on I2.

【0040】なお、各平行配線群L1・L2の厚みは1
〜20μm程度とすることが好ましい。この厚みが1μm
未満となると配線の抵抗が大きくなるため、配線群によ
る半導体素子への良好な電源供給や安定したグランドの
確保・良好な信号の伝搬が困難となる傾向が見られる。
他方、20μmを超えるとその上に積層される絶縁層によ
る被覆が不十分となって絶縁不良となる場合がある。
The thickness of each of the parallel wiring groups L1 and L2 is 1
It is preferably about 20 μm. This thickness is 1 μm
If it is less than 1, the resistance of the wiring increases, and it tends to be difficult to provide a good power supply to the semiconductor element by the wiring group, secure a stable ground, and propagate a good signal.
On the other hand, if it exceeds 20 μm, the insulation layer laminated thereon may be insufficiently covered, resulting in poor insulation.

【0041】貫通導体群Tの各貫通導体は、横断面形状
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。
Each of the through conductors of the through conductor group T may have a cross section of a circular shape, or may have an elliptical shape, a rectangular shape such as a square or a rectangle, or another shape. The position and size are appropriately set according to the characteristics of the material to be used, so as to satisfy conditions such as electrical characteristics corresponding to required specifications and easiness of formation and arrangement on the insulating layer.

【0042】例えば、絶縁層にガラスセラミックスを用
い、平行配線群に銅(Cu)を主成分とする導体材料を
用いた場合であれば、絶縁層の厚みを100μmとし、配
線の線幅を100μm、配線間の間隔を100μm、貫通導体
の径を100μmとすることによって、信号配線のインピ
ーダンスを50Ωとし、上下の平行配線群間を高周波信号
の反射を抑えつつ電気的に接続することができる。
For example, when glass ceramic is used for the insulating layer and a conductor material mainly containing copper (Cu) is used for the parallel wiring group, the thickness of the insulating layer is set to 100 μm, and the line width of the wiring is set to 100 μm. By setting the distance between the wirings to 100 μm and the diameter of the through conductor to 100 μm, the impedance of the signal wiring is set to 50Ω, and the upper and lower parallel wiring groups can be electrically connected while suppressing reflection of high-frequency signals.

【0043】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。
It should be noted that the present invention is not limited to the above-described embodiments, and that various changes can be made without departing from the scope of the present invention.

【0044】例えば、複数の絶縁層と配線層とが順次積
層されて成り、上面の中央部に設けられた半導体素子の
搭載領域の下部に、複数の接地または電源導体層と前記
半導体素子が第1の貫通導体群を介して電気的に接続さ
れる複数の線路導体から成る複数の線路配線層とが交互
に積層されて成る信号配線展開部を具備するとともに、
この信号配線展開部の周囲に、前記線路配線層と同一面
内に形成され、前記搭載領域内に交点を有する2〜4本
の直線で中心角が略等しくなるように区分された各区分
領域においてそれぞれ前記交点側に向かう平行配線群か
ら成る第1の配線層と、前記接地または電源導体層と同
一面内に形成され、前記各区分領域においてそれぞれ前
記第1の配線層と直交する平行配線群から成る第2の配
線層とを第2の貫通導体群で電気的に接続して成る平行
配線部を具備して成り、前記半導体素子が前記線路配線
層を介して前記第1の配線層と電気的に接続される多層
配線基板であって、前記平行配線部における第1および
第2の平行配線群がそれぞれ電源配線および接地配線を
有するとともに、この電源配線と接地配線とが交差する
位置にその配線幅を大きくした対向部を設けた多層配線
基板としてもよい。このような構成とすれば、上記の作
用効果に加えて、搭載される半導体素子が信号配線展開
部の線路配線層を介して平行配線部の第1の配線層と電
気的に接続されるようにしたことから、狭ピッチで極め
て高密度に配設された半導体素子の入出力電極に接続さ
れた配線を信号配線展開部において線路導体の配線ピッ
チ(配線間隔)を拡げ、また信号配線・電源配線・接地
配線を再配列して、平行配線部に適した広ピッチの配線
に展開し再配列して接続することができるので、平行配
線群が有する優れた電気的特性を活かしつつ、高密度化
された入出力電極を有する半導体素子と効率よく電気的
接続を行なうことができる。しかも、信号配線展開部に
より、その線路配線層を複数積層して設けることによ
り、半導体素子からの信号配線・電源配線・接地配線を
効率よく再配列してその周囲の平行配線部との接続に最
適な配線に設定して平行配線部に展開することができる
ので、半導体素子の高密度化に対応して多層化を図る場
合にも、配線設計を最適化してその積層数を低減させる
ことが可能となる。
For example, a plurality of insulating layers and wiring layers are sequentially laminated, and a plurality of grounding or power supply conductor layers and the semiconductor element are formed below a mounting area of the semiconductor element provided at the center of the upper surface. A plurality of line wiring layers composed of a plurality of line conductors electrically connected to each other via one through conductor group;
Around each of the signal wiring development sections, each divided area formed in the same plane as the line wiring layer and divided into two to four straight lines having intersections in the mounting area so that the central angles are substantially equal. And a first wiring layer formed of a group of parallel wirings directed toward the intersection and a parallel wiring formed in the same plane as the ground or power supply conductor layer and orthogonal to the first wiring layer in each of the divided regions. A parallel wiring portion formed by electrically connecting a second wiring layer formed of a group with a second through conductor group, wherein the semiconductor element is connected to the first wiring layer via the line wiring layer. A multilayer wiring board electrically connected to the first and second parallel wiring groups in the parallel wiring portion, each of which has a power wiring and a ground wiring, and a position where the power wiring and the ground wiring cross each other. To its wiring width The greater the opposing portions may have a multilayer wiring board provided. With this configuration, in addition to the above-described functions and effects, the mounted semiconductor element is electrically connected to the first wiring layer of the parallel wiring unit via the line wiring layer of the signal wiring development unit. Therefore, the wiring connected to the input / output electrodes of the semiconductor element arranged at a very narrow pitch and extremely high density has an increased wiring pitch (interval) between the line conductors in the signal wiring development section, The wiring and ground wiring can be rearranged, developed into wide-pitch wiring suitable for the parallel wiring part, and rearranged and connected, so that high-density wiring can be achieved while taking advantage of the excellent electrical characteristics of the parallel wiring group. Electrical connection can be efficiently performed with the semiconductor element having the input and output electrodes. Moreover, by providing a plurality of line wiring layers by the signal wiring development section, the signal wiring, power supply wiring, and ground wiring from the semiconductor element can be efficiently rearranged and connected to the surrounding parallel wiring section. Since it is possible to set the optimum wiring and develop it in parallel wiring parts, it is possible to optimize the wiring design and reduce the number of laminations even when aiming for multi-layering corresponding to high density of semiconductor elements. It becomes possible.

【0045】また、上述の実施例では本発明を半導体素
子を搭載する多層配線基板として説明したが、これを半
導体素子を収容する半導体素子収納用パッケージや、あ
るいはマルチチップモジュールに適用するものとしても
よい。また、絶縁層として放熱を考慮した窒化アルミニ
ウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮し
たガラスセラミックス質焼結体を用いたものとしてもよ
い。
In the above embodiments, the present invention has been described as a multilayer wiring board on which a semiconductor element is mounted. However, the present invention may be applied to a semiconductor element housing package for housing a semiconductor element or a multi-chip module. Good. Further, as the insulating layer, a sintered body of aluminum nitride or silicon carbide based on heat dissipation or a sintered body of glass ceramic based on low dielectric constant may be used.

【0046】[0046]

【発明の効果】本発明の多層配線基板によれば、第1お
よび第2の平行配線群を互いに直交配置して上下に積層
し、貫通導体群で電気的に接続して成る積層配線体にお
いて、電源配線と接地配線とが交差する位置にその配線
幅を大きくした対向部を設けたことから、各平行配線群
同士の配線間におけるクロストークノイズを減少させて
最小とすることができるとともに、絶縁層を挟んで対向
する電源配線と接地配線との間に必要十分な大きさの容
量成分を確保することができ、半導体素子等の電子部品
への電荷供給の電流経路を短くして、その動作に伴う同
時スイッチングノイズを大幅に低減することができる。
According to the multilayer wiring board of the present invention, there is provided a multilayer wiring body in which the first and second parallel wiring groups are vertically arranged one above the other and stacked vertically and electrically connected by the through conductor group. Since the opposed portion having the increased wiring width is provided at the position where the power supply wiring and the ground wiring intersect, the crosstalk noise between the wirings of the respective parallel wiring groups can be reduced and minimized, A sufficient and sufficient capacitance component can be secured between the power supply wiring and the ground wiring opposed to each other with the insulating layer interposed therebetween, and the current path for supplying electric charges to electronic components such as semiconductor elements is shortened. Simultaneous switching noise accompanying the operation can be greatly reduced.

【0047】以上により、本発明によれば、直交させて
積層した平行配線群で構成され、配線間のクロストーク
ノイズを低減させることができる配線構造を有し、しか
もその電気的特性を劣化させることなく電源配線と接地
配線とによって半導体素子等のスイッチングにより発生
するノイズを低減させることができる、高速で作動する
半導体素子等の電子部品を搭載する電子回路基板等に好
適な多層配線基板を提供することができた。
As described above, according to the present invention, there is provided a wiring structure which is constituted by a group of parallel wirings stacked perpendicularly to each other and capable of reducing crosstalk noise between wirings, and furthermore, its electric characteristics are deteriorated. Provided is a multilayer wiring board suitable for an electronic circuit board or the like on which an electronic component such as a semiconductor element or the like that operates at a high speed can reduce noise generated by switching of a semiconductor element or the like by a power supply wiring and a ground wiring without using a power supply wiring and a ground wiring. We were able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)および(b)は、それぞれ本発明の多層
配線基板に係る積層配線体の実施の形態の一例を示す第
1の絶縁層および第2の絶縁層の平面図である。
FIGS. 1A and 1B are plan views of a first insulating layer and a second insulating layer, respectively, showing an example of an embodiment of a multilayer wiring body according to the multilayer wiring board of the present invention.

【図2】図1に示す積層配線体から成る本発明の多層配
線基板の実施の形態の一例を示す、図1のA−A’線に
相当する断面図である。
FIG. 2 is a cross-sectional view corresponding to the line AA ′ in FIG. 1, showing an example of an embodiment of the multilayer wiring board of the present invention including the multilayer wiring body shown in FIG.

【図3】図1に示す積層配線体から成る本発明の多層配
線基板の実施の形態の一例を示す、図1のB−B’線に
相当する断面図である。
FIG. 3 is a cross-sectional view corresponding to the line BB ′ of FIG. 1, showing an example of the embodiment of the multilayer wiring board of the present invention including the multilayer wiring body shown in FIG.

【図4】図1に示す積層配線体から成る本発明の多層配
線基板の実施の形態の一例を示す、図1のC−C’線に
相当する断面図である。
FIG. 4 is a cross-sectional view corresponding to the line CC ′ in FIG. 1, illustrating an example of the embodiment of the multilayer wiring board of the present invention including the multilayer wiring body illustrated in FIG.

【符号の説明】[Explanation of symbols]

I1、I2・・・・絶縁層 L1、L2・・・・平行配線群 P1、P2・・・・電源配線 G1、G2・・・・接地配線 S1、S2・・・・信号配線 T・・・・・・・・貫通導体群 PP、GP・・・・対向部 I1, I2 ... Insulating layer L1, L2 ... Parallel wiring group P1, P2 ... Power supply wiring G1, G2 ... Ground wiring S1, S2 ... Signal wiring T ... ..... Through conductor group PP, GP ..... Opposing part

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の平行配線群を有する第1の絶縁層
上に、前記第1の平行配線群と直交する第2の平行配線
群を有する第2の絶縁層を積層し、前記第1および第2
の平行配線群を貫通導体群で電気的に接続して成る積層
配線体を具備して成り、前記第1および第2の平行配線
群はそれぞれ電源配線および接地配線を有するととも
に、該電源配線と接地配線とが交差する位置にその配線
幅を大きくした対向部を設けたことを特徴とする多層配
線基板。
1. A second insulating layer having a second parallel wiring group orthogonal to the first parallel wiring group is laminated on a first insulating layer having a first parallel wiring group. 1st and 2nd
And a first and second parallel wiring group respectively having a power supply wiring and a ground wiring, and a power supply wiring and a ground wiring. A multilayer wiring board, wherein an opposing portion having a larger wiring width is provided at a position where the wiring crosses a ground wiring.
【請求項2】 前記対向部の大きさは、前記電源配線お
よび接地配線の配線幅よりも大きく、両側に隣接した配
線間の間隔よりも小さいことを特徴とする請求項1記載
の多層配線基板。
2. The multilayer wiring board according to claim 1, wherein the size of the facing portion is larger than the width of the power supply wiring and the ground wiring, and smaller than the distance between wirings adjacent on both sides. .
【請求項3】 前記第lおよび第2の平行配線群は、そ
れぞれ複数の信号配線と、各信号配線に隣接する電源配
線または接地配線とを有することを特徴とする請求項1
または請求項2記載の多層配線基板。
3. The first and second parallel wiring groups each have a plurality of signal wirings and a power supply wiring or a ground wiring adjacent to each signal wiring.
Or the multilayer wiring board according to claim 2.
JP2000159039A 2000-05-29 2000-05-29 Multilayer wiring board Expired - Fee Related JP3792483B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000159039A JP3792483B2 (en) 2000-05-29 2000-05-29 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000159039A JP3792483B2 (en) 2000-05-29 2000-05-29 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2001339169A true JP2001339169A (en) 2001-12-07
JP3792483B2 JP3792483B2 (en) 2006-07-05

Family

ID=18663424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000159039A Expired - Fee Related JP3792483B2 (en) 2000-05-29 2000-05-29 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3792483B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659629B2 (en) 2005-11-10 2010-02-09 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit
WO2011021339A1 (en) * 2009-08-19 2011-02-24 日本電気株式会社 Feed line structure, circuit board using same, and emi noise reduction method
JP2017163054A (en) * 2016-03-10 2017-09-14 三菱電機株式会社 Signal transmission board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659629B2 (en) 2005-11-10 2010-02-09 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit
WO2011021339A1 (en) * 2009-08-19 2011-02-24 日本電気株式会社 Feed line structure, circuit board using same, and emi noise reduction method
US9532442B2 (en) 2009-08-19 2016-12-27 Nec Corporation Feed line structure, circuit board using same, and EMI noise reduction method
JP2017163054A (en) * 2016-03-10 2017-09-14 三菱電機株式会社 Signal transmission board

Also Published As

Publication number Publication date
JP3792483B2 (en) 2006-07-05

Similar Documents

Publication Publication Date Title
JP3878795B2 (en) Multilayer wiring board
JP3792483B2 (en) Multilayer wiring board
JP3798978B2 (en) Multilayer wiring board
JP3692254B2 (en) Multilayer wiring board
JP3796104B2 (en) Multilayer wiring board
JP2000277657A (en) Multilayer wiring board
JP3792472B2 (en) Multilayer wiring board
JP2001217345A (en) Multilayer wiring board
JP3784244B2 (en) Multilayer wiring board
JP2001217348A (en) Multilayer wiring board
JP3754865B2 (en) Multilayer wiring board
JP3940537B2 (en) Multilayer wiring board
JP2002043762A (en) Multilayer wiring board
JP3792482B2 (en) Multilayer wiring board
JP2001007518A (en) Multilayer wiring board
JP2000277928A (en) Multilayer wiring board
JP3754866B2 (en) Multilayer wiring board
JP2001127385A (en) Multilayer wiring board
JP3754864B2 (en) Multilayer wiring board
JP3752409B2 (en) Multilayer wiring board
JP2000244133A (en) Multilayer wiring board
JP2002057461A (en) Multilayer wiring board
JP2000323600A (en) Multilayer wiring board
JP2001217347A (en) Multilayer wiring board
JP2001127386A (en) Multilayer wiring board

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060405

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees