JP2001308140A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001308140A JP2001308140A JP2000123306A JP2000123306A JP2001308140A JP 2001308140 A JP2001308140 A JP 2001308140A JP 2000123306 A JP2000123306 A JP 2000123306A JP 2000123306 A JP2000123306 A JP 2000123306A JP 2001308140 A JP2001308140 A JP 2001308140A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- adhesive layer
- semiconductor chip
- bumps
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P72/74—
-
- H10W72/00—
-
- H10W74/012—
-
- H10W74/15—
-
- H10W90/00—
-
- H10W90/701—
-
- H10P72/7438—
-
- H10W70/681—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/01225—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/241—
-
- H10W72/244—
-
- H10W72/252—
-
- H10W72/331—
-
- H10W72/352—
-
- H10W72/354—
-
- H10W72/5522—
-
- H10W72/856—
-
- H10W72/877—
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W76/17—
-
- H10W90/20—
-
- H10W90/22—
-
- H10W90/288—
-
- H10W90/291—
-
- H10W90/297—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/732—
-
- H10W90/734—
-
- H10W90/736—
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】高密度型半導体装置を高い信頼性をもってイン
ターポーザ等に実装可能にすること、実装構造簡素化、
実装の容易化、実装工数の削減、歩留まりの向上を図
り、半導体装置を安価に提供すること、実装後の交換の
容易化等。 【解決手段】半導体装置３は、半導体チップ１１と、チ
ップ電極１２上にスタッドバンプ法で付設されたＡｕボ
ールバンプ２１と、半導体チップのチップ電極１２が形
成された面上に敷設された熱可塑性の接着剤層２２とを
備え、Ａｕボールバンプ２１が接着剤層２２の表面上に
その先端部を突出して構成される。半導体チップ上に電
気的接合をするためのバンプと接着機能を有する接着樹
脂を形成することで信頼性の高い接合を実現する。その
他、半導体ウエハに銅箔を貼り合わせ配線パターンを形
成する方法、接着剤層を介して貼り合わせたバンプで電
気的に接続したマルチチップモジュールなど。
ターポーザ等に実装可能にすること、実装構造簡素化、
実装の容易化、実装工数の削減、歩留まりの向上を図
り、半導体装置を安価に提供すること、実装後の交換の
容易化等。 【解決手段】半導体装置３は、半導体チップ１１と、チ
ップ電極１２上にスタッドバンプ法で付設されたＡｕボ
ールバンプ２１と、半導体チップのチップ電極１２が形
成された面上に敷設された熱可塑性の接着剤層２２とを
備え、Ａｕボールバンプ２１が接着剤層２２の表面上に
その先端部を突出して構成される。半導体チップ上に電
気的接合をするためのバンプと接着機能を有する接着樹
脂を形成することで信頼性の高い接合を実現する。その
他、半導体ウエハに銅箔を貼り合わせ配線パターンを形
成する方法、接着剤層を介して貼り合わせたバンプで電
気的に接続したマルチチップモジュールなど。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、フリップチップ方式の高密度
型半導体装置（ＨＤＰ：high density package）、これ
をインターポーザに実装した半導体装置（特に、ＣＳ
Ｐ：Chip Size（Scale） Packagee）及び前記ＨＤＰを
複数組み合わせたマルチチップモジュール（ＭＣＭ：mu
lti chip module、stackedＭＣＰ：multi chip packag
e）並びにそれらの製造方法に関するものである。
の製造方法に関し、特に、フリップチップ方式の高密度
型半導体装置（ＨＤＰ：high density package）、これ
をインターポーザに実装した半導体装置（特に、ＣＳ
Ｐ：Chip Size（Scale） Packagee）及び前記ＨＤＰを
複数組み合わせたマルチチップモジュール（ＭＣＭ：mu
lti chip module、stackedＭＣＰ：multi chip packag
e）並びにそれらの製造方法に関するものである。
【０００２】
【従来の技術】近時、半導体装置の実装の高密度化に関
して盛んに研究開発がなされてきており、パッケージの
形態や実装方法についても多くの構造や方法が提案され
た。その形態は多ピン化、軽薄短小化の要請の下、従来
の半導体パッケージの代表とされたＱＦＰ（Quad Flat
Package）からエリアアレイ状のＢＧＡ（Ball Grid Arr
ay）パッケージへと推移し、ＣＳＰと称されるパッケー
ジサイズをチップサイズとほぼ同等なサイズに小型化し
た高密度型半導体パッケージが、小型電子機器に数多く
採用されてきている。現在、これらＢＧＡ、ＣＳＰに使
用されるインターポーザとしては、ポリイミド等からな
る配線テープ、ガラスエポキシ等からなるプリント配線
板タイプのプリント基板、セラミック基板の３種が主流
となっている。このインターポーザは半導体チップと実
装基板を電気的機械的に繋ぐ役割を有するものである。
して盛んに研究開発がなされてきており、パッケージの
形態や実装方法についても多くの構造や方法が提案され
た。その形態は多ピン化、軽薄短小化の要請の下、従来
の半導体パッケージの代表とされたＱＦＰ（Quad Flat
Package）からエリアアレイ状のＢＧＡ（Ball Grid Arr
ay）パッケージへと推移し、ＣＳＰと称されるパッケー
ジサイズをチップサイズとほぼ同等なサイズに小型化し
た高密度型半導体パッケージが、小型電子機器に数多く
採用されてきている。現在、これらＢＧＡ、ＣＳＰに使
用されるインターポーザとしては、ポリイミド等からな
る配線テープ、ガラスエポキシ等からなるプリント配線
板タイプのプリント基板、セラミック基板の３種が主流
となっている。このインターポーザは半導体チップと実
装基板を電気的機械的に繋ぐ役割を有するものである。
【０００３】インターポーザへ半導体チップを高密度に
実装する理想的な技術としてフリップチップ技術があ
る。図１１（ａ）に従来のフリップチップ技術を用いた
フリップチップＢＧＡの断面図を示す。フリップチップ
技術では、半導体チップ１１の電極１２上にバンプ（突
起状電極）１３を形成した半導体装置１を用いる。この
バンプ１３は、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ等の材料からな
りフォトリソグラフィー技術及びメッキ法を用いて形成
されている。この半導体装置１をインターポーザ１４に
フェイスダウンボンディングする。その際、バンプ１３
はインターポーザ１４の表面上の配線パターン１５の各
端部に形成されたボンディングパッド１６に、金属接合
によって電気的接続する。このフリップチップ技術によ
れば、多ピン化、実装面積の狭小化、信号処理の高速化
が実現できる。
実装する理想的な技術としてフリップチップ技術があ
る。図１１（ａ）に従来のフリップチップ技術を用いた
フリップチップＢＧＡの断面図を示す。フリップチップ
技術では、半導体チップ１１の電極１２上にバンプ（突
起状電極）１３を形成した半導体装置１を用いる。この
バンプ１３は、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ等の材料からな
りフォトリソグラフィー技術及びメッキ法を用いて形成
されている。この半導体装置１をインターポーザ１４に
フェイスダウンボンディングする。その際、バンプ１３
はインターポーザ１４の表面上の配線パターン１５の各
端部に形成されたボンディングパッド１６に、金属接合
によって電気的接続する。このフリップチップ技術によ
れば、多ピン化、実装面積の狭小化、信号処理の高速化
が実現できる。
【０００４】しかし、かかるフリップチップ実装では、
半導体装置１をインターポーザ１４に実装した際、半導
体チップ１１とインターポーザ１４との熱膨張差によ
り、半導体装置１とインターポーザ１４との接合部に応
力集中が生じ、接続不良が発生することがある。したが
って、十分な信頼性を確保しがたい。そのため、実装信
頼性を確保する努力と、実装後の不良品を個別単位で交
換可能にすることが必須である。かかる実装の信頼性を
確保するために、保護樹脂を半導体チップ１１とインタ
ーポーザ１４の間に充填するアンダーフィル技術が開発
されている。図１１（ｂ）に従来のフリップチップ技術
及びアンダーフィル技術を用いたフリップチップＢＧＡ
の断面図を示す。このアンダーフィル技術は、半導体装
置１をインターポーザ１４に実装した後、半導体チップ
１１とインターポーザ１４の間にエポキシ樹脂等のアン
ダーフィル樹脂１７を充填し、半導体チップ１１の表面
を保護するとともに、バンプ１３の周辺を補強して接続
信頼性を高めるものである。
半導体装置１をインターポーザ１４に実装した際、半導
体チップ１１とインターポーザ１４との熱膨張差によ
り、半導体装置１とインターポーザ１４との接合部に応
力集中が生じ、接続不良が発生することがある。したが
って、十分な信頼性を確保しがたい。そのため、実装信
頼性を確保する努力と、実装後の不良品を個別単位で交
換可能にすることが必須である。かかる実装の信頼性を
確保するために、保護樹脂を半導体チップ１１とインタ
ーポーザ１４の間に充填するアンダーフィル技術が開発
されている。図１１（ｂ）に従来のフリップチップ技術
及びアンダーフィル技術を用いたフリップチップＢＧＡ
の断面図を示す。このアンダーフィル技術は、半導体装
置１をインターポーザ１４に実装した後、半導体チップ
１１とインターポーザ１４の間にエポキシ樹脂等のアン
ダーフィル樹脂１７を充填し、半導体チップ１１の表面
を保護するとともに、バンプ１３の周辺を補強して接続
信頼性を高めるものである。
【０００５】しかしながら、電極１２の狭ピッチ（ファ
インピッチ）化と、それに伴うバンプ１３の微細化、半
導体チップ１１とインターポーザ１４との間の狭ギャッ
プ化が進んだ結果、アンダーフィル樹脂１７を半導体チ
ップ１１とインターポーザ１４間に完全に充填すること
が難しく、また、実装後、未充填部（ボイド）の有無を
確認することも容易でないという問題がある。かかる問
題を解決可能な方法として例えば、特開平５−３１８３
に開示された方法がある。特開平５−３１８３に開示さ
れた方法では、図１２に示すように、まず、半導体ウエ
ハ２０上に多数割り付けられる半導体チップ１１の電極
１２上にバンプ１３を付設する（図１２（ｂ））。次い
で樹脂を半導体ウエハ２０（半導体チップ１１）の表面
に塗布し保護膜１８を形成し、その後、保護膜１８を硬
化させる（図１２（ｃ））。次に、半導体ウエハ２０
（半導体チップ１１）の裏面を研削し、チップの薄型化
を図る（図１２（ｄ））。また、保護膜１８を研削し、
バンプ１３の表面を露出させ、半導体装置２を完成させ
る。半導体装置２をインターポーザに実装する際には、
インターポーザ側にもバンプをを設け、バンプ１３と接
合させる。この方法では半導体チップ１１の表面が確実
に被服保護される。電気選別を行って良品のみをインタ
ーポーザに搭載することができ、かつ、保護樹脂１８を
形成後に半導体ウエハ２０（半導体チップ１１）を研削
するためチップ厚を５０μｍ程度まで薄くでき、薄型化
に適している。また、インターポーザに搭載後に不良が
発生した場合、エポキシ樹脂などでインターポーザに完
全固定するわけではないので、個別単位で容易に交換が
できる。
インピッチ）化と、それに伴うバンプ１３の微細化、半
導体チップ１１とインターポーザ１４との間の狭ギャッ
プ化が進んだ結果、アンダーフィル樹脂１７を半導体チ
ップ１１とインターポーザ１４間に完全に充填すること
が難しく、また、実装後、未充填部（ボイド）の有無を
確認することも容易でないという問題がある。かかる問
題を解決可能な方法として例えば、特開平５−３１８３
に開示された方法がある。特開平５−３１８３に開示さ
れた方法では、図１２に示すように、まず、半導体ウエ
ハ２０上に多数割り付けられる半導体チップ１１の電極
１２上にバンプ１３を付設する（図１２（ｂ））。次い
で樹脂を半導体ウエハ２０（半導体チップ１１）の表面
に塗布し保護膜１８を形成し、その後、保護膜１８を硬
化させる（図１２（ｃ））。次に、半導体ウエハ２０
（半導体チップ１１）の裏面を研削し、チップの薄型化
を図る（図１２（ｄ））。また、保護膜１８を研削し、
バンプ１３の表面を露出させ、半導体装置２を完成させ
る。半導体装置２をインターポーザに実装する際には、
インターポーザ側にもバンプをを設け、バンプ１３と接
合させる。この方法では半導体チップ１１の表面が確実
に被服保護される。電気選別を行って良品のみをインタ
ーポーザに搭載することができ、かつ、保護樹脂１８を
形成後に半導体ウエハ２０（半導体チップ１１）を研削
するためチップ厚を５０μｍ程度まで薄くでき、薄型化
に適している。また、インターポーザに搭載後に不良が
発生した場合、エポキシ樹脂などでインターポーザに完
全固定するわけではないので、個別単位で容易に交換が
できる。
【０００６】一方、特開平１１−２６６４２号には、バ
ンプ８０を有する半導体装置７０と、通孔１０２を有す
る接着剤シート９８と、接続孔９６を有するインタポー
ザ７２Ｂとをそれぞれ別個に作製し、その後これらを組
み立てる方法が開示されている。この方法によれば、バ
ンプ８０と接続孔９６との位置決めを行なった上で、半
導体装置本体７０とインタポーザ７２Ｂとの間に接着剤
シート９８を介装して、対向するバンプ８０と接続孔９
６との間に通孔１０２を介在させ、半導体装置７０をイ
ンタポーザ７２Ｂに押圧し、バンプ８０を通孔１０２に
通して接続孔９６に接続させ、接着固定する（図１３参
照）。また、同公報においては、接着剤シート９８の代
わりに異方性導電膜を使用する方法が開示されている。
ンプ８０を有する半導体装置７０と、通孔１０２を有す
る接着剤シート９８と、接続孔９６を有するインタポー
ザ７２Ｂとをそれぞれ別個に作製し、その後これらを組
み立てる方法が開示されている。この方法によれば、バ
ンプ８０と接続孔９６との位置決めを行なった上で、半
導体装置本体７０とインタポーザ７２Ｂとの間に接着剤
シート９８を介装して、対向するバンプ８０と接続孔９
６との間に通孔１０２を介在させ、半導体装置７０をイ
ンタポーザ７２Ｂに押圧し、バンプ８０を通孔１０２に
通して接続孔９６に接続させ、接着固定する（図１３参
照）。また、同公報においては、接着剤シート９８の代
わりに異方性導電膜を使用する方法が開示されている。
【０００７】また、特開平８−１０２４７４には、半導
体チップの電極が形成された主面上に接着剤を敷設後、
電極上の接着剤を取り除き接着剤層に孔を形成して電極
を露出させ、さらにその後、その孔にバンプを充填する
方法が開示されている。かかる公報によると、半導体ウ
ェハーの一面全域にポリイミドやエポキシ等の感光性樹
脂による接着層を形成し、電極パッドを露出させるため
に、これに対応する接着層に孔をケミカルエッチングに
より形成するとされている。その後、その孔にメッキ法
等でＡｕ等の金属を充填するとされている。
体チップの電極が形成された主面上に接着剤を敷設後、
電極上の接着剤を取り除き接着剤層に孔を形成して電極
を露出させ、さらにその後、その孔にバンプを充填する
方法が開示されている。かかる公報によると、半導体ウ
ェハーの一面全域にポリイミドやエポキシ等の感光性樹
脂による接着層を形成し、電極パッドを露出させるため
に、これに対応する接着層に孔をケミカルエッチングに
より形成するとされている。その後、その孔にメッキ法
等でＡｕ等の金属を充填するとされている。
【０００８】
【発明が解決しようとする課題】しかし、以上の従来技
術にあってはさらに次のような問題があった。特開平５
−３１８３に開示された方法では、バンプ１３と半導体
チップ１１は保護膜１８で固定されているため、半導体
チップ１１とバンプ１３との接合面の基板実装時の信頼
性はあるが、種々のインターポーザに実装する際には、
インターポーザとの接合面の信頼性が十分に確保できな
い。また、半導体チップ１１を薄くすることで、接合界
面より半導体チップ１１に熱ストレス、反りストレスが
かかり、半導体チップ１１自体が破壊される場合があっ
た。これは、種々のインターポーザに実装する際に接続
端子（バンプ）のみでインターポーザとの熱及び機械的
ストレスを受けているため、端子配置やピン数、チップ
（パッケージ）サイズ、チップ厚等に対する依存性が大
きいためである。この接合信頼性を確保するためには、
やはりアンダーフィル樹脂を注入する必要が生じるが、
その場合、実装構造の複雑化及び実装工数の増加を招き
コスト増となるという問題がある。また上述したよう
に、アンダーフィル樹脂を半導体チップとインターポー
ザ間に注入することが難しく、特に１０００ピン以上の
多ピンになるとボイドの発生が多発し、高価な基板を廃
材へと変えてしまうなどの問題がある。
術にあってはさらに次のような問題があった。特開平５
−３１８３に開示された方法では、バンプ１３と半導体
チップ１１は保護膜１８で固定されているため、半導体
チップ１１とバンプ１３との接合面の基板実装時の信頼
性はあるが、種々のインターポーザに実装する際には、
インターポーザとの接合面の信頼性が十分に確保できな
い。また、半導体チップ１１を薄くすることで、接合界
面より半導体チップ１１に熱ストレス、反りストレスが
かかり、半導体チップ１１自体が破壊される場合があっ
た。これは、種々のインターポーザに実装する際に接続
端子（バンプ）のみでインターポーザとの熱及び機械的
ストレスを受けているため、端子配置やピン数、チップ
（パッケージ）サイズ、チップ厚等に対する依存性が大
きいためである。この接合信頼性を確保するためには、
やはりアンダーフィル樹脂を注入する必要が生じるが、
その場合、実装構造の複雑化及び実装工数の増加を招き
コスト増となるという問題がある。また上述したよう
に、アンダーフィル樹脂を半導体チップとインターポー
ザ間に注入することが難しく、特に１０００ピン以上の
多ピンになるとボイドの発生が多発し、高価な基板を廃
材へと変えてしまうなどの問題がある。
【０００９】特開平１１−２６６４２号に開示された方
法によって実装が成功すれば、接着剤シート９８が半導
体装置７０とインタポーザ７２Ｂの双方に接着するとと
もに、バンプ８０の周辺も補強されて接合の信頼性が確
保できる。しかし、接着剤シート９８の位置を制御し
て、対向するバンプ８０と接続孔９６との間に通孔１０
２を精度良く配置することが困難である。特に、電極の
狭ピッチ化、バンプの微細化が進んだ細密な半導体装置
になる程、困難になるので、半導体装置の微細化に支障
を来す。また、実装前からバンプ８０の周囲を補強する
部材があればよいが、そのような補強部材はないので、
押圧時にバンプ８０に負荷がかかり、接続不良が生じや
すい。異方性導電膜を使用する場合は、シートの位置決
めは不要となるものの、やはり、押圧時にバンプにかか
る負荷によって接続不良が生じやすい。また、一般に異
方性導電膜はあまり安価ではない。したがって、特開平
１１−２６６４２号に開示された方法によっては、たと
えば１０ｍｍ角に１０００ピンの電極が形成された電極
密度の高い半導体装置を信頼性高く低コストで実装する
ことは難しかった。
法によって実装が成功すれば、接着剤シート９８が半導
体装置７０とインタポーザ７２Ｂの双方に接着するとと
もに、バンプ８０の周辺も補強されて接合の信頼性が確
保できる。しかし、接着剤シート９８の位置を制御し
て、対向するバンプ８０と接続孔９６との間に通孔１０
２を精度良く配置することが困難である。特に、電極の
狭ピッチ化、バンプの微細化が進んだ細密な半導体装置
になる程、困難になるので、半導体装置の微細化に支障
を来す。また、実装前からバンプ８０の周囲を補強する
部材があればよいが、そのような補強部材はないので、
押圧時にバンプ８０に負荷がかかり、接続不良が生じや
すい。異方性導電膜を使用する場合は、シートの位置決
めは不要となるものの、やはり、押圧時にバンプにかか
る負荷によって接続不良が生じやすい。また、一般に異
方性導電膜はあまり安価ではない。したがって、特開平
１１−２６６４２号に開示された方法によっては、たと
えば１０ｍｍ角に１０００ピンの電極が形成された電極
密度の高い半導体装置を信頼性高く低コストで実装する
ことは難しかった。
【００１０】また、特開平８−１０２４７４に開示され
た方法では、半導体チップの電極か形成された主面上の
接着剤層に孔を形成した後に、その孔にバンプを充填す
るので、ワイヤボンディング技術を応用したスタッドバ
ンプ法を使用することができない。ワイヤボンディング
技術を適用できないと、個別対応力を持てず、多品種少
量生産を行うことを困難にするという問題がある。
た方法では、半導体チップの電極か形成された主面上の
接着剤層に孔を形成した後に、その孔にバンプを充填す
るので、ワイヤボンディング技術を応用したスタッドバ
ンプ法を使用することができない。ワイヤボンディング
技術を適用できないと、個別対応力を持てず、多品種少
量生産を行うことを困難にするという問題がある。
【００１１】一方、インターポーザのベース材としてポ
リイミド、ＢＴレジン、セラミックスなどは高価であ
り、製品価格に対するコスト比重が懸念され、安価な代
替え手段又は手法が望まれる。また、従来のフリップチ
ップ方式のＢＧＡ型半導体パッケージでは、半導体チッ
プの２００μという非常に狭いパッドピッチに対応する
ため、インターポーザとしてビルドアップＢＴ基板を用
いていた。しかし、ビルドアップＢＴ基板は高価であ
り、製品価格に対するコスト比重が懸念され、安価な代
替え手段又は手法が望まれる。
リイミド、ＢＴレジン、セラミックスなどは高価であ
り、製品価格に対するコスト比重が懸念され、安価な代
替え手段又は手法が望まれる。また、従来のフリップチ
ップ方式のＢＧＡ型半導体パッケージでは、半導体チッ
プの２００μという非常に狭いパッドピッチに対応する
ため、インターポーザとしてビルドアップＢＴ基板を用
いていた。しかし、ビルドアップＢＴ基板は高価であ
り、製品価格に対するコスト比重が懸念され、安価な代
替え手段又は手法が望まれる。
【００１２】本発明は以上の従来技術における問題に鑑
みてなされたものであって、半導体チップの電極（ボン
ディングパッド）とリードの間に金属バンプを形成して
接続するフリップチップボンディングの採用の下、狭ピ
ッチ化されたベアチップと同等の高密度型半導体装置を
高い信頼性をもってインターポーザ又は実装基板（以
下、インターポーザ等いう。）に実装可能にすること、
及び、実装構造簡素化、実装の容易化、実装工数の削
減、歩留まりの向上を図り、半導体装置を安価に提供す
ることを課題とする。また、実装後の交換の容易化を図
ることを課題とする。さらに、インターポーザの製造方
法を工夫することにより、その工数及び材料費の削減を
図り、半導体装置を安価に提供することを課題とする。
また、ベアチップと同等の高密度型半導体装置を複数用
いて組み立てたマルチチップモジュールを高い信頼性を
もって安価に提供することを課題とする。
みてなされたものであって、半導体チップの電極（ボン
ディングパッド）とリードの間に金属バンプを形成して
接続するフリップチップボンディングの採用の下、狭ピ
ッチ化されたベアチップと同等の高密度型半導体装置を
高い信頼性をもってインターポーザ又は実装基板（以
下、インターポーザ等いう。）に実装可能にすること、
及び、実装構造簡素化、実装の容易化、実装工数の削
減、歩留まりの向上を図り、半導体装置を安価に提供す
ることを課題とする。また、実装後の交換の容易化を図
ることを課題とする。さらに、インターポーザの製造方
法を工夫することにより、その工数及び材料費の削減を
図り、半導体装置を安価に提供することを課題とする。
また、ベアチップと同等の高密度型半導体装置を複数用
いて組み立てたマルチチップモジュールを高い信頼性を
もって安価に提供することを課題とする。
【００１３】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、半導体チップと、前記半導体チップの
電極上に付設されたスタッドバンプと、前記半導体チッ
プの前記電極の形成面上に敷設された接着剤層とを備
え、前記スタッドバンプが前記接着剤層の表面上に突出
してなることを特徴とする半導体装置である。
願第１の発明は、半導体チップと、前記半導体チップの
電極上に付設されたスタッドバンプと、前記半導体チッ
プの前記電極の形成面上に敷設された接着剤層とを備
え、前記スタッドバンプが前記接着剤層の表面上に突出
してなることを特徴とする半導体装置である。
【００１４】したがって本出願第１の発明の半導体装置
によれば、スタッドバンプを選択しているので、ワイヤ
ボンディング技術を適用することができる。そのため、
個別対応力があり、多品種少量生産に容易に対応するこ
とができるという利点がある。また、スタッドバンプが
接着剤層の表面上に突出しているので、インターポーザ
等のリード上にそのまま（リード上にバンプを設けず
に）熱圧着接合することができる。さらに、接着剤層が
スタッドバンプをその周囲から補強し、実装時スタッド
バンプに負担がかからない。また、インターポーザ等に
接着すると、接着剤層によって半導体チップとインター
ポーザ等との間が完全に封止される。したがって、アン
ダーフィルを用いずに、十分な信頼性を確保し、簡素な
構造、工程で、狭ピッチ化されたベアチップと同等の高
密度型半導体装置をインターポーザ等に容易に実装する
ことができ、歩留まりの向上が図られ、安価に製造する
ことができるという利点がある。
によれば、スタッドバンプを選択しているので、ワイヤ
ボンディング技術を適用することができる。そのため、
個別対応力があり、多品種少量生産に容易に対応するこ
とができるという利点がある。また、スタッドバンプが
接着剤層の表面上に突出しているので、インターポーザ
等のリード上にそのまま（リード上にバンプを設けず
に）熱圧着接合することができる。さらに、接着剤層が
スタッドバンプをその周囲から補強し、実装時スタッド
バンプに負担がかからない。また、インターポーザ等に
接着すると、接着剤層によって半導体チップとインター
ポーザ等との間が完全に封止される。したがって、アン
ダーフィルを用いずに、十分な信頼性を確保し、簡素な
構造、工程で、狭ピッチ化されたベアチップと同等の高
密度型半導体装置をインターポーザ等に容易に実装する
ことができ、歩留まりの向上が図られ、安価に製造する
ことができるという利点がある。
【００１５】また本出願第２の発明は、本出願第１の発
明の半導体装置を熱圧着によりインターポーザにボンデ
ィングした半導体装置である。
明の半導体装置を熱圧着によりインターポーザにボンデ
ィングした半導体装置である。
【００１６】したがって本出願第２の発明の半導体装置
によれば、本出願第１の発明の半導体装置を使用するの
で、上述したように信頼性が高く、安価であるという利
点がある。また、２以上ボンディングした場合、高密度
実装のＭＣＭとなる。
によれば、本出願第１の発明の半導体装置を使用するの
で、上述したように信頼性が高く、安価であるという利
点がある。また、２以上ボンディングした場合、高密度
実装のＭＣＭとなる。
【００１７】また本出願第３の発明は、半導体チップ
と、前記半導体チップの電極の形成面上に敷設された保
護樹脂層と、前記半導体チップの電極上に付設され、前
記保護樹脂層の表面上に露出するバンプと、前記保護樹
脂層の表面に硬化したフラックスを介して接着され、前
記バンプに電気的に接続するインターポーザとを備えて
なることを特徴とする半導体装置である。
と、前記半導体チップの電極の形成面上に敷設された保
護樹脂層と、前記半導体チップの電極上に付設され、前
記保護樹脂層の表面上に露出するバンプと、前記保護樹
脂層の表面に硬化したフラックスを介して接着され、前
記バンプに電気的に接続するインターポーザとを備えて
なることを特徴とする半導体装置である。
【００１８】したがって本出願第３の発明の半導体装置
によれば、保護樹脂層とインターポーザとの間にその双
方に接合して硬化したフラックスを備えているので、半
導体チップがインターポーザに強固に固定され、高い接
合信頼性が確保されるという利点がある。バンプとイン
ターポーザの接続の際に熱硬化性フラックスを使用して
おれば、工程増とならず、アンダーフィルを使用する必
要もない。
によれば、保護樹脂層とインターポーザとの間にその双
方に接合して硬化したフラックスを備えているので、半
導体チップがインターポーザに強固に固定され、高い接
合信頼性が確保されるという利点がある。バンプとイン
ターポーザの接続の際に熱硬化性フラックスを使用して
おれば、工程増とならず、アンダーフィルを使用する必
要もない。
【００１９】また本出願第４の発明は、本出願第２の発
明又は本出願第３の発明の半導体装置において、前記イ
ンターポーザにデバイスホールが設けられてなることを
特徴とする半導体装置である。
明又は本出願第３の発明の半導体装置において、前記イ
ンターポーザにデバイスホールが設けられてなることを
特徴とする半導体装置である。
【００２０】ここで、デバイスホールとは、インターポ
ーザの半導体チップが搭載される面に設けられた孔をい
う。但し、チップ電極の搭載領域は除く。したがって本
出願第４の発明の半導体装置によれば、インターポーザ
にデバイスホールが設けられているので、ポップコーン
現象によるインターポーザと接着剤層との界面の破壊が
防がれるとともに、デバイスホールにより露出する半導
体チップ表面が接着剤層により樹脂封止されているの
で、半導体チップをインターポーザに搭載後、改めてア
ンダーフィル等の保護樹脂を充填、付設等する必要はな
いという利点がある。
ーザの半導体チップが搭載される面に設けられた孔をい
う。但し、チップ電極の搭載領域は除く。したがって本
出願第４の発明の半導体装置によれば、インターポーザ
にデバイスホールが設けられているので、ポップコーン
現象によるインターポーザと接着剤層との界面の破壊が
防がれるとともに、デバイスホールにより露出する半導
体チップ表面が接着剤層により樹脂封止されているの
で、半導体チップをインターポーザに搭載後、改めてア
ンダーフィル等の保護樹脂を充填、付設等する必要はな
いという利点がある。
【００２１】また本出願第５の発明は、半導体チップ
と、前記半導体チップの電極の形成面上に敷設された接
着剤層と、前記半導体チップの電極上に付設され、前記
接着剤層の表面上に露出するバンプと、前記接着剤層の
表面に接着され、一部を前記バンプに接合する配線パタ
ーンと、前記配線パターンを絶縁被覆するとともに選択
的に開口し外部接続部を形成する絶縁被覆層とを備えて
なることを特徴とする半導体装置である。
と、前記半導体チップの電極の形成面上に敷設された接
着剤層と、前記半導体チップの電極上に付設され、前記
接着剤層の表面上に露出するバンプと、前記接着剤層の
表面に接着され、一部を前記バンプに接合する配線パタ
ーンと、前記配線パターンを絶縁被覆するとともに選択
的に開口し外部接続部を形成する絶縁被覆層とを備えて
なることを特徴とする半導体装置である。
【００２２】したがって本出願第５の発明の半導体装置
によれば、インターポーザに該当する部分が、配線パタ
ーンと絶縁被覆層のみであるため、インターポーザのベ
ース材として使用されるポリイミド、ＢＴレジン、セラ
ミックスなどの高価な材料を使用せずに、かつ、インタ
ーポーザの機能、すなわち、半導体チップと実装基板と
の間に介在してチップ電極のピッチより広いピッチの端
子を配列させて実装基板に実装可能にする機能を持つこ
とができる。その結果、既存のインターポーザを使用せ
ずに済み、安価に製造することができるという利点があ
る。また、配線パターンは接着剤層によって固定され高
い接合信頼性が確保されるという利点がある。
によれば、インターポーザに該当する部分が、配線パタ
ーンと絶縁被覆層のみであるため、インターポーザのベ
ース材として使用されるポリイミド、ＢＴレジン、セラ
ミックスなどの高価な材料を使用せずに、かつ、インタ
ーポーザの機能、すなわち、半導体チップと実装基板と
の間に介在してチップ電極のピッチより広いピッチの端
子を配列させて実装基板に実装可能にする機能を持つこ
とができる。その結果、既存のインターポーザを使用せ
ずに済み、安価に製造することができるという利点があ
る。また、配線パターンは接着剤層によって固定され高
い接合信頼性が確保されるという利点がある。
【００２３】また本出願第６の発明は、半導体チップ
と、前記半導体チップの電極の形成面上に敷設された保
護樹脂層と、前記半導体チップの電極上に付設され、前
記保護樹脂層の表面上に露出するバンプと、前記保護樹
脂層の表面に硬化したフラックスを介して接着され、一
部を前記バンプに接合する配線パターンと、前記配線パ
ターンを絶縁被覆するとともに選択的に開口し外部接続
部を形成する絶縁被覆層とを備えてなることを特徴とす
る半導体装置である。
と、前記半導体チップの電極の形成面上に敷設された保
護樹脂層と、前記半導体チップの電極上に付設され、前
記保護樹脂層の表面上に露出するバンプと、前記保護樹
脂層の表面に硬化したフラックスを介して接着され、一
部を前記バンプに接合する配線パターンと、前記配線パ
ターンを絶縁被覆するとともに選択的に開口し外部接続
部を形成する絶縁被覆層とを備えてなることを特徴とす
る半導体装置である。
【００２４】したがって本出願第６の発明の半導体装置
によれば、インターポーザに該当する部分が、配線パタ
ーンと絶縁被覆層のみであるため、インターポーザのベ
ース材として使用されるポリイミド、ＢＴレジン、セラ
ミックスなどの高価な材料を使用せずに、かつ、インタ
ーポーザの機能、すなわち、半導体チップと失踪基板と
の間に介在してチップ電極のピッチより広いピッチの端
子を配列させて実装基板に実装可能にする機能を持つこ
とができる。その結果、既存のインターポーザを使用せ
ずに済み、安価に製造することができるという利点があ
る。また、配線パターンは硬化したフラックスによって
固定され高い接合信頼性が確保されるという利点があ
る。バンプと配線パターンの接続の際に熱硬化性フラッ
クスを使用しておれば、工程増とならず、アンダーフィ
ルを使用する必要もない。
によれば、インターポーザに該当する部分が、配線パタ
ーンと絶縁被覆層のみであるため、インターポーザのベ
ース材として使用されるポリイミド、ＢＴレジン、セラ
ミックスなどの高価な材料を使用せずに、かつ、インタ
ーポーザの機能、すなわち、半導体チップと失踪基板と
の間に介在してチップ電極のピッチより広いピッチの端
子を配列させて実装基板に実装可能にする機能を持つこ
とができる。その結果、既存のインターポーザを使用せ
ずに済み、安価に製造することができるという利点があ
る。また、配線パターンは硬化したフラックスによって
固定され高い接合信頼性が確保されるという利点があ
る。バンプと配線パターンの接続の際に熱硬化性フラッ
クスを使用しておれば、工程増とならず、アンダーフィ
ルを使用する必要もない。
【００２５】また本出願第７の発明は、半導体チップ
と、前記半導体チップの電極形成面上に敷設された接着
剤層と、前記半導体チップの電極上に付設され、前記接
着剤層の表面上に露出するバンプとからなる半導体装置
を２以上備え、一の前記半導体装置の前記接着剤層が敷
設された面の一部と、他の一の前記半導体装置の前記接
着剤層が敷設された面の一部又は全部とが貼り合わさ
れ、かつ、その貼り合わせ面で互いの前記バンプにより
電気的に接続されてなることを特徴とする半導体装置
（マルチチップモジュール）である。
と、前記半導体チップの電極形成面上に敷設された接着
剤層と、前記半導体チップの電極上に付設され、前記接
着剤層の表面上に露出するバンプとからなる半導体装置
を２以上備え、一の前記半導体装置の前記接着剤層が敷
設された面の一部と、他の一の前記半導体装置の前記接
着剤層が敷設された面の一部又は全部とが貼り合わさ
れ、かつ、その貼り合わせ面で互いの前記バンプにより
電気的に接続されてなることを特徴とする半導体装置
（マルチチップモジュール）である。
【００２６】本出願第７の発明は、半導体チップの電極
形成面が向き合わせに貼り合わされたマルチチップモジ
ュールであり、実装密度が高く、接着剤層により信頼性
の高い接合が確保されているという利点がある。なお、
半導体チップどうしの接着面から外れた範囲の接着剤層
が敷設された面に、インターポーザ等を接着し、その範
囲でバンプをインターポーザ等のリードに接合させて実
装することができる。
形成面が向き合わせに貼り合わされたマルチチップモジ
ュールであり、実装密度が高く、接着剤層により信頼性
の高い接合が確保されているという利点がある。なお、
半導体チップどうしの接着面から外れた範囲の接着剤層
が敷設された面に、インターポーザ等を接着し、その範
囲でバンプをインターポーザ等のリードに接合させて実
装することができる。
【００２７】また本出願第８の発明は、表裏に電極が形
成された半導体チップと、前記半導体チップの表面又は
裏面上に敷設された接着剤層と、前記半導体チップの電
極上に付設され、前記接着剤層の表面上に露出するバン
プとからなる半導体装置が２以上積み重なり、上下の前
記半導体装置は前記接着剤層により貼り合わされるとと
もに、互いの電極が前記バンプを介して接続されてなる
ことを特徴とする半導体装置（マルチチップモジュー
ル）である。
成された半導体チップと、前記半導体チップの表面又は
裏面上に敷設された接着剤層と、前記半導体チップの電
極上に付設され、前記接着剤層の表面上に露出するバン
プとからなる半導体装置が２以上積み重なり、上下の前
記半導体装置は前記接着剤層により貼り合わされるとと
もに、互いの電極が前記バンプを介して接続されてなる
ことを特徴とする半導体装置（マルチチップモジュー
ル）である。
【００２８】本出願第８の発明の半導体装置は、複数の
半導体チップを貼り合わせながら積み重ね、バンプによ
り導通をとったマルチチップモジュールであり、実装密
度が高く、接着剤層により高い信頼性が確保できている
という利点がある。
半導体チップを貼り合わせながら積み重ね、バンプによ
り導通をとったマルチチップモジュールであり、実装密
度が高く、接着剤層により高い信頼性が確保できている
という利点がある。
【００２９】また本出願第９の発明は、本出願第１の発
明、本出願第２の発明、本出願第５の発明、本出願第７
の発明又は本出願第８の発明の半導体装置において、前
記接着剤層を接着性を有する熱可塑性樹脂とすることを
特徴とする。
明、本出願第２の発明、本出願第５の発明、本出願第７
の発明又は本出願第８の発明の半導体装置において、前
記接着剤層を接着性を有する熱可塑性樹脂とすることを
特徴とする。
【００３０】したがって本出願第９の発明の半導体装置
によれば、接着剤層を接着性を有する熱可塑性樹脂とす
るので、接着剤層に熱をあたえれば、半導体チップを母
材から離脱することができるので、接着後、不良が発生
した半導体チップを個別に交換することができるという
利点がある。特に、一枚の配線基材に多数の半導体チッ
プを接着した後にも、不良品を交換できるので、配線基
材を無駄にせずに済むという利点がある。
によれば、接着剤層を接着性を有する熱可塑性樹脂とす
るので、接着剤層に熱をあたえれば、半導体チップを母
材から離脱することができるので、接着後、不良が発生
した半導体チップを個別に交換することができるという
利点がある。特に、一枚の配線基材に多数の半導体チッ
プを接着した後にも、不良品を交換できるので、配線基
材を無駄にせずに済むという利点がある。
【００３１】また本出願第１０の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハを切断し前
記半導体チップを個片に分離することを特徴とする半導
体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハを切断し前
記半導体チップを個片に分離することを特徴とする半導
体装置の製造方法である。
【００３２】したがって本出願第１０の発明の半導体装
置の製造方法によれば、インターポーザ等との接着と電
気的接続を得るとともに接合部が封止される信頼性の高
い実装を容易に実現できる半導体装置を簡便なプロセス
によって製造することができる。バンプ付設後に接着剤
層を形成するので、接着剤層に孔を空け加工を施す必要
がない。そのため、リソグラフィ技術によるマスク設
計、レジスト塗布、露光、現像、エッチングと、多くの
プロセスを経て接着剤層を形成する必要がなく、ワイヤ
ボンディング技術によりバンプ付設後、接着剤を敷設
し、エッチングすれば完成する。
置の製造方法によれば、インターポーザ等との接着と電
気的接続を得るとともに接合部が封止される信頼性の高
い実装を容易に実現できる半導体装置を簡便なプロセス
によって製造することができる。バンプ付設後に接着剤
層を形成するので、接着剤層に孔を空け加工を施す必要
がない。そのため、リソグラフィ技術によるマスク設
計、レジスト塗布、露光、現像、エッチングと、多くの
プロセスを経て接着剤層を形成する必要がなく、ワイヤ
ボンディング技術によりバンプ付設後、接着剤を敷設
し、エッチングすれば完成する。
【００３３】また本出願第１１の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハを切断し前
記半導体チップを個片に分離し、前記半導体チップを１
個又は２個以上、一枚の配線基材に搭載して、加熱、押
圧することにより前記接着剤層による前記配線基材との
接着及び前記バンプによる前記配線基材上の配線との電
気接続を行うことを特徴とする半導体装置の製造方法で
ある。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハを切断し前
記半導体チップを個片に分離し、前記半導体チップを１
個又は２個以上、一枚の配線基材に搭載して、加熱、押
圧することにより前記接着剤層による前記配線基材との
接着及び前記バンプによる前記配線基材上の配線との電
気接続を行うことを特徴とする半導体装置の製造方法で
ある。
【００３４】したがって本出願第１１の発明の半導体装
置の製造方法によれば、本出願第１０の発明と同様の利
点があるとともに、インターポーザへの接着と電気的接
続を同時に行うので、半導体チップ上のすべての電極の
インナーリードボンディングと、半導体チップと配線基
材の接着及びその接合面の封止が一度に成され、半導体
パッケージ製造の工程数が大幅に削減されるとともに、
工程所要時間が大幅に削減されるという利点がある。例
えば、一枚の配線基材に電極が１０００ピン設けられて
いる半導体装置を３０個搭載する場合、従来のシングル
ポイントボンディング法では、一つの電極のボンディン
グにつき０．１秒かかるとして、のべ３０００秒かかっ
てしまう。しかし、本出願第１１の発明によれば、１０
〜２０秒程度ですべてのボンディングが完了し、しかも
接着も完了するので、大きな時間的・経済的利益をもた
らす。また接着剤層により信頼性の高い接合が得られ、
アンダーフィルを使用する必要もない。なお、配線基材
には、配線テープや、プラスチック基板、セラミック基
板、リードフレーム等が該当する。
置の製造方法によれば、本出願第１０の発明と同様の利
点があるとともに、インターポーザへの接着と電気的接
続を同時に行うので、半導体チップ上のすべての電極の
インナーリードボンディングと、半導体チップと配線基
材の接着及びその接合面の封止が一度に成され、半導体
パッケージ製造の工程数が大幅に削減されるとともに、
工程所要時間が大幅に削減されるという利点がある。例
えば、一枚の配線基材に電極が１０００ピン設けられて
いる半導体装置を３０個搭載する場合、従来のシングル
ポイントボンディング法では、一つの電極のボンディン
グにつき０．１秒かかるとして、のべ３０００秒かかっ
てしまう。しかし、本出願第１１の発明によれば、１０
〜２０秒程度ですべてのボンディングが完了し、しかも
接着も完了するので、大きな時間的・経済的利益をもた
らす。また接着剤層により信頼性の高い接合が得られ、
アンダーフィルを使用する必要もない。なお、配線基材
には、配線テープや、プラスチック基板、セラミック基
板、リードフレーム等が該当する。
【００３５】また本出願第１２の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記半導体ウエハを切断
し前記半導体チップを個片に分離し、前記半導体チップ
の１個又は２個以上につき、前記バンプ及び前記保護樹
脂層又はそれらに対応する配線基材上に熱硬化性フラッ
クスを塗布し、前記バンプを前記配線基材の配線上に配
置し、加熱して前記バンプを前記配線に半田付けすると
ともに前記熱硬化性フラックスを硬化させることを特徴
とする半導体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記半導体ウエハを切断
し前記半導体チップを個片に分離し、前記半導体チップ
の１個又は２個以上につき、前記バンプ及び前記保護樹
脂層又はそれらに対応する配線基材上に熱硬化性フラッ
クスを塗布し、前記バンプを前記配線基材の配線上に配
置し、加熱して前記バンプを前記配線に半田付けすると
ともに前記熱硬化性フラックスを硬化させることを特徴
とする半導体装置の製造方法である。
【００３６】したがって本出願第１２の発明の半導体装
置の製造方法によれば、一括リフローによりバンプと配
線基板上の配線とが接合するとともに、保護樹脂層と配
線基材との間に介在するフラックスが硬化して半導体チ
ップと配線基材とを接合させるので、インターポーザへ
の接着と電気的接続が同時に行われ、本出願第１１の発
明と同様に半導体パッケージ製造の工程数が大幅に削減
されるとともに、工程所要時間が大幅に削減されるとい
う利点がある。また硬化したフラックスにより信頼性の
高い接合が得られ、アンダーフィルを使用する必要もな
い。
置の製造方法によれば、一括リフローによりバンプと配
線基板上の配線とが接合するとともに、保護樹脂層と配
線基材との間に介在するフラックスが硬化して半導体チ
ップと配線基材とを接合させるので、インターポーザへ
の接着と電気的接続が同時に行われ、本出願第１１の発
明と同様に半導体パッケージ製造の工程数が大幅に削減
されるとともに、工程所要時間が大幅に削減されるとい
う利点がある。また硬化したフラックスにより信頼性の
高い接合が得られ、アンダーフィルを使用する必要もな
い。
【００３７】また本出願第１３の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと配線基材
とを前記接着剤層を介して貼り合わせ、前記半導体チッ
プの外周に沿って切断し個片に分離することを特徴とす
る半導体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと配線基材
とを前記接着剤層を介して貼り合わせ、前記半導体チッ
プの外周に沿って切断し個片に分離することを特徴とす
る半導体装置の製造方法である。
【００３８】したがって本出願第１３の発明の半導体装
置の製造方法によれば、半導体チップと、配線基材を貼
り合わて切断するので、半導体ウエハのダイシングと、
配線基材のダイシングとで２回必要であったダイシング
工程が１回となるという利点がある。本出願第１３の発
明の半導体装置の製造方法によれば、半導体チップの面
積とインターポーザの面積が等しく完全に重なり合った
ＣＳＰを簡単に製造することができる。インターポーザ
の面積を半導体チップの面積より大きくとったフランジ
型の半導体パッケージを製造する場合には、上記本出願
第１１の発明のように前記半導体チップを個片に分離し
た後に、配線基材上に搭載すると良い。また接着剤層に
より信頼性の高い接合が得られ、アンダーフィルを使用
する必要もない。
置の製造方法によれば、半導体チップと、配線基材を貼
り合わて切断するので、半導体ウエハのダイシングと、
配線基材のダイシングとで２回必要であったダイシング
工程が１回となるという利点がある。本出願第１３の発
明の半導体装置の製造方法によれば、半導体チップの面
積とインターポーザの面積が等しく完全に重なり合った
ＣＳＰを簡単に製造することができる。インターポーザ
の面積を半導体チップの面積より大きくとったフランジ
型の半導体パッケージを製造する場合には、上記本出願
第１１の発明のように前記半導体チップを個片に分離し
た後に、配線基材上に搭載すると良い。また接着剤層に
より信頼性の高い接合が得られ、アンダーフィルを使用
する必要もない。
【００３９】また本出願第１４の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと配線基材
とを前記接着剤層を介して合わせて、加熱、押圧するこ
とにより前記接着剤層による前記配線基材への接着及び
前記バンプによる前記配線基材上の配線への電気接続を
行い、前記半導体チップの外周に沿って切断し個片に分
離することを特徴とする半導体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと配線基材
とを前記接着剤層を介して合わせて、加熱、押圧するこ
とにより前記接着剤層による前記配線基材への接着及び
前記バンプによる前記配線基材上の配線への電気接続を
行い、前記半導体チップの外周に沿って切断し個片に分
離することを特徴とする半導体装置の製造方法である。
【００４０】したがって本出願第１５の発明の半導体装
置の製造方法によれば、本出願第１３の発明と同様の利
点があるとともに、インターポーザへの接着と電気的接
続を同時に行うので、半導体チップ上のすべての電極の
インナーリードボンディングと、半導体チップと配線基
材の接着及びその接合面の封止が一度に成され、半導体
パッケージ製造の工程数が大幅に削減されるとともに、
工程所要時間が大幅に削減されるという利点がある。接
着剤層により信頼性の高い接合が得られ、アンダーフィ
ルを使用する必要もない。
置の製造方法によれば、本出願第１３の発明と同様の利
点があるとともに、インターポーザへの接着と電気的接
続を同時に行うので、半導体チップ上のすべての電極の
インナーリードボンディングと、半導体チップと配線基
材の接着及びその接合面の封止が一度に成され、半導体
パッケージ製造の工程数が大幅に削減されるとともに、
工程所要時間が大幅に削減されるという利点がある。接
着剤層により信頼性の高い接合が得られ、アンダーフィ
ルを使用する必要もない。
【００４１】また本出願第１５の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記バンプ及び前記保護
樹脂層又はそれらに対応する配線基材上に熱硬化性フラ
ックスを塗布し、前記バンプを前記配線基材の配線上に
配置し、加熱して前記バンプを前記配線に半田付けする
とともに前記熱硬化性フラックスを硬化させ、前記半導
体チップの外周に沿って切断し個片に分離することを特
徴とする半導体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記バンプ及び前記保護
樹脂層又はそれらに対応する配線基材上に熱硬化性フラ
ックスを塗布し、前記バンプを前記配線基材の配線上に
配置し、加熱して前記バンプを前記配線に半田付けする
とともに前記熱硬化性フラックスを硬化させ、前記半導
体チップの外周に沿って切断し個片に分離することを特
徴とする半導体装置の製造方法である。
【００４２】したがって本出願第１５の発明の半導体装
置の製造方法によれば、本出願第１３の発明と同様の利
点があるとともに、一括リフローによりバンプと配線基
板上の配線とが接合するとともに、保護樹脂層と配線基
材との間に介在するフラックスが硬化して半導体チップ
と配線基材を接合させるので、インターポーザへの接着
と電気的接続が同時に行われ、本出願第１１の発明と同
様に半導体パッケージ製造の工程数が大幅に削減される
とともに、工程所要時間が大幅に削減されるという利点
がある。また硬化したフラックスにより信頼性の高い接
合が得られ、アンダーフィルを使用する必要もない。
置の製造方法によれば、本出願第１３の発明と同様の利
点があるとともに、一括リフローによりバンプと配線基
板上の配線とが接合するとともに、保護樹脂層と配線基
材との間に介在するフラックスが硬化して半導体チップ
と配線基材を接合させるので、インターポーザへの接着
と電気的接続が同時に行われ、本出願第１１の発明と同
様に半導体パッケージ製造の工程数が大幅に削減される
とともに、工程所要時間が大幅に削減されるという利点
がある。また硬化したフラックスにより信頼性の高い接
合が得られ、アンダーフィルを使用する必要もない。
【００４３】また本出願第１６の発明は、半導体チップ
の電極上にバンプを付設し、前記バンプが付設された面
に接着剤層を敷設し、前記接着剤層の全面を前記バンプ
が突出するまでエッチングし、前記半導体チップと金属
箔とを前記接着剤層を介して貼り合わせ、前記金属箔を
配線パターンに形成することを特徴とする半導体装置の
製造方法である。
の電極上にバンプを付設し、前記バンプが付設された面
に接着剤層を敷設し、前記接着剤層の全面を前記バンプ
が突出するまでエッチングし、前記半導体チップと金属
箔とを前記接着剤層を介して貼り合わせ、前記金属箔を
配線パターンに形成することを特徴とする半導体装置の
製造方法である。
【００４４】したがって本出願第１６の発明の半導体装
置の製造方法によれば、半導体チップをベースにして、
半導体チップと実装基板との間を繋ぐ配線パターンを形
成するので、他にインターポーザを用いる必要がなくな
り、その分の材料とプロセスが削減され、低コスト化が
図られるという利点があり、また、半導体パッケージの
薄型化が図られるという利点がある。接着剤層により信
頼性の高い接合が得られ、アンダーフィルを使用する必
要もない。
置の製造方法によれば、半導体チップをベースにして、
半導体チップと実装基板との間を繋ぐ配線パターンを形
成するので、他にインターポーザを用いる必要がなくな
り、その分の材料とプロセスが削減され、低コスト化が
図られるという利点があり、また、半導体パッケージの
薄型化が図られるという利点がある。接着剤層により信
頼性の高い接合が得られ、アンダーフィルを使用する必
要もない。
【００４５】また本出願第１７の発明は、半導体チップ
の電極上にバンプを付設し、前記バンプが付設された面
に接着剤層を敷設し、前記接着剤層の全面を前記バンプ
が突出するまでエッチングし、前記半導体チップと金属
箔とを前記接着剤層を介して合わせて、加熱、押圧する
ことにより前記接着剤層による前記金属箔への接着及び
前記バンプによる前記金属箔への電気接続を行い、前記
金属箔を配線パターンに形成することを特徴とする半導
体装置の製造方法である。
の電極上にバンプを付設し、前記バンプが付設された面
に接着剤層を敷設し、前記接着剤層の全面を前記バンプ
が突出するまでエッチングし、前記半導体チップと金属
箔とを前記接着剤層を介して合わせて、加熱、押圧する
ことにより前記接着剤層による前記金属箔への接着及び
前記バンプによる前記金属箔への電気接続を行い、前記
金属箔を配線パターンに形成することを特徴とする半導
体装置の製造方法である。
【００４６】したがって本出願第１７の発明の半導体装
置の製造方法によれば、本出願第１６の発明の利点が得
られるとともに、金属箔への接着と電気的接続を同時に
行うので、半導体チップ上のすべての電極のインナーリ
ードボンディングと、半導体チップと金属箔の接着及び
その接合面の封止が一度に成され、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。
置の製造方法によれば、本出願第１６の発明の利点が得
られるとともに、金属箔への接着と電気的接続を同時に
行うので、半導体チップ上のすべての電極のインナーリ
ードボンディングと、半導体チップと金属箔の接着及び
その接合面の封止が一度に成され、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。
【００４７】また本出願第１８の発明は、半導体チップ
の電極上にバンプを付設し、前記バンプが付設された面
に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バ
ンプが突出するまでエッチングし、前記半導体チップと
金属箔とを前記保護樹脂層を介して合わせ、加熱して前
記バンプを前記金属箔に半田付けするとともに前記熱硬
化性フラックスを硬化させ、前記金属箔を配線パターン
に形成することを特徴とする半導体装置の製造方法であ
る。
の電極上にバンプを付設し、前記バンプが付設された面
に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バ
ンプが突出するまでエッチングし、前記半導体チップと
金属箔とを前記保護樹脂層を介して合わせ、加熱して前
記バンプを前記金属箔に半田付けするとともに前記熱硬
化性フラックスを硬化させ、前記金属箔を配線パターン
に形成することを特徴とする半導体装置の製造方法であ
る。
【００４８】したがって本出願第１８の発明の半導体装
置の製造方法によれば、本出願第１６の発明と同様の利
点が得られるとともに、一括リフローによりバンプと配
線基板上の配線とが接合するとともに、保護樹脂層と配
線基材との間に介在するフラックスが硬化して半導体チ
ップと配線基材を接合させるので、インターポーザへの
接着と電気的接続が同時に行われ、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。また硬化したフ
ラックスにより信頼性の高い接合が得られ、アンダーフ
ィルを使用する必要もない。
置の製造方法によれば、本出願第１６の発明と同様の利
点が得られるとともに、一括リフローによりバンプと配
線基板上の配線とが接合するとともに、保護樹脂層と配
線基材との間に介在するフラックスが硬化して半導体チ
ップと配線基材を接合させるので、インターポーザへの
接着と電気的接続が同時に行われ、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。また硬化したフ
ラックスにより信頼性の高い接合が得られ、アンダーフ
ィルを使用する必要もない。
【００４９】また本出願第１９の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと金属箔と
を前記接着剤層を介して貼り合わせ、前記金属箔を配線
パターンに形成し、その後に、前記半導体チップの外周
に沿って切断し個片に分離することを特徴とする半導体
装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと金属箔と
を前記接着剤層を介して貼り合わせ、前記金属箔を配線
パターンに形成し、その後に、前記半導体チップの外周
に沿って切断し個片に分離することを特徴とする半導体
装置の製造方法である。
【００５０】したがって本出願第１９の発明の半導体装
置によれば、半導体ウエハ上に施すプロセスにおいて、
半導体チップと実装基板との間を繋ぐ配線パターンが半
導体チップに付設されるので、他にインターポーザを用
いる必要がなくなり、その分の材料とプロセスが削減さ
れ、低コスト化が図られるという利点があり、また、半
導体パッケージの薄型化が図られるという利点がある。
接着剤層により信頼性の高い接合が得られ、アンダーフ
ィルを使用する必要もない。
置によれば、半導体ウエハ上に施すプロセスにおいて、
半導体チップと実装基板との間を繋ぐ配線パターンが半
導体チップに付設されるので、他にインターポーザを用
いる必要がなくなり、その分の材料とプロセスが削減さ
れ、低コスト化が図られるという利点があり、また、半
導体パッケージの薄型化が図られるという利点がある。
接着剤層により信頼性の高い接合が得られ、アンダーフ
ィルを使用する必要もない。
【００５１】また本出願第２０の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと金属箔と
を前記接着剤層を介して合わせて、加熱、押圧すること
により前記接着剤層による前記金属箔への接着及び前記
バンプによる前記金属箔への電気接続を行い、前記金属
箔を配線パターンに形成し、その後に、前記半導体チッ
プの外周に沿って切断し個片に分離することを特徴とす
る半導体装置の製造方法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に接
着剤層を敷設し、前記接着剤層の全面を前記バンプが突
出するまでエッチングし、前記半導体ウエハと金属箔と
を前記接着剤層を介して合わせて、加熱、押圧すること
により前記接着剤層による前記金属箔への接着及び前記
バンプによる前記金属箔への電気接続を行い、前記金属
箔を配線パターンに形成し、その後に、前記半導体チッ
プの外周に沿って切断し個片に分離することを特徴とす
る半導体装置の製造方法である。
【００５２】したがって本出願第２０の発明の半導体装
置の製造方法によれば、本出願第１９の発明の利点が得
られるとともに、金属箔への接着と電気的接続を同時に
行うので、半導体チップ上のすべての電極のインナーリ
ードボンディングと、半導体チップと金属箔の接着及び
その接合面の封止が一度に成され、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。
置の製造方法によれば、本出願第１９の発明の利点が得
られるとともに、金属箔への接着と電気的接続を同時に
行うので、半導体チップ上のすべての電極のインナーリ
ードボンディングと、半導体チップと金属箔の接着及び
その接合面の封止が一度に成され、半導体パッケージ製
造の工程数が大幅に削減されるとともに、工程所要時間
が大幅に削減されるという利点がある。
【００５３】また本出願第２１の発明は、半導体ウエハ
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記半導体ウエハと金属
箔とを前記保護樹脂層を介して合わせ、加熱して前記バ
ンプを前記金属箔に半田付けするとともに前記熱硬化性
フラックスを硬化させ、前記金属箔を配線パターンに形
成し、その後に、前記半導体チップの外周に沿って切断
し個片に分離することを特徴とする半導体装置の製造方
法である。
上に半導体チップを所定数形成し、各半導体チップの電
極上にバンプを付設し、前記バンプが付設された面に保
護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプ
が突出するまでエッチングし、前記半導体ウエハと金属
箔とを前記保護樹脂層を介して合わせ、加熱して前記バ
ンプを前記金属箔に半田付けするとともに前記熱硬化性
フラックスを硬化させ、前記金属箔を配線パターンに形
成し、その後に、前記半導体チップの外周に沿って切断
し個片に分離することを特徴とする半導体装置の製造方
法である。
【００５４】したがって本出願第２１の発明の半導体装
置の製造方法によれば、本出願第１９の発明の利点が得
られるとともに、一括リフローによりバンプと配線基板
上の配線とが接合するとともに、保護樹脂層と配線基材
との間に介在するフラックスが硬化して半導体チップと
配線基材を接合させるので、インターポーザへの接着と
電気的接続が同時に行われ、半導体パッケージ製造の工
程数が大幅に削減されるとともに、工程所要時間が大幅
に削減されるという利点がある。また硬化したフラック
スにより信頼性の高い接合が得られ、アンダーフィルを
使用する必要もない。
置の製造方法によれば、本出願第１９の発明の利点が得
られるとともに、一括リフローによりバンプと配線基板
上の配線とが接合するとともに、保護樹脂層と配線基材
との間に介在するフラックスが硬化して半導体チップと
配線基材を接合させるので、インターポーザへの接着と
電気的接続が同時に行われ、半導体パッケージ製造の工
程数が大幅に削減されるとともに、工程所要時間が大幅
に削減されるという利点がある。また硬化したフラック
スにより信頼性の高い接合が得られ、アンダーフィルを
使用する必要もない。
【００５５】また本出願第２２の発明は、本出願第１６
の発明から本出願第２１の発明のうちいずれか一の発明
の半導体装置の製造方法において、前記金属箔を配線パ
ターンに形成した後、前記配線パターン上に絶縁被覆層
を選択的に形成することを特徴とする。
の発明から本出願第２１の発明のうちいずれか一の発明
の半導体装置の製造方法において、前記金属箔を配線パ
ターンに形成した後、前記配線パターン上に絶縁被覆層
を選択的に形成することを特徴とする。
【００５６】本出願第２２の発明の半導体装置の製造方
法によれば、配線パターン上に絶縁被覆層を選択的に形
成することにより、配線パターンが絶縁被覆され、絶縁
被覆層の開口部によって配線パターンの一部が露出し、
外部と電気的接続をするための電極（ランド部）が形成
される。これをＬＧＡ型パッケージとしても使用しても
良い。
法によれば、配線パターン上に絶縁被覆層を選択的に形
成することにより、配線パターンが絶縁被覆され、絶縁
被覆層の開口部によって配線パターンの一部が露出し、
外部と電気的接続をするための電極（ランド部）が形成
される。これをＬＧＡ型パッケージとしても使用しても
良い。
【００５７】また本出願第２３の発明は、本出願第２２
の発明の半導体装置の製造方法において、前記配線パタ
ーン上に絶縁被覆層を選択的に形成した後、前記絶縁被
覆層の開口部により露出した配線パターンのランド部に
半田ボールを付設することを特徴とする。
の発明の半導体装置の製造方法において、前記配線パタ
ーン上に絶縁被覆層を選択的に形成した後、前記絶縁被
覆層の開口部により露出した配線パターンのランド部に
半田ボールを付設することを特徴とする。
【００５８】本出願第２３の発明によれば、ＢＧＡ型パ
ッケージが得られる。
ッケージが得られる。
【００５９】また本出願第２４の発明は、本出願第１０
の発明、本出願第１１の発明、本出願第１３の発明、本
出願第１４の発明、本出願第１６の発明、 本出願第１
７の発明、本出願第１９の発明又は本出願第２０の発明
の半導体装置の製造方法において、前記接着剤層を接着
性を有する熱可塑性樹脂とすることを特徴とする。
の発明、本出願第１１の発明、本出願第１３の発明、本
出願第１４の発明、本出願第１６の発明、 本出願第１
７の発明、本出願第１９の発明又は本出願第２０の発明
の半導体装置の製造方法において、前記接着剤層を接着
性を有する熱可塑性樹脂とすることを特徴とする。
【００６０】したがって本出願第２４の発明の半導体装
置の製造方法によれば、接着剤層を接着性を有する熱可
塑性樹脂とするので、接着剤層に熱をあたえれば、半導
体チップを母材から離脱することができるので、接着
後、不良が発生した半導体チップを個別に交換すること
ができるという利点がある。特に、一枚の配線基材に多
数の半導体チップを接着した後にも、不良品を交換でき
るので、配線基材を無駄にせずに済むという利点があ
る。
置の製造方法によれば、接着剤層を接着性を有する熱可
塑性樹脂とするので、接着剤層に熱をあたえれば、半導
体チップを母材から離脱することができるので、接着
後、不良が発生した半導体チップを個別に交換すること
ができるという利点がある。特に、一枚の配線基材に多
数の半導体チップを接着した後にも、不良品を交換でき
るので、配線基材を無駄にせずに済むという利点があ
る。
【００６１】また本出願第２５の発明は、半導体チップ
と、前記半導体チップの電極の形成面上に敷設された接
着剤層と、前記半導体チップの電極上に付設され、前記
接着剤層の表面上に露出するバンプと、テープ基板と、
インターポーザとを備え、前記テープ基板の表面に前記
半導体チップが前記接着剤層によって接着されるととも
に前記バンプによって電気的に接続し、前記テープ基板
の裏面側に前記インターポーザを導通可能に接続してな
ることを特徴とする半導体装置である。
と、前記半導体チップの電極の形成面上に敷設された接
着剤層と、前記半導体チップの電極上に付設され、前記
接着剤層の表面上に露出するバンプと、テープ基板と、
インターポーザとを備え、前記テープ基板の表面に前記
半導体チップが前記接着剤層によって接着されるととも
に前記バンプによって電気的に接続し、前記テープ基板
の裏面側に前記インターポーザを導通可能に接続してな
ることを特徴とする半導体装置である。
【００６２】
【発明の実施の形態】以下に本発明の一実施の形態の半
導体装置及びその製造方法につき図面を参照して説明す
る。以下は本発明の一実施形態であって本発明を限定す
るものではない。
導体装置及びその製造方法につき図面を参照して説明す
る。以下は本発明の一実施形態であって本発明を限定す
るものではない。
【００６３】実施の形態１ まず、本発明の実施の形態１の半導体装置及びその製造
方法につき、図１を参照して説明する。図１は本発明の
実施の形態１の半導体装置及びその製造方法を説明する
ための工程断面図である。
方法につき、図１を参照して説明する。図１は本発明の
実施の形態１の半導体装置及びその製造方法を説明する
ための工程断面図である。
【００６４】図１（ｄ）に示すように、実施の形態１の
半導体装置３（ＨＤＰ：high density package）は、半
導体チップ１１と、チップ電極１２上にスタッドバンプ
法で付設されたＡｕボールバンプ２１と、半導体チップ
のチップ電極１２が形成された面上に敷設された熱可塑
性の接着剤層２２とを備え、Ａｕボールバンプ２１が接
着剤層２２の表面上にその先端部を突出して構成され
る。接着後の不良品の交換を考慮して接着剤層２２を熱
可塑性の接着剤としたが、交換が不要の場合は、熱可塑
性の接着剤とせず、熱硬化性の接着剤としても良い。
半導体装置３（ＨＤＰ：high density package）は、半
導体チップ１１と、チップ電極１２上にスタッドバンプ
法で付設されたＡｕボールバンプ２１と、半導体チップ
のチップ電極１２が形成された面上に敷設された熱可塑
性の接着剤層２２とを備え、Ａｕボールバンプ２１が接
着剤層２２の表面上にその先端部を突出して構成され
る。接着後の不良品の交換を考慮して接着剤層２２を熱
可塑性の接着剤としたが、交換が不要の場合は、熱可塑
性の接着剤とせず、熱硬化性の接着剤としても良い。
【００６５】この半導体装置３は以下のように製造す
る。図１の（ａ）以下に、半導体ウエハ２０に構成され
る１つの半導体チップ１１を取り出して拡大した図を示
した。まず、半導体ウエハ２０上に半導体チップ１１を
所定数形成した後、各半導体チップ１１のチップ電極１
２上にＡｕボールバンプ２１を付設する。このＡｕボー
ルバンプ２１は、ワイヤボンディング技術を応用したス
タッドバンプ法により形成されるスタッドバンプであ
る。すなわち、ワイヤボンディング装置を用い、キャピ
ラリから延出した金線の先端部に金ボールを形成し、こ
の金ボールをチップ電極１２上に押圧する。続いてキャ
ピラリを超音波振動させて金ボールをチップ電極１２に
超音波溶接し、金線を切断する。以上のようにして、Ａ
ｕボールバンプ２１をチップ電極１２上に形成する（図
１（ｂ））。次に、Ａｕボールバンプ２１が付設された
面に、例えば、熱可塑系ＰＩ樹脂を５０μｍ程度塗布
し、流動性がない程度に仮硬化することにより、接着剤
層２２を敷設する（図１（ｃ））。次に、接着剤層２２
の全面をＫＯＨ、又はＮ２Ｈ４（ヒドラジン）等のエッ
チング溶液に浸し、Ａｕボールバンプ２１が突出するま
でエッチングする（図１（ｄ））。
る。図１の（ａ）以下に、半導体ウエハ２０に構成され
る１つの半導体チップ１１を取り出して拡大した図を示
した。まず、半導体ウエハ２０上に半導体チップ１１を
所定数形成した後、各半導体チップ１１のチップ電極１
２上にＡｕボールバンプ２１を付設する。このＡｕボー
ルバンプ２１は、ワイヤボンディング技術を応用したス
タッドバンプ法により形成されるスタッドバンプであ
る。すなわち、ワイヤボンディング装置を用い、キャピ
ラリから延出した金線の先端部に金ボールを形成し、こ
の金ボールをチップ電極１２上に押圧する。続いてキャ
ピラリを超音波振動させて金ボールをチップ電極１２に
超音波溶接し、金線を切断する。以上のようにして、Ａ
ｕボールバンプ２１をチップ電極１２上に形成する（図
１（ｂ））。次に、Ａｕボールバンプ２１が付設された
面に、例えば、熱可塑系ＰＩ樹脂を５０μｍ程度塗布
し、流動性がない程度に仮硬化することにより、接着剤
層２２を敷設する（図１（ｃ））。次に、接着剤層２２
の全面をＫＯＨ、又はＮ２Ｈ４（ヒドラジン）等のエッ
チング溶液に浸し、Ａｕボールバンプ２１が突出するま
でエッチングする（図１（ｄ））。
【００６６】以上の工程により分離前の半導体装置３が
構成される。この後、半導体ウエハ２０を切断し半導体
装置３を分離して、次のプロセスに用いるか、又はその
まま、次のプロセスに用いる。これについては以下に説
明する。
構成される。この後、半導体ウエハ２０を切断し半導体
装置３を分離して、次のプロセスに用いるか、又はその
まま、次のプロセスに用いる。これについては以下に説
明する。
【００６７】実施の形態２ 次ぎに本発明の実施の形態２の半導体装置及びその製造
方法につき図２（ａ）を参照して説明する。図２（ａ）
は本発明の実施の形態２の半導体装置を示す断面図であ
る。
方法につき図２（ａ）を参照して説明する。図２（ａ）
は本発明の実施の形態２の半導体装置を示す断面図であ
る。
【００６８】図２（ａ）に示す半導体装置は、半導体装
置３を熱圧着によりインターポーザとしての配線テープ
２３にボンディングし、樹脂モールドした半導体装置
（ＢＧＡ型半導体パッケージ）である。製造に当たって
は、まず、上記半導体ウエハ２０（図１参照）を切断し
半導体装置３を個片に分離する。次に、半導体装置３を
１個又は２個以上、一枚の配線テープ２３に搭載して、
加熱、押圧することにより接着剤層２２による配線テー
プ２３との接着及びＡｕボールバンプ２１による配線テ
ープ２３上の銅配線２４との電気接続を行う。それには
以下のように行うと良い。
置３を熱圧着によりインターポーザとしての配線テープ
２３にボンディングし、樹脂モールドした半導体装置
（ＢＧＡ型半導体パッケージ）である。製造に当たって
は、まず、上記半導体ウエハ２０（図１参照）を切断し
半導体装置３を個片に分離する。次に、半導体装置３を
１個又は２個以上、一枚の配線テープ２３に搭載して、
加熱、押圧することにより接着剤層２２による配線テー
プ２３との接着及びＡｕボールバンプ２１による配線テ
ープ２３上の銅配線２４との電気接続を行う。それには
以下のように行うと良い。
【００６９】配線テープ２３としては、チップ電極１２
に対応する範囲で銅配線２４が、絶縁フィルム２５に支
持されているもの、すなわち、絶縁フィルム２５のチッ
プ電極１２に対応する範囲にボンディングツールを当て
るための孔部が設けられていないものを用いる。本実施
形態ではボンディングツールによるシングルポイントボ
ンディング法を採用しないからである。まず、配線テー
プ２３を０．２〜１．０ｍｍ厚程度のシリコンシート
（図示せず）上に設置し、半導体装置３を銅配線２４上
のＡｕメッキパッド２６上に位置決めし搭載する。その
後、これらの雰囲気を真空にする。その真空雰囲気内
で、一のヒータプレート（図示せず）を上方から降ろ
し、多数の半導体チップ１１の裏面（電極形成面の反対
側）に押しつけることにより、配線テープ２３を各半導
体チップ１１のチップ電極１２が形成された面のほぼ全
範囲に押圧しつつ、接着剤層２２及びＡｕボールバンプ
２１を含むインナーリード接続部に熱を加える。このと
き、チップ電極１２に対応する範囲で銅配線２４が、絶
縁フィルム２５に支持されているので、ヒータプレート
の押圧力をインナーリード接続部に確実に伝えることが
できる。この押圧は、真空中で行われるので、半導体チ
ップ１１と接着剤層２２の間に空気が溜まることがなく
なり接着も良好に行える。なお、予め、接着剤層２２の
最適な接着を得るための加熱値及び加圧値と、Ａｕボー
ルバンプ２１による最適な金属接合を得るための加熱値
及び加圧値とがほぼ同一の値なるように両者を選定して
おくと良い。そのようにすれば、接着剤層２２及びイン
ナーリード接続部の双方に過不足なく熱及び押圧力を加
えることができ、そのため、良好な接着状態及び金属接
合状態を得ることができるからである。
に対応する範囲で銅配線２４が、絶縁フィルム２５に支
持されているもの、すなわち、絶縁フィルム２５のチッ
プ電極１２に対応する範囲にボンディングツールを当て
るための孔部が設けられていないものを用いる。本実施
形態ではボンディングツールによるシングルポイントボ
ンディング法を採用しないからである。まず、配線テー
プ２３を０．２〜１．０ｍｍ厚程度のシリコンシート
（図示せず）上に設置し、半導体装置３を銅配線２４上
のＡｕメッキパッド２６上に位置決めし搭載する。その
後、これらの雰囲気を真空にする。その真空雰囲気内
で、一のヒータプレート（図示せず）を上方から降ろ
し、多数の半導体チップ１１の裏面（電極形成面の反対
側）に押しつけることにより、配線テープ２３を各半導
体チップ１１のチップ電極１２が形成された面のほぼ全
範囲に押圧しつつ、接着剤層２２及びＡｕボールバンプ
２１を含むインナーリード接続部に熱を加える。このと
き、チップ電極１２に対応する範囲で銅配線２４が、絶
縁フィルム２５に支持されているので、ヒータプレート
の押圧力をインナーリード接続部に確実に伝えることが
できる。この押圧は、真空中で行われるので、半導体チ
ップ１１と接着剤層２２の間に空気が溜まることがなく
なり接着も良好に行える。なお、予め、接着剤層２２の
最適な接着を得るための加熱値及び加圧値と、Ａｕボー
ルバンプ２１による最適な金属接合を得るための加熱値
及び加圧値とがほぼ同一の値なるように両者を選定して
おくと良い。そのようにすれば、接着剤層２２及びイン
ナーリード接続部の双方に過不足なく熱及び押圧力を加
えることができ、そのため、良好な接着状態及び金属接
合状態を得ることができるからである。
【００７０】以上のようにして、Ａｕボールバンプ２１
を溶融させるとともに接着剤層２２を硬化させ、Ａｕメ
ッキパッド２６とＡｕボールバンプ２１との金属接合
と、接着剤層２２による半導体チップ１１と配線テープ
４との接着とを完了させる。その結果、良好な接着状態
及び金属接合状態を得ることができる。真空雰囲気内で
行ったため、半導体チップ１１のチップ電極１２が形成
された面と接着剤層２２との間にボイドを発生させるこ
とがない。チップサイズが大きいほど、ボイドの発生が
懸念される。そのような場合には、本実施の形態のよう
に真空雰囲気内で貼り合わせることが有効である。例え
ば、Ａｕメッキパッド２６とＡｕボールバンプ２１とは
２７０℃、１０秒、９８０ｍＮ／バンプ程度の条件で容
易に導通がとれる接合ができる。この場合、２７０℃、
１０秒、９８０ｍＮ／バンプ程度の条件で接着剤層２２
による半導体チップ１１と配線テープ４との接着が好適
に完了するように接着剤層２２に使用する接着剤の組
成、接着剤層２２の層厚等を選定すると良い。
を溶融させるとともに接着剤層２２を硬化させ、Ａｕメ
ッキパッド２６とＡｕボールバンプ２１との金属接合
と、接着剤層２２による半導体チップ１１と配線テープ
４との接着とを完了させる。その結果、良好な接着状態
及び金属接合状態を得ることができる。真空雰囲気内で
行ったため、半導体チップ１１のチップ電極１２が形成
された面と接着剤層２２との間にボイドを発生させるこ
とがない。チップサイズが大きいほど、ボイドの発生が
懸念される。そのような場合には、本実施の形態のよう
に真空雰囲気内で貼り合わせることが有効である。例え
ば、Ａｕメッキパッド２６とＡｕボールバンプ２１とは
２７０℃、１０秒、９８０ｍＮ／バンプ程度の条件で容
易に導通がとれる接合ができる。この場合、２７０℃、
１０秒、９８０ｍＮ／バンプ程度の条件で接着剤層２２
による半導体チップ１１と配線テープ４との接着が好適
に完了するように接着剤層２２に使用する接着剤の組
成、接着剤層２２の層厚等を選定すると良い。
【００７１】その後、半導体装置３が搭載された配線テ
ープを樹脂モールド装置に移送し、金型に収め、配線テ
ープ２３の半導体装置３が接合された面を樹脂封止す
る。さらに、封止樹脂２７を硬化させ、カバーレジスト
５０を形成し、半田ボール３１を付設し、個々のパッケ
ージにダイシングする。以上により図２（ａ）に示した
半導体装置（ＢＧＡ型半導体パッケージ）が得られる。
ープを樹脂モールド装置に移送し、金型に収め、配線テ
ープ２３の半導体装置３が接合された面を樹脂封止す
る。さらに、封止樹脂２７を硬化させ、カバーレジスト
５０を形成し、半田ボール３１を付設し、個々のパッケ
ージにダイシングする。以上により図２（ａ）に示した
半導体装置（ＢＧＡ型半導体パッケージ）が得られる。
【００７２】図２（ａ）には、シングルチップパッケー
ジが示されるが、一パッケージ内に複数の半導体装置３
を、並設し、マルチチップパッケージとしても良い。
ジが示されるが、一パッケージ内に複数の半導体装置３
を、並設し、マルチチップパッケージとしても良い。
【００７３】また、半導体ウエハ２０を切断し半導体装
置３を個片に分離する前に、半導体ウエハ２０と配線テ
ープ２３とを接着剤層２２を介して貼り合わせ、その後
に、半導体チップ１１の外周に沿って切断し個片に分離
して製造することも有効である。この場合、半導体チッ
プ１１の各端面と、配線テープ２３の各端面とがそれぞ
れ同一切断面として同一平面で構成される半導体パッケ
ージが得られる。
置３を個片に分離する前に、半導体ウエハ２０と配線テ
ープ２３とを接着剤層２２を介して貼り合わせ、その後
に、半導体チップ１１の外周に沿って切断し個片に分離
して製造することも有効である。この場合、半導体チッ
プ１１の各端面と、配線テープ２３の各端面とがそれぞ
れ同一切断面として同一平面で構成される半導体パッケ
ージが得られる。
【００７４】実施の形態３ 次ぎに本発明の実施の形態３の半導体装置及びその製造
方法につき図２（ｂ）を参照して説明する。図２（ｂ）
は本発明の実施の形態３の半導体装置を示す断面図であ
る。
方法につき図２（ｂ）を参照して説明する。図２（ｂ）
は本発明の実施の形態３の半導体装置を示す断面図であ
る。
【００７５】図２（ｂ）に示す半導体装置は、半導体チ
ップ１１と、チップ電極１２の形成面上に敷設された保
護樹脂層としての接着剤層２２と、チップ電極１２上に
付設され、接着剤層２２の表面上に露出するＡｕボール
バンプ２１と、接着剤層２２の表面に硬化したフラック
ス２８を介して接着され、Ａｕボールバンプ２１に電気
的に接続するインターポーザとしての配線テープ２３と
を備えて構成される。半導体装置３を熱圧着により配線
テープ２３にボンディングし、樹脂モールドした半導体
装置（ＢＧＡ型半導体パッケージ）である。
ップ１１と、チップ電極１２の形成面上に敷設された保
護樹脂層としての接着剤層２２と、チップ電極１２上に
付設され、接着剤層２２の表面上に露出するＡｕボール
バンプ２１と、接着剤層２２の表面に硬化したフラック
ス２８を介して接着され、Ａｕボールバンプ２１に電気
的に接続するインターポーザとしての配線テープ２３と
を備えて構成される。半導体装置３を熱圧着により配線
テープ２３にボンディングし、樹脂モールドした半導体
装置（ＢＧＡ型半導体パッケージ）である。
【００７６】製造に当たっては、まず、半導体ウエハ２
０（図１参照）を切断し半導体チップ１１を個片に分離
する。半導体チップ１１の１個又は２個以上につき、Ａ
ｕボールバンプ２１及び接着剤層２２に熱硬化性フラッ
クス２８を塗布するか、又は、それらに対応する配線テ
ープ２３上に熱硬化性フラックス２８を塗布する。次
に、Ａｕボールバンプ２１を配線テープ２３の銅配線２
４の一部を半田メッキして形成される半田メッキパッド
２９上に配置する。次に赤外線加熱法や熱風加熱法等に
より加熱し、一括リフロー処理をする。これにより、Ａ
ｕボールバンプ２１を半田メッキパッド２９に半田付け
するとともに熱硬化性フラックス２８を硬化させる。熱
硬化性フラックス２８を用いるのは、熱硬化性フラック
ス２８硬化により、接着剤層２２と配線テープ２３を接
合させるためである。したがって、接着剤層２２は接着
性のない保護樹脂層に代替えしても良い。
０（図１参照）を切断し半導体チップ１１を個片に分離
する。半導体チップ１１の１個又は２個以上につき、Ａ
ｕボールバンプ２１及び接着剤層２２に熱硬化性フラッ
クス２８を塗布するか、又は、それらに対応する配線テ
ープ２３上に熱硬化性フラックス２８を塗布する。次
に、Ａｕボールバンプ２１を配線テープ２３の銅配線２
４の一部を半田メッキして形成される半田メッキパッド
２９上に配置する。次に赤外線加熱法や熱風加熱法等に
より加熱し、一括リフロー処理をする。これにより、Ａ
ｕボールバンプ２１を半田メッキパッド２９に半田付け
するとともに熱硬化性フラックス２８を硬化させる。熱
硬化性フラックス２８を用いるのは、熱硬化性フラック
ス２８硬化により、接着剤層２２と配線テープ２３を接
合させるためである。したがって、接着剤層２２は接着
性のない保護樹脂層に代替えしても良い。
【００７７】その後、半導体装置３が搭載された配線テ
ープ２３を樹脂モールド装置に移送し、金型に収め、配
線テープ２３の半導体装置３が接合された面を樹脂封止
する。さらに、封止樹脂２７を硬化させ、カバーレジス
ト５０を形成し、半田ボール３１を付設し、個々のパッ
ケージにダイシングする。以上により図２（ｂ）に示し
た半導体装置（ＢＧＡ型半導体パッケージ）が得られ
る。
ープ２３を樹脂モールド装置に移送し、金型に収め、配
線テープ２３の半導体装置３が接合された面を樹脂封止
する。さらに、封止樹脂２７を硬化させ、カバーレジス
ト５０を形成し、半田ボール３１を付設し、個々のパッ
ケージにダイシングする。以上により図２（ｂ）に示し
た半導体装置（ＢＧＡ型半導体パッケージ）が得られ
る。
【００７８】図２（ｂ）には、シングルチップパッケー
ジが示されるが、一パッケージ内に複数の半導体装置３
を、並設し、マルチチップパッケージとしても良い。
ジが示されるが、一パッケージ内に複数の半導体装置３
を、並設し、マルチチップパッケージとしても良い。
【００７９】また、次のように半導体ウエハ２０上でプ
ロセスを行うのも有効である。すなわち、半導体ウエハ
を切断する前に、半導体ウエハ２０上のＡｕボールバン
プ２１及び接着剤層２２に熱硬化性フラックス２８を塗
布するか、又は、それらに対応する配線テープ２３上に
熱硬化性フラックス２８を塗布する。次に、Ａｕボール
バンプ２１を半田メッキパッド２９上に配置し、加熱し
てＡｕボールバンプ２１を半田メッキパッド２９に半田
付けするとともに熱硬化性フラックス２８を硬化させ
る。次に、半導体チップ１１の外周に沿って切断し個片
に分離する。この場合、半導体チップ１１の各端面と、
配線テープ２３の各端面とがそれぞれ同一切断面として
同一平面で構成される半導体パッケージが得られる。
ロセスを行うのも有効である。すなわち、半導体ウエハ
を切断する前に、半導体ウエハ２０上のＡｕボールバン
プ２１及び接着剤層２２に熱硬化性フラックス２８を塗
布するか、又は、それらに対応する配線テープ２３上に
熱硬化性フラックス２８を塗布する。次に、Ａｕボール
バンプ２１を半田メッキパッド２９上に配置し、加熱し
てＡｕボールバンプ２１を半田メッキパッド２９に半田
付けするとともに熱硬化性フラックス２８を硬化させ
る。次に、半導体チップ１１の外周に沿って切断し個片
に分離する。この場合、半導体チップ１１の各端面と、
配線テープ２３の各端面とがそれぞれ同一切断面として
同一平面で構成される半導体パッケージが得られる。
【００８０】実施の形態４ 次ぎに本発明の実施の形態４の半導体装置及びその製造
方法につき図３を参照して説明する。図３は本発明の実
施の形態４の半導体装置を示す断面図である。
方法につき図３を参照して説明する。図３は本発明の実
施の形態４の半導体装置を示す断面図である。
【００８１】実施の形態４の半導体装置は、複数の半導
体装置３を、インターポーザ１４に実施の形態２と同様
にして実装し、半導体装置３の裏面に放熱ペースト３０
を介してヒートスプレッダー３２を接合したマルチチッ
プモジュールである。このような構成とすることにより
放熱性の優れたマルチチップモジュールが得られる。ま
た実施の形態３のように、熱硬化性フラックスを使用し
た一括リフローにより実装しても良い。その場合は、半
田メッキパッドによりＡｕボールバンプ２１を受けるよ
うにし、熱硬化性フラックスによって保護樹脂層たる接
着剤層２２と銅箔４１とを接合する。
体装置３を、インターポーザ１４に実施の形態２と同様
にして実装し、半導体装置３の裏面に放熱ペースト３０
を介してヒートスプレッダー３２を接合したマルチチッ
プモジュールである。このような構成とすることにより
放熱性の優れたマルチチップモジュールが得られる。ま
た実施の形態３のように、熱硬化性フラックスを使用し
た一括リフローにより実装しても良い。その場合は、半
田メッキパッドによりＡｕボールバンプ２１を受けるよ
うにし、熱硬化性フラックスによって保護樹脂層たる接
着剤層２２と銅箔４１とを接合する。
【００８２】実施の形態５ 次ぎに本発明の実施の形態５の半導体装置及びその製造
方法につき図４を参照して説明する。図４は本発明の実
施の形態５の半導体装置を示す断面図である。
方法につき図４を参照して説明する。図４は本発明の実
施の形態５の半導体装置を示す断面図である。
【００８３】図４に示すように、実施の形態５の半導体
装置は、インターポーザとしてデバイスホール３４が設
けられた配線テープ３３に半導体装置３を、実施の形態
２と同様にして実装した一実施形態である。また実施の
形態３のように、熱硬化性フラックスを使用した一括リ
フローにより実装しても良い。その場合は、半田メッキ
パッドによりＡｕボールバンプ２１を受けるようにし、
熱硬化性フラックスによって保護樹脂層たる接着剤層２
２と銅箔４１とを接合する。図４に示すように、半導体
装置３の周辺部では接着剤層２２が配線テープ３３に接
着し、Ａｕボールバンプ２１が銅配線３５上のＡｕメッ
キパッド３６に接合し電気的接続をとっている。半導体
装置３の中央部は、デバイスホール３４によって露出し
ている。実施の形態５の半導体装置によれば、配線テー
プ３３にデバイスホール３４が設けられているので、ポ
ップコーン現象による配線テープ３３と接着剤層２２と
の界面の破壊が防がれる。デバイスホール３４の範囲の
半導体チップ１１の表面は接着剤層２２により樹脂封止
されているので、半導体チップを配線テープに搭載後、
改めてアンダーフィル等の保護樹脂を充填、付設等する
必要はない。
装置は、インターポーザとしてデバイスホール３４が設
けられた配線テープ３３に半導体装置３を、実施の形態
２と同様にして実装した一実施形態である。また実施の
形態３のように、熱硬化性フラックスを使用した一括リ
フローにより実装しても良い。その場合は、半田メッキ
パッドによりＡｕボールバンプ２１を受けるようにし、
熱硬化性フラックスによって保護樹脂層たる接着剤層２
２と銅箔４１とを接合する。図４に示すように、半導体
装置３の周辺部では接着剤層２２が配線テープ３３に接
着し、Ａｕボールバンプ２１が銅配線３５上のＡｕメッ
キパッド３６に接合し電気的接続をとっている。半導体
装置３の中央部は、デバイスホール３４によって露出し
ている。実施の形態５の半導体装置によれば、配線テー
プ３３にデバイスホール３４が設けられているので、ポ
ップコーン現象による配線テープ３３と接着剤層２２と
の界面の破壊が防がれる。デバイスホール３４の範囲の
半導体チップ１１の表面は接着剤層２２により樹脂封止
されているので、半導体チップを配線テープに搭載後、
改めてアンダーフィル等の保護樹脂を充填、付設等する
必要はない。
【００８４】実施の形態６ 次ぎに本発明の実施の形態６の半導体装置及びその製造
方法につき図５を参照して説明する。図５は本発明の実
施の形態６の半導体装置及びその製造方法を説明するた
めの工程断面図である。
方法につき図５を参照して説明する。図５は本発明の実
施の形態６の半導体装置及びその製造方法を説明するた
めの工程断面図である。
【００８５】図５（ｄ）に示すように、実施の形態６の
半導体装置は、半導体チップ１１と、チップ電極１２の
形成面上に敷設された接着剤層２２と、チップ電極１２
上に付設され、接着剤層２２の表面上に露出するＡｕボ
ールバンプ２１とからなる半導体装置３と、接着剤層２
２の表面に接着され、一部をＡｕボールバンプ２１に接
合する銅配線４２と、銅配線４２を絶縁被覆するととも
に選択的に開口し外部接続部を形成する絶縁被覆層たる
カバーレジスト４３とを備えて構成されている。外部端
子として半田ボール３１を配設したＢＧＡが型半導体パ
ッケージである。なお、Ａｕボールバンプ２１は、銅配
線４２上のＡｕメッキパッド４４と、Ａｕ−Ａｕの金属
接合を成している。
半導体装置は、半導体チップ１１と、チップ電極１２の
形成面上に敷設された接着剤層２２と、チップ電極１２
上に付設され、接着剤層２２の表面上に露出するＡｕボ
ールバンプ２１とからなる半導体装置３と、接着剤層２
２の表面に接着され、一部をＡｕボールバンプ２１に接
合する銅配線４２と、銅配線４２を絶縁被覆するととも
に選択的に開口し外部接続部を形成する絶縁被覆層たる
カバーレジスト４３とを備えて構成されている。外部端
子として半田ボール３１を配設したＢＧＡが型半導体パ
ッケージである。なお、Ａｕボールバンプ２１は、銅配
線４２上のＡｕメッキパッド４４と、Ａｕ−Ａｕの金属
接合を成している。
【００８６】実施の形態６の半導体装置は、以下のよう
にして製造する。図５（ａ）に示すように、まず、銅箔
４１を用意する。例えば５０μｍ厚の銅箔である。この
銅箔４１と半導体装置３とを接着剤層２２を介して合わ
せ、実施の形態２と同様にして、ヒータプレートにより
真空雰囲気内で加熱、押圧する。それにより接着剤層２
２によって半導体装置３と銅箔４１を接着し、Ａｕボー
ルバンプ２１をＡｕメッキパッド４４を介して銅箔４１
に接合させ電気接続を得る。このように、半導体チップ
１１と銅箔４１とを接着剤層２２を介して貼り合わせた
後、銅箔４１をリソグラフィ技術によって所定のパター
ンに形成し、銅配線４２を得る。次に、銅配線４２上に
絶縁被覆層としてカバーレジスト４３を塗布し、それを
露光、現像によって開口し、半田ボール３１を付設する
ための銅配線４２のランド部を露出させる。最後に、そ
のランド部に半田ボール３１を搭載し、リフローして付
設する。以上の工程により実施の形態６の半導体装置
（ＢＧＡが型半導体パッケージ）が完成する。
にして製造する。図５（ａ）に示すように、まず、銅箔
４１を用意する。例えば５０μｍ厚の銅箔である。この
銅箔４１と半導体装置３とを接着剤層２２を介して合わ
せ、実施の形態２と同様にして、ヒータプレートにより
真空雰囲気内で加熱、押圧する。それにより接着剤層２
２によって半導体装置３と銅箔４１を接着し、Ａｕボー
ルバンプ２１をＡｕメッキパッド４４を介して銅箔４１
に接合させ電気接続を得る。このように、半導体チップ
１１と銅箔４１とを接着剤層２２を介して貼り合わせた
後、銅箔４１をリソグラフィ技術によって所定のパター
ンに形成し、銅配線４２を得る。次に、銅配線４２上に
絶縁被覆層としてカバーレジスト４３を塗布し、それを
露光、現像によって開口し、半田ボール３１を付設する
ための銅配線４２のランド部を露出させる。最後に、そ
のランド部に半田ボール３１を搭載し、リフローして付
設する。以上の工程により実施の形態６の半導体装置
（ＢＧＡが型半導体パッケージ）が完成する。
【００８７】また、分離前の半導体装置３が形成された
半導体ウエハ２０（図１参照）と銅箔４１とを接着剤層
２２を介して合わせて、加熱、押圧することにより接着
剤層２２による銅箔４１への接着及びＡｕボールバンプ
２１による銅箔４１への電気接続を行い、その後、銅箔
４１を配線パターンに形成し、さらにその後、半導体チ
ップ１１の外周に沿って半導体ウエハを切断し個片に分
離するという方法も有効である。この場合、パッケージ
外形サイズか半導体チップ１１の外形サイズと等しいＢ
ＧＡ型半導体パッケージが得られる。
半導体ウエハ２０（図１参照）と銅箔４１とを接着剤層
２２を介して合わせて、加熱、押圧することにより接着
剤層２２による銅箔４１への接着及びＡｕボールバンプ
２１による銅箔４１への電気接続を行い、その後、銅箔
４１を配線パターンに形成し、さらにその後、半導体チ
ップ１１の外周に沿って半導体ウエハを切断し個片に分
離するという方法も有効である。この場合、パッケージ
外形サイズか半導体チップ１１の外形サイズと等しいＢ
ＧＡ型半導体パッケージが得られる。
【００８８】また実施の形態３の要領で、熱硬化性フラ
ックスを使用した一括リフローにより半導体装置３又は
半導体装置３が多数構成された半導体ウエハ２０を銅箔
４１に貼り合わせても良い。その場合は、半田メッキパ
ッドによりＡｕボールバンプ２１を受けるようにし、熱
硬化性フラックスによって保護樹脂層たる接着剤層２２
と銅箔４１とを接合する。
ックスを使用した一括リフローにより半導体装置３又は
半導体装置３が多数構成された半導体ウエハ２０を銅箔
４１に貼り合わせても良い。その場合は、半田メッキパ
ッドによりＡｕボールバンプ２１を受けるようにし、熱
硬化性フラックスによって保護樹脂層たる接着剤層２２
と銅箔４１とを接合する。
【００８９】また、図６（ａ）に示すように、樹脂モー
ルドし、封止樹脂２７によって半導体装置３を封止して
も良い。これにより半導体チップ１１が保護される。
ルドし、封止樹脂２７によって半導体装置３を封止して
も良い。これにより半導体チップ１１が保護される。
【００９０】また、図６（ｂ）に示すように、天井部と
周壁部を有するヒートスプレッダー４５の天井部の内面
を半導体チップ１１の裏面に放熱ペースト４５を介して
貼り合わせ、周壁部の下端をヒートスプレッダー固定用
接着剤４６により銅配線４２及び銅配線４２間に充填さ
れたカバーレジスト４３に接着する構成を採用しても良
い。これにより、放熱性を高めることができる。
周壁部を有するヒートスプレッダー４５の天井部の内面
を半導体チップ１１の裏面に放熱ペースト４５を介して
貼り合わせ、周壁部の下端をヒートスプレッダー固定用
接着剤４６により銅配線４２及び銅配線４２間に充填さ
れたカバーレジスト４３に接着する構成を採用しても良
い。これにより、放熱性を高めることができる。
【００９１】また、図７（ａ）に示しように、種類の異
なる半導体チップ１１ａ、１１ｂを備える半導体装置３
ａ、３ｂを同一銅箔上に貼り付けて作製するマルチチッ
プモジュールや、さらに、そのマルチチップモジュール
を樹脂モールドし封止樹脂４７によって半導体装置３
ａ、３ｂを封止しても良い。これにより半導体チップ１
１が保護される。
なる半導体チップ１１ａ、１１ｂを備える半導体装置３
ａ、３ｂを同一銅箔上に貼り付けて作製するマルチチッ
プモジュールや、さらに、そのマルチチップモジュール
を樹脂モールドし封止樹脂４７によって半導体装置３
ａ、３ｂを封止しても良い。これにより半導体チップ１
１が保護される。
【００９２】実施の形態７ 次ぎに本発明の実施の形態７の半導体装置及びその製造
方法につき図８（ａ）を参照して説明する。図８（ａ）
は本発明の実施の形態７の半導体装置を示す断面図であ
る。
方法につき図８（ａ）を参照して説明する。図８（ａ）
は本発明の実施の形態７の半導体装置を示す断面図であ
る。
【００９３】実施の形態７の半導体装置は、３つの半導
体装置３ｃ、３ｄ、３ｅを備え、半導体装置３ｃの接着
剤層２２ｃが敷設された面の一部と、半導体装置３ｄの
接着剤層２２ｄが敷設された面の一部とが貼り合わさ
れ、かつ、その貼り合わせ面で互いのＡｕボールバンプ
２１により電気的に接続され、同様に、半導体装置３ｅ
の接着剤層２２ｅが敷設された面の一部と、半導体装置
３ｄの接着剤層２２ｄが敷設された面の一部とが貼り合
わされ、かつ、その貼り合わせ面で互いのＡｕボールバ
ンプ２１により電気的に接続されて構成されるマルチチ
ップモジュールである。半導体装置３ｃの接着剤層２２
ｃが敷設された面のうち、半導体装置３ｄとの接着面か
ら外れた範囲及び、半導体装置３ｅの接着剤層２２ｅが
敷設された面のうち、半導体装置３ｄとの接着面から外
れた範囲のそれぞれに、インターポーザ４８を接着し、
その範囲でそれぞれＡｕボールバンプ２１をインターポ
ーザ４８のリードに接合させて実装される。半導体装置
３ｄは、インターポーザ４８に設けられた孔部５１に挿
入させる。また、図示する構造を樹脂封止して保護して
も良い。
体装置３ｃ、３ｄ、３ｅを備え、半導体装置３ｃの接着
剤層２２ｃが敷設された面の一部と、半導体装置３ｄの
接着剤層２２ｄが敷設された面の一部とが貼り合わさ
れ、かつ、その貼り合わせ面で互いのＡｕボールバンプ
２１により電気的に接続され、同様に、半導体装置３ｅ
の接着剤層２２ｅが敷設された面の一部と、半導体装置
３ｄの接着剤層２２ｄが敷設された面の一部とが貼り合
わされ、かつ、その貼り合わせ面で互いのＡｕボールバ
ンプ２１により電気的に接続されて構成されるマルチチ
ップモジュールである。半導体装置３ｃの接着剤層２２
ｃが敷設された面のうち、半導体装置３ｄとの接着面か
ら外れた範囲及び、半導体装置３ｅの接着剤層２２ｅが
敷設された面のうち、半導体装置３ｄとの接着面から外
れた範囲のそれぞれに、インターポーザ４８を接着し、
その範囲でそれぞれＡｕボールバンプ２１をインターポ
ーザ４８のリードに接合させて実装される。半導体装置
３ｄは、インターポーザ４８に設けられた孔部５１に挿
入させる。また、図示する構造を樹脂封止して保護して
も良い。
【００９４】実施の形態８ 次ぎに本発明の実施の形態８の半導体装置及びその製造
方法につき図８（ｂ）（ｃ）を参照して説明する。図８
（ｂ）は本発明の実施の形態８の半導体装置を示す斜視
図、（ｃ）は（ｂ）におけるＡ面の断面図である。
方法につき図８（ｂ）（ｃ）を参照して説明する。図８
（ｂ）は本発明の実施の形態８の半導体装置を示す斜視
図、（ｃ）は（ｂ）におけるＡ面の断面図である。
【００９５】実施の形態８の半導体装置は、２つの半導
体装置３ｆ、３ｇを備え、半導体装置３ｇの接着剤層２
２ｇが敷設された面の一部と、半導体装置３ｆの接着剤
層２２ｆが敷設された面の全部とが貼り合わされ、か
つ、図８（ｃ）に示すように、その貼り合わせ面で互い
のＡｕボールバンプ２１により電気的に接続されて構成
されるマルチチップモジュールである。半導体装置３ｇ
の接着剤層２２ｇが敷設された面のうち、半導体装置３
ｆとの接着面から外れた範囲（図の場合半導体装置３ｆ
の両側に存在する）に、インターポーザ（図示せず）を
接着し、その範囲でＡｕボールバンプ２１ａをインター
ポーザのリードに接合させて実装させる。実施の形態７
と同様の要領で、半導体装置３ｆは、そのインターポー
ザに設けられた孔部に挿入させる。さらに、樹脂封止し
て保護しても良い。
体装置３ｆ、３ｇを備え、半導体装置３ｇの接着剤層２
２ｇが敷設された面の一部と、半導体装置３ｆの接着剤
層２２ｆが敷設された面の全部とが貼り合わされ、か
つ、図８（ｃ）に示すように、その貼り合わせ面で互い
のＡｕボールバンプ２１により電気的に接続されて構成
されるマルチチップモジュールである。半導体装置３ｇ
の接着剤層２２ｇが敷設された面のうち、半導体装置３
ｆとの接着面から外れた範囲（図の場合半導体装置３ｆ
の両側に存在する）に、インターポーザ（図示せず）を
接着し、その範囲でＡｕボールバンプ２１ａをインター
ポーザのリードに接合させて実装させる。実施の形態７
と同様の要領で、半導体装置３ｆは、そのインターポー
ザに設けられた孔部に挿入させる。さらに、樹脂封止し
て保護しても良い。
【００９６】実施の形態９ 次ぎに本発明の実施の形態９の半導体装置及びその製造
方法につき図９を参照して説明する。図９は本発明の実
施の形態９の半導体装置を示す断面図である。
方法につき図９を参照して説明する。図９は本発明の実
施の形態９の半導体装置を示す断面図である。
【００９７】実施の形態２と同様に配線テープ２３上に
半導体装置４をボンディングする。しかし、この半導体
装置４は、実施の形態２に使用した半導体装置３と異な
り、表裏にチップ電極が形成された半導体チップ５を備
えて構成される。表のチップ電極１２ａと裏のチップ電
極１２ｂとは、アルミ配線４９により互いに導通がとら
れている。実施の形態９の半導体装置は、このような半
導体装置４を接着剤層２２により貼り合わせながら４段
積み重ね、かつ、上段の半導体装置４のＡｕボールバン
プ２１を下段の半導体装置４の裏面のチップ電極１２ｂ
に接合し電気的接合をとったマルチチップモジュールで
ある。実装密度が高く、接着剤層２２により接合信頼性
が高い。さらに、樹脂封止して保護しても良い。
半導体装置４をボンディングする。しかし、この半導体
装置４は、実施の形態２に使用した半導体装置３と異な
り、表裏にチップ電極が形成された半導体チップ５を備
えて構成される。表のチップ電極１２ａと裏のチップ電
極１２ｂとは、アルミ配線４９により互いに導通がとら
れている。実施の形態９の半導体装置は、このような半
導体装置４を接着剤層２２により貼り合わせながら４段
積み重ね、かつ、上段の半導体装置４のＡｕボールバン
プ２１を下段の半導体装置４の裏面のチップ電極１２ｂ
に接合し電気的接合をとったマルチチップモジュールで
ある。実装密度が高く、接着剤層２２により接合信頼性
が高い。さらに、樹脂封止して保護しても良い。
【００９８】以上の本出願の実施の形態の半導体装置の
製造方法では、ワイヤボンディング技術を応用したスタ
ッドバンプ法によりバンプを形成したが、メッキ法を使
用しても良い。その場合メッキバンプは、つぎの要領で
形成される。すなわち、半導体ウエハ２０上にレジスト
を塗布し、露光、現像して、チップ電極１２上に開口部
を有するレジストパターンを形成する。次に、メッキ法
により、前記開口部内に金属を堆積させて、バンプを形
成する。その後、レジストを除去する。このメッキ法は
大量生産に向いている。スタッドバンプ法は多品種少量
生産に向いている。スタッドバンプ法を使用するか、メ
ッキ法を使用するかは生産量に応じて決めることとな
る。また、チップ上に形成されるバンプの材料は、Ａｕ
に限らず、Ｃｕ，Ｐｂ−Ｓｎ等の材料としても良い。
製造方法では、ワイヤボンディング技術を応用したスタ
ッドバンプ法によりバンプを形成したが、メッキ法を使
用しても良い。その場合メッキバンプは、つぎの要領で
形成される。すなわち、半導体ウエハ２０上にレジスト
を塗布し、露光、現像して、チップ電極１２上に開口部
を有するレジストパターンを形成する。次に、メッキ法
により、前記開口部内に金属を堆積させて、バンプを形
成する。その後、レジストを除去する。このメッキ法は
大量生産に向いている。スタッドバンプ法は多品種少量
生産に向いている。スタッドバンプ法を使用するか、メ
ッキ法を使用するかは生産量に応じて決めることとな
る。また、チップ上に形成されるバンプの材料は、Ａｕ
に限らず、Ｃｕ，Ｐｂ−Ｓｎ等の材料としても良い。
【００９９】実施の形態１０ 次ぎに本発明の実施の形態１０の半導体装置及びその製
造方法につき図１０を参照して説明する。図１０は本発
明の実施の形態１０の半導体装置を示す断面図である。
造方法につき図１０を参照して説明する。図１０は本発
明の実施の形態１０の半導体装置を示す断面図である。
【０１００】図１０に示すように実施の形態１０の半導
体装置は、半導体装置３と、テープ基板５２と、インタ
ーポーザ１４とを備え、半導体装置３がテープ基板５２
を介してインターポーザ１４に実装された半導体装置で
ある。
体装置は、半導体装置３と、テープ基板５２と、インタ
ーポーザ１４とを備え、半導体装置３がテープ基板５２
を介してインターポーザ１４に実装された半導体装置で
ある。
【０１０１】このテープ基板５２は、ポリイミドからな
る絶縁フィルム５３の表裏に所定パターンの銅配線５４
をリソグラフィ技術により形成したテープキャリア状配
線テープである。絶縁フィルム５３にはスルーホールが
設けられ表裏の銅配線５４の導通を可能にしている。テ
ープ基板５２の表面に形成された銅配線５４上の一部に
Ａｕメッキパッド５５が設けられている。テープ基板５
２の裏面に形成された銅配線５４はそのランド部を除き
カバーレジスト５６で絶縁被覆されている。
る絶縁フィルム５３の表裏に所定パターンの銅配線５４
をリソグラフィ技術により形成したテープキャリア状配
線テープである。絶縁フィルム５３にはスルーホールが
設けられ表裏の銅配線５４の導通を可能にしている。テ
ープ基板５２の表面に形成された銅配線５４上の一部に
Ａｕメッキパッド５５が設けられている。テープ基板５
２の裏面に形成された銅配線５４はそのランド部を除き
カバーレジスト５６で絶縁被覆されている。
【０１０２】テープ基板５２の表面には、半導体装置３
が接着剤層２２によって接着されるとともにＡｕボール
バンプ２１によって電気的に接続する。Ａｕボールバン
プ２１は、半導体チップ１１のチップ電極１２に付設さ
れたもので、一端をチップ電極１２に接合し、他端をＡ
ｕメッキパッド５５に接合している。接着剤層２２は、
半導体チップ１１とテープ基板５２の間を封止し、Ａｕ
ボールバンプ２１をも封止して信頼性の高い実装を確保
している。接着剤層２２は、半導体チップ１１の表面を
保護する機能をも有する。テープ基板５２の裏面の銅配
線５４のランド部には、半田ボール５７が付設されてい
る。この半田ボール５７は、一端を銅配線５４のランド
部に接合し、他端をインターポーザ１４上の半田メッキ
が施されてなる半田メッキパッド５９に接合し、テープ
基板５２とインターポーザ１４とを電気的に接続する。
半田ボール５７周囲のテープ基板５２とインターポーザ
１４間には、硬化した熱硬化性フラックス５８が充たさ
れており、テープ基板５２とインターポーザ１４との接
合を補強し、実装の信頼性を確保している。一方、半導
体チップ１１の裏面には放熱ペースト３０が塗布され、
これを介してヒートスプレッダー３２が接着されてい
る。
が接着剤層２２によって接着されるとともにＡｕボール
バンプ２１によって電気的に接続する。Ａｕボールバン
プ２１は、半導体チップ１１のチップ電極１２に付設さ
れたもので、一端をチップ電極１２に接合し、他端をＡ
ｕメッキパッド５５に接合している。接着剤層２２は、
半導体チップ１１とテープ基板５２の間を封止し、Ａｕ
ボールバンプ２１をも封止して信頼性の高い実装を確保
している。接着剤層２２は、半導体チップ１１の表面を
保護する機能をも有する。テープ基板５２の裏面の銅配
線５４のランド部には、半田ボール５７が付設されてい
る。この半田ボール５７は、一端を銅配線５４のランド
部に接合し、他端をインターポーザ１４上の半田メッキ
が施されてなる半田メッキパッド５９に接合し、テープ
基板５２とインターポーザ１４とを電気的に接続する。
半田ボール５７周囲のテープ基板５２とインターポーザ
１４間には、硬化した熱硬化性フラックス５８が充たさ
れており、テープ基板５２とインターポーザ１４との接
合を補強し、実装の信頼性を確保している。一方、半導
体チップ１１の裏面には放熱ペースト３０が塗布され、
これを介してヒートスプレッダー３２が接着されてい
る。
【０１０３】実施の形態１０の半導体装置の製造に当た
っては、以下のようにする。まず、実施の形態１におい
て説明したように半導体装置３を作製する。次に、実施
の形態２のようにして半導体装置３をテープ基板５２の
表面に熱圧着する。ここで、実施の形態３のように熱硬
化性フラックスを使用した一括リフロー処理で実装して
も良い。次に、テープ基板５２の裏面のランド部に半田
ボール５７を付設する。次に、テープ基板５２の裏面又
はインターポーザ１４のボンディング領域に熱硬化性フ
ラックス５８を塗布する。その後、半導体装置３が接着
されたテープ基板５２をインターポーザ１４に搭載し、
赤外線加熱法や熱風加熱法等により加熱し、一括リフロ
ー処理をする。これにより、半田ボール５７を半田メッ
キパッド５９に半田付けするとともに熱硬化性フラック
ス５８を硬化させる。その後、半導体装置１１の裏面及
び、その周囲の半導体チップの裏面に放熱ペースト３０
を塗布しヒートスプレッダーを接着して実施の形態１０
の半導体装置をマルチチップパッケージとして完成させ
る。
っては、以下のようにする。まず、実施の形態１におい
て説明したように半導体装置３を作製する。次に、実施
の形態２のようにして半導体装置３をテープ基板５２の
表面に熱圧着する。ここで、実施の形態３のように熱硬
化性フラックスを使用した一括リフロー処理で実装して
も良い。次に、テープ基板５２の裏面のランド部に半田
ボール５７を付設する。次に、テープ基板５２の裏面又
はインターポーザ１４のボンディング領域に熱硬化性フ
ラックス５８を塗布する。その後、半導体装置３が接着
されたテープ基板５２をインターポーザ１４に搭載し、
赤外線加熱法や熱風加熱法等により加熱し、一括リフロ
ー処理をする。これにより、半田ボール５７を半田メッ
キパッド５９に半田付けするとともに熱硬化性フラック
ス５８を硬化させる。その後、半導体装置１１の裏面及
び、その周囲の半導体チップの裏面に放熱ペースト３０
を塗布しヒートスプレッダーを接着して実施の形態１０
の半導体装置をマルチチップパッケージとして完成させ
る。
【０１０４】従来のフリップチップ方式のＢＧＡ型半導
体パッケージでは、半導体チップの２００μという非常
に狭いパッドピッチに対応するため、インターポーザと
して高価なビルドアップＢＴ基板を用いていた。しか
し、実施の形態１０の半導体装置によれば、安価にファ
インピッチを形成できるテープ基板５２が半導体チップ
１１とインターポーザ１４間に介在し、半導体チップ１
１のパッドピッチ（例えば２００μｍ）より広いピッチ
（例えば５００μｍ）に拡大した外部端子たる半田ボー
ル５７を裏面に配設しているので、インターポーザ１４
にファインピッチへの対応が要求されず、インターポー
ザ１４としては安価な配線基板を使用することができ
る。テープ基板５２自体安価であるため、トータルとし
てもビルドアップＢＴ基板を用いるより安価に半導体パ
ッケージを構成することができる。
体パッケージでは、半導体チップの２００μという非常
に狭いパッドピッチに対応するため、インターポーザと
して高価なビルドアップＢＴ基板を用いていた。しか
し、実施の形態１０の半導体装置によれば、安価にファ
インピッチを形成できるテープ基板５２が半導体チップ
１１とインターポーザ１４間に介在し、半導体チップ１
１のパッドピッチ（例えば２００μｍ）より広いピッチ
（例えば５００μｍ）に拡大した外部端子たる半田ボー
ル５７を裏面に配設しているので、インターポーザ１４
にファインピッチへの対応が要求されず、インターポー
ザ１４としては安価な配線基板を使用することができ
る。テープ基板５２自体安価であるため、トータルとし
てもビルドアップＢＴ基板を用いるより安価に半導体パ
ッケージを構成することができる。
【０１０５】
【発明の効果】上述のように本発明は、半導体チップ上
に電気的接合をするためのバンプと接着機能を有する接
着樹脂を形成することで信頼性の高い接合を実現する高
密度型半導体装置（以下ＨＤＰ：high density packag
e）を安価に製造することができるという効果がある。
また、ＨＤＰを他のＢＧＡ基板等に装着し、半導体チッ
プより大きいサイズのパッケージを製作する際、接着剤
層がＢＧＡ基板等に接着し半導体チップと基板間を封止
するため、樹脂を半導体チップと基板間に注入するアン
ダーフィル工程は不要となる。そのため、狭ピッチ化さ
れたＨＤＰを高い信頼性をもってインターポーザ等に実
装可能になり、実装構造簡素化、実装の容易化、実装工
数の削減、歩留まりの向上が図られ、実装信頼性の高い
ＣＳＰ等の半導体パッケージを製造することができると
いう効果がある。また、半導体チップ上に電気的接合を
するためのバンプと接着機能を有する接着樹脂を形成す
ることで信頼性の高い接合を実現することことにによ
り、実装後の交換が容易なり、高価な配線基板を無駄に
せずに済むようになるという効果がある。さらに、半導
体ウエハ上にインターポーザを直に形成することによ
り、インターポーザ製造の工数及びインターポーザの材
料費の削減が図られ、各種半導体パッケージを安価に提
供することができるという効果がある。また、ＨＤＰを
複数用いて、部分的に貼り合わせたり、積層して貼り合
わせることにより、高密度実装のマルチチップモジュー
ルを高い信頼性をもって安価に提供することができると
いう効果がある。
に電気的接合をするためのバンプと接着機能を有する接
着樹脂を形成することで信頼性の高い接合を実現する高
密度型半導体装置（以下ＨＤＰ：high density packag
e）を安価に製造することができるという効果がある。
また、ＨＤＰを他のＢＧＡ基板等に装着し、半導体チッ
プより大きいサイズのパッケージを製作する際、接着剤
層がＢＧＡ基板等に接着し半導体チップと基板間を封止
するため、樹脂を半導体チップと基板間に注入するアン
ダーフィル工程は不要となる。そのため、狭ピッチ化さ
れたＨＤＰを高い信頼性をもってインターポーザ等に実
装可能になり、実装構造簡素化、実装の容易化、実装工
数の削減、歩留まりの向上が図られ、実装信頼性の高い
ＣＳＰ等の半導体パッケージを製造することができると
いう効果がある。また、半導体チップ上に電気的接合を
するためのバンプと接着機能を有する接着樹脂を形成す
ることで信頼性の高い接合を実現することことにによ
り、実装後の交換が容易なり、高価な配線基板を無駄に
せずに済むようになるという効果がある。さらに、半導
体ウエハ上にインターポーザを直に形成することによ
り、インターポーザ製造の工数及びインターポーザの材
料費の削減が図られ、各種半導体パッケージを安価に提
供することができるという効果がある。また、ＨＤＰを
複数用いて、部分的に貼り合わせたり、積層して貼り合
わせることにより、高密度実装のマルチチップモジュー
ルを高い信頼性をもって安価に提供することができると
いう効果がある。
【０１０６】また、ウエハ状態の半導体チップでバンプ
形成、接着樹脂形成が行えるため、効率よく生産できる
という効果がある。ＢＧＡ基板等に装着する際、予め接
着樹脂が形成されているため、熱圧着法又は熱硬化性フ
ラックスと使用した一括リフロー処理により、電気的接
合及びＢＧＡ基板等との接着が同時に実施でき、生産効
率が良好であるという効果がある。また、バンプ形成に
ワイヤボンディング技術を適用することができるため、
多品種少量生産に容易に対応することができるという効
果がある。
形成、接着樹脂形成が行えるため、効率よく生産できる
という効果がある。ＢＧＡ基板等に装着する際、予め接
着樹脂が形成されているため、熱圧着法又は熱硬化性フ
ラックスと使用した一括リフロー処理により、電気的接
合及びＢＧＡ基板等との接着が同時に実施でき、生産効
率が良好であるという効果がある。また、バンプ形成に
ワイヤボンディング技術を適用することができるため、
多品種少量生産に容易に対応することができるという効
果がある。
【図１】 本発明の実施の形態１の半導体装置及びその
製造方法を説明するための工程断面図である。
製造方法を説明するための工程断面図である。
【図２】 （ａ）は本発明の実施の形態２の半導体装置
を示す断面図である。（ｂ）は本発明の実施の形態３の
半導体装置を示す断面図である。
を示す断面図である。（ｂ）は本発明の実施の形態３の
半導体装置を示す断面図である。
【図３】 本発明の実施の形態４の半導体装置を示す断
面図である。
面図である。
【図４】 本発明の実施の形態５の半導体装置を示す断
面図である。
面図である。
【図５】 本発明の実施の形態６の半導体装置及びその
製造方法を説明するための工程断面図である。
製造方法を説明するための工程断面図である。
【図６】 本発明の実施の形態６の半導体装置の応用例
を示した断面図である。
を示した断面図である。
【図７】 本発明の実施の形態６の半導体装置の他の応
用例を示した断面図である。
用例を示した断面図である。
【図８】 （ａ）は本発明の実施の形態７の半導体装置
を示す断面図である。（ｂ）は本発明の実施の形態８の
半導体装置を示す斜視図、（ｃ）は（ｂ）におけるＡ面
の断面図である。
を示す断面図である。（ｂ）は本発明の実施の形態８の
半導体装置を示す斜視図、（ｃ）は（ｂ）におけるＡ面
の断面図である。
【図９】 本発明の実施の形態９の半導体装置を示す断
面図である。
面図である。
【図１０】本発明の実施の形態１０の半導体装置を示す
断面図である。
断面図である。
【図１１】従来の一例の半導体装置を示す断面図であ
る。
る。
【図１２】従来の一例の半導体装置及びその製造方法を
説明するための工程断面図である。
説明するための工程断面図である。
【図１３】従来の一例の半導体装置及びその製造方法を
説明するための断面図である。
説明するための断面図である。
３、４…半導体装置 ５、１１…半導体チップ １２…チップ電極 ２１…Ａｕボールバンプ ２２接着剤層 ２３…配線テープ ２４…銅配線
Claims (25)
- 【請求項１】 半導体チップと、前記半導体チップの電
極上に付設されたスタッドバンプと、前記半導体チップ
の前記電極の形成面上に敷設された接着剤層とを備え、
前記スタッドバンプが前記接着剤層の表面上に突出して
なることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置を熱圧着に
よりインターポーザにボンディングした半導体装置。 - 【請求項３】 半導体チップと、前記半導体チップの電
極の形成面上に敷設された保護樹脂層と、前記半導体チ
ップの電極上に付設され、前記保護樹脂層の表面上に露
出するバンプと、前記保護樹脂層の表面に硬化したフラ
ックスを介して接着され、前記バンプに電気的に接続す
るインターポーザとを備えてなることを特徴とする半導
体装置。 - 【請求項４】 前記インターポーザにデバイスホールが
設けられてなることを特徴とする請求項２又は請求項３
に記載の半導体装置。 - 【請求項５】 半導体チップと、前記半導体チップの電
極の形成面上に敷設された接着剤層と、前記半導体チッ
プの電極上に付設され、前記接着剤層の表面上に露出す
るバンプと、前記接着剤層の表面に接着され、一部を前
記バンプに接合する配線パターンと、前記配線パターン
を絶縁被覆するとともに選択的に開口し外部接続部を形
成する絶縁被覆層とを備えてなることを特徴とする半導
体装置。 - 【請求項６】 半導体チップと、前記半導体チップの電
極の形成面上に敷設された保護樹脂層と、前記半導体チ
ップの電極上に付設され、前記保護樹脂層の表面上に露
出するバンプと、前記保護樹脂層の表面に硬化したフラ
ックスを介して接着され、一部を前記バンプに接合する
配線パターンと、前記配線パターンを絶縁被覆するとと
もに選択的に開口し外部接続部を形成する絶縁被覆層と
を備えてなることを特徴とする半導体装置。 - 【請求項７】 半導体チップと、前記半導体チップの電
極形成面上に敷設された接着剤層と、前記半導体チップ
の電極上に付設され、前記接着剤層の表面上に露出する
バンプとからなる半導体装置を２以上備え、一の前記半
導体装置の前記接着剤層が敷設された面の一部と、他の
一の前記半導体装置の前記接着剤層が敷設された面の一
部又は全部とが貼り合わされ、かつ、その貼り合わせ面
で互いの前記バンプにより電気的に接続されてなること
を特徴とする半導体装置。 - 【請求項８】 表裏に電極が形成された半導体チップ
と、前記半導体チップの表面又は裏面上に敷設された接
着剤層と、前記半導体チップの電極上に付設され、前記
接着剤層の表面上に露出するバンプとからなる半導体装
置が２以上積み重なり、上下の前記半導体装置は前記接
着剤層により貼り合わされるとともに、互いの電極が前
記バンプを介して接続されてなることを特徴とする半導
体装置。 - 【請求項９】 前記接着剤層を接着性を有する熱可塑性
樹脂とすることを特徴とする請求項１、請求項２、請求
項５、請求項７又は請求項８半導体装置。 - 【請求項１０】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハを切断し前記半導体チップを個片
に分離することを特徴とする半導体装置の製造方法。 - 【請求項１１】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハを切断し前記半導体チップを個片
に分離し、前記半導体チップを１個又は２個以上、一枚
の配線基材に搭載して、加熱、押圧することにより前記
接着剤層による前記配線基材との接着及び前記バンプに
よる前記配線基材上の配線との電気接続を行うことを特
徴とする半導体装置の製造方法。 - 【請求項１２】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に保護樹脂層を敷設し、前記
保護樹脂層の全面を前記バンプが突出するまでエッチン
グし、前記半導体ウエハを切断し前記半導体チップを個
片に分離し、前記半導体チップの１個又は２個以上につ
き、前記バンプ及び前記保護樹脂層又はそれらに対応す
る配線基材上に熱硬化性フラックスを塗布し、前記バン
プを前記配線基材の配線上に配置し、加熱して前記バン
プを前記配線に半田付けするとともに前記熱硬化性フラ
ックスを硬化させることを特徴とする半導体装置の製造
方法。 - 【請求項１３】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハと配線基材とを前記接着剤層を介
して貼り合わせ、前記半導体チップの外周に沿って切断
し個片に分離することを特徴とする半導体装置の製造方
法。 - 【請求項１４】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハと配線基材とを前記接着剤層を介
して合わせて、加熱、押圧することにより前記接着剤層
による前記配線基材への接着及び前記バンプによる前記
配線基材上の配線への電気接続を行い、前記半導体チッ
プの外周に沿って切断し個片に分離することを特徴とす
る半導体装置の製造方法。 - 【請求項１５】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に保護樹脂層を敷設し、前記
保護樹脂層の全面を前記バンプが突出するまでエッチン
グし、前記バンプ及び前記保護樹脂層又はそれらに対応
する配線基材上に熱硬化性フラックスを塗布し、前記バ
ンプを前記配線基材の配線上に配置し、加熱して前記バ
ンプを前記配線に半田付けするとともに前記熱硬化性フ
ラックスを硬化させ、前記半導体チップの外周に沿って
切断し個片に分離することを特徴とする半導体装置の製
造方法。 - 【請求項１６】 半導体チップの電極上にバンプを付設
し、前記バンプが付設された面に接着剤層を敷設し、前
記接着剤層の全面を前記バンプが突出するまでエッチン
グし、前記半導体チップと金属箔とを前記接着剤層を介
して貼り合わせ、前記金属箔を配線パターンに形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項１７】 半導体チップの電極上にバンプを付設
し、前記バンプが付設された面に接着剤層を敷設し、前
記接着剤層の全面を前記バンプが突出するまでエッチン
グし、前記半導体チップと金属箔とを前記接着剤層を介
して合わせて、加熱、押圧することにより前記接着剤層
による前記金属箔への接着及び前記バンプによる前記金
属箔への電気接続を行い、前記金属箔を配線パターンに
形成することを特徴とする半導体装置の製造方法。 - 【請求項１８】 半導体チップの電極上にバンプを付設
し、前記バンプが付設された面に保護樹脂層を敷設し、
前記保護樹脂層の全面を前記バンプが突出するまでエッ
チングし、前記半導体チップと金属箔とを前記保護樹脂
層を介して合わせ、加熱して前記バンプを前記金属箔に
半田付けするとともに前記熱硬化性フラックスを硬化さ
せ、前記金属箔を配線パターンに形成することを特徴と
する半導体装置の製造方法。 - 【請求項１９】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハと金属箔とを前記接着剤層を介し
て貼り合わせ、前記金属箔を配線パターンに形成し、そ
の後に、前記半導体チップの外周に沿って切断し個片に
分離することを特徴とする半導体装置の製造方法。 - 【請求項２０】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に接着剤層を敷設し、前記接
着剤層の全面を前記バンプが突出するまでエッチング
し、前記半導体ウエハと金属箔とを前記接着剤層を介し
て合わせて、加熱、押圧することにより前記接着剤層に
よる前記金属箔への接着及び前記バンプによる前記金属
箔への電気接続を行い、前記金属箔を配線パターンに形
成し、その後に、前記半導体チップの外周に沿って切断
し個片に分離することを特徴とする半導体装置の製造方
法。 - 【請求項２１】 半導体ウエハ上に半導体チップを所定
数形成し、各半導体チップの電極上にバンプを付設し、
前記バンプが付設された面に保護樹脂層を敷設し、前記
保護樹脂層の全面を前記バンプが突出するまでエッチン
グし、前記半導体ウエハと金属箔とを前記保護樹脂層を
介して合わせ、加熱して前記バンプを前記金属箔に半田
付けするとともに前記熱硬化性フラックスを硬化させ、
前記金属箔を配線パターンに形成し、その後に、前記半
導体チップの外周に沿って切断し個片に分離することを
特徴とする半導体装置の製造方法。 - 【請求項２２】 前記金属箔を配線パターンに形成した
後、前記配線パターン上に絶縁被覆層を選択的に形成す
ることを特徴とする請求項１６から請求項２１のうちい
ずれか一に記載の半導体装置の製造方法。 - 【請求項２３】 前記配線パターン上に絶縁被覆層を選
択的に形成した後、前記絶縁被覆層の開口部により露出
した配線パターンのランド部に半田ボールを付設するこ
とを特徴とする請求項２２に記載の半導体装置の製造方
法。 - 【請求項２４】 前記接着剤層を接着性を有する熱可塑
性樹脂とすることを特徴とする請求項１０、請求項１
１、請求項１３、請求項１４、請求項１６、請求項１
７、請求項１９又は請求項２０に記載の半導体装置の製
造方法。 - 【請求項２５】 半導体チップと、前記半導体チップの
電極の形成面上に敷設された接着剤層と、前記半導体チ
ップの電極上に付設され、前記接着剤層の表面上に露出
するバンプと、テープ基板と、インターポーザとを備
え、前記テープ基板の表面に前記半導体チップが前記接
着剤層によって接着されるとともに前記バンプによって
電気的に接続し、前記テープ基板の裏面側に前記インタ
ーポーザを導通可能に接続してなることを特徴とする半
導体装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123306A JP3597754B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその製造方法 |
| EP01109690A EP1150347A2 (en) | 2000-04-24 | 2001-04-19 | Semiconductor device and manufacturing method of the same |
| US09/839,298 US6791195B2 (en) | 2000-04-24 | 2001-04-23 | Semiconductor device and manufacturing method of the same |
| CN01109597A CN1320964A (zh) | 2000-04-24 | 2001-04-24 | 半导体器件及其制造方法 |
| TW090109843A TW501208B (en) | 2000-04-24 | 2001-04-24 | Semiconductor device and manufacturing method of the same |
| SG200102293A SG100674A1 (en) | 2000-04-24 | 2001-04-24 | Semiconductor device and manufacturing method of the same |
| KR10-2001-0022093A KR100384260B1 (ko) | 2000-04-24 | 2001-04-24 | 반도체장치 및 그 제조방법 |
| US10/107,367 US20020132463A1 (en) | 2000-04-24 | 2002-03-28 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123306A JP3597754B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308140A true JP2001308140A (ja) | 2001-11-02 |
| JP3597754B2 JP3597754B2 (ja) | 2004-12-08 |
Family
ID=18633631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123306A Expired - Lifetime JP3597754B2 (ja) | 2000-04-24 | 2000-04-24 | 半導体装置及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6791195B2 (ja) |
| EP (1) | EP1150347A2 (ja) |
| JP (1) | JP3597754B2 (ja) |
| KR (1) | KR100384260B1 (ja) |
| CN (1) | CN1320964A (ja) |
| SG (1) | SG100674A1 (ja) |
| TW (1) | TW501208B (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507107B2 (en) | 2001-03-15 | 2003-01-14 | Micron Technology, Inc. | Semiconductor/printed circuit board assembly |
| US6975036B2 (en) | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7008823B2 (en) | 2001-03-30 | 2006-03-07 | Micron Technology, Inc. | Die stacking scheme |
| KR100621438B1 (ko) | 2005-08-31 | 2006-09-08 | 삼성전자주식회사 | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 |
| US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
| KR100748558B1 (ko) | 2006-06-19 | 2007-08-10 | 삼성전자주식회사 | 칩 사이즈 패키지 및 그 제조 방법 |
| JP2008252132A (ja) * | 2004-09-15 | 2008-10-16 | Seiko Epson Corp | 半導体装置の実装方法 |
| JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2010010368A (ja) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011119717A (ja) * | 2009-11-04 | 2011-06-16 | Bondtech Inc | 接合システムおよび接合方法 |
| JP2012028457A (ja) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | セラミック電子部品及び配線基板 |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| US8759957B2 (en) | 2008-02-07 | 2014-06-24 | Sumitomo Bakelite Company Limited | Film for use in manufacturing semiconductor device, method for producing semiconductor device and semiconductor device |
| JP2016046406A (ja) * | 2014-08-25 | 2016-04-04 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2017163059A (ja) * | 2016-03-11 | 2017-09-14 | パナソニックＩｐマネジメント株式会社 | 電極接合方法 |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI112121B (fi) * | 2000-12-11 | 2003-10-31 | Rafsec Oy | Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa |
| SG108245A1 (en) | 2001-03-30 | 2005-01-28 | Micron Technology Inc | Ball grid array interposer, packages and methods |
| US7115986B2 (en) | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
| US20020173077A1 (en) * | 2001-05-03 | 2002-11-21 | Ho Tzong Da | Thermally enhanced wafer-level chip scale package and method of fabricating the same |
| JP2002353369A (ja) * | 2001-05-28 | 2002-12-06 | Sharp Corp | 半導体パッケージおよびその製造方法 |
| US6794751B2 (en) * | 2001-06-29 | 2004-09-21 | Intel Corporation | Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies |
| KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
| JP2003068928A (ja) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | 高周波用配線基板の実装構造 |
| JP3875077B2 (ja) * | 2001-11-16 | 2007-01-31 | 富士通株式会社 | 電子デバイス及びデバイス接続方法 |
| SG104293A1 (en) | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
| SG115456A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
| SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| SG115455A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| US6975035B2 (en) * | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
| SG115459A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
| SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| AU2003225724A1 (en) * | 2002-03-11 | 2003-09-29 | Momenta Pharmaceuticals, Inc. | Analysis of sulfated polysaccharides |
| US6639302B2 (en) * | 2002-03-20 | 2003-10-28 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries |
| US6906415B2 (en) * | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
| US7573136B2 (en) * | 2002-06-27 | 2009-08-11 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor device components |
| US20040036170A1 (en) | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
| US6881613B2 (en) * | 2002-10-08 | 2005-04-19 | Agere Systems Inc | Electronic component package |
| JP3566957B2 (ja) * | 2002-12-24 | 2004-09-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2004247530A (ja) * | 2003-02-14 | 2004-09-02 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US6936929B1 (en) * | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
| TW200507218A (en) * | 2003-03-31 | 2005-02-16 | North Corp | Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module |
| JP3947525B2 (ja) * | 2003-04-16 | 2007-07-25 | 沖電気工業株式会社 | 半導体装置の放熱構造 |
| US7126228B2 (en) * | 2003-04-23 | 2006-10-24 | Micron Technology, Inc. | Apparatus for processing semiconductor devices in a singulated form |
| US7129590B2 (en) * | 2003-05-14 | 2006-10-31 | Intel Corporation | Stencil and method for depositing material onto a substrate |
| US7047633B2 (en) * | 2003-05-23 | 2006-05-23 | National Starch And Chemical Investment Holding, Corporation | Method of using pre-applied underfill encapsulant |
| US7547975B2 (en) * | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| JP2005064239A (ja) * | 2003-08-12 | 2005-03-10 | Lintec Corp | 半導体装置の製造方法 |
| DE10339609A1 (de) * | 2003-08-28 | 2005-03-24 | Forschungszentrum Karlsruhe Gmbh | Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR |
| EP1542272B1 (en) * | 2003-10-06 | 2016-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4130167B2 (ja) * | 2003-10-06 | 2008-08-06 | 日東電工株式会社 | 半導体ウエハの剥離方法 |
| US20050147489A1 (en) * | 2003-12-24 | 2005-07-07 | Tian-An Chen | Wafer supporting system for semiconductor wafers |
| JP4260617B2 (ja) * | 2003-12-24 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US7303400B2 (en) * | 2004-01-27 | 2007-12-04 | United Microelectronics Corp. | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| US20050161815A1 (en) * | 2004-01-27 | 2005-07-28 | Joseph Sun | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| US7160758B2 (en) * | 2004-03-31 | 2007-01-09 | Intel Corporation | Electronic packaging apparatus and method |
| KR100604848B1 (ko) * | 2004-04-30 | 2006-07-31 | 삼성전자주식회사 | 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법 |
| JP4865197B2 (ja) | 2004-06-30 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TWI237370B (en) * | 2004-07-30 | 2005-08-01 | Advanced Semiconductor Eng | Chip package structure and process for fabricating the same |
| TW200618705A (en) * | 2004-09-16 | 2006-06-01 | Tdk Corp | Multilayer substrate and manufacturing method thereof |
| JP4246132B2 (ja) * | 2004-10-04 | 2009-04-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| TWI267151B (en) * | 2004-10-14 | 2006-11-21 | Advanced Semiconductor Eng | Processing method during a package process |
| US20060211233A1 (en) * | 2005-03-21 | 2006-09-21 | Skyworks Solutions, Inc. | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure |
| US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
| JP4345705B2 (ja) * | 2005-04-19 | 2009-10-14 | エルピーダメモリ株式会社 | メモリモジュール |
| US20060270104A1 (en) * | 2005-05-03 | 2006-11-30 | Octavio Trovarelli | Method for attaching dice to a package and arrangement of dice in a package |
| JP4191167B2 (ja) * | 2005-05-16 | 2008-12-03 | エルピーダメモリ株式会社 | メモリモジュールの製造方法 |
| US7777313B2 (en) * | 2005-06-07 | 2010-08-17 | Analog Devices, Inc. | Electronic package structures and methods |
| TWI305404B (en) * | 2005-09-14 | 2009-01-11 | Advanced Semiconductor Eng | Die package and method for making the same |
| JP4535002B2 (ja) * | 2005-09-28 | 2010-09-01 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵基板及びその製造方法 |
| US20070093000A1 (en) * | 2005-10-21 | 2007-04-26 | Stats Chippac Ltd. | Pre-molded leadframe and method therefor |
| JP2007173371A (ja) * | 2005-12-20 | 2007-07-05 | Shinko Electric Ind Co Ltd | フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法 |
| US7684205B2 (en) * | 2006-02-22 | 2010-03-23 | General Dynamics Advanced Information Systems, Inc. | System and method of using a compliant lead interposer |
| TWI294677B (en) * | 2006-03-31 | 2008-03-11 | Ind Tech Res Inst | Interconnect structure with stress buffering ability and the manufacturing method thereof |
| DE102006025960B4 (de) * | 2006-06-02 | 2011-04-07 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleitereinrichtung |
| CN100521194C (zh) * | 2006-06-13 | 2009-07-29 | 日月光半导体制造股份有限公司 | 晶粒的封装结构及其制造方法 |
| JP2008004741A (ja) * | 2006-06-22 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びそれを備えた情報機器、通信機器、ａｖ機器及び移動体 |
| US7635606B2 (en) * | 2006-08-02 | 2009-12-22 | Skyworks Solutions, Inc. | Wafer level package with cavities for active devices |
| CN100578766C (zh) * | 2006-08-29 | 2010-01-06 | 日月光半导体制造股份有限公司 | 芯片封装构造制造方法 |
| US7504713B2 (en) * | 2007-01-16 | 2009-03-17 | Texas Instruments Incorporated | Plastic semiconductor packages having improved metal land-locking features |
| US20080217708A1 (en) * | 2007-03-09 | 2008-09-11 | Skyworks Solutions, Inc. | Integrated passive cap in a system-in-package |
| US7659151B2 (en) * | 2007-04-12 | 2010-02-09 | Micron Technology, Inc. | Flip chip with interposer, and methods of making same |
| US20080290502A1 (en) * | 2007-05-25 | 2008-11-27 | Zafer Kutlu | Integrated circuit package with soldered lid for improved thermal performance |
| US7982137B2 (en) * | 2007-06-27 | 2011-07-19 | Hamilton Sundstrand Corporation | Circuit board with an attached die and intermediate interposer |
| US7868457B2 (en) * | 2007-09-14 | 2011-01-11 | International Business Machines Corporation | Thermo-compression bonded electrical interconnect structure and method |
| US8043893B2 (en) * | 2007-09-14 | 2011-10-25 | International Business Machines Corporation | Thermo-compression bonded electrical interconnect structure and method |
| WO2009070348A1 (en) | 2007-11-30 | 2009-06-04 | Skyworks Solutions, Inc. | Wafer level packaging using flip chip mounting |
| US8900931B2 (en) * | 2007-12-26 | 2014-12-02 | Skyworks Solutions, Inc. | In-situ cavity integrated circuit package |
| KR100959604B1 (ko) | 2008-03-10 | 2010-05-27 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 |
| US8018043B2 (en) | 2008-03-10 | 2011-09-13 | Hynix Semiconductor Inc. | Semiconductor package having side walls and method for manufacturing the same |
| WO2009118925A1 (ja) * | 2008-03-27 | 2009-10-01 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
| TW200947569A (en) * | 2008-05-13 | 2009-11-16 | Richtek Technology Corp | Package structure and method |
| US8624370B2 (en) * | 2009-03-20 | 2014-01-07 | Stats Chippac Ltd. | Integrated circuit packaging system with an interposer and method of manufacture thereof |
| JP2010245383A (ja) * | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| JP5581064B2 (ja) * | 2010-01-14 | 2014-08-27 | パナソニック株式会社 | 半導体装置 |
| US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| US8174108B2 (en) * | 2010-03-24 | 2012-05-08 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method |
| US8698322B2 (en) * | 2010-03-24 | 2014-04-15 | Oracle International Corporation | Adhesive-bonded substrates in a multi-chip module |
| TW201208007A (en) * | 2010-08-02 | 2012-02-16 | Advanced Semiconductor Eng | Semiconductor package |
| US8445990B2 (en) * | 2010-12-10 | 2013-05-21 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die |
| US8344493B2 (en) * | 2011-01-06 | 2013-01-01 | Texas Instruments Incorporated | Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips |
| EP2745317A4 (en) * | 2011-08-16 | 2015-08-12 | Intel Corp | PLACED INTERMEDIATE MEMBERS FOR PACKAGES WITH LARGE SURFACE AND PACKAGE-ON-PACKAGE STRUCTURES WITH LARGE TEMPLATES |
| US20130154106A1 (en) | 2011-12-14 | 2013-06-20 | Broadcom Corporation | Stacked Packaging Using Reconstituted Wafers |
| US9484319B2 (en) * | 2011-12-23 | 2016-11-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate |
| US9548251B2 (en) | 2012-01-12 | 2017-01-17 | Broadcom Corporation | Semiconductor interposer having a cavity for intra-interposer die |
| US20130187284A1 (en) | 2012-01-24 | 2013-07-25 | Broadcom Corporation | Low Cost and High Performance Flip Chip Package |
| US8558395B2 (en) | 2012-02-21 | 2013-10-15 | Broadcom Corporation | Organic interface substrate having interposer with through-semiconductor vias |
| US8587132B2 (en) | 2012-02-21 | 2013-11-19 | Broadcom Corporation | Semiconductor package including an organic substrate and interposer having through-semiconductor vias |
| US9275976B2 (en) | 2012-02-24 | 2016-03-01 | Broadcom Corporation | System-in-package with integrated socket |
| US8749072B2 (en) * | 2012-02-24 | 2014-06-10 | Broadcom Corporation | Semiconductor package with integrated selectively conductive film interposer |
| US8928128B2 (en) | 2012-02-27 | 2015-01-06 | Broadcom Corporation | Semiconductor package with integrated electromagnetic shielding |
| US9263412B2 (en) | 2012-03-09 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and packaged semiconductor devices |
| US20130234317A1 (en) | 2012-03-09 | 2013-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Methods and Packaged Semiconductor Devices |
| JP5965185B2 (ja) * | 2012-03-30 | 2016-08-03 | デクセリアルズ株式会社 | 回路接続材料、及びこれを用いた半導体装置の製造方法 |
| US9202714B2 (en) * | 2012-04-24 | 2015-12-01 | Micron Technology, Inc. | Methods for forming semiconductor device packages |
| CN103426780A (zh) * | 2012-05-14 | 2013-12-04 | 万国半导体(开曼)股份有限公司 | 焊球阵列用作高度垫块及焊料固定物 |
| CN104716056B (zh) * | 2013-12-17 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆键合方法 |
| US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9653443B2 (en) * | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
| US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| JP2016033969A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社東芝 | 電子部品、及び電子ユニット |
| JP6623508B2 (ja) * | 2014-09-30 | 2019-12-25 | 日亜化学工業株式会社 | 光源及びその製造方法、実装方法 |
| KR102308384B1 (ko) * | 2015-01-06 | 2021-10-01 | 매그나칩 반도체 유한회사 | 방열 반도체 소자 패키지 및 그 제조 방법 |
| US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
| US10679866B2 (en) | 2015-02-13 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor package and method of fabricating the interconnect structure |
| CN109075088B (zh) * | 2016-05-09 | 2022-01-07 | 昭和电工材料株式会社 | 半导体装置的制造方法 |
| JP2019012714A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社ディスコ | 半導体パッケージの製造方法 |
| JP6956313B2 (ja) * | 2017-07-27 | 2021-11-02 | パナソニックＩｐマネジメント株式会社 | 半導体装置の製造方法 |
| CN112750796A (zh) * | 2019-10-30 | 2021-05-04 | 新光电气工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN110783254B (zh) * | 2019-11-08 | 2022-10-04 | 京东方科技集团股份有限公司 | 一种芯片转移方法及半导体器件 |
| KR102643424B1 (ko) * | 2019-12-13 | 2024-03-06 | 삼성전자주식회사 | 반도체 패키지 |
| CN114664784B (zh) * | 2022-03-15 | 2024-07-23 | 广东汇芯半导体有限公司 | 一种方便布线的智能功率模组及其制造方法 |
| CN115116860B (zh) * | 2022-06-17 | 2025-10-28 | 北京比特大陆科技有限公司 | 芯片封装方法及芯片 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
| JP2701589B2 (ja) | 1991-06-26 | 1998-01-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH06204290A (ja) | 1992-12-28 | 1994-07-22 | Canon Inc | 回路基板の製造方法及び前記電気接続部材と電気的回路部品との接続方法 |
| JP2581017B2 (ja) | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5579573A (en) * | 1994-10-11 | 1996-12-03 | Ford Motor Company | Method for fabricating an undercoated chip electrically interconnected to a substrate |
| JP3655338B2 (ja) | 1995-02-28 | 2005-06-02 | シチズン時計株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| US5783870A (en) * | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
| JP2735022B2 (ja) | 1995-03-22 | 1998-04-02 | 日本電気株式会社 | バンプ製造方法 |
| JP3505328B2 (ja) | 1995-12-18 | 2004-03-08 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP3279470B2 (ja) | 1996-02-20 | 2002-04-30 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JPH1126642A (ja) | 1997-07-07 | 1999-01-29 | Fujitsu Ltd | 半導体装置及びその製造方法及びその実装構造 |
| US5854514A (en) * | 1996-08-05 | 1998-12-29 | International Buisness Machines Corporation | Lead-free interconnection for electronic devices |
| US6114187A (en) * | 1997-01-11 | 2000-09-05 | Microfab Technologies, Inc. | Method for preparing a chip scale package and product produced by the method |
| JP3604250B2 (ja) | 1997-02-19 | 2004-12-22 | 株式会社リコー | 半導体装置実装体 |
| JP3695890B2 (ja) | 1997-02-19 | 2005-09-14 | ジャパンゴアテックス株式会社 | Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ |
| JPH10242333A (ja) | 1997-03-01 | 1998-09-11 | Nitto Denko Corp | 半導体装置及び半導体装置の製造方法 |
| AU8502798A (en) | 1997-07-21 | 1999-02-10 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
| JP3421548B2 (ja) | 1997-09-10 | 2003-06-30 | 富士通株式会社 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
| JPH11135577A (ja) | 1997-10-28 | 1999-05-21 | Hitachi Cable Ltd | Ｂｇａ用ｔａｂテープ |
| JPH11168185A (ja) | 1997-12-03 | 1999-06-22 | Rohm Co Ltd | 積層基板体および半導体装置 |
| JP3065010B2 (ja) | 1997-12-26 | 2000-07-12 | 日本電気株式会社 | 半導体装置 |
| JP3547303B2 (ja) | 1998-01-27 | 2004-07-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3417292B2 (ja) | 1998-04-08 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置 |
| JP3339422B2 (ja) | 1998-04-20 | 2002-10-28 | ソニーケミカル株式会社 | 配線基板及びその製造方法 |
| JP2000022027A (ja) | 1998-06-29 | 2000-01-21 | Sony Corp | 半導体装置、その製造方法およびパッケージ用基板 |
| JP2000058587A (ja) | 1998-08-12 | 2000-02-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| US6285081B1 (en) * | 1999-07-13 | 2001-09-04 | Micron Technology, Inc. | Deflectable interconnect |
| JP2001284382A (ja) | 2000-03-28 | 2001-10-12 | Nec Corp | はんだバンプ形成方法、フリップチップ実装方法及び実装構造体 |
-
2000
- 2000-04-24 JP JP2000123306A patent/JP3597754B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-19 EP EP01109690A patent/EP1150347A2/en not_active Withdrawn
- 2001-04-23 US US09/839,298 patent/US6791195B2/en not_active Expired - Lifetime
- 2001-04-24 CN CN01109597A patent/CN1320964A/zh active Pending
- 2001-04-24 KR KR10-2001-0022093A patent/KR100384260B1/ko not_active Expired - Lifetime
- 2001-04-24 SG SG200102293A patent/SG100674A1/en unknown
- 2001-04-24 TW TW090109843A patent/TW501208B/zh not_active IP Right Cessation
-
2002
- 2002-03-28 US US10/107,367 patent/US20020132463A1/en not_active Abandoned
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427535B2 (en) | 2001-03-15 | 2008-09-23 | Micron Technology, Inc. | Semiconductor/printed circuit board assembly, and computer system |
| US6869827B2 (en) | 2001-03-15 | 2005-03-22 | Micron Technology, Inc. | Semiconductor/printed circuit board assembly, and computer system |
| US7514776B2 (en) | 2001-03-15 | 2009-04-07 | Micron Technology, Inc. | Semiconductor/printed circuit board assembly, and computer system |
| US6507107B2 (en) | 2001-03-15 | 2003-01-14 | Micron Technology, Inc. | Semiconductor/printed circuit board assembly |
| US7008823B2 (en) | 2001-03-30 | 2006-03-07 | Micron Technology, Inc. | Die stacking scheme |
| US7112878B2 (en) | 2001-03-30 | 2006-09-26 | Micron Technology, Inc. | Die stacking scheme |
| US6975036B2 (en) | 2002-04-01 | 2005-12-13 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7579211B2 (en) | 2002-04-01 | 2009-08-25 | Nec Electronics Corporation | Flip-chip semiconductor device utilizing an elongated tip bump |
| US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
| JP2008252132A (ja) * | 2004-09-15 | 2008-10-16 | Seiko Epson Corp | 半導体装置の実装方法 |
| KR100621438B1 (ko) | 2005-08-31 | 2006-09-08 | 삼성전자주식회사 | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 |
| KR100748558B1 (ko) | 2006-06-19 | 2007-08-10 | 삼성전자주식회사 | 칩 사이즈 패키지 및 그 제조 방법 |
| US7612450B2 (en) | 2006-06-19 | 2009-11-03 | Samsung Electronics Co., Ltd. | Semiconductor package including dummy board and method of fabricating the same |
| JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8759957B2 (en) | 2008-02-07 | 2014-06-24 | Sumitomo Bakelite Company Limited | Film for use in manufacturing semiconductor device, method for producing semiconductor device and semiconductor device |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
| JP2010010368A (ja) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011119717A (ja) * | 2009-11-04 | 2011-06-16 | Bondtech Inc | 接合システムおよび接合方法 |
| JP2012028457A (ja) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | セラミック電子部品及び配線基板 |
| US8754335B2 (en) | 2010-07-21 | 2014-06-17 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and wiring board |
| JP2016046406A (ja) * | 2014-08-25 | 2016-04-04 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2017163059A (ja) * | 2016-03-11 | 2017-09-14 | パナソニックＩｐマネジメント株式会社 | 電極接合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1320964A (zh) | 2001-11-07 |
| US20010036711A1 (en) | 2001-11-01 |
| US6791195B2 (en) | 2004-09-14 |
| TW501208B (en) | 2002-09-01 |
| EP1150347A2 (en) | 2001-10-31 |
| JP3597754B2 (ja) | 2004-12-08 |
| KR100384260B1 (ko) | 2003-05-16 |
| SG100674A1 (en) | 2003-12-26 |
| US20020132463A1 (en) | 2002-09-19 |
| KR20010104626A (ko) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3679786B2 (ja) | 半導体装置の製造方法 | |
| CN101303984B (zh) | 半导体装置的制造方法 | |
| US6960827B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8021932B2 (en) | Semiconductor device, and manufacturing method therefor | |
| US6881611B1 (en) | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device | |
| US7148081B2 (en) | Method of manufacturing a semiconductor device | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| TWI785515B (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
| JP2005064362A5 (ja) | ||
| JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
| JP2003197655A (ja) | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 | |
| JP3397743B2 (ja) | 半導体装置 | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| TW502344B (en) | Chip scale package structure and its manufacturing method | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003234434A (ja) | 半導体装置の製造方法 | |
| JPH11195734A (ja) | 電子回路装置及びその組立方法 | |
| JP2008021712A (ja) | 半導体モジュールならびにその製造方法 | |
| JP2002280419A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040818 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3597754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |