[go: up one dir, main page]

JP2001351878A - 半導体装置用WSi膜、ならびにそのWSi膜を用いた半導体装置 - Google Patents

半導体装置用WSi膜、ならびにそのWSi膜を用いた半導体装置

Info

Publication number
JP2001351878A
JP2001351878A JP2000204351A JP2000204351A JP2001351878A JP 2001351878 A JP2001351878 A JP 2001351878A JP 2000204351 A JP2000204351 A JP 2000204351A JP 2000204351 A JP2000204351 A JP 2000204351A JP 2001351878 A JP2001351878 A JP 2001351878A
Authority
JP
Japan
Prior art keywords
film
wsi
semiconductor device
layer
grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000204351A
Other languages
English (en)
Other versions
JP4669108B2 (ja
Inventor
Shien Ryu
紫園 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000204351A priority Critical patent/JP4669108B2/ja
Priority to US09/870,688 priority patent/US20010051428A1/en
Priority to CNB011185716A priority patent/CN1181521C/zh
Publication of JP2001351878A publication Critical patent/JP2001351878A/ja
Priority to US10/313,290 priority patent/US6699786B2/en
Application granted granted Critical
Publication of JP4669108B2 publication Critical patent/JP4669108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/031
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • H10D64/01312
    • H10P14/414

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 多結晶シリコン層など下地層とWSi膜の
間での剥がれ発生が抑制され、下地に対する密着性に優
れ、また、WSi膜本来の低抵抗化の特徴も保持した
新規な膜の構造を示す半導体装置用WSi膜の提供。 【解決手段】 下地層の多結晶シリコン膜3上にWF
をSiClで還元してWSi膜4を形成する
際、初期成長のSi/W組成比Xは、WSiと近い、
2.0〜2.2の範囲に選択し、その後、表面にSiO
カバー膜10を被覆後、グレインの成長を進めるた
め、温度700〜850℃において熱処理を施し、<0
01>配向のグレインが優先に成長し、一方、<101
>配向のグレインの成長は最小限に抑えられているWS
i膜とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置を構成
するゲート電極・配線材料に利用されるタングステン・
シリサイド(WSi)膜、ならびにそのWSi膜を用い
た半導体装置に関する。より具体的には、低抵抗であ
り、剥がれの要因となる異常酸化を防止し、密着性も向
上したWSi膜とその製造方法、このWSi膜を、ゲー
ト電極・配線材料を構成するWSi層に利用してなる半
導体装置に関する。
【0002】
【従来の技術】WSiは、例えば、ドープド・多結晶シ
リコンと比較し、遥かに高い導電性を持ち、その高い導
電性を利用して、従来の多結晶シリコンを部分的に置き
換え、半導体装置のゲート電極や配線自体の低抵抗化を
図る目的で、広く使用されている。例えば、これまで
も、LSIの微細化ならびに高集積化に大きな寄与を果
たしてきたが、今後、更なる微細化ならびに高集積化を
行う上では、WSi膜自体、その一層の低抵抗化が要求
されている。
【0003】一般に、従来半導体装置に用いられている
WSi膜では、Si/W組成比Xは、下地への圧縮歪
みを回避するため、化学量論組成であるWSiから相
当に変移した値、例えば、2.6程度のものとなってい
る。このWSiの抵抗率の更なる低抵抗化をする際、
原理的に最も有効な手法は、シリサイド膜のSi/W組
成比Xを下げる、具体的には、2.6値とすることが主
である(特開平9−246206号公報)。WSi
の成膜方法として、主にスパッタ法とCVD法が利用さ
れている。CVD法を用いると、比較的にSi/W組成
比の低いWSi膜を形成できるため、低抵抗化を図る
際、WSi膜形成に応用されている。しかしながら、
CVD法で形成したWSi膜は、下地との密着性が弱
いため、後工程で下地から剥がれるという問題を生じ易
いことが指摘されている。この剥がれの原因の一つは、
後工程として実施される熱酸化工程において、下地とW
Si膜との界面で異常酸化が発生し、それに伴い密着
性が損なわれることが挙げられる(ジャーパン ジャー
ナル アプライズ フィジックス,1998年、35巻
part 1、No. 2A、584〜588ペー
ジ、同誌,1999年、38巻、part 2、No.
2B、 L209〜211)。
【0004】また、CVD成膜法によりWSi膜を形
成する際、当初は、原料ガスとして、WF。(六フッ化
タングステン)とSiH(シラン)を用い、WF
還元をシランで行う方法が利用されていた。このシラン
還元法で作製したWSi膜は、WFに由来するフッ
素原子が多量に含有される。このフッ素原子を多く含む
ことに付随する要因により、下地との密着性が悪く、従
って、膜剥がれの問題はより顕著であった。
【0005】上述のシラン還元法における密着性が悪い
という課題を解決するため、WFとSiCl
(ジクロロシラン;以下、DCSと略す)を原料とし
て、SiH(シラン)に代えて、DCSでWFの還
元を行う、所謂DCS還元CVD法が開発された。DC
S還元CVD法で作製したWSi膜にも、僅かにフッ
素原子が含まれるものの、その含有量は、シラン還元法
における含有量より、おおよそ3桁低くできることが報
告されている。この差異が、下地との密着性向上に大き
く寄与している。現在では、WSiの成膜には、この
DCS還元CVD法が使われている。
【0006】しかしながら、DCS還元CVD法によっ
て作製されるWSi膜であっても、Si/W組成比X
が低い場合には、下地との界面における異常酸化による
剥がれは、依然として残されている。この下地との界面
における異常酸化に起因する剥がれを抑制する一つの手
段として、特開平8−153802号公報には、Si/
W組成比Xを2.8以上に選択することが有効であると
の記載があるが、このように、Si/W組成比Xを2.
8以上とすることは、WSi膜を用いる本来の目的で
ある低抵抗化とは、相反すものである。
【0007】ゲート電極や配線において、WSi膜は
下地の多結晶シリコン層上に積層し、この積層構造全体
として、ゲート電極や配線の抵抗を低くする目的で利用
されるが、部分的にあるいは全部に剥がれが発生したの
では、反って、ゲート電極や配線の抵抗増大、さらに
は、デバイスの不作動などの不良発生の要因ともなって
しまう。
【0008】
【発明が解決しようとする課題】半導体装置用の電極・
配線材料として、上述するような、剥がれの発生もな
く、まら低抵抗なWSi膜が望まれ、その成膜技術の
開発が待たれている。
【0009】本発明は、前記の課題を解決するもので、
本発明の目的は、半導体装置用の配線材料に適する特
性、すなわち、多結晶シリコン層などの下地上に成膜で
き、下地層とWSi膜の間での剥がれ発生が抑制され
ており、下地に対する密着性に優れ、また、WSi
本来の低抵抗化の特徴も保持した、新規な膜の構造を示
す半導体装置用WSi膜を提供することにある。ま
た、かかる新規な膜の構造を示すWSi膜を多結晶シ
リコン層などの下地上に再現性よく、作製する方法を提
供することもその目的とする。具体的には、多結晶シリ
コン層などの下地上に成膜した際、下地層と近接する領
域(初期成膜領域)のWSi膜の組成を所望の範囲と
して、膜全体として、新規な膜の構造を示すWSi
を作製する方法を提供することもその目的とする。さら
に、本発明の最終的な目的は、前記の製造方法をそのゲ
ート電極や配線の作製工程に利用して、本発明にかかる
新規な構成のWSi膜を用い、例えば、ゲート表面を
覆うSiO膜形成工程である、熱酸化工程後における
剥離発生を防止し、WSi膜の剥がれに起因する電気
的な不良のない半導体装置を提供することにある。
【0010】
【課題を解決するための手段】本発明者は、上記の課題
を解決すべく、鋭意研究を進めた結果、DCS還元CV
D成長法を利用して作製されるWSi膜において、W
Si膜全体の平均Si/W組成比Xに依らず、膜の初
期成長(以下、核形成と記す)時の条件、すなわち下地
との界面付近におけるSi/W組成比を制御すると、形
成されるWSi膜を構成する複数のグレインの配向性
分布を制御できることを見出した。加えて、WSi
の膜剥がれを引き起こす、下地との界面付近における異
常酸化の進行と、WSi膜を構成する複数のグレイン
の配向性分布との間に相関があり、<001>配向する
グレインの体積比率が高いほど、また、<101>配向
するグレインの体積比率が低いほど、前記異常酸化の進
行が抑制され、結果として、WSi膜の膜剥がれが防
止されることを見出した。従って、WSi膜全体の平
均Si/W組成比X自体は、低抵抗化に適する値を選択
した際、WSi膜を構成する複数のグレインの配向性
分布において、<001>配向するグレインの体積比率
が高いほど、また、<101>配向するグレインの体積
比率が低いほど、異常酸化、膜剥がれの発生をより効果
的に抑制でき、同時に、最適に選択される平均Si/W
組成比Xに由来する低抵抗化の利点も保持できることを
見出し、本発明を完成するに至った。従って、本発明の
半導体装置用WSi膜は、WSi膜を構成する複数の
グレインの配向性分布において、<001>配向するグ
レインの体積比率をより高くする、また一方、<101
>配向するグレインの体積比率はより低くするように、
その初期成長時の条件を制御して、DCS還元CVD法
により成長して得られるWSi膜である。
【0011】すなわち、本発明の半導体装置用WSi膜
は、半導体装置において、ゲート電極または配線に利用
されるWSi膜であって、WSi膜は、複数のグレ
インから形成され、少なくとも<001>配向するグレ
インと<101>配向するグレインとを含み、含まれる
各種の配向方位を有するグレインの体積比率において、
前記<001>配向するグレインの比率は、その他の配
向方位を有するグレインの比率のいずれよりも高いこと
を特徴とする半導体装置用WSi膜である。好ましく
は、WSi膜中に含有される各種の配向方位を有する
グレインの体積比率において、<001>配向するグレ
インの比率が50%以上であることを特徴とする半導体
装置用WSi膜とする。または、好ましくは、WSi
膜中に含有される各種の配向方位を有するグレインの体
積比率において、<101>配向するグレインの比率が
最小であることを特徴とする半導体装置用WSi膜とす
る。より好ましくは、WSi膜中に含有される各種の
配向方位を有するグレインの体積比率において、<10
1>配向するグレインの比率が10%以下であることを
特徴とする半導体装置用WSi膜とする。例えば、WS
膜において観測されるX線回折パターンにおいて、
前記<001>配向するグレインに由来する(002)
ピークの強度I002と前記<101>配向するグレイ
ンに由来する(101)ピークの強度I101との比、
101/I002が10%以下であることを特徴とす
る半導体装置用WSi膜とすることが好ましい。さら
に、本発明においては、WSi膜は、下地層上にWF
をSiClで還元して形成され、前記形成の直
後において、前記下地とWSi膜との界面におけるS
i/W組成比を面内平均して得られる原子数比Xの平均
値が2.0−2.2範囲であることを特徴とする半導体
装置用WSi膜であることが好ましい。また、例えば、
本発明の半導体装置用WSi膜においては、WSi
は下地層上に形成した後、700−850℃において熱
処理が施されていることを特徴とする半導体装置用WS
i膜とすることができる。
【0012】一方、本発明の半導体装置の一つの態様
は、シリコン基板上に、少なくともゲート酸化膜と、前
記ゲート酸化膜上に多結晶シリコン層、WSi層、絶
縁層が順次積層されてなる電極とを設ける半導体装置で
あって、前記WSi層は、上記のいずれかに記載する
本発明に係る半導体装置用WSi膜を用いた層であるこ
とを特徴とする半導体装置である。また、本発明の半導
体装置の別の態様は、シリコン基板上に、少なくとも多
結晶シリコン層、WSi膜、絶縁膜が順次積層されて
なる配線を設ける半導体装置であって、前記WSi
は、上記のいずれかに記載する本発明に係る半導体装置
用WSi膜を用いた層であることを特徴とする半導体装
置である。加えて、本発明の半導体装置の更なる態様
は、シリコン基板上に、少なくともゲート酸化膜と、前
記ゲート酸化膜上に多結晶シリコン層、WSi層、絶
縁層が順次積層されてなる電極と、少なくとも多結晶シ
リコン層、WSi膜、絶縁膜が順次積層されてなる配
線とを設ける半導体装置であって、前記WSi層は、
上記のいずれかに記載する本発明に係る半導体装置用W
Si膜を用いた層であることを特徴とする半導体装置で
ある。
【0013】
【発明の実施の形態】本発明の半導体装置用WSi膜に
ついて、より詳しく説明する。本発明のWSi膜は、W
をSiClで還元してWSiを堆積するDC
S還元CVD法で作製するものである。また、かかるW
Si膜は、半導体装置において、ゲート電極、配線導電
性膜として用いられるが、その際、Si基板上に形成し
たゲート酸化膜上に、下層膜として、多結晶シリコン膜
を堆積し、その上に本発明のWSi膜が形成され、多結
晶シリコン膜/WSi膜の積層構造によりゲート電極と
して機能する。同じく、配線は通常、層間絶縁膜、例え
ば、SiO膜の上に形成されるが、その際にも、下層
膜として、多結晶シリコン膜を堆積し、その上に本発明
のWSi膜が形成され、多結晶シリコン膜/WSi膜の
積層構造により配線導電性膜として機能する。
【0014】すなわち、本発明の半導体装置用WSi膜
は、一般に、下層膜の多結晶シリコン膜とWSi膜とは
同形状にパターニングされ、ゲート電極、配線導電性膜
として用いられる。従って、ゲート酸化膜や層間絶縁
膜、例えば、SiO膜との密着性自体は、従来から利
用されている多結晶シリコン膜を用いることで、十分に
高くまた、信頼性にも優れたものとなっている。また、
この多結晶シリコン膜上に形成するWSi膜は、複数
のグレインから形成され、少なくとも<001>配向す
るグレインと<101>配向するグレインとを含み、前
記<001>配向するグレインを主な要素とするもの
の、<101>配向するグレインの比率は最小限とする
ことにより、WSi膜と下層の多結晶シリコン膜との
密着性を高め、特に、その後、酸化処理工程を曝された
際、WSi膜と下層の多結晶シリコン膜の界面におけ
る異常酸化の発生、それに付随する剥離をも抑制できる
効果が得られている。
【0015】下層膜として、多結晶シリコン膜を設ける
ため、WSi膜自体の内部歪みは相当に緩和される
が、加えて、WSi膜自体を成長した複数のグレイン
からなるものとすることで、更に内部歪みを解消したも
のとなる。さらに、その状態では、WSi膜の電気伝
導度は、高濃度にドーピングされた多結晶シリコン膜の
電気伝導度と比較しても、格段に高く、ゲート電極幅自
体が狭くなった際、配線抵抗を十分に低減することがで
きる。従って、上記するグレインの成長を図るため、多
結晶シリコン膜上にDCS還元CVD法で堆積したWS
膜に対して、堆積後、700℃以上の温度で、好ま
しくは、700℃〜850℃の範囲で、熱処理を施す。
この熱処理工程においては、不要な熱酸化が生じないよ
うに、雰囲気中に酸素を含まない環境、例えば、不活性
ガス中において実施する。かかる熱処理により、<00
1>配向するグレインが優先的に成長し、それに伴い、
<101>配向するグレインの成長は抑制され、本発明
の目的とする<001>配向するグレインを主な要素と
するものの、<101>配向するグレインの比率は最小
限とするWSi膜がより容易に形成される。例えば、
観測されるX線回折パターンにおいて、前記<001>
配向するグレインに由来する(002)ピークの強度I
002と前記<101>配向するグレインに由来する
(101)ピークの強度I101との比、I101/I
002が10%以下とする高い配向の選択性が得られ
る。
【0016】かかる熱処理工程に要する熱処理時間は、
熱処理温度により適宜選択されるものであるが、WSi
膜内における結晶化が十分に進み、複数の配向を示す
グレインが得られるに十分な時間とする。一方、例え
ば、ゲート酸化膜下に不要な拡散が生じ、所望の電気特
性を損なわない範囲に、熱処理温度、時間を選択する。
例えば、自己整合的な打ち込みを利用する際、この打ち
込み後の活性化熱処理が施されている。上層の配線膜と
して、本発明のWSi膜を利用する際、前記の結晶化
を目的とした熱処理の温度を850℃以下とすること
で、不要に過剰な熱拡散し、所望のキャリア濃度分布が
損なわれることを回避できる。また、ドレイン、ソース
電極において、半導体表面と電極金属の間で、不要に過
剰な反応が進み、接触抵抗の上昇を起こす懸念も、熱処
理の温度を850℃以下に選択することで、払拭するこ
とができる。
【0017】一方、多結晶シリコン膜上にDCS還元C
VD法でWSi膜を堆積する際、堆積初期における核
形成条件を、WF/DCSの流量比を制御することに
より、堆積直後、上記の熱処理を実施する前、下地層の
多結晶シリコン膜界面付近のSi/W組成比Xを化学量
論的組成比WSiと近い組成比、例えば、界面ではS
i/W組成比Xを2.0〜2.2の範囲に選択すると好
ましい。このとき、界面においては、化学量論的組成比
WSiと極力に近い組成としても構わないが、界面か
ら離れるに従って、Siの組成は増すようにすることが
望ましい。具体的には、界面から離れる領域では、多く
とも、Si/W組成比Xを2.6以下、好ましくは2.
4前後とすることが好ましい。堆積後、上記の熱処理を
実施すると、下地層の多結晶シリコン膜から熱拡散され
るSiにより、Siの組成は増す。この点をも考慮する
と、界面ではSi/W組成比Xをより2.0に近い2.
1前後の範囲に選択するとより好ましい。
【0018】この堆積初期における核形成条件で堆積さ
れたWSi膜を上記の温度範囲で熱処理を施すと、極
めて高い再現性で、含まれる各種の配向方位を有するグ
レインの体積比率において、前記<001>配向するグ
レインの比率は、50%以上、一方、<101>配向す
るグレインの比率は、10%以下の範囲とすることがで
きる。また、熱処理を施し、Si/W組成が均一化した
後も、なおWSi膜は相対的にタングステンの含有比
率が高く保たれ、より低抵抗な導電性膜となる。
【0019】半導体装置自体は、上記の下層膜の多結晶
シリコン膜とWSi膜とを同形状にパターニングして、
ゲート電極を形成した後、イオン注入時のチャンネル防
止膜として、Si露出面を被覆する厚さ10nm程度の
薄いSiO膜を熱酸化により形成する。この熱酸化工
程において、WSi膜も酸化雰囲気中に曝され、表面に
酸化膜が生成するが、その際、<001>配向するグレ
インが主とされた本発明のWSi膜においては、下地層
の多結晶シリコン膜からも速やかにシリコンが拡散で供
給され、生成する酸化膜は、SiO膜となり、W
、特に、蒸発性に富むWOなどの生成が防止され
る。このため、異常酸化はなく、更に、下地層との界面
における剥離も防止される。
【0020】本発明の半導体装置用WSi膜は、付加的
に設ける、前記のグレインの成長を促進する熱処理工
程、ならびに、界面近傍におけるSi/W組成比Xの制
御を除き、それ以外は、従来の多結晶シリコン膜上にD
CS還元CVD法でWSi膜を堆積する際の条件、手
順を利用することができる。加えて、本発明の半導体装
置も、ゲート電極や配線膜に利用するWSi膜を除き、
その他の構成要素は、従来のこの種の半導体装置、より
具体的には、自己整合的なイオン打ち込みを利用する半
導体装置と本質的に同じである。ゲート電極や配線膜
は、それぞれ、ゲート酸化膜上に、多結晶シリコン層、
WSi膜、その上を覆う絶縁膜、あるいは、下層の層
間絶縁膜上に、多結晶シリコン層、WSi膜、その上
を覆う絶縁膜の構成となし、前記WSi膜のパターニ
ングされた端面をも、前記絶縁膜が被覆する形状とされ
る。
【0021】
【実施例】以下に、実施例を挙げて、本発明をより具体
的に説明する。なお、以下に示す実施例は本発明におけ
る最良の実施の形態の一例を示すものであるものの、こ
れらの実施例に本発明は限定されるものではない。
【0022】(実施例1)本実施例は、本発明の半導体
装置用WSi膜を、ゲート電極に適用した第一の実施形
態に一例を示す。図1は、本発明のWSi膜を利用する
ゲート電極構成の一例を模式的に示す断面図である。図
1に示すゲート電極構成は、シリコン基板(Si基板)
1上に形成されている所定膜厚のゲート酸化膜2に対し
て、ゲート電極として、ドープした多結晶シリコン膜3
と、本発明に係る配向性の制御されたWSi膜4とを
積層している。このWSi膜4上には、SiOカバ
ー膜5が被覆されている。配向性の制御されたWSi
膜4は、異なる配向性を示す複数のグレインを含有して
おり、少なくとも<101>配向のグレインと<001
>配向のグレインが存在している。
【0023】図2は、本実施例の図1に示すゲート電極
構成例について、前記した各膜や層の断面を示す、透過
型電子顕微鏡写真の測定例である。図2には、図1に示
す断面図と対応して、Si基板6の表面に、均一な膜厚
のゲート酸化膜7が作製されており、このゲート酸化膜
7との密着性に優れるドープした多結晶シリコン膜8を
介して、配向性の制御されたWSi膜9が積層され、
最上層にカバー層としてSiOカバー膜10が覆って
いる断面が示されている。この図2に示す透過型電子顕
微鏡写真を詳細に観察すると、下地層の多結晶シリコン
膜8と同様、WSi膜9には、グレイン相互の境界が
判別される。また、WSi膜9を構成する個々のグレ
インは、それぞれ、独自の配向を有するように成長した
グレインであること判別できる。また、下地層の多結晶
シリコン膜8とWSi膜9との界面は、互いに密な接
触を持ち、優れた密着性を示し、実際に膜剥がれの痕跡
すらない。
【0024】本実施例に利用したWSi膜9は、下地
層の多結晶シリコン膜8とWSi膜9との界面に近傍
において、WFをSiClで還元して形成され
る初期成長のSi/W組成比Xは、化学当量論的組成:
WSiと近い、2.1程度となる条件を選択してい
る。また、表面にSiOカバー膜10の被覆前、グレ
インの成長を進めるため、温度850℃において、20
分間熱処理を施している。その結果、前記熱処理におい
て、<001>配向のグレインが優先に成長し、一方、
<101>配向のグレインの成長は最小限に抑えられて
いる。図3のに、本実施例の条件で作製される下地層
の多結晶シリコン膜8上のWSi膜9について、X線
回析により、膜を形成するグレインの配向性を評価した
結果を示す。
【0025】WSi膜9中には、複数の配向性を示す
グレインの存在に対応して、複数の回折ピークが観測さ
れており、図3に明示する4種の回折ピークの強度中、
(101)回折ピーク強度I101は最小であり、ま
た、(002)回折ピーク強度I002が最も大きなも
のとなっている。(101)回折ピーク強度I
101は、<101>配向のグレインに由来し、(00
2)回折ピーク強度I002は、<001>配向のグレ
インに由来しており、本実施例においては、両者の回折
ピーク強度比I101/I002は、6.9%となって
おり、配向性の指標I101/I002は10%以下に
制御されている。
【0026】なお、従来の配向性が制御されていないW
Si膜、具体的には、WFをSiClで還元
して形成される初期成長のSi/W組成比Xを、化学当
量論的組成:WSiからは大きく変移した、2.6程
度となる条件を選択して、同様の膜厚に成膜した試料に
ついて、X線回析により、膜を形成するグレインの配向
性を評価した。図3のに、その評価結果の一例を示す
が、4種の回折ピークの強度中、(101)回折ピーク
強度I101は最小ではなくなり、また、(002)回
折ピーク強度I002は、他の回折ピークと大差ない範
囲となっている。配向性の指標I101/I002は、
36%となっており、<101>配向のグレインは最小
の比率とは言えず、また、<001>配向のグレインを
主な成分とするものとは言えない状態である。
【0027】図3のに示すX線回析スペクトルと図3
のにX線回析スペクトルとを比較すると、本発明のW
Si膜においては、従来のWSi膜と較ると、<1
01>配向のグレインの体積比率が減少し、かわりに<
001>配向のグレインの体積比率が増加している。す
なわち、初期成長のSi/W組成比Xを、化学当量論的
組成:WSiと近い、2.1程度となる条件を選択す
ることで、膜全体のグレインの配向性分布が制御され、
<001>配向のグレインは高い選択性で成長されてい
ることが判る。
【0028】従来の配向性が制御されていないWSi
膜を利用するゲート電極では、<101>配向のグレイ
ンの体積比率は相対的に高く、また、<001>配向の
グレインの体積比率も膜全体を支配するには遥かに及ば
ず、そのため、後工程において実施する熱酸化工程にお
いて、下地層の多結晶シリコン膜とWSi膜との界面
において、異常酸化の現象が頻度高く観測される。この
異常酸化の現象に付随して、図7に一例を示すような前
記界面において膜剥がれが発生することも多い。図7
は、膜剥がれが発生したゲート電極について、膜剥がれ
により、WSi膜が欠損し、下地層の多結晶シリコン
膜が露出している箇所を観察した走査型電子顕微鏡写真
の一例である。図6に、この膜剥がれ、WSi膜が欠
損する部分における状況を模式的に断面図として示す。
下地層の多結晶シリコン膜27は、Si基板25上に形
成されているゲート酸化膜26上を覆うように残留して
いる。すなわち、ゲート酸化膜26と下地層の多結晶シ
リコン膜27との密着性は十分に高いものの、後工程に
おいて、層間絶縁膜30を形成するための熱酸化を施す
際、多結晶シリコン膜27と配向性が制御されていない
WSi膜29との界面において、WO、WOなら
びにSiO酸化膜28が発生する。この異常酸化で生
成する酸化タングステンが気化蒸散する際、界面での剥
がれを引き起こす。さらに、遊離した、異常酸化を受け
たWSi膜29は、その機械的強度が損なわれてお
り、部分的に欠損するため、一層膜剥がれの拡大が進
む。
【0029】本発明の配向性が制御されたWSi
は、下地層の多結晶シリコン膜界面の近傍においては、
化学当量論的組成:WSiと近い、2.1程度にな
り、相対的ににタングステン比率を残る部分より高めて
おり、同時に、膜全体としては、<001>配向のグレ
インが高い選択性で成長されているので、その両者の効
果が相乗的に作用し、下地層の多結晶シリコン膜との間
で密着性が高く、酸化も進行しない良好な界面結合が形
成できている。膜剥がれに伴う、下地層の多結晶シリコ
ン膜とWSi膜との導通不良、配線抵抗の上昇は、本
質的に回避されている。
【0030】(実施例2)本実施例は、本発明の半導体
装置用WSi膜を、配線に適用した第二の実施形態に一
例を示す。図4は、本発明のWSi膜を利用する配線構
成の一例を模式的に示す断面図である。図4に示す配線
の構成は、シリコン基板(Si基板)11上に形成され
ている所定膜厚の層間絶縁膜12上に設ける配線とし
て、ドープした多結晶シリコン膜13と、本発明に係る
配向性の制御されたWSi膜14とを積層している。
このWSi膜14上には、SiOカバー膜15が被
覆されている。本実施例に用いる配向性の制御されたW
Si膜14は、前記実施例1に用いた手法、すなわ
ち、WFをSiClで還元して形成される初期
成長のSi/W組成比Xを、化学当量論的組成:WSi
に近い、2.1程度となる条件を選択して、膜全体の
グレインの配向性分布を制御して、<001>配向のグ
レインが高い選択性で成長されているWSi膜であ
る。なお、表面にSiOカバー膜15の被覆前、グレ
インの成長を進めるため、温度850℃において、20
分間熱処理を施している。この配線に利用した場合に
も、実施例1において述べたと同様の機構により、下地
層の多結晶シリコン膜13上のWSi膜14につい
て、X線回析により、膜を形成するグレインの配向性を
評価すると、配向性の指標I101/I002は10%
以下に制御されている。
【0031】本実施例においても、下地層のドープした
多結晶シリコン膜13上に積層したWSi膜14は、
下地層との密着性がよく、また、低抵抗化が図られてい
る。また、この配線上にさらに層間絶縁膜を熱酸化によ
り形成する際にも、下地層のドープした多結晶シリコン
膜13と配向性の制御されたWSi膜14との界面に
おいて、異常酸化の発生は防止され、剥がれの発生を本
質的に発生しないものとなっている。
【0032】以上、本発明の半導体装置用WSi膜を
ゲート電極・配線に利用する代表的な態様において、そ
の膜剥がれ防止効果を検証した例について説明したが、
半導体装置を構成する導電性材料として、下地層のドー
プした多結晶シリコン膜上に積層した複合導電性材料膜
として、他の用途に用いる際にも同様な効果が得られる
ことは勿論のことである。すなわち、これら複合導電性
材料膜が形成される、ゲート酸化膜や層間絶縁膜のSi
に対して、優れた密着性を有する多結晶シリコン膜
を下地層として、その上に密着性を高めたWSi膜を
積層し、一体の複合導電性材料膜とするので、全体の抵
抗は、WSi膜の平均的なSi/W組成比Xを低抵抗
化に最適な範囲に適宜選択し、但し、下地層の多結晶シ
リコン膜と接する界面近傍においてのみ、Si/W組成
比Xを化学当量論的組成:WSiに近い、2.1程度
となる条件を選択して、膜全体のグレインの配向性分布
を制御して、膜剥がれを回避することができる。
【0033】(実施例3)本実施例は、本発明の半導体
装置用WSi膜をゲート電極ならびに、層間絶縁膜上
に設ける上層配線に利用した半導体装置の実施形態の一
例を示す。図5は、本発明のWSi膜を利用して、ゲ
ート電極ならびに上層配線を作製した半導体装置の構成
例を模式的に示す断面図である。図5に示す半導体装置
の構成では、Si基板16上に形成されたゲート酸化膜
17、その上に多結晶シリコン膜18、配向性の指標I
101/I002を10%以下に制御したWSi膜1
9の積層構造を有するゲート電極に形成されている。ゲ
ートの左右にイオン打ち込みで形成されている拡散層領
域の表面に設けたソース(またはドレイン)に対して、
全面を被覆するように層間絶縁膜20を積層し、コンタ
クト24を介して、上層配線として、多結晶シリコン膜
21、配向性の指標I101/I002を10%以下に
制御したWSi膜22を形成し、最表面にSiO
からなる層間絶縁膜23が被覆されている。
【0034】かかる構造とする際、イオン注入時のチャ
ンネル防止膜として、ゲート電極のパターニング後、S
i露出面を被覆する厚さ10nm程度の薄いSiO
を熱酸化により形成する。この熱酸化工程において、酸
化雰囲気にゲート電極も曝されるが、本発明の配向性が
制御されたWSi膜においては、多結晶シリコン膜1
8と配向性が制御されたWSi膜19との界面におい
て、WO、WOならびにSiO酸化膜の発生が抑
制されており、揮発性のWOに由来する膜の脆弱化や
剥離は生じない。また、その後、層間絶縁膜20とし
て、SiO膜を利用する際にも、多結晶シリコン膜1
8と配向性が制御されたWSi膜19との界面におけ
る剥離は生じない。
【0035】同様に、上層配線も所定の形状にパターニ
ングされた後、それを被覆するSiO膜からなる層間
絶縁膜23を作製する工程においても、パターニングさ
れた多結晶シリコン膜21と配向性が制御されたWSi
膜22は酸化雰囲気に曝される。その際、配向性が制
御されたWSi膜22においては、異常酸化の発生は
なく、また、多結晶シリコン膜21との界面における剥
離も発生しない。
【0036】また、成膜時においては、下地層の多結晶
シリコン膜18とWSi膜19との界面におけるSi
/W組成比を面内平均して得られる原子数比Xの平均値
は2.0−2.2の範囲とされ、例えば、化学当量論的
組成:WSiに近い、2.1程度となる条件を選択し
ており、前記熱酸化によりチャンネル防止膜を形成する
工程を実施する前に、上記の非酸化雰囲気において70
0℃以上で熱処理を施すことにより、<001>配向の
グレインの成育を促進ししている。この<001>配向
のグレインの成育を図る、非酸化雰囲気中での熱処理
は、下地層の多結晶シリコン膜18とWSi膜19と
のより緻密な接合にも効果的である。
【0037】
【発明の効果】本発明のWSi膜は、複数のグレイン
から形成され、少なくとも<001>配向するグレイン
と<101>配向するグレインとを含むが、含まれる各
種の配向方位を有するグレインの体積比率において、前
記<001>配向するグレインの比率が主であり、<1
01>配向するグレインの比率は最小限に抑えられ、例
えば、X線回折パターンにおいて、前記<001>配向
するグレインに由来する(002)ピークの強度I
002と前記<101>配向するグレインに由来する
(101)ピークの強度I101との比、I101/I
002が10%以下となるように配向性が制御されてい
るため、通常、その下地層に用いる多結晶シリコン層と
の密着性に優れ、また、酸化雰囲気下に曝されても、異
常酸化の発生が抑制される。従って、界面近傍におい
て、成膜時のSi/W組成比Xを2.0−2.2の範囲
に選択し、相対的にタングステンが過剰な組成として
も、界面におけるWO、WOならびにSiO酸化
膜の発生が抑制され、膜剥がれも防止される。このよう
な配向性が制御されているWSi膜をゲート電極及び
/または配線膜に用いる本発明の半導体装置において
は、WSi膜の異常酸化、剥がれに起因する電気的な不
良が回避される。加えて、界面近傍において、成膜時の
Si/W組成比Xを2.0−2.2の範囲とするよう
に、相対的にタングステン組成が高くでき、より低抵抗
化が可能であり、優れた電気特性を有する半導体装置が
高い再現性で得られる。
【図面の簡単な説明】
【図1】本発明のWSi膜を多結晶シリコン層上に形
成した適用した第一の実施形態の一例を示し、本発明に
係る半導体装置に含有されるゲート電極の構成を模式的
にに示す断面図である。
【図2】図1に模式的に示すゲート電極を構成する各膜
や層をなす結晶の構造を示す透過型電子顕微鏡写真の一
例である。
【図3】ゲート電極に用いられた、多結晶シリコン膜上
に形成したWSi膜中のグレイン配向性を分析したX
線回折結果の一例を対比して示す図であり、に、回折
強度比I101/I002が10%以下の膜からのX線
回折を、に、回折強度比I101/I002が36%
の膜からのX線回折をそれぞれ示す。
【図4】本発明のWSi膜を配線に適用した、第二の
実施形態の例を模式的に示す断面図である。
【図5】本発明のWSi膜をゲート電極ならびに配線
に適用した、本発明の半導体装置の実施形態の一例を模
式的に示す断面図である。
【図6】配向性を制御していない従来のWSi膜を利
用したゲート電極において発生する異常酸化に伴う膜剥
がれの状況を模式的に示す断面図である。
【図7】図6に模式的に示した、配向性を制御していな
い従来のWSi膜を利用したゲート電極において発生
する異常酸化に伴う膜剥がれの発生箇所において、膜剥
がれ表面に露出すゲート電極を構成する各膜や層をなす
結晶の構造を示す走査型電子顕微鏡写真の一例である。
【符号の説明】
1…Si基板 2…ゲート酸化膜 3…多結晶シリコン膜 4…配向性の制御されたWSix膜 5…SiOカバー膜 6…Si基板 7…ゲート酸化膜 8…多結晶シリコン膜 9…配向性の制御されたWSix膜 10…SiOカバー膜 11…Si基板 12…層間絶縁膜 13…多結晶シリコン膜 14…配向性の制御されたWSix膜 15…SiOカバー膜 16…Si基板 17…ゲート酸化膜 18…多結晶シリコン膜 19…配向性の制御されたWSixゲート膜 20…層間絶縁膜 21…多結晶シリコン膜 22…配向性の制御されたWSix配線膜 23…層間絶縁膜 24…コンタクト 25…Si基板 26…ゲート酸化膜 27…多結晶シリコン膜 28…WO、WOとSiO酸化膜 29…配向性を制御していない、異常酸化のあったWS
ix膜 30…層間絶縁膜 31…多結晶シリコン膜 32…WO、WOとSiO酸化膜 33…配向性を制御していない、異常酸化のあったWS
ix膜 34…層間絶縁膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置において、ゲート電極または
    配線に利用されるWSi膜であって、 WSi膜は、複数のグレインから形成され、 少なくとも<001>配向するグレインと<101>配
    向するグレインとを含み、 含まれる各種の配向方位を有するグレインの体積比率に
    おいて、前記<001>配向するグレインの比率は、そ
    の他の配向方位を有するグレインの比率のいずれよりも
    高いことを特徴とする半導体装置用WSi膜。
  2. 【請求項2】 WSi膜中に含有される各種の配向方
    位を有するグレインの体積比率において、 <001>配向するグレインの比率が50%以上である
    ことを特徴とする請求項1に記載の半導体装置用WSi
    膜。
  3. 【請求項3】 WSi膜中に含有される各種の配向方
    位を有するグレインの体積比率において、 <101>配向するグレインの比率が最小であることを
    特徴とする請求項1に記載の半導体装置用WSi膜。
  4. 【請求項4】 WSi膜中に含有される各種の配向方
    位を有するグレインの体積比率において、 <101>配向するグレインの比率が10%以下である
    ことを特徴とする請求項1に記載の半導体装置用WSi
    膜。
  5. 【請求項5】 WSi膜において観測されるX線回折
    パターンにおいて、 前記<001>配向するグレインに由来する(002)
    ピークの強度I002と前記<101>配向するグレイ
    ンに由来する(101)ピークの強度I101との比、
    101/I002が10%以下であることを特徴とす
    る請求項1に記載の半導体装置用WSi膜。
  6. 【請求項6】 WSi膜は、下地層上にWFをSi
    Clで還元して形成され、 前記形成の直後において、前記下地とWSi膜との界
    面におけるSi/W組成比を面内平均して得られる原子
    数比Xの平均値が2.0−2.2範囲であることを特徴
    とする請求項1に記載の半導体装置用WSi膜。
  7. 【請求項7】 WSi膜は下地層上に形成した後、 700−850℃において熱処理が施されていることを
    特徴とする請求項1に記載の半導体装置用WSi膜。
  8. 【請求項8】 シリコン基板上に、少なくともゲート酸
    化膜と、前記ゲート酸化膜上に多結晶シリコン層、WS
    層、絶縁層が順次積層されてなる電極とを設ける半
    導体装置であって、 前記WSi層は、請求項1〜7のいずれかに記載する
    半導体装置用WSi膜を用いた層であることを特徴とす
    る半導体装置。
  9. 【請求項9】 シリコン基板上に、少なくとも多結晶シ
    リコン層、WSi膜、絶縁膜が順次積層されてなる配
    線を設ける半導体装置であって、 前記WSi層は、請求項1〜7のいずれかに記載する
    半導体装置用WSi膜を用いた層であることを特徴とす
    る半導体装置。
  10. 【請求項10】 シリコン基板上に、少なくともゲート
    酸化膜と、前記ゲート酸化膜上に多結晶シリコン層、W
    Si層、絶縁層が順次積層されてなる電極と、少なく
    とも多結晶シリコン層、WSi膜、絶縁膜が順次積層
    されてなる配線とを設ける半導体装置であって、 前記WSi層は、請求項1〜7のいずれかに記載する
    半導体装置用WSi膜を用いた層であることを特徴とす
    る半導体装置。
JP2000204351A 2000-06-02 2000-06-02 半導体装置用WSi膜、半導体装置、半導体装置用WSi膜の製造方法、及び半導体装置の製造方法 Expired - Fee Related JP4669108B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000204351A JP4669108B2 (ja) 2000-06-02 2000-06-02 半導体装置用WSi膜、半導体装置、半導体装置用WSi膜の製造方法、及び半導体装置の製造方法
US09/870,688 US20010051428A1 (en) 2000-06-02 2001-06-01 Low-resistive tungsten silicide layer strongly adhered to lower layer and semiconductor device using the same
CNB011185716A CN1181521C (zh) 2000-06-02 2001-06-04 一种制作半导体器件的工艺方法
US10/313,290 US6699786B2 (en) 2000-06-02 2002-12-06 Method for forming a semiconductor device that uses a low resistance tungsten silicide layer with a strong adherence to an underlayer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204351A JP4669108B2 (ja) 2000-06-02 2000-06-02 半導体装置用WSi膜、半導体装置、半導体装置用WSi膜の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001351878A true JP2001351878A (ja) 2001-12-21
JP4669108B2 JP4669108B2 (ja) 2011-04-13

Family

ID=18701622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204351A Expired - Fee Related JP4669108B2 (ja) 2000-06-02 2000-06-02 半導体装置用WSi膜、半導体装置、半導体装置用WSi膜の製造方法、及び半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20010051428A1 (ja)
JP (1) JP4669108B2 (ja)
CN (1) CN1181521C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462561B2 (en) 2019-09-05 2022-10-04 Kioxia Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459733B1 (ko) * 2002-12-30 2004-12-03 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
DE10314977A1 (de) 2003-04-02 2004-10-14 H.C. Starck Gmbh Verfahren zur Herstellung silikatischer Formkörper
KR100650858B1 (ko) * 2005-12-23 2006-11-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246206A (ja) * 1996-03-05 1997-09-19 Sony Corp ゲート電極の形成方法
JP2000091556A (ja) * 1998-09-11 2000-03-31 Nec Corp 電極・配線膜およびこれを用いた半導体装置
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
US5428244A (en) * 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
US5767558A (en) * 1996-05-10 1998-06-16 Integrated Device Technology, Inc. Structures for preventing gate oxide degradation
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246206A (ja) * 1996-03-05 1997-09-19 Sony Corp ゲート電極の形成方法
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法
JP2000091556A (ja) * 1998-09-11 2000-03-31 Nec Corp 電極・配線膜およびこれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462561B2 (en) 2019-09-05 2022-10-04 Kioxia Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN1327259A (zh) 2001-12-19
US20030087521A1 (en) 2003-05-08
JP4669108B2 (ja) 2011-04-13
US6699786B2 (en) 2004-03-02
US20010051428A1 (en) 2001-12-13
CN1181521C (zh) 2004-12-22

Similar Documents

Publication Publication Date Title
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
KR100203536B1 (ko) 반도체장치
US7612452B2 (en) Method for manufacturing a semiconductor device and semiconductor device
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR20080016463A (ko) 반도체 장치의 제조 방법
TW200814156A (en) Method for manufacturing semiconductor device and semiconductor device
US5278448A (en) Semiconductor device and method of fabricating the same
JPH05226334A (ja) 半導体装置,およびその製造方法
CN114121782A (zh) 形成互连结构的方法
KR100331906B1 (ko) 반도체 장치의 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP2009038248A (ja) 半導体装置及びその製造方法
CN1770423A (zh) 半导体器件的制造方法
JP2001351878A (ja) 半導体装置用WSi膜、ならびにそのWSi膜を用いた半導体装置
JPH05211147A (ja) アルミニウム配線およびその形成方法
JPH0246731A (ja) 半導体装置の製造方法
KR100197660B1 (ko) 텅스텐 실리사이드를 갖는 반도체 소자 제조방법
JP2010536159A (ja) 半導体装置及びその製造方法
JPH1154511A (ja) 半導体装置の金属配線構造及びその形成方法
JPH06204218A (ja) 半導体装置の製造方法
US20050255709A1 (en) Method for manufacturing semiconductor device
JP2004289009A (ja) 半導体装置の製造方法
JPH10125676A (ja) アルミニウム配線の作製方法
JPH09321006A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100316

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees