[go: up one dir, main page]

JP2001230272A - Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly - Google Patents

Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly

Info

Publication number
JP2001230272A
JP2001230272A JP2000042317A JP2000042317A JP2001230272A JP 2001230272 A JP2001230272 A JP 2001230272A JP 2000042317 A JP2000042317 A JP 2000042317A JP 2000042317 A JP2000042317 A JP 2000042317A JP 2001230272 A JP2001230272 A JP 2001230272A
Authority
JP
Japan
Prior art keywords
lead
chip
bump
free solder
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000042317A
Other languages
Japanese (ja)
Inventor
Kazuo Uchiyama
一男 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2000042317A priority Critical patent/JP2001230272A/en
Publication of JP2001230272A publication Critical patent/JP2001230272A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/012

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】Al電極に形成した鉛フリーはんだ多層バンプ
を有するフリップチップと、これを用いた鉛フリー・フ
リップチップアセンブリを提供する。 【解決手段】ICチップ1のAl電極11上に、ワイヤ
ボンダーを用いてAu細線を溶融しAuペデスタル12
を形成する。次にAuペデスタル12上にワイヤボンダ
ーにより溶融した鉛フリーはんだ細線を重畳させた鉛フ
リーはんだバンプ13によって、鉛フリーはんだ多層バ
ンプ10を有するフリップチップを形成する。さらに回
路基板2に配置したCuのパッド21とフリップチップ
の鉛フリーはんだ多層バンプ10を超音波熱圧着法によ
り溶融接合し、鉛フリー・フリップチップアセンブリと
する。該アセンブリの接合部は、Au拡散による強度の
脆弱性に懸念がなく、ワイヤボンダーにより形成したバ
ンプ高さの精度不足は超音波熱圧着法により均一な高さ
のバンプとして確実に接合される。
(57) Abstract: A flip chip having a lead-free solder multilayer bump formed on an Al electrode and a lead-free flip chip assembly using the same are provided. An Au pedestal is melted on an Al electrode of an IC chip by using a wire bonder.
To form Next, a flip chip having a lead-free solder multilayer bump 10 is formed on the Au pedestal 12 by a lead-free solder bump 13 on which a lead-free solder thin wire melted by a wire bonder is superimposed. Further, the Cu pad 21 arranged on the circuit board 2 and the flip-chip lead-free solder multilayer bump 10 are melt-bonded by an ultrasonic thermocompression bonding method to obtain a lead-free flip-chip assembly. There is no concern about the weakness of the strength due to the Au diffusion at the joints of the assembly, and the lack of precision in the height of the bumps formed by the wire bonder is ensured by ultrasonic thermocompression bonding as bumps of uniform height.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はICチップの実装技
術に係わるものであり、詳しくはフリップチップのバン
プ形成と実装の技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC chip mounting technique, and more particularly, to a flip chip bump formation and mounting technique.

【0002】[0002]

【従来の技術】フリップチップ構造をもつICチップの
実装技術は、半導体製造の後工程であるベアチップのA
l電極にバンプを形成してフリップチップに加工する手
段と、電子機器製造の組立工程であるフリップチップと
回路基板を接合する手段に分けて考えることができる。
フリップチップのユーザである電子機器の製造者が行う
フリップチップの調達は、ユーザー自らが購入したベア
チップのAl電極に真空プロセスによってAu等の金属
薄膜層を形成し、この上にメッキ法やはんだボール法等
を用いてバンプ加工を施すことは一般的ではなく、半導
体メーカの供給に従うことになる。このためユーザ側の
自由度に制約が生じ、またICチップのコストも割高に
なることは否めない。
2. Description of the Related Art The mounting technology of an IC chip having a flip chip structure is based on a bare chip A, which is a post-process of semiconductor manufacturing.
It can be divided into a means for forming a bump on an electrode and processing it into a flip chip, and a means for joining a flip chip and a circuit board in an assembly process of electronic device production.
Flip chips are procured by electronic device manufacturers, who are users of flip chips, by forming a metal thin film layer of Au or the like on the Al electrode of the bare chip purchased by the user by a vacuum process, and then applying a plating method or solder balls on this. It is not common to perform bump processing using a method or the like, and it follows supply from a semiconductor manufacturer. For this reason, the degree of freedom on the user side is restricted, and the cost of the IC chip is unavoidably increased.

【0003】次に、フリップチップと回路基板を接合す
る代表的な手段について概観する。はんだバンプのフリ
ップチップと回路基板を接合する工法として、回路基板
に予め接合用のパッドを備え、この回路基板のパッドに
はんだペーストを印刷し、はんだを加熱溶融して両者を
接合するはんだ接合が最も技術の蓄積している工法と云
える。然しながら、ICチップの高集積微細化が進み、
LSIチップの電極間隔が100μmの単位に挟ピッチ
化されている今日、はんだペーストの印刷精度には限界
がある。また、地球環境保護の観点から鉛を含まない接
合材料への転換が急務になっている。
Next, a typical means for joining a flip chip to a circuit board will be outlined. As a method of joining the flip chip of the solder bump and the circuit board, a soldering board that has a bonding pad on the circuit board in advance, prints solder paste on the pad of this circuit board, heats and melts the solder, and joins the two together It can be said that this method has the most accumulated technology. However, as IC chips become more highly integrated and finer,
Today, the electrode pitch of the LSI chip is narrowed to the unit of 100 μm, and the printing accuracy of the solder paste is limited. In addition, there is an urgent need to switch to a bonding material that does not contain lead from the viewpoint of protecting the global environment.

【0004】Auバンプのフリップチップと回路基板を
接続する工法として、熱硬化性の導電性接着剤若しくは
異方性導電膜を用いて、両者の接点を接触させる方法が
ある。この工法の優位性は接合材料に鉛を含まないため
環境に優しく、また接合後のフラックスを除去する洗浄
が不要になることである。然しながら、Auバンプの高
さの均一性と回路基板の平坦度の確保、及び熱硬化時間
の短縮等について改良が進められている。
As a method of connecting a flip chip of an Au bump and a circuit board, there is a method of using a thermosetting conductive adhesive or an anisotropic conductive film to contact both contacts. The advantage of this method is that it is environmentally friendly because it does not contain lead in the bonding material, and it does not require cleaning to remove the flux after bonding. However, improvements are being made to ensure the uniformity of the height of the Au bumps, the flatness of the circuit board, and the shortening of the thermosetting time.

【0005】近来の工法として、Auバンプを有するフ
リップチップとAuパッドを備えた回路基板を超音波熱
圧着法により接合する方法がある。接合原理は既知の技
術であるワイヤボンディングと同様であり、フリップチ
ップを超音波で加振して荷重を加え、フリップチップの
Auバンプと回路基板のAuパッドを接合する。この工
法は鉛フリー及びフラックスが不要になり、安定した低
い電気抵抗の接合を得る事ができる。但し回路基板のパ
ッドにAuの表面処理を施す生産工程の負荷を負うこと
になる。
As a recent construction method, there is a method of bonding a flip chip having an Au bump and a circuit board having an Au pad by an ultrasonic thermocompression bonding method. The joining principle is the same as that of wire bonding, which is a known technique, in which a flip chip is vibrated by ultrasonic waves to apply a load, and an Au bump of the flip chip is joined to an Au pad of the circuit board. This method eliminates the need for lead-free and flux, and can provide stable bonding with low electrical resistance. However, it imposes a load on the production process of applying the Au surface treatment to the pads of the circuit board.

【0006】[0006]

【発明が解決しようとする課題】本発明は電子機器生産
における鉛フリー化の一助として為されたものであり、
チップのAl電極上に簡便な方法で形成した鉛フリーは
んだバンプを有するフリップチップの提供と、この鉛フ
リーはんだバンプを有するフリップチップを用いた鉛フ
リー・フリップチップアセンブリの提供を目的とする。
SUMMARY OF THE INVENTION The present invention has been made to help lead-free production of electronic equipment.
An object of the present invention is to provide a flip chip having a lead-free solder bump formed on an Al electrode of a chip by a simple method, and a lead-free flip chip assembly using the flip chip having the lead-free solder bump.

【0007】[0007]

【課題を解決するための手段】本発明の第1の課題は鉛
フリーはんだバンプを有するフリップチップの提供であ
り、ベアチップのAl電極上に形成したAuペデスタル
と、このAuペデスタルに重畳させて形成した鉛フリー
はんだバンプとからなることを特徴とする鉛フリーはん
だ多層バンプを有するフリップチップの提供により課題
を解決する。
SUMMARY OF THE INVENTION A first object of the present invention is to provide a flip chip having a lead-free solder bump. The flip chip has an Au pedestal formed on an Al electrode of a bare chip, and is formed so as to overlap with the Au pedestal. The problem is solved by providing a flip chip having a lead-free solder multilayer bump characterized by comprising a lead-free solder bump.

【0008】さらに前述した鉛フリーはんだ多層バンプ
の形成には、ベアチップのAl電極上に超音波熱圧着法
を用いてAuペデスタルを形成し、このAuペデスタル
に重畳させて上記と同様に超音波熱圧着法により鉛フリ
ーはんだバンプを形成する、簡便な鉛フリーはんだ多層
バンプの形成方法を用いる。
In order to form the above-described lead-free solder multilayer bump, an Au pedestal is formed on the Al electrode of the bare chip using an ultrasonic thermocompression bonding method, and is superposed on the Au pedestal in the same manner as described above. A simple method of forming a lead-free solder multilayer bump, in which a lead-free solder bump is formed by a crimping method, is used.

【0009】発明の第2の課題は鉛フリー・フリップチ
ップアセンブリの提供であり、前述の鉛フリーはんだ多
層バンプを有するフリップチップとCuを配線導体とす
る回路基板を接合した組立構造体の提供であって、回路
基板の所定の位置に配置したCuパッドと、該Cuパッ
ド上に載置した前記フリップチップの鉛フリーはんだ多
層バンプを溶融接合したことを特徴とする鉛フリー・フ
リップチップアセンブリの提供により課題を解決する。
A second object of the present invention is to provide a lead-free flip-chip assembly, and to provide an assembly structure in which a flip-chip having the above-mentioned lead-free solder multilayer bump is joined to a circuit board using Cu as a wiring conductor. And providing a lead-free flip-chip assembly, wherein a Cu pad arranged at a predetermined position on a circuit board and a lead-free solder multilayer bump of the flip chip mounted on the Cu pad are melt-bonded. To solve the problem.

【0010】[0010]

【発明の実施の形態】本発明について、図1乃至図2を
用いて詳述する。図1は本発明による一実施の形態の全
般的な工程を示す。図2は請求項1に記載したベアチッ
プに鉛フリーはんだ多層バンプを形成するワイヤボンダ
ーを用いた超音波熱圧着の工程を示す模式図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to FIGS. FIG. 1 shows the general steps of one embodiment of the present invention. FIG. 2 is a schematic diagram showing a process of ultrasonic thermocompression bonding using a wire bonder for forming a lead-free solder multilayer bump on a bare chip according to the first embodiment.

【0011】最初に請求項1記載の鉛フリーはんだ多層
バンプを有するフリップチップについて図1乃至図2の
工程に従って説明する。工程の第1(図1−a)で、I
Cチップ1のAl電極11にAuペデスタル12を形成
する。
First, a flip chip having a lead-free solder multilayer bump according to claim 1 will be described with reference to FIGS. In the first step of the process (FIG. 1-a), I
An Au pedestal 12 is formed on the Al electrode 11 of the C chip 1.

【0012】Au細線3をワイヤボンダーのキャピラリ
4と呼ばれるタングステンカーバイト又はガラス等でで
きた細管の中を通す。キャピラリ4の先端から出たAu
細線3に放電電極5から放電し、Au細線3を溶融する
(図2−a)。
The Au wire 3 is passed through a capillary tube 4 made of tungsten carbide or glass, which is called a capillary 4 of a wire bonder. Au coming out of the tip of the capillary 4
The thin wire 3 is discharged from the discharge electrode 5 to melt the Au thin wire 3 (FIG. 2A).

【0013】キャピラリ4先端のボール状に溶融したA
u細線31をICチップ1のAl電極11に導き、超音
波振動と荷重を加える(図2−b)。この後キャピラリ
4を移動しAu細線3を切断する。この加振と加圧によ
りICチップ1のAl電極11の上にAuペデスタル1
2が形成される(図2−c)。
A melted into a ball at the tip of the capillary 4
The u thin wire 31 is guided to the Al electrode 11 of the IC chip 1, and ultrasonic vibration and a load are applied (FIG. 2B). Thereafter, the capillary 4 is moved to cut the Au fine wire 3. By this vibration and pressure, the Au pedestal 1 is placed on the Al electrode 11 of the IC chip 1.
2 is formed (FIG. 2-c).

【0014】Auペデスタル12の形成は、Au細線3
の直径、超音波振動の周波数および加圧が主要なパラメ
ータになる。Au細線3の直径を40μm、超音波振動
の周波数を60KHz、加圧を300gとする本発明の
実施例において、一般的なICチップ電極のサイズであ
る90μm角のAl電極11に良好なAuペデスタル1
2の形成されることを確認している。
The Au pedestal 12 is formed by forming the Au fine wire 3
The main parameters are the diameter, the frequency of the ultrasonic vibration and the pressure. In the embodiment of the present invention in which the diameter of the Au thin wire 3 is 40 μm, the frequency of the ultrasonic vibration is 60 KHz, and the pressure is 300 g, a good Au pedestal is used for a 90 μm square Al electrode 11 which is a general IC chip electrode size. 1
2 was formed.

【0015】工程の第2(図1−b)で、前記により形
成したAuペデスタル12の上に鉛フリーはんだバンプ
13を重畳させて、鉛フリーはんだ多層バンプ10を形
成する。尚、鉛フリーはんだバンプ13の形成は、前記
Auペデスタル12の形成におけるAu細線3に換えて
鉛フリーはんだの細線を用いる以外は同様であるため、
バンプ形成過程の詳述は割愛する。
In the second step (FIG. 1-b), the lead-free solder bump 13 is superposed on the Au pedestal 12 formed as described above to form the lead-free solder multilayer bump 10. The formation of the lead-free solder bump 13 is the same except that a thin wire of lead-free solder is used instead of the Au fine wire 3 in the formation of the Au pedestal 12.
The details of the bump formation process are omitted.

【0016】鉛フリーはんだバンプ13の形成は、鉛フ
リーはんだ細線の直径、超音波振動の周波数および加圧
が主要なパラメータになる。鉛フリーはんだ細線として
直径40μmのSn−3Agはんだ細線、超音波振動を
60KHz、加圧を300gとする実施例において、前
記のAuペデスタル12に重畳させた鉛フリーはんだバ
ンプ13を形成し、鉛フリーはんだ多層バンプ10を有
するフリップチップの形成を確認している。
The main parameters for forming the lead-free solder bump 13 are the diameter of the lead-free solder fine wire, the frequency of ultrasonic vibration, and the pressure. In the embodiment in which the Sn-3Ag solder fine wire having a diameter of 40 μm is used as the lead-free solder fine wire, the ultrasonic vibration is 60 KHz, and the pressure is 300 g, the lead-free solder bump 13 superposed on the Au pedestal 12 is formed. The formation of a flip chip having solder multilayer bumps 10 has been confirmed.

【0017】工程の第3(図1−c)で、回路基板2の
所定の位置に配置したCuのパッド21の上にICチッ
プ1を導き、パッド21とICチップ1の鉛フリーはん
だ多層バンプ10の位置を合わせ載置する。なを図示は
割愛するが、載置する前にICチップ1の鉛フリーはん
だ多層バンプ10にはフラックスの塗布を行う。
In the third step (FIG. 1-c), the IC chip 1 is led onto the Cu pad 21 arranged at a predetermined position on the circuit board 2, and the pad 21 and the lead-free solder multilayer bump of the IC chip 1 are formed. Position 10 and place. Although illustration is omitted, a flux is applied to the lead-free solder multilayer bump 10 of the IC chip 1 before mounting.

【0018】工程の第4(図1−d)において、チップ
1のダイ面から加熱し加圧する。加熱と加圧により鉛フ
リーはんだ多層バンプ10の先端部分にあるSnAgは
んだバンプ13が溶融し、ICチップ1と回路基板2が
接合する。最後にフラックスの残滓を洗浄し、鉛フリー
・フリップチップアセンブリの組立工程は完了する。加
熱と加圧の方法には、回路基板2をホットプレート等で
加熱し、チップ1側から荷重を加える事もできる。
In the fourth step (FIG. 1-d), the chip 1 is heated and pressed from the die surface. By heating and pressing, the SnAg solder bump 13 at the tip of the lead-free solder multilayer bump 10 is melted, and the IC chip 1 and the circuit board 2 are joined. Finally, the flux residue is washed, and the assembly process of the lead-free flip chip assembly is completed. As a method of heating and pressurizing, the circuit board 2 may be heated with a hot plate or the like, and a load may be applied from the chip 1 side.

【0019】ICチップ1のダイ面を250℃で5秒間
加熱し、1バンプ当たり50gの荷重をICチップ1に
加えた実施例において、接合部にAu拡散のない安定し
た接合強度と良好な電気抵抗をもつ組立構造体を確認し
ている。
In the embodiment in which the die surface of the IC chip 1 is heated at 250 ° C. for 5 seconds and a load of 50 g per bump is applied to the IC chip 1, a stable bonding strength without Au diffusion at the bonding portion and good electric power are obtained. Confirmed assembly structure with resistance.

【0020】先に述べた鉛フリーはんだ多層バンプ10
の形成過程で生じるバンプ高さのばらつきは、前記した
ICチップ1と回路基板2との接合時に該多層バンプ1
0が溶融する事により吸収される。また、ICチップ1
と回路基板2の熱膨張の差異によって生じる接合部分へ
の応力は、AuペデスタルとSnAgはんだの積層した
柱状の該多層バンプ10の塑性変形により吸収する事が
できる。
The lead-free solder multilayer bump 10 described above
Variations in the bump height that occur during the formation process of the multi-layer bump 1 during the bonding of the IC chip 1 and the circuit board 2 described above.
0 is absorbed by melting. IC chip 1
The stress on the joint generated due to the difference in thermal expansion between the substrate and the circuit board 2 can be absorbed by the plastic deformation of the columnar multilayer bump 10 in which the Au pedestal and the SnAg solder are laminated.

【0021】[0021]

【発明の効果】本発明は、実施の形態としても一例を述
べたとおり、次に示す効果を奏するものである。本発明
による鉛フリー・フリップチップアセンブリは、フリッ
プチップと回路基板のはんだ接合部に生じるAu拡散の
懸念がなく、安定した接合の強度を確保することができ
る。またワイヤーボンダを用いて形成したバンプ高さの
精度不足により生じる不確実な接合を補い、信頼性の高
い組立構造体を提供する事ができる。さらに本発明の提
供する鉛フリーはんだ多層バンプを形成する簡便な方法
は、電子機器製造者がICチップを調達する際の制約を
緩和するものであり、特に少量多品種の購入において、
チップの選択範囲を広め、価格の低減と納期の短縮に寄
与する事ができる。本発明の効果をさらに言及すれば、
鉛フリーはんだ多層バンプ・フリップチップとこれを用
いた鉛フリー・フリップチップアセンブリは、地球環境
保護の一助として寄与するものである。
The present invention has the following effects as described in the embodiment as an example. ADVANTAGE OF THE INVENTION The lead-free flip-chip assembly by this invention does not have the concern of Au diffusion which arises in the solder joint part of a flip chip and a circuit board, and can ensure the intensity | strength of the stable joining. Further, it is possible to compensate for uncertain joining caused by insufficient precision of the bump height formed by using the wire bonder, and to provide a highly reliable assembly structure. Further, the simple method of forming a lead-free solder multilayer bump provided by the present invention is intended to alleviate restrictions when an electronic device manufacturer procures an IC chip.
The range of choice of chips can be widened, which can contribute to lower prices and shorter delivery times. Further mentioning the effects of the present invention,
The lead-free solder multilayer bump flip chip and the lead-free flip chip assembly using the same contribute to the protection of the global environment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の一実施の形態における工程図
である。
FIG. 1 is a process chart in one embodiment of the present invention.

【図2】図2は、ワイヤボンダーを用いて鉛フリーはん
だ多層バンプを形成する模式図である。
FIG. 2 is a schematic diagram of forming a lead-free solder multilayer bump using a wire bonder.

【符号の説明】[Explanation of symbols]

1 ICチップ 10 鉛フリーはんだ多層バンプ 11 Al電極 12 Auペデスタル 13 鉛フリーはんだバンプ、又はSnAgはんだバ
ンプ 2 回路基板 21 パッド 3 Au細線 31 溶融したAu細線 4 キャピラリ 5 放電電極
DESCRIPTION OF SYMBOLS 1 IC chip 10 Lead-free solder multilayer bump 11 Al electrode 12 Au pedestal 13 Lead-free solder bump or SnAg solder bump 2 Circuit board 21 Pad 3 Au thin wire 31 Melted Au thin wire 4 Capillary 5 Discharge electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】フリップチップ構造のICチップであっ
て、ベアチップのAl電極上に形成したAuペデスタル
と、このAuペデスタルに重畳させて形成した鉛フリー
はんだバンプとからなることを特徴とする鉛フリーはん
だ多層バンプを有するフリップチップ。
1. An IC chip having a flip-chip structure, comprising: an Au pedestal formed on an Al electrode of a bare chip; and a lead-free solder bump formed so as to overlap the Au pedestal. Flip chip with solder multilayer bumps.
【請求項2】請求項1に記載の鉛フリーはんだ多層バン
プを有するフリップチップとCuを配線導体とする回路
基板を接合した組立構造体であって、回路基板の所定の
位置に配置したCuパッドと、該Cuパッド上に載置し
た前記フリップチップの鉛フリーはんだ多層バンプを溶
融接合したことを特徴とする鉛フリー・フリップチップ
アセンブリ。
2. An assembly structure in which a flip chip having a lead-free solder multilayer bump according to claim 1 is joined to a circuit board using Cu as a wiring conductor, wherein the Cu pad is arranged at a predetermined position on the circuit board. And a lead-free solder multilayer bump of the flip chip mounted on the Cu pad, which is fusion-bonded.
JP2000042317A 2000-02-21 2000-02-21 Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly Pending JP2001230272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000042317A JP2001230272A (en) 2000-02-21 2000-02-21 Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042317A JP2001230272A (en) 2000-02-21 2000-02-21 Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly

Publications (1)

Publication Number Publication Date
JP2001230272A true JP2001230272A (en) 2001-08-24

Family

ID=18565405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042317A Pending JP2001230272A (en) 2000-02-21 2000-02-21 Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly

Country Status (1)

Country Link
JP (1) JP2001230272A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6702175B1 (en) * 1999-06-11 2004-03-09 Matsushita Electric Industrial Co., Ltd. Method of soldering using lead-free solder and bonded article prepared through soldering by the method
EP1811556A4 (en) * 2004-09-30 2009-08-05 Tanaka Electronics Ind Wire bump material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6702175B1 (en) * 1999-06-11 2004-03-09 Matsushita Electric Industrial Co., Ltd. Method of soldering using lead-free solder and bonded article prepared through soldering by the method
EP1811556A4 (en) * 2004-09-30 2009-08-05 Tanaka Electronics Ind Wire bump material

Similar Documents

Publication Publication Date Title
JP4659262B2 (en) Electronic component mounting method and paste material
JP3880775B2 (en) Mounting electronic components on a circuit board
CN101252093B (en) Method of manufacturing an electronic component and an electronic device, the electronic component and electronic device
JPH11191569A (en) Flip chip mounting method and semiconductor device
CN101939832A (en) Thermal mechanical flip chip die bonding
JPWO1998030073A1 (en) Method and device for mounting electronic components on a circuit board
TW200843598A (en) Method for manufacturing wiring board with parts, method for manufacturing wiring board with solder humps, and wiring board
JP2010118534A (en) Semiconductor device and method of manufacturing same
JPH1126922A (en) Chip mounting method
JP2001230272A (en) Flip chip with lead-free solder multilayer bump and lead-free flip chip assembly
JP2002368039A (en) Flip chip mounting structure and manufacturing method thereof
JP3385943B2 (en) How to mount electronic components with gold bumps
JP3235192B2 (en) Wiring board connection method
JP2001185577A (en) Electronics
JP2009004462A (en) Mounting method of semiconductor device
JPH11288975A (en) Bonding method and bonding apparatus
JPH02312240A (en) Formation of bump
KR20170070388A (en) A film comprising conductive particle and the manufacturing method of flip chip package using the same
JP4044559B2 (en) Method of joining electronic parts and the like, and joining apparatus used therefor
JP2000332060A (en) Semiconductor device and manufacturing method thereof
JP2002184810A (en) Bonding method, bonding apparatus and mounting substrate
JP3445687B2 (en) Mounting method of semiconductor chip
JPH09153524A (en) Manufacturing method of electronic circuit device
JP2010141112A (en) Semiconductor device and method of manufacturing semiconductor device
JP2004288768A (en) Method for manufacturing multilayer wiring substrate