JP2001228191A - Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法 - Google Patents
Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法Info
- Publication number
- JP2001228191A JP2001228191A JP2000037338A JP2000037338A JP2001228191A JP 2001228191 A JP2001228191 A JP 2001228191A JP 2000037338 A JP2000037338 A JP 2000037338A JP 2000037338 A JP2000037338 A JP 2000037338A JP 2001228191 A JP2001228191 A JP 2001228191A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- lsi
- solder
- joint
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 95
- 230000005856 abnormality Effects 0.000 claims description 48
- 238000005476 soldering Methods 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 abstract description 11
- 238000012790 confirmation Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000007689 inspection Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩ動作中の随時においてはんだ接続状態
をモニタ可能とし、接続異常を早期に発見可能なＬＳＩ
はんだ付け部接続異常検出方法を提供する。 【解決手段】 接続確認用はんだボール３，４は機械的
応力が一番大きく、理論的にはんだ接続寿命の低いとさ
れるＢＧＡ１の最外周部の任意の場所に配置され、ＰＷ
Ｂ８にはんだを用いて電気的に接続されている。接続確
認用はんだボール３は電気的にＧＮＤに接続され、ＬＳ
Ｉ内配線２を通して接続確認用はんだボール４に接続さ
れている。接続確認用はんだボール４は抵抗９によって
プルアップされ、コンパレータ１０の一端（＋）に接続
されている。コンパレータ１０の他端（−）には基準電
源（Ｖｒｅｆ）が接続されている。コンパレータ１０の
出力ははんだ接続部７ａ，７ｂの接続異常を検出するは
んだ接続部監視部１１が接続され、接続部監視部１１の
出力は装置制御部１２へ接続されている。
をモニタ可能とし、接続異常を早期に発見可能なＬＳＩ
はんだ付け部接続異常検出方法を提供する。 【解決手段】 接続確認用はんだボール３，４は機械的
応力が一番大きく、理論的にはんだ接続寿命の低いとさ
れるＢＧＡ１の最外周部の任意の場所に配置され、ＰＷ
Ｂ８にはんだを用いて電気的に接続されている。接続確
認用はんだボール３は電気的にＧＮＤに接続され、ＬＳ
Ｉ内配線２を通して接続確認用はんだボール４に接続さ
れている。接続確認用はんだボール４は抵抗９によって
プルアップされ、コンパレータ１０の一端（＋）に接続
されている。コンパレータ１０の他端（−）には基準電
源（Ｖｒｅｆ）が接続されている。コンパレータ１０の
出力ははんだ接続部７ａ，７ｂの接続異常を検出するは
んだ接続部監視部１１が接続され、接続部監視部１１の
出力は装置制御部１２へ接続されている。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩはんだ接続構
造及びそれに用いるＬＳＩはんだ付け部接続異常検出方
法に関し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）等をはんだ付けでＰＷＢ（Ｐｒｉｎｔｅｄ Ｗｉｒ
ｉｎｇ Ｂｏａｒｄ）と接続する場合の接続異常を検出
する方法に関する。
造及びそれに用いるＬＳＩはんだ付け部接続異常検出方
法に関し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）等をはんだ付けでＰＷＢ（Ｐｒｉｎｔｅｄ Ｗｉｒ
ｉｎｇ Ｂｏａｒｄ）と接続する場合の接続異常を検出
する方法に関する。
【０００２】
【従来の技術】従来、はんだ付けの良否の判定は、はん
だ盛付け状態を外観によって判定するか、必要に応じて
低電圧を流し、その電圧降下によって判定している。ま
た、はんだ盛付け状態の検査は管能検査の一つである外
観検査によって行われ、盛付け状態を示す限度見本等を
使用して行われており、そのために使用する特別な検査
装置はない。
だ盛付け状態を外観によって判定するか、必要に応じて
低電圧を流し、その電圧降下によって判定している。ま
た、はんだ盛付け状態の検査は管能検査の一つである外
観検査によって行われ、盛付け状態を示す限度見本等を
使用して行われており、そのために使用する特別な検査
装置はない。
【０００３】さらに、接続良否を検査する検査装置は、
乾電池と電圧計もしくは電流計を組合せた簡単な装置が
使用されている。これらはんだ付け接続欠陥の検査方法
については、特開平６−１８４６３号公報等に開示され
ているが、これらはいずれも製造直後の検査方法であ
る。
乾電池と電圧計もしくは電流計を組合せた簡単な装置が
使用されている。これらはんだ付け接続欠陥の検査方法
については、特開平６−１８４６３号公報等に開示され
ているが、これらはいずれも製造直後の検査方法であ
る。
【０００４】一般的に、ＢＧＡ等をはんだ付けでＰＷＢ
と接続する場合、はんだ付け寿命がＢＧＡを実装したパ
ッケージの寿命決定の一要因になっている。しかしなが
ら、はんだ付け寿命は機械的、構造的な寿命であるた
め、動作中に継続的に接続状態をモニタしていない。
と接続する場合、はんだ付け寿命がＢＧＡを実装したパ
ッケージの寿命決定の一要因になっている。しかしなが
ら、はんだ付け寿命は機械的、構造的な寿命であるた
め、動作中に継続的に接続状態をモニタしていない。
【０００５】
【発明が解決しようとする課題】上述した従来のはんだ
付け部接続異常検出方法では、動作中に継続的に接続状
態をモニタしていないので、高信頼性を求められる装置
において、運用中のはんだ接続寿命（劣化）による装置
故障を極力避ける必要がある場合に、その故障発生前に
対応することができない。
付け部接続異常検出方法では、動作中に継続的に接続状
態をモニタしていないので、高信頼性を求められる装置
において、運用中のはんだ接続寿命（劣化）による装置
故障を極力避ける必要がある場合に、その故障発生前に
対応することができない。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、ＬＳＩ動作中の随時においてはんだ接続状態をモ
ニタすることができ、接続異常を早期に発見することが
できるＬＳＩはんだ接続構造及びそれに用いるＬＳＩは
んだ付け部接続異常検出方法を提供することにある。
消し、ＬＳＩ動作中の随時においてはんだ接続状態をモ
ニタすることができ、接続異常を早期に発見することが
できるＬＳＩはんだ接続構造及びそれに用いるＬＳＩは
んだ付け部接続異常検出方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるＬＳＩはん
だ接続構造は、大規模集積回路の基板への電気的接続を
行うためのＬＳＩはんだ接続構造であって、前記大規模
集積回路と前記基板との熱膨張差によって機械的応力が
一番大きい前記大規模集積回路の最外周部に配置されか
つその最外周部における接続異常を検出するためのはん
だ接続部材を備え、前記はんだ接続部材の接続異常を検
出するようにしている。
だ接続構造は、大規模集積回路の基板への電気的接続を
行うためのＬＳＩはんだ接続構造であって、前記大規模
集積回路と前記基板との熱膨張差によって機械的応力が
一番大きい前記大規模集積回路の最外周部に配置されか
つその最外周部における接続異常を検出するためのはん
だ接続部材を備え、前記はんだ接続部材の接続異常を検
出するようにしている。
【０００８】本発明によるＬＳＩはんだ付け部接続異常
検出方法は、大規模集積回路の基板への電気的接続を行
うためのＬＳＩはんだ接続構造におけるＬＳＩはんだ付
け部接続異常検出方法であって、前記大規模集積回路と
前記基板との熱膨張差によって機械的応力が一番大きい
前記大規模集積回路の最外周部における接続異常を検出
するためのはんだ接続部材を当該最外周部に配置し、前
記はんだ接続部材の接続異常を検出するようにしてい
る。
検出方法は、大規模集積回路の基板への電気的接続を行
うためのＬＳＩはんだ接続構造におけるＬＳＩはんだ付
け部接続異常検出方法であって、前記大規模集積回路と
前記基板との熱膨張差によって機械的応力が一番大きい
前記大規模集積回路の最外周部における接続異常を検出
するためのはんだ接続部材を当該最外周部に配置し、前
記はんだ接続部材の接続異常を検出するようにしてい
る。
【０００９】すなわち、本発明のＬＳＩはんだ付け部接
続異常検出方法は、ＬＳＩ（大規模集積回路）の電気的
接続を行うためのはんだ接続構造において、接続異常を
検出するはんだ接続ピン（ボール）を有し、接続異常を
検出時、異常を装置の上位制御部に連絡し、接続寿命を
把握して装置故障を防ぐことを特徴とする。
続異常検出方法は、ＬＳＩ（大規模集積回路）の電気的
接続を行うためのはんだ接続構造において、接続異常を
検出するはんだ接続ピン（ボール）を有し、接続異常を
検出時、異常を装置の上位制御部に連絡し、接続寿命を
把握して装置故障を防ぐことを特徴とする。
【００１０】より具体的に、本発明のＬＳＩはんだ付け
部接続異常検出方法は、ＢＧＡとＰＷＢとの熱膨張差に
よって機械的応力が一番大きく、そのため、理論的には
んだ接続寿命の低いとされる最外周部の接続異常を電気
的にインピダンス変化としてとらえ、ＬＳＩ動作中の随
時において、はんだ接続状態をモニタすることを可能と
し、接続異常の早期発見を可能としている。
部接続異常検出方法は、ＢＧＡとＰＷＢとの熱膨張差に
よって機械的応力が一番大きく、そのため、理論的には
んだ接続寿命の低いとされる最外周部の接続異常を電気
的にインピダンス変化としてとらえ、ＬＳＩ動作中の随
時において、はんだ接続状態をモニタすることを可能と
し、接続異常の早期発見を可能としている。
【００１１】つまり、接続異常の検出ポイントを接続寿
命の短い最外周としているため、信号用ボール部分が接
続寿命の限界に到達する前に、はんだ付け異常の発生を
予測可能となり、信号用接続断線によるシステム動作断
の前に対策を実施することが可能となる。
命の短い最外周としているため、信号用ボール部分が接
続寿命の限界に到達する前に、はんだ付け異常の発生を
予測可能となり、信号用接続断線によるシステム動作断
の前に対策を実施することが可能となる。
【００１２】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
るＬＳＩはんだ付け部接続異常検出方法を示す概念図で
ある。図１において、接続確認用はんだボール３，４は
ＢＧＡ１とＰＷＢ８との熱膨張差によって機械的応力が
一番大きく、そのため、理論的にはんだ接続寿命の低い
とされるＢＧＡ１の最外周部の任意の場所に配置され、
ＰＷＢ８にはんだを用いて電気的に接続されている（は
んだ接続部７ａ，７ｂ）。
図面を参照して説明する。図１は本発明の一実施例によ
るＬＳＩはんだ付け部接続異常検出方法を示す概念図で
ある。図１において、接続確認用はんだボール３，４は
ＢＧＡ１とＰＷＢ８との熱膨張差によって機械的応力が
一番大きく、そのため、理論的にはんだ接続寿命の低い
とされるＢＧＡ１の最外周部の任意の場所に配置され、
ＰＷＢ８にはんだを用いて電気的に接続されている（は
んだ接続部７ａ，７ｂ）。
【００１３】接続確認用はんだボール３は電気的にＧＮ
Ｄ（グランド）に接続され、ＬＳＩ内配線２を通して接
続確認用はんだボール４に接続されている。接続確認用
はんだボール４は抵抗９によってプルアップされ、コン
パレータ１０の一端（＋）に接続されている。コンパレ
ータ１０の他端（−）には基準電源（Ｖｒｅｆ）が接続
されている。
Ｄ（グランド）に接続され、ＬＳＩ内配線２を通して接
続確認用はんだボール４に接続されている。接続確認用
はんだボール４は抵抗９によってプルアップされ、コン
パレータ１０の一端（＋）に接続されている。コンパレ
ータ１０の他端（−）には基準電源（Ｖｒｅｆ）が接続
されている。
【００１４】コンパレータ１０の出力にはその出力をモ
ニタし、はんだ接続部７ａ，７ｂの接続異常（高インピ
ダンス、開放）を検出するはんだ接続部監視部１１が接
続され、接続部監視部１１の出力はその検出した接続異
常情報から、接続確認用はんだボール３，４と比較して
接続寿命の長い信号用はんだボール５，６の接続寿命を
保持できる間に、部品交換依頼を要求する装置制御部１
２へ接続されている。
ニタし、はんだ接続部７ａ，７ｂの接続異常（高インピ
ダンス、開放）を検出するはんだ接続部監視部１１が接
続され、接続部監視部１１の出力はその検出した接続異
常情報から、接続確認用はんだボール３，４と比較して
接続寿命の長い信号用はんだボール５，６の接続寿命を
保持できる間に、部品交換依頼を要求する装置制御部１
２へ接続されている。
【００１５】図２は図１のコンパレータ１０の異常発生
時における信号波形を示す信号波形図である。これら図
１及び図２を参照して本発明の一実施例によるＬＳＩは
んだ付け部接続異常検出方法の動作について説明する。
時における信号波形を示す信号波形図である。これら図
１及び図２を参照して本発明の一実施例によるＬＳＩは
んだ付け部接続異常検出方法の動作について説明する。
【００１６】はんだ付け不良が未発生の場合、コンパレ
ータ１０の（＋）側入力端子は接続確認用はんだボール
４、はんだ接続部７ｂ、ＬＳＩ内配線２、接続確認用は
んだボール３、はんだ接続部７ａを介してＧＮＤに接続
されており、電位は０Ｖである。
ータ１０の（＋）側入力端子は接続確認用はんだボール
４、はんだ接続部７ｂ、ＬＳＩ内配線２、接続確認用は
んだボール３、はんだ接続部７ａを介してＧＮＤに接続
されており、電位は０Ｖである。
【００１７】また、コンパレータ１０の（−）端子側は
Ｖｒｅｆ電圧（Ｖｃｃ＞Ｖｒｅｆ）に設定されている。
これによって、コンパレータ１０の出力は“Ｌ”レベル
になっている。
Ｖｒｅｆ電圧（Ｖｃｃ＞Ｖｒｅｆ）に設定されている。
これによって、コンパレータ１０の出力は“Ｌ”レベル
になっている。
【００１８】はんだ接続異常がはんだ接続部７ａ，７ｂ
で発生すると、はんだ接続部７ａ，７ｂのインピダンス
が徐々に上昇するため、コンパレータ１０の（＋）側端
子の電位も徐々に上昇する。
で発生すると、はんだ接続部７ａ，７ｂのインピダンス
が徐々に上昇するため、コンパレータ１０の（＋）側端
子の電位も徐々に上昇する。
【００１９】このコンパレータ１０の（＋）側端子の電
位がコンパレータ１０の（−）端子のＶｒｅｆ値を上回
った時、コンパレータ１０の出力は反転し、出力レベル
は“Ｈ”になる。この信号レベル反転をはんだ接続部監
視部１１が検出し、その検出結果を装置制御部１２へ報
告する。
位がコンパレータ１０の（−）端子のＶｒｅｆ値を上回
った時、コンパレータ１０の出力は反転し、出力レベル
は“Ｈ”になる。この信号レベル反転をはんだ接続部監
視部１１が検出し、その検出結果を装置制御部１２へ報
告する。
【００２０】装置制御部１２は接続部監視部１１にて検
出された接続異常情報から、接続確認用はんだボール
３，４と比較して接続寿命の長い信号用はんだボール
５，６の接続寿命を保持できる間に部品交換を要求す
る。
出された接続異常情報から、接続確認用はんだボール
３，４と比較して接続寿命の長い信号用はんだボール
５，６の接続寿命を保持できる間に部品交換を要求す
る。
【００２１】このように、ＢＧＡ１とＰＷＢ８との熱膨
張差によって機械的応力が一番大きく、そのため、理論
的にはんだ接続寿命の低いとされる最外周部の接続異常
を電気的にインピダンス変化としてとらえ、ＬＳＩ動作
中の随時において、はんだ接続状態をモニタすることが
でき、接続異常を早期に発見することができる。
張差によって機械的応力が一番大きく、そのため、理論
的にはんだ接続寿命の低いとされる最外周部の接続異常
を電気的にインピダンス変化としてとらえ、ＬＳＩ動作
中の随時において、はんだ接続状態をモニタすることが
でき、接続異常を早期に発見することができる。
【００２２】また、接続異常の検出ポイントを接続寿命
の短い最外周としているため、信号用はんだボール５，
６の部分が接続寿命の限界に到達する前に、はんだ付け
異常の発生を予測することができ、信号用接続断線によ
るシステム動作断の前に対策を実施することができる。
の短い最外周としているため、信号用はんだボール５，
６の部分が接続寿命の限界に到達する前に、はんだ付け
異常の発生を予測することができ、信号用接続断線によ
るシステム動作断の前に対策を実施することができる。
【００２３】図３は本発明の他の実施例によるＬＳＩは
んだ付け部接続異常検出方法を示す概念図である。図３
において、接続確認用ピン１５，１６はＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）１３とＰＷＢ８との熱膨張差
によって機械的応力が一番大きく、そのため、理論的に
はんだ接続寿命の低いとされるＰＧＡ１３の最外周部の
任意の場所に配置され、ＰＷＢ８にはんだを用いて電気
的に接続されている（はんだ接続部７ａ，７ｂ）。
んだ付け部接続異常検出方法を示す概念図である。図３
において、接続確認用ピン１５，１６はＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）１３とＰＷＢ８との熱膨張差
によって機械的応力が一番大きく、そのため、理論的に
はんだ接続寿命の低いとされるＰＧＡ１３の最外周部の
任意の場所に配置され、ＰＷＢ８にはんだを用いて電気
的に接続されている（はんだ接続部７ａ，７ｂ）。
【００２４】接続確認用ピン１５は電気的にＧＮＤ（グ
ランド）に接続され、ＬＳＩ内配線１４を通して接続確
認用ピン１６に接続されている。接続確認用ピン１６は
抵抗９によってプルアップされ、コンパレータ１０の一
端（＋）に接続されている。コンパレータ１０の他端
（−）には基準電源（Ｖｒｅｆ）が接続されている。
ランド）に接続され、ＬＳＩ内配線１４を通して接続確
認用ピン１６に接続されている。接続確認用ピン１６は
抵抗９によってプルアップされ、コンパレータ１０の一
端（＋）に接続されている。コンパレータ１０の他端
（−）には基準電源（Ｖｒｅｆ）が接続されている。
【００２５】コンパレータ１０の出力にはその出力をモ
ニタし、はんだ接続部７ａ，７ｂの接続異常（高インピ
ダンス、開放）を検出するはんだ接続部監視部１１が接
続され、接続部監視部１１の出力はその検出した接続異
常情報から、接続確認用ピン１５，１６と比較して接続
寿命の長い信号用ピン１７，１８の接続寿命を保持でき
る間に、部品交換依頼を要求する装置制御部１２へ接続
されている。
ニタし、はんだ接続部７ａ，７ｂの接続異常（高インピ
ダンス、開放）を検出するはんだ接続部監視部１１が接
続され、接続部監視部１１の出力はその検出した接続異
常情報から、接続確認用ピン１５，１６と比較して接続
寿命の長い信号用ピン１７，１８の接続寿命を保持でき
る間に、部品交換依頼を要求する装置制御部１２へ接続
されている。
【００２６】図１に示す本発明の一実施例によるはんだ
付け構造ではＢＧＡ１の接続確認用はんだボール３，４
をＢＧＡ１の最外周部の任意の場所に配置しているが、
図３に示すように、ＢＧＡ１でなくＰＧＡ１３でも、本
発明の一実施例と同様なモニタ方式が可能である。
付け構造ではＢＧＡ１の接続確認用はんだボール３，４
をＢＧＡ１の最外周部の任意の場所に配置しているが、
図３に示すように、ＢＧＡ１でなくＰＧＡ１３でも、本
発明の一実施例と同様なモニタ方式が可能である。
【００２７】図４は本発明の別の実施例によるＬＳＩは
んだ付け部接続異常検出方法を示す概念図である。図４
において、接続確認用はんだボール３，４はＢＧＡ１と
ＰＷＢ８との熱膨張差によって機械的応力が一番大き
く、そのため、理論的にはんだ接続寿命の低いとされる
ＢＧＡ１の最外周部の任意の場所に配置され、ＰＷＢ８
にはんだを用いて電気的に接続されている（はんだ接続
部７ａ，７ｂ）。
んだ付け部接続異常検出方法を示す概念図である。図４
において、接続確認用はんだボール３，４はＢＧＡ１と
ＰＷＢ８との熱膨張差によって機械的応力が一番大き
く、そのため、理論的にはんだ接続寿命の低いとされる
ＢＧＡ１の最外周部の任意の場所に配置され、ＰＷＢ８
にはんだを用いて電気的に接続されている（はんだ接続
部７ａ，７ｂ）。
【００２８】接続確認用はんだボール３は電気的にＧＮ
Ｄ（グランド）に接続され、ＬＳＩ内配線２を通して接
続確認用はんだボール４に接続されている。接続確認用
はんだボール４は抵抗２１によってプルアップされ、コ
ンパレータ２２の一端（−）に接続されている。コンパ
レータ２２の他端（＋）には基準電源（Ｖｒｅｆ）が接
続されている。
Ｄ（グランド）に接続され、ＬＳＩ内配線２を通して接
続確認用はんだボール４に接続されている。接続確認用
はんだボール４は抵抗２１によってプルアップされ、コ
ンパレータ２２の一端（−）に接続されている。コンパ
レータ２２の他端（＋）には基準電源（Ｖｒｅｆ）が接
続されている。
【００２９】コンパレータ２２の出力にはその出力をモ
ニタし、はんだ接続部７ａ，７ｂの接続異常を検出する
はんだ接続部監視部２３が接続され、接続部監視部２３
の出力はその検出した接続異常情報から、接続確認用は
んだボール３，４と比較して接続寿命の長い信号用はん
だボール５，６の接続寿命を保持できる間に、部品交換
依頼を要求する装置制御部２４へ接続されている。
ニタし、はんだ接続部７ａ，７ｂの接続異常を検出する
はんだ接続部監視部２３が接続され、接続部監視部２３
の出力はその検出した接続異常情報から、接続確認用は
んだボール３，４と比較して接続寿命の長い信号用はん
だボール５，６の接続寿命を保持できる間に、部品交換
依頼を要求する装置制御部２４へ接続されている。
【００３０】図５は図４のコンパレータ２２の異常発生
時における信号波形を示す信号波形図である。これら図
４及び図５を参照して本発明の別の実施例によるＬＳＩ
はんだ付け部接続異常検出方法の動作について説明す
る。
時における信号波形を示す信号波形図である。これら図
４及び図５を参照して本発明の別の実施例によるＬＳＩ
はんだ付け部接続異常検出方法の動作について説明す
る。
【００３１】はんだ付け不良が未発生の場合、コンパレ
ータ２２の（−）側入力端子は接続確認用はんだボール
４、はんだ接続部７ｂ、ＬＳＩ内配線２、接続確認用は
んだボール３、はんだ接続部７ａを介してＧＮＤに接続
されており、電位は０Ｖである。
ータ２２の（−）側入力端子は接続確認用はんだボール
４、はんだ接続部７ｂ、ＬＳＩ内配線２、接続確認用は
んだボール３、はんだ接続部７ａを介してＧＮＤに接続
されており、電位は０Ｖである。
【００３２】また、コンパレータ２２の（＋）端子側
は、Ｖｒｅｆ電圧（Ｖｃｃ＞Ｖｒｅｆ）に設定されてい
る。これによって、コンパレータ２２の出力は“Ｈ”レ
ベルになっている。
は、Ｖｒｅｆ電圧（Ｖｃｃ＞Ｖｒｅｆ）に設定されてい
る。これによって、コンパレータ２２の出力は“Ｈ”レ
ベルになっている。
【００３３】はんだ接続異常がはんだ接続部７ａ，７ｂ
で発生すると、はんだ接続部７ａ，７ｂのインピダンス
が徐々に上昇するため、コンパレータ２２の（−）側端
子の電位も徐々に上昇する。
で発生すると、はんだ接続部７ａ，７ｂのインピダンス
が徐々に上昇するため、コンパレータ２２の（−）側端
子の電位も徐々に上昇する。
【００３４】コンパレータ２２の（−）側端子の電位が
コンパレータ２２の（＋）端子のＶｒｅｆ値を上回った
時、コンパレータ２２の出力は反転し、出力レベルは
“Ｌ”になる。この信号レベル反転をはんだ接続部監視
部２３が検出し、その検出結果を部品交換依頼を要求す
る装置制御部２４へ報告する。
コンパレータ２２の（＋）端子のＶｒｅｆ値を上回った
時、コンパレータ２２の出力は反転し、出力レベルは
“Ｌ”になる。この信号レベル反転をはんだ接続部監視
部２３が検出し、その検出結果を部品交換依頼を要求す
る装置制御部２４へ報告する。
【００３５】装置制御部２４は接続部監視部２３にて検
出された接続異常情報によって、接続確認用はんだボー
ル３，４と比較して接続寿命の長い信号用はんだボール
５，６の接続寿命を保持できる間に、部品交換を要求す
る。
出された接続異常情報によって、接続確認用はんだボー
ル３，４と比較して接続寿命の長い信号用はんだボール
５，６の接続寿命を保持できる間に、部品交換を要求す
る。
【００３６】このように、本発明の別の実施例によるＬ
ＳＩはんだ付け部接続異常検出方法の如く、コンパレー
タ２２の入力端子の（＋）と（−）とを交換しても、本
発明の一実施例によるＬＳＩはんだ付け部接続異常検出
方法と同様な効果を得ることができる。
ＳＩはんだ付け部接続異常検出方法の如く、コンパレー
タ２２の入力端子の（＋）と（−）とを交換しても、本
発明の一実施例によるＬＳＩはんだ付け部接続異常検出
方法と同様な効果を得ることができる。
【００３７】
【発明の効果】以上説明したように本発明によれば、大
規模集積回路の基板への電気的接続を行うためのＬＳＩ
はんだ接続構造において、大規模集積回路と基板との熱
膨張差によって機械的応力が一番大きい大規模集積回路
の最外周部における接続異常を検出するためのはんだ接
続部材を当該最外周部に配置し、はんだ接続部材の接続
異常を検出することによって、大規模集積回路動作中の
随時においてはんだ接続状態をモニタすることができ、
接続異常を早期に発見することができるという効果があ
る。
規模集積回路の基板への電気的接続を行うためのＬＳＩ
はんだ接続構造において、大規模集積回路と基板との熱
膨張差によって機械的応力が一番大きい大規模集積回路
の最外周部における接続異常を検出するためのはんだ接
続部材を当該最外周部に配置し、はんだ接続部材の接続
異常を検出することによって、大規模集積回路動作中の
随時においてはんだ接続状態をモニタすることができ、
接続異常を早期に発見することができるという効果があ
る。
【図１】本発明の一実施例によるＬＳＩはんだ付け部接
続異常検出方法を示す概念図である。
続異常検出方法を示す概念図である。
【図２】図１のコンパレータの異常発生時における信号
波形を示す信号波形図である。
波形を示す信号波形図である。
【図３】本発明の他の実施例によるＬＳＩはんだ付け部
接続異常検出方法を示す概念図である。
接続異常検出方法を示す概念図である。
【図４】本発明の別の実施例によるＬＳＩはんだ付け部
接続異常検出方法を示す概念図である。
接続異常検出方法を示す概念図である。
【図５】図４のコンパレータの異常発生時における信号
波形を示す信号波形図である。
波形を示す信号波形図である。
１ ＢＧＡ ２，１４ ＬＳＩ内配線 ３，４ 接続確認用はんだボール ５，６ 信号用はんだボール ７ａ，７ｂ はんだ接続部 ８ ＰＷＢ ９，２１ 抵抗 １０，２２ コンパレータ １１，２３ 接続部監視部 １２，２４ 装置制御部 １３ ＰＧＡ １５，１６ 接続確認用ピン １７，１８ 信号用ピン
Claims (12)
- 【請求項１】 大規模集積回路の基板への電気的接続を
行うためのＬＳＩはんだ接続構造であって、前記大規模
集積回路と前記基板との熱膨張差によって機械的応力が
一番大きい前記大規模集積回路の最外周部に配置されか
つその最外周部における接続異常を検出するためのはん
だ接続部材を有し、前記はんだ接続部材の接続異常を検
出するようにしたことを特徴とするＬＳＩはんだ接続構
造。 - 【請求項２】 前記はんだ接続部材は、接続確認用のは
んだボールからなることを特徴とする請求項１記載のＬ
ＳＩはんだ接続構造。 - 【請求項３】 前記大規模集積回路は、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）からなることを特徴とする
請求項２記載のＬＳＩはんだ接続構造。 - 【請求項４】 前記はんだ接続部材は、接続確認用のピ
ン部材からなることを特徴とする請求項１記載のＬＳＩ
はんだ接続構造。 - 【請求項５】 前記大規模集積回路は、ＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）からなることを特徴とする請
求項４記載のＬＳＩはんだ接続構造。 - 【請求項６】 前記はんだ接続部材の接続異常を電気的
にインピダンス変化としてとらえるようにしたことを特
徴とする請求項１から請求項５のいずれか記載のＬＳＩ
はんだ接続構造。 - 【請求項７】 大規模集積回路の基板への電気的接続を
行うためのＬＳＩはんだ接続構造におけるＬＳＩはんだ
付け部接続異常検出方法であって、前記大規模集積回路
と前記基板との熱膨張差によって機械的応力が一番大き
い前記大規模集積回路の最外周部における接続異常を検
出するためのはんだ接続部材を当該最外周部に配置し、
前記はんだ接続部材の接続異常を検出するようにしたこ
とを特徴とするＬＳＩはんだ付け部接続異常検出方法。 - 【請求項８】 前記はんだ接続部材は、接続確認用のは
んだボールからなることを特徴とする請求項７記載のＬ
ＳＩはんだ付け部接続異常検出方法。 - 【請求項９】 前記大規模集積回路は、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）からなることを特徴とする
請求項８記載のＬＳＩはんだ付け部接続異常検出方法。 - 【請求項１０】 前記はんだ接続部材は、接続確認用の
ピン部材からなることを特徴とする請求項７記載のＬＳ
Ｉはんだ付け部接続異常検出方法。 - 【請求項１１】 前記大規模集積回路は、ＰＧＡ（Ｐｉ
ｎ Ｇｒｉｄ Ａｒｒａｙ）からなることを特徴とする
請求項１０記載のＬＳＩはんだ付け部接続異常検出方
法。 - 【請求項１２】 前記はんだ接続部材の接続異常を電気
的にインピダンス変化としてとらえるようにしたことを
特徴とする請求項７から請求項１１のいずれか記載のＬ
ＳＩはんだ付け部接続異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000037338A JP2001228191A (ja) | 2000-02-16 | 2000-02-16 | Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000037338A JP2001228191A (ja) | 2000-02-16 | 2000-02-16 | Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001228191A true JP2001228191A (ja) | 2001-08-24 |
Family
ID=18561237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000037338A Pending JP2001228191A (ja) | 2000-02-16 | 2000-02-16 | Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001228191A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652416B1 (ko) | 2005-07-07 | 2006-12-01 | 삼성전자주식회사 | 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 |
| JP2007113983A (ja) * | 2005-10-19 | 2007-05-10 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子の異常検出装置 |
| JP2008309528A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 電子機器 |
| JP2010251519A (ja) * | 2009-04-15 | 2010-11-04 | Denso Corp | 電子装置 |
| JP2010271182A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 接続異常検出装置およびそれを用いた車載用電子機器 |
| WO2023209856A1 (ja) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | 車載制御装置 |
| JP2024534217A (ja) * | 2021-09-08 | 2024-09-18 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子コントロールユニットおよび電子コントロールユニットの蝋付け結合部を監視する方法 |
-
2000
- 2000-02-16 JP JP2000037338A patent/JP2001228191A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652416B1 (ko) | 2005-07-07 | 2006-12-01 | 삼성전자주식회사 | 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 |
| JP2007113983A (ja) * | 2005-10-19 | 2007-05-10 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子の異常検出装置 |
| JP2008309528A (ja) * | 2007-06-12 | 2008-12-25 | Toshiba Corp | 電子機器 |
| JP2010251519A (ja) * | 2009-04-15 | 2010-11-04 | Denso Corp | 電子装置 |
| US8395404B2 (en) | 2009-04-15 | 2013-03-12 | Denso Corporation | Electronic device including electronic part and wiring substrate |
| JP2010271182A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 接続異常検出装置およびそれを用いた車載用電子機器 |
| JP2024534217A (ja) * | 2021-09-08 | 2024-09-18 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子コントロールユニットおよび電子コントロールユニットの蝋付け結合部を監視する方法 |
| WO2023209856A1 (ja) * | 2022-04-27 | 2023-11-02 | 日立Astemo株式会社 | 車載制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759961B2 (en) | Ball grid array connection monitoring system and method | |
| US7208967B2 (en) | Socket connection test modules and methods of using the same | |
| US20090058435A1 (en) | High-sensitive resistance measuring device and monitoring method of solder bump | |
| JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
| JP4978779B2 (ja) | 半導体集積回路の試験方法及びｉｃテスタ | |
| JP2002156399A (ja) | 回路基板の検査装置及び検査方法 | |
| CN106949933B (zh) | 一种线束插接件的检测方法 | |
| JP2001228191A (ja) | Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法 | |
| JP3371869B2 (ja) | ベアチップｌｓｉ搭載基板の高速テスト装置 | |
| US6809532B2 (en) | Inspection method and inspection apparatus for semiconductor circuit | |
| JP2004077167A (ja) | 半導体素子の接続状態検査方法及び接続状態検査装置 | |
| JP2005322768A (ja) | 半導体集積回路 | |
| JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
| JP4876026B2 (ja) | 基板検査装置 | |
| JPH1183957A (ja) | 検査装置及び検査方法 | |
| JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| CN1847858A (zh) | 测试转接卡及其测试设备 | |
| JP4727641B2 (ja) | テスター装置 | |
| JP2005043202A (ja) | 故障検出装置および故障検出方法 | |
| JP2004045325A (ja) | バーンインボードとバーンイン試験方法 | |
| JP2025536425A (ja) | フレックスケーブルの接合プロセスを監視するための方法、およびフレックスケーブル | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JP2002334966A (ja) | マルチチップモジュールおよびその検査方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 |