[go: up one dir, main page]

JP2001217340A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001217340A
JP2001217340A JP2000024094A JP2000024094A JP2001217340A JP 2001217340 A JP2001217340 A JP 2001217340A JP 2000024094 A JP2000024094 A JP 2000024094A JP 2000024094 A JP2000024094 A JP 2000024094A JP 2001217340 A JP2001217340 A JP 2001217340A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
resin
conductive member
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000024094A
Other languages
English (en)
Inventor
Takashi Miyazaki
崇誌 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000024094A priority Critical patent/JP2001217340A/ja
Priority to US09/770,458 priority patent/US6597070B2/en
Priority to KR10-2001-0004451A priority patent/KR100371282B1/ko
Publication of JP2001217340A publication Critical patent/JP2001217340A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W74/019
    • H10W72/00
    • H10W40/251
    • H10W40/259
    • H10W72/012
    • H10W72/0198
    • H10W74/014
    • H10W74/111
    • H10W74/47
    • H10P72/7438
    • H10W72/07141
    • H10W72/07251
    • H10W72/20
    • H10W72/241
    • H10W72/251
    • H10W72/877
    • H10W72/90
    • H10W72/9413
    • H10W72/9415
    • H10W74/142

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと実装基板との間のアンダーフ
ィル樹脂を不要としながらも、金属バンプに働く変形応
力を緩和して実装信頼性を向上させ、実装基板を含む周
辺デバイス等に対する再生処理時のダメージを回避し、
低コストを実現できる半導体装置及びその製造方法を得
る。 【解決手段】 半導体装置では、半導体チップ21に形
成された電極パッド18が実装基板の対応する各電極に
金属バンプ26を介して接続される。この半導体装置
は、半導体チップ21に形成され電極パッド18を露出
させる開口部を備えたパッシベーション膜19と、開口
部を通して一端が電極パッド18に接続される突起状電
極部20と、突起状電極部20の他端と金属バンプ26
とを接続するポスト電極部16Aと、ポスト電極部16
Aの端面を除いてポスト電極部16A、突起状電極部2
0及びパッシベーション膜19を覆う、弾性を有する絶
縁性樹脂層13とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、熱膨張率差に起因する金属バ
ンプの損傷等を回避する構造の半導体装置及び該半導体
装置の製造方法に関する。
【0002】
【従来の技術】近年の半導体装置では、搭載する半導体
チップの高集積化によって装置の小型化や薄型化が実現
され、電子機器の更なる高性能化や高速化が図られてい
る。また、半導体装置に搭載する電子機器の高性能化、
小型軽量化及び高速化の要請に応えるため新形態のパッ
ケージが開発されている。例えば、高密度実装が可能な
FCBGA(flip chip ball grid array)方式による
パッケージも出現している。
【0003】図10は、FCBGA方式による半導体装
置を示す側面図であり、(a)は半導体チップを、(b)は半
導体チップの実装状態を夫々示す。半導体チップ40
は、周辺部又は活性領域上に所定配列の複数の電極パッ
ドを有し、各電極パッド上には金属バンプ41が搭載さ
れる(図10(a))。この半導体チップ40は、最終ユ
ーザ側で、バンプ配列パターンと同じパターンの電極を
有する多層配線基板(実装基板)42に実装される(図
10(b))。
【0004】一般に、金属バンプ41がはんだボールで
構成される場合には、はんだボールは、所定温度下でリ
フローされて多層配線基板42に固着される。この際
に、半導体チップ40と多層配線基板42との熱膨張係
数の違いによって応力歪みが発生し、実装信頼性が損な
われるという問題がある。この問題の解決のため、以下
のような対策がとられている。
【0005】例えば、材料としては高価な窒化アルミニ
ウム(AlN)、ムライド、ガラセラ等のセラミック系
の材料を多層配線基板42に用い、半導体チップ40を
主に構成するシリコンの線膨張係数に多層配線基板42
の線膨張係数を近づける。これによって、線膨張係数の
ミスマッチを最小限にして実装信頼性を高めるというも
のである。しかし、この対策は、実装信頼性の向上とい
う観点では効果があるものの、多層配線基板42の材料
が高価になるので、スーパーコンピュータや大型コンピ
ュータ等の高価な装置への適用用途に限定されることに
なる。
【0006】そこで、比較的廉価で線膨張係数が大きい
有機系材料を用いた多層配線基板を実装に用い、多層配
線基板と半導体チップとの間にアンダーフィル樹脂を挿
入し、バンプ接続部に働くせん断応力を分散させること
で応力歪みを軽減し、実装信頼性を向上させる技術が開
発されている。
【0007】
【発明が解決しようとする課題】しかし、上記有機系材
料を用いる技術では、廉価な多層配線基板を使用できる
が、アンダーフィル樹脂内にボイドが存在する場合、或
いは、アンダーフィル樹脂と半導体チップとの界面やア
ンダーフィル樹脂と多層配線基板との界面の接着性が悪
い場合には、リフロー工程で界面剥離現象を誘発し、製
品が不良化するという問題が生じ易い。
【0008】FCBGA方式のパッケージは、高性能の
大規模半導体集積回路(LSI)に使用されることが一
般的であり、製品自体が高価である。そこで、半導体チ
ップ実装後の電気選別工程で、半導体チップ以外の部分
に不良が検出された場合には、半導体チップを多層配線
基板から取り外して再使用する。この取外し処理では、
(図10(c))に示すように、裏面を吸着加熱ツール4
3で吸着した良品の半導体チップ40を加熱して、バン
プ接合部を溶融させながら引き上げ、多層配線基板42
から取り外す工程が必要である。
【0009】通常、上記取外し時には、図10(d)に示
すように、金属バンプ41にダメージを与えるが、チッ
プ本体部分には損傷は生じない。ここで、半導体チップ
40と多層配線基板42との間にアンダーフィル樹脂が
介在する半導体装置の場合には、金属バンプ41へのダ
メージにとどまらず、多層配線基板42を含む周辺デバ
イスや、半導体チップの活性領域を保護するパッシベー
ション膜に対してもダメージを与えることになる。この
場合、半導体チップ40の再生処理は殆ど不可能に近
く、有機系材料から成る廉価な多層配線基板を使用して
も、必ずしも低コストにできるとはいい難かった。
【0010】本発明は、上記に鑑み、半導体チップと多
層配線基板(実装基板)との間のアンダーフィル樹脂を
不要としながらも、金属バンプに働く変形応力を緩和し
て実装信頼性を向上させると共に、実装基板を含む周辺
デバイス等に対する再生処理時のダメージを回避し、低
コストを実現できる半導体装置及びその製造方法を提供
することを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置及びその製造方法は、半導体チ
ップに形成された電極パッドが実装基板の対応する各電
極に金属バンプを介して接続される半導体装置におい
て、前記半導体チップに形成され前記電極パッドを露出
させる開口部を備えたパッシベーション膜と、前記開口
部を通して一端が前記電極パッドに接続される第1導電
部材と、前記第1導電部材の他端と前記金属バンプとを
接続する第2導電部材と、前記第2導電部材の端面を除
いて前記第1導電部材、第2導電部材及びパッシベーシ
ョン膜を覆う、弾性を有する絶縁性樹脂層とを備えるこ
とを特徴とする。
【0012】本発明の半導体装置では、半導体チップと
実装基板との間のアンダーフィル樹脂を不要としながら
も、弾性を有する絶縁性樹脂層に埋設される第1導電部
材と、該第1導電部材に接続された第2導電部材とによ
って、金属バンプに働く変形応力を効果的に吸収・緩和
し、実装信頼性を向上させることができる。また、実装
基板を含む周辺デバイス等に対する再生処理時のダメー
ジを回避し、有機系材料から成る廉価な実装基板を使用
する際の半導体チップの再生処理を可能にして低コスト
を実現する。
【0013】ここで、前記金属バンプを、Agを含む金
属材料が添加されたはんだで構成することができる。こ
れにより、金属バンプの膨張係数を調整して応力緩和性
を更に改善し、半導体装置の実装信頼性をより向上させ
ることができる。
【0014】また、前記第2導電部材を複数段に構成
し、各段の熱膨張率係数を相互に異ならせることも好ま
しい態様である。この場合、半導体チップと実装基板と
の間に生じる応力を段階的に緩和することができ、実装
信頼性が一層向上する。
【0015】更に、前記第2導電部材が複数段をなし、
前記絶縁性樹脂層が複数の層をなし、各段の前記第2導
電部材が、相互に異なる層の絶縁性樹脂層によって夫々
被覆されることが好ましい。この場合、複数の絶縁性樹
脂層によって保護膜の多重構造が得られるので、再生処
理時に発生する熱及び機械的応力から、半導体チップ上
のパッシベーション膜、及びパッシベーション膜下の活
性領域面を保護することができ、再生処理が容易な半導
体装置を得ることができる。また、第2導電部材を複数
段配置することで、外部端子として高さの高い構成が得
られるので、最終ユーザ側で本発明の半導体装置を実装
基板に実装した場合に、実装基板と半導体チップとの間
のスタンドオフ高さを高くでき、良好な応力緩衝効果を
もたらすことができる。
【0016】具体的には、前記第1導電部材の他端に接
する1段目の第2導電部材を覆う絶縁性樹脂層を、エポ
キシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポ
リオレフィン系樹脂、シアネートエステル系樹脂、フェ
ノール系樹脂、ナフタレン系樹脂、又はフルオレン系樹
脂を主成分とする材料で製造することができる。また、
前記1段目に続く2段目以降の第2導電部材を覆う絶縁
性樹脂層を、エポキシ系樹脂、シリコーン系樹脂、ポリ
イミド系樹脂、ポリオレフィン系樹脂、シアネートエス
テル系樹脂、フェノール系樹脂、ナフタレン系樹脂、又
はフルオレン系樹脂を主成分とする絶縁性応力緩衝樹脂
から成る材料で製造することもできる。これらの場合、
金属バンプに働く変形応力を良好に吸収できる絶縁性樹
脂層を得ることができる。
【0017】また、前記半導体チップにおける電極パッ
ドの形成面と逆側の面にヒートスプレッダを放熱性接着
剤で固着することができる。この場合、半導体装置の熱
特性を向上させることができる。
【0018】具体的には、前記ヒートスプレッダを、C
u、Al、W、Mo、Fe、Ni又はCrを含む金属性
材料を主成分する材料で、或いは、アルミナ、AlN、
SiC、BN、又はムライトを含むセラミック材料で構
成することができる。
【0019】また、前記放熱性接着剤を、エポキシ系樹
脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフ
ィン系樹脂、シアネートエステル系樹脂、フェノール系
樹脂、ナフタレン系樹脂、又はフルオレン系樹脂を主成
分とした材料で、或いは、Ag、Pd、Cu、Al、A
u、Mo、W、ダイヤモンド、アルミナ、AlN、ムラ
イト、BN、又はSiCを含む材料で構成することがで
きる。
【0020】本発明の第1の視点による半導体装置の製
造方法は、半導体チップに形成されたパッシベーション
膜から露出する電極パッドが実装基板の対応する各電極
に金属バンプを介して接続される半導体装置を製造する
製造方法であって、金属板の表面に、前記半導体チップ
のパッド電極部に対応するパターニング処理を施したレ
ジスト膜を形成し、前記レジスト膜をマスクとして前記
金属板を選択的にエッチング除去し、前記金属板をその
底面から突出する複数の金属ポストを有する仮基板に形
成し、前記電極パッド上に形成された第1導電部材を前
記仮基板の金属ポストに接続し、前記半導体チップと仮
基板との間に、弾性を有する絶縁性樹脂を配設し、前記
仮基板の底面を除去して、前記金属ポストを、前記絶縁
性樹脂から端面が露出する第2導電部材に形成し、前記
第2導電部材の露出端面上に前記金属バンプを搭載する
ことを特徴とする。
【0021】本発明の半導体装置の製造方法では、半導
体チップと実装基板との間のアンダーフィル樹脂を不要
としながらも、弾性を有する絶縁性樹脂層に埋設される
第1導電部材と、該第1導電部材に接続された第2導電
部材とによって、金属バンプに働く変形応力を効果的に
吸収・緩和し、実装信頼性を向上させた半導体装置を得
ることができる。
【0022】ここで、前記金属板を、第1金属層及び第
2金属層を相互に接合したクラッド金属板で構成し、前
記選択的エッチングによって、前記第1金属層を前記ポ
スト電極部として形成し、前記第2金属層が前記底面と
して形成することができる。この場合、1枚のクラッド
金属板を用意することで、複数のポスト電極部を簡便に
得ることができる。
【0023】また、前記金属板を、熱膨張率係数が相互
に異なる第1金属層及び第2金属層と、ベース金属層と
を相互に接合したクラッド金属板で構成し、前記選択的
エッチングによって、前記第1金属層及び第2金属層を
前記ポスト電極部として形成し、前記ベース金属層を前
記底面として形成することも好ましい態様である。この
場合、ポスト電極部を成す第1金属層及び第2金属層の
熱膨張率係数が相互に異なるので、半導体チップと実装
基板との間に生じる応力を段階的に緩和することがで
き、実装信頼性が一層向上する。
【0024】具体的には、前記第1金属層を、Cu、N
i、又は、Cu及びNiの合金材料で構成することがで
きる。この場合、完成した金属ポストのはんだ濡れ性を
良好にできるので、第1導電部材の接続処理が容易にな
る。
【0025】前記第2導電部材が複数段をなし、前記絶
縁性樹脂層が複数の層をなし、各段の前記第2導電部材
が、相互に異なる層の絶縁性樹脂層によって夫々被覆さ
れることが好ましい。この場合、複数の絶縁性樹脂層に
よって保護膜の多重構造が得られるので、再生処理時に
発生する熱及び機械的応力から、半導体チップ上のパッ
シベーション膜、及びパッシベーション膜下の活性領域
面を保護することができ、再生処理が容易な半導体装置
を得ることができる。また、第2導電部材を多段配置す
ることで、外部端子として高さの高い構成が得られるの
で、最終ユーザ側で本発明の半導体装置を実装基板に実
装した場合に、実装基板と半導体チップとの間のスタン
ドオフ高さが高くなり、良好な応力緩衝効果をもたらす
ことができる。
【0026】また、前記第1導電部材の前記金属ポスト
への接続工程において前記金属ポストに複数の半導体チ
ップの第1導電部材を接続してから、前記露出端面への
金属バンプの搭載工程に先立って、前記絶縁性樹脂で被
覆された各半導体チップを相互に分割することも好まし
い態様である。この場合、ウエハ状の半導体基板に複数
形成された半導体チップを、対応する金属ポストに一度
に接続してから、全面に絶縁性樹脂層を配設し、ウエハ
レベルで各半導体チップの製造工程を進めることが可能
になり、金属バンプが未搭載状態の個々の半導体チップ
として出荷することが可能になる。これにより、個々に
分割した状態で各半導体チップを製造するパッケージン
グ方法に比して工程数を大幅に減少させ製造コストを低
減できると共に、半導体装置を多層配線基板に実装する
際に、外部端子電極となる金属バンプをユーザ側で適宜
搭載できるので、ユーザにとって一層自由度が高い半導
体装置を得ることが可能になる。
【0027】更に、前記第2導電部材の露出端面への金
属バンプ搭載工程に先立って、前記露出端面に、無電解
Ni/Auめっき処理、又は、無電解Auめっき処理に
より金属薄膜電極を形成することが好ましい。この場
合、半導体装置を実装基板に実装する際に、外部端子電
極をユーザ側で形成する際の処理が容易になる。
【0028】また、前記金属板が1枚の板材から成り、
該1枚の板材に、ハーフエッチング加工又はプレス加工
によって前記金属ポスト及び底面を形成することが好ま
しい。この場合、1枚の金属板を用いて仮基板を容易に
形成できるので、ポスト電極部を比較的低コストで得る
ことができる。
【0029】本発明の第2の視点による半導体装置の製
造方法は、半導体チップに形成されたパッシベーション
膜から露出する電極パッドが実装基板の対応する各電極
に金属バンプを介して接続される半導体装置を製造する
製造方法であって、金属板の表面に、前記半導体チップ
のパッド電極部に対応するパターニング処理を施したレ
ジスト膜を形成し、前記レジスト膜形成後の金属板に、
複数の金属ポストをめっき処理で形成して仮基板に形成
し、前記半導体チップの電極パッド上に形成された第1
導電部材を前記仮基板の金属ポストに接続し、前記半導
体チップと仮基板との間に、弾性を有する絶縁性樹脂を
配設し、前記仮基板の金属板を除去して、前記金属ポス
トを、前記絶縁性樹脂から端面が露出する第2導電部材
に形成し、前記第2導電部材の露出端面に前記金属バン
プを搭載することを特徴とする。
【0030】本発明の半導体装置の製造方法では、前記
第1の視点による半導体装置の製造方法と同様の効果が
得られると共に、予め用意した金属板の表面に金属ポス
トをめっき形成するので、金属板に、比較的薄いシート
状の金属材を用いることが可能になり、金属板の除去工
程が極めて簡便になるという効果が得られる。また、金
属ポストの形成工程に、周知のめっき処理技術を流用で
きるので、一層の低コストが実現できる。
【0031】ここで、前記第2導電部材が複数段をな
し、各段の熱膨張率係数が相互に異なることが好まし
い。この場合、半導体チップと実装基板との間に生じる
応力を段階的に緩和することができ、実装信頼性が一層
向上する。
【0032】また、前記金属板を、複数の金属層で構成
することも好ましい態様である。この場合、例えば、エ
ッチング除去できる材料で下層の金属層を構成し、この
下層金属層に対するエッチングでは除去されない材料で
上層の金属層を構成することで、下層金属層をエッチン
グ除去してから、残った上層金属層を研磨加工で除去し
てポスト電極部を得ることができるので、金属板上に、
該金属板と同じ材質の金属ポストをめっき形成した際に
有効である。
【0033】
【発明の実施の形態】以下、図面を参照し、本発明の実
施形態例に基づいて本発明を更に詳細に説明する。図1
及び図2は、本発明の第1実施形態例におけるフリップ
チップ型半導体装置(FCBGA方式パッケージ)の製
造工程を順に示す断面図である。
【0034】まず、図1(a)に示すように、銅(C
u)、ニッケル(Ni)等、或いは、Cu、Niを主成
分とする金属合金材料等のはんだ濡れ性に優れた材料か
ら成り、板状に加工された第1金属層11と、ベース金
属となる第2金属層12とを接合させて、所定形状のク
ラッド金属板10を準備する。
【0035】次いで、図1(b)に示すように、第1金属
層11の表面に、絶縁性のレジスト膜14を被覆してか
ら、所定のパターニング処理を施してレジスト開口部1
5を形成する。ここで、レジスト膜14には感光性ソル
ダーレジスト膜、又はフォトレジスト膜を用いることが
でき、その場合には、レジスト膜14のコーティング後
に露光・現像処理を施すことで、レジスト開口部15を
容易に形成できる。
【0036】引き続き、図1(c)に示すように、パター
ニング処理を施したレジスト膜14をマスクとして、第
1金属層11を選択的にエッチング除去し、第2金属層
12上に、複数の金属ポスト16を形成する。この際の
エッチング処理では、第1金属層11のみを除去し、ベ
ース金属である第2金属層12はエッチング除去しな
い。
【0037】次いで、図1(d)に示すように、各金属ポ
スト16上に残ったレジスト膜14を除去することによ
り、仮基板17を得る。
【0038】更に、図1(e)に示すように、複数の金属
ポスト16上に、対応する半導体チップ21を1個ずつ
搭載して、電気的且つ機械的に結合する。各半導体チッ
プ21は、この結合工程に先立って、半導体基板上に、
金属ポスト16と同様のパターンで配置された複数のパ
ッド電極部18が形成され、パッド電極部18の周囲及
びチップ活性領域面上にパッシベーション膜19が形成
され、更に、パッシベーション膜19の開口部から露出
したパッド電極部18に突起状電極部(第1導電部材)
20が形成された状態で用意されている。
【0039】パッシベーション膜19は、パッド電極部
18の周囲及びチップ活性領域面を保護するもので、ポ
リイミド(PI)等の有機膜、又は、酸化ケイ素(Si
O)系無機膜等の材料で構成される。また、突起状電極
部20は、錫(Sn)、鉛(Pb)等を主成分としたは
んだや、Au等の導電性材料から成る。
【0040】上記結合工程において、突起状電極部20
がAu、Cu等の材料から成る場合には、突起状電極部
20に絶縁性又は導電性ペースト接着材22を付着した
後に、金属ポスト16に加熱圧着処理を施して電気的に
接合することができる。一方、突起状電極部20がはん
だで構成される場合は、ペースト接着材料22を用いず
にはんだリフロー加熱処理工程を実施することで、電気
的に結合することができる。
【0041】次いで、図1(f)に示すように、半導体チ
ップ21と仮基板17との間、及び半導体チップ21の
周囲に、弾性を有する絶縁性樹脂層13を充填し、硬化
させる。この場合、パッシベーション膜19を覆い、開
口部から電極パッド18を露出させた絶縁性樹脂層13
によって、半導体チップ21を機械的応力や化学的応力
から保護することができる。絶縁性樹脂層13の充填時
には、アンダーフィル樹脂を毛細管現象を利用して浸入
させる方法、或いは、インジェクション封止技術やトラ
ンスファー封止技術等の樹脂圧入技術を用いて絶縁性樹
脂層13を浸入させる方法を用いる。また、絶縁性樹脂
(13)に代えて、絶縁性応力緩衝樹脂を上記と同様の
方法で充填して硬化させても、同様の作用効果を得るこ
とができる。
【0042】絶縁性樹脂(13)及び絶縁性応力緩衝樹
脂として、エポキシ系樹脂、シリコーン系樹脂、ポリイ
ミド系樹脂、ポリオレフィン系樹脂、シアネートエステ
ル系樹脂、フェノール系樹脂、ナフタレン系樹脂、又
は、フルオレン系樹脂を主成分とする材料を用いること
ができる。
【0043】引き続き、図2(a)に示すように、ベース
基板である第2金属層12のみをエッチングや研磨技術
で除去して、絶縁性樹脂層13(又は絶縁性応力緩衝樹
脂)の表面に金属ポスト16の下部面を露出させ、ポス
ト電極部16Aとして形成する。
【0044】引き続き、図2(b)に示すように、絶縁性
樹脂層13から露出する複数のポスト電極部16Aの各
端面に、外部端子としての金属バンプ26を搭載する。
金属バンプ26がはんだボールから成る場合には、はん
だボールの取付け性を考慮し、ポスト電極部16Aの露
出端面に、無電解めっき処理技術によってAu、Ni/
Au等の金属薄膜を形成することが望ましい。この場合
には、ポスト電極部16Aの露出端面への金属バンプ2
6の取付けに当たって、フラックスを使用した加熱・リ
フロー工程を通過させる。
【0045】次いで、図2(c)に示すように、ダイシン
グブレード(図示せず)を用いて、相互に繋がっていた
半導体チップ21を個々に分離し、フリップチップ型半
導体装置を得る。
【0046】本実施形態例では、半導体チップ21と多
層配線基板との間のアンダーフィル樹脂を不要としなが
らも、パッシベーション膜19上に絶縁性樹脂層13が
形成され、この絶縁性樹脂層13に埋設される突起状電
極部20とポスト電極部16Aとによって、金属バンプ
26に働く変形応力を効果的に吸収・緩和することがで
きる。
【0047】このように、本実施形態例における半導体
装置は、パッシベーション膜19上に絶縁性樹脂層13
が形成された保護膜構造を備えるので、多層配線基板を
含む周辺デバイス等に対する再生処理時に発生する熱や
機械的応力のダメージからパッシベーション膜19及び
パッシベーション膜19下の活性領域面を確実に保護す
ることができ、有機系材料から成る廉価な多層配線基板
を使用する際の半導体チップ21の再生処理を実現し、
低コストを図ることができる。
【0048】また、本実施形態例の半導体装置では、半
導体チップ21に導通する外部端子が、突起状電極部2
0、ポスト電極部16A及び金属バンプ26を組み合わ
せて形成されるので、外部端子として高さが高い構成が
得られる。これにより、最終ユーザ側で本発明の半導体
装置を多層配線基板に実装した場合に、多層配線基板と
半導体チップ21との間のスタンドオフ高さが高くなる
ので、良好な応力緩衝効果をもたらし、パッケージの実
装信頼性がより向上する。更に、仮基板17の全面に絶
縁性樹脂層13を形成し、各半導体チップ21を結合し
た状態で製造工程を進め、最終段階で相互に分離させた
複数のパッケージを得ることができるので、個々に分割
した状態で各パッケージを製造する方法に比して、工程
数が大幅に減少し、製造コストが低減する。
【0049】ところで、フリップチップ型半導体装置
は、一般的には多ピン・高速系のデバイスに適用される
ことが多く、その際に、半導体チップ21で発生した熱
を如何に発散させるかが課題となる。その解決のため、
例えば、図2(c)に示した半導体チップ21の絶縁性樹
脂層13からの露出面(背面)に、半導体装置の完成状
態を示す図3のように、放熱性接着剤27でヒートスプ
レッダ28を固定することができる。これにより、主に
半導体チップ21の背面から熱を発散できるので、フリ
ップチップ型半導体装置の放熱特性が向上する。
【0050】ヒートスプレッダ28は、熱伝導率の向上
のため、Cu、アルミニウム(Al)、タングステン
(W)、モリブデン(Mo)、鉄(Fe)、Ni、又は
クロム(Cr)等の金属性材料を主成分とした材料で、
或いは、アルミナ、窒化アルミニウム(AlN)、炭化
ケイ素(SiC)、窒化ホウ素(BN)、又はムライト
等のセラミック材料で構成できる。
【0051】放熱性接着剤27は、エポキシ系樹脂、シ
リコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系
樹脂、シアネートエステル系樹脂、フェノール系樹脂、
ナフタレン系樹脂、又はフルオレン系樹脂等を主成分と
した材料で構成でき、或いは、Ag、Pd、Cu、A
l、Au、Mo、W、ダイヤモンド、アルミナ、Al
N、ムライト、BN、又はSiC等の材料で構成でき
る。
【0052】また、図4に示すように、第1実施形態例
における図2(c)で得られた半導体装置の金属バンプ2
6を、膨張係数を調整した金属バンプ36に代えること
ができる。図4の変形例では、金属バンプ36を、外部
端子としてAg等を混合したはんだで構成し、はんだ中
のAg濃度を適宜設定することにより、金属バンプ36
の膨張係数を多層配線基板に近づけることができる。こ
れにより、金属バンプ36と多層配線基板との間で生じ
る応力を緩和し、フリップチップ型半導体装置の実装信
頼性をより向上させることができる。なお、本変形例で
は、金属バンプ36の取付け性を考慮して、ポスト電極
部16Aの露出端面に、無電解めっき処理技術を用いて
Au、Ni/Au等の金属薄膜を形成することができ
る。
【0053】次に、本発明の第2実施形態例について説
明する。図5は、本実施形態例におけるフリップチップ
型半導体装置の製造工程を順に示す断面図である。ま
ず、図5(a)に示すように、板状の、第1金属層31
と、第2金属層32と、ベース金属となる第3金属層3
3とを相互に接合させ、所定形状のクラッド金属板34
を形成する。第1金属層31及び第2金属層32は何れ
も、Cu、Ni等、或いは、CuとNiを主成分とした
金属合金材料等のように、はんだ濡れ性に優れた材料で
構成され、相互に異なる熱膨張率係数を有する。
【0054】引き続き、第1実施形態例の図1(b)及び
図1(c)と同様の手法で、図5(b)に示すように、ベース
金属である第3金属層33上に、相互に熱膨張率係数が
異なる第1金属層31及び第2金属層32で構成された
2段構造のポスト電極部35を得る。
【0055】更に、図1(e)〜図2(c)と同様の手法で、
図5(c)に示すようなフリップチップ型半導体装置を得
る。この半導体装置では、相互に熱膨張率係数が異なる
材質を用いた2層構造のポスト電極部35を有するの
で、半導体チップ21と多層配線基板との間に生じる応
力を段階的に緩和でき、実装信頼性をより向上させたフ
リップチップ型半導体装置を得ることができる。なお、
ポスト電極部35を構成する金属層は、2層に限らず、
3層以上とすることもできる。
【0056】次に、本発明の第3実施形態例について説
明する。図6は、本実施形態例におけるフリップチップ
型半導体装置の製造工程を順に示す断面図である。本実
施形態例の製造方法では、第1実施形態例における図2
(a)までは同様の処理を施す。
【0057】図2(a)の工程に引き続き、第1実施形態
例における図1(d)と同様の工程で得た仮基板17を別
途用意してから、図6(a)に示すように、仮基板17の
複数の金属ポスト16を、同じパターンで配置されるポ
スト電極部16Aに夫々、ペースト接着剤等を介して電
気的且つ機械的に結合する。
【0058】次いで、図6(b)に示すように、複数の半
導体チップ21が絶縁性樹脂層13で一体化された部分
と、仮基板17との間、及び金属ポスト16の周囲に、
弾性を有する絶縁性応力緩衝樹脂層38を充填して硬化
させ、金属ポスト16を機械的応力及び化学的応力から
保護する。絶縁性応力緩衝樹脂層38が液状の場合に
は、毛細管現象を利用する方法、スピンコーティング、
若しくはカーテンコーティング法を用いて充填すること
ができる。また、絶縁性応力緩衝樹脂38が固体状の場
合には、トランスファー封止法を用いて、金属ポスト1
6の周囲に配置することができる。
【0059】引き続き、図6(c)に示すように、第1実
施形態例における図2(a)と同様の工程で、ベース基板
である第2金属層12のみをエッチングや研磨技術で除
去して、絶縁性応力緩衝樹脂層38の表面に金属ポスト
16の下部面を露出させ、ポスト電極部16Bとして形
成する。
【0060】更に、図6(d)に示すように、絶縁性応力
緩衝樹脂層38から露出する複数のポスト電極部16B
の各端部に、外部端子としての金属バンプ26を搭載す
る。
【0061】次いで、図6(e)に示すように、ダイシン
グブレード(図示せず)を用いて、相互に繋がっていた
半導体チップ21を個々に分離し、フリップチップ型半
導体装置を得る。
【0062】本実施形態例では、半導体チップ21のパ
ッシベーション膜19上に絶縁性樹脂層13を形成して
から絶縁性樹脂層13上に絶縁性応力緩衝樹脂層38を
形成した保護膜2重構造が得られるので、再生処理時に
発生する熱及び機械的応力からパッシベーション膜19
及びパッシベーション膜19下の活性領域面をより確実
に保護した、再生処理が容易なフリップチップ型半導体
装置を得ることができる。
【0063】また、本実施形態例では、金属ポスト16
A、16Bを多段配置するため、外部端子として高さの
高い構成が得られる。これにより、最終ユーザ側で本フ
リップチップ型半導体装置を多層配線基板に実装した場
合に、多層配線基板と半導体チップ21との間のスタン
ドオフ高さを高くし、良好な応力緩衝効果をもたらし、
パッケージの実装信頼性をより向上させることができ
る。
【0064】次に、本発明の第4実施形態例について説
明する。図7は、本実施形態例におけるフリップチップ
型半導体装置の製造工程を順に示す断面図である。本実
施形態例の製造方法では、第3実施形態例における図6
(c)までは同様の処理を施す。
【0065】図6(c)の工程に引き続き、図7(a)に示す
ように、外部端子の搭載前にダイシングブレード(図示
せず)を用いて、相互に繋がっていた半導体チップ21
を個々に分離する。
【0066】この後、ユーザ側で行われる外部端子電極
との接続処理を考慮して、絶縁性応力緩衝樹脂層38か
ら露出するポスト電極部16Bの各端面に、無電解Ni
/Auめっきや無電解Auめっき等のめっき処理技術を
用いて、NiとAuの合金や、Au等から成る金属薄膜
電極39を形成することができる。
【0067】このような本実施形態例では、半導体装置
を多層配線基板に実装する際に、外部端子電極をユーザ
側で適宜形成することができるので、ユーザにとってよ
り自由度が高いフリップチップ半導体装置を得ることが
できる。
【0068】次に、本発明の第5実施形態例について説
明する。図8は、本実施形態例におけるフリップチップ
型半導体装置の製造工程を順に示す断面図である。本実
施形態例の製造方法では、図8(a)に示すように、所定
形状の単層金属板44を用意する。更に、図8(b)に示
すように、単層金属板44の表面に、ハーフエッチング
やプレス加工によって複数のポスト電極45aを形成
し、単層の仮基板45を得る。この後は、第1実施形態
例における図1(e)からの半導体チップ搭載工程と同様
の処理を行う。
【0069】以上の本実施形態例では、単層金属板44
を用いて仮基板45を比較的容易に形成できるので、第
1金属層11及び第2金属層12を別途用意してクラッ
ド材(仮基板17)を形成した第1実施形態例に比し
て、ポスト電極部をより低コストで得ることができ、よ
り廉価なフリップチップ型半導体を供給することができ
る。
【0070】次に、本発明の第6実施形態例について説
明する。図9は、本実施形態例におけるフリップチップ
型半導体装置の製造工程を示す断面図である。本実施形
態例では、図9に示すように、所定形状の金属板48の
表面にレジスト膜(図示せず)を塗布し、このレジスト
膜を、半導体チップのパッド電極部に対応するようにパ
ターニング処理する。引き続き、所定のめっき処理技術
によって、金属板48上に、Ni等から成る複数の金属
ポスト46を堆積し、仮基板47を得る。金属ポスト4
6の高さは、めっき処理時間などの調節によって適宜変
更することができる。この後は、第1実施形態例におけ
る半導体チップ搭載工程と同様の処理を行う。
【0071】本実施形態例では、予め用意した金属板4
8の表面に金属ポスト46をめっき形成するので、最終
的にエッチング工程や研磨加工で除去すべき金属板48
として、比較的薄いシート状の金属材を用いることがで
きる。これにより、金属板48を除去して金属ポスト4
6をポスト電極部に形成する工程が、極めて簡便にな
る。また、金属ポスト46の形成工程に、従来より知ら
れるめっき処理技術を流用できるので、一層の低コスト
が実現する。
【0072】更に、図9の破線で示すように、金属ポス
ト46を、異なる金属めっき層から成る2段構造とする
ことができる。この場合、各段に、熱膨張率係数が相互
に異なる材料を用いることで、半導体チップと多層配線
基板との間に生じる応力を段階的に緩和し、実装信頼性
をより向上させることができる。
【0073】また、金属板48が単層から成る場合に
は、この金属板48をエッチング工程や研磨加工のみで
完全に除去することになるが、複数の金属層から成るク
ラッド材を金属板48として用いることにより、除去工
程を段階的に行うことができる。これは、金属板48上
に、金属板48と同じ材質の金属ポスト46をめっき形
成する際に有効な手法であり、例えば、下層の金属層
を、エッチング除去できるCu材で構成し、上層の金属
層を、Cuに対するエッチングでは除去できない薄いN
i材で構成する。この場合、下層金属層をエッチング除
去してから、残った上層金属層を研磨加工で除去するこ
とで、ポスト電極部を得ることができる。
【0074】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置及びその製造方
法は、上記実施形態例の構成にのみ限定されるものでは
なく、上記実施形態例の構成から種々の修正及び変更を
施した半導体装置及びその製造方法も、本発明の範囲に
含まれる。
【0075】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によると、半導体チップと実装基板
との間のアンダーフィル樹脂を不要としながらも、金属
バンプに働く変形応力を緩和して実装信頼性を向上させ
ると共に、実装基板を含む周辺デバイス等に対する再生
処理時のダメージを回避し、低コストを実現することが
できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態例における半導体装置の
製造過程を示す断面図であり、(a)〜(f)は各工程を段階
的に示す。
【図2】第1実施形態例における半導体装置の製造過程
を示す断面図であり、(a)〜(c)は各工程を段階的に示
す。
【図3】第1実施形態例の半導体チップの背面にヒート
スプレッダを固定した例を示す断面図である。
【図4】第1実施形態例の半導体装置に膨張係数を調整
した金属バンプを配設した変形例を示す断面図である。
【図5】本発明の第2実施形態例における半導体装置の
製造過程を示す断面図であり、(a)〜(c)は各工程を段階
的に示す。
【図6】本発明の第3実施形態例における半導体装置の
製造過程を示す断面図であり、(a)〜(e)は各工程を段階
的に示す。
【図7】本発明の第4実施形態例における半導体装置の
製造過程を示す断面図であり、(a)、(b)は各工程を段階
的に示す。
【図8】本発明の第5実施形態例における半導体装置の
製造過程を示す断面図であり、(a)、(b)は各工程を段階
的に示す。
【図9】本発明の第6実施形態例における半導体装置の
製造過程を示す断面図である。
【図10】従来型のFCBGA方式のパッケージ構造を
備えた半導体装置を示す側面図であり、(a)は半導体チ
ップを、(b)は半導体チップの実装状態を、(c)は半導体
チップの取外し状態を、(d)は取外し後の半導体チップ
の状態を夫々示す。
【符号の説明】
10:クラッド金属板 11:第1金属層 12:第2金属層 13:絶縁性樹脂層 14:レジスト膜 15:レジスト開口部 16:金属ポスト 16A:ポスト電極部(第2導電部材) 16B:ポスト電極部(第2導電部材) 17、45、47:仮基板 18:パッド電極部 19:パッシベーション膜 20:突起状電極部(第1導電部材) 21:半導体チップ 22:導電性ペースト接着材 24:単層金属板 26:金属バンプ 27:放熱性接着剤 28:ヒートスプレッダ 31:第1金属層 32:第2金属層 33:第3金属層 34:クラッド金属板 35:ポスト電極部 36:金属バンプ 38:絶縁性応力緩衝樹脂層 39:金属薄膜電極 45a:ポスト電極 48:金属板 46:金属ポスト

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップに形成された電極パッドが
    実装基板の対応する各電極に金属バンプを介して接続さ
    れる半導体装置において、 前記半導体チップに形成され前記電極パッドを露出させ
    る開口部を備えたパッシベーション膜と、 前記開口部を通して一端が前記電極パッドに接続される
    第1導電部材と、 前記第1導電部材の他端と前記金属バンプとを接続する
    第2導電部材と、 前記第2導電部材の端面を除いて前記第1導電部材、第
    2導電部材及びパッシベーション膜を覆う、弾性を有す
    る絶縁性樹脂層とを備えることを特徴とする半導体装
    置。
  2. 【請求項2】 前記金属バンプは、Agを含む金属材料
    が添加されたはんだから成る、請求項1に記載の半導体
    装置。
  3. 【請求項3】 前記第2導電部材が複数段をなし、各段
    の熱膨張率係数が相互に異なる、請求項1に記載の半導
    体装置。
  4. 【請求項4】 前記第2導電部材が複数段をなし、前記
    絶縁性樹脂層が複数の層をなし、各段の前記第2導電部
    材が、相互に異なる層の絶縁性樹脂層によって夫々被覆
    される、請求項1に記載の半導体装置。
  5. 【請求項5】 前記第1導電部材の他端に接する1段目
    の第2導電部材を覆う絶縁性樹脂層が、エポキシ系樹
    脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフ
    ィン系樹脂、シアネートエステル系樹脂、フェノール系
    樹脂、ナフタレン系樹脂、又はフルオレン系樹脂を主成
    分とする、請求項4に記載の半導体装置。
  6. 【請求項6】 前記1段目に続く2段目以降の第2導電
    部材を覆う絶縁性樹脂層が、エポキシ系樹脂、シリコー
    ン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、
    シアネートエステル系樹脂、フェノール系樹脂、ナフタ
    レン系樹脂、又はフルオレン系樹脂を主成分とする絶縁
    性応力緩衝樹脂から成る、請求項5に記載の半導体装
    置。
  7. 【請求項7】 前記半導体チップにおける電極パッドの
    形成面と逆側の面にヒートスプレッダが放熱性接着剤で
    固着されている、請求項1〜6の何れかに記載の半導体
    装置。
  8. 【請求項8】 前記ヒートスプレッダが、Cu、Al、
    W、Mo、Fe、Ni又はCrを含む金属性材料を主成
    分とする材料で構成される、請求項7に記載の半導体装
    置。
  9. 【請求項9】 前記ヒートスプレッダが、アルミナ、A
    lN、SiC、BN、又はムライトを含むセラミック材
    料で構成される、請求項7に記載の半導体装置。
  10. 【請求項10】 前記放熱性接着剤が、エポキシ系樹
    脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフ
    ィン系樹脂、シアネートエステル系樹脂、フェノール系
    樹脂、ナフタレン系樹脂、又はフルオレン系樹脂を主成
    分とした材料で構成される、請求項7〜9の何れかに記
    載の半導体装置。
  11. 【請求項11】 前記放熱性接着剤が、Ag、Pd、C
    u、Al、Au、Mo、W、ダイヤモンド、アルミナ、
    AlN、ムライト、BN、又はSiCを含む材料で構成
    される、請求項7〜9の何れかに記載の半導体装置。
  12. 【請求項12】 半導体チップに形成されたパッシベー
    ション膜から露出する電極パッドが実装基板の対応する
    各電極に金属バンプを介して接続される半導体装置を製
    造する製造方法であって、 金属板の表面に、前記半導体チップのパッド電極部に対
    応するパターニング処理を施したレジスト膜を形成し、 前記レジスト膜をマスクとして前記金属板を選択的にエ
    ッチング除去し、前記金属板をその底面から突出する複
    数の金属ポストを有する仮基板に形成し、 前記電極パッド上に形成された第1導電部材を前記仮基
    板の金属ポストに接続し、 前記半導体チップと仮基板との間に、弾性を有する絶縁
    性樹脂を配設し、 前記仮基板の底面を除去して、前記金属ポストを、前記
    絶縁性樹脂から端面が露出する第2導電部材に形成し、 前記第2導電部材の露出端面に前記金属バンプを搭載す
    ることを特徴とする半導体装置の製造方法。
  13. 【請求項13】 前記金属板が、第1金属層及び第2金
    属層を相互に接合したクラッド金属板で構成され、前記
    選択的エッチングによって、前記第1金属層が前記ポス
    ト電極部に形成され、前記第2金属層が前記底面に形成
    される、請求項12に記載の半導体装置の製造方法。
  14. 【請求項14】 前記金属板が、熱膨張率係数が相互に
    異なる第1金属層及び第2金属層と、ベース金属層とを
    相互に接合したクラッド金属板で構成され、前記選択的
    エッチングによって、前記第1金属層及び第2金属層が
    前記ポスト電極部に形成され、前記ベース金属層が前記
    底面に形成される、請求項12に記載の半導体装置の製
    造方法。
  15. 【請求項15】 前記第1金属層がCu、Ni、又は、
    Cu及びNiの合金材料で構成される、請求項13又は
    14に記載の半導体装置の製造方法。
  16. 【請求項16】 前記第2導電部材が複数段をなし、前
    記絶縁性樹脂層が複数の層をなし、各段の前記第2導電
    部材が、相互に異なる層の絶縁性樹脂層で夫々被覆され
    る、請求項12又は14に記載の半導体装置の製造方
    法。
  17. 【請求項17】 前記第1導電部材の前記金属ポストへ
    の接続工程において前記金属ポストに複数の半導体チッ
    プの第1導電部材を接続してから、前記露出端面への金
    属バンプの搭載工程に先立って、前記絶縁性樹脂で被覆
    された各半導体チップを相互に分割する、請求項12〜
    16の何れかに記載の半導体装置の製造方法。
  18. 【請求項18】 前記第2導電部材の露出端面への金属
    バンプ搭載工程に先立って、前記露出端面に、無電解N
    i/Auめっき処理、又は、無電解Auめっき処理によ
    り金属薄膜電極を形成する、請求項12〜17の何れか
    に記載の半導体装置の製造方法。
  19. 【請求項19】 前記金属板が1枚の板材から成り、該
    1枚の板材に、ハーフエッチング加工又はプレス加工に
    よって前記金属ポスト及び底面を形成する、請求項12
    に記載の半導体装置の製造方法。
  20. 【請求項20】 半導体チップに形成されたパッシベー
    ション膜から露出する電極パッドが実装基板の対応する
    各電極に金属バンプを介して接続される半導体装置を製
    造する製造方法であって、 金属板の表面に、前記半導体チップのパッド電極部に対
    応するパターニング処理を施したレジスト膜を形成し、 前記レジスト膜形成後の金属板に、複数の金属ポストを
    めっき処理で形成して仮基板に形成し、 前記半導体チップの電極パッド上に形成された第1導電
    部材を前記仮基板の金属ポストに接続し、 前記半導体チップと仮基板との間に、弾性を有する絶縁
    性樹脂を配設し、 前記仮基板の金属板を除去して、前記金属ポストを、前
    記絶縁性樹脂から端面が露出する第2導電部材に形成
    し、 前記第2導電部材の露出端面に前記金属バンプを搭載す
    ることを特徴とする半導体装置の製造方法。
  21. 【請求項21】 前記第2導電部材が複数段をなし、各
    段の熱膨張率係数が相互に異なる、請求項20に記載の
    半導体装置の製造方法。
  22. 【請求項22】 前記金属板が複数の金属層で構成され
    る、請求項20又は21に記載の半導体装置の製造方
    法。
JP2000024094A 2000-02-01 2000-02-01 半導体装置及びその製造方法 Pending JP2001217340A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000024094A JP2001217340A (ja) 2000-02-01 2000-02-01 半導体装置及びその製造方法
US09/770,458 US6597070B2 (en) 2000-02-01 2001-01-29 Semiconductor device and method of manufacturing the same
KR10-2001-0004451A KR100371282B1 (ko) 2000-02-01 2001-01-31 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000024094A JP2001217340A (ja) 2000-02-01 2000-02-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001217340A true JP2001217340A (ja) 2001-08-10

Family

ID=18550155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000024094A Pending JP2001217340A (ja) 2000-02-01 2000-02-01 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6597070B2 (ja)
JP (1) JP2001217340A (ja)
KR (1) KR100371282B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
US7329603B2 (en) 2002-07-15 2008-02-12 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010027920A (ja) * 2008-07-22 2010-02-04 Casio Comput Co Ltd 半導体装置の製造方法および半導体構成体組立体
KR100963201B1 (ko) 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
JP2012505555A (ja) * 2008-12-19 2012-03-01 インテル コーポレイション 集積回路のバンプ応力緩和層
JP2014049477A (ja) * 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
US7138707B1 (en) * 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US20070072313A1 (en) * 2003-12-18 2007-03-29 Jsr Corporation Anisotropic conductive connector and circuit device inspection method
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US7573138B2 (en) * 2006-11-30 2009-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Stress decoupling structures for flip-chip assembly
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP4480735B2 (ja) * 2007-03-22 2010-06-16 日本電信電話株式会社 電界通信装置
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
KR100925665B1 (ko) * 2007-12-10 2009-11-06 주식회사 네패스 시스템 인 패키지 및 그 제조 방법
JP2009164442A (ja) * 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
KR101054440B1 (ko) * 2009-04-27 2011-08-05 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
TWI500124B (zh) 2011-11-29 2015-09-11 先進封裝技術私人有限公司 基板結構、半導體封裝元件及基板結構之製造方法
US9524958B2 (en) * 2013-06-27 2016-12-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of individual die bonding followed by simultaneous multiple die thermal compression bonding
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
CN103745958B (zh) 2013-12-05 2016-08-17 南通富士通微电子股份有限公司 封装结构
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
JP7303294B2 (ja) * 2018-10-30 2023-07-04 長江存儲科技有限責任公司 Icパッケージ
TWM634495U (zh) * 2022-06-29 2022-11-21 林慧敏 Z型導接平板式二極體結構

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
JP2743157B2 (ja) 1995-08-09 1998-04-22 株式会社日立製作所 樹脂封止型半導体装置
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
US5920126A (en) * 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate
KR100246366B1 (ko) 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP3683696B2 (ja) 1998-01-29 2005-08-17 旭化成電子株式会社 半導体素子の製造方法
JP2000022026A (ja) 1998-06-26 2000-01-21 Kyocera Corp 電子部品搭載用基板
JP2000031189A (ja) 1998-07-09 2000-01-28 Nippon Steel Corp 球状半導体装置
JP2000228417A (ja) 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP4405024B2 (ja) * 2000-01-18 2010-01-27 株式会社ルネサステクノロジ 半導体装置
JP2002043352A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
US6445075B1 (en) * 2001-01-26 2002-09-03 Amkor Technology, Inc. Semiconductor module package substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329603B2 (en) 2002-07-15 2008-02-12 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7358618B2 (en) 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
KR100963201B1 (ko) 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
JP2010027920A (ja) * 2008-07-22 2010-02-04 Casio Comput Co Ltd 半導体装置の製造方法および半導体構成体組立体
JP2012505555A (ja) * 2008-12-19 2012-03-01 インテル コーポレイション 集積回路のバンプ応力緩和層
JP2014049477A (ja) * 2012-08-29 2014-03-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板及び電子部品内蔵基板の製造方法

Also Published As

Publication number Publication date
KR20010078174A (ko) 2001-08-20
US20010010945A1 (en) 2001-08-02
US6597070B2 (en) 2003-07-22
KR100371282B1 (ko) 2003-02-07

Similar Documents

Publication Publication Date Title
JP2001217340A (ja) 半導体装置及びその製造方法
JP3450238B2 (ja) 半導体装置及びその製造方法
US6239482B1 (en) Integrated circuit package including window frame
JP2001144204A (ja) 半導体装置及びその製造方法
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP3996315B2 (ja) 半導体装置およびその製造方法
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
JP4131595B2 (ja) 半導体装置の製造方法
US6900534B2 (en) Direct attach chip scale package
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
TWI381509B (zh) 半導體封裝及其製造方法
JP2003007921A (ja) 回路装置およびその製造方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
JP3495300B2 (ja) 半導体装置及びその製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP4465891B2 (ja) 半導体装置
JP7697524B2 (ja) 半導体装置およびその製造方法
JP2004319656A (ja) ウエハーレベルcspの製造方法
JP3459622B2 (ja) 電子部品の製造方法
JP3339478B2 (ja) フリップチップ型半導体装置とその製造方法
JP2004193274A (ja) 電子部品実装構造及びその製造方法
JP2003037210A (ja) 半導体装置およびその製造方法