JP2001210080A - 強誘電体型記憶装置 - Google Patents
強誘電体型記憶装置Info
- Publication number
- JP2001210080A JP2001210080A JP2000013566A JP2000013566A JP2001210080A JP 2001210080 A JP2001210080 A JP 2001210080A JP 2000013566 A JP2000013566 A JP 2000013566A JP 2000013566 A JP2000013566 A JP 2000013566A JP 2001210080 A JP2001210080 A JP 2001210080A
- Authority
- JP
- Japan
- Prior art keywords
- reference level
- ferroelectric
- circuit
- level
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 １Ｔ１Ｃ型強誘電体メモリーにおいて、周囲
環境変化による強誘電体の特性変化に追従し、劣化が生
じないリファレンスレベル発生回路を提供する。 【解決手段】 強誘電体を用いずに、または強誘電体を
用い、かつ、強誘電体の分極を伴わずに複数の異なる電
位を発生させるリファレンスレベル発生回路１と、外部
からの供給電圧を検知する電圧検知回路２と、周囲温度
を検知する温度検知回路３を備えている。電圧検知回路
２と温度検知回路３の検知結果によって、リファレンス
レベル発生回路１からの出力を変化させる。
環境変化による強誘電体の特性変化に追従し、劣化が生
じないリファレンスレベル発生回路を提供する。 【解決手段】 強誘電体を用いずに、または強誘電体を
用い、かつ、強誘電体の分極を伴わずに複数の異なる電
位を発生させるリファレンスレベル発生回路１と、外部
からの供給電圧を検知する電圧検知回路２と、周囲温度
を検知する温度検知回路３を備えている。電圧検知回路
２と温度検知回路３の検知結果によって、リファレンス
レベル発生回路１からの出力を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体型トランジ
スター（スイッチ）と強誘電体型キャパシターによって
記憶素子（メモリーセル）が構成され、半導体型トラン
ジスターのＯＮ／ＯＦＦによって活性化させる記憶素子
（メモリーセル）を選択し、強誘電体キャパシターの分
極の方向によって情報を記憶する強誘電体型記憶装置に
関する。さらに詳しくは、１つのＭＯＳ（Ｍｅｔａｌ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジス
ターと１つの強誘電体型キャパシターでメモリーセルが
構成され、メモリーセルから出力された電位（強誘電体
型キャパシターに蓄積されていた情報）をリファレンス
レベルと比較して増幅する（１Ｔ１Ｃ型強誘電体メモリ
ーと呼ばれる）タイプの強誘電体型記憶装置に関する。
スター（スイッチ）と強誘電体型キャパシターによって
記憶素子（メモリーセル）が構成され、半導体型トラン
ジスターのＯＮ／ＯＦＦによって活性化させる記憶素子
（メモリーセル）を選択し、強誘電体キャパシターの分
極の方向によって情報を記憶する強誘電体型記憶装置に
関する。さらに詳しくは、１つのＭＯＳ（Ｍｅｔａｌ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジス
ターと１つの強誘電体型キャパシターでメモリーセルが
構成され、メモリーセルから出力された電位（強誘電体
型キャパシターに蓄積されていた情報）をリファレンス
レベルと比較して増幅する（１Ｔ１Ｃ型強誘電体メモリ
ーと呼ばれる）タイプの強誘電体型記憶装置に関する。
【０００２】
【従来の技術】図７は、特開平１０−５００７５号公報
に開示されている従来のリファレンスレベル発生回路を
簡略化して示したものである。このリファレンスレベル
発生回路は、メモリーセルと全く同じ構成の２つのリフ
ァレンスセル（Ｒｅｆ−Ｃｅｌｌ１０２およびＲｅｆ−
Ｃｅｌｌ１０３）を用いて、各々“Ｌ”データ（Ｄｅｔ
ａ“０”）と“Ｈ”データ（Ｄａｔｅ“１”）を出力
し、その２つの電位をショートさせて、“Ｈ”データと
“Ｌ”データの中間レベルをリファレンスレベルとして
作成するものである。
に開示されている従来のリファレンスレベル発生回路を
簡略化して示したものである。このリファレンスレベル
発生回路は、メモリーセルと全く同じ構成の２つのリフ
ァレンスセル（Ｒｅｆ−Ｃｅｌｌ１０２およびＲｅｆ−
Ｃｅｌｌ１０３）を用いて、各々“Ｌ”データ（Ｄｅｔ
ａ“０”）と“Ｈ”データ（Ｄａｔｅ“１”）を出力
し、その２つの電位をショートさせて、“Ｈ”データと
“Ｌ”データの中間レベルをリファレンスレベルとして
作成するものである。
【０００３】すなわち、図１１のタイミングチャートに
示すように、ＲＷＬ信号をアクティブ（“Ｈ”レベル）
にすることにより、リファレンスセルＲｅｆ−Ｃｅｌｌ
１０２から図７に示すビット線１００ａにＤａｔａ
“０”を反転したデータを出力し、リファレンスセルＲ
ｅｆ−Ｃｅｌｌ１０３からビット線１００ｂにＤａｔａ
“１”を反転したデータを出力する。この間にＢＳＨ信
号をアクティブ（“Ｈ”レベルのパルス）にすることに
より、図７に示すスイッチトランジスタ（以下、スイッ
チＴｒと称する）１０１を導通させて両リファレンスセ
ル１０２、１０３の出力をショートして、ビット線１０
０ａおよび１００ｂの電位を”Ｈ”データと”Ｌ”デー
タの中間レベルにする。このリファレンスレベルが生成
されると、ＳＡＥ信号をアクティブ（“Ｈ”レベル）に
して図７には図示しないセンスアンプを動作させ、選択
されているメモリセルの出力とこのリファレンスレベル
とを比較して増幅する。
示すように、ＲＷＬ信号をアクティブ（“Ｈ”レベル）
にすることにより、リファレンスセルＲｅｆ−Ｃｅｌｌ
１０２から図７に示すビット線１００ａにＤａｔａ
“０”を反転したデータを出力し、リファレンスセルＲ
ｅｆ−Ｃｅｌｌ１０３からビット線１００ｂにＤａｔａ
“１”を反転したデータを出力する。この間にＢＳＨ信
号をアクティブ（“Ｈ”レベルのパルス）にすることに
より、図７に示すスイッチトランジスタ（以下、スイッ
チＴｒと称する）１０１を導通させて両リファレンスセ
ル１０２、１０３の出力をショートして、ビット線１０
０ａおよび１００ｂの電位を”Ｈ”データと”Ｌ”デー
タの中間レベルにする。このリファレンスレベルが生成
されると、ＳＡＥ信号をアクティブ（“Ｈ”レベル）に
して図７には図示しないセンスアンプを動作させ、選択
されているメモリセルの出力とこのリファレンスレベル
とを比較して増幅する。
【０００４】この方式を用いた場合には、メモリーセル
とリファレンスセルとが全く同じ構成であり、２つのリ
ファレンスセル１０２、１０３から出力された“Ｈ”デ
ータと“Ｌ”データとをショートさせてリファレンスレ
ベルを作成するため、リファレンスレベルが“Ｈ”デー
タと“Ｌ”データのちょうど中間レベルになる。しか
し、この方式では、リファレンスセル１０２、１０３と
してメモリーセルと同じ強誘電体キャパシターを用いる
ため、リファレンスセル１０２、１０３が劣化していく
という問題がある。一般に、リファレンスセルは通常の
メモリーセルに比べて頻繁にアクセスされるため、メモ
リーセルが十分に読み出せる状態であっても、リファレ
ンスセルの劣化によって、装置としては性能不良になっ
てしまう。この劣化の問題は、リファレンスセルの数を
増やすことによって改善することはできるが、その場合
にはチップ面積の増大につながる。
とリファレンスセルとが全く同じ構成であり、２つのリ
ファレンスセル１０２、１０３から出力された“Ｈ”デ
ータと“Ｌ”データとをショートさせてリファレンスレ
ベルを作成するため、リファレンスレベルが“Ｈ”デー
タと“Ｌ”データのちょうど中間レベルになる。しか
し、この方式では、リファレンスセル１０２、１０３と
してメモリーセルと同じ強誘電体キャパシターを用いる
ため、リファレンスセル１０２、１０３が劣化していく
という問題がある。一般に、リファレンスセルは通常の
メモリーセルに比べて頻繁にアクセスされるため、メモ
リーセルが十分に読み出せる状態であっても、リファレ
ンスセルの劣化によって、装置としては性能不良になっ
てしまう。この劣化の問題は、リファレンスセルの数を
増やすことによって改善することはできるが、その場合
にはチップ面積の増大につながる。
【０００５】この問題を解決するため、図８に示すよう
な構成が考案されている。この構成では、リファレンス
レベル発生回路１０７、リファレンスレベル発生回路１
０７によって出力された電位（レベル）を貯えておくた
めのキャパシタ１０６、それらを制御するスイッチＴｒ
１０４およびスイッチＴｒ１０５を備えている。そし
て、リファレンスレベル発生回路１０７によって発生さ
せたレベルをキャパシター１０６にチャージし、このキ
ャパシター１０６とビット線１００ｃをショートさせ
て、両者のチャージシェアによってビット線１００ｃに
ある電位（リファレンスレベル）を発生させる。
な構成が考案されている。この構成では、リファレンス
レベル発生回路１０７、リファレンスレベル発生回路１
０７によって出力された電位（レベル）を貯えておくた
めのキャパシタ１０６、それらを制御するスイッチＴｒ
１０４およびスイッチＴｒ１０５を備えている。そし
て、リファレンスレベル発生回路１０７によって発生さ
せたレベルをキャパシター１０６にチャージし、このキ
ャパシター１０６とビット線１００ｃをショートさせ
て、両者のチャージシェアによってビット線１００ｃに
ある電位（リファレンスレベル）を発生させる。
【０００６】すなわち、図１２のタイミングチャートに
示すように、ＰＲＣ信号をアクティブ（“Ｈ”レベル）
にすることによりスイッチＴｒ１０５を導通させて、リ
ファレンスレベル発生回路１０７によりキャパシタ１０
６を充電する。その後、ＲＷＬ信号をアクティブ
（“Ｈ”レベルのパルス）にしてスイッチＴｒ１０４を
導通させ、キャパシタ１０６とビット線１００ｃの容量
とのチャージシェアによって、ビット線１００ｃにリフ
ァレンスレベルを生成する。このリファレンスレベルが
生成されると、ＳＡＥ信号をアクティブ（“Ｈ”レベ
ル）にして図８には図示しないセンスアンプを動作さ
せ、選択されているメモリセルの出力とこのリファレン
スレベルとを比較して増幅する。
示すように、ＰＲＣ信号をアクティブ（“Ｈ”レベル）
にすることによりスイッチＴｒ１０５を導通させて、リ
ファレンスレベル発生回路１０７によりキャパシタ１０
６を充電する。その後、ＲＷＬ信号をアクティブ
（“Ｈ”レベルのパルス）にしてスイッチＴｒ１０４を
導通させ、キャパシタ１０６とビット線１００ｃの容量
とのチャージシェアによって、ビット線１００ｃにリフ
ァレンスレベルを生成する。このリファレンスレベルが
生成されると、ＳＡＥ信号をアクティブ（“Ｈ”レベ
ル）にして図８には図示しないセンスアンプを動作さ
せ、選択されているメモリセルの出力とこのリファレン
スレベルとを比較して増幅する。
【０００７】なお、図８の方式では、リファレンスレベ
ル発生回路１０７からの出力はビット線１００ｃに出力
される“Ｈ”データと“Ｌ”データの中間レベルではな
い。この方式では、リファレンスレベル発生回路１０７
から出力される電位は直接ビット線１００ｃに供給され
ないため、最終的にビット線１００ｃに出力される電位
が“Ｈ”データと“Ｌ”データの中間レベルになればよ
い。よって、ビット線１００ｃに発生する電位が“Ｈ”
データと“Ｌ”データとの中間レベルになるように、リ
ファレンスレベル発生回路１０７からの出力を調整す
る。
ル発生回路１０７からの出力はビット線１００ｃに出力
される“Ｈ”データと“Ｌ”データの中間レベルではな
い。この方式では、リファレンスレベル発生回路１０７
から出力される電位は直接ビット線１００ｃに供給され
ないため、最終的にビット線１００ｃに出力される電位
が“Ｈ”データと“Ｌ”データの中間レベルになればよ
い。よって、ビット線１００ｃに発生する電位が“Ｈ”
データと“Ｌ”データとの中間レベルになるように、リ
ファレンスレベル発生回路１０７からの出力を調整す
る。
【０００８】この方式を用いた場合には、リファレンス
レベル発生回路１０７に強誘電体キャパシターを用いて
いないため、図７に示した従来技術のようなリファレン
スレベルセルによる劣化の問題は起こらない。
レベル発生回路１０７に強誘電体キャパシターを用いて
いないため、図７に示した従来技術のようなリファレン
スレベルセルによる劣化の問題は起こらない。
【０００９】図９に他の従来技術の例を示す。この構成
では、パルス発生回路１１０とキャパシター１０８とを
設けてビット線１００ｄにパルスを与え、キャパシター
１０８の容量比によってビット線の電位を突き上げる。
このとき、ビット線１００ｄを突き上げるパルスの
“Ｈ”レベルはリファレンスレベル発生回路１０９によ
って決定されるので、突き上げられたビット線１００ｄ
の電位が“Ｈ”データと”Ｌ”データの中間レベルにな
るように、リファレンスレベル発生回路１０９の出力を
調整する。
では、パルス発生回路１１０とキャパシター１０８とを
設けてビット線１００ｄにパルスを与え、キャパシター
１０８の容量比によってビット線の電位を突き上げる。
このとき、ビット線１００ｄを突き上げるパルスの
“Ｈ”レベルはリファレンスレベル発生回路１０９によ
って決定されるので、突き上げられたビット線１００ｄ
の電位が“Ｈ”データと”Ｌ”データの中間レベルにな
るように、リファレンスレベル発生回路１０９の出力を
調整する。
【００１０】この動作のタイミングチャートを図１３に
示す。この図１３において、ＲＥＦはリファレンスレベ
ル発生回路１０９の出力を示し、これによってパルスの
“Ｈ”レベルの電位が決定される。また、パルスの”
Ｈ”レベルのタイミングはパルス発生回路１１０によっ
て決定される。さらに、図９には図示しないセンスアン
プの制御信号ＳＡＥの動作は、図１１および図１２と同
様である。
示す。この図１３において、ＲＥＦはリファレンスレベ
ル発生回路１０９の出力を示し、これによってパルスの
“Ｈ”レベルの電位が決定される。また、パルスの”
Ｈ”レベルのタイミングはパルス発生回路１１０によっ
て決定される。さらに、図９には図示しないセンスアン
プの制御信号ＳＡＥの動作は、図１１および図１２と同
様である。
【００１１】図１０にさらに他の従来技術の例を示す。
この構成では、リファレンスレベル発生回路１１２とビ
ット線１００ｅとがスイッチＴｒ１１１を介して接続さ
れている。リファレンスレベル発生回路１１２では、強
誘電体を用いずに抵抗分割等によりリファレンスレベル
を発生させ、発生したリファレンスレベル（電位）を直
接ビット線１００ｅに供給する。
この構成では、リファレンスレベル発生回路１１２とビ
ット線１００ｅとがスイッチＴｒ１１１を介して接続さ
れている。リファレンスレベル発生回路１１２では、強
誘電体を用いずに抵抗分割等によりリファレンスレベル
を発生させ、発生したリファレンスレベル（電位）を直
接ビット線１００ｅに供給する。
【００１２】すなわち、図１４のタイミングチャートに
示すように、ＰＲＲＦ信号をアクティブ（“Ｈ”レベル
のパルス）にすることによりスイッチＴｒ１１１を導通
させ、リファレンスレベル発生回路１１２で発生させた
リファレンスレベルをビット線１００ｅに供給する。こ
のリファレンスレベルが生成されると、ＳＡＥ信号をア
クティブ（“Ｈ”レベル）にし、図１０には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
示すように、ＰＲＲＦ信号をアクティブ（“Ｈ”レベル
のパルス）にすることによりスイッチＴｒ１１１を導通
させ、リファレンスレベル発生回路１１２で発生させた
リファレンスレベルをビット線１００ｅに供給する。こ
のリファレンスレベルが生成されると、ＳＡＥ信号をア
クティブ（“Ｈ”レベル）にし、図１０には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
【００１３】上記図８、図９および図１０に示したよう
な方式を用いることによって、図７のリファレンスレベ
ル発生回路で生じていたようなリファレンスセルの劣化
の問題は解決することができる。
な方式を用いることによって、図７のリファレンスレベ
ル発生回路で生じていたようなリファレンスセルの劣化
の問題は解決することができる。
【００１４】
【発明が解決しようとする課題】強誘電体メモリーセル
から出力されるデータ量（電荷量）は、外部から供給さ
れる電圧や装置の温度等、周囲環境によって変化する。
から出力されるデータ量（電荷量）は、外部から供給さ
れる電圧や装置の温度等、周囲環境によって変化する。
【００１５】上述した図７の方式を用いた場合には、電
圧や温度等の周囲環境が変化しても、リファレンスレベ
ルは必ずメモリーセルの“Ｈ”データと“Ｌ”データの
中間レベルになる。しかし、リファレンスセルと通常の
メモリーセル間のアクセス回数は同じではなく、一般的
にリファレンスセルのアクセス回数は通常のメモリーセ
ルのアクセス回数よりも多くなるため、リファレンスセ
ルが劣化するという問題が起こる。
圧や温度等の周囲環境が変化しても、リファレンスレベ
ルは必ずメモリーセルの“Ｈ”データと“Ｌ”データの
中間レベルになる。しかし、リファレンスセルと通常の
メモリーセル間のアクセス回数は同じではなく、一般的
にリファレンスセルのアクセス回数は通常のメモリーセ
ルのアクセス回数よりも多くなるため、リファレンスセ
ルが劣化するという問題が起こる。
【００１６】これに対して、上述した図８、図９および
図１０の方式を用いた場合には、このようなリファレン
スセルの劣化は起こらない。しかし、外部からの供給電
圧が変化した場合や周囲温度が変化した場合に、電圧や
温度による回路特性の変化によってリファレンスレベル
発生回路の出力が変化し、この変化は電圧や温度による
強誘電体の特性変化とは異なる。つまり、電圧や温度等
の周囲環境の変化による強誘電体の特性の変化にリファ
レンスレベルが追従しないことになる。
図１０の方式を用いた場合には、このようなリファレン
スセルの劣化は起こらない。しかし、外部からの供給電
圧が変化した場合や周囲温度が変化した場合に、電圧や
温度による回路特性の変化によってリファレンスレベル
発生回路の出力が変化し、この変化は電圧や温度による
強誘電体の特性変化とは異なる。つまり、電圧や温度等
の周囲環境の変化による強誘電体の特性の変化にリファ
レンスレベルが追従しないことになる。
【００１７】本発明はこのような従来技術の課題を解決
するためになされたものであり、リファレンスセルの劣
化が生じず、供給電圧や周囲温度等の周囲環境の変化に
よる強誘電体の特性変化にリファレンスレベルを追従さ
せることができる強誘電体型記憶装置を提供することを
目的とする。
するためになされたものであり、リファレンスセルの劣
化が生じず、供給電圧や周囲温度等の周囲環境の変化に
よる強誘電体の特性変化にリファレンスレベルを追従さ
せることができる強誘電体型記憶装置を提供することを
目的とする。
【００１８】
【課題を解決するための手段】本発明の強誘電体型記憶
装置は、半導体型トランジスターと強誘電体型キャパシ
ターとからなる記憶素子からデータを読み出し、読み出
されたデータとリファレンスレベルとを比較して増幅す
る強誘電体型記憶装置において、強誘電体キャパシター
もしくは強誘電体で構成される素子を用いずにリファレ
ンスレベルを発生させるか、または、強誘電体キャパシ
ターもしくは強誘電体で構成される素子を用い、かつ、
強誘電体の分極を伴わずにリファレンスレベルを発生さ
せ、外部から供給された電圧および周囲温度の少なくと
も一方の変化に応じて、該リファレンスレベルを変化さ
せ、そのことにより上記目的が達成される。
装置は、半導体型トランジスターと強誘電体型キャパシ
ターとからなる記憶素子からデータを読み出し、読み出
されたデータとリファレンスレベルとを比較して増幅す
る強誘電体型記憶装置において、強誘電体キャパシター
もしくは強誘電体で構成される素子を用いずにリファレ
ンスレベルを発生させるか、または、強誘電体キャパシ
ターもしくは強誘電体で構成される素子を用い、かつ、
強誘電体の分極を伴わずにリファレンスレベルを発生さ
せ、外部から供給された電圧および周囲温度の少なくと
も一方の変化に応じて、該リファレンスレベルを変化さ
せ、そのことにより上記目的が達成される。
【００１９】他の本発明の強誘電体型記億装置は、半導
体型トランジスターと強誘電体型キャパシターとからな
る記憶素子からデータを読み出し、読み出されたデータ
とリファレンスレベルとを比較して増幅する強誘電体型
記憶装置において、強誘電体キャパシターもしくは強誘
電体で構成される素子を用いて異なる複数のリファレン
スレベルを発生させるか、または、強誘電体キャパシタ
ーもしくは強誘電体で構成される素子を用い、かつ、強
誘電体の分極を伴わずに異なる複数のリファレンスレベ
ルを発生させ、外部から供給された電圧および周囲温度
の少なくとも一方の変化に応じて、複数のリファレンス
レベルの中から最適なものを選択し、そのことにより上
記目的が達成される。
体型トランジスターと強誘電体型キャパシターとからな
る記憶素子からデータを読み出し、読み出されたデータ
とリファレンスレベルとを比較して増幅する強誘電体型
記憶装置において、強誘電体キャパシターもしくは強誘
電体で構成される素子を用いて異なる複数のリファレン
スレベルを発生させるか、または、強誘電体キャパシタ
ーもしくは強誘電体で構成される素子を用い、かつ、強
誘電体の分極を伴わずに異なる複数のリファレンスレベ
ルを発生させ、外部から供給された電圧および周囲温度
の少なくとも一方の変化に応じて、複数のリファレンス
レベルの中から最適なものを選択し、そのことにより上
記目的が達成される。
【００２０】異なる複数の電位を発生する１つのリファ
レンスレベル発生回路と、外部から供給された電圧の電
位を検知する電圧検知回路および周囲温度を検知する温
度検知回路の少なくとも一方を有し、該電圧検知回路お
よび温度検知回路の少なくとも一方の出力情報によっ
て、該リファレンスレベル発生回路で発生させる電位を
変化させてもよい。
レンスレベル発生回路と、外部から供給された電圧の電
位を検知する電圧検知回路および周囲温度を検知する温
度検知回路の少なくとも一方を有し、該電圧検知回路お
よび温度検知回路の少なくとも一方の出力情報によっ
て、該リファレンスレベル発生回路で発生させる電位を
変化させてもよい。
【００２１】または、異なる電位を発生する複数のリフ
ァレンスレベル発生回路と、外部から供給された電圧の
電位を検知する電圧検知回路および周囲温度を検知する
温度検知回路の少なくとも一方を有し、該電圧検知回路
および温度検知回路の少なくとも一方の出力情報によっ
て、複数のリファレンスレベル発生回路のうちの１つを
選択して活性化させてもよい。
ァレンスレベル発生回路と、外部から供給された電圧の
電位を検知する電圧検知回路および周囲温度を検知する
温度検知回路の少なくとも一方を有し、該電圧検知回路
および温度検知回路の少なくとも一方の出力情報によっ
て、複数のリファレンスレベル発生回路のうちの１つを
選択して活性化させてもよい。
【００２２】前記リファレンスレベル発生回路で発生さ
せた電位を一時的に蓄積するキャパシタンスを有し、該
キャパシタンスと該リファレンスレベル発生回路、およ
び該キャパシタンスとビット線が各々異なるスイッチを
介して接続されていてもよい。
せた電位を一時的に蓄積するキャパシタンスを有し、該
キャパシタンスと該リファレンスレベル発生回路、およ
び該キャパシタンスとビット線が各々異なるスイッチを
介して接続されていてもよい。
【００２３】前記リファレンスレベル発生回路で発生さ
せた電位を“Ｈ”レベルとし、ＶＳＳまたは該“Ｈ”レ
ベルよりも低い電位を“Ｌ”レベルとするパルスを発生
させるパルス発生回路を有し、該パルス発生回路とビッ
ト線との間にキャパシタンスを有していてもよい。
せた電位を“Ｈ”レベルとし、ＶＳＳまたは該“Ｈ”レ
ベルよりも低い電位を“Ｌ”レベルとするパルスを発生
させるパルス発生回路を有し、該パルス発生回路とビッ
ト線との間にキャパシタンスを有していてもよい。
【００２４】前記リファレンスレベル発生回路で発生さ
せた電位を直接ビット線に転送するスイッチを該リファ
レンスレベル発生回路とビット線との間に有していても
よい。
せた電位を直接ビット線に転送するスイッチを該リファ
レンスレベル発生回路とビット線との間に有していても
よい。
【００２５】以下、本発明の作用について説明する。
【００２６】本発明にあっては、強誘電体キャパシター
や強誘電体で構成される素子を用いずにリファレンスレ
ベルを発生させる。または、強誘電体キャパシターもし
くは強誘電体で構成される素子を用いる場合には、強誘
電体ＣＡＰをリファレンス発生回路のパスインとして用
いることによって強誘電体の分極を伴わずにリファレン
スレベルを発生させる。よって、従来のようなリファレ
ンスセルの劣化の問題が生じない。強誘電体を使用する
ことにより、小さい面積で大きい容量が得られ、効率が
よくなる。
や強誘電体で構成される素子を用いずにリファレンスレ
ベルを発生させる。または、強誘電体キャパシターもし
くは強誘電体で構成される素子を用いる場合には、強誘
電体ＣＡＰをリファレンス発生回路のパスインとして用
いることによって強誘電体の分極を伴わずにリファレン
スレベルを発生させる。よって、従来のようなリファレ
ンスセルの劣化の問題が生じない。強誘電体を使用する
ことにより、小さい面積で大きい容量が得られ、効率が
よくなる。
【００２７】さらに、異なる複数の電位を発生可能な１
つのリファレンスレベル発生回路を用いて、外部から供
給される電圧や周囲温度が変化したときには、電圧検知
回路および温度検知回路等の出力情報に応じて、リファ
レンスレベル発生回路から出力される電位を変化させる
ことにより、最も“Ｈ”データと“Ｌ”データの中間レ
ベルに近いリファレンスレベルを発生させることが可能
である。または、異なる電位を発生する複数のリファレ
ンスレベル発生回路から１つを選択して活性化すること
によって、最も“Ｈ”データと“Ｌ”データの中間レベ
ルに近いリファレンスレベルを発生させることが可能で
ある。よって、リファレンスレベルを強誘電体特性の変
化に追従させることができる。
つのリファレンスレベル発生回路を用いて、外部から供
給される電圧や周囲温度が変化したときには、電圧検知
回路および温度検知回路等の出力情報に応じて、リファ
レンスレベル発生回路から出力される電位を変化させる
ことにより、最も“Ｈ”データと“Ｌ”データの中間レ
ベルに近いリファレンスレベルを発生させることが可能
である。または、異なる電位を発生する複数のリファレ
ンスレベル発生回路から１つを選択して活性化すること
によって、最も“Ｈ”データと“Ｌ”データの中間レベ
ルに近いリファレンスレベルを発生させることが可能で
ある。よって、リファレンスレベルを強誘電体特性の変
化に追従させることができる。
【００２８】
【発明の実施の形態】以下に本発明の実施に形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２９】（実施形態１）図１は実施形態１の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００３０】この強誘電体型記憶装置は、図８に示した
従来例と比較して、強誘電体を用いずに抵抗分割、バン
ドキャップを用いた定電圧発生回路等により複数の異な
る電位（レベル）を発生させることができるリファレン
スレベル発生回路１、外部から供給される電圧ＶＤＤの
電位を検知することができる電圧検知回路２および周囲
温度を検知することができる温度検知回路３を備えてい
る。電圧検知回路２としては、定電圧発生回路による電
圧と比較する回路によって構成することができ、また、
温度検知回路としては、温度係数の異なる複数の抵抗を
用いた抵抗分割によって実現することができる。
従来例と比較して、強誘電体を用いずに抵抗分割、バン
ドキャップを用いた定電圧発生回路等により複数の異な
る電位（レベル）を発生させることができるリファレン
スレベル発生回路１、外部から供給される電圧ＶＤＤの
電位を検知することができる電圧検知回路２および周囲
温度を検知することができる温度検知回路３を備えてい
る。電圧検知回路２としては、定電圧発生回路による電
圧と比較する回路によって構成することができ、また、
温度検知回路としては、温度係数の異なる複数の抵抗を
用いた抵抗分割によって実現することができる。
【００３１】図８に示した従来例では、リファレンスレ
ベルとして一定レベルの電位しか発生させることができ
なかったが、本実施形態の構成によれば、電圧検知回路
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１から複数
の異なる電位（レベル）を発生させることができる。こ
のリファレンスレベル発生回路１によって発生させたレ
ベルをキャパシター５にチャージし、このキャパシター
５とビット線７をショートさせて、両者のチャージシェ
アによってビット線７にある電位（リファレンスレベ
ル）を発生させる。このビット線７に発生する電位が
“Ｈ”データと“Ｌ”データの中間レベルになるよう
に、リファレンスレベル発生回路１の出力を調整する。
ベルとして一定レベルの電位しか発生させることができ
なかったが、本実施形態の構成によれば、電圧検知回路
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１から複数
の異なる電位（レベル）を発生させることができる。こ
のリファレンスレベル発生回路１によって発生させたレ
ベルをキャパシター５にチャージし、このキャパシター
５とビット線７をショートさせて、両者のチャージシェ
アによってビット線７にある電位（リファレンスレベ
ル）を発生させる。このビット線７に発生する電位が
“Ｈ”データと“Ｌ”データの中間レベルになるよう
に、リファレンスレベル発生回路１の出力を調整する。
【００３２】このときの各信号の動作は、図１２に示し
たものと同様である。すなわち、図１２のタイミングチ
ャートに示すように、ＰＲＣ信号をアクティブ（“Ｈ”
レベル）にすることによりスイッチＴｒ５を導通させ
て、リファレンスレベル発生回路１によりキャパシタ６
を充電する。このとき、リファレンスレベル発生回路１
からは、電圧検知回路２および温度検知回路３が検知し
た電圧変化や温度変化に応じた電位（レベル）を出力す
る。その後、ＲＷＬ信号をアクティブ（“Ｈ”レベルの
パルス）にしてスイッチＴｒ４を導通させ、キャパシタ
６とビット線７の容量とのチャージシェアによって、ビ
ット線７にリファレンスレベルを生成する。このリファ
レンスレベルが生成されると、ＳＡＥ信号をアクティブ
（“Ｈ”レベル）にして図１には図示しないセンスアン
プを動作させ、選択されているメモリセルの出力とこの
リファレンスレベルとを比較して増幅する。
たものと同様である。すなわち、図１２のタイミングチ
ャートに示すように、ＰＲＣ信号をアクティブ（“Ｈ”
レベル）にすることによりスイッチＴｒ５を導通させ
て、リファレンスレベル発生回路１によりキャパシタ６
を充電する。このとき、リファレンスレベル発生回路１
からは、電圧検知回路２および温度検知回路３が検知し
た電圧変化や温度変化に応じた電位（レベル）を出力す
る。その後、ＲＷＬ信号をアクティブ（“Ｈ”レベルの
パルス）にしてスイッチＴｒ４を導通させ、キャパシタ
６とビット線７の容量とのチャージシェアによって、ビ
ット線７にリファレンスレベルを生成する。このリファ
レンスレベルが生成されると、ＳＡＥ信号をアクティブ
（“Ｈ”レベル）にして図１には図示しないセンスアン
プを動作させ、選択されているメモリセルの出力とこの
リファレンスレベルとを比較して増幅する。
【００３３】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができる。また、強誘電体を用いず
にリファレンスレベルを発生することができるので、図
８に示した従来技術と同様に、リファレンスセルの劣化
の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができる。また、強誘電体を用いず
にリファレンスレベルを発生することができるので、図
８に示した従来技術と同様に、リファレンスセルの劣化
の問題は生じない。
【００３４】（実施形態２）図２は実施形態２の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００３５】この強誘電体型記憶装置は、実施形態１に
おいて図１に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。リファレンスレベル発生回路１ａ〜１ｃ
は、実施形態１のリファレンスレベル発生回路１と同様
に、強誘電体を用いずに抵抗分割等により電位（レベ
ル）を発生させる。
おいて図１に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。リファレンスレベル発生回路１ａ〜１ｃ
は、実施形態１のリファレンスレベル発生回路１と同様
に、強誘電体を用いずに抵抗分割等により電位（レベ
ル）を発生させる。
【００３６】本実施形態の構成によれば、電圧検知回路
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化させて異なる
複数の電位（レベル）を発生させることができる。この
リファレンスレベル発生回路１ａ、１ｂおよび１ｃのう
ちの１つによって発生させたレベルをキャパシター５に
チャージし、このキャパシター５とビット線７をショー
トさせて、両者のチャージシェアによってビット線７に
ある電位（リファレンスレベル）を発生させる。このビ
ット線７に発生する電位が“Ｈ”データと“Ｌ”データ
の中間レベルに最も近くなるように、リファレンスレベ
ル発生回路１ａ、１ｂおよび１ｃのうちの１つを選択し
て活性化させる。
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化させて異なる
複数の電位（レベル）を発生させることができる。この
リファレンスレベル発生回路１ａ、１ｂおよび１ｃのう
ちの１つによって発生させたレベルをキャパシター５に
チャージし、このキャパシター５とビット線７をショー
トさせて、両者のチャージシェアによってビット線７に
ある電位（リファレンスレベル）を発生させる。このビ
ット線７に発生する電位が“Ｈ”データと“Ｌ”データ
の中間レベルに最も近くなるように、リファレンスレベ
ル発生回路１ａ、１ｂおよび１ｃのうちの１つを選択し
て活性化させる。
【００３７】このときの各信号の動作も、図１２に示し
た従来技術と同様である。すなわち、図１２のタイミン
グチャートに示すように、ＰＲＣ信号をアクティブ
（“Ｈ”レベル）にすることによりスイッチＴｒ５を導
通させて、リファレンスレベル発生回路１ａ、１ｂおよ
び１ｃのうちの１つによりキャパシタ６を充電する。こ
のとき、電圧検知回路２および温度検知回路３が検知し
た電圧変化や温度変化に応じてリファレンスレベル発生
回路１ａ、１ｂおよび１ｃのうちの１つを選択して活性
化し、そのリファレンスレベル発生回路から電位（レベ
ル）を出力する。その後、ＲＷＬ信号をアクティブ
（“Ｈ”レベルのパルス）にしてスイッチＴｒ４を導通
させ、キャパシタ６とビット線７の容量とのチャージシ
ェアによって、ビット線７にリファレンスレベルを生成
する。このリファレンスレベルが生成されると、ＳＡＥ
信号をアクティブ（“Ｈ”レベル）にして図１には図示
しないセンスアンプを動作させ、選択されているメモリ
セルの出力とこのリファレンスレベルとを比較して増幅
する。
た従来技術と同様である。すなわち、図１２のタイミン
グチャートに示すように、ＰＲＣ信号をアクティブ
（“Ｈ”レベル）にすることによりスイッチＴｒ５を導
通させて、リファレンスレベル発生回路１ａ、１ｂおよ
び１ｃのうちの１つによりキャパシタ６を充電する。こ
のとき、電圧検知回路２および温度検知回路３が検知し
た電圧変化や温度変化に応じてリファレンスレベル発生
回路１ａ、１ｂおよび１ｃのうちの１つを選択して活性
化し、そのリファレンスレベル発生回路から電位（レベ
ル）を出力する。その後、ＲＷＬ信号をアクティブ
（“Ｈ”レベルのパルス）にしてスイッチＴｒ４を導通
させ、キャパシタ６とビット線７の容量とのチャージシ
ェアによって、ビット線７にリファレンスレベルを生成
する。このリファレンスレベルが生成されると、ＳＡＥ
信号をアクティブ（“Ｈ”レベル）にして図１には図示
しないセンスアンプを動作させ、選択されているメモリ
セルの出力とこのリファレンスレベルとを比較して増幅
する。
【００３８】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができる。
また、強誘電体を用いずにリファレンスレベルを発生す
ることができるので、図８に示した従来技術と同様に、
リファレンスセルの劣化の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができる。
また、強誘電体を用いずにリファレンスレベルを発生す
ることができるので、図８に示した従来技術と同様に、
リファレンスセルの劣化の問題は生じない。
【００３９】（実施形態３）図３は実施形態３の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００４０】この強誘電体型記憶装置は、図９に示した
従来例と比較して、実施形態１と同様に強誘電体を用い
ずに抵抗分割等により複数の異なる電位（レベル）を発
生させることができるリファレンスレベル発生回路１、
外部から供給される電圧ＶＤＤの電位を検知することが
できる電圧検知回路２および周囲温度を検知することが
できる温度検知回路３を備えている。
従来例と比較して、実施形態１と同様に強誘電体を用い
ずに抵抗分割等により複数の異なる電位（レベル）を発
生させることができるリファレンスレベル発生回路１、
外部から供給される電圧ＶＤＤの電位を検知することが
できる電圧検知回路２および周囲温度を検知することが
できる温度検知回路３を備えている。
【００４１】この構成では、パルス発生回路１０によっ
てビット線７にパルスを与え、カップリングによってビ
ット線７の電位（レベル）を突き上げる。このとき、突
き上げられたビット線７のレベルが“Ｈ”データと
“Ｌ”データの中間レベルになるように、リファレンス
レベル発生回路１の出力を調整してパルスの“Ｈ”レベ
ルを調整する。
てビット線７にパルスを与え、カップリングによってビ
ット線７の電位（レベル）を突き上げる。このとき、突
き上げられたビット線７のレベルが“Ｈ”データと
“Ｌ”データの中間レベルになるように、リファレンス
レベル発生回路１の出力を調整してパルスの“Ｈ”レベ
ルを調整する。
【００４２】図９に示した従来例では、パルスの“Ｈ”
レベルは１つのレベルに固定されていたが、本実施形態
の構成によれば、電圧検知回路２および温度検知回路３
で検知された電圧および温度の変化に応じて、リファレ
ンスレベル発生回路１から異なる複数の電位（レベル）
を発生させることができるので、パルスの“Ｈ”レベル
を最適なレベルに設定することができる。
レベルは１つのレベルに固定されていたが、本実施形態
の構成によれば、電圧検知回路２および温度検知回路３
で検知された電圧および温度の変化に応じて、リファレ
ンスレベル発生回路１から異なる複数の電位（レベル）
を発生させることができるので、パルスの“Ｈ”レベル
を最適なレベルに設定することができる。
【００４３】このときの各信号の動作は、図１３に示し
たものと同様である。すなわち、図１３に示すＲＥＦは
リファレンスレベル発生回路１からの出力を示し、これ
によってパルスの“Ｈ”レベルの電位が決定される。こ
のとき、リファレンスレベル発生回路１からは、電圧検
知回路２および温度検知回路３が検知した電圧変化や温
度変化に応じた電位（レベル）を出力する。また、パル
スの”Ｈ”レベルのタイミングはパルス発生回路１０に
よって決定される。さらに、図３には図示しないセンス
アンプの制御信号ＳＡＥの動作は、図１２と同様であ
る。
たものと同様である。すなわち、図１３に示すＲＥＦは
リファレンスレベル発生回路１からの出力を示し、これ
によってパルスの“Ｈ”レベルの電位が決定される。こ
のとき、リファレンスレベル発生回路１からは、電圧検
知回路２および温度検知回路３が検知した電圧変化や温
度変化に応じた電位（レベル）を出力する。また、パル
スの”Ｈ”レベルのタイミングはパルス発生回路１０に
よって決定される。さらに、図３には図示しないセンス
アンプの制御信号ＳＡＥの動作は、図１２と同様であ
る。
【００４４】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができ、パルスの“Ｈ”レベルを最
適なレベルに設定することができる。また、強誘電体を
用いずにリファレンスレベルを発生することができるの
で、図９に示した従来技術と同様に、リファレンスセル
の劣化の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができ、パルスの“Ｈ”レベルを最
適なレベルに設定することができる。また、強誘電体を
用いずにリファレンスレベルを発生することができるの
で、図９に示した従来技術と同様に、リファレンスセル
の劣化の問題は生じない。
【００４５】（実施形態４）図４は実施形態４の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００４６】この強誘電体型記憶装置は、実施形態３に
おいて図３に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。
おいて図３に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。
【００４７】この構成では、パルス発生回路１０によっ
てビット線７にパルスを与え、カップリングによってビ
ット線７の電位（レベル）を突き上げる。このとき、突
き上げられたビット線７のレベルが“Ｈ”データと
“Ｌ”データの中間レベルになるように、リファレンス
レベル発生回路１ａ、１ｂおよび１ｃのうちの１つを選
択して活性化させ、パルスの“Ｈ”レベルを調整する。
てビット線７にパルスを与え、カップリングによってビ
ット線７の電位（レベル）を突き上げる。このとき、突
き上げられたビット線７のレベルが“Ｈ”データと
“Ｌ”データの中間レベルになるように、リファレンス
レベル発生回路１ａ、１ｂおよび１ｃのうちの１つを選
択して活性化させ、パルスの“Ｈ”レベルを調整する。
【００４８】本実施形態の構成によれば、電圧検知回路
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化して異なる複
数の電位（レベル）を発生させることができるので、パ
ルスの“Ｈ”レベルを最適なレベルに設定することがで
きる。
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化して異なる複
数の電位（レベル）を発生させることができるので、パ
ルスの“Ｈ”レベルを最適なレベルに設定することがで
きる。
【００４９】このときの各信号の動作は、図１３に示し
たものと同様である。すなわち、図１３に示すＲＥＦ
は、リファレンスレベル発生回路１ａ、１ｂおよび１ｃ
のうち、選択的に活性化されたものからの出力を示し、
これによってパルスの“Ｈ”レベルの電位が決定され
る。このとき、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうち、選択的に活性化されたものからは、
電圧検知回路２および温度検知回路３が検知した電圧変
化や温度変化に応じた電位（レベル）を出力する。ま
た、パルスの”Ｈ”レベルのタイミングはパルス発生回
路１０によって決定される。さらに、図４には図示しな
いセンスアンプの制御信号ＳＡＥの動作は、図１２と同
様である。
たものと同様である。すなわち、図１３に示すＲＥＦ
は、リファレンスレベル発生回路１ａ、１ｂおよび１ｃ
のうち、選択的に活性化されたものからの出力を示し、
これによってパルスの“Ｈ”レベルの電位が決定され
る。このとき、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうち、選択的に活性化されたものからは、
電圧検知回路２および温度検知回路３が検知した電圧変
化や温度変化に応じた電位（レベル）を出力する。ま
た、パルスの”Ｈ”レベルのタイミングはパルス発生回
路１０によって決定される。さらに、図４には図示しな
いセンスアンプの制御信号ＳＡＥの動作は、図１２と同
様である。
【００５０】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができ、パ
ルスの“Ｈ”レベルを最適なレベルに設定することがで
きる。また、強誘電体を用いずにリファレンスレベルを
発生することができるので、図９に示した従来技術と同
様に、リファレンスセルの劣化の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができ、パ
ルスの“Ｈ”レベルを最適なレベルに設定することがで
きる。また、強誘電体を用いずにリファレンスレベルを
発生することができるので、図９に示した従来技術と同
様に、リファレンスセルの劣化の問題は生じない。
【００５１】（実施形態５）図５は実施形態５の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００５２】この強誘電体型記憶装置は、図１０に示し
た従来例と比較して、実施形態１と同様に強誘電体を用
いずに抵抗分割等により複数の異なる電位（レベル）を
発生させることができるリファレンスレベル発生回路
１、外部から供給される電圧ＶＤＤの電位を検知するこ
とができる電圧検知回路２および周囲温度を検知するこ
とができる温度検知回路３を備えている。
た従来例と比較して、実施形態１と同様に強誘電体を用
いずに抵抗分割等により複数の異なる電位（レベル）を
発生させることができるリファレンスレベル発生回路
１、外部から供給される電圧ＶＤＤの電位を検知するこ
とができる電圧検知回路２および周囲温度を検知するこ
とができる温度検知回路３を備えている。
【００５３】この構成では、リファレンスレベル発生回
路１からスイッチＴｒ１１を介してビット線７に直接リ
ファレンスレベルを与え、その与えられたレベルが
“Ｈ”データと“Ｌ”データの中間レベルになる。
路１からスイッチＴｒ１１を介してビット線７に直接リ
ファレンスレベルを与え、その与えられたレベルが
“Ｈ”データと“Ｌ”データの中間レベルになる。
【００５４】図１０に示した従来例では、リファレンス
レベルは１つのレベルに固定されていたが、本実施形態
の構成によれば、電圧検知回路２および温度検知回路３
で検知された電圧および温度の変化に応じて、リファレ
ンスレベル発生回路１から異なる複数の電位（リファレ
ンスレベル）を発生させることができる。
レベルは１つのレベルに固定されていたが、本実施形態
の構成によれば、電圧検知回路２および温度検知回路３
で検知された電圧および温度の変化に応じて、リファレ
ンスレベル発生回路１から異なる複数の電位（リファレ
ンスレベル）を発生させることができる。
【００５５】このときの各信号の動作は、図１４に示し
たものと同様である。すなわち、図１４のタイミングチ
ャートに示すように、ＰＲＲＦ信号をアクティブ
（“Ｈ”レベルのパルス）にすることによりスイッチＴ
ｒ１１を導通させ、リファレンスレベル発生回路１で発
生させたリファレンスレベルをビット線７に供給する。
このリファレンスレベルが生成されると、ＳＡＥ信号を
アクティブ（“Ｈ”レベル）にし、図５には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
たものと同様である。すなわち、図１４のタイミングチ
ャートに示すように、ＰＲＲＦ信号をアクティブ
（“Ｈ”レベルのパルス）にすることによりスイッチＴ
ｒ１１を導通させ、リファレンスレベル発生回路１で発
生させたリファレンスレベルをビット線７に供給する。
このリファレンスレベルが生成されると、ＳＡＥ信号を
アクティブ（“Ｈ”レベル）にし、図５には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
【００５６】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができる。また、強誘電体を用いず
にリファレンスレベルを発生することができるので、図
１０に示した従来技術と同様に、リファレンスセルの劣
化の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１が
出力可能な複数の異なるレベルの中から最適なものを選
択して出力することができる。また、強誘電体を用いず
にリファレンスレベルを発生することができるので、図
１０に示した従来技術と同様に、リファレンスセルの劣
化の問題は生じない。
【００５７】（実施形態６）図６は実施形態６の強誘電
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
体型記憶装置において、リファレンスレベルを発生させ
るための回路構成を示す図である。
【００５８】この強誘電体型記憶装置は、実施形態５に
おいて図５に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。
おいて図５に示した複数の異なる電位（レベル）を発生
させることのできるリファレンスレベル発生回路１の代
わりに、互いに異なる電位（レベル）を発生させる複数
のリファレンスレベル発生回路１ａ、１ｂおよび１ｃを
有している。
【００５９】この構成では、リファレンスレベル発生回
路１ａ、１ｂおよび１ｃのうち、選択的に活性化された
ものからスイッチＴｒ１１を介してビット線７に直接リ
ファレンスレベルを与え、その与えられたレベルが
“Ｈ”データと“Ｌ”データの中間レベルになる。
路１ａ、１ｂおよび１ｃのうち、選択的に活性化された
ものからスイッチＴｒ１１を介してビット線７に直接リ
ファレンスレベルを与え、その与えられたレベルが
“Ｈ”データと“Ｌ”データの中間レベルになる。
【００６０】本実施形態の構成によれば、電圧検知回路
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化して異なる複
数の電位（リファレンスレベル）を発生させることがで
きる。
２および温度検知回路３で検知された電圧および温度の
変化に応じて、リファレンスレベル発生回路１ａ、１ｂ
および１ｃのうちの１つを選択的に活性化して異なる複
数の電位（リファレンスレベル）を発生させることがで
きる。
【００６１】このときの各信号の動作は、図１４に示し
たものと同様である。すなわち、図１４のタイミングチ
ャートに示すように、ＰＲＲＦ信号をアクティブ
（“Ｈ”レベルのパルス）にすることによりスイッチＴ
ｒ１１を導通させ、リファレンスレベル発生回路１ａ、
１ｂおよび１ｃのうち、選択的に活性化されたもので発
生させたリファレンスレベルをビット線７に供給する。
このリファレンスレベルが生成されると、ＳＡＥ信号を
アクティブ（“Ｈ”レベル）にし、図５には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
たものと同様である。すなわち、図１４のタイミングチ
ャートに示すように、ＰＲＲＦ信号をアクティブ
（“Ｈ”レベルのパルス）にすることによりスイッチＴ
ｒ１１を導通させ、リファレンスレベル発生回路１ａ、
１ｂおよび１ｃのうち、選択的に活性化されたもので発
生させたリファレンスレベルをビット線７に供給する。
このリファレンスレベルが生成されると、ＳＡＥ信号を
アクティブ（“Ｈ”レベル）にし、図５には図示しない
センスアンプを動作させ、選択されているメモリセルの
出力とこのリファレンスレベルとを比較して増幅する。
【００６２】本実施形態の構成によれば、供給電圧や周
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができる。
また、強誘電体を用いずにリファレンスレベルを発生す
ることができるので、図１０に示した従来技術と同様
に、リファレンスセルの劣化の問題は生じない。
囲温度が変化しても、電圧検知回路２や温度検知回路３
からの制御によって、リファレンスレベル発生回路１
ａ、１ｂおよび１ｃから出力される複数の異なるレベル
の中から最適なものを選択して出力することができる。
また、強誘電体を用いずにリファレンスレベルを発生す
ることができるので、図１０に示した従来技術と同様
に、リファレンスセルの劣化の問題は生じない。
【００６３】なお、強誘電体キャパシターもしくは強誘
電体で構成される素子を用いる場合には、強誘電体ＣＡ
Ｐをリファレンス発生回路のパスインとして用いること
によって強誘電体の分極を伴わずにリファレンスレベル
を発生させることができる。この場合は、リファレンス
セルの劣化の問題が生じない。しかも、強誘電体を使用
することにより、小さい面積で大きい容量が得られ、効
率がよくなる。
電体で構成される素子を用いる場合には、強誘電体ＣＡ
Ｐをリファレンス発生回路のパスインとして用いること
によって強誘電体の分極を伴わずにリファレンスレベル
を発生させることができる。この場合は、リファレンス
セルの劣化の問題が生じない。しかも、強誘電体を使用
することにより、小さい面積で大きい容量が得られ、効
率がよくなる。
【００６４】
【発明の効果】以上詳述したように、本発明によれば、
強誘電体キャパシターや強誘電体で構成される素子を用
いずに、または、強誘電体キャパシターもしくは強誘電
体で構成される素子を用いる場合には強誘電体の分極を
伴わずにリファレンスレベルを発生させることができ
る。よって、従来技術のようなリード／ライトによるリ
ファレンスセルの劣化の問題が生じない強誘電体型記憶
装置を実現することができる。また、外部から供給され
る電圧や周囲温度が変化したときには、その供給電圧や
周囲温度による強誘電体の特性変化に追従してリファレ
ンスレベルを変化させることができる。
強誘電体キャパシターや強誘電体で構成される素子を用
いずに、または、強誘電体キャパシターもしくは強誘電
体で構成される素子を用いる場合には強誘電体の分極を
伴わずにリファレンスレベルを発生させることができ
る。よって、従来技術のようなリード／ライトによるリ
ファレンスセルの劣化の問題が生じない強誘電体型記憶
装置を実現することができる。また、外部から供給され
る電圧や周囲温度が変化したときには、その供給電圧や
周囲温度による強誘電体の特性変化に追従してリファレ
ンスレベルを変化させることができる。
【図１】実施形態１の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図２】実施形態２の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図３】実施形態３の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図４】実施形態４の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図５】実施形態５の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図６】実施形態６の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図７】従来の強誘電体型記憶装置において、リファレ
ンスレベルを発生させるための回路構成を示す図であ
る。
ンスレベルを発生させるための回路構成を示す図であ
る。
【図８】従来の他の強誘電体型記憶装置において、リフ
ァレンスレベルを発生させるための回路構成を示す図で
ある。
ァレンスレベルを発生させるための回路構成を示す図で
ある。
【図９】従来の他の強誘電体型記憶装置において、リフ
ァレンスレベルを発生させるための回路構成を示す図で
ある。
ァレンスレベルを発生させるための回路構成を示す図で
ある。
【図１０】従来の他の強誘電体型記憶装置において、リ
ファレンスレベルを発生させるための回路構成を示す図
である。
ファレンスレベルを発生させるための回路構成を示す図
である。
【図１１】図７の従来例における各信号の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図１２】図８の従来例、実施形態１および実施形態２
における各信号の動作を説明するためのタイミングチャ
ートである。
における各信号の動作を説明するためのタイミングチャ
ートである。
【図１３】図９の従来例、実施形態３および実施形態４
における各信号の動作を説明するためのタイミングチャ
ートである。
における各信号の動作を説明するためのタイミングチャ
ートである。
【図１４】図１０の従来例、実施形態５および実施形態
６における各信号の動作を説明するためのタイミングチ
ャートである。
６における各信号の動作を説明するためのタイミングチ
ャートである。
１、１ａ、１ｂ、１ｃ、１０７、１０９、１１２ リフ
ァレンスレベル発生回路 ２ 外部電圧検知回路 ３ 温度検知回路 ４、５、１１、１０１、１０４、１０５、１１１ スイ
ッチＴｒ ６、８、１０６、１０８ キャパシター ７、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００
ｅ ビット線 １０、１１０ パルス発生回路 １０２、１０３ リファレンスセル
ァレンスレベル発生回路 ２ 外部電圧検知回路 ３ 温度検知回路 ４、５、１１、１０１、１０４、１０５、１１１ スイ
ッチＴｒ ６、８、１０６、１０８ キャパシター ７、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００
ｅ ビット線 １０、１１０ パルス発生回路 １０２、１０３ リファレンスセル
Claims (7)
- 【請求項１】 半導体型トランジスターと強誘電体型キ
ャパシターとからなる記憶素子からデータを読み出し、
読み出されたデータとリファレンスレベルとを比較して
増幅する強誘電体型記憶装置において、 強誘電体キャパシターもしくは強誘電体で構成される素
子を用いずにリファレンスレベルを発生させるか、 または、強誘電体キャパシターもしくは強誘電体で構成
される素子を用い、かつ、強誘電体の分極を伴わずにリ
ファレンスレベルを発生させ、 外部から供給された電圧および周囲温度の少なくとも一
方の変化に応じて、該リファレンスレベルを変化させる
強誘電体型記億装置。 - 【請求項２】 半導体型トランジスターと強誘電体型キ
ャパシターとからなる記憶素子からデータを読み出し、
読み出されたデータとリファレンスレベルとを比較して
増幅する強誘電体型記憶装置において、 強誘電体キャパシターもしくは強誘電体で構成される素
子を用いずに異なる複数のリファレンスレベルを発生さ
せるか、 または、強誘電体キャパシターもしくは強誘電体で構成
される素子を用い、かつ、強誘電体の分極を伴わずに異
なる複数のリファレンスレベルを発生させ、 外部から供給された電圧および周囲温度の少なくとも一
方の変化に応じて、複数のリファレンスレベルの中から
最適なものを選択する強誘電体型記億装置。 - 【請求項３】 異なる複数の電位を発生する１つのリフ
ァレンスレベル発生回路と、 外部から供給された電圧の電位を検知する電圧検知回路
および周囲温度を検知する温度検知回路の少なくとも一
方を有し、 該電圧検知回路および温度検知回路の少なくとも一方の
出力情報によって、該リファレンスレベル発生回路で発
生させる電位を変化させる請求項１に記載の強誘電体型
記憶装置。 - 【請求項４】 異なる電位を発生する複数のリファレン
スレベル発生回路と、 外部から供給された電圧の電位を検知する電圧検知回路
および周囲温度を検知する温度検知回路の少なくとも一
方を有し、 該電圧検知回路および温度検知回路の少なくとも一方の
出力情報によって、複数のリファレンスレベル発生回路
のうちの１つを選択して活性化させる請求項２に記載の
強誘電体型記憶装置。 - 【請求項５】 前記リファレンスレベル発生回路で発生
させた電位を一時的に蓄積するキャパシタンスを有し、
該キャパシタンスと該リファレンスレベル発生回路、お
よび該キャパシタンスとビット線が各々異なるスイッチ
を介して接続されている請求項３または請求項４に記載
の強誘電体型記億装置。 - 【請求項６】 前記リファレンスレベル発生回路で発生
させた電位を“Ｈ”レベルとし、ＶＳＳまたは該“Ｈ”
レベルよりも低い電位を“Ｌ”レベルとするパルスを発
生させるパルス発生回路を有し、該パルス発生回路とビ
ット線との間にキャパシタンスを有する請求項３または
請求項４に記載の強誘電体型記憶装置。 - 【請求項７】 前記リファレンスレベル発生回路で発生
させた電位を直接ビット線に転送するスイッチを該リフ
ァレンスレベル発生回路とビット線との間に有する請求
項３または請求項４に記載の強誘電体型記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013566A JP3768055B2 (ja) | 2000-01-21 | 2000-01-21 | 強誘電体型記憶装置 |
| US09/645,720 US6272037B1 (en) | 2000-01-21 | 2000-08-24 | Ferroelectric memory device and method for generating reference level signal therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013566A JP3768055B2 (ja) | 2000-01-21 | 2000-01-21 | 強誘電体型記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210080A true JP2001210080A (ja) | 2001-08-03 |
| JP3768055B2 JP3768055B2 (ja) | 2006-04-19 |
Family
ID=18541137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013566A Expired - Fee Related JP3768055B2 (ja) | 2000-01-21 | 2000-01-21 | 強誘電体型記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6272037B1 (ja) |
| JP (1) | JP3768055B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621766B1 (ko) | 2004-08-09 | 2006-09-13 | 삼성전자주식회사 | 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법 |
| JP2008217944A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体記憶装置 |
| US7663905B2 (en) | 2006-03-07 | 2010-02-16 | Kabushiki Kaisha Toshiba | Ferroelectric memory device and data read method in same |
| JP2011023047A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Corp | 内部電圧生成回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404228B1 (ko) * | 2001-08-06 | 2003-11-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 |
| JP4146628B2 (ja) * | 2001-08-23 | 2008-09-10 | 松下電器産業株式会社 | メモリシステム及び半導体集積回路 |
| JP2004071094A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| NO317905B1 (no) * | 2002-09-11 | 2004-12-27 | Thin Film Electronics Asa | Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art |
| JP4511377B2 (ja) * | 2005-01-28 | 2010-07-28 | パナソニック株式会社 | 強誘電体記憶装置 |
| US8391094B2 (en) * | 2009-02-10 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and operating methods thereof |
| US8279686B2 (en) * | 2009-02-10 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and methods for providing bit line equalization voltages |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424975A (en) * | 1993-12-30 | 1995-06-13 | Micron Technology, Inc. | Reference circuit for a non-volatile ferroelectric memory |
| US5621680A (en) | 1996-04-01 | 1997-04-15 | Motorola, Inc. | Data storage element and method for reading data therefrom |
| US6091623A (en) * | 1997-12-12 | 2000-07-18 | Lg Semicon Co., Ltd. | Split word line ferroelectric memory |
-
2000
- 2000-01-21 JP JP2000013566A patent/JP3768055B2/ja not_active Expired - Fee Related
- 2000-08-24 US US09/645,720 patent/US6272037B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621766B1 (ko) | 2004-08-09 | 2006-09-13 | 삼성전자주식회사 | 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법 |
| US7663905B2 (en) | 2006-03-07 | 2010-02-16 | Kabushiki Kaisha Toshiba | Ferroelectric memory device and data read method in same |
| JP2008217944A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体記憶装置 |
| JP2011023047A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Corp | 内部電圧生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6272037B1 (en) | 2001-08-07 |
| JP3768055B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339847B2 (en) | BLEQ driving circuit in semiconductor memory device | |
| JP2925422B2 (ja) | 半導体集積回路 | |
| JP3186485B2 (ja) | 強誘電体メモリ装置およびその動作制御方法 | |
| US7933148B2 (en) | Memory | |
| US6816418B2 (en) | MIS semiconductor device having improved gate insulating film reliability | |
| KR100201734B1 (ko) | 강유전체 메모리 장치 및 그 동작 제어 방법 | |
| US7738281B2 (en) | Semiconductor storage device | |
| JPH05250870A (ja) | 半導体メモリ装置のリフレッシュタイマ | |
| US6512686B2 (en) | Ferroelectric storage device and test method thereof | |
| JP3768055B2 (ja) | 強誘電体型記憶装置 | |
| JPH0518198B2 (ja) | ||
| JPH04259991A (ja) | 電流センスアンプ回路 | |
| WO1999030325A1 (fr) | Memoire a semiconducteurs, dispositif a semiconducteurs et appareil electronique utilisant ledit dispositif a semiconducteurs | |
| US10217502B2 (en) | Non-volatile semiconductor storage device | |
| US6707725B2 (en) | Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same | |
| US6741491B2 (en) | Integrated dynamic memory, and method for operating the integrated dynamic memory | |
| JPH01162296A (ja) | Ｄｒａｍ | |
| US6195281B1 (en) | Apparatus for generating reference voltage in ferroelectric memory device | |
| JP2008140493A (ja) | 強誘電体記憶装置および電子機器 | |
| JP2002093171A (ja) | 半導体記憶装置および読み出し方法 | |
| JP2002269979A (ja) | 半導体装置 | |
| US7599230B2 (en) | Semiconductor memory apparatus and method of driving the same | |
| KR100481825B1 (ko) | 워드라인전압발생회로를갖는반도체메모리장치 | |
| JPH1092200A (ja) | 半導体装置およびそのバーンイン方法 | |
| JP2508441B2 (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |