JP2001291792A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001291792A JP2001291792A JP2000104339A JP2000104339A JP2001291792A JP 2001291792 A JP2001291792 A JP 2001291792A JP 2000104339 A JP2000104339 A JP 2000104339A JP 2000104339 A JP2000104339 A JP 2000104339A JP 2001291792 A JP2001291792 A JP 2001291792A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- cut
- recess
- counterbore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/127—
-
- H10W72/884—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と誘電体基板の間の熱的膨張圧力
による剥離を防止し、半導体装置の信頼性を高める。 【解決手段】 多層配線基板の第２金属層１１１が露出
させる凹部１０８を形成しその凹部の底面にテーパ角の
ついたザグリ１１４を形成する。半導体素子１０６をは
んだ等の接着剤１０７を用いてマウントしポッティング
樹脂５にて凹部を充填する。それによりテーパ角のつい
たザグリ１１４中にもポッティング樹脂５が充填され
て、半導体素子の剥離を防止できる。
による剥離を防止し、半導体装置の信頼性を高める。 【解決手段】 多層配線基板の第２金属層１１１が露出
させる凹部１０８を形成しその凹部の底面にテーパ角の
ついたザグリ１１４を形成する。半導体素子１０６をは
んだ等の接着剤１０７を用いてマウントしポッティング
樹脂５にて凹部を充填する。それによりテーパ角のつい
たザグリ１１４中にもポッティング樹脂５が充填され
て、半導体素子の剥離を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に多層配線基板に形成された凹部内に半導体素子
を搭載した実装構造に関するものである。
し、特に多層配線基板に形成された凹部内に半導体素子
を搭載した実装構造に関するものである。
【０００２】
【従来の技術】半導体素子の実装構造の薄型化のため
に、誘電体基板に凹部を形成しその中に半導体素子を搭
載する方式が用いられている。この実装構造は、ＣＩＢ
（chip in board ）構造と呼ばれるが、この構造の半導
体装置では、半導体素子はポッティング樹脂などを用い
て凹部内に封止される。
に、誘電体基板に凹部を形成しその中に半導体素子を搭
載する方式が用いられている。この実装構造は、ＣＩＢ
（chip in board ）構造と呼ばれるが、この構造の半導
体装置では、半導体素子はポッティング樹脂などを用い
て凹部内に封止される。
【０００３】図９は、ＣＩＢ構造の半導体装置に用いら
れる多層配線基板の一例を示す斜視図である。同図に示
されるように、第１金属層２１０、第２金属層２１１、
第３金属層２１２、第４金属層２１３が、第１誘電体層
２０１、第２誘電体層２０２および第３誘電体層２０３
を挟んで積層されている。第３誘電体層２０３、第２誘
電体層２０２には、半導体素子を搭載するための凹部２
０８が、第２金属層２１１の表面を露出させるように、
ザグリ加工等により形成されている。
れる多層配線基板の一例を示す斜視図である。同図に示
されるように、第１金属層２１０、第２金属層２１１、
第３金属層２１２、第４金属層２１３が、第１誘電体層
２０１、第２誘電体層２０２および第３誘電体層２０３
を挟んで積層されている。第３誘電体層２０３、第２誘
電体層２０２には、半導体素子を搭載するための凹部２
０８が、第２金属層２１１の表面を露出させるように、
ザグリ加工等により形成されている。
【０００４】図１０は、従来のＣＩＢ構造の半導体装置
の半導体素子の搭載部の部分を示す断面図である。通
常、第１金属層２１０と第３金属層２１２はグランド層
として用いられ、第２金属層２１１は電源層として用い
られる。そして、第４金属層２１３が信号配線層として
用いられる。第２金属層２１１、第３金属層２１２、第
４金属層２１３には、必要に応じてマイクロストリップ
線路または電源層が形成される。各層の金属層間はスル
ーホールを介して接続されている。凹部内に露出した第
２金属層２１１には、半導体素子を搭載するダイパッド
とワイヤを接続するためのボンディングパッドが形成さ
れている。
の半導体素子の搭載部の部分を示す断面図である。通
常、第１金属層２１０と第３金属層２１２はグランド層
として用いられ、第２金属層２１１は電源層として用い
られる。そして、第４金属層２１３が信号配線層として
用いられる。第２金属層２１１、第３金属層２１２、第
４金属層２１３には、必要に応じてマイクロストリップ
線路または電源層が形成される。各層の金属層間はスル
ーホールを介して接続されている。凹部内に露出した第
２金属層２１１には、半導体素子を搭載するダイパッド
とワイヤを接続するためのボンディングパッドが形成さ
れている。
【０００５】この多層配線基板を用いて、半導体装置は
以下のように組み立てられる。第２金属層２１１に形成
されたダイパッド上にはんだ等の接着剤２０７を用いて
半導体素子２０６を固着する（ダイボンド）。そして、
ボンディングワイヤ２０４を用いて、半導体素子２０６
の電極とボンディングパッド間を接続する。次に、搭載
された半導体素子２０６が外部からの機械的な衝撃やゴ
ミ、湿気の影響を受けないようにするために、ポッティ
ング樹脂２０５を凹部２０８内に充填することにより半
導体素子２０６を封止する。その後、第４金属層２１３
上に、チップコンデンサ、チップ抵抗、チップインダク
タ等の部品がはんだペースト等の接着剤を介して載置さ
れ、リフロー炉等を経由することにより、チップ部品を
第４金属層２１３上に固着される。これにより、一つの
有機的な電子回路が構成される。なお、このようにして
組み立てられたＣＩＢ構造の半導体装置の外部回路との
接続は、多層配線基板の周辺に引き出された配線に接続
された外部端子またはスルーホール内に取り付けられた
外部端子を用いて行われる。
以下のように組み立てられる。第２金属層２１１に形成
されたダイパッド上にはんだ等の接着剤２０７を用いて
半導体素子２０６を固着する（ダイボンド）。そして、
ボンディングワイヤ２０４を用いて、半導体素子２０６
の電極とボンディングパッド間を接続する。次に、搭載
された半導体素子２０６が外部からの機械的な衝撃やゴ
ミ、湿気の影響を受けないようにするために、ポッティ
ング樹脂２０５を凹部２０８内に充填することにより半
導体素子２０６を封止する。その後、第４金属層２１３
上に、チップコンデンサ、チップ抵抗、チップインダク
タ等の部品がはんだペースト等の接着剤を介して載置さ
れ、リフロー炉等を経由することにより、チップ部品を
第４金属層２１３上に固着される。これにより、一つの
有機的な電子回路が構成される。なお、このようにして
組み立てられたＣＩＢ構造の半導体装置の外部回路との
接続は、多層配線基板の周辺に引き出された配線に接続
された外部端子またはスルーホール内に取り付けられた
外部端子を用いて行われる。
【０００６】
【発明が解決しようとする課題】上述した従来のＣＩＢ
構造の半導体装置の製造工程において、第４金属層２１
３上にチップ部品を搭載するためにリフロー炉により加
熱された場合、半導体素子２０６を固着する接着剤２０
７に含まれる空気が膨張する。その際、接着剤２０７の
周囲はポッティング樹脂２０５が充填されているため、
膨張した空気は逃げ道がなく、第２金属層２１１−半導
体素子２０６間、および、第２、第３誘電体層２０２、
２０３−ポッティング樹脂２０５間を剥離させる力が生
じる。しかし、従来構造では、ポッティング樹脂２０５
が、凹部に搭載されている半導体素子２０６を埋め込む
ように充填してあるだけで、特に剥離に耐え得る構造は
備えていない。そのため、接着剤２０７に含まれる空気
が加熱により膨張すると、ポッティング樹脂２０５およ
び半導体素子２０６は、膨張力に抗しきれず剥離してし
まう可能性が高かった。本発明の課題は、上述した従来
技術の問題点を解決することであって、その目的は、配
線基板からの半導体素子の剥離および配線基板からのポ
ッティング樹脂の剥離を防止するための配線基板構造を
提供することである。
構造の半導体装置の製造工程において、第４金属層２１
３上にチップ部品を搭載するためにリフロー炉により加
熱された場合、半導体素子２０６を固着する接着剤２０
７に含まれる空気が膨張する。その際、接着剤２０７の
周囲はポッティング樹脂２０５が充填されているため、
膨張した空気は逃げ道がなく、第２金属層２１１−半導
体素子２０６間、および、第２、第３誘電体層２０２、
２０３−ポッティング樹脂２０５間を剥離させる力が生
じる。しかし、従来構造では、ポッティング樹脂２０５
が、凹部に搭載されている半導体素子２０６を埋め込む
ように充填してあるだけで、特に剥離に耐え得る構造は
備えていない。そのため、接着剤２０７に含まれる空気
が加熱により膨張すると、ポッティング樹脂２０５およ
び半導体素子２０６は、膨張力に抗しきれず剥離してし
まう可能性が高かった。本発明の課題は、上述した従来
技術の問題点を解決することであって、その目的は、配
線基板からの半導体素子の剥離および配線基板からのポ
ッティング樹脂の剥離を防止するための配線基板構造を
提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、多層配線基板に形成された凹部内
に封止樹脂にて封止された半導体素子が搭載されている
半導体装置において、前記凹部の底面、および／また
は、側面には前記封止樹脂の剥離を防止する切り込みが
形成されていることを特徴とする半導体装置、が提供さ
れる。
め、本発明によれば、多層配線基板に形成された凹部内
に封止樹脂にて封止された半導体素子が搭載されている
半導体装置において、前記凹部の底面、および／また
は、側面には前記封止樹脂の剥離を防止する切り込みが
形成されていることを特徴とする半導体装置、が提供さ
れる。
【０００８】そして、好ましくは、前記切り込みは、少
なくとも前記半導体素子の対向する２辺を挟むように、
前記半導体素子に対し対称的に形成される。また、好ま
しくは、前記半導体素子の辺に沿って連続的に若しくは
不連続的に形成される。さらに、一層好ましくは、前記
切り込みは、ザグリ加工によって形成される。
なくとも前記半導体素子の対向する２辺を挟むように、
前記半導体素子に対し対称的に形成される。また、好ま
しくは、前記半導体素子の辺に沿って連続的に若しくは
不連続的に形成される。さらに、一層好ましくは、前記
切り込みは、ザグリ加工によって形成される。
【０００９】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。図１（ａ）は、本発明の第
１の実施の形態を示す断面図であり、図１（ｂ）は、図
１（ａ）の部分拡大図である。図１において、図９、図
１０に示した従来例の部分と同等の部分には下２桁が共
通する参照番号が付せられているので重複する説明は省
略する。本実施の形態の図１０に示した従来例と相違す
る点は、本実施の形態においては、凹部１０８の底面
の、半導体素子１０６の搭載部とボンディングパッドと
の間に、テーパ角のついたザグリ１１４が形成されてい
る点である。そして、このザグリ１１４の内部にもポッ
ティング樹脂１０５が充填されている。このように構成
された半導体装置においては、リフロー炉等においては
んだ等の接着剤１０７が加熱されこの中に含まれる空気
が膨張して半導体素子１０６を剥離しようとしても、ポ
ッティング樹脂１０５が第１誘電体層１０１（または第
２金属層１１１を埋め込むように形成された第２誘電体
層）内に食い込んでいるため、ポッティング樹脂１０５
は剥離することがなく、半導体素子１０６を押さえ込
み、その剥離を防止する。
施の形態について説明する。図１（ａ）は、本発明の第
１の実施の形態を示す断面図であり、図１（ｂ）は、図
１（ａ）の部分拡大図である。図１において、図９、図
１０に示した従来例の部分と同等の部分には下２桁が共
通する参照番号が付せられているので重複する説明は省
略する。本実施の形態の図１０に示した従来例と相違す
る点は、本実施の形態においては、凹部１０８の底面
の、半導体素子１０６の搭載部とボンディングパッドと
の間に、テーパ角のついたザグリ１１４が形成されてい
る点である。そして、このザグリ１１４の内部にもポッ
ティング樹脂１０５が充填されている。このように構成
された半導体装置においては、リフロー炉等においては
んだ等の接着剤１０７が加熱されこの中に含まれる空気
が膨張して半導体素子１０６を剥離しようとしても、ポ
ッティング樹脂１０５が第１誘電体層１０１（または第
２金属層１１１を埋め込むように形成された第２誘電体
層）内に食い込んでいるため、ポッティング樹脂１０５
は剥離することがなく、半導体素子１０６を押さえ込
み、その剥離を防止する。
【００１０】図１（ｂ）に示すように、テーパ角のつい
たザグリ１１４は、基板の平面に対してθのテーパ角を
有している。このテーパ角θは、４５°≦θ＜９０°の
範囲で任意に設定される。また、反対側のザグリのテー
パ角θは、９０°＜θ≦１３５°に設定される。このよ
うなクサビ形の形状にすることにより、ポッティング樹
脂１０５の上方向のズレに対して強度が増し、半導体素
子１０６の金属層から剥離を効果的に防止することがで
きる。図１には、ザグリ１１４は第２金属層１１１にか
からないように形成されているが、ボンディングパッド
やダイパッドの第２金属層をザグリ形成領域にまで引き
延ばし、第２金属層１１１にザグリを入れるようにして
もよい。また、ザグリは、第１誘電体層１０１を貫通す
る深さにまで形成してもよいが、第１金属層１１０は貫
通しない深さとする。
たザグリ１１４は、基板の平面に対してθのテーパ角を
有している。このテーパ角θは、４５°≦θ＜９０°の
範囲で任意に設定される。また、反対側のザグリのテー
パ角θは、９０°＜θ≦１３５°に設定される。このよ
うなクサビ形の形状にすることにより、ポッティング樹
脂１０５の上方向のズレに対して強度が増し、半導体素
子１０６の金属層から剥離を効果的に防止することがで
きる。図１には、ザグリ１１４は第２金属層１１１にか
からないように形成されているが、ボンディングパッド
やダイパッドの第２金属層をザグリ形成領域にまで引き
延ばし、第２金属層１１１にザグリを入れるようにして
もよい。また、ザグリは、第１誘電体層１０１を貫通す
る深さにまで形成してもよいが、第１金属層１１０は貫
通しない深さとする。
【００１１】図２は、本発明の第２の実施の形態を示す
断面図である。本実施の形態の図１に示した第１の実施
の形態と相違する点は、テーパ角のついたザグリの形状
が異なる点である。つまり、前記図１のクサビ形の形状
に対して、外側に向いたザグリが入れられている。強度
的にはクサビ形とほとんど差異がなく、また工程的にも
単純であり、作業時間を短縮することが可能である。
断面図である。本実施の形態の図１に示した第１の実施
の形態と相違する点は、テーパ角のついたザグリの形状
が異なる点である。つまり、前記図１のクサビ形の形状
に対して、外側に向いたザグリが入れられている。強度
的にはクサビ形とほとんど差異がなく、また工程的にも
単純であり、作業時間を短縮することが可能である。
【００１２】図３は、本発明の第３の実施の形態を示す
断面図である。本実施の形態の図２に示した第２の実施
の形態と相違する点は、テーパ角のついたザグリの向き
が反対に内側になっている点である。第２、第３の実施
の形態において、ザグリ角の基板表面とのなす角度は、
第１の実施の形態と同様に設定される。
断面図である。本実施の形態の図２に示した第２の実施
の形態と相違する点は、テーパ角のついたザグリの向き
が反対に内側になっている点である。第２、第３の実施
の形態において、ザグリ角の基板表面とのなす角度は、
第１の実施の形態と同様に設定される。
【００１３】図４は、本発明の第１から第３の実施の形
態の半導体装置基板のザグリの位置を明確にするための
図である。前記ザグリの位置は、図４のようにザグリ１
１７と１１８あるいはザグリ１１９と１２２のように、
相対向する位置に形成してもよいし、ザグリ１１７〜１
２０のように半導体素子１０６を囲むようにその４辺に
形成してもよい。また、ザグリの形状は例えば飛び飛び
の穴状であってもよくあるいは連続した溝状であっても
よい。ザグリの位置と個数等の構成については、強度と
作業性の兼ね合いにより決定される。
態の半導体装置基板のザグリの位置を明確にするための
図である。前記ザグリの位置は、図４のようにザグリ１
１７と１１８あるいはザグリ１１９と１２２のように、
相対向する位置に形成してもよいし、ザグリ１１７〜１
２０のように半導体素子１０６を囲むようにその４辺に
形成してもよい。また、ザグリの形状は例えば飛び飛び
の穴状であってもよくあるいは連続した溝状であっても
よい。ザグリの位置と個数等の構成については、強度と
作業性の兼ね合いにより決定される。
【００１４】図５は、本発明の第４の実施の形態を示す
断面図である。本実施の形態の図１から図３に示した実
施の形態と相違する点は、第３誘電体層１０３の基板面
方向にザグリを入れ、そこにポッティング樹脂１０５を
充填した点である。この方法によれば、ザグリを第２金
属層１１１の形成面に開設しないため、該第２金属層１
１１に形成するパターンの制約を回避でき、しかもボン
ディングパッドの搭載位置の制約がゆるくなるという利
点がある。
断面図である。本実施の形態の図１から図３に示した実
施の形態と相違する点は、第３誘電体層１０３の基板面
方向にザグリを入れ、そこにポッティング樹脂１０５を
充填した点である。この方法によれば、ザグリを第２金
属層１１１の形成面に開設しないため、該第２金属層１
１１に形成するパターンの制約を回避でき、しかもボン
ディングパッドの搭載位置の制約がゆるくなるという利
点がある。
【００１５】図６は、本発明の第５の実施の形態を示す
断面図である。本実施の形態の図５に示した第４の実施
の形態と相違する点は、凹部を形成する過程で、逆テー
パ形に凹部を形成して、そこにポッティング樹脂１０５
を充填した点である。この方法によれば、図５の第４の
実施の形態で説明した利点以外に、基板面方向のザグリ
を省略でき、工程的に有利となる。
断面図である。本実施の形態の図５に示した第４の実施
の形態と相違する点は、凹部を形成する過程で、逆テー
パ形に凹部を形成して、そこにポッティング樹脂１０５
を充填した点である。この方法によれば、図５の第４の
実施の形態で説明した利点以外に、基板面方向のザグリ
を省略でき、工程的に有利となる。
【００１６】図７、図８は、それぞれ本発明の第６、第
７の実施の形態を示す断面図である。本実施の形態の図
５に示した第４の実施の形態と相違する点は、第３誘電
体層１０３、第２誘電体層１０２に入れたザグリの断面
形状が三角形になっている点である。これら第４、第
６、第７の実施の形態を組み合わせて、凹部の一側面に
複数のザグリを入れるようにすることができる。なお、
第４〜第７の実施の形態においても、ザグリを飛び飛び
に穴状に形成するようにしてもよく、また溝状に連続し
て形成するようにしてもよい。また、これらの実施の形
態においても、ザグリは、凹部の相対向する２つの側面
または４つの側面に入れることができる。
７の実施の形態を示す断面図である。本実施の形態の図
５に示した第４の実施の形態と相違する点は、第３誘電
体層１０３、第２誘電体層１０２に入れたザグリの断面
形状が三角形になっている点である。これら第４、第
６、第７の実施の形態を組み合わせて、凹部の一側面に
複数のザグリを入れるようにすることができる。なお、
第４〜第７の実施の形態においても、ザグリを飛び飛び
に穴状に形成するようにしてもよく、また溝状に連続し
て形成するようにしてもよい。また、これらの実施の形
態においても、ザグリは、凹部の相対向する２つの側面
または４つの側面に入れることができる。
【００１７】以上好ましい実施の形態について説明した
が、本発明は、これら実施の形態に限定されるものでは
なく、本発明の要旨を変更しない範囲内において適宜の
変更が可能なものである。例えば、実施の形態では、凹
部や凹部内の切り込みはザグリによって形成していた
が、必ずしもこのようにする必要はなく、多層配線基板
をモールド法などにより形成してもよい。また、本発明
は、樹脂製基板に対しても無機製の配線基板に対しても
適用が可能なものである。また、樹脂と基板との密着強
度を一層向上させるために、凹部の底面に形成した切り
込みと側面に形成した切り込みとを併用することもでき
る。
が、本発明は、これら実施の形態に限定されるものでは
なく、本発明の要旨を変更しない範囲内において適宜の
変更が可能なものである。例えば、実施の形態では、凹
部や凹部内の切り込みはザグリによって形成していた
が、必ずしもこのようにする必要はなく、多層配線基板
をモールド法などにより形成してもよい。また、本発明
は、樹脂製基板に対しても無機製の配線基板に対しても
適用が可能なものである。また、樹脂と基板との密着強
度を一層向上させるために、凹部の底面に形成した切り
込みと側面に形成した切り込みとを併用することもでき
る。
【００１８】
【発明の効果】以上説明したように、本発明の半導体装
置は、半導体素子を搭載し、ポッティング樹脂を充填す
る凹部に切り込みを設けたものであるので、基板とポッ
ティング樹脂との間の密着性を向上させることができ
る。従って、本発明によれば、はんだ等の接着剤のリフ
ロー時に基板と半導体素子の間のはんだ等の接着剤に含
まれる空気が膨張しようとしても、ポッティング樹脂は
この膨張圧力に抗してこれを押さえ込むことができる。
そのため、ポッティング樹脂および半導体素子の基板か
らの剥離を防止することができる。
置は、半導体素子を搭載し、ポッティング樹脂を充填す
る凹部に切り込みを設けたものであるので、基板とポッ
ティング樹脂との間の密着性を向上させることができ
る。従って、本発明によれば、はんだ等の接着剤のリフ
ロー時に基板と半導体素子の間のはんだ等の接着剤に含
まれる空気が膨張しようとしても、ポッティング樹脂は
この膨張圧力に抗してこれを押さえ込むことができる。
そのため、ポッティング樹脂および半導体素子の基板か
らの剥離を防止することができる。
【図１】 本発明の第１の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図２】 本発明の第２の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図３】 本発明の第３の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図４】 本発明の第１から第３の実施の形態のザグリ
の配置を表す図。
の配置を表す図。
【図５】 本発明の第４の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図６】 本発明の第５の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図７】 本発明の第６の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図８】 本発明の第７の実施の形態を説明するための
半導体装置基板の断面図。
半導体装置基板の断面図。
【図９】 従来の多層配線基板の斜視図。
【図１０】 従来例の断面図。
１０１、２０１ 第１誘電体層 １０２、２０２ 第２誘電体層 １０３、２０３ 第３誘電体層 １０４、２０４ ボンディングワイヤ １０５、２０５ ポッティング樹脂 １０６、２０６ 半導体素子 １０７、２０７ 接着剤 １０８、２０８ 凹部 １１０、２１０ 第１金属層 １１１、２１１ 第２金属層 １１２、２１２ 第３金属層 １１３、２１３ 第４金属層 １１４、１１５、１１６、１１７、１１８、１１９、１
２０、１２１、１２２テーパ角のついたザグリ
２０、１２１、１２２テーパ角のついたザグリ
Claims (8)
- 【請求項１】 多層配線基板に形成された凹部内に封止
樹脂にて封止された半導体素子が搭載されている半導体
装置において、前記凹部の底面、および／または、側面
には前記封止樹脂の剥離を防止する切り込みが形成され
ていることを特徴とする半導体装置。 - 【請求項２】 前記切り込みは、少なくとも前記半導体
素子の対向する２辺を挟むように前記半導体素子に対し
対称的に形成されていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記切り込みは、前記半導体素子の辺に
沿って連続的に若しくは不連続的に形成されていること
を特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記凹部の前記側面に形成された切り込
みの断面形状は、四角形または三角形であることを特徴
とする請求項１〜３の何れかに記載の半導体装置。 - 【請求項５】 前記凹部の前記側面に形成された切り込
みの断面形状は、三角形であって該切り込みは前記凹部
の側面の全深さに渡って形成されていることを特徴とす
る請求項１〜３の何れかに記載の半導体装置。 - 【請求項６】 前記凹部の底面には、前記半導体素子を
搭載する半導体素子搭載部とワイヤがボンディングされ
るボンディングパッドとが形成されており、前記凹部底
面に形成された前記切り込みが、前記半導体素子搭載部
と前記ボンディングパッドとの間に形成されていること
を特徴とする請求項１〜３の何れかに記載の半導体装
置。 - 【請求項７】 前記凹部の底面に形成された前記切り込
みの基板表面とのなす角度θは、４５°≦θ＜９０°ま
たは９０°＜θ≦１３５°であることを特徴とする請求
項１〜３または６の何れかに記載の半導体装置。 - 【請求項８】 前記切り込みが、ザグリ加工によって形
成されたものであることを特徴とする請求項１〜７の何
れかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104339A JP2001291792A (ja) | 2000-04-06 | 2000-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104339A JP2001291792A (ja) | 2000-04-06 | 2000-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291792A true JP2001291792A (ja) | 2001-10-19 |
Family
ID=18617897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104339A Pending JP2001291792A (ja) | 2000-04-06 | 2000-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291792A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192413A (ja) * | 2007-02-02 | 2008-08-21 | Nec Tokin Corp | 保護回路モジュール |
| US7700885B2 (en) | 2005-04-25 | 2010-04-20 | Ngk Spark Plug Co., Ltd. | Wiring board |
| JP2013077739A (ja) * | 2011-09-30 | 2013-04-25 | Kyocera Corp | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 |
| EP2190040A3 (en) * | 2008-11-25 | 2014-02-26 | VisEra Technologies Company Limited | Light-emitting diode device and method for fabricating the same |
| KR101829936B1 (ko) * | 2013-05-22 | 2018-02-19 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2019046932A (ja) * | 2017-08-31 | 2019-03-22 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| CN112951791A (zh) * | 2019-12-11 | 2021-06-11 | 江苏长电科技股份有限公司 | 堆叠式封装结构及封装方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258446A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 混成集積回路の多層厚膜基板 |
| JPH03161958A (ja) * | 1989-11-21 | 1991-07-11 | Hitachi Ltd | プラスチックピングリッドアレイ型半導体パッケージ構造 |
| JPH03280452A (ja) * | 1990-03-29 | 1991-12-11 | Seiko Epson Corp | 半導体装置 |
| JPH0878457A (ja) * | 1994-08-31 | 1996-03-22 | Sharp Corp | 半導体装置の製造方法 |
| JPH10135376A (ja) * | 1996-10-30 | 1998-05-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JP2000040774A (ja) * | 1998-07-24 | 2000-02-08 | Kyocera Corp | 半導体装置 |
-
2000
- 2000-04-06 JP JP2000104339A patent/JP2001291792A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258446A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 混成集積回路の多層厚膜基板 |
| JPH03161958A (ja) * | 1989-11-21 | 1991-07-11 | Hitachi Ltd | プラスチックピングリッドアレイ型半導体パッケージ構造 |
| JPH03280452A (ja) * | 1990-03-29 | 1991-12-11 | Seiko Epson Corp | 半導体装置 |
| JPH0878457A (ja) * | 1994-08-31 | 1996-03-22 | Sharp Corp | 半導体装置の製造方法 |
| JPH10135376A (ja) * | 1996-10-30 | 1998-05-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH11135560A (ja) * | 1997-10-27 | 1999-05-21 | Nec Corp | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| JP2000040774A (ja) * | 1998-07-24 | 2000-02-08 | Kyocera Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7700885B2 (en) | 2005-04-25 | 2010-04-20 | Ngk Spark Plug Co., Ltd. | Wiring board |
| EP2822367A1 (en) * | 2005-04-25 | 2015-01-07 | NGK Spark Plug Co., Ltd. | Wiring board |
| JP2008192413A (ja) * | 2007-02-02 | 2008-08-21 | Nec Tokin Corp | 保護回路モジュール |
| EP2190040A3 (en) * | 2008-11-25 | 2014-02-26 | VisEra Technologies Company Limited | Light-emitting diode device and method for fabricating the same |
| JP2013077739A (ja) * | 2011-09-30 | 2013-04-25 | Kyocera Corp | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 |
| KR101829936B1 (ko) * | 2013-05-22 | 2018-02-19 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2019046932A (ja) * | 2017-08-31 | 2019-03-22 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP6989763B2 (ja) | 2017-08-31 | 2022-01-12 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| CN112951791A (zh) * | 2019-12-11 | 2021-06-11 | 江苏长电科技股份有限公司 | 堆叠式封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100687976B1 (ko) | 전자 모듈 및 그의 제조 방법 | |
| US6449168B1 (en) | Circuit board and a method for manufacturing the same | |
| KR970077385A (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
| JP2001291792A (ja) | 半導体装置 | |
| KR19990063447A (ko) | 반도체 장치와 그 제조방법 | |
| US20010020535A1 (en) | Circuit pack, multilayer printed wiring board, and device | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| KR20040045017A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP3767704B2 (ja) | チップ型電子部品 | |
| KR100277874B1 (ko) | 초고집적회로 비·엘·피 스택 및 그 제조방법 | |
| JPH10150260A (ja) | プリント配線基板 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH1092968A (ja) | 半導体ベアチップ実装基板 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP4214640B2 (ja) | 多層プリント配線板 | |
| JP4353131B2 (ja) | 電子装置 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP3015080U (ja) | 電子部品用パッケージ | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JPH07297501A (ja) | プリント配線板 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| JP2001135936A (ja) | 多層プリント配線板 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JPH0729660Y2 (ja) | 回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |