JP2001284520A

JP2001284520A - 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造

Info

Publication number: JP2001284520A
Application number: JP2000101856A
Authority: JP
Inventors: Hideki Iwaki; 秀樹岩城; Tetsuyoshi Ogura; 哲義小掠; Yutaka Taguchi; 豊田口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】半導体装置の高密度化・高集積化・高速動作
化などに伴って発生するところの、配線長が大きいこと
に起因する信号遅延の低減要求とバーンインなどの各種
テストおよびリペア（修復）の容易性要求との間にみら
れるトレードオフ（二律背反）の問題を解消する。【解決手段】絶縁体１０１の上下両方の表面に配線パ
ターン１０４，１０５が形成され、両者を接続するビア
１０６を通る状態でダイシングを行うことで端面タイプ
の外部入出力用接続電極１０７を形成しつつ配線基板１
００Ａを作る。配線基板１００Ａに半導体チップ２００
Ａをフリップチップボンディングする。複数の半導体装
置３００Ａ，３００Ａをマザー基板４０１に実装する
が、半導体チップ２００Ａ，２００Ａどうしを接続する
のに、外部入出力用接続電極１０７，１０７の直接の接
続をもって行う（直接接合部４０４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁体上に形成し
た配線パターンの内端側に、この絶縁体に搭載すべき半
導体チップとの接続部分を有し、前記配線パターンの外
端側に外部との入出力のための接続部分を有している半
導体チップ搭載用の配線基板、ならびに、そのような配
線基板の製造方法にかかわるものである。また、本発明
は、そのような配線基板を用いて半導体チップを搭載し
てなる半導体装置にかかわるものである。さらに、本発
明は、そのような半導体装置の複数をマザー基板に実装
して、半導体チップどうしを接続する半導体装置間接続
構造にかかわるものである。より詳しくは、半導体装置
の高密度化・高集積化・高速動作化などに伴って発生す
るところの、配線長が大きいことに起因する信号遅延の
低減要求とバーンインなどの各種テストおよびリペア
（修復）の容易性要求との間にみられるトレードオフ
（二律背反）の問題を解消するための技術に関する。

【０００２】

【従来の技術】半導体装置は一般的に、半導体チップを
パッケージに収納した形態となっている。それは、主と
して半導体チップの保護を図るためである。

【０００３】最近では、電子機器の小型化のために、上
記の半導体装置の小型化が推進されている。この小型化
が行われているパッケージの一つに、プラスチックパッ
ケージがある。これは、所定位置に半導体搭載部、信号
配線部、電源配線部等を配置する形状に打ち抜いたリー
ドフレーム上に、半導体チップを搭載し、Ａｕ等のボン
ディングワイヤーで半導体チップの電極とリードフレー
ムの電極とを電気的に接続し、エポキシ樹脂等の熱硬化
性樹脂でパッケージしたものである。

【０００４】しかし、このプラスチックパッケージ型半
導体装置では、電気的接続をボンディングワイヤーで行
うので、リードフレーム上の半導体搭載部分の周辺に、
ワイヤーボンディングを行うための配線領域を設ける必
要があり、必然的に半導体チップそのものよりも所要面
積が大きくなり、パッケージの小型化の障害になってい
る。

【０００５】さらに、半導体チップの動作速度が高速に
なるに従い、半導体チップを収納するパッケージに対し
ても、できるだけ信号遅延を小さくすべきとする要求が
強くなり、半導体チップ間のいわゆる最短接続が必要と
されている。

【０００６】したがって、上記の小型化の要求に合わ
せ、ボンデイングワイヤーを使用しないで、半導体チッ
プの電極を半導体キャリアに対向させた状態で、半導体
チップそのものの大きさの範囲内で半導体キャリアの電
極に接続するいわゆるフェースダウン方式による半導体
装置の使用が増えてきている。このようにパッケージサ
イズをほぼ半導体チップの大きさにした半導体装置は、
チップサイズパッケージ（ＣＳＰ）と称されている。こ
のような方式を用いることで、パッケージ内の配線を最
短の配線長で行うことができるため、必然的に半導体チ
ップ間をより接続距離の短い状態ですることが可能とな
る。

【０００７】従来の技術におけるフェースダウン方式に
よる半導体装置を図１９（ａ）に基づいて説明する。図
１９（ａ）は従来技術のフェースダウン方式の半導体装
置の断面図である。

【０００８】半導体キャリア５０Ａは、絶縁性基板１１
において、その上面から底面まで貫通するように複数の
ビア電極１２が設けられ、各ビア電極１２に電気的に接
続された状態で絶縁性基板１１の上面に上面電極１３
が、また、下面に底面電極１４が形成されている。な
お、絶縁性基板１１としては、セラミックスやガラス織
布をコアに用いてエポキシ樹脂を含浸させたものなどが
ある。

【０００９】半導体チップ５０Ｂは、半導体チップ本体
２１と、その下面に露出している電極２２上に接合され
たハンダや金などからなるバンプ２３を有している。

【００１０】この半導体チップ５０Ｂのバンプ２３を半
導体キャリア５０Ａにおける上面電極１３に位置合わせ
して載置し、導電性樹脂３１を介して接合され、さらに
封止樹脂３２によって半導体キャリア５０Ａと半導体チ
ップ５０Ｂとの間の空間を充填し、半導体キャリア５０
Ａと半導体チップ５０Ｂとの接合の信頼性を確保してい
る。

【００１１】半導体チップ５０Ｂの背面（上面）は露出
状態となっている（ベアチップ）。なお、底面電極１４
はマザー基板への実装のためのものである。

【００１２】このように、フェースダウン方式による半
導体装置５０Ｃにおいては、半導体キャリア５０Ａと半
導体チップ５０Ｂとの接合が、半導体チップ５０Ｂの直
下において行われるので、すなわち半導体チップ５０Ｂ
の周辺の領域で接合されるのではなく、半導体チップ５
０Ｂそのものの面積占有範囲内で接合が行われるので、
上記したプラスチックパッケージ型半導体装置における
ワイヤーボンディング部分の必要性に起因しての小型化
の障害がなくなり、更にパッケージサイズを小型化する
ことができる。

【００１３】ところで、１つの配線基板に複数の半導体
チップを搭載するマルチチップモジュール（ＭＣＭ）の
技術がある。その一例を図１９（ｂ）を用いて説明す
る。

【００１４】半導体キャリア６１の上面に配線電極６２
が形成されているとともに、その下面に電極パッド６３
が形成され、それら配線電極６２と電極パッド６３と
が、半導体キャリア６１に貫通状態で埋め込まれたビア
電極６４を介して電気的に接続されている。

【００１５】半導体チップ７０Ｂは、その構成要素とし
て半導体チップ本体７１とハンダなどのバンプ７２を有
しているが、そのような２つの半導体チップ７０Ｂ，７
０Ｂをフェースダウン方式で半導体キャリア６１に搭載
している。すなわち、半導体チップ７０Ｂの電極を半導
体キャリア６１上の配線電極６２に対してハンダなどの
バンプ７２を介して電気的に接続し、さらに封止樹脂８
１で半導体キャリア６１と半導体チップ本体７１との間
の空間を充填している。

【００１６】なお、この場合の半導体キャリア６１につ
いては具体的な構造の図示を省略しているが、概略を説
明すると、絶縁体として有機基板を用いたＭＣＭ‐Ｌ
や、セラミックを用いた多層構造のＭＣＭ‐Ｃや、高周
波領域や大規模なシステム向けの多層のポリイミドやシ
リコンの酸化物でＣｕ配線を多層構造にしたＭＣＭ‐Ｄ
などが知られている。

【００１７】以上のようにしてマルチチップモジュール
として半導体装置７０Ｃを構成してある。このマルチチ
ップモジュールによると、半導体キャリア６１上に複数
の半導体チップ７０Ｂ，７０Ｂを隣接配置しておき、両
者の半導体チップを半導体キャリア６１上の配線パター
ン６２を介して接続すると、モジュール内に実装された
半導体チップどうし間の接続距離が短くなり、その結果
として、半導体チップ間の信号遅延を低減することがで
きる。

【００１８】

【発明が解決しようとする課題】ここで、以上の図１９
（ａ）で説明したように構成されてパッケージ内の配線
長を最短にしたＣＳＰ（チップサイズパッケージ）とし
ての半導体装置５０Ｃの複数個をマザー基板にマルチチ
ップ実装する場合を考える。その場合に、複数の半導体
装置５０Ｃにおける半導体チップ５０Ｂどうしを接続す
るには、例えばＣＰＵとＤＲＡＭとを接続するには、、
マザー基板上に形成された配線パターンを介しての接続
となる。

【００１９】このように、ワイヤーボンド用設計をフリ
ップチップ用設計に変更すると、チップサイズを小さく
することができるので、チップコスト自体を低減し、か
つ高密度のマルチチップ実装が可能となる。

【００２０】しかしながら、いかに高密度のマルチチッ
プ実装が可能であるといっても、自ずと限界があること
も確かなことである。

【００２１】ここで、２つの半導体チップ５０Ｂ，５０
Ｂ間の接続距離について考察してみると、それは、ＣＳ
Ｐ（チップサイズパッケージ）に用いられる半導体キャ
リア１１上での配線の引き回しによる配線長のほかに、
マザー基板上の配線パターンの配線長があり、さらに、
半導体キャリア１１内のビア電極１２の配線長がある。
これらの配線長を合計した接続距離はかなり長いものと
なり、それが原因で信号の伝搬遅延を引き起こす可能性
が高いものとなっている。特に、半導体チップとして高
速のＣＰＵを搭載するときには、その信号遅延は大きな
問題となる。

【００２２】また、図１９（ｂ）に示したマルチチップ
モジュール（ＭＣＭ）の場合、モジュール内に実装され
た半導体チップ７０Ｂ，７０Ｂ間の接続距離は短くなり
はするが、複数の半導体チップ７０Ｂ，７０Ｂが全体と
して一体化されてしまっているので、個々の半導体チッ
プ７０Ｂを各々単体で取り扱うことは当然に不可能とな
っている。すなわち、モジュール単位での汎用性がなく
なってしまっており、その分、コスト増となることは避
けられない。

【００２３】そうかといって、試験されて品質レベルが
確定しているＫＧＤ（Known Good Die）をタイムリーに
かつ安価に入手することは一般的にむずかしいという実
情がある。

【００２４】例えば、４個の半導体チップを搭載するマ
ルチチップモジュールにおいては、個々の半導体チップ
の不良率を例えば５％であるとすると、良品率は９５％
の４乗となって、トータルで８１．５％まで低下し、約
１／５が不良品となってしまう。しかし、すでに搭載し
ている半導体チップと実装のコストは大きいので、簡単
にスクラップするわけにはいかず、不良チップを特定し
て交換しなければならない。

【００２５】フリップチップ実装の場合は、接合におけ
るバンプ７２としてハンダを用いると、不良チップの取
り外しおよび新しい半導体チップの搭載すなわちリペア
は比較的容易ではある。しかしながら、各種のテスト
（ＤＣ／ＡＣテストなど）やバーンイン（昇温に伴うバ
ンプずれなど）を行った際に、対象がマルチチップモジ
ュールであるので、どの半導体チップが不良なのかの特
定が容易ではない。例えば、ある半導体チップがＣＰＵ
であり、他の半導体チップがＤＲＡＭであるときに、不
良がＣＰＵで発生しているのか、それともＤＲＡＭで発
生しているのか、さらには両方で発生しているのかを特
定するのがむずかしい。マルチチップモジュールとして
搭載する半導体チップの個数が増えるほど、不良チップ
の特定の困難性が指数関数的に増大する。

【００２６】以上のように、マルチチップモジュールの
場合には、実装する半導体チップによってはモジュール
化したときの歩留まりが著しく悪くなってしまうという
課題をかかえている。

【００２７】以上のように、複数の半導体チップどうし
を接続する接続距離をなるべく短くして信号遅延を低減
することと、マルチチップ化したときのモジュール単位
での取り扱い性、ならびにバーンインを含む各種のテス
トあるいはリペアの容易性とは、互いにトレードオフ
（二律背反）の関係にある。従来にあっては、そのよう
に認識されていたのである。

【００２８】本発明は上記した課題の解決を図るべく創
作したものであって、上記のトレードオフの関係を解消
し、複数の半導体チップどうしを接続する接続距離をな
るべく短くして信号遅延を低減する要求と、マルチチッ
プ化したときのモジュール単位での取り扱い性、ならび
にバーンインを含む各種のテストあるいはリペアの容易
性との双方の要求を両立させることのできる半導体装置
についての最先端のテクノロジーを提案するものであ
る。

【００２９】

【課題を解決するための手段】上記した課題の解決を図
ろうとする配線基板についての本発明は、半導体チップ
を接続するために絶縁体の表面に配線パターンを形成し
てある配線基板において、前記配線パターンに対して連
接される状態で前記絶縁体の端面に外部入出力用接続電
極を形成した構成としてある。そして、このような配線
基板上に半導体チップを搭載して半導体装置となしてあ
る。さらに、このように構成した半導体装置の複数をマ
ザー基板に実装するにおいて、隣接する半導体装置それ
ぞれの外部入出力用接続電極どうしを接合することによ
り、両半導体チップ間の接続の配線長としてはマザー基
板を経由しない分だけ短くなり、配線長が長いことに起
因する信号遅延を低減したいという要求を満たすことが
できる。加えて、半導体チップごとのパッケージが可能
で、そのようなパッケージ単体での検査やバーンインな
どを実現でき、併せてモジュール単体としての汎用性を
確保することができる。

【００３０】したがって、本発明によれば、従来におい
てトレードオフ（二律背反）と考えられていた２つの課
題（配線長が大きいことに起因する信号遅延の低減要求
とバーンインなどの各種テストおよびリペアの容易性要
求）を同時的に解消することができるに至った。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態を総括
的に説明する。

【００３２】本願第１の発明の半導体チップ搭載用の配
線基板は、半導体チップを接続するために絶縁体の表面
に形成された配線パターンに対して連接される状態で前
記絶縁体の端面に外部入出力用接続電極が形成された構
成となっている。この配線基板を用いて半導体チップを
搭載して構成した半導体装置の複数を隣接配置し、半導
体チップどうしを電気的に接続しようとするときには、
両者の半導体装置の外部入出力用接続電極どうしで接続
することが可能であり、そのように接続することによ
り、両半導体チップ間の接続の配線長としてはマザー基
板を経由しない分だけ短くなり、信号遅延の低減を図る
ことが可能となる。加えて、半導体チップごとのパッケ
ージが可能で、そのようなパッケージ単体での検査やバ
ーンインなどを実現でき、併せてモジュール単体として
の汎用性を確保することができる。すなわち、配線長が
大きいことに起因する信号遅延の低減要求とバーンイン
などの各種テストおよびリペアの容易性要求をともに満
たすことが可能となる。

【００３３】本願第２の発明の半導体チップ搭載用の配
線基板は、上記の第１の発明において、前記絶縁体端面
の外部入出力用接続電極は、前記絶縁体表面の前記配線
パターンに連なる状態で前記絶縁体に形成された貫通孔
に設けられたビアをカッティングすることで形成された
ものとなっているというものである。貫通孔にビアを設
けることは、半導体製造の分野で一般的に行われている
ことであり、また、ビアをカッティングするときの絶縁
体のダイシングも同じく一般的に行われていることであ
る。換言すると、そのために必要な装置・器具類ならび
に材料面は整っているということであり、その製造は比
較的に容易であるため、絶縁体端面に外部入出力用接続
電極を有する配線基板を低廉に提供することが可能とな
る。また、隣接する半導体装置における半導体チップど
うしの外部入出力用接続電極を介しての接続は、双方の
外部入出力用接続電極を例えばプリコートハンダや導電
性接着剤などを介しての実質的に直接的な接合をもって
実現することが可能である。

【００３４】本願第３の発明の半導体チップ搭載用の配
線基板は、上記の第１の発明において、前記絶縁体端面
の外部入出力用接続電極は、前記絶縁体表面の前記配線
パターンに連なる状態で前記絶縁体に形成された貫通孔
の内周壁面にメッキされた筒状導体をカッティングする
ことで形成されたものとなっている。この場合、基本的
に上記の第１の発明と同様の作用を発揮するが、加え
て、その筒状導体に対してコネクタ係合が可能となるの
で、実装時の位置合わせの制御が容易なものとなる。

【００３５】本願第４の発明の半導体チップ搭載用の配
線基板は、上記の第１〜第３の発明において、前記外部
入出力用接続電極が、前記絶縁体の端面においてマトリ
ックス状に配置されているというものである。これは、
絶縁体を多層化したもので、横方向にも縦方向にも外部
入出力用接続電極が並んでいる。ただし、個々の外部入
出力用接続電極どうしは互いに分離していなければなら
ないことはいうまでもない。半導体チップはますます多
ピン化の傾向にあるが、条件としてピン数を同じとする
と、必要な外部入出力用接続電極をより狭い範囲で配置
することが可能であり、また、条件として同じ範囲内に
配置するとなると、より多くの外部入出力用接続電極を
配置することが可能となる。通常は、多ピン化傾向に対
する充分な対応性を発揮する。

【００３６】本願第５の発明の半導体チップ搭載用の配
線基板は、上記の第１の発明において、前記外部入出力
用接続電極が形成されている前記絶縁体の端面が傾斜端
面とされているというものである。絶縁体の傾斜端面に
形成された外部入出力用接続電極は、垂直な端面に形成
された外部入出力用接続電極よりも面積が大きくなる。
したがって、双方の外部入出力用接続電極どうしの接合
面積が高く、また、絶縁体の傾斜端面全体についても接
合面積が大きくなる。したがって、接合をより強固に行
え、接続信頼性の向上を図ることが可能となる。

【００３７】本願第６の発明の半導体チップ搭載用の配
線基板は、半導体チップを接続するために絶縁体の一方
の表面に形成された配線パターンと、マザー基板に搭載
するために前記絶縁体の他方の表面に形成された配線パ
ターンと、前記両配線パターンの双方に対して連接され
る状態で前記絶縁体の端面に形成された外部入出力用接
続電極とを有するもので、前記両配線パターンと前記外
部入出力用接続電極とが前記絶縁体にまとわり付けた配
線層の前記絶縁体に対する圧着に伴う転写によって形成
された構成となっている。配線層を絶縁体にまとわり付
けること、および圧着によって転写することは比較的に
容易なことであり、しかも、絶縁体端面に形成された外
部入出力用接続電極の形状精度は高いものとなる。

【００３８】本願第７の発明の半導体チップ搭載用の配
線基板は、上記の第１〜第６の発明において、前記絶縁
体の外形の少なくとも１辺が位置合わせ用の段差辺部に
形成されているというものである。一方の配線基板の段
差辺部における凹入辺部を他方の配線基板の段差辺部に
おける突出辺部に位置合わせし、さらに、前記一方の配
線基板の段差辺部における突出辺部を他方の配線基板の
段差辺部における凹入辺部に位置合わせすることによ
り、双方の配線基板の位置合わせをきわめて容易かつ高
精度に行うことが可能となる。

【００３９】本願第８の発明の半導体チップ搭載用の配
線基板は、上記の第１〜第７の発明において、前記半導
体チップを接続するために絶縁体の表面に形成された配
線パターンの内端側で前記半導体チップのチップ電極パ
ッドへの接続ランド部の配列順序が前記外部入出力用接
続電極の配列順序と同一関係または鏡像関係とされてい
るというものである。このような配列順序の同一関係ま
たは鏡像関係がなくて、絶縁体の同一面内において複数
の配線パターンをランダムな位置関係とすると、交差さ
せることなく配線するためには、交差が起こり得るとこ
ろでは立体交差としなければならない。すなわち、配線
パターンの引き回しとして必ず貫通孔およびその内部の
ビアなどの垂直接続体ならびに反対側の面における配線
パターン、さらに元に戻す垂直接続体および元の面での
配線パターンといった経路が必ず必要となる。しかし、
配列順序を同一関係または鏡像関係としておくと、配線
パターンの引き回しにおける垂直接続体は必ずしも必要
ではなくて、同一面内のみでの配線で完結する。したが
って、配線パターンの配線長の短縮化を促進することが
可能となる。

【００４０】本願第９の発明の半導体チップ搭載用の配
線基板は、半導体チップを接続するために絶縁体の表面
に形成された配線パターンが封止樹脂のアンダフィル領
域を越えて前記絶縁体の端縁または端縁近傍まで延出さ
れてあり、その延出部分が外部入出力用接続電極として
構成されているというものである。外部入出力用接続電
極を絶縁体の端面に形成するときには、ダイシングと同
時的なカッティングが必要となるが、そのような作業に
は一定以上の精度が要求される。これに対して、この発
明の場合には、絶縁体を面方向に延長し、配線パターン
も延出して、その延出部分を外部入出力用接続電極とし
てあるので、上記のような精度を要求される加工が不要
となり、通常のダイシングですむ。また、絶縁体の表面
上での外部入出力用接続電極の形成であるので、その形
成自体がより容易となる。ただし、絶縁体を延長した分
は面積が増えることにはなる。

【００４１】本願第１０の発明の半導体チップ搭載用の
配線基板は、上記の第１〜第４の発明において、半導体
チップとの接続のための前記絶縁体端面に形成の外部入
出力用接続電極が凹入状に形成され、かつ、前記絶縁体
の他の辺部において前記凹入状の外部入出力用接続電極
とほぼ同サイズで同配列の位置決め用の凹入部が形成さ
れているというものである。この場合、凹入状の外部入
出力用接続電極に対してコネクタ係合が可能となるとと
もに、他の辺部の位置決め用の凹入部においてもコネク
タ係合が可能となり、全体として、実装時の位置合わせ
の制御が非常に容易なものとなる。

【００４２】本願第１１の発明は中継接続用の配線基板
についてのものであって、上記の第１０の発明の配線基
板に対して並列配置される中継接続用の配線基板であっ
て、絶縁体の表面に形成された中継接続用の配線パター
ンが形成されているとともに、その中継接続用の配線パ
ターンに対して連接される状態で前記絶縁体の少なくと
も２辺の端面において上記第１０の発明の外部入出力用
接続電極とほぼ同サイズで同配列の位置決め用の凹入部
が形成されているというものである。これは、第１０の
発明の場合の半導体チップを搭載するための配線基板と
組み合わせて用いる中継接続用の配線基板についての記
述している。すなわち、複数種類の配線基板をモジュー
ル規格化しておくもので、それらのモジュールの組み合
わせによって様々な展開が自由自在になり、複数の半導
体装置間の接続の自由度を拡大することが可能となる。

【００４３】本願第１２の発明は半導体装置についての
ものであって、上記の第１〜第１０の発明の半導体チッ
プ搭載用の配線基板を用いて、この配線基板における前
記配線パターンに接続する状態で半導体チップを前記配
線基板に搭載した構成となっている。この半導体装置に
おいては、その複数を隣接配置し、半導体チップどうし
を電気的に接続しようとするときには、両者の半導体装
置の外部入出力用接続電極どうしで接続することが可能
であり、そのように接続することにより、両半導体チッ
プ間の接続の配線長としてはマザー基板を経由しない分
だけ短くなり、信号遅延の低減を図ることが可能とな
る。加えて、半導体チップごとのパッケージが可能で、
そのようなパッケージ単体での検査やバーンインなどを
実現でき、併せてモジュール単体としての汎用性を確保
することができる。すなわち、配線長が大きいことに起
因する信号遅延の低減要求とバーンインなどの各種テス
トおよびリペアの容易性要求をともに満たすことが可能
となる。

【００４４】本願第１３の発明は半導体装置間接続構造
についてのものであって、絶縁体上に半導体チップが搭
載されてなる複数の半導体装置をマザー基板に実装し
て、前記各半導体装置における前記半導体チップどうし
を接続する構造であって、前記各々の半導体装置とし
て、前記半導体チップを接続するために前記絶縁体の表
面に形成された配線パターンに対して連接される状態で
前記絶縁体の端面に外部入出力用接続電極が形成されて
なる半導体装置を用い、隣接する半導体装置それぞれの
前記外部入出力用接続電極どうしを直接に接合した構成
となっている。これによると、基本的に第１３の発明の
作用を発揮するとともに、加えて、隣接する半導体装置
における半導体チップどうしの外部入出力用接続電極を
介しての接続は、双方の外部入出力用接続電極を例えば
プリコートハンダや導電性接着剤などを介しての直接的
な接合をもって実現することが可能であり、面積の増大
を招くことなく、あるいは面積の増大を抑制しつつ、上
記の信号遅延の低減という大きなメリットを生み出すこ
とが可能となっている。

【００４５】本願第１４の発明の半導体装置間接続構造
は、上記の第１３の発明において、前記各半導体装置
は、その配線基板として上記第２・第４〜第８の配線基
板が用いられたものとなっている。各々の配線基板によ
る利点を発揮しつつ、半導体装置の高密度化・高集積化
・高速動作化などに伴って発生するところの、配線長が
大きいことに起因する信号遅延の低減要求とバーンイン
などの各種テストおよびリペア（修復）の容易性要求と
の間にみられるトレードオフ（二律背反）の問題を解消
することが可能となる。

【００４６】本願第１５の発明の半導体装置間接続構造
は、絶縁体上に半導体チップが搭載されてなる複数の半
導体装置をマザー基板に実装して、前記各半導体装置に
おける前記半導体チップどうしを接続する構造であっ
て、前記各々の半導体装置として、前記半導体チップを
接続するために前記絶縁体の表面に形成された配線パタ
ーンが封止樹脂のアンダフィル領域を越えて前記絶縁体
の端縁または端縁近傍まで延出されてあり、その延出部
分が外部入出力用接続電極として構成されてなる半導体
装置を用い、隣接する半導体装置それぞれの前記外部入
出力用接続電極どうしを接続用配線基板を介して接続し
た構成となっている。絶縁体端面の外部入出力用接続電
極どうしの突き合わせ的な接続に比べると、外部入出力
用接続電極がともに絶縁体表面にあり、かつ両者間にわ
たってブリッジのように接続用配線基板を掛け渡し、充
分な接触面積のもとでの面接触の接続となるから、接続
の作業性が良いし、接合強度も高いものとなる。もちろ
ん、配線長が大きいことに起因する信号遅延の低減要求
とバーンインなどの各種テストおよびリペア（修復）の
容易性要求をともに満たすことが可能となる。

【００４７】本願第１６の発明の半導体装置間接続構造
は、上記の第１５の発明において、前記各半導体装置
は、その配線基板として上記の第９の発明の配線基板が
用いられたものである。これは、上記第１５の発明をよ
り具体的に記述したものに相当し、上記の作用が発揮さ
れる。

【００４８】本願第１７の発明の半導体装置間接続構造
は、絶縁体上に半導体チップが搭載されてなる複数の半
導体装置をマザー基板に実装して、前記各半導体装置に
おける前記半導体チップどうしを接続する構造であっ
て、前記各々の半導体装置として、前記半導体チップを
接続するために前記絶縁体の表面に形成された配線パタ
ーンに対して連接される状態で前記絶縁体の端面に外部
入出力用接続電極が形成されてなる半導体装置を用い、
隣接する半導体装置それぞれの前記外部入出力用接続電
極どうしを、これら両外部入出力用接続電極に対して共
通に接触し同時に位置決めを行うコネクタを介して接続
した構成となっている。配線長が大きいことに起因する
信号遅延の低減要求とバーンインなどの各種テストおよ
びリペア（修復）の容易性要求をともに満たすことが可
能となるとともに、コネクタを介しての接続により、電
気的に接続と同時に実装の位置合わせの制御を容易なも
のとなす。

【００４９】本願第１８の発明の半導体装置間接続構造
は、上記の第１７の発明において、前記各半導体装置
は、その配線基板として上記第３の発明の配線基板が用
いられたものである。これは、上記第１７の発明をより
具体的に記述したものに相当し、上記の作用が発揮され
る。

【００５０】上記第１８の発明において、前記コネクタ
は、前記マザー基板から立設されている場合もあり得る
し、あるいは、前記マザー基板から分離されている場合
もあり得る。

【００５１】本願第２１の発明の半導体装置間接続構造
は、絶縁体上に半導体チップが搭載されてなる複数の半
導体装置をマザー基板に実装して、前記各半導体装置に
おける前記半導体チップどうしを接続する構造であっ
て、次のような構成要件をもつ。すなわち、前記各々の
半導体装置として、前記半導体チップを接続するための
前記絶縁体の端面に形成の外部入出力用接続電極が凹入
状に形成され、かつ、前記絶縁体の他の辺部において前
記凹入状の外部入出力用接続電極とほぼ同サイズで同配
列の位置決め用の凹入部が形成されてなる半導体装置を
用いる。また、前記複数の半導体装置間を中継接続する
ための配線基板として、絶縁体の表面に形成された中継
接続用の配線パターンが形成されているとともに、その
中継接続用の配線パターンに対して連接される状態で前
記絶縁体の少なくとも２辺の端面において前記半導体装
置における前記外部入出力用接続電極とほぼ同サイズで
同配列の位置決め用の凹入部が形成されてなる中継接続
用の配線基板を用る。そして、前記半導体装置における
外部入出力用接続電極と前記中継接続用の配線基板にお
ける外部入出力用接続電極どうしを、これら両外部入出
力用接続電極に対して共通に接触し同時に位置決めを行
うコネクタを介して接続する。これは、上記の第１０の
発明と上記第１１の発明に対応しており、複数種類の配
線基板をモジュール規格化しておくもので、それらのモ
ジュールの組み合わせによって様々な展開が自由自在に
なり、複数の半導体装置間の接続の自由度を拡大するこ
とが可能となる。

【００５２】本願第２２の発明の配線基板の製造方法
は、絶縁体に貫通孔を形成する工程と、前記貫通孔に導
電性ペーストを充填する工程と、前記絶縁体の上下両方
の表面に前記導電性ペーストに連なる状態で配線パター
ンを形成するとともに前記導電性ペーストを焼成してビ
アにする工程と、外周部相当箇所に位置するビア群を通
る状態でダイシングを行って前記ビアの切断端面を露出
状態の外部入出力用接続電極となす工程とを含むものと
して構成されている。これは、上記の第２の発明の半導
体チップ搭載用の配線基板に対応しているが、その配線
基板の製造に適したものであり、その配線基板を容易に
製造することが可能である。

【００５３】本願第２３の発明の配線基板の製造方法
は、絶縁体に貫通孔を形成する工程と、前記貫通孔に導
電性ペーストを充填する工程と、前記絶縁体の上下両方
の表面に前記導電性ペーストに連なる状態で配線パター
ンを形成するとともに前記導電性ペーストを焼成してビ
アにする工程と、前記各工程の結果として得られる配線
基板を複数枚積層する工程と、外周部相当箇所において
マトリックス状態に配列されているビア群を通る状態で
ダイシングを行って前記ビアの切断端面を露出状態でマ
トリックス状の外部入出力用接続電極となす工程とを含
むものとして構成されている。これは、上記の第４の発
明の半導体チップ搭載用の配線基板に対応しているが、
その配線基板の製造に適したものであり、その配線基板
を容易に製造することが可能である。

【００５４】本願第２４の発明の配線基板の製造方法
は、絶縁体の上下両方の表面に導体箔を形成する工程
と、前記絶縁体および前記導体箔に貫通孔を形成する工
程と、前記貫通孔の内周壁面に筒状導体を前記両導体箔
に連なる状態で形成する工程と、前記絶縁体表面の両導
体箔をパターニングして配線パターンを形成する工程
と、外周部相当箇所に位置する筒状導体群を通る状態で
ダイシングを行って前記筒状導体の切断端面を露出状態
の外部入出力用接続電極となす工程とを含むものとして
構成されている。これは、上記の第３の発明の半導体チ
ップ搭載用の配線基板に対応しているが、その配線基板
の製造に適したものであり、その配線基板を容易に製造
することが可能である。

【００５５】本願第２５の発明の配線基板の製造方法
は、所定のパターンの配線層が形成された支持基材に対
して絶縁体を重ね合わせる工程と、前記支持基材と前記
絶縁体とが接する面と前記絶縁体の端面とに対して同時
に前記配線層を圧着により転写する工程と、前記配線層
を残して前記支持基材を除去することにより前記絶縁体
の表面に配線パターンを形成するとともに前記絶縁体の
端面に外部入出力用接続電極を露出させる工程とを含む
ものとして構成されている。これは、上記の第６の発明
の半導体チップ搭載用の配線基板に対応しているが、そ
の配線基板の製造に適したものであり、その配線基板を
容易に製造することが可能である。

【００５６】本願第２６の発明の配線基板の製造方法
は、絶縁体と支持基材とを重ね合わせて接着する工程
と、前記絶縁体にＶ字状溝を形成してこの絶縁体の端面
を傾斜面となす工程と、前記絶縁体の表面および傾斜面
に配線パターンを形成する工程と、前記支持基材を除去
するとともに前記絶縁体を分割して前記絶縁体の傾斜面
に外部入出力用接続電極を形成する工程とを含含むもの
として構成されている。これは、上記の第５の発明の半
導体チップ搭載用の配線基板に対応しているが、その配
線基板の製造に適したものであり、その配線基板を容易
に製造することが可能である。

【００５７】（具体的な実施の形態）以下、本発明にか
かわる半導体チップ搭載用の配線基板、配線基板の製造
方法、半導体装置、半導体装置間接続構造の具体的な実
施の形態を図面に基づいて詳細に説明する。

【００５８】（実施の形態１）図１は本発明の実施の形
態１の半導体装置に用いる配線基板の製造方法の概略を
示す工程断面図、図２は半導体装置の製造方法の概略を
示す工程断面図、図３（ａ）は半導体装置の構成の概略
を示す平面図、図３（ｂ）は半導体装置における端面タ
イプの外部入出力用接続電極の部分を強調して示す側面
図、図４（ａ）は半導体装置間接続構造の概略を示す断
面図、図４（ｂ）は半導体装置間接続構造の概略を示す
平面図である。

【００５９】まず、半導体装置に用いる配線基板の製造
方法について説明する。この製造方法の概略を示す図１
において、符号の１００Ａは配線基板、１０１は絶縁
体、１０２は絶縁体１０１に形成された貫通孔、１０３
は貫通孔１０２に充填された導電性ペースト、１０４，
１０５は絶縁体１０１の上下の表面に形成された配線パ
ターン、１０６は導電性ペースト１０３が焼結された結
果のビア、１０６ａはそのようなビア１０６のうち端面
に位置していてカッティングによって端面露出された端
面露出ビア、１０４ａ，１０５ａは配線パターン１０
４，１０５のうち端面に位置していてカッティングによ
って端面露出された露出配線パターン端面、１０７は上
下の露出配線パターン端面１０４ａ，１０５ａと両者間
の端面露出ビア１０６ａとからなる端面タイプの外部入
出力用接続電極である。

【００６０】次に、図１に示す配線基板１００Ａの製造
方法を順を追って説明する。

【００６１】まず、図１（ａ）に示すように、絶縁体１
０１の所要の位置に上下に貫通する貫通孔１０２を形成
する。絶縁体１０１としては、例えばセラミックグリー
ンシートを用いる。貫通孔１０２の形成については、金
属ピン等による打ち抜きで行う。

【００６２】次に、図１（ｂ）に示すように、貫通孔１
０２内に導電性ペースト１０３を充填する。この導電性
ペースト１０３としては、例えば酸化銅を主成分とする
導電性ペーストを用いる。

【００６３】次に、図１（ｃ）に示すように、絶縁体１
０１の上下両方の表面において配線パターン１０４，１
０５を形成する。上下の配線パターン１０４，１０５
は、導電性ペースト１０３を介して電気的に接続された
状態で形成する。配線パターン１０４，１０５として
は、例えば酸化銅を主成分とするペーストを用い、この
ペーストを印刷することにより形成することができる。

【００６４】絶縁体１０１としてのセラミックグリーン
シートは、焼結後に収縮する性質を有しているため、事
前に収縮率を考慮して、貫通孔１０２および配線パター
ン１０４，１０５の位置が決められる。

【００６５】次に、空気中において５００℃で約２時間
の焼成を行い、絶縁体１０１としてのセラミックグリー
ンシート中の有機成分を充分に除去する。さらに、水素
と窒素を混合したガス雰囲気中において、９００℃で約
１時間の焼成を行い、前記の有機成分が除去されたセラ
ミックグリーンシートを焼結させて、セラミック層を形
成するとともに、配線パターン１０４，１０５を構成し
ている酸化銅を銅に還元させると同時に焼結させて導体
層を形成する。

【００６６】この焼成において、貫通孔１０２内の導電
性ペースト１０３は焼結され、ビア１０６となる。

【００６７】次に、図１（ｄ）に示すように、絶縁体１
０１から切り出すことになる配線基板１００Ａの矩形周
縁部に相当する位置にある貫通孔１０２内のビア１０６
をほぼその中心を通る状態で縦方向にカッティングす
る。これによって、端面露出ビア１０６ａが形成され
る。この端面露出ビア１０６ａの形成のためのカッティ
ングにおいて、その端面露出ビア１０６ａに位置対応し
ている上下の配線パターン１０４，１０５もカッティン
グされる。そのような配線パターン１０４，１０５のカ
ッティングされた端面が露出配線パターン端面１０４
ａ，１０５ａである。この露出配線パターン端面１０４
ａ，１０５ａと両者間の端面露出ビア１０６ａとから端
面タイプの外部入出力用接続電極１０７が形成されるこ
とになる。なお、上記のカッティングは、いわゆるダイ
シングであり、複数の配線基板１００Ａが個片に分割さ
れることになる。すなわち、個片分割と外部入出力用接
続電極１０７の形成とが同時に行われる。

【００６８】以上のようにして、端面タイプの外部入出
力用接続電極１０７を有する配線基板１００Ａが製造さ
れたことになる。

【００６９】なお、図１において詳しい図示はしていな
いが、配線基板１００Ａのもとになる絶縁体１０１はも
っと面積の大きなものであり、そのような絶縁体１０１
から複数の配線基板１００Ａを個片として分割するよう
になっている。

【００７０】次に、半導体装置の製造方法について説明
する。この製造方法の概略の工程断面図を示す図２にお
いて、符号の２００Ａは半導体チップ、２０１は半導体
チップ本体、２０２は半導体チップ本体２０１の下面の
チップ電極パッドに形成されたバンプ、３０１は封止樹
脂、３００Ａは半導体装置である。

【００７１】次に、図２に示す半導体装置３００Ａの製
造方法を順を追って説明する。

【００７２】まず、図２（ａ），（ｂ）に示すように、
配線基板１００Ａに対して半導体チップ２００Ａをフリ
ップチップ（ＦＣ）として接続する。半導体チップ２０
０Ａは、半導体チップ本体２０１の下面に露出している
入出力用のチップ電極パッドに対してハンダや金などか
らなるバンプ２０２を接合したものとなっている。その
半導体チップ２００Ａのバンプ２０２を配線基板１００
Ａにおける上面の配線パターン１０４の接続ランド部に
位置合わせして載置し、加熱および超音波照射などを行
うことにより、バンプ２０２を配線パターン１０４に接
合する。これにより、半導体チップ２００Ａと配線基板
１００Ａとが電気的に接続されたことになる。

【００７３】次に、図２（ｃ）に示すように、半導体チ
ップ２００Ａの下面および側面と配線基板１００Ａの上
面との間に封止樹脂３０１を充填し、その封止樹脂３０
１を固化することにより、半導体チップ２００Ａと配線
基板１００Ａとを機械的に強固に結合し、半導体装置３
００Ａを得る。これにより、半導体チップ２００Ａと配
線基板１００Ａとの接続信頼性を高いものとして確保す
る。封止樹脂３０１としては、例えばエポキシ樹脂とＳ
ｉＯ₂等からなるフィラーとの混合物である封止樹脂を
用いることができる。半導体チップ２００Ａの背面は封
止樹脂３０１によって覆われておらず、露出したままと
なっている。

【００７４】図３（ａ）は以上のようにして製造した半
導体装置３００Ａの概略の平面図であり、図３（ｂ）は
図３（ａ）におけるＡ−Ａ′方向から見た一部分の側面
図であって、端面タイプの外部入出力用接続電極１０７
の部分を強調して示している。

【００７５】半導体装置３００Ａの周縁部つまりは絶縁
体１０１の周縁部において、その端面に露出する状態で
多数の外部入出力用接続電極１０７が稠密な状態に形成
されている。本実施の形態１においては、後述する実施
の形態２（図８）のマトリックス配列とは異なり、１次
元配列となっている。

【００７６】次に、複数の半導体装置をマザー基板上に
実装する半導体装置間接続構造について説明する。この
半導体装置間接続構造の概略の断面図を示す図４（ａ）
および平面図を示す図４（ｂ）において、符号の４０１
はマザー基板、４０２はマザー基板４０１上に形成され
た電極端子、４０３はハンダ、４０４は直接接合部であ
る。

【００７７】図４に示すような半導体装置間接続構造
は、次のようにして構築される。

【００７８】まず、２つの半導体装置３００Ａ，３００
Ａそれぞれの互いに接続すべき端面タイプの外部入出力
用接続電極１０７，１０７に、あらかじめ、ハンダをプ
リコートする。このプリコートハンダがあとで直接接合
部４０４となる。

【００７９】次に、マザー基板４０１上の電極端子４０
２にクリームハンダを印刷する。

【００８０】次に、２つの半導体装置３００Ａ，３００
Ａにおいてハンダプリコート済みの端面タイプの外部入
出力用接続電極１０７，１０７どうしの位置合わせを行
い、さらにこの位置合わせ状態を保持したまま、両半導
体装置３００Ａ，３００Ａをマザー基板４０１に載置す
る。この載置は、マザー基板４０１上の電極端子４０２
に対して両半導体装置３００Ａ，３００Ａの下面の配線
パターン１０５の電極パッドが位置合わせされた状態で
行う。

【００８１】次に、ハンダリフローを行う。これによ
り、２つの半導体装置３００Ａ，３００Ａの配線パター
ン１０５の電極パッドとマザー基板４０１の電極端子４
０２とのハンダ接続と、２つの半導体装置３００Ａ，３
００Ａどうし間の端面タイプの外部入出力用接続電極１
０７，１０７どうしのハンダ接続とが、同時的に行われ
ることになる。外部入出力用接続電極１０７，１０７の
ハンダ接続部分が直接接合部４０４となる。

【００８２】以上のように、この半導体装置間接続構造
は、それぞれ端面タイプの外部入出力用接続電極１０７
を有する半導体装置３００Ａの２つを、その両者の外部
入出力用接続電極１０７，１０７どうしの直接の接続を
行った状態で、マザー基板４０１上に隣接実装した構造
となっている。

【００８３】本実施の形態１による隣接する半導体装置
３００Ａ，３００Ａそれぞれの半導体チップ２００Ａ，
２００Ａどうし間の接続においては、マザー基板４０１
を経由しておらず、その接続距離については、図１９
（ａ）に示すマザー基板を経由しての接続が行われてい
る従来技術の場合と比較すると、マザー基板上の配線長
分が減じられているとともに、半導体キャリア内の２つ
のビアの配線長分が減じられており、より短い配線での
接続が可能となっている。

【００８４】したがって、マルチチップモジュールと同
程度に接続距離を短くすることが可能となっている。し
かも、各半導体装置３００Ａにおいて半導体チップ２０
０Ａのそれぞれはパッケージされているため、そのよう
なパッケージ単体での検査およびバーンイン等も可能で
あり、その結果として、接続する半導体装置の汎用性を
損なうことがない。

【００８５】なお、本実施の形態１においては、絶縁体
１０１としてグリーンシートを焼結したセラミックを使
った配線基板１００Ａおよび半導体装置３００Ａの製造
方法を説明したが、必ずしもそれにとらわれる必要性は
なく、絶縁体１０１としては、樹脂を用いるＡＬＩＶＨ
（Any Layer Inner Via Hole）基板を用いてもよく、こ
の場合も上記と同様に、絶縁体１０１の端面に端面タイ
プの外部入出力用接続電極１０７を形成してなる半導体
装置３００Ａの製造が可能である。なお、ＡＬＩＶＨ基
板については、特許第２６０１１２８号を参照すること
ができる。

【００８６】なお、半導体装置内での配線パターンの引
き回しを最短にするための要件を図５を用いて説明して
おく。

【００８７】図５は半導体装置３００Ａにおける半導体
チップ２００Ａのチップ電極パッド２０３と端面タイプ
の外部入出力用接続電極１０７との配列順序関係の概念
を示す平面図である。

【００８８】チップ電極パッド２０３の搭載方法として
フェースダウン方式が用いられているとして、その半導
体チップ２００Ａのチップ電極パッド２０３の配列順序
と絶縁体１０１の端面における外部入出力用接続電極１
０７の配列順序とが鏡像関係となっている。それは、配
線パターン１０４の引き回しにおいてビアなどの垂直接
続体を用いずともよく、すなわち、立体交差が不要であ
り、すべての配線パターンを同一面内で引き回すことが
可能となり、最短での配線が可能である。なお、もちろ
ん、条件が許せば、鏡像関係に代えて、同一関係として
もよい。鏡像関係というのは、外部入出力用接続電極の
ピッチがチップ電極パッドのピッチより広がっている意
味であり、同一関係というのはピッチが等しいという意
味である。

【００８９】上記はフェースダウン方式についての説明
であったが、これ以外に、半導体チップの搭載方法にワ
イヤボンド方式を用いる場合も、半導体チップ上に形成
されるチップ電極パッドの配列順序と、端面タイプの外
部入出力用接続電極１０７の配列順序とが鏡像関係とな
るようにするのが好ましい。

【００９０】（実施の形態２）図６は本発明の実施の形
態２の半導体装置に用いる配線基板の製造方法の概略を
示す工程断面図、図７は半導体装置の製造方法の概略を
示す工程断面図、図８（ａ）は半導体装置の構成の概略
を示す平面図、図８（ｂ）は半導体装置における端面タ
イプの外部入出力用接続電極の部分を強調して示す側面
図、図９は半導体装置間接続構造の概略を示す断面図で
ある。

【００９１】まず、半導体装置に用いる配線基板の製造
方法について説明する。この製造方法の概略を示す図６
において、符号の１００Ｂは配線基板、１０１は絶縁
体、１０２は絶縁体１０１に形成された貫通孔、１０３
は貫通孔１０２に充填された導電性ペースト、１０４，
１０５は絶縁体１０１の上下の表面に形成された配線パ
ターン、１０６は導電性ペースト１０３が焼結された結
果のビア、１０６ａはそのようなビア１０６のうち端面
に位置していてカッティングによって端面露出された端
面露出ビア、１０４ａ，１０５ａは配線パターン１０
４，１０５のうち端面に位置していてカッティングによ
って端面露出された露出配線パターン端面、１０７，１
０８は上下の露出配線パターン端面１０４ａ，１０５ａ
と両者間の端面露出ビア１０６ａとからなる上下２段配
列の端面タイプの外部入出力用接続電極である。

【００９２】次に、図６に示す配線基板１００Ｂの製造
方法を順を追って説明する。

【００９３】図６（ａ）から図６（ｃ）までは、実施の
形態１の場合の図１（ａ）から図１（ｃ）までで説明し
た事項がそのまま当てはまる。簡単に説明すると、ま
ず、図６（ａ）に示すように、絶縁体１０１の所要の位
置に貫通孔１０２を形成し、次に、図６（ｂ）に示すよ
うに、貫通孔１０２内に導電性ペースト１０３を充填
し、次に、図６（ｃ）に示すように、絶縁体１０１の上
下両方の表面において配線パターン１０４，１０５を、
導電性ペースト１０３を介して互いに電気的に接続され
る状態で形成する。

【００９４】次に、図６（ｄ），（ｅ）に示すように、
上記のプロセスを繰り返し行って作製した複数の絶縁体
１０１を積層し圧着する。このときに、上下２段配列の
端面タイプの外部入出力用接続電極１０７，１０８どう
しが電気的に接続されないような位置関係とする。すな
わち、最上層部と最下層部とが中間層を介して絶縁性が
保たれているようにする。

【００９５】次に、空気中において５００℃で約２時間
の焼成を行い、多層の絶縁体１０１としてのセラミック
グリーンシート中の有機成分を充分に除去する。さら
に、水素と窒素を混合したガス雰囲気中において、９０
０℃で約１時間の焼成を行い、前記の有機成分が除去さ
れたセラミックグリーンシートを焼結させて、セラミッ
ク層を形成するとともに、配線パターン１０４，１０５
を構成している酸化銅を銅に還元させると同時に焼結さ
せて導体層を形成する。

【００９６】この焼成において、貫通孔１０２内の導電
性ペースト１０３は焼結され、ビア１０６となる。

【００９７】次に、図６（ｆ）に示すように、絶縁体１
０１の積層体から切り出すことになる配線基板１００Ｂ
の矩形周縁部に相当する位置にある上下の貫通孔１０
２，１０２内のビア１０６，１０６をほぼその中心を通
る状態で縦方向にカッティングする。これによって、端
面露出ビア１０６ａ，１０６ａが形成される。この端面
露出ビア１０６ａ，１０６ａの形成のためのカッティン
グにおいて、その端面露出ビア１０６ａ，１０６ａに位
置対応している上下の配線パターン１０４，１０５…も
カッティングされる。そのような配線パターン１０４，
１０５…のカッティングされた端面が露出配線パターン
端面１０４ａ，１０５ａ…である。そして、上層側の露
出配線パターン端面１０４ａ，１０５ａと両者間の端面
露出ビア１０６ａとから上段の端面タイプの外部入出力
用接続電極１０７が形成され、下層側の露出配線パター
ン端面１０４ａ，１０５ａと両者間の端面露出ビア１０
６ａとから下段の端面タイプの外部入出力用接続電極１
０８が形成されることになる。なお、上記のカッティン
グは、いわゆるダイシングである。

【００９８】以上のようにして、上下２段配列の端面タ
イプの外部入出力用接続電極１０７，１０８を有する配
線基板１００Ｂが製造されたことになる。

【００９９】なお、図１において詳しい図示はしていな
いが、配線基板１００Ｂのもとになる絶縁体積層体はも
っと面積の大きなものであり、そのような絶縁体積層体
から複数の配線基板１００Ｂを個片として分割するよう
になっている。

【０１００】次に、半導体装置の製造方法について説明
する。この製造方法の概略の工程断面図を示す図７にお
いて、符号の２００Ａは半導体チップ、２０１は半導体
チップ本体、２０２は半導体チップ本体２０１の下面に
形成されたバンプ、３０１は封止樹脂、３００Ｂは半導
体装置である。

【０１０１】次に、図７に示す半導体装置３００Ｂの製
造方法を順を追って説明する。

【０１０２】まず、図７（ａ），（ｂ）に示すように、
配線基板１００Ｂに対して半導体チップ２００Ａを接続
する。半導体チップ２００Ａは、半導体チップ本体２０
１の下面に露出している入出力用のチップ電極パッドに
対してハンダや金などからなるバンプ２０２を接合した
ものとなっている。その半導体チップ２００Ａのバンプ
２０２を配線基板１００Ｂにおける上面の配線パターン
１０４に位置合わせして載置し、加熱および超音波照射
などを行うことにより、バンプ２０２を配線パターン１
０４に接合する。これにより、半導体チップ２００Ａと
配線基板１００Ｂとが電気的に接続されたことになる。

【０１０３】次に、図７（ｃ）に示すように、半導体チ
ップ２００Ａの下面および側面と配線基板１００Ｂの上
面との間に封止樹脂３０１を充填し、その封止樹脂３０
１を固化することにより、半導体チップ２００Ａと配線
基板１００Ｂとを機械的に強固に結合する。これによ
り、半導体チップ２００Ａと配線基板１００Ｂとの接続
信頼性を高いものとして確保する。封止樹脂３０１とし
ては、例えばエポキシ樹脂とＳｉＯ₂等からなるフィラ
ーとの混合物である封止樹脂を用いることができる。

【０１０４】図８（ａ）は以上のようにして製造した半
導体装置３００Ｂの概略の平面図であり、図８（ｂ）は
図８（ａ）におけるＢ−Ｂ′方向から見た一部分の側面
図であって上下２段配列の端面タイプの外部入出力用接
続電極１０７，１０８の部分を強調して示している。

【０１０５】半導体装置３００Ｂの周縁部つまりは絶縁
体積層体の周縁部において、その端面に露出する状態で
上下２段配列の多数の端面タイプの外部入出力用接続電
極１０７，１０８がマトリックス状に稠密な状態に形成
されている。

【０１０６】本実施の形態２の半導体装置３００Ｂにお
いては、端面タイプの外部入出力用接続電極１０７，１
０８が上下２段配列のマトリックスとなっているので、
実施の形態１の場合の１次元展開である１段配列の端面
タイプの外部入出力用接続電極１０７のみのものに比べ
て、外部入出力用接続電極数を倍増することが可能とな
っている。すなわち、半導体チップ２００Ａの多ピン化
に対応することが可能となっている。

【０１０７】なお、端面タイプの外部入出力用接続電極
の段数は必ずしも２段に限る必要性はなくて、３段以上
としてもよい。

【０１０８】次に、複数の半導体装置をマザー基板上に
組み立てる半導体装置間接続構造について説明する。こ
の半導体装置間接続構造の概略の断面図を示す図９にお
いて、符号の４０１はマザー基板、４０２はマザー基板
４０１上に形成された電極端子、４０３はハンダ、４０
４，４０５は直接接合部である。

【０１０９】図９に示すような半導体装置間接続構造
は、次のようにして構築される。

【０１１０】まず、２つの半導体装置３００Ｂ，３００
Ｂそれぞれの互いに接続すべき端面タイプの上段の外部
入出力用接続電極１０７，１０７および下段の外部入出
力用接続電極１０８，１０８に、あらかじめ、ハンダを
プリコートする。このプリコートハンダがあとで直接接
合部４０４，４０５となる。

【０１１１】次に、マザー基板４０１上の電極端子４０
２にクリームハンダを印刷する。

【０１１２】次に、２つの半導体装置３００Ｂ，３００
Ｂにおいてハンダプリコート済みの端面タイプの上段の
外部入出力用接続電極１０７，１０７どうしの位置合わ
せおよび下段の外部入出力用接続電極１０８，１０８ど
うしの位置合わせを行い、さらにこの位置合わせ状態を
保持したまま、両半導体装置３００Ｂ，３００Ｂをマザ
ー基板４０１に載置する。この載置は、マザー基板４０
１上の電極端子４０２に対して両半導体装置３００Ｂ，
３００Ｂの下面の配線パターン１０５の電極パッドが位
置合わせされた状態で行う。

【０１１３】次に、ハンダリフローを行う。これによ
り、２つの半導体装置３００Ｂ，３００Ｂの配線パター
ン１０５の電極パッドとマザー基板４０１の電極端子４
０２とのハンダ接続と、２つの半導体装置３００Ｂ，３
００Ｂどうし間の端面タイプの上段の外部入出力用接続
電極１０７，１０７どうしのハンダ接続および下段の外
部入出力用接続電極１０８，１０８どうしのハンダ接続
とが、同時的に行われることになる。上段の外部入出力
用接続電極１０７，１０７のハンダ接続部分が直接接合
部４０４となり、下段の外部入出力用接続電極１０８，
１０８のハンダ接続部分が直接接合部４０５となる。

【０１１４】以上のように、この半導体装置間接続構造
は、それぞれ端面タイプの外部入出力用接続電極１０７
を有する半導体装置３００Ｂの２つを、その両者の上段
の外部入出力用接続電極１０７，１０７どうしおよび下
段の外部入出力用接続電極１０８，１０８どうしの直接
の接続を行った状態で、マザー基板４０１上に隣接実装
した構造となっている。なお、図面上では、下段の外部
入出力用接続電極１０８，１０８と半導体チップ２００
Ａ，２００Ａとの接続関係が現れていないが、実際に
は、紙面外において接続されているのである。

【０１１５】本実施の形態２による隣接する半導体装置
３００Ｂ，３００Ｂそれぞれの半導体チップ２００Ａ，
２００Ａどうし間の接続においては、マザー基板４０１
を経由しておらず、その接続距離については、図１９
（ａ）に示すマザー基板を経由しての接続が行われてい
る従来技術の場合と比較すると、マザー基板上の配線長
分が減じられているとともに、半導体キャリア内の２つ
のビアの配線長分が減じられており、より短い配線での
接続が可能となっている。

【０１１６】また、マルチチップモジュールと同等に接
続距離を短くすることが可能となっている。しかも、各
半導体装置３００Ｂにおいて半導体チップ２００Ａのそ
れぞれはパッケージされているため、そのようなパッケ
ージ単体での検査およびバーンイン等も可能であり、そ
の結果として、接続する半導体装置の汎用性を損なうこ
とがない。

【０１１７】しかも、端面タイプの外部入出力用接続電
極を上下２段配列のマトリックスとしてあるので、１段
のみの実施の形態１の場合に比べて、半導体装置の入出
力端子数が増加した場合すなわち多ピン化に有効に対処
することができる。

【０１１８】（実施の形態３）図１０は本発明の実施の
形態３の半導体装置に用いる配線基板の製造方法の概略
を示す工程断面図、図１１（ａ）は半導体装置間接続構
造の概略を示す断面図である。

【０１１９】図１０において、符号の１００Ｃは配線基
板、５０１は絶縁体、５０２は絶縁体５０１の表面に形
成された配線パターン、５０３は支持基材、５０４は接
着剤層、５０５はＶ字状溝、５０６は配線パターン、５
０７は傾斜端面タイプの外部入出力用接続電極、５５０
はダイシング用ブレードである。

【０１２０】まず、図１０（ａ）に示すように、絶縁体
５０１を支持基材５０３に対して接着剤層５０４を介し
て接着する。

【０１２１】この場合に、絶縁体５０１としては、ダイ
シングにより切断面が平坦になるものが用いられる。そ
れに適したものとして、例えばアルミナやガラスセラミ
ックなどをあげることができる。アルミナやガラスセラ
ミックからなる絶縁体は、高周波用として優れた特性を
有しているが、反面で硬度が高いために、貫通孔の形成
が困難である。そこで、本実施の形態３を適用するわけ
である。

【０１２２】接着剤層５０４としては、加熱により接着
性を失うワックスおよび発泡性シートなどが用いられ
る。

【０１２３】次に、図１０（ｂ）に示すように、傾斜面
タイプの外部入出力用接続電極５０７を形成する位置に
対して、ダイシング用ブレード５５０を用いてＶ字状溝
５０５を形成する。このとき、Ｖ字状溝５０５の最深部
が接着剤層５０４をも切断して支持基材５０３の表面に
達するように深さ制御を行う。それは、図１０（ｃ）の
段階で、配線パターン５０２がＶ字状溝５０５上に形成
する配線パターン５０６と連接するようにするためであ
る。なお、ダイシング用ブレード５５０としては、その
先端形状における先端面のなす角度が４５度以上のもの
を用いることが好ましい。

【０１２４】次に、図１０（ｃ）に示すように、絶縁体
５０１の表面にメッキを施し、マスクを形成し、エッチ
ングを行って配線パターン５０６を形成する。このと
き、Ｖ字状溝５０５の表面に対しても配線パターン５０
６を形成する。

【０１２５】次に、図１０（ｄ）に示すように、加熱に
よって接着剤層５０４および支持基材５０３を離型す
る。この離型においては、Ｖ字状溝５０５の存在によ
り、２つに分離されることすなわち個片への分離が同時
に起こる。

【０１２６】その結果として、図１０（ｅ）に示すよう
に、絶縁体５０１の上表面と下表面とをつなぐつなぎ面
が傾斜端面５０１ａとなっており、その傾斜端面５０１
ａに外部入出力用接続電極５０７が形成された配線基板
１００Ｃが製造される。

【０１２７】なお、図示の仕方について、次のことに注
意されたい。図１０（ａ）〜（ｄ）と図１０（ｅ）とで
相違が見られるが、これは表現の都合でそのようにして
ある。図１０（ａ）〜（ｄ）は傾斜端面タイプの外部入
出力用接続電極５０７の合理的な作り方を表現すること
を主眼としているため、Ｖ字状溝５０５を図面上の中心
において描いている。しかし、右端および左端のそれぞ
れおいて、さらに外方に延在している部分が存在してお
り、その部分の図示を省略しているのである。図１０
（ｅ）の配線基板１００Ｃは、図１０（ｄ）において分
離された２つの個片のうち左側の個片の全体を示してい
る。

【０１２８】次に、複数の半導体装置をマザー基板上に
実装する半導体装置間接続構造について説明する。この
半導体装置間接続構造の概略の断面図を示す図９におい
て、符号の４０１はマザー基板、４０２はマザー基板４
０１上に形成された電極端子、４０３はハンダ、４０４
は直接接合部である。

【０１２９】図１１に示すような半導体装置間接続構造
は、次のようにして構築される。

【０１３０】一方の左側の半導体装置３００Ｃは、その
配線基板１００Ｃにおける絶縁体５０１の傾斜端面５０
１ａが下広がりとなっている。そして、他方の右側の半
導体装置３００Ｃは、その配線基板１００Ｃにおける絶
縁体５０１の傾斜端面５０１ａが上広がりとなってい
る。すなわち、一方の半導体装置３００Ｃにおける傾斜
端面タイプの外部入出力用接続電極５０７と他方の半導
体装置３００Ｃにおける傾斜端面タイプの外部入出力用
接続電極５０８とは傾斜方向が互いに逆で、傾斜角度は
等しくなっている。

【０１３１】まず、２つの半導体装置３００Ｃ，３００
Ｃそれぞれの互いに接続すべき下広がりの傾斜端面タイ
プの外部入出力用接続電極５０７と上広がりの傾斜端面
タイプの外部入出力用接続電極５０８に、あらかじめ、
ハンダをプリコートする。このプリコートハンダがあと
で直接接合部となる。

【０１３２】次に、マザー基板４０１上の電極端子４０
２にクリームハンダを印刷する。

【０１３３】次に、２つの半導体装置３００Ｃ，３００
Ｃにおいてハンダプリコート済みの傾斜端面タイプの外
部入出力用接続電極５０７，５０８どうしの位置合わせ
を行い、さらにこの位置合わせ状態を保持したまま、両
半導体装置３００Ｃ，３００Ｃをマザー基板４０１に載
置する。この載置は、マザー基板４０１上の電極端子４
０２に対して両半導体装置３００Ｃ，３００Ｃの下面の
配線パターン１０５の電極パッドが位置合わせされた状
態で行う。

【０１３４】傾斜端面タイプの外部入出力用接続電極５
０７，５０８は、実施の形態１の場合の垂直となってい
る端面タイプの外部入出力用接続電極１０７に比べて、
その面積がより大きなものとなっている。したがって、
傾斜端面タイプの外部入出力用接続電極５０７，５０８
どうしの直接接合部の接合面積が大きく、より強固な接
合が可能となっている。

【０１３５】なお、図１１（ｂ）においては、表現の都
合上で、傾斜端面タイプの外部入出力用接続電極５０
７，５０８どうし間に空隙が存するように描いてある
が、もちろんこれは密着しており、直接接合部となって
いるのである。

【０１３６】本実施の形態３による隣接する半導体装置
３００Ｃ，３００Ｃそれぞれの半導体チップ２００Ａ，
２００Ａどうし間の接続においても、マザー基板４０１
を経由していないので、実施の形態１の場合と同様に、
半導体チップ２００Ａ，２００Ａどうしを短配線で接続
することができる。また、各半導体装置３００Ｃにおい
て半導体チップ２００Ａのそれぞれはパッケージされて
いるため、そのようなパッケージ単体での検査およびバ
ーンイン等も可能となっている。

【０１３７】しかも、半導体装置３００Ｃ，３００Ｃの
互いに端面接続すべき外部入出力用接続電極が互いに傾
斜方向を逆にした傾斜端面タイプの外部入出力用接続電
極５０７，５０８となっているので、両者の接合面積が
拡大され、より強固な接合が可能となっている。すなわ
ち、接続信頼性が高い半導体装置間接続構造を構築する
ことができる。

【０１３８】（実施の形態４）次に、本発明の実施の形
態４の配線基板について説明する。図１２は実施の形態
４における半導体装置に用いる配線基板の製造方法の概
略を示す工程断面図である。

【０１３９】まず、図１２（ａ）に示すように、絶縁体
６０１を用意するとともに、支持基材６０２上に所定パ
ターンに配線層６０３を形成したものを用意する。絶縁
体６０１としては、寸法安定性に優れ、高耐熱性のもの
が用いられる。例えば、ガラス織布に熱硬化性樹脂を含
浸したものがある。熱硬化性樹脂の好適例としてエポキ
シ樹脂があり、これがガラスエポキシプリプレグであ
る。また、支持基材６０２の好適例としてアルミ箔をあ
げることができ、また、配線層６０３の好適例として銅
箔をあげることができる。あらかじめアルミ箔と銅箔が
貼り合わされた複合材を用いると有利となる。

【０１４０】その支持基材６０２上の配線層６０３に対
して絶縁体６０１を位置合わせする。この場合に、絶縁
体６０１の両方の端面６０１ａが各配線層６０３の中間
的位置に位置するように位置合わせを行う。

【０１４１】次に、図１２（ｂ）に示すように、支持基
材６０２と絶縁体６０１とを重ね合わせた状態で、凹所
６５０ａを有する成形金型６５０に押し込む。このと
き、支持基材６０２の両端に引っ張り応力をかけた状態
で押し込む。成形金型６５０の凹所６５０ａの大きさ
は、絶縁体６０１よりも大きく、配線層６０３よりも小
さい。この押し込みにより、支持基材６０２が配線層６
０３とともにほぼ直角に折り曲げられ、絶縁体６０１の
端面６０１ａに配線層６０３が圧接されることになる。

【０１４２】次に、図１２（ｃ）に示すように、押さえ
金型６５１を用いた真空プレス状態での加熱加圧によ
り、支持基材６０２の突出している部分をさらに直角に
折り曲げ、支持基材６０２および配線層６０３を絶縁体
６０１にまとわり付けながら、強力に圧着する。これに
より、配線層６０３が絶縁体６０１の表面から端面６０
１ａにかけて、そしてさらに裏面にかけて圧着され転写
されることになる。

【０１４３】次に、図１２（ｄ）に示すように、金型６
５０，６５１から離型を行った上で、支持基材６０２を
除去する。支持基材６０２がアルミ箔で、配線層６０３
が銅箔の場合には、アルミ箔と銅箔の選択エッチングに
より、アルミ箔すなわち支持基材６０２を溶解除去する
ことにより行うことができる。このように溶解除去によ
って支持基材６０２を除去すると、応力をかけて除去す
る場合に起こるおそれのある破壊現象を確実に抑制する
ことができ、形状精度の高く面精度の良好な両面配線タ
イプの配線基板１００Ｄを製造することができる。ま
た、一貫ラインの中で支持基材６０２の除去を行うこと
が可能で、そうすれば生産性の向上を図ることができ
る。

【０１４４】上記の場合のアルミ箔と銅箔の選択エッチ
ングにおける選択エッチング液としては、過硫酸アンモ
ン等を用いることができる。配線層６０３を所定パター
ンに形成するのにも同様な方法を用いることができる。

【０１４５】絶縁体６０１を構成しているガラスエポキ
シプリプレグは、ガラス織布にエポキシ樹脂を含浸させ
たものであるが、その含浸の際に自然にガラス織布の上
下にエポキシ樹脂の層が形成される。図１２（ｃ）の場
合の熱圧着時に、絶縁体６０１は、厚み方向での圧縮を
受けると同時に、平面方向への伸張を受ける。この平面
方向への伸張に伴って、含浸されているエポキシ樹脂が
平面方向に流動し、外形寸法がわずかに大きくなる。

【０１４６】成形金型６５０として絶縁体６０１の外形
よりわずかに大きい金型を用いるが、その金型の寸法は
圧着時の厚み方向の圧縮率により決定される。このよう
な工夫により、絶縁体６０１の端面６０１ａに配線層６
０３に連なる状態で形成される銅箔よりなる端面タイプ
の外部入出力用接続電極６０４をたわみなど変形のない
状態で形成することが可能となる。

【０１４７】（実施の形態５）図１３は実施の形態５に
おける半導体装置間接続構造の概略を示す断面図であ
る。

【０１４８】図１３において、符号の１００Ｅは配線基
板、１０１は絶縁体、１０４，１０５は絶縁体１０１の
上下の表面に形成された配線パターン、１０６は絶縁体
１０１に形成の貫通孔に充填した導電性ペーストを焼結
してなる結果のビア、２００Ａは半導体チップ、２０１
は半導体チップ本体、２０２は半導体チップ本体２０１
の下面に形成されたバンプ、３０１は封止樹脂、３００
Ｄは半導体装置、４０１はマザー基板、４０２はマザー
基板４０１上に形成された電極端子、４０３はハンダ、
７００は接続用配線基板である。

【０１４９】２つの半導体装置３００Ｄ，３００Ｄにお
ける半導体チップ２００Ａ，２００Ａ間の接続のため
に、接続用配線基板７００を用いる。

【０１５０】半導体装置３００Ｄの配線基板１００Ｅに
おいて、その絶縁体１０１が封止樹脂３０１のアンダフ
ィル領域を越えて延長されており、これに伴って、絶縁
体１０１上の配線パターン１０４も外方側に延出されて
いる。そして、配線パターン１０４の延出部分１０４ａ
に対して接続用配線基板７００を接続するようにしてい
る。

【０１５１】この接続用配線基板７００は、接続用基材
７０１に所定のパターンで配線パターン７０２が形成さ
れており、さらに配線パターン７０２の要所に異方性導
電膜などからなる接続導体７０３，７０３が接合されて
いる。

【０１５２】接続用基材７０１としては、可撓性を有し
かつ寸法安定性に優れ、高耐熱のものが用いられ、その
好適例としてポリイミドなどをあげることができる。

【０１５３】接続用基材７０１上に形成された配線パタ
ーン７０２は、接続用基材７０１であるポリイミドに貼
り合わせた銅箔がもとになっており、その銅箔に対し
て、マスクを形成し、エッチング法またはリフトオフ法
などにより配線パターン７０２を形成してある。

【０１５４】図１３に示すような半導体装置間接続構造
は、次のようにして構築される。

【０１５５】まず、２つの半導体装置３００Ｄ，３００
Ｄそれぞれの互いに接続すべき配線パターン延出部分１
０４ａ，１０４ａに対して、接続用基材７０１の接続導
体７０３，７０３を加熱加圧により電気的に接合する。

【０１５６】本実施の形態５による隣接する半導体装置
３００Ｄ，３００Ｄそれぞれの半導体チップ２００Ａ，
２００Ａどうし間の接続においては、マザー基板４０１
を経由しておらず、その接続距離については、図１９
（ａ）に示すマザー基板を経由しての接続が行われてい
る従来技術の場合と比較すると、マザー基板上の配線長
分が減じられているとともに、半導体キャリア内の２つ
のビアの配線長分が減じられており、より短い配線での
接続が可能となっている。

【０１５７】したがって、マルチチップモジュールと同
等に接続距離を短くすることが可能となっている。しか
も、各半導体装置３００Ｄにおいて半導体チップ２００
Ａのそれぞれはパッケージされているため、そのような
パッケージ単体での検査およびバーンイン等も可能であ
り、その結果として、接続する半導体装置の汎用性を損
なうことがない。

【０１５８】実施の形態１の場合には、ビアをカッティ
ングして端面タイプの外部入出力用接続電極１０７を形
成したが、本実施の形態５の場合はそのようなカッティ
ングは不要であり、接続用配線基板７００を介して半導
体装置３００Ｄ，３００Ｄの表面における配線パターン
延出部分１０４ａ，１０４ａどうしを接続することがで
きるため、半導体装置の製造を容易に行うことができ
る。

【０１５９】（実施の形態６）図１４は実施の形態６に
おける半導体装置間接続構造を示す平面図である。

【０１６０】隣接配置されるべき２つの半導体装置３０
０Ｅ，３００Ｅは、配線基板１００Ｆ，１００Ｆに半導
体チップ２００Ａ，２００Ａを搭載したものであるが、
それぞれの配線基板１００Ｆ，１００Ｆが矩形に対して
異形となっている。すなわち、配線基板１００Ｆ，１０
０Ｆは、各々互いに相手側に対面する辺部が段差辺部１
１０，１１０となっている。各配線基板１００Ｆの段差
辺部１１０は、１つの凹入辺部１１０ａと１つの突出辺
部１１０ｂとの組み合わせとなっている。凹入辺部１１
０ａと突出辺部１１０ｂとは、両者ともに対して垂直な
垂直辺部１１０ｃで連なっている。凹入辺部１１０ａの
長さと突出辺部１１０ｂの長さは等しくなっている。そ
れは、一方の配線基板１００Ｆの凹入辺部１１０ａを他
方の配線基板１００Ｆの突出辺部１１０ｂに対応させ、
同時に、一方の配線基板１００Ｆの突出辺部１１０ｂを
他方の配線基板１００Ｆの凹入辺部１１０ａに対応させ
るためである。このような関係で２つの半導体装置３０
０Ｅ，３００Ｅの配線基板１００Ｆ，１００Ｆを対面さ
せると、互いに、凹入辺部１１０ａと突出辺部１１０ｂ
とが対応して、段差辺部１１０，１１０の全長にわたっ
て両者間の間隔が一定となる。中央の垂直辺部１１０
ｃ，１１０ｃどうしは接触して、横方向の位置決めを行
うようになっている。なお、垂直辺部１１０ｃ，１１０
ｃの「垂直」については、必ずしもそれにとらわれる必
要性はなく、傾斜した辺部であってもよい。要するに、
２つの配線基板１００Ｆ，１００Ｆは、回転対称形をな
しておればよいのである。なお、このような形態にする
には、大きな原板から配線基板１００Ｆ，１００Ｆをレ
ーザーを用いて個片状に切り出すときに、１辺につき一
直線ではなく、上記のような形態の段差を有するように
レーザーを鉤状に走査すれば実現できる。

【０１６１】両配線基板１００Ｆ，１００Ｆにおいて
は、半導体チップ２００Ａ，２００Ａがフェースダウン
方式で搭載され、段差辺部１１０，１１０に向けても配
線パターン１０４，１０４が形成され、段差辺部１１
０，１１０の端面において端面タイプの外部入出力用接
続電極１１７，１１７が露出状態で形成されているので
あるが、これらの相互関係においても、両者は回転対称
形をなしている。特に、一方の配線基板１００Ｆにおけ
る凹入辺部１１０ａに臨む外部入出力用接続電極１１７
と他方の配線基板１００Ｆにおける突出辺部１１０ｂに
臨む外部入出力用接続電極１１７とは互いに横方向にお
ける位置が同じとなっており、同様に、一方の配線基板
１００Ｆにおける突出辺部１１０ｂに臨む外部入出力用
接続電極１１７と他方の配線基板１００Ｆにおける凹入
辺部１１０ａに臨む外部入出力用接続電極１１７とは互
いに横方向における位置が同じとなっている。

【０１６２】そして、２つの配線基板１００Ｆ，１００
Ｆを図示のように、それぞれの段差辺部１１０，１１０
どうしが係合するような状態で対面させ、両者の互いに
位置対応している外部入出力用接続電極１１７，１１７
どうしのすべてを、プリコートしたハンダや塗布した導
電性接着剤のような接続導体８００を介して電気的に接
続してある。プリコートハンダの場合は、リフローを行
えばよい。

【０１６３】なお、段差辺部１１０，１１０の形状につ
いて、上記では回転対称形と説明したが、必ずしもそれ
にとらわれる必要性はなく、互いに係合する形態であっ
て、かつ、対面させたときにその辺部の全長にわたって
間隔が一定となるようなものであれば、どのような形態
を採用してもよい。一方が凹入辺部のときに他方を突出
辺部とするという条件を守れば、簡単に実現できる。

【０１６４】本実施の形態６による隣接する半導体装置
３００Ｅ，３００Ｅそれぞれの半導体チップ２００Ａ，
２００Ａどうし間の接続においては、マザー基板（図示
せず）を経由させることがなく、その接続距離について
は、図１９（ａ）に示すマザー基板を経由しての接続が
行われている従来技術の場合と比較すると、マザー基板
上の配線長分が減じられているとともに、半導体キャリ
ア内の２つのビアの配線長分が減じられており、より短
い配線での接続が可能となっている。

【０１６５】したがって、マルチチップモジュールと同
等に接続距離を短くすることが可能となっている。しか
も、各半導体装置３００Ｅにおいて半導体チップ２００
Ａのそれぞはパッケージされているため、そのような
パッケージ単体での検査およびバーンイン等も可能であ
り、その結果として、接続する半導体装置の汎用性を損
なうことがない。

【０１６６】しかも、隣接配置する２つの半導体装置３
００Ｅ，３００Ｅの配線基板１００Ｆ，１００Ｆどうし
が、両者の対向辺部において、その段差辺部１１０，１
１０によって係合する形態となっているので、正確な位
置合わせが極めて容易に行え、両者の端面タイプの外部
入出力用接続電極１１７，１１７どうしの電気的接続を
高精度かつ良好に行うことができる。

【０１６７】（実施の形態７）本発明の実施の形態７
は、実施の形態１の変形に相当するものであり、端面タ
イプの外部入出力用接続電極どうしの接合形態において
相違している。

【０１６８】図１５は実施の形態７の半導体装置に用い
る配線基板の製造方法を概略を示す工程断面図、図１６
は半導体装置間接続構造の概略を示す断面図である。

【０１６９】まず、半導体装置に用いる配線基板の製造
方法について説明する。この製造方法の概略を示す図１
５において、符号の１００Ｇは配線基板、９０１は絶縁
体、９０２は絶縁体９０１の表裏両面に形成された銅
箔、９０３は絶縁体９０１に形成された貫通孔、９０４
はメッキ法により貫通孔９０２に形成された円筒状導
体、９０５，９０６は絶縁体９０１の上下の表面に形成
された配線パターン、９０７は導体９０４のうち端面に
位置していてカッティングによって端面露出された端面
タイプの外部入出力用接続電極である。

【０１７０】次に、図１５に示す配線基板１００Ｇの製
造方法を順を追って説明する。

【０１７１】まず、図１５（ａ）に示すように、絶縁体
９０１の上下両方の表面に対して銅箔９０２を真空中で
熱圧着し、次いで、絶縁体９０１の所要の位置に上下に
貫通する貫通孔９０３をドリルなどの工具を用いて形成
する。絶縁体９０１としては、例えばセラミックグリー
ンシートを用いる。

【０１７２】次に、図１５（ｂ）に示すように、貫通孔
９０３の内周壁面に対してメッキ法等により円筒状導体
９０４を形成する。

【０１７３】次に、図１５（ｃ）に示すように、絶縁体
９０１の上下両方の表面において配線パターン９０５，
９０６を形成する。これは、絶縁体９０１の上下両方の
表面における銅箔９０２，９０２に対するレジスト形成
およびエッチングにより行う。形成された配線パターン
９０５，９０６は導体９０４に一連一体につながってい
る。

【０１７４】次に、図１５（ｄ）に示すように、絶縁体
９０１から切り出すことになる配線基板１００Ｇの矩形
周縁部に相当する位置にある貫通孔９０３内の円筒状導
体９０４をほぼその中心を通る状態で縦方向にカッティ
ングする。これによって、端面タイプの外部入出力用接
続電極９０７が形成される。なお、上記のカッティング
は、いわゆるダイシングであり、複数の配線基板１００
Ｇが個片に分割されることになる。すなわち、個片分割
と外部入出力用接続電極９０７の形成とが同時に行われ
る。

【０１７５】以上のようにして、端面タイプの外部入出
力用接続電極９０７を有する配線基板１００Ｇが製造さ
れたことになる。

【０１７６】図１６および図１７において、符号の２０
０Ａは半導体チップ、２０１は半導体チップ本体、２０
２は半導体チップ本体２０１の下面に形成されたバン
プ、３０１は封止樹脂、３００Ｇは半導体装置、４０１
はマザー基板、４０２はマザー基板４０１上に形成され
た電極端子、４０３はハンダ、９５０はコネクタ、９６
０は位置決め部材である。

【０１７７】なお、実施の形態１において説明した事項
であって本実施の形態７において改めて説明しない事項
についてはそのまま本実施の形態７にも該当するものと
し、詳しい説明は省略する。本実施の形態７における構
成が実施の形態１と相違する点は以下のとおりである。

【０１７８】次に、半導体装置３００Ｇの製造方法につ
いて説明する。配線基板１００Ｇ上にフェースダウン方
式により半導体チップ２００Ａを搭載する。このとき、
半導体チップ本体２０１の下面のバンプ２０２を配線基
板１００Ｇにおける上面の配線パターン９０５に位置合
わせして載置し、加熱および超音波照射などを行うこと
により、バンプ２０２を配線パターン９０５に接合す
る。これにより、半導体チップ２００Ａと配線基板１０
０Ｇとが電気的に接続されたことになる。

【０１７９】この半導体装置３００Ｇにおいて特徴的な
ことは、図１７（ａ）の平面図に示すように、その配線
基板１００Ｇの１辺において、半円筒状に凹入した形態
の端面タイプの複数の外部入出力用接続電極９０７が配
線パターン９０５に電気的に接続された状態で配列され
ているということである。また、反対側の辺において
は、配線パターン９０５との接続はないが、同様の半円
筒状に凹入した形態の複数の凹入部９１０が配列されて
いる。

【０１８０】マザー基板４０１には、あらかじめ、端面
タイプの外部入出力用接続電極９０７および凹入部９１
０に位置対応する状態でコネクタ９５０および位置決め
部材９６０が設けられている。

【０１８１】コネクタ９５０は、マザー基板４０１上に
強固に付着形成された支持部９５１と、支持部９５１に
立設状態で結合された金属製の導体ピン９５２とからな
っている。導体ピン９５２は、その表面にニッケルメッ
キもしくは金メッキが施されている。位置決め部材９６
０は、コネクタ９５０と同じものであるが、電気的接続
の役目を担わないものとなっている。このようなコネク
タ９５０および位置決め部材９６０が列状に配列された
状態でマザー基板４０１に取り付けられている。

【０１８２】マザー基板４０１における列状のコネクタ
９５０の導体ピン９５２‥に対して、隣接配置すべき２
つの半導体装置３００Ｇ，３００Ｇの端面タイプの外部
入出力用接続電極９０７，９０７…を嵌合するようにし
て、また、マザー基板４０１における列状の位置決め部
材９６０‥に対して凹入部９１０，９１０‥を嵌合する
ようにして、マザー基板４０１に対して両半導体装置３
００Ｇ，３００Ｇを載置する。このような載置により、
端面タイプの外部入出力用接続電極９０７，９０７どう
しが導体ピン９５２を介して機械的かつ電気的に接続さ
れる。すなわち、両半導体装置３００Ｇ，３００Ｇにお
ける半導体チップ２００Ａ，２００Ａどうしが、配線パ
ターン９０５，９０５および端面タイプの外部入出力用
接続電極９０７，９０７ならびに導体ピン９５２を介し
て電気的に接続される。

【０１８３】あとは、ハンダリフローを行って、マザー
基板４０１上の電極端子４０２‥と両半導体装置３００
Ｇ，３００Ｇの下面の配線パターン９０６，９０６とを
ハンタ４０３を介して電気的に接続する。

【０１８４】本実施の形態７によれば、実施の形態１と
同様の利点すなわちマザー基板を経由せずに接続できる
ため、従来のマザー基板上の配線を経由して半導体チッ
プ同士を接続するよりも短配線で接続ができるという利
点が得られる。

【０１８５】加えて、コネクタ９５０を介して端面タイ
プの外部入出力用接続電極９０７，９０７どうしの電気
的な接続と機械的な位置合わせを同時に行えるので、実
装時の位置合わせの制御をきわめて容易なものにするこ
とができる。

【０１８６】なお、マザー基板４０１と下面の配線パタ
ーン９０６との電気的な接続が不要となる場合もあり、
そのような場合には、ハンダリフローは行わなくてもよ
い。ただし、位置固定のためにハンダリフローを行って
もよい。ハンダリフローしない場合には、リペアが容易
となる。

【０１８７】（実施の形態８）次に、本発明の実施の形
態８を図１８を参照して説明する。図１８は実施の形態
８における半導体装置間接続構造の概略を示す平面図で
ある。

【０１８８】モジュールとしての配線基板１００Ｈは、
半導体チップ２００Ａを搭載している配線基板である。
モジュールとしての配線基板１００Ｋ，１００Ｍは、半
導体チップ２００Ａを搭載していない配線基板である。
この図示の例では、半導体チップ２００Ａを搭載してい
る配線基板１００Ｈの２つと、半導体チップ２００Ａを
搭載していないコーナー接続用の配線基板１００Ｋの２
つと、半導体チップ２００Ａを搭載していない中継接続
用の配線基板１００Ｍの２つとの、合計６つの配線基板
が矩形状に並べられている。半導体チップ搭載の配線基
板１００Ｈは、対角の角部に位置している。ただし、図
示例のような配置はあくまで一例にすぎない。

【０１８９】半導体チップ搭載の配線基板１００Ｈは、
絶縁基材００１上において、半導体チップ２００Ａから
接続延出されるべき配線パターン００２が形成され、こ
の配線基板１００Ｈの２辺の端面には配線パターン００
２に電気的に接続された端面タイプの外部入出力用接続
電極００３が形成され、残りの２辺には凹入部００４が
形成されている。

【０１９０】コーナー接続用の配線基板１００Ｋは、絶
縁基材０１１上において、連絡的接続のための配線パタ
ーン０１２が形成され、この配線基板１００Ｋの２辺の
端面には配線パターン０１２に電気的に接続された端面
タイプの外部入出力用接続電極０１３が形成され、残り
の２辺には凹入部０１４が形成されている。

【０１９１】中継接続用の配線基板１００Ｍは、絶縁基
材０２１上において、連絡的接続のための配線パターン
０２２が形成され、この配線基板１００Ｍの３辺の端面
には配線パターン０２２に電気的に接続された端面タイ
プの外部入出力用接続電極０２３が形成され、残りの１
辺には凹入部０２４が形成されている。

【０１９２】これら２つずつの配線基板１００Ｈ，１０
０Ｋ，１００Ｍは、その外形形状および外形寸法が同じ
となっている。

【０１９３】半導体チップ搭載の配線基板１００Ｈとコ
ーナー接続用の配線基板１００Ｋおよび中継接続用の配
線基板１００Ｍが直角をなす状態で隣接配置され、半導
体チップ搭載の配線基板１００Ｈの外部入出力用接続電
極００３とコーナー接続用の配線基板１００Ｋの外部入
出力用接続電極０１３とが両者間に圧入的に介挿された
コネクタ０５０を介して電気的に接続され、また、半導
体チップ搭載の配線基板１００Ｈの外部入出力用接続電
極００３と中継接続用の配線基板１００Ｍの外部入出力
用接続電極０２３とが両者間に圧入的に介挿された導体
ピンであるコネクタ０５０を介して電気的に接続されて
いる。

【０１９４】また、コーナー接続用の配線基板１００Ｋ
の外部入出力用接続電極０１３と中継接続用の配線基板
１００Ｍの外部入出力用接続電極０２３も同様にコネク
タ０５０を介して電気的に接続されている。さらに、中
央で対面する中継接続用の配線基板１００Ｍ，１００Ｍ
における外部入出力用接続電極０２３，０２３どうしも
同様にコネクタ０５０を介して電気的に接続されてい
る。

【０１９５】そして、半導体チップ搭載の配線基板１０
０Ｈ、コーナー接続用の配線基板１００Ｋおよび中継接
続用の配線基板１００Ｍそれぞれの外周辺領域に相当す
る凹入部００４，０１４，０２４のそれぞれに対して、
位置決め部材０６０が係合され、全体の位置決めを行っ
ている。なお、位置決め部材０６０はコネクタ０５０と
同じものである。

【０１９６】配線基板１００Ｈ，１００Ｋ，１００Ｍ
は、半導体チップ２００Ａを搭載しているか否かは別と
して、また、コーナーにくるか中間にくるかは別とし
て、それぞれの外形の形状および寸法は規格化されてい
る。円筒状の端面タイプの外部入出力用接続電極００
３，０１３，０２３や凹入部００４，０１４，０２４の
ピッチがすべて等しくされている。また、マザー基板に
設けたコネクタ０５０および位置決め部材０６０のピッ
チもすべて等しくされている。

【０１９７】配線基板の組み合わせにより半導体チップ
間の接続が様々に可能である。

【０１９８】複数種類の配線基板１００Ｈ，１００Ｋ，
１００Ｍを以上のようにしてモジュール規格化しておく
ことにより、それらのモジュールの組み合わせによって
様々な展開が自由自在になり、複数の半導体チップ２０
０Ａ‥間の接続の自由度を大幅に向上することができ
る。

【０１９９】本実施の形態８によれば、実施の形態１と
同様に、複数の半導体装置における半導体チップどうし
を、半導体装置の表面の配線パターンを介して、そし
て、配線パターンの端部に接続の端面タイプの外部入出
力用接続電極およびコネクタを介して、マザー基板を経
由することなく、直接的に接続できるため、マザー基板
上の配線を経由して半導体チップどうしを接続する従来
技術に比べて短配線で接続ができる。

【０２００】しかも、実装時の位置合わせ制御が容易で
あり、配線基板の交換によって自由に配線可能であるた
め、非常に汎用性を高くすることが可能である。

【０２０１】

【発明の効果】本発明によれば、半導体チップを接続す
るために絶縁体の表面に配線パターンを形成してある配
線基板において、前記配線パターンに対して連接される
状態で前記絶縁体の端面または延長部分に外部入出力用
接続電極を形成した構成であるので、半導体装置の高密
度化・高集積化・高速動作化などに対応することが可能
であって、半導体装置の複数をマザー基板に実装するに
おいて、両半導体チップ間の接続の配線長としてはマザ
ー基板を経由しない分だけ短くでき、配線長が大きいこ
とに起因する信号遅延の低減要求を満たすことができる
と同時に、半導体チップごとのパッケージが可能で、そ
のようなパッケージ単体でのバーンインなどの各種テス
トおよびリペア（修復）を容易に実現でき、併せてモジ
ュール単体としての汎用性を確保することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置に
用いる配線基板の製造方法の概略を示す工程断面図

【図２】本発明の実施の形態１における半導体装置の
製造方法の概略を示す工程断面図

【図３】本発明の実施の形態１における半導体装置の
構成の概略を示す平面図と側面図

【図４】本発明の実施の形態１における半導体装置間
接続構造の概略を示す断面図と平面図である。

【図５】本発明の実施の形態１における半導体チップ
の電極パッドと半導体装置の外部入出力用接続電極の配
列順序の関係の概略を示す平面図

【図６】本発明の実施の形態２における半導体装置に
用いる配線基板の製造方法の概略を示す工程断面図

【図７】本発明の実施の形態２における半導体装置の
製造方法の概略を示す工程断面図

【図８】本発明の実施の形態２における半導体装置の
構成の概略を示す平面図と側面図

【図９】本発明の実施の形態２における半導体装置間
接続構造の概略を示す断面図

【図１０】本発明の実施の形態３における半導体装置
に用いる配線基板の製造方法の概略を示す工程断面図

【図１１】本発明の実施の形態３における半導体装置
の構成の概略を示す平面図と半導体装置間接続構造の概
略を示す断面図

【図１２】本発明の実施の形態４における半導体装置
に用いる配線基板の製造方法の概略を示す工程断面図

【図１３】本発明の実施の形態５における半導体装置
間接続構造の概略を示す断面図

【図１４】本発明の実施の形態６における半導体装置
間接続構造の概略を示す平面図

【図１５】本発明の実施の形態７における半導体装置
に用いる配線基板の製造方法の概略を示す工程断面図

【図１６】本発明の実施の形態７における半導体装置
間接続構造の概略を示す断面図

【図１７】本発明の実施の形態７における半導体装置
の概略を示す平面図と半導体装置間接続構造の概略を示
す平面図

【図１８】本発明の実施の形態８における半導体装置
間接続構造の概略を示す平面図

【図１９】従来技術にかかわるフェースダウン方式の
半導体装置の断面図とマルチチップモジュールの断面図

【符号の説明】

１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，
１００Ｆ，１００Ｇ…配線基板１００Ｈ，１００Ｋ，１００Ｍ…モジュールとしての配
線基板１０１…絶縁体１０２…貫通孔１０３…導電性ペースト１０４，１０５…配線パターン１０４ａ…延出部分１０６…ビア１０７…（上段の）端面タイプの外部入出力用接続電極１０８…下段の端面タイプの外部入出力用接続電極１１０…段差辺部１１０ａ…凹入辺部１１０ｂ…突出辺部１１０ｃ…垂直辺部１１７…端面タイプの外部入出力用接続電極２００Ａ…半導体チップ２０１…半導体チップ本体２０２…バンプ２０３…チップ電極パッド３００Ａ，３００Ｂ，３００Ｃ，３００Ｄ，３００Ｅ，
３００Ｇ…半導体装置３０１…封止樹脂４０１…マザー基板４０２…電極端子４０３…ハンダ４０４…直接接合部５０１…絶縁体５０１ａ…傾斜端面５０２…配線パターン５０３…支持基材５０４…接着剤層５０５…Ｖ字状溝５０６…配線パターン５０７，５０８…傾斜端面タイプの外部入出力用接続電
極５５０…ダイシング用ブレード６０１…絶縁体６０１ａ…端面６０２…支持基材６０３…配線層６５０…成形金型６５１…押さえ金型７００…接続用配線基板７０１…接続用基材７０２…配線パターン７０３…接続導体８００…接続導体９０１…絶縁体９０２…銅箔９０３…貫通孔９０４…円筒状導体９０５，９０６…配線パターン９０７…端面タイプの外部入出力用接続電極９１０…凹入部９５０…コネクタ９５２…導体ピン９６０…位置決め部材００１，０１１，０２１…絶縁基材００２，０１２，０２２…配線パターン００３，０１３，０２３…端面タイプの外部入出力用接
続電極００４，０１４，０２４…凹入部０５０…コネクタ０６０…位置決め部材

フロントページの続き (72)発明者田口豊大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5F067 AA01 AA02 AB04 AB08 CB02

Claims

【特許請求の範囲】

【請求項１】半導体チップを接続するために絶縁体の
表面に形成された配線パターンに対して連接される状態
で前記絶縁体の端面に外部入出力用接続電極が形成され
ていることを特徴とする半導体チップ搭載用の配線基
板。
【請求項２】前記絶縁体端面の外部入出力用接続電極
は、前記絶縁体表面の前記配線パターンに連なる状態で
前記絶縁体に形成された貫通孔に設けられたビアをカッ
ティングすることで形成されたものである請求項１に記
載の半導体チップ搭載用の配線基板。
【請求項３】前記絶縁体端面の外部入出力用接続電極
は、前記絶縁体表面の前記配線パターンに連なる状態で
前記絶縁体に形成された貫通孔の内周壁面にメッキされ
た筒状導体をカッティングすることで形成されたもので
ある請求項１に記載の半導体チップ搭載用の配線基板。
【請求項４】前記外部入出力用接続電極が、前記絶縁
体の端面においてマトリックス状に配置されていること
を特徴とする請求項１から請求項３までのいずれかに記
載の半導体チップ搭載用の配線基板。
【請求項５】前記外部入出力用接続電極が形成されて
いる前記絶縁体の端面が傾斜端面とされていることを特
徴とする請求項１に記載の半導体チップ搭載用の配線基
板。
【請求項６】半導体チップを接続するために絶縁体の
一方の表面に形成された配線パターンと、マザー基板に
搭載するために前記絶縁体の他方の表面に形成された配
線パターンと、前記両配線パターンの双方に対して連接
される状態で前記絶縁体の端面に形成された外部入出力
用接続電極とを有するもので、前記両配線パターンと前
記外部入出力用接続電極とが前記絶縁体にまとわり付け
た配線層の前記絶縁体に対する圧着に伴う転写によって
形成されていることを特徴とする半導体チップ搭載用の
配線基板。
【請求項７】前記絶縁体の外形の少なくとも１辺が位
置合わせ用の段差辺部に形成されていることを特徴とす
る請求項１から請求項６までのいずれかに記載の半導体
チップ搭載用の配線基板。
【請求項８】半導体チップを接続するために絶縁体の
表面に形成された配線パターンの内端側で前記半導体チ
ップのチップ電極パッドへの接続ランド部の配列順序が
前記外部入出力用接続電極の配列順序と同一関係または
鏡像関係とされていることを特徴とする請求項１から請
求項７までのいずれかに記載の半導体チップ搭載用の配
線基板。
【請求項９】半導体チップを接続するために絶縁体の
表面に形成された配線パターンが封止樹脂のアンダフィ
ル領域を越えて前記絶縁体の端縁または端縁近傍まで延
出されてあり、その延出部分が外部入出力用接続電極と
して構成されていることを特徴とする半導体チップ搭載
用の配線基板。
【請求項１０】半導体チップとの接続のための前記絶
縁体端面に形成の外部入出力用接続電極が凹入状に形成
され、かつ、前記絶縁体の他の辺部において前記凹入状
の外部入出力用接続電極とほぼ同サイズで同配列の位置
決め用の凹入部が形成されていることを特徴とする請求
項１から請求項４までのいずれかに記載の半導体チップ
搭載用の配線基板。
【請求項１１】上記請求項１０に記載の配線基板に対
して並列配置される中継接続用の配線基板であって、絶
縁体の表面に形成された中継接続用の配線パターンが形
成されているとともに、その中継接続用の配線パターン
に対して連接される状態で前記絶縁体の少なくとも２辺
の端面において上記請求項１０に記載の外部入出力用接
続電極とほぼ同サイズで同配列の位置決め用の凹入部が
形成されていることを特徴とする中継接続用の配線基
板。
【請求項１２】上記請求項１から請求項１０までのい
ずれかに記載の半導体チップ搭載用の配線基板を用い
て、この配線基板における前記配線パターンに接続する
状態で半導体チップを前記配線基板に搭載してあること
を特徴とする半導体装置。
【請求項１３】絶縁体上に半導体チップが搭載されて
なる複数の半導体装置をマザー基板に実装して、前記各
半導体装置における前記半導体チップどうしを接続する
構造であって、前記各々の半導体装置として、前記半導
体チップを接続するために前記絶縁体の表面に形成され
た配線パターンに対して連接される状態で前記絶縁体の
端面に外部入出力用接続電極が形成されてなる半導体装
置を用い、隣接する半導体装置それぞれの前記外部入出
力用接続電極どうしを直接に接合してあることを特徴と
する半導体装置間接続構造。
【請求項１４】前記各半導体装置は、その配線基板と
して上記請求項２または請求項４から請求項８までのい
ずれかに記載の配線基板が用いられたものであることを
特徴とする請求項１３に記載の半導体装置間接続構造。
【請求項１５】絶縁体上に半導体チップが搭載されて
なる複数の半導体装置をマザー基板に実装して、前記各
半導体装置における前記半導体チップどうしを接続する
構造であって、前記各々の半導体装置として、前記半導
体チップを接続するために前記絶縁体の表面に形成され
た配線パターンが封止樹脂のアンダフィル領域を越えて
前記絶縁体の端縁または端縁近傍まで延出されてあり、
その延出部分が外部入出力用接続電極として構成されて
なる半導体装置を用い、隣接する半導体装置それぞれの
前記外部入出力用接続電極どうしを接続用配線基板を介
して接続してあることを特徴とする半導体装置間接続構
造。
【請求項１６】前記各半導体装置は、その配線基板と
して上記請求項９に記載の配線基板が用いられたもので
あることを特徴とする請求項１５に記載の半導体装置間
接続構造。
【請求項１７】絶縁体上に半導体チップが搭載されて
なる複数の半導体装置をマザー基板に実装して、前記各
半導体装置における前記半導体チップどうしを接続する
構造であって、前記各々の半導体装置として、前記半導
体チップを接続するために前記絶縁体の表面に形成され
た配線パターンに対して連接される状態で前記絶縁体の
端面に外部入出力用接続電極が形成されてなる半導体装
置を用い、隣接する半導体装置それぞれの前記外部入出
力用接続電極どうしを、これら両外部入出力用接続電極
に対して共通に接触し同時に位置決めを行うコネクタを
介して接続してあることを特徴とする半導体装置間接続
構造。
【請求項１８】前記各半導体装置は、その配線基板と
して上記請求項３に記載の配線基板が用いられたもので
あることを特徴とする請求項１７に記載の半導体装置間
接続構造。
【請求項１９】前記コネクタは前記マザー基板から立
設されていることを特徴とする請求項１７または請求項
１８に記載の半導体装置間接続構造。
【請求項２０】前記コネクタは前記マザー基板から分
離されていることを特徴とする請求項１７または請求項
１８に記載の半導体装置間接続構造。
【請求項２１】絶縁体上に半導体チップが搭載されて
なる複数の半導体装置をマザー基板に実装して、前記各
半導体装置における前記半導体チップどうしを接続する
構造であって、前記各々の半導体装置として、前記半導
体チップを接続するための前記絶縁体の端面に形成の外
部入出力用接続電極が凹入状に形成され、かつ、前記絶
縁体の他の辺部において前記凹入状の外部入出力用接続
電極とほぼ同サイズで同配列の位置決め用の凹入部が形
成されてなる半導体装置を用い、また、前記複数の半導
体装置間を中継接続するための配線基板として、絶縁体
の表面に形成された中継接続用の配線パターンが形成さ
れているとともに、その中継接続用の配線パターンに対
して連接される状態で前記絶縁体の少なくとも２辺の端
面において前記半導体装置における前記外部入出力用接
続電極とほぼ同サイズで同配列の位置決め用の凹入部が
形成されてなる中継接続用の配線基板を用い、前記半導
体装置における外部入出力用接続電極と前記中継接続用
の配線基板における外部入出力用接続電極どうしを、こ
れら両外部入出力用接続電極に対して共通に接触し同時
に位置決めを行うコネクタを介して接続してあることを
特徴とする半導体装置間接続構造。
【請求項２２】絶縁体に貫通孔を形成する工程と、前
記貫通孔に導電性ペーストを充填する工程と、前記絶縁
体の上下両方の表面に前記導電性ペーストに連なる状態
で配線パターンを形成するとともに前記導電性ペースト
を焼成してビアにする工程と、外周部相当箇所に位置す
るビア群を通る状態でダイシングを行って前記ビアの切
断端面を露出状態の外部入出力用接続電極となす工程と
を含むことを特徴とする配線基板の製造方法。
【請求項２３】絶縁体に貫通孔を形成する工程と、前
記貫通孔に導電性ペーストを充填する工程と、前記絶縁
体の上下両方の表面に前記導電性ペーストに連なる状態
で配線パターンを形成するとともに前記導電性ペースト
を焼成してビアにする工程と、前記各工程の結果として
得られる配線基板を複数枚積層する工程と、外周部相当
箇所においてマトリックス状態に配列されているビア群
を通る状態でダイシングを行って前記ビアの切断端面を
露出状態でマトリックス状の外部入出力用接続電極とな
す工程とを含むことを特徴とする配線基板の製造方法。
【請求項２４】絶縁体の上下両方の表面に導体箔を形
成する工程と、前記絶縁体および前記導体箔に貫通孔を
形成する工程と、前記貫通孔の内周壁面に筒状導体を前
記両導体箔に連なる状態で形成する工程と、前記絶縁体
表面の両導体箔をパターニングして配線パターンを形成
する工程と、外周部相当箇所に位置する筒状導体群を通
る状態でダイシングを行って前記筒状導体の切断端面を
露出状態の外部入出力用接続電極となす工程とを含むこ
とを特徴とする配線基板の製造方法。
【請求項２５】所定のパターンの配線層が形成された
支持基材に対して絶縁体を重ね合わせる工程と、前記支
持基材と前記絶縁体とが接する面と前記絶縁体の端面と
に対して同時に前記配線層を圧着により転写する工程
と、前記配線層を残して前記支持基材を除去することに
より前記絶縁体の表面に配線パターンを形成するととも
に前記絶縁体の端面に外部入出力用接続電極を露出させ
る工程とを含むことを特徴とする配線基板の製造方法。
【請求項２６】絶縁体と支持基材とを重ね合わせて接
着する工程と、前記絶縁体にＶ字状溝を形成してこの絶
縁体の端面を傾斜面となす工程と、前記絶縁体の表面お
よび傾斜面に配線パターンを形成する工程と、前記支持
基材を除去するとともに前記絶縁体を分割して前記絶縁
体の傾斜面に外部入出力用接続電極を形成する工程とを
含むことを特徴とする配線基板の製造方法。