[go: up one dir, main page]

JP2001283735A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JP2001283735A
JP2001283735A JP2000091415A JP2000091415A JP2001283735A JP 2001283735 A JP2001283735 A JP 2001283735A JP 2000091415 A JP2000091415 A JP 2000091415A JP 2000091415 A JP2000091415 A JP 2000091415A JP 2001283735 A JP2001283735 A JP 2001283735A
Authority
JP
Japan
Prior art keywords
electrode
discharge
sustain
address
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000091415A
Other languages
Japanese (ja)
Other versions
JP2001283735A5 (en
Inventor
Atsushi Yokoyama
敦史 横山
Masaharu Ishigaki
正治 石垣
Kenichi Yamamoto
健一 山本
Akihiko Konoue
明彦 鴻上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Fujitsu Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Ltd filed Critical Fujitsu Hitachi Plasma Display Ltd
Priority to JP2000091415A priority Critical patent/JP2001283735A/en
Publication of JP2001283735A publication Critical patent/JP2001283735A/en
Publication of JP2001283735A5 publication Critical patent/JP2001283735A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide, as to a plasma display device, a method for reducing a manufacturing cost by applying a two-electrode structure and for making a positioning easier between a substrate of a front side and a substrate of a back side. SOLUTION: This device is equipped with the following components: one side substrate and the other side substrate arranged to be facing each other, a stripe-like first electrode arranged on the one side substrate, a stripe-like second electrode arranged on the first electrode in a direction crossing with the first electrode through an insulating layer, a first and a second protruding portions respectively ejected from the first and the second electrodes for generating a phase discharge in the bit area made around the crossed portion of the first and the second electrodes, a barrier wall made to be overlapping horizontally with either the first or the second electrode on the other substrate, and a phosphor layer prepared in a ditch between the barrier walls.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、プラズマディスプ
レイ装置に関し、さらに詳しくは、パーソナルコンピュ
ータやワークステーション、あるいは家庭用テレビなど
のディスプレイ装置に好適に用いられるAC型プラズマ
ディスプレイ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to an AC type plasma display device suitably used for a display device such as a personal computer, a workstation or a home television.

【0002】[0002]

【従来の技術】AC型プラズマディスプレイ装置は、電
極を誘電体層等によって被覆し、電荷をその誘電体層上
に蓄積することにより壁電荷を形成して放電を制御し、
放電により発生する紫外線で蛍光体を励起して画像を表
示するデバイスである。
2. Description of the Related Art In an AC type plasma display device, an electrode is covered with a dielectric layer or the like, and charges are accumulated on the dielectric layer to form wall charges to control discharge.
This is a device that displays an image by exciting a phosphor with ultraviolet rays generated by electric discharge.

【0003】このAC型プラズマディスプレイ装置とし
て、一般に3電極面放電型と呼ばれるプラズマディスプ
レイ装置を例に挙げて説明する。このプラズマディスプ
レイ装置は、前面側の基板と背面側の基板を備え、前面
側の基板の内側面には、発光表示の面放電を行うための
第1と第2の表示用の電極が水平方向に平行に設置され
る。背面側の基板の内側面には、上記電極と直交するよ
うにアドレス用の電極(データ電極)が設置され、アド
レス用の電極間には電極を仕切るための隔壁が配置され
る。
As the AC type plasma display device, a plasma display device generally called a three-electrode surface discharge type will be described as an example. This plasma display device includes a front substrate and a rear substrate, and first and second display electrodes for performing surface discharge of light emitting display are provided on the inner surface of the front substrate in a horizontal direction. It is installed in parallel with. On the inner surface of the rear substrate, address electrodes (data electrodes) are provided so as to be orthogonal to the above-mentioned electrodes, and partition walls for partitioning the electrodes are arranged between the address electrodes.

【0004】表示に際しては、アドレス用の電極と第1
の電極との間で、発光させるセルを指定するためのアド
レス用の放電を発生させる。そして、その放電に引き続
き第1と第2の電極の間で面放電を発生させてセルの発
光を維持することにより表示発光が行われる。
At the time of display, an address electrode and a first electrode are used.
A discharge for an address for designating a cell to emit light is generated between the electrodes. Then, following the discharge, a surface discharge is generated between the first and second electrodes to maintain the light emission of the cell, thereby performing display light emission.

【0005】[0005]

【発明が解決しようとする課題】上記したような3電極
構造のプラズマディスプレイ装置では、電極数が多いた
め製造コストが高くなるという問題がある。
However, the above-described plasma display device having a three-electrode structure has a problem that the manufacturing cost is increased due to the large number of electrodes.

【0006】本発明は、このような事情を考慮してなさ
れたもので、電極を2電極構造とするとにより、製造コ
ストを低減したプラズマディスプレイ装置を提供するも
のである。
The present invention has been made in view of such circumstances, and has as its object to provide a plasma display device in which the manufacturing cost is reduced by using a two-electrode structure for the electrodes.

【0007】[0007]

【課題を解決するための手段】本発明は、対向して配置
された一方と他方の基板と、一方の基板に配置されたス
トライプ状の第1の電極と、第1の電極上に絶縁体層を
介して第1の電極と交差する方向に配置されたストライ
プ状の第2の電極と、第1と第2の電極の交差部近傍に
画定される画素領域内で面放電を発生させるために第1
と第2の電極からそれぞれ突出された第1と第2の突出
部と、他方の基板に第1と第2の電極の内のいずれか一
方の電極と平面的に重なるように設けられた隔壁と、隔
壁間の溝内に設けられた蛍光体層とを備えてなるプラズ
マディスプレイ装置である。
SUMMARY OF THE INVENTION The present invention is directed to one and the other substrates, a first stripe-shaped electrode disposed on one substrate, and an insulator disposed on the first electrode. A second electrode having a stripe shape arranged in a direction intersecting with the first electrode via a layer, and generating a surface discharge in a pixel region defined near an intersection of the first and second electrodes. First
And first and second protrusions respectively protruding from the second electrode, and a partition provided on the other substrate so as to overlap with one of the first and second electrodes in a plane. And a phosphor layer provided in a groove between the partition walls.

【0008】本発明によれば、第1の電極と第2の電極
との2電極構造とすることにより、製造コストを低下さ
せることができる。
According to the present invention, the manufacturing cost can be reduced by adopting a two-electrode structure of the first electrode and the second electrode.

【0009】本発明において、一方と他方の基板として
は、ガラス、石英、シリコン等の基板や、これらの基板
上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成
物を形成した基板が含まれる。前面側に配置される基板
は透明である必要があるが、背面側に配置される基板は
透明である必要はない。
In the present invention, as the one and the other substrates, substrates such as glass, quartz, silicon and the like, and desired components such as electrodes, insulating films, dielectric layers, protective films, etc. are formed on these substrates. Substrate included. The substrate disposed on the front side needs to be transparent, but the substrate disposed on the rear side does not need to be transparent.

【0010】第1の電極及び第2の電極の材料及び形成
方法は、特に限定されず、当該分野で公知の材料及び形
成方法をいずれも適用することができる。これらの電極
の材料としては、例えばITO、SnO2 、ZnO等の
透明材料や、Cr/Cu/Crの積層構造の材料や、A
g等の金属材料などを使用することができる。電極の形
成方法としては、蒸着法やスパッタ法を適用することが
できる。
The materials and forming methods of the first electrode and the second electrode are not particularly limited, and any of the materials and forming methods known in the art can be applied. Examples of the material for these electrodes include transparent materials such as ITO, SnO 2 , and ZnO, materials having a laminated structure of Cr / Cu / Cr,
For example, a metal material such as g can be used. As a method for forming the electrode, an evaporation method or a sputtering method can be applied.

【0011】第1の電極と第2の電極との間に介在させ
る絶縁体層の材料及び形成方法は、当該分野で公知の材
料及び形成方法を適用することができる。この絶縁体の
材料としては、例えば低融点ガラス、セラミックなどを
使用することができる。絶縁体層は、例えば、上記の材
料にバインダーを加えたペースト状の材料を、スクリー
ン印刷法などで塗布して焼成することにより形成するこ
とができる。
As a material and a forming method of the insulator layer interposed between the first electrode and the second electrode, a material and a forming method known in the art can be applied. As a material for the insulator, for example, low-melting glass, ceramic, or the like can be used. The insulator layer can be formed, for example, by applying a paste-like material obtained by adding a binder to the above-described material by a screen printing method or the like and firing it.

【0012】第1と第2の突出部は、第1と第2の電極
の交差部近傍で、第1と第2の電極からそれぞれ突出さ
れ、この第1の突出部と第2の突出部との間で面放電を
発生させることができるものであればよく、その形状、
電極との接続形態、材料、及び形成方法は特に限定され
ない。形状は、矩形、三角形、半円状、T字型、逆T字
型等のどのような形状であってもよい。電極との接続形
態は、電極に直接接続された形態であってもよいし、電
極から延出された枝電極に接続された形態であってもよ
い。突出部の材料は、第1と第2の電極を前面側の基板
に設ける場合には、透明であることが望ましく、この透
明な材料としては、当該分野で公知の材料、例えばIT
O、SnO2 、ZnOなどを使用することができる。突
出部は、第1と第2の電極と同様の形成方法を適用する
ことにより形成することができる。第1の突出部と第2
の突出部との間で面放電が発生される領域が画素領域と
なる。
The first and second protruding portions are protruded from the first and second electrodes, respectively, near the intersection of the first and second electrodes, and the first and second protruding portions are provided. Any shape can be used as long as surface discharge can be generated between it and its shape,
The form of connection with the electrode, the material, and the method of formation are not particularly limited. The shape may be any shape such as a rectangle, a triangle, a semicircle, a T-shape, and an inverted T-shape. The connection form with the electrode may be a form directly connected to the electrode, or a form connected to a branch electrode extending from the electrode. The material of the protrusion is preferably transparent when the first and second electrodes are provided on the front substrate, and the transparent material may be a material known in the art, such as IT.
O, SnO 2 , ZnO and the like can be used. The protruding portion can be formed by applying the same forming method as the first and second electrodes. First protrusion and second
The area where the surface discharge is generated between the projections is a pixel area.

【0013】隔壁は、他方の基板に、第1と第2の電極
の内のいずれか一方の電極と平面的に重なるように設け
られる。これは、第1と第2の電極の交差部での面放電
を防止して、第1の突出部と第2の突出部との間で面放
電が発生されるようにするためである。隔壁の材料及び
形成方法は、特に限定されず、当該分野で公知の材料及
び形成方法を適用することができる。この隔壁の材料と
しては、例えば低融点ガラス粉末、セラミックなどのフ
ィラー、バインダー、溶剤からなる低融点ガラスペース
トなどを使用することができる。隔壁の形成方法として
は、スクリーン印刷法やサンドブラスト法などが挙げら
れる。具体的には、この隔壁は、上記の隔壁材料を用い
てスクリーン印刷で隔壁形状を印刷して焼成したり、上
記の隔壁材料を基板に塗布して乾燥させ、サンドブラス
トで隔壁形状に切削して焼成することにより形成するこ
とができる。
The partition wall is provided on the other substrate so as to overlap with one of the first and second electrodes in a plane. This is to prevent surface discharge at the intersection of the first and second electrodes, so that surface discharge is generated between the first protrusion and the second protrusion. The material and the forming method of the partition are not particularly limited, and a material and a forming method known in the art can be applied. As a material of the partition wall, for example, a low-melting glass powder, a low-melting glass paste made of a filler such as ceramic, a binder, and a solvent can be used. Examples of the method for forming the partition include a screen printing method and a sand blast method. Specifically, this partition wall is formed by printing the partition wall shape by screen printing using the above partition wall material and baking it, or by applying the above partition wall material to a substrate, drying it, and cutting it into a partition wall shape by sandblasting. It can be formed by firing.

【0014】蛍光体層は、隔壁間の溝内に設けられてい
ればよい。この蛍光体層に用いられる蛍光体の材料は、
特に限定されず、当該分野で公知の材料を使用すること
ができる。また、蛍光体層の形成方法も当該分野で公知
の形成方法を適用することができる。具体的には、例え
ば、この蛍光体層は、公知の蛍光体粉末を含むペースト
を隔壁間の溝内にスクリーン印刷法などで塗布した後、
焼成することにより形成することができる。
The phosphor layer may be provided in the groove between the partition walls. The phosphor material used for this phosphor layer is
There is no particular limitation, and materials known in the art can be used. Further, as a method for forming the phosphor layer, a method known in the art can be applied. Specifically, for example, this phosphor layer, after applying a paste containing a known phosphor powder in a groove between the partition walls by a screen printing method or the like,
It can be formed by firing.

【0015】上記したプラズマディスプレイ装置におい
ては、第2の電極のほうが第1の電極よりも放電空間に
近くなるため、表示のための放電の第1回目を確実に発
生させるためには、第2の電極を走査用として用いるこ
とが望ましい。
In the above-described plasma display device, the second electrode is closer to the discharge space than the first electrode. Therefore, in order to reliably generate the first discharge for display, the second electrode is required. It is desirable to use these electrodes for scanning.

【0016】また、第2の電極のほうが第1の電極より
も放電空間に近いので、第1の突出部から第2の突出部
に向けて発生される面放電と、第2の突出部から第1の
突出部に向けて発生される面放電とで、放電空間に形成
される電場が異なる可能性がある。したがって、その観
点からは、表示のための放電を発生させる際には、第2
の電極よりも第1の電極のほうに高い電圧を印加するこ
とが望ましい。
Further, since the second electrode is closer to the discharge space than the first electrode, the surface discharge generated from the first projection toward the second projection and the surface discharge generated from the second projection are There is a possibility that the electric field formed in the discharge space differs from the surface discharge generated toward the first protrusion. Therefore, from that viewpoint, when a discharge for display is generated, the second
It is desirable to apply a higher voltage to the first electrode than to the first electrode.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づき図面を参照して説明する。なお、これによっ
て本発明が限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings based on embodiments. Note that the present invention is not limited by this.

【0018】図1は本発明のプラズマディスプレイ装置
の表示パネルの一実施例を示す斜視図である。この図で
はパネルの一部を分解して示している。この図に示すよ
うに、本プラズマディスプレイ装置の表示パネルは、透
明なガラス又は樹脂製の前面側の基板1と、ガラス又は
樹脂製の背面側の基板5とを備えている。
FIG. 1 is a perspective view showing one embodiment of the display panel of the plasma display device of the present invention. In this figure, a part of the panel is shown in an exploded manner. As shown in this figure, the display panel of the present plasma display device includes a front substrate 1 made of transparent glass or resin and a rear substrate 5 made of glass or resin.

【0019】前面側の基板1の内側面には、複数の第1
の電極7が縦方向に平行に配置され、その第1の電極7
からは放電を発生させるための第1の放電電極部9がセ
ル毎に突出されている。そして、その上に絶縁体層2が
形成され、その絶縁体層2の上に、複数の第2の電極6
が第1の電極7と直交する方向に平行に配置され、その
第2の電極6からは放電を発生させるための第2の放電
電極部8がセル毎に突出されている。
On the inner surface of the substrate 1 on the front side, a plurality of first
Are arranged in parallel in the vertical direction, and the first electrode 7
A first discharge electrode portion 9 for generating a discharge protrudes from each cell. Then, the insulator layer 2 is formed thereon, and the plurality of second electrodes 6 are formed on the insulator layer 2.
Are arranged in parallel in a direction orthogonal to the first electrode 7, and a second discharge electrode portion 8 for generating discharge protrudes from the second electrode 6 for each cell.

【0020】第2の電極6は、走査電極としても用いら
れるが、主としてセルの発光を維持するための維持(サ
スティン)放電を発生させる電極として用いられる。し
たがって、以後、第2の電極6をサスティン電極6と呼
び、第2の放電電極部8をサスティン放電電極部8と呼
ぶ。
The second electrode 6, which is also used as a scanning electrode, is mainly used as an electrode for generating a sustain (sustain) discharge for maintaining the light emission of the cell. Therefore, hereinafter, the second electrode 6 is referred to as a sustain electrode 6, and the second discharge electrode unit 8 is referred to as a sustain discharge electrode unit 8.

【0021】第1の電極7は、サスティン電極としても
用いられるが、主として発光させるセルを指定するため
のアドレス放電を発生させる電極(データ電極とも呼ば
れる)として用いられる。したがって、以後、第1の電
極7をアドレス電極7と呼び、第1の放電電極部9をア
ドレス放電電極部9と呼ぶ。
The first electrode 7 is also used as a sustain electrode, but is mainly used as an electrode (also called a data electrode) for generating an address discharge for designating a cell to emit light. Therefore, hereinafter, the first electrode 7 is referred to as an address electrode 7, and the first discharge electrode unit 9 is referred to as an address discharge electrode unit 9.

【0022】サスティン電極6及びアドレス電極7は、
AgやCr/Cu/Crの積層構造等の材料を用いて形
成されている。サスティン放電電極部8とアドレス放電
電極部9は、ITOやSnO2 等の透明な材質のものが
用いられている。
The sustain electrode 6 and the address electrode 7
It is formed using a material such as Ag or a laminated structure of Cr / Cu / Cr. The sustain discharge electrode portion 8 and the address discharge electrode portion 9 are made of a transparent material such as ITO or SnO 2 .

【0023】サスティン電極6とサスティン放電電極部
8の上には、誘電体層3と、MgOからなる保護膜4が
形成されている(以後、絶縁体層2、誘電体層3及び保
護膜4を合わせて単に誘電体層と呼ぶこともある)。
A dielectric layer 3 and a protective film 4 made of MgO are formed on the sustain electrode 6 and the sustain discharge electrode portion 8. Hereinafter, the dielectric layer 3, the dielectric layer 3 and the protective film 4 are formed. May be simply referred to as a dielectric layer).

【0024】なお、絶縁体層2と誘電体層3とは、要求
される機能によって呼び名が変わるだけで実質的には同
じものである。絶縁体層2と誘電体層3は、低融点ガラ
ス、セラミックなどの絶縁体材料又は誘電体材料にバイ
ンダーを加えたペースト状の材料を塗布して焼成するこ
とにより形成する。
The insulator layer 2 and the dielectric layer 3 are substantially the same except that the name changes depending on the required function. The insulating layer 2 and the dielectric layer 3 are formed by applying a paste-like material obtained by adding a binder to an insulating material or a dielectric material such as low-melting glass or ceramic or the like and baking it.

【0025】一方、背面側の基板5の内側面には、放電
空間をアドレス電極7に沿った細長い空間に仕切るため
の隔壁10がアドレス電極7と対向して設けられてい
る。この隔壁10により仕切られた細長い空間内には、
隔壁10の壁面と背面側の基板5の上面とを含めて蛍光
体層11が形成されている。隔壁10は平面的にみてア
ドレス電極7と重なる位置に配置され、サスティン放電
電極部8とアドレス放電電極部9は、隔壁10と隔壁1
0との間においてセルを画定するように配置されてい
る。
On the other hand, a partition 10 for partitioning the discharge space into an elongated space along the address electrode 7 is provided on the inner surface of the rear substrate 5 so as to face the address electrode 7. In the elongated space partitioned by the partition 10,
The phosphor layer 11 is formed including the wall surface of the partition wall 10 and the upper surface of the rear substrate 5. The partition 10 is disposed at a position overlapping with the address electrode 7 in plan view, and the sustain discharge electrode portion 8 and the address discharge electrode portion 9 are formed by the partition 10 and the partition 1.
It is arranged to define a cell between zero and zero.

【0026】前面側の基板1と背面側の基板5は、隔壁
と電極とを前記したように位置合わせの後、周辺が封着
され、隔壁10に囲まれた放電空間には、ネオンやキセ
ノンなどのガスが充填される。
The front substrate 1 and the rear substrate 5 are aligned with the partition and the electrode as described above, and the periphery thereof is sealed. The discharge space surrounded by the partition 10 contains neon or xenon. Gas.

【0027】絶縁体層2は前面側の基板1の全面に設け
るようにしているが、全面に設けるのではなく、アドレ
ス電極7とサスティン電極6との交差部だけに設けるよ
うにしてもよい。また、サスティン放電電極部8とアド
レス放電電極部9の形状は短冊状で示しているが、これ
は一例であって別の形であってもよい。さらに、誘電体
層3は特に必要としない場合もある。
Although the insulator layer 2 is provided on the entire surface of the substrate 1 on the front side, it may be provided not on the entire surface but only at the intersection of the address electrode 7 and the sustain electrode 6. Further, the shapes of the sustain discharge electrode portion 8 and the address discharge electrode portion 9 are shown as strips, but this is merely an example and other shapes may be used. Further, the dielectric layer 3 may not be particularly required in some cases.

【0028】図2は図1で示した表示パネルを平面的に
みた状態の電極配置を示す説明図である。この図に示す
ように、アドレス電極7は平面的にみて隔壁10と重な
るように配置され、サスティン放電電極部8とアドレス
放電電極部9は、隔壁10と隔壁10との間においてセ
ルを画定するように配置されている。
FIG. 2 is an explanatory view showing the arrangement of electrodes when the display panel shown in FIG. 1 is viewed in plan. As shown in this figure, the address electrode 7 is arranged so as to overlap the partition wall 10 in plan view, and the sustain discharge electrode portion 8 and the address discharge electrode portion 9 define a cell between the partition wall 10 and the partition wall 10. Are arranged as follows.

【0029】図3は図2のIII−III断面を示す説明図で
あり、図4は図2のIV−IV断面を示す説明図である。こ
れらの図では1個のセルSを示している。セルSは隔壁
10によって横方向には規定されるが、縦方向は各セル
Sが放電空間でつながっている。
FIG. 3 is an explanatory view showing a section taken along line III-III of FIG. 2, and FIG. 4 is an explanatory view showing a section taken along line IV-IV of FIG. In these figures, one cell S is shown. The cells S are defined in the horizontal direction by the partition walls 10, but in the vertical direction, the cells S are connected by a discharge space.

【0030】図5は図1で示した表示パネルの電極と駆
動回路との接続状態を示す説明図である。この図におい
て、20は表示パネル、21はサスティン電極6に電圧
を印加するサスティン駆動回路、22はアドレス電極7
に電圧を印加するアドレス駆動回路である。
FIG. 5 is an explanatory diagram showing a connection state between the electrodes of the display panel shown in FIG. 1 and the driving circuit. In this figure, 20 is a display panel, 21 is a sustain drive circuit for applying a voltage to the sustain electrode 6, and 22 is an address electrode 7
Is an address driving circuit that applies a voltage to the address driving circuit.

【0031】この図に示すように、サスティン電極6は
サスティン駆動回路21に、アドレス電極7はアドレス
駆動回路22にそれぞれ接続され、各回路により電圧が
印加される。
As shown in this figure, the sustain electrode 6 is connected to a sustain drive circuit 21 and the address electrode 7 is connected to an address drive circuit 22, and a voltage is applied by each circuit.

【0032】これらのサスティン電極6とアドレス電極
7は、前面側の基板1の片側から引き出されて、それぞ
れサスティン駆動回路21とアドレス駆動回路22に接
続されているが、前面側の基板1とFPCの張り付け精
度の点から、電極間隔を広げるために、これらの電極を
パネルの片側からだけではなく、両側から串状に引き出
すようにしてもよい。その場合には、サスティン駆動回
路21とアドレス駆動回路22も、それぞれパネルの両
側に配置する。
The sustain electrodes 6 and the address electrodes 7 are pulled out from one side of the front substrate 1 and connected to a sustain drive circuit 21 and an address drive circuit 22, respectively. In order to widen the electrode interval, these electrodes may be drawn out not only from one side of the panel but also from both sides in a skewered shape in view of the accuracy of attachment. In that case, the sustain drive circuit 21 and the address drive circuit 22 are also arranged on both sides of the panel.

【0033】図6は本プラズマディスプレイ装置の階調
表示の方法を示す説明図である。この図は、1枚の画像
を表示するための期間を示している。この期間は通常1
フレームと呼ばれるが、1フレームが複数のフィールド
からなる場合があるので、以下ではこの期間を1フィー
ルドとして説明する。また、図は階調表示の代表的な方
法を示すものであり、現実の表示パネルに適用して良好
な画質を得るためには、さらに細かい期間に分けて電圧
を印加することもある。
FIG. 6 is an explanatory view showing a gradation display method of the present plasma display device. This figure shows a period for displaying one image. This period is usually 1
Although this is called a frame, one frame may be composed of a plurality of fields, so that this period will be described below as one field. The figure shows a typical method of gradation display. In order to obtain a good image quality by applying the method to an actual display panel, a voltage may be applied in finer intervals.

【0034】本プラズマディスプレイ装置の階調表示の
方法は、当該分野で通常に用いられている公知の方法、
つまり3電極面放電型のプラズマディスプレイ装置で用
いられている方法を適用する。ただ異なるのは、それを
2電極で行うことである。
The method of gray scale display of the present plasma display device includes a well-known method commonly used in the art.
That is, the method used in the three-electrode surface discharge type plasma display device is applied. The only difference is that it is done with two electrodes.

【0035】概要を説明すると、1フィールドfを、
1:2:4:8:16:32:64:128に重み付け
をした(期間の異なる)8個のサブフィールドsf1,s
2,sf3,sf4,sf5,sf6,sf7,sf8 で構成す
る。また、各サブフィールドsf n を、画面を構成する
全てのセルに対応した誘電体層(保護膜)上の壁電荷を
均一な状態(ほぼ零の状態)にする準備期間TR、発光
させるセル対応の誘電体層上に壁電荷を形成するアドレ
ス期間TA、壁電荷の形成されたセルの発光を維持する
維持期間TSで構成する。
In brief, one field f is
Weight 1: 2: 4: 8: 16: 32: 64: 128
8 subfields sf (with different periods)1, s
fTwo, sfThree, sfFour, sfFive, sf6, sf7, sf8Composed of
You. Also, each subfield sf nConfigure the screen
Wall charge on the dielectric layer (protective film) corresponding to all cells
Preparation period TR for uniform state (almost zero state), light emission
To form wall charges on the dielectric layer corresponding to the cell
During the storage period TA, the light emission of the cell having the wall charges is maintained.
It consists of a sustain period TS.

【0036】本プラズマディスプレイ装置のようなAC
型では、発光させるセルを指定したり、発光表示を行っ
たりするために、セルを画定する電極上の誘電体層上に
壁電荷を蓄積する方法を用いる。この壁電荷を蓄積する
主たる部分は、サスティン放電電極部8上の誘電体層上
とアドレス放電電極部9上の誘電体層上であり、これら
の放電電極部間で放電を発生させる。
AC such as the present plasma display device
In the mold, a method of storing wall charges on a dielectric layer on an electrode defining a cell is used in order to specify a cell to emit light or to perform light emission display. The main part of accumulating the wall charges is on the dielectric layer on the sustain discharge electrode section 8 and on the dielectric layer on the address discharge electrode section 9, and a discharge is generated between these discharge electrode sections.

【0037】まず、準備期間TRに、全てのセルのサス
ティン放電電極部8とアドレス放電電極部9との間で面
放電(リセット放電)を発生させて、全セルの壁電荷を
所定の均一な状態(ほぼ零の状態)にする。そして、ア
ドレス期間TAに、サスティン電極6を走査電極として
用いて、ライン順次にスキャンパルスを印加するととも
に、これに同期してアドレス電極7にアドレスパルスを
印加することにより、発光させるセルのサスティン放電
電極部8とアドレス放電電極部9との間で面放電(アド
レス放電)を発生させて、選択セルに壁電荷を形成す
る。そして、維持期間TSに、壁電荷の形成されたセル
のみで放電が発生されるような低い電圧のサスティンパ
ルスで、サスティン放電電極部8とアドレス放電電極部
9との間で面放電(表示放電)を交互に発生させて、セ
ルの発光を維持する。
First, in the preparation period TR, a surface discharge (reset discharge) is generated between the sustain discharge electrode portions 8 and the address discharge electrode portions 9 of all the cells, and the wall charges of all the cells are reduced to a predetermined uniform. State (almost zero state). Then, in the address period TA, the sustain pulse is applied to the address electrode 7 in synchronization with the scan pulse by applying the scan pulse line-sequentially by using the sustain electrode 6 as the scan electrode, so that the sustain discharge of the cell to emit light is performed. A surface discharge (address discharge) is generated between the electrode section 8 and the address discharge electrode section 9 to form a wall charge in the selected cell. Then, in the sustain period TS, a surface discharge (display discharge) between the sustain discharge electrode portion 8 and the address discharge electrode portion 9 by a sustain pulse of a low voltage such that a discharge is generated only in the cell in which the wall charge is formed. ) Are alternately generated to maintain the light emission of the cell.

【0038】サブフィールドsfn 内の維持期間TSの
長さは、サブフィールドsfn の重みに応じて異なって
おり、維持期間TSには、サスティン電極6とアドレス
電極7との間に、維持放電用のサステインパルス電圧
を、重み付けされた数だけ印加する。したがって、輝度
に応じた発光維持回数のサブフィールドsfn を選択す
ることにより、表示する画像の階調を表現することがで
きる。
The length of the sustain period TS in the sub-field sf n is different depending on the weight of the subfield sf n, the sustain period TS, between the sustain electrode 6 and address electrodes 7, the sustain discharge Are applied in a weighted number. Therefore, by selecting the sub-fields sf n light emission sustain number of times corresponding to the luminance, it is possible to express the gradation of an image to be displayed.

【0039】なお、図6ではサステインパルス数の少な
い順にサブフィールドsfn を配置した例を示したが、
サブフィールドsfn の並び順は任意に変えることが可
能である。
FIG. 6 shows an example in which subfields sf n are arranged in ascending order of the number of sustain pulses.
The arrangement order of the subfields sf n can be arbitrarily changed.

【0040】また、アドレス期間TAで発光させたいセ
ルに壁電荷を形成するためのアドレス放電を発生させる
説明をしたが、これは発光させるセルの指定にいわゆる
書き込み方式を採用した場合の例であって、全てのセル
を放電させて全セルに壁電荷を形成した後、発光させた
くないセルの壁電荷を消去するためのアドレス放電を発
生させる、いわゆる消去方式を採用して発光させるセル
を指定するようにしてもよい。
In the above description, an address discharge for generating a wall charge in a cell to emit light in the address period TA has been described. This is an example of a case where a so-called writing method is used to specify a cell to emit light. After all the cells are discharged to form wall charges in all the cells, address discharge is performed to erase the wall charges of the cells that do not want to emit light. You may make it.

【0041】図7(a)及び図7(b)は1つのサブフ
ィールドにおいてサスティン電極とアドレス電極に印加
する電圧波形を示している。なお、図は波形の一例を示
すものであり、現実の表示パネルに適用して良好な画質
を得るためには、他の波形を印加することもある。
FIGS. 7A and 7B show voltage waveforms applied to the sustain electrode and the address electrode in one subfield. Note that the figure shows an example of a waveform, and another waveform may be applied in order to obtain a good image quality by applying the waveform to an actual display panel.

【0042】図7(a)は1本のサスティン電極6に印
加する電圧波形を示し、図7(b)は1本のアドレス電
極7に印加する電圧波形を示している。
FIG. 7A shows a voltage waveform applied to one sustain electrode 6, and FIG. 7B shows a voltage waveform applied to one address electrode 7.

【0043】準備期間TRでは、全てのサスティン電極
6に放電開始電圧より高い電圧のリセットパルス41を
同時に印加する。アドレス期間TAでは、サスティン電
極6にスキャンパルス42を順次印加し、その間にアド
レス電極7にセル指定用のアドレスパルス43を印加す
る。維持期間TSでは、サスティン電極6とアドレス電
極7に交互に同じ電圧波形のサステインパルス44を印
加する。なお、グランド電位(GND)は本プラズマデ
ィスプレイ装置の基準電位である。
In the preparation period TR, a reset pulse 41 having a voltage higher than the discharge start voltage is simultaneously applied to all the sustain electrodes 6. In the address period TA, a scan pulse 42 is sequentially applied to the sustain electrode 6, and an address pulse 43 for cell designation is applied to the address electrode 7 during that time. In the sustain period TS, the sustain pulse 44 having the same voltage waveform is alternately applied to the sustain electrode 6 and the address electrode 7. Note that the ground potential (GND) is a reference potential of the present plasma display device.

【0044】各期間における電圧印加とそれに伴う壁電
荷の状況を説明する。準備期間TRにおいて、サスティ
ン電極6に印加するリセットパルス41は、前のサブフ
ィールドで発光していたセルの誘電体層上に蓄積してい
る壁電荷を消去し、全セルを均一な壁電荷状態(ほぼ零
の状態)にするために印加する。リセットパルス41を
印加すると、リセットパルス41の立ち上がりにおいて
サスティン放電電極部8とアドレス放電電極部9間に大
きな放電が発生して、多くの壁電荷を形成した後、その
多量の壁電荷によって電界が生じ、その電位差が放電開
始電圧を越えて、いわゆる自己消去放電を起こす。これ
により、電極近傍の誘電体層及び蛍光体層上の壁電荷は
空間で中和消去し、結果的にセル内の電荷はほぼ零にな
る。
The voltage application during each period and the state of the associated wall charges will be described. In the preparation period TR, the reset pulse 41 applied to the sustain electrode 6 erases the wall charges accumulated on the dielectric layer of the cell emitting light in the previous subfield, and places all cells in a uniform wall charge state. (Approximately zero). When the reset pulse 41 is applied, a large discharge is generated between the sustain discharge electrode portion 8 and the address discharge electrode portion 9 at the rise of the reset pulse 41, and after a large amount of wall charges are formed, an electric field is generated by the large amount of wall charges. Then, the potential difference exceeds the discharge starting voltage, causing a so-called self-erasing discharge. Thereby, the wall charges on the dielectric layer and the phosphor layer near the electrodes are neutralized and erased in the space, and as a result, the charges in the cell become almost zero.

【0045】リセットパルス41の印加後、アドレス期
間TAにおいては、サスティン電極6にスキャンパルス
42を印加する。この印加時に、アドレス電極7にアド
レスパルス43を印加すると、サスティン電極6とアド
レス電極7の交点に対応するセルでセル指定用の書き込
み放電(アドレス放電)が起こる。アドレス期間TAで
は、サスティン放電電極部8にはグランド電位に対して
負の電圧を印加し、アドレス放電電極部9にはグランド
電位に対して正の電圧を印加するため、放電後は、サス
ティン放電電極部8近傍の誘電体層上には正の壁電荷、
アドレス放電電極部9近傍の誘電体層上には負の壁電荷
が蓄積される。このセルは発光セルとなる。
After the application of the reset pulse 41, the scan pulse 42 is applied to the sustain electrode 6 during the address period TA. When the address pulse 43 is applied to the address electrode 7 during this application, a write discharge (address discharge) for cell designation occurs in the cell corresponding to the intersection of the sustain electrode 6 and the address electrode 7. In the address period TA, a negative voltage with respect to the ground potential is applied to the sustain discharge electrode portion 8 and a positive voltage with respect to the ground potential is applied to the address discharge electrode portion 9. A positive wall charge on the dielectric layer near the electrode portion 8;
Negative wall charges are accumulated on the dielectric layer near the address discharge electrode section 9. This cell becomes a light emitting cell.

【0046】一方、サスティン電極6にスキャンパルス
42を印加した時、アドレス電極7がグランド電位であ
れば書き込み放電は起こらないため、壁電荷が蓄積され
ず、そのセルは非発光セルとなる。
On the other hand, when the scan pulse 42 is applied to the sustain electrode 6, if the address electrode 7 is at the ground potential, no write discharge occurs, so that no wall charge is accumulated and the cell becomes a non-light emitting cell.

【0047】維持期間TSにおいては、サステインパル
ス44の第一発目をサスティン電極6に印加すると、ア
ドレス期間TAの放電で蓄積された壁電荷によって形成
された電位差とサステイン電圧V1とを加えた実効電圧
差が放電空間に生じる。その実効電圧差が放電開始電圧
V2以上になるように、サステイン電圧V1を設定して
おけば、維持期間TSの最初の放電が発生する。一例と
して、サステイン電圧V1を170V、放電開始電圧V
2を220Vに設定しておけばよい。
In the sustain period TS, when the first pulse of the sustain pulse 44 is applied to the sustain electrode 6, the effective voltage obtained by adding the potential difference formed by the wall charges accumulated by the discharge in the address period TA and the sustain voltage V1. A voltage difference occurs in the discharge space. If the sustain voltage V1 is set so that the effective voltage difference is equal to or higher than the discharge start voltage V2, the first discharge in the sustain period TS occurs. As an example, the sustain voltage V1 is set to 170 V and the discharge start voltage V
2 may be set to 220V.

【0048】ただし、本プラズマディスプレイ装置の表
示パネルでは、電極上の誘電体層の厚さがサスティン放
電電極部8とアドレス放電電極部9とで異なる。つまり
サスティン放電電極部8と放電空間までの距離と、アド
レス放電電極部9と放電空間までの距離が異なるため、
各電極に同じ電圧を印加しても、実際に放電空間で形成
される電場は偏ったものになる可能性がある。そこで、
サスティン電極6とアドレス電極7とで異なる値の電圧
を印加することにより、動作マージンを広くする。
However, in the display panel of the present plasma display device, the thickness of the dielectric layer on the electrodes differs between the sustain discharge electrode portion 8 and the address discharge electrode portion 9. That is, the distance between the sustain discharge electrode portion 8 and the discharge space is different from the distance between the address discharge electrode portion 9 and the discharge space.
Even if the same voltage is applied to each electrode, the electric field actually formed in the discharge space may be biased. Therefore,
By applying voltages of different values to the sustain electrode 6 and the address electrode 7, the operation margin is widened.

【0049】図8(a)及び図8(b)は維持期間にお
いてサスティン電極とアドレス電極とに異なる値の電圧
を印加した場合の電圧波形を示す説明図である。図8
(a)はサスティン電極6に印加する電圧波形を示し、
図8(b)はアドレス電極7に印加する電圧波形を示し
ている。
FIGS. 8A and 8B are explanatory diagrams showing voltage waveforms when different voltages are applied to the sustain electrode and the address electrode during the sustain period. FIG.
(A) shows a voltage waveform applied to the sustain electrode 6,
FIG. 8B shows a voltage waveform applied to the address electrode 7.

【0050】維持期間TSにおいて、サスティン電極6
には、サスティン放電電極部8から放電空間までの距離
が比較的近いため、低い電圧V3のパルスを印加し、ア
ドレス電極7には、アドレス放電電極部9から放電空間
までの距離が比較的遠いため、高い電圧V4のパルスを
印加する。すなわちV3>V4である。これにより動作
マージンの拡大を可能とし、表示パネルの歩留まりの向
上を実現することができる。
In the sustain period TS, the sustain electrode 6
Since the distance from the sustain discharge electrode portion 8 to the discharge space is relatively short, a pulse of a low voltage V3 is applied to the address electrode 7, and the distance from the address discharge electrode portion 9 to the discharge space is relatively long to the address electrode 7. Therefore, a pulse of a high voltage V4 is applied. That is, V3> V4. As a result, the operation margin can be increased, and the yield of the display panel can be improved.

【0051】なお、上記ではサスティン電極とアドレス
電極とに異なる値の電圧を印加するようにしたが、サス
ティン放電電極部8上の誘電体層と、アドレス放電電極
部9上の誘電体層の材質を異ならせるようにしてもよ
い。つまり、放電空間までの距離が比較的近いサスティ
ン放電電極部8上の誘電体層は、誘電率の高い材料で形
成し、放電空間までの距離が比較的遠いアドレス放電電
極部9上の誘電体層は、誘電率の低い材料で形成するよ
うにしてもよい。このように誘電体層の材料を異ならせ
ることで、双方の電極に同じ電圧を印加して、同程度の
放電発光量を得るようにしてもよい。
In the above description, different voltages are applied to the sustain electrode and the address electrode. However, the material of the dielectric layer on the sustain discharge electrode section 8 and the material of the dielectric layer on the address discharge electrode section 9 are different. May be different. That is, the dielectric layer on the sustain discharge electrode portion 8 having a relatively short distance to the discharge space is formed of a material having a high dielectric constant, and the dielectric layer on the address discharge electrode portion 9 having a relatively long distance to the discharge space is formed. The layer may be formed of a material having a low dielectric constant. By making the material of the dielectric layer different in this way, the same voltage may be applied to both electrodes to obtain the same amount of discharge light emission.

【0052】上記の表示パネルにおいては、隔壁10を
透明な材料で形成することが望ましい。これにより、隔
壁10の側面に形成された蛍光体層から発生する可視光
を、隔壁10を通して取り出すことができ、より高輝
度、高発光効率の表示パネルとすることができる。
In the above display panel, it is desirable that the partition 10 is formed of a transparent material. Thereby, visible light generated from the phosphor layer formed on the side surface of the partition wall 10 can be extracted through the partition wall 10, and a display panel with higher luminance and higher luminous efficiency can be obtained.

【0053】次に、本発明の他の実施例を説明する。図
9は背面側の基板にサスティン電極とアドレス電極を形
成した表示パネルの一例を示す斜視図である。この図で
はパネルの一部を分解して示している。
Next, another embodiment of the present invention will be described. FIG. 9 is a perspective view showing an example of a display panel in which a sustain electrode and an address electrode are formed on a rear substrate. In this figure, a part of the panel is shown in an exploded manner.

【0054】本例では、先の実施例と同様に、表示パネ
ルを、透明なガラス又は樹脂製の前面側の基板85と、
ガラス又は樹脂製の背面側の基板81とで構成するが、
先の実施例とは逆に、背面側の基板81に電極を形成
し、前面側の基板85に隔壁と蛍光体層を形成する。
In this embodiment, as in the previous embodiment, a display panel is made of a transparent glass or resin front substrate 85.
It is composed of a substrate 81 on the back side made of glass or resin,
Contrary to the previous embodiment, electrodes are formed on the rear substrate 81, and partition walls and phosphor layers are formed on the front substrate 85.

【0055】すなわち、背面側の基板81の内側面に
は、複数のアドレス電極87が縦方向に平行に配置さ
れ、そのアドレス電極87からは放電を発生させるため
のアドレス放電電極部89がセル毎に突出されている。
そして、その上に絶縁体層82が形成され、その絶縁体
層82の上に、複数のサスティン電極86がアドレス電
極87と直交する方向に平行に配置され、そのサスティ
ン電極86からは放電を発生させるためのサスティン放
電電極部88がセル毎に突出されている。
That is, a plurality of address electrodes 87 are vertically arranged in parallel on the inner surface of the rear substrate 81, and an address discharge electrode portion 89 for generating a discharge from the address electrodes 87 is provided for each cell. It is projected to.
Then, an insulator layer 82 is formed thereon, and a plurality of sustain electrodes 86 are arranged on the insulator layer 82 in parallel in a direction orthogonal to the address electrodes 87, and discharge is generated from the sustain electrodes 86. Sustain discharge electrode portions 88 project for each cell.

【0056】サスティン電極86とサスティン放電電極
部88の上には、誘電体層83と、MgOからなる保護
膜84が形成されている。
On the sustain electrode 86 and the sustain discharge electrode portion 88, a dielectric layer 83 and a protective film 84 made of MgO are formed.

【0057】一方、前面側の基板85の内側面には、ア
ドレス電極87を仕切るための隔壁90がアドレス電極
87と平行に設けられている。隔壁90の壁面と前面側
の基板85の上面には蛍光体層91が形成されている。
隔壁90は平面的にみてアドレス電極87と重なる位置
に配置され、サスティン放電電極部88とアドレス放電
電極部89は、隔壁90と隔壁90との間においてセル
を画定するように配置されている。
On the other hand, a partition wall 90 for partitioning the address electrodes 87 is provided on the inner side surface of the substrate 85 on the front side in parallel with the address electrodes 87. A phosphor layer 91 is formed on the wall surface of the partition wall 90 and the upper surface of the substrate 85 on the front side.
The partition wall 90 is arranged at a position overlapping the address electrode 87 in plan view, and the sustain discharge electrode section 88 and the address discharge electrode section 89 are arranged so as to define a cell between the partition wall 90 and the partition wall 90.

【0058】アドレス電極87、アドレス放電電極部8
9、サスティン電極86及びサスティン放電電極部88
は、すべて不透明な材料で形成することができる。隔壁
90は透明な材料で形成することが望ましい。また、誘
電体層83には、紫外線に対して反射率の高い材質のも
のを用いることが望ましい。同様に、アドレス電極8
7、アドレス放電電極部89、サスティン電極86及び
サスティン放電電極部88も紫外線に対して反射率の高
い材質のものを用いることが望ましい。表示のための駆
動においては、先の実施例と同様の駆動方法を適用す
る。
Address electrode 87, address discharge electrode section 8
9. Sustain electrode 86 and sustain discharge electrode section 88
Can all be formed of opaque materials. The partition wall 90 is desirably formed of a transparent material. It is preferable that the dielectric layer 83 be made of a material having a high reflectance with respect to ultraviolet rays. Similarly, the address electrode 8
7. It is preferable that the address discharge electrode portion 89, the sustain electrode 86, and the sustain discharge electrode portion 88 also be made of a material having a high reflectance with respect to ultraviolet rays. In driving for display, a driving method similar to that of the above embodiment is applied.

【0059】絶縁体層82は背面側の基板81の全面に
設けるようにしているが、全面に設けるのではなく、ア
ドレス電極87とサスティン電極86の交差部だけに設
けるようにしてもよい。
Although the insulator layer 82 is provided on the entire surface of the substrate 81 on the back side, it may be provided not on the entire surface but only at the intersection of the address electrode 87 and the sustain electrode 86.

【0060】なお、上述の2つの実施例では、アドレス
電極とサスティン電極の内、サスティン電極を放電空間
に近い位置に配置しているが、この配置は逆であっても
よく、その場合には、駆動に際し、放電空間から遠い電
極のほうに高い電圧を印加するようにすればよい。
In the above-described two embodiments, the sustain electrode of the address electrode and the sustain electrode is arranged at a position close to the discharge space. However, the arrangement may be reversed. In driving, a higher voltage may be applied to the electrode far from the discharge space.

【0061】このように、表示パネルを2電極構成と
し、表示に際してはその構造に応じて各電極に電圧を印
加することにより、簡易な構造でプラズマディスプレイ
装置を作製することができ、低コストで、高い歩留まり
を実現できる。
As described above, the display panel has a two-electrode structure, and a voltage is applied to each electrode in accordance with the structure at the time of display, whereby a plasma display device can be manufactured with a simple structure. , High yield can be realized.

【0062】[0062]

【発明の効果】本発明によれば、電極数の低減により低
コスト化を図ることができる。
According to the present invention, the cost can be reduced by reducing the number of electrodes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプラズマディスプレイ装置の表示パネ
ルの一実施例を示す斜視図である。
FIG. 1 is a perspective view showing one embodiment of a display panel of a plasma display device of the present invention.

【図2】実施例の表示パネルを平面的にみた状態の電極
配置を示す説明図である。
FIG. 2 is an explanatory diagram showing an electrode arrangement in a state where the display panel of the embodiment is viewed in plan.

【図3】図2のIII−III断面を示す説明図である。FIG. 3 is an explanatory view showing a section taken along line III-III of FIG. 2;

【図4】図2のIV−IV断面を示す説明図である。FIG. 4 is an explanatory diagram showing a cross section taken along line IV-IV of FIG. 2;

【図5】実施例の表示パネルの電極と駆動回路との接続
状態を示す説明図である。
FIG. 5 is an explanatory diagram illustrating a connection state between an electrode of a display panel and a driving circuit according to the embodiment.

【図6】実施例のプラズマディスプレイ装置の階調表示
の方法を示す説明図である。
FIG. 6 is an explanatory diagram showing a method of gradation display of the plasma display device of the embodiment.

【図7】実施例のプラズマディスプレイ装置で1つのサ
ブフィールドにおいてサスティン電極とアドレス電極に
印加する電圧波形を示す波形図である。
FIG. 7 is a waveform diagram showing voltage waveforms applied to a sustain electrode and an address electrode in one subfield in the plasma display device of the embodiment.

【図8】実施例のプラズマディスプレイ装置で維持期間
においてサスティン電極とアドレス電極とに異なる値の
電圧を印加した場合の電圧波形を示す波形図である。
FIG. 8 is a waveform diagram showing voltage waveforms when different voltages are applied to the sustain electrode and the address electrode during the sustain period in the plasma display device of the example.

【図9】背面側の基板にサスティン電極とアドレス電極
を形成した表示パネルの一例を示す斜視図である。
FIG. 9 is a perspective view showing an example of a display panel in which a sustain electrode and an address electrode are formed on a rear substrate.

【符号の説明】[Explanation of symbols]

1,81 前面側の基板 2,82 絶縁体層 3,83 誘電体層 4,84 保護膜 5,85 背面側の基板 6,86 サスティン電極 7,87 アドレス電極 8,88 サスティン放電電極部 9,89 アドレス放電電極部 10,90 隔壁 11,91 蛍光体層 21 サスティン駆動回路 22 アドレス駆動回路 Reference Signs List 1,81 Front substrate 2,82 Insulator layer 3,83 Dielectric layer 4,84 Protective film 5,85 Back substrate 6,86 Sustain electrode 7,87 Address electrode 8,88 Sustain discharge electrode part 9, 89 Address discharge electrode section 10, 90 Partition wall 11, 91 Phosphor layer 21 Sustain drive circuit 22 Address drive circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 健一 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内 (72)発明者 鴻上 明彦 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内 Fターム(参考) 5C040 FA01 FA04 GB04 GC02 GC05 GC06 MA14 MA22  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kenichi Yamamoto 3-2-1 Sakado, Takatsu-ku, Kawasaki-shi, Kanagawa Prefecture Fujitsu Hitachi Plasma Display Limited In-house (72) Inventor Akihiko Kogami 3-chome Sakado, Takatsu-ku, Kawasaki-shi, Kanagawa No. 2 Fujitsu Hitachi Plasma Display Limited In-house F-term (reference) 5C040 FA01 FA04 GB04 GC02 GC05 GC06 MA14 MA22

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 対向して配置された一方と他方の基板
と、 一方の基板に配置されたストライプ状の第1の電極と、 第1の電極上に絶縁体層を介して第1の電極と交差する
方向に配置されたストライプ状の第2の電極と、 第1と第2の電極の交差部近傍に画定される画素領域内
で面放電を発生させるために第1と第2の電極からそれ
ぞれ突出された第1と第2の突出部と、 他方の基板に第1と第2の電極の内のいずれか一方の電
極と平面的に重なるように設けられた隔壁と、 隔壁間の溝内に設けられた蛍光体層とを備えてなるプラ
ズマディスプレイ装置。
A first electrode disposed on one of the substrates, a first electrode in a stripe shape disposed on the one substrate, and a first electrode disposed on the first electrode with an insulating layer interposed therebetween. A second electrode in the form of a stripe arranged in a direction intersecting the first and second electrodes; and a first and second electrode for generating a surface discharge in a pixel region defined near the intersection of the first and second electrodes. First and second projections respectively protruding from the first and second electrodes; and a partition provided on the other substrate so as to planarly overlap with one of the first and second electrodes. A plasma display device comprising: a phosphor layer provided in a groove.
【請求項2】 第2の電極が走査用として用いられる請
求項1記載のプラズマディスプレイ装置。
2. The plasma display device according to claim 1, wherein the second electrode is used for scanning.
【請求項3】 表示のための放電を発生させる際に、第
2の電極よりも第1の電極のほうが高い電圧が印加され
る請求項1記載のプラズマディスプレイ装置。
3. The plasma display apparatus according to claim 1, wherein a higher voltage is applied to the first electrode than to the second electrode when generating a discharge for display.
JP2000091415A 2000-03-29 2000-03-29 Plasma display device Withdrawn JP2001283735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000091415A JP2001283735A (en) 2000-03-29 2000-03-29 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091415A JP2001283735A (en) 2000-03-29 2000-03-29 Plasma display device

Publications (2)

Publication Number Publication Date
JP2001283735A true JP2001283735A (en) 2001-10-12
JP2001283735A5 JP2001283735A5 (en) 2007-02-22

Family

ID=18606879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091415A Withdrawn JP2001283735A (en) 2000-03-29 2000-03-29 Plasma display device

Country Status (1)

Country Link
JP (1) JP2001283735A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036052A (en) * 2001-07-24 2003-02-07 Fujitsu Ltd Plasma display device
EP1517349A2 (en) 2003-09-18 2005-03-23 Fujitsu Hitachi Plasma Display Limited Plasma display panel and plasma display apparatus
KR100563071B1 (en) 2004-07-10 2006-03-24 삼성에스디아이 주식회사 Driving Method of Plasma Display Panel
US7038382B2 (en) 2003-05-08 2006-05-02 Pioneer Corporation Plasma display panel with offset discharge electrodes
WO2006103717A1 (en) * 2005-03-25 2006-10-05 Hitachi Plasma Patent Licensing Co., Ltd. Plasma display panel
KR100648138B1 (en) * 1998-10-09 2006-11-24 소니 가부시끼 가이샤 Planar type plasma discharge display device and drive method
JPWO2008146331A1 (en) * 2007-05-28 2010-08-12 株式会社日立製作所 Plasma display panel and method for manufacturing plasma display panel

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648138B1 (en) * 1998-10-09 2006-11-24 소니 가부시끼 가이샤 Planar type plasma discharge display device and drive method
JP2003036052A (en) * 2001-07-24 2003-02-07 Fujitsu Ltd Plasma display device
US7038382B2 (en) 2003-05-08 2006-05-02 Pioneer Corporation Plasma display panel with offset discharge electrodes
EP1517349A2 (en) 2003-09-18 2005-03-23 Fujitsu Hitachi Plasma Display Limited Plasma display panel and plasma display apparatus
KR100563071B1 (en) 2004-07-10 2006-03-24 삼성에스디아이 주식회사 Driving Method of Plasma Display Panel
WO2006103717A1 (en) * 2005-03-25 2006-10-05 Hitachi Plasma Patent Licensing Co., Ltd. Plasma display panel
JPWO2008146331A1 (en) * 2007-05-28 2010-08-12 株式会社日立製作所 Plasma display panel and method for manufacturing plasma display panel
JP4661981B2 (en) * 2007-05-28 2011-03-30 株式会社日立製作所 Plasma display panel and method for manufacturing plasma display panel

Similar Documents

Publication Publication Date Title
JP4140685B2 (en) Plasma display panel
JP3512308B2 (en) Plasma display panel
JP2650013B2 (en) Driving method of display discharge tube
US7514870B2 (en) Plasma display panel having first and second electrode groups
JPH10143107A (en) Driving method of AC PDP
WO2004042766A1 (en) Plasma display panel
JP4493250B2 (en) Driving method of AC type plasma display panel
JP2001283735A (en) Plasma display device
KR100679440B1 (en) Driving Method of AC Plasma Display Panel
JP3111949B2 (en) Surface discharge type plasma display panel and driving method thereof
US7965260B2 (en) Plasma display apparatus
JP2963515B2 (en) Plasma display panel and driving method thereof
KR100274796B1 (en) Plasma Display Panel Using High Frequency
JP3692705B2 (en) AC type plasma display panel
KR100543588B1 (en) Plasma Display Panel and Driving Method thereof
JP3272396B2 (en) Plasma display device
JP2004165172A (en) Plasma display panel
KR100453161B1 (en) Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof
CN100428307C (en) Plasma display panel and driving method of plasma display device
KR100472370B1 (en) Plasma Display Panel And Driving Method Thereof
JP2004069734A (en) Driving method of plasma display
JP2003058105A (en) Driving method of plasma display device
JP2001068030A (en) 3-electrode AC plasma display panel
EP1752952A1 (en) Plasma display apparatus and method of driving the same
KR100670460B1 (en) Plasma display panel, manufacturing method and driving method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081204