JP2001068030A - 3-electrode AC plasma display panel - Google Patents
3-electrode AC plasma display panelInfo
- Publication number
- JP2001068030A JP2001068030A JP2000235158A JP2000235158A JP2001068030A JP 2001068030 A JP2001068030 A JP 2001068030A JP 2000235158 A JP2000235158 A JP 2000235158A JP 2000235158 A JP2000235158 A JP 2000235158A JP 2001068030 A JP2001068030 A JP 2001068030A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- sustain
- address
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】サステインに必要な壁電荷をできるだけ短い時
間のアドレス放電で蓄積させ、誤りの無い高速表示を実
現することを目的とする。
【解決手段】放電スリットを隔てて並ぶ維持電極が対を
なす複数の維持電極対を逆スリットを隔てて平行に配置
し、維持電極対とアドレス電極との交差部に単位発光領
域が画定されてなる3電極型ACプラズマディスプレイ
パネル4において、対をなす維持電極X4,Y4どうし
で放電スリットS14の中心から逆スリットまでの距離
が互いに異なり、その距離が短い側の維持電極Y4とア
ドレス電極A4とによって単位発光領域の発光を選択す
るアドレス放電を発生させる。
(57) [Summary] An object of the present invention is to realize a high-speed display without errors by accumulating wall charges required for sustain by an address discharge as short as possible. A plurality of sustain electrode pairs, which are paired with sustain electrodes lined up across a discharge slit, are arranged in parallel across a reverse slit, and a unit light emitting region is defined at an intersection between the sustain electrode pair and an address electrode. In the three-electrode type AC plasma display panel 4, the distance from the center of the discharge slit S14 to the reverse slit is different between the pair of sustain electrodes X4 and Y4, and the distance between the sustain electrode Y4 and the address electrode A4 is shorter. Thus, an address discharge for selecting light emission of the unit light emitting region is generated.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マトリクス表示方
式のAC型プラズマディスプレイパネル(PlasmaDispla
y Panel:PDP)に関し、画面に沿った放電を生じさ
せる面放電形式のPDPに適用される。The present invention relates to a matrix display type AC plasma display panel (PlasmaDispla).
y Panel: PDP) is applied to a surface discharge type PDP that generates a discharge along a screen.
【0002】PDPは、テレビジョンに適合する高速表
示が可能な自己発光型の薄型表示デバイスである。面放
電形式のAC型カラーPDPは、コンピュータの画面出
力などに利用されており、HDTV用の大画面の実現手
段として注目されている。[0002] A PDP is a self-luminous type thin display device capable of high-speed display suitable for television. The surface-discharge type AC color PDP is used for screen output of a computer or the like, and is attracting attention as a means for realizing a large screen for HDTV.
【0003】表示素子であるセルの集合によって画面が
構成されるマトリクス表示方式のPDPにおいて、セル
の点灯状態の維持(サステイン)にメモリ効果が利用さ
れている。AC型PDPは、表示電極を誘電体で被覆す
ることにより構造的にメモリ機能を有するように構成さ
れている。AC型PDPによる表示に際しては、表示内
容に応じて点灯(発光)すべきセルのみに壁電荷を蓄積
させておき、1ラインの全てのセルに対して共通に交番
極性の電圧(サステイン電圧)を印加する。サステイン
電圧はサステイン電極間の放電開始電圧より低い値とす
る。壁電荷の存在するセルでは、壁電圧がサステイン電
圧に重畳するので、セルに加わる実効電圧(セル電圧)
が放電開始電圧を越えて放電が生じる。放電によって壁
電荷が一旦消失した後、以前と逆の極性の壁電荷が蓄積
する。したがって、サステイン電圧の印加毎に放電が生
じる。サステイン電圧の印加周期を短くすれば、見かけ
の上で連続的な点灯状態が得られる。In a matrix display type PDP in which a screen is formed by a group of cells as display elements, a memory effect is used to maintain a lighting state of cells (sustain). The AC PDP is structured so as to structurally have a memory function by coating a display electrode with a dielectric. In displaying by the AC type PDP, wall charges are accumulated only in cells to be turned on (emit light) in accordance with display contents, and a voltage having an alternating polarity (sustain voltage) is commonly applied to all cells in one line. Apply. The sustain voltage is lower than the discharge start voltage between the sustain electrodes. In a cell with wall charges, the wall voltage is superimposed on the sustain voltage, so the effective voltage applied to the cell (cell voltage)
Exceeds the discharge starting voltage, and discharge occurs. After the wall charges have once disappeared due to the discharge, wall charges having a polarity opposite to the previous polarity accumulate. Therefore, a discharge occurs each time the sustain voltage is applied. If the application cycle of the sustain voltage is shortened, an apparently continuous lighting state can be obtained.
【0004】[0004]
【従来の技術】図10は従来のPDP90の内部構造を
示す要部断面図である。PDP90は、マトリクス表示
の単位発光領域に3つの電極が対応する面放電形式のP
DPである。PDP90では、前面側のガラス基板91
の内面に、基板面に沿った放電(面放電)を生じさせる
ためのサステイン電極(維持電極)93,94が、マト
リクス表示のライン毎に一対ずつ配列されている。これ
らのサステイン電極93,94を放電空間99に対して
絶縁するように、AC駆動のための誘電体層96が設け
られている。誘電体層96の表面には保護膜97が蒸着
されている。誘電体層96及び保護膜97はともに透光
性を有している。一方、背面側のガラス基板92の内面
には、サステイン電極93,94と直交するようにアド
レス電極95が配列されている。アドレス電極95の上
部を含めて、ガラス基板92を被覆するように、蛍光体
層98が設けられている。2. Description of the Related Art FIG. 10 is a sectional view showing a main part of an internal structure of a conventional PDP 90. As shown in FIG. The PDP 90 is a surface-discharge type PDP in which three electrodes correspond to a unit light-emitting region of a matrix display.
DP. In the PDP 90, the glass substrate 91 on the front side
On the inner surface of the substrate, a pair of sustain electrodes (sustain electrodes) 93 and 94 for generating a discharge (surface discharge) along the substrate surface are arranged for each line of the matrix display. A dielectric layer 96 for AC driving is provided so as to insulate these sustain electrodes 93 and 94 from the discharge space 99. On the surface of the dielectric layer 96, a protective film 97 is deposited. Both the dielectric layer 96 and the protective film 97 have translucency. On the other hand, on the inner surface of the glass substrate 92 on the rear side, address electrodes 95 are arranged so as to be orthogonal to the sustain electrodes 93 and 94. A phosphor layer 98 is provided so as to cover the glass substrate 92 including the upper part of the address electrode 95.
【0005】サステイン電極93は、平面視帯状の透明
導電膜931と、それより幅の狭い帯状の金属薄膜93
2とから構成されている。同様にサステイン電極94
も、平面視帯状の透明導電膜941と、それより幅の狭
い帯状の金属薄膜942とから構成されている。金属薄
膜932,942は、適正な導電性を確保するための補
助導体であり、透明導電膜931,941における面放
電ギャップから遠い側の端縁部に重ねられている。The sustain electrode 93 is composed of a band-shaped transparent conductive film 931 in plan view and a band-shaped metal thin film 93 narrower than that.
And 2. Similarly, the sustain electrode 94
This is also composed of a band-shaped transparent conductive film 941 in a plan view and a band-shaped metal thin film 942 having a smaller width. The metal thin films 932 and 942 are auxiliary conductors for ensuring proper conductivity, and are superimposed on edges of the transparent conductive films 931 and 941 far from the surface discharge gap.
【0006】PDP90による表示に際しては、ライン
順次のアドレッシングが行われる。単位発光領域内の面
放電セルを点灯(発光)させる場合には、アドレス電極
95とサステイン電極94とを適切にバイアスして対向
放電(パネルの厚さ方向の放電)を生じさせ、誘電体層
96(保護膜97も誘電体層96の一部とする)の表面
に壁電荷を蓄積させる。面放電セルを点灯させない場合
は対向放電が生じないように各電極の電位を設定する。
このように面放電セルの点灯/非点灯を設定するアドレ
ッシングの後、サステイン電極94とサステイン電極9
3とに対して、これらの相対電圧の極性が交互に入れ代
わるようにサステイン電圧を印加し、周期的に面放電を
生じさせる。蛍光体層98は、主に面放電で生じた紫外
線UVによって局部的に励起されて所定色の可視光を放
つ。この可視光の内、ガラス基板91を透過する光が表
示光となる。放電空間99の前面側に位置するサステイ
ン電極93,94を上述の積層構造とすることにより、
表示光の遮光を最小限に抑えつつ、面放電領域を拡げて
発光効率を高めることができる。For display by the PDP 90, line-sequential addressing is performed. When the surface discharge cells in the unit light emitting region are turned on (emit light), the address electrode 95 and the sustain electrode 94 are appropriately biased to generate an opposing discharge (discharge in the thickness direction of the panel), and a dielectric layer is formed. Wall charges are accumulated on the surface of the dielectric layer 96 (the protective film 97 is also a part of the dielectric layer 96). When the surface discharge cell is not turned on, the potential of each electrode is set so that no counter discharge occurs.
After the addressing for setting the lighting / non-lighting of the surface discharge cells as described above, the sustain electrode 94 and the sustain electrode 9 are set.
3 and a sustain voltage is applied such that the polarities of these relative voltages alternate with each other, and a surface discharge is generated periodically. The phosphor layer 98 is locally excited mainly by ultraviolet rays UV generated by surface discharge and emits visible light of a predetermined color. Of this visible light, the light that passes through the glass substrate 91 becomes the display light. By forming the sustain electrodes 93 and 94 located on the front side of the discharge space 99 in the above-described laminated structure,
The light emission efficiency can be increased by expanding the surface discharge region while minimizing the shielding of the display light.
【0007】各ラインにおけるサステイン電極93とサ
ステイン電極94との間隙S1は「放電スリット」と呼
称されている。放電スリットS1のライン方向の一部が
面放電ギャップである。放電スリットS1の幅(サステ
イン電極93,94の配列方向の寸法)は100〜20
0ボルト程度の駆動電圧の印加で面放電が生じるように
選定されている。これに対して、隣接するラインの間に
おけるサステイン電極93とサステイン電極94との間
隙S2は「逆スリット」と呼称され、この逆スリットS
2の幅は放電スリットS1の幅よりも十分に大きい値に
選定されている。すなわち、逆スリットS2を隔てて並
ぶサステイン電極93,94の間での放電が防止されて
いる。このように放電スリットS1及び逆スリットS2
を設けてサステイン電極93,94を配列することによ
り、各ラインを選択的に発光させることができる。The gap S1 between the sustain electrode 93 and the sustain electrode 94 in each line is called a "discharge slit". A part of the discharge slit S1 in the line direction is a surface discharge gap. The width of the discharge slit S1 (the dimension in the arrangement direction of the sustain electrodes 93 and 94) is 100 to 20.
It is selected so that surface discharge occurs when a driving voltage of about 0 volt is applied. On the other hand, the gap S2 between the sustain electrode 93 and the sustain electrode 94 between adjacent lines is called an "inverted slit", and the inverted slit S
The width of 2 is selected to be a value sufficiently larger than the width of the discharge slit S1. That is, discharge is prevented between the sustain electrodes 93 and 94 arranged with the reverse slit S2 therebetween. Thus, the discharge slit S1 and the reverse slit S2
And by arranging the sustain electrodes 93 and 94, each line can selectively emit light.
【0008】[0008]
【発明が解決しようとする課題】アドレッシングにおけ
る対向放電(以下、アドレス放電という)は、サステイ
ン電極94の内の金属薄膜942とアドレス電極95と
の間で始まり、金属薄膜942の上方に壁電荷が蓄積す
るにつれて透明導電膜941とアドレス電極95との間
の放電に移行する。透明導電膜941の上方にも壁電荷
が蓄積して放電空間99の電界が弱まるとアドレス放電
は停止する。最初に金属薄膜942とアドレス電極95
との間で放電が起こるのは、金属薄膜942が透明導電
膜941よりもアドレス電極95に近いからである。他
の要因として、金属薄膜942と透明導電膜941との
間の電界強度の差もある。放電空間99は一種のコンデ
ンサであるので、アドレス放電の開始以前にサステイン
電極94に充電電流が流れる。金属薄膜942は透明導
電膜941よりも低抵抗であるので、金属薄膜942の
電流密度が透明導電膜941のそれよりも大きくなる。
したがって、金属薄膜942の近辺では透明導電膜94
1の近辺よりも強い電界が生じ、放電が起こり易い。The counter discharge in addressing (hereinafter, referred to as address discharge) starts between the metal thin film 942 of the sustain electrode 94 and the address electrode 95, and a wall charge is generated above the metal thin film 942. As the charge accumulates, the discharge shifts between the transparent conductive film 941 and the address electrode 95. When wall charges accumulate above the transparent conductive film 941 and the electric field in the discharge space 99 weakens, the address discharge stops. First, the metal thin film 942 and the address electrode 95
The reason for the occurrence of a discharge is that the metal thin film 942 is closer to the address electrode 95 than the transparent conductive film 941 is. Another factor is a difference in electric field strength between the metal thin film 942 and the transparent conductive film 941. Since the discharge space 99 is a kind of capacitor, a charging current flows through the sustain electrode 94 before the start of the address discharge. Since the metal thin film 942 has lower resistance than the transparent conductive film 941, the current density of the metal thin film 942 is higher than that of the transparent conductive film 941.
Therefore, in the vicinity of the metal thin film 942, the transparent conductive film 94
An electric field stronger than around 1 is generated, and discharge is likely to occur.
【0009】しかし、画面の高精細化にともなってライ
ン数が増大し、1フレームの表示期間の内で1ラインの
アドレッシングに割り当て可能な時間が短くなるにつれ
て、アドレッシングに際して放電スリットS1の近辺
(すなわちラインの中心部)に蓄積する壁電荷が少なく
なり、その後のサステイン期間で面放電が起きない点灯
漏れが生じ易くなった。アドレッシングの時間が短い
と、透明導電膜941とアドレス電極95との間の放電
に移行する以前に、電極に対する電圧印加が解除されて
アドレス放電が停止するからである。階調数の増大もア
ドレッシング時間の短縮を招く。However, as the number of lines increases with higher definition of the screen and the time that can be allocated to addressing of one line within the display period of one frame becomes shorter, the vicinity of the discharge slit S1 during addressing (that is, the vicinity of the discharge slit S1) Wall charges accumulated at the center of the line) were reduced, and lighting leakage in which surface discharge did not occur in the subsequent sustain period was likely to occur. This is because if the addressing time is short, the voltage application to the electrodes is released and the address discharge stops before the discharge between the transparent conductive film 941 and the address electrode 95 starts. An increase in the number of gradations also causes a reduction in the addressing time.
【0010】また、従来では、逆スリットS2の上方に
比較的に多くの壁電荷が蓄積するので、隣接する他のラ
インの面放電セルの誤点灯が生じ易いという問題もあっ
た。本発明は、サステインに必要な壁電荷をできるだけ
短い時間のアドレス放電で蓄積させ、誤りの無い高速表
示を実現することを目的としている。Further, in the prior art, since a relatively large amount of wall charges are accumulated above the reverse slit S2, there has been a problem that erroneous lighting of surface discharge cells in another adjacent line is likely to occur. SUMMARY OF THE INVENTION It is an object of the present invention to accumulate wall charges required for sustain by an address discharge for a time as short as possible, thereby realizing an error-free high-speed display.
【0011】[0011]
【課題を解決するための手段】アドレス放電を放電スリ
ットS1に近い位置で生じさせる。これにより放電スリ
ットS1の近辺に比較的に多量の壁電荷が蓄積し、その
壁電荷がサステインに有効に作用する。逆スリットS2
の近辺にはほとんど壁電荷が蓄積しないので、隣接する
他のラインの面放電セルの誤点灯が生じにくい。また、
放電スリットS1の近くで放電が生じると、プライミン
グ効果などによってサステイン電極間での面放電も生じ
易くなる。面放電が生じるとサステインに有効な壁電荷
の蓄積量が増大する。An address discharge is generated at a position near the discharge slit S1. As a result, a relatively large amount of wall charges is accumulated in the vicinity of the discharge slit S1, and the wall charges effectively act on the sustain. Reverse slit S2
, The wall charges hardly accumulate in the vicinity of, so that the erroneous lighting of the surface discharge cells of the other adjacent lines hardly occurs. Also,
When a discharge occurs near the discharge slit S1, a surface discharge between the sustain electrodes easily occurs due to a priming effect or the like. When surface discharge occurs, the accumulated amount of wall charges effective for sustain increases.
【0012】請求項1の発明のPDPは、放電空間を形
成する一対の基板を有し、一方の基板上には面放電のた
めの放電スリットを隔てて並ぶ維持電極が対をなす複数
の維持電極対を対どうしの間で放電を生じさせないため
の逆スリットを隔てて平行に配置し、他方の基板には前
記維持電極対と交差する複数のアドレス電極を配置し、
前記維持電極対とアドレス電極との交差部に単位発光領
域が画定されてなる3電極型ACプラズマディスプレイ
パネルであって、前記対をなす維持電極において放電ス
リットの中心から逆スリットまでの距離が互いに異な
り、その距離が短い側の維持電極と前記アドレス電極と
によって前記単位発光領域の発光を選択するアドレス放
電を発生させるように構成したものである。The PDP according to the first aspect of the present invention has a pair of substrates forming a discharge space, and a plurality of sustain electrodes forming a pair on one of the substrates are arranged with a pair of sustain electrodes separated by a discharge slit for surface discharge. An electrode pair is arranged in parallel with a reverse slit for preventing discharge between the pairs, and a plurality of address electrodes intersecting with the sustain electrode pair are arranged on the other substrate,
A three-electrode AC plasma display panel in which a unit light emitting region is defined at an intersection between the sustain electrode pair and the address electrode, wherein a distance from a center of a discharge slit to a reverse slit in the pair of sustain electrodes is different from each other. In contrast, an address discharge for selecting light emission of the unit light emitting region is generated by the sustain electrode and the address electrode having a shorter distance.
【0013】請求項2の発明のPDPは、前記他方の基
板上における各アドレス電極間に前記放電空間を仕切る
帯状隔壁を設け、帯状隔壁で仕切られた放電空間内に複
数の単位発光領域を配置したものである。According to a second aspect of the present invention, there is provided a PDP, wherein a strip-shaped partition partitioning the discharge space is provided between each address electrode on the other substrate, and a plurality of unit light emitting regions are arranged in the discharge space partitioned by the strip-shaped partition. It was done.
【0014】請求項3の発明のPDPは、放電対となる
平行な維持電極対と、当該維持電極対と交差するアドレ
ス電極とを有し、当該維持電極対とアドレス電極とで単
位発光領域を画定し、当該維持電極対の一方の維持電極
とアドレス電極との間で単位発光領域の発光を選択する
アドレス放電を発生させ、維持電極対の間で単位発光領
域の発光を維持するサステイン放電を発生させるように
構成された3電極型ACプラズマディスプレイパネルで
あって、前記対をなす維持電極が、前記アドレス放電を
発生する一方の維持電極が他方の維持電極と比べて狭い
電極幅を有したものである。According to a third aspect of the present invention, there is provided a PDP having a pair of parallel sustain electrodes serving as a discharge pair, and an address electrode intersecting the pair of sustain electrodes. And generating an address discharge for selecting light emission of the unit light emitting region between one sustain electrode of the sustain electrode pair and the address electrode, and generating a sustain discharge for maintaining light emission of the unit light emitting region between the sustain electrode pair. A three-electrode AC plasma display panel configured to generate an address discharge, wherein one of the pair of sustain electrodes has a narrower electrode width than the other sustain electrode for generating the address discharge. Things.
【0015】[0015]
【発明の実施の形態】図1は本発明に係るPDPの内部
構造を示す斜視図、図2はPDPの要部断面図である。FIG. 1 is a perspective view showing an internal structure of a PDP according to the present invention, and FIG. 2 is a sectional view of a main part of the PDP.
【0016】図1のPDP1は、フルカラー表示の可能
な面放電形式の3電極AC型PDPであり、蛍光体の配
置形態による分類の上で反射型と呼称されている。PD
P1では、パネル外囲器を構成する基板対における前面
側のガラス基板11の内面に、サステイン電極(維持電
極)X,Yが配列されている。これらのサステイン電極
X,Yを放電空間30に対して被覆するように、低融点
ガラスからなる厚さ32μm程度の誘電体層17が表示
領域の全域に設けられている。誘電体層17の表面には
保護膜18として厚さ数千オングストロームの酸化マグ
ネシウム膜が蒸着されている。誘電体層17及び保護膜
18はともに透光性を有している。The PDP 1 shown in FIG. 1 is a three-electrode AC PDP of a surface discharge type capable of full-color display, and is called a reflection type after being classified according to the arrangement of phosphors. PD
At P1, sustain electrodes (sustain electrodes) X and Y are arranged on the inner surface of the glass substrate 11 on the front side of the substrate pair forming the panel envelope. A dielectric layer 17 made of low-melting glass and having a thickness of about 32 μm is provided over the entire display region so as to cover the sustain electrodes X and Y with respect to the discharge space 30. On the surface of the dielectric layer 17, a magnesium oxide film having a thickness of several thousand angstroms is deposited as a protective film 18. Both the dielectric layer 17 and the protective film 18 have translucency.
【0017】一方、背面側のガラス基板21の内面に
は、サステイン電極X,Yと直交するようにアドレス電
極Aが配列されている。アドレス電極Aは下地層22の
上に設けられ、厚さ10μm程度の誘電体層24によっ
て被覆されている。誘電体層24の上には、高さ150
μmの平面視直線帯状の隔壁29が、各アドレス電極A
の間に1つずつ設けられている。これらの隔壁29によ
って放電空間30がライン方向にサブピクセル(単位発
光領域)毎に区画され、且つ放電空間30の間隙寸法が
規定されている。そして、アドレス電極Aの上部を含め
て、誘電体層24の表面及び隔壁29の側面を被覆する
ように、カラー表示のためのR,G,Bの3色の蛍光体
層28R,28G,28B(以下、特に色を区別する必
要がないときは蛍光体層28と記述する)が設けられて
いる。放電空間30には、放電ガスとしてネオンにキセ
ノン(1〜15%モル程度)を混合したペニングガスが
封入されている。PDP1において、表示の1画素(ピ
クセル)は、各ラインL内の隣接する3つのサブピクセ
ル(単位発光領域)で構成される。各列内の各ラインの
発光色は同一である。On the other hand, address electrodes A are arranged on the inner surface of the rear glass substrate 21 so as to be orthogonal to the sustain electrodes X and Y. The address electrode A is provided on the base layer 22 and is covered with a dielectric layer 24 having a thickness of about 10 μm. On the dielectric layer 24, a height of 150
Each of the address electrodes A is formed of
Are provided one by one. These partition walls 29 divide the discharge space 30 into sub-pixels (unit light emitting regions) in the line direction, and define the gap size of the discharge space 30. Then, the phosphor layers 28R, 28G, 28B of three colors of R, G, B for color display are covered so as to cover the surface of the dielectric layer 24 and the side surfaces of the partition wall 29 including the upper part of the address electrode A. (Hereinafter, it is described as the phosphor layer 28 when there is no need to distinguish the colors.) The discharge space 30 is filled with a penning gas in which xenon (about 1 to 15% mol) is mixed with neon as a discharge gas. In the PDP 1, one pixel (pixel) of display is composed of three adjacent sub-pixels (unit light emitting areas) in each line L. The emission color of each line in each column is the same.
【0018】なお、PDP1では、マトリクス表示の列
方向(サステイン電極X,Yの配列方向)に放電空間3
0を区画する隔壁は存在しない。そのため、ラインL間
の電極間隙(逆スリット)は、面放電ギャップ(例えば
80〜140μm)より大きい値(例えば400〜50
0μm)に選定されている。In the PDP 1, the discharge space 3 is arranged in the column direction of the matrix display (the direction in which the sustain electrodes X and Y are arranged).
There is no partition separating 0. Therefore, the electrode gap (reverse slit) between the lines L is larger than the surface discharge gap (for example, 80 to 140 μm) (for example, 400 to 50 μm).
0 μm).
【0019】図2のように、サステイン電極Xは、平面
視において帯状にパターニングされたITO膜x1と、
それより幅の狭い帯状にパターニングされた金属膜x2
とから構成されている。同様にサステイン電極Yも、帯
状のITO膜y1と、それより幅の狭い帯状の金属膜y
2とから構成されている。金属膜x2,y2は、ともに
クロム/銅/クロムの3層構造の非透光性薄膜であり、
サステイン電極X,Yのライン抵抗を低減するための補
助導体として、ITO膜x1,y1の放電空間30側の
表面上に形成されている。サステイン電極Xの金属膜x
2は、従来と同様にITO膜x1における放電スリット
S1から遠い側の端縁に寄せて配置されている。これに
対し、サステイン電極Yの金属膜y2は、ITO膜y1
における放電スリットS1に近い側の端縁に寄せて配置
されている。As shown in FIG. 2, the sustain electrode X includes an ITO film x1 patterned in a band shape in plan view,
Metal film x2 patterned into a narrower band
It is composed of Similarly, the sustain electrode Y has a band-shaped ITO film y1 and a band-shaped metal film y having a smaller width.
And 2. Each of the metal films x2 and y2 is a non-light-transmitting thin film having a three-layer structure of chromium / copper / chrome.
As auxiliary conductors for reducing the line resistance of the sustain electrodes X and Y, they are formed on the surface on the discharge space 30 side of the ITO films x1 and y1. Metal film x of sustain electrode X
2 is arranged close to the edge of the ITO film x1 farther from the discharge slit S1 as in the conventional case. On the other hand, the metal film y2 of the sustain electrode Y is formed of the ITO film y1.
Are arranged close to the edge near the discharge slit S1 in FIG.
【0020】ITO膜x1,y1及び金属膜x2,y2
の寸法の具体例を表1に示す。表1の値は、画面サイズ
が42インチの場合の設計値である。ただし、ITO膜
x1,y1の厚さの好ましい範囲は0.015〜0.0
3μm、幅の好ましい範囲は250〜300μmの範囲
内である。金属膜x2,y2の厚さの好ましい範囲は1
〜4μm、幅の好ましい範囲は50〜200μmであ
る。The ITO films x1, y1 and the metal films x2, y2
Table 1 shows a specific example of the dimensions of. The values in Table 1 are design values when the screen size is 42 inches. However, the preferable range of the thickness of the ITO films x1 and y1 is 0.015 to 0.0
The preferred range of 3 μm and the width is in the range of 250 to 300 μm. The preferred range of the thickness of the metal films x2 and y2 is 1
The preferred range of the width is 50 to 200 μm.
【0021】[0021]
【表1】 [Table 1]
【0022】図3はPDP1の電極マトリクスの概略図
であり、放電空間30からみた各ガラス基板11,21
の電極配列を模式的に示している。マトリクス表示の1
ラインには一対のサステイン電極X,Yが対応し、1列
には1本のアドレス電極Aが対応する。そして、3列が
1ピクセルに対応する。PDP1の画面の仕様を表2に
示す。FIG. 3 is a schematic diagram of the electrode matrix of the PDP 1 and shows the glass substrates 11 and 21 viewed from the discharge space 30.
Are schematically shown. 1 of matrix display
A line corresponds to a pair of sustain electrodes X and Y, and one column corresponds to one address electrode A. Then, three columns correspond to one pixel. Table 2 shows the specifications of the screen of PDP1.
【0023】[0023]
【表2】 [Table 2]
【0024】図3において斜線が付された枠状の領域a
31は、ガラス基板11,21の接合領域である。全て
のサステイン電極Xはガラス基板11における水平方向
の一方の端縁部まで導出され、全てのサステイン電極Y
は他方の端縁部まで導出されている。サステイン電極X
は、駆動回路の簡単化のために共通端子Xtと一体化さ
れ、電気的に共通化されている。サステイン電極Yは、
ライン順次のアドレッシングを可能とするために、1ラ
インずつ独立した個別電極とされ、個々に個別端子Yt
と一体化されている。また、アドレス電極Aは、ガラス
基板21における垂直方向の端縁部の個別端子Atと一
体化されている。In FIG. 3, a hatched frame-like region a
Reference numeral 31 denotes a joining region between the glass substrates 11 and 21. All the sustain electrodes X are led out to one horizontal edge of the glass substrate 11 and all the sustain electrodes Y
Is led out to the other edge. Sustain electrode X
Are integrated with the common terminal Xt for simplification of the drive circuit and are electrically shared. The sustain electrode Y is
In order to enable line-sequential addressing, individual electrodes are provided independently for each line, and individual terminals Yt
It is integrated with. The address electrode A is integrated with the individual terminal At at the vertical edge of the glass substrate 21.
【0025】接合領域a31の内側において、サステイ
ン電極X,Yとアドレス電極Aとによって放電セルの画
定される領域が、有効表示領域a1(スクリーン)であ
る。有効表示領域a1と接合領域a31との間には、接
合材料のガス放出の影響を避けるために枠状の非表示領
域a2が設けられている。ガラス基板21の非表示領域
a2の部分に、放電ガスを封入するための貫通孔210
が設けられている。The area where the discharge cells are defined by the sustain electrodes X and Y and the address electrode A inside the junction area a31 is the effective display area a1 (screen). A non-display area a2 having a frame shape is provided between the effective display area a1 and the bonding area a31 in order to avoid the influence of outgassing of the bonding material. In the non-display area a2 of the glass substrate 21, a through hole 210 for enclosing a discharge gas is provided.
Is provided.
【0026】以上の構成のPDP1は、図示しない駆動
ユニットと組み合わせた状態で、壁掛け式テレビジョン
受像機などの表示デバイスとして使用される。その際、
PDP1は、フレキシブル配線板などを介して駆動ユニ
ットと電気的に接続される。The PDP 1 having the above configuration is used as a display device such as a wall-mounted television receiver in a state where the PDP 1 is combined with a drive unit (not shown). that time,
The PDP 1 is electrically connected to a drive unit via a flexible wiring board or the like.
【0027】次に、PDP1の駆動方法について説明す
る。ここでは、PDP1に特開平7−160218号公
報に第3実施例として開示された駆動方法を適用した例
を挙げる。Next, a method of driving the PDP 1 will be described. Here, an example in which the driving method disclosed as the third embodiment in JP-A-7-160218 is applied to the PDP 1 will be described.
【0028】図4はフィールドfの構成図であり、図5
は印加電圧の波形図である。PDP1による表示に際し
ては、画面(1フレーム)に例えば1つのフィールドf
を対応づける。256階調表示を行う場合には、1つの
フィールドfを8つのサブフィールドsfに分割する。
各サブフィールドsfを、リセット期間TR、アドレス
期間TA、及びサステイン期間TSに区分する。そし
て、各サブフィールドsfにおける輝度の相対比率が
1:2:4:8:16:32:64:128となるよう
に重み付けをして、各サブフィールドsfのサステイン
期間TSにおける発光回数を設定する。各サブフィール
ドsfは、1つの階調レベルの画面表示期間である。な
お、テレビジョンのようにインタレース形式で走査され
た画面を再生する場合には、1画面(1フレーム)を表
示するために2つのフィールドfを用いる。FIG. 4 is a diagram showing the structure of the field f.
Is a waveform diagram of an applied voltage. For display by the PDP 1, for example, one field f is displayed on the screen (one frame).
Are associated. When performing 256 gradation display, one field f is divided into eight subfields sf.
Each subfield sf is divided into a reset period TR, an address period TA, and a sustain period TS. Then, weighting is performed so that the relative ratio of luminance in each subfield sf is 1: 2: 4: 8: 16: 32: 64: 128, and the number of light emission in the sustain period TS of each subfield sf is set. . Each subfield sf is a screen display period of one gradation level. When reproducing a screen scanned in an interlaced format like a television, two fields f are used to display one screen (one frame).
【0029】リセット期間TRは、それ以前の点灯状態
の影響を防ぐため、有効表示領域a1の壁電荷の消去
(全面消去)を行う期間である。図5のように、リセッ
ト期間TRにおいて、駆動ユニットは、サステイン電極
Xに面放電開始電圧VfXYを越える波高値Vr(=Vs
+Vw)の正極性の書込みパルスPWを印加する。同時
に全てのアドレス電極Aに波高値Vawの正極性のパル
スPawを印加する。The reset period TR is a period in which wall charges in the effective display area a1 are erased (entirely erased) in order to prevent the influence of the previous lighting state. As shown in FIG. 5, in the reset period TR, the drive unit applies a peak value Vr (= Vs) exceeding the surface discharge start voltage Vf XY to the sustain electrode X.
+ Vw) is applied. At the same time, a positive pulse Paw having a peak value Vaw is applied to all the address electrodes A.
【0030】書込みパルスPWの立上がりに呼応して全
てのラインLで強い面放電が生じ、誘電体層17に一
旦、壁電荷が蓄積する。しかし、書込みパルスPWの立
下がりに呼応して、壁電荷によるいわゆる自己放電が生
じ、誘電体層17の壁電荷が消失する。パルスPaw
は、放電空間30の背面側の壁面への壁電荷の蓄積を抑
えるために印加される。波高値Vawの好ましい値は
(1)式の範囲の値である。In response to the rise of the write pulse PW, a strong surface discharge is generated in all the lines L, and wall charges are once accumulated in the dielectric layer 17. However, in response to the fall of the write pulse PW, so-called self-discharge occurs due to wall charges, and the wall charges of the dielectric layer 17 disappear. Pulse Paw
Is applied to suppress accumulation of wall charges on the wall surface on the back side of the discharge space 30. A preferable value of the peak value Vaw is a value in the range of the expression (1).
【0031】 (Vs+Vw)/4≦Vaw≦(Vs+Vw)/2 …(1) アドレス期間は、ライン順次のアドレッシングを行う期
間である。サステイン電極Xを接地電位に対して正電位
Vax(例えば+50ボルト)にバイアスし、全てのサ
ステイン電極Yを負電位Vsc(例えば−70ボルト)
にバイアスする。この状態で、先頭のラインLから1ラ
インずつ順に各ラインLを選択し、サステイン電極Yに
負極性のスキャンパルスPyを印加する。選択されたラ
インLのサステイン電極Yの電位は、一時的に負電位V
y(例えば−170ボルト)にバイアスされる。ライン
Lの選択と同時に、点灯すべきセルに対応したアドレス
電極Aに対して波高値Va(例えば+60ボルト)の正
極性のアドレスパルスPaを印加する。(Vs + Vw) / 4 ≦ Vaw ≦ (Vs + Vw) / 2 (1) The address period is a period in which line-sequential addressing is performed. The sustain electrodes X are biased to a positive potential Vax (for example, +50 volts) with respect to the ground potential, and all the sustain electrodes Y are negatively potential Vsc (for example, -70 volts).
Bias. In this state, each line L is sequentially selected one by one from the first line L, and a negative scan pulse Py is applied to the sustain electrode Y. The potential of the sustain electrode Y of the selected line L temporarily becomes negative potential V
biased to y (eg, -170 volts). Simultaneously with the selection of the line L, a positive address pulse Pa having a peak value Va (for example, +60 volts) is applied to the address electrode A corresponding to the cell to be lit.
【0032】選択されたラインLにおいて、アドレスパ
ルスPaの印加されたセルでは、サステイン電極Yとア
ドレス電極Aとの間でアドレス放電が起こる。サステイ
ン電極XがアドレスパルスPaと同極性の電位にバイア
スされているので、そのバイアスでアドレスパルスPa
が打ち消され、サステイン電極Xとアドレス電極Aとの
間では放電は起きない。また、サステイン電極Xのバイ
アス電位Vaxは、ラインL内の非選択のセルに壁電荷
が蓄積するのを防止するため、サステイン電極Xとサス
テイン電極Yとの相対電圧が面放電開始電圧VfXYより
低くなるように設定されている。通常、面放電開始電圧
VfXYは、サステイン電極Yとアドレス電極Aとの間の
放電開始電圧VfAYより高い。電位Vax,Vy,Va
は次の関係を満たす。In the selected line L, an address discharge occurs between the sustain electrode Y and the address electrode A in the cell to which the address pulse Pa is applied. Since the sustain electrode X is biased to a potential having the same polarity as the address pulse Pa, the address pulse Pa is biased by the bias.
Are canceled, and no discharge occurs between the sustain electrode X and the address electrode A. Further, the bias voltage Vax of the sustain electrode X is set so that the relative voltage between the sustain electrode X and the sustain electrode Y is higher than the surface discharge start voltage Vf XY in order to prevent accumulation of wall charges in unselected cells in the line L. It is set to be low. Normally, the surface discharge start voltage Vf XY is higher than the discharge start voltage Vf AY between the sustain electrode Y and the address electrode A. Potentials Vax, Vy, Va
Satisfies the following relationship.
【0033】(Vax+Vy)<VfXY …(2) (Va +Vy)≧VfAY …(3) サステイン期間TSは、階調レベルに応じた輝度を確保
するために、アドレッシングによって設定された点灯状
態を維持する期間である。対向放電を防止するため、全
てのアドレス電極Aを正極性の電位(例えばVs/2)
にバイアスし、最初に全てのサステイン電極Yに波高値
Vs(Vs<VfXY)の正極性のサステインパルスPs
sを印加する。その後、サステイン電極Xとサステイン
電極Yとに対して、交互に波高値Vsの正極性のサステ
インパルスPsを印加する。(Vax + Vy) <Vf XY (2) (Va + Vy) ≧ Vf AY (3) In the sustain period TS, the lighting state set by addressing is ensured in order to secure the luminance corresponding to the gradation level. It is a period to maintain. In order to prevent the counter discharge, all the address electrodes A are set to a positive potential (for example, Vs / 2).
And firstly, a positive sustain pulse Ps having a peak value Vs (Vs <Vf XY ) is applied to all the sustain electrodes Y.
Apply s. Thereafter, a positive sustain pulse Ps having a peak value Vs is alternately applied to the sustain electrode X and the sustain electrode Y.
【0034】サステインパルスPss,Psの印加毎
に、アドレス期間TAにおいて壁電荷の蓄積したセルで
面放電が生じる。なお、電荷蓄積状態の安定化のため、
最初のサステインパルスPssの印加時間は他のサステ
インパルスPsの印加時間と比べて長めに設定されてい
る。Each time the sustain pulses Pss and Ps are applied, surface discharge occurs in the cell in which the wall charges are accumulated during the address period TA. In order to stabilize the charge storage state,
The application time of the first sustain pulse Pss is set longer than the application time of the other sustain pulses Ps.
【0035】図6はアドレス期間TAにおける壁電荷の
推移を示す模式図である。同図では説明の便宜のために
PDP1の構造が簡略化されている。スキャンパルスP
yとアドレスパルスPaとの印加によって、サステイン
電極Yとアドレス電極Aとの間でアドレス放電が起こ
る。この対向放電は、サステイン電極Yの内の金属膜y
2とアドレス電極Aとの間で始まり、誘電体層17に正
電荷が蓄積するにつれて、ITO膜y1とアドレス電極
Aとの間の放電に移行する。蛍光体層28には負電荷が
蓄積する。正電荷及び負電荷の蓄積によってサステイン
電極Yとアドレス電極Aとの間の電界が弱まり、アドレ
ス放電が停止する。金属膜y2が放電スリットS1に近
づけて配置されているので、誘電体層17における放電
スリットS1の近辺に蓄積する電荷は、放電スリットS
1から遠ざけて配置された場合よりも多い〔図6
(A)〕。FIG. 6 is a schematic diagram showing transition of wall charges during the address period TA. In the figure, the structure of the PDP 1 is simplified for convenience of explanation. Scan pulse P
By applying y and the address pulse Pa, an address discharge occurs between the sustain electrode Y and the address electrode A. This opposed discharge is caused by the metal film y in the sustain electrode Y.
2 and a discharge between the ITO film y1 and the address electrode A as positive charges accumulate in the dielectric layer 17. Negative charges are accumulated in the phosphor layer 28. The electric field between the sustain electrode Y and the address electrode A is weakened by the accumulation of the positive charge and the negative charge, and the address discharge stops. Since the metal film y2 is arranged close to the discharge slit S1, the electric charge accumulated in the dielectric layer 17 near the discharge slit S1 is equal to the discharge slit S1.
More than the case where it is arranged at a distance from 1 [FIG.
(A)].
【0036】一方、アドレス放電によって放電スリット
S1の近辺の放電空間30に浮遊電荷が発生するので、
プライミング効果によって面放電開始電圧VfXYが下が
る。このため、サステイン電極Xとサステイン電極Yと
の間でも放電が起こり、誘電体層17上の壁電荷の蓄積
量が増大する〔図6(B)〕。On the other hand, floating charges are generated in the discharge space 30 near the discharge slit S1 by the address discharge.
Surface discharge firing voltage Vf XY by priming effect is lowered. Therefore, a discharge also occurs between the sustain electrode X and the sustain electrode Y, and the amount of accumulation of wall charges on the dielectric layer 17 increases (FIG. 6B).
【0037】放電スリットS1の近辺に蓄積した壁電荷
は、サステインに有効に作用する。また、放電スリット
S1の近辺でのアドレス放電は、隣接する他のラインの
誤点灯の防止に有効である。逆スリット側にはほとんど
壁電荷が蓄積しないからである。The wall charges accumulated near the discharge slit S1 effectively act on the sustain. The address discharge in the vicinity of the discharge slit S1 is effective for preventing erroneous lighting of another adjacent line. This is because wall charges hardly accumulate on the reverse slit side.
【0038】図7は第2のPDP2のサステイン電極構
造の模式図である。PDP2も上述のPDP1と同様の
面放電形式のPDPである。マトリクス表示の各単位発
光領域に、サステイン電極X2、サステイン電極Y2、
及びアドレス電極A2が存在する。図示は省略したが、
サステイン電極X2,Y2は誘電体によって放電空間3
02に対して絶縁されている。FIG. 7 is a schematic diagram of the sustain electrode structure of the second PDP 2. PDP2 is a surface discharge type PDP similar to PDP1 described above. In each unit light emitting region of the matrix display, a sustain electrode X2, a sustain electrode Y2,
And an address electrode A2. Although illustration is omitted,
The sustain electrodes X2 and Y2 are connected to the discharge space 3 by a dielectric.
02 is insulated.
【0039】サステイン電極X2は、透明導電膜x12
と、補助導体である金属膜x22とからなる。金属膜x
22は、透明導電膜x12の放電空間側の表面に蒸着さ
れ、透明導電膜x12における放電スリットS12から
遠い側の端縁部に寄せて配置されている。サステイン電
極Y2も、透明導電膜y12と、補助導体である金属膜
y22とからなる。金属膜y22は、透明導電膜y12
の放電空間側の表面に蒸着され、透明導電膜y12にお
ける放電スリットS12に近い側の端縁部に寄せて配置
されている。The sustain electrode X2 is made of a transparent conductive film x12.
And a metal film x22 as an auxiliary conductor. Metal film x
Numeral 22 is deposited on the surface of the transparent conductive film x12 on the side of the discharge space, and is arranged near the edge of the transparent conductive film x12 far from the discharge slit S12. The sustain electrode Y2 also includes a transparent conductive film y12 and a metal film y22 as an auxiliary conductor. The metal film y22 is made of a transparent conductive film y12.
And is disposed close to the edge of the transparent conductive film y12 closer to the discharge slit S12.
【0040】PDP1との比較の上でのPDP2の特徴
は、金属膜y22の幅w2が金属膜x22の幅w1より
大きい点である。透明導電膜y12の幅は透明導電膜x
12の幅と実質的に等しい。幅w2を大きくすることに
より、サステイン電極Y2のライン抵抗が下がるので、
セルに効率的に電圧を印加することができる。The feature of PDP2 in comparison with PDP1 is that the width w2 of the metal film y22 is larger than the width w1 of the metal film x22. The width of the transparent conductive film y12 is the transparent conductive film x
Twelve widths. By increasing the width w2, the line resistance of the sustain electrode Y2 decreases.
Voltage can be efficiently applied to the cell.
【0041】PDP2の駆動に際しては、サステイン電
極Y2とアドレス電極A2とをアドレッシングに用い、
サステイン電極X2とサステイン電極Y2とをサステイ
ンに用いる。アドレッシングにおいては、サステイン電
極Y2のライン抵抗の低下分だけPDP1と比べてアド
レス放電が強くなり、壁電荷の蓄積量が増大する。When driving the PDP 2, the sustain electrode Y2 and the address electrode A2 are used for addressing.
The sustain electrode X2 and the sustain electrode Y2 are used for sustain. In the addressing, the address discharge becomes stronger than that of the PDP 1 by an amount corresponding to the decrease in the line resistance of the sustain electrode Y2, and the accumulation amount of the wall charges increases.
【0042】図8は第3のPDP3のサステイン電極構
造の模式図である。PDP3も上述のPDP1と同様の
面放電形式のPDPである。マトリクス表示の各単位発
光領域には、サステイン電極X3、サステイン電極Y
3、及びアドレス電極A3が存在する。サステイン電極
X2,Y2は誘電体層173によって放電空間303に
対して絶縁されている。FIG. 8 is a schematic diagram of the sustain electrode structure of the third PDP 3. The PDP 3 is a surface discharge type PDP similar to the PDP 1 described above. Each unit light emitting region of the matrix display has a sustain electrode X3 and a sustain electrode Y
3 and an address electrode A3. The sustain electrodes X2 and Y2 are insulated from the discharge space 303 by the dielectric layer 173.
【0043】サステイン電極X3は、透明導電膜x13
と、補助導体である金属膜x23とからなる。金属膜x
23は、透明導電膜x13の放電空間側の表面に蒸着さ
れ、透明導電膜x13における放電スリットS13から
遠い側の端縁部に寄せて配置されている。サステイン電
極Y3も、透明導電膜y13と、補助導体である金属膜
y23とからなる。金属膜y23は、透明導電膜y13
の放電空間側の表面に蒸着され、透明導電膜y13にお
ける放電スリットS13に近い側の端縁部に寄せて配置
されている。The sustain electrode X3 is made of a transparent conductive film x13.
And a metal film x23 as an auxiliary conductor. Metal film x
Numeral 23 is deposited on the surface of the transparent conductive film x13 on the discharge space side, and is disposed close to the edge of the transparent conductive film x13 far from the discharge slit S13. The sustain electrode Y3 also includes a transparent conductive film y13 and a metal film y23 that is an auxiliary conductor. The metal film y23 is made of a transparent conductive film y13.
Is disposed on the surface on the discharge space side of the transparent conductive film y13 and is arranged near the edge of the transparent conductive film y13 closer to the discharge slit S13.
【0044】PDP1との比較の上でのPDP3の特徴
は、金属膜y23が金属膜x23よりもアドレス電極A
3に近い点である。この構造上の特徴は、例えばサステ
イン電極X3とサステイン電極Y3とをこの順に形成す
ることによって生じる。サステイン電極X3を形成して
誘電体材料で被覆し、その後にサステイン電極Y3を形
成するのである。金属膜y23を金属膜x23よりも厚
くしてアドレス電極A3に近づける方法も適用可能では
あるが、順に形成する場合よりも製造は難しい。The feature of PDP3 in comparison with PDP1 is that the metal film y23 has a larger address electrode A than the metal film x23.
It is a point close to 3. This structural feature is generated, for example, by forming the sustain electrode X3 and the sustain electrode Y3 in this order. The sustain electrode X3 is formed, covered with a dielectric material, and then the sustain electrode Y3 is formed. Although a method of making the metal film y23 thicker than the metal film x23 and approaching the address electrode A3 is also applicable, it is more difficult to manufacture than the case where the metal film y23 is formed sequentially.
【0045】PDP3の駆動に際しては、サステイン電
極Y3とアドレス電極A3とをアドレッシングに用い、
サステイン電極X3とサステイン電極Y3とをサステイ
ンに用いる。アドレッシングにおいては、サステイン電
極Y3がアドレス電極A3に近い分だけPDP1と比べ
てアドレス放電が強くなり、壁電荷の蓄積量が増大す
る。When driving the PDP 3, the sustain electrode Y3 and the address electrode A3 are used for addressing.
The sustain electrode X3 and the sustain electrode Y3 are used for sustain. In the addressing, the address discharge becomes stronger as compared with the PDP 1 by the portion of the sustain electrode Y3 closer to the address electrode A3, and the accumulated amount of wall charges increases.
【0046】図9は第4のPDP4の要部断面図であ
る。PDP4は、マトリクス表示の各単位発光領域に3
つの電極が存在する3電極型面放電形式のPDPであ
り、その基本構造は図1のPDP1と同様である。前面
側のガラス基板114の内面に、サステイン電極X4,
Y4がマトリクス表示のラインL4毎に一対ずつ配列さ
れている。これらのサステイン電極X4,Y4を放電空
間304に対して絶縁するように、AC駆動のための誘
電体層174が設けられている。誘電体層174の表面
には図示しない保護膜が蒸着されている。誘電体層17
4は透光性を有している。背面側のガラス基板214の
内面には、サステイン電極X4,Y4と直交するように
マトリクス表示の列毎にアドレス電極A4が配置されて
いる。アドレス電極A4の上部を含めて、ガラス基板2
14を被覆するように、蛍光体層284が設けられてい
る。FIG. 9 is a sectional view of a principal part of the fourth PDP 4. As shown in FIG. The PDP 4 has three light emitting areas in each unit light emitting area of the matrix display.
This is a three-electrode surface discharge type PDP having two electrodes, and its basic structure is the same as PDP 1 in FIG. On the inner surface of the glass substrate 114 on the front side, the sustain electrodes X4 and
Y4 is arranged in pairs for each line L4 of the matrix display. A dielectric layer 174 for AC driving is provided so as to insulate these sustain electrodes X4 and Y4 from the discharge space 304. A protective film (not shown) is deposited on the surface of the dielectric layer 174. Dielectric layer 17
4 has translucency. On the inner surface of the glass substrate 214 on the rear side, address electrodes A4 are arranged for each column of the matrix display so as to be orthogonal to the sustain electrodes X4 and Y4. The glass substrate 2 including the upper part of the address electrode A4
A phosphor layer 284 is provided so as to cover.
【0047】サステイン電極X4は、平面視帯状の透明
導電膜x14と、それより幅の狭い帯状の金属膜x24
とから構成されている。これに対して、サステイン電極
Y4は金属のみから構成されている。金属膜x24は、
適正な導電性を確保するための補助導体であり、透明導
電膜x14における放電スリットS14から遠い側の端
縁部に重ねられている。PDP4では、図9のとおりサ
ステイン電極Y4の幅がサステイン電極X4の幅より狭
い。したがって、放電スリットS14を隔てて並ぶサス
テイン電極X4とサステイン電極Y4とからなる電極対
において、放電スリットS14の中心から逆スリットま
での距離が電極配列の一方側と他方側とで異なり、サス
テイン電極Y4の側の距離がサステイン電極X4の側の
距離よりも短い。The sustain electrode X4 is composed of a band-shaped transparent conductive film x14 in plan view and a band-shaped metal film x24 narrower than that.
It is composed of On the other hand, the sustain electrode Y4 is made of only metal. The metal film x24 is
It is an auxiliary conductor for ensuring proper conductivity, and is superimposed on the edge of the transparent conductive film x14 on the side remote from the discharge slit S14. In the PDP 4, as shown in FIG. 9, the width of the sustain electrode Y4 is smaller than the width of the sustain electrode X4. Therefore, in the electrode pair composed of the sustain electrode X4 and the sustain electrode Y4 arranged side by side with the discharge slit S14 therebetween, the distance from the center of the discharge slit S14 to the reverse slit is different between one side and the other side of the electrode arrangement, and the sustain electrode Y4 Is shorter than the distance on the sustain electrode X4 side.
【0048】PDP4の駆動に際しては、サステイン電
極Y4とアドレス電極A4とをアドレッシングに用い、
サステイン電極X4とサステイン電極Y4とをサステイ
ンに用いる。When driving the PDP 4, the sustain electrode Y4 and the address electrode A4 are used for addressing.
The sustain electrode X4 and the sustain electrode Y4 are used for sustain.
【0049】[0049]
【発明の効果】請求項1乃至請求項3の発明によれば、
サステイン電極対の放電ギャップの近辺でアドレス放電
を生じさせることができるので、壁電荷を効率的に蓄積
させることができる。そのため、アドレス期間を短縮し
てもサステインに必要な壁電荷を確保することができ、
誤りの無い高速表示を実現することができる。加えて、
隣接するラインの誤点灯を防止することができる。According to the first to third aspects of the present invention,
Since an address discharge can be generated in the vicinity of the discharge gap of the sustain electrode pair, wall charges can be efficiently accumulated. Therefore, even if the address period is shortened, wall charges necessary for sustain can be secured,
An error-free high-speed display can be realized. in addition,
Erroneous lighting of an adjacent line can be prevented.
【図1】本発明に係るPDPの内部構造を示す斜視図で
ある。FIG. 1 is a perspective view showing an internal structure of a PDP according to the present invention.
【図2】PDPの要部断面図である。FIG. 2 is a sectional view of a main part of the PDP.
【図3】PDPの電極マトリクスの概略図である。FIG. 3 is a schematic view of an electrode matrix of a PDP.
【図4】フィールドの構成図である。FIG. 4 is a configuration diagram of a field.
【図5】印加電圧の波形図である。FIG. 5 is a waveform diagram of an applied voltage.
【図6】アドレス期間における壁電荷の推移を示す模式
図である。FIG. 6 is a schematic diagram showing transition of wall charges during an address period.
【図7】第2のPDPのサステイン電極構造の模式図で
ある。FIG. 7 is a schematic diagram of a sustain electrode structure of a second PDP.
【図8】第3のPDPのサステイン電極構造の模式図で
ある。FIG. 8 is a schematic diagram of a sustain electrode structure of a third PDP.
【図9】第4のPDPの要部断面図である。FIG. 9 is a sectional view of a main part of a fourth PDP.
【図10】従来のPDPの内部構造を示す要部断面図で
ある。FIG. 10 is a sectional view of a main part showing an internal structure of a conventional PDP.
4 PDP(3電極型ACプラズマディスプレイパネ
ル) 114,214 ガラス基板(基板) 304 放電空間 A4 アドレス電極 S14 放電スリット X4 サステイン電極(維持電極) Y4 サステイン電極(維持電極) 29 隔壁Reference Signs List 4 PDP (three electrode type AC plasma display panel) 114, 214 Glass substrate (substrate) 304 Discharge space A4 Address electrode S14 Discharge slit X4 Sustain electrode (sustain electrode) Y4 Sustain electrode (sustain electrode) 29 Partition wall
Claims (3)
方の基板上には面放電のための放電スリットを隔てて並
ぶ維持電極が対をなす複数の維持電極対を対どうしの間
で放電を生じさせないための逆スリットを隔てて平行に
配置し、他方の基板には前記維持電極対と交差する複数
のアドレス電極を配置し、前記維持電極対とアドレス電
極との交差部に単位発光領域が画定されてなる3電極型
ACプラズマディスプレイパネルにおいて、 前記対をなす維持電極は、放電スリットの中心から逆ス
リットまでの距離が互いに異なり、その距離が短い側の
維持電極と前記アドレス電極とによって前記単位発光領
域の発光を選択するアドレス放電を発生させるように構
成したことを特徴とする3電極型ACプラズマディスプ
レイパネル。A plurality of sustain electrode pairs having a pair of sustain electrodes forming a discharge space and having a pair of sustain electrodes arranged across a discharge slit for surface discharge on one substrate. A plurality of address electrodes intersecting with the sustain electrode pair are arranged on the other substrate in parallel with a reverse slit for preventing a discharge from occurring, and a unit is provided at an intersection of the sustain electrode pair and the address electrode. In a three-electrode type AC plasma display panel having a light emitting region defined, the pair of sustain electrodes have different distances from the center of the discharge slit to the reverse slit, and the sustain electrode and the address electrode on the shorter side of the distance. Wherein an address discharge for selecting the light emission of the unit light emitting region is generated by the method.
間に前記放電空間を仕切る帯状隔壁を設け、帯状隔壁で
仕切られた放電空間内に複数の単位発光領域を配置した
請求項1記載の3電極型ACプラズマディスプレイパネ
ル。2. The device according to claim 1, wherein a strip-shaped partition partitioning the discharge space is provided between the address electrodes on the other substrate, and a plurality of unit light emitting areas are arranged in the discharge space partitioned by the strip-shaped partition. Electrode type AC plasma display panel.
持電極対と交差するアドレス電極とを有し、当該維持電
極対とアドレス電極とで単位発光領域を画定し、当該維
持電極対の一方の維持電極とアドレス電極との間で単位
発光領域の発光を選択するアドレス放電を発生させ、維
持電極対の間で単位発光領域の発光を維持するサステイ
ン放電を発生させるように構成された3電極型ACプラ
ズマディスプレイパネルにおいて、 前記対をなす維持電極は、前記アドレス放電を発生する
一方の維持電極が他方の維持電極と比べて狭い電極幅を
有した構成であることを特徴とする3電極型ACプラズ
マディスプレイパネル。3. A sustain electrode pair comprising a pair of parallel sustain electrodes serving as a discharge pair and an address electrode intersecting with the pair of sustain electrodes, wherein the unit electrode region is defined by the pair of sustain electrodes and the address electrode. An address discharge for selecting light emission of the unit light emitting region is generated between one sustain electrode and the address electrode, and a sustain discharge for maintaining light emission of the unit light emitting region is generated between the sustain electrode pair. In the three-electrode AC plasma display panel, the pair of sustain electrodes has a configuration in which one sustain electrode for generating the address discharge has a narrower electrode width than the other sustain electrode. Electrode type AC plasma display panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235158A JP2001068030A (en) | 2000-08-03 | 2000-08-03 | 3-electrode AC plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235158A JP2001068030A (en) | 2000-08-03 | 2000-08-03 | 3-electrode AC plasma display panel |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07267153A Division JP3121247B2 (en) | 1995-10-16 | 1995-10-16 | AC-type plasma display panel and driving method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068030A true JP2001068030A (en) | 2001-03-16 |
Family
ID=18727419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000235158A Pending JP2001068030A (en) | 2000-08-03 | 2000-08-03 | 3-electrode AC plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068030A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482336B1 (en) * | 2002-09-06 | 2005-04-13 | 엘지전자 주식회사 | Plasma display panel |
| KR100486174B1 (en) * | 2002-09-11 | 2005-04-29 | 엘지전자 주식회사 | Plasma display panel |
| KR100680062B1 (en) | 2004-12-29 | 2007-02-07 | 엘지전자 주식회사 | Plasma Display Panel And Method Of Manufacturing The Same |
-
2000
- 2000-08-03 JP JP2000235158A patent/JP2001068030A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100482336B1 (en) * | 2002-09-06 | 2005-04-13 | 엘지전자 주식회사 | Plasma display panel |
| KR100486174B1 (en) * | 2002-09-11 | 2005-04-29 | 엘지전자 주식회사 | Plasma display panel |
| KR100680062B1 (en) | 2004-12-29 | 2007-02-07 | 엘지전자 주식회사 | Plasma Display Panel And Method Of Manufacturing The Same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121247B2 (en) | AC-type plasma display panel and driving method | |
| US6504519B1 (en) | Plasma display panel and apparatus and method of driving the same | |
| JP3687715B2 (en) | AC type plasma display panel | |
| EP1970882A1 (en) | A surface discharge type plasma panel | |
| US7133005B2 (en) | Plasma display panel and method and apparatus for driving the same | |
| JP3725071B2 (en) | Plasma display panel | |
| JP3591971B2 (en) | AC type PDP and driving method thereof | |
| JP3641240B2 (en) | Plasma display panel and driving method thereof | |
| JP2001236895A (en) | Plasma display panel and its drive method | |
| WO1998012728A1 (en) | Plasma display discharge tube and method for driving the same | |
| JP3644789B2 (en) | Plasma display panel and driving method thereof | |
| JP3423742B2 (en) | Surface discharge type plasma display panel | |
| JP2001068030A (en) | 3-electrode AC plasma display panel | |
| JPH08315734A (en) | Plasma display panel and display device | |
| JP4441368B2 (en) | Plasma display panel driving method and plasma display apparatus | |
| JP3764897B2 (en) | Driving method of plasma display panel | |
| KR100324261B1 (en) | Plasma Display Panel and Method of Driving the same | |
| JP2000294151A (en) | AC type plasma display device | |
| CN100423168C (en) | Plasma display panel and plasma display device | |
| US20060097649A1 (en) | Plasma display apparatus | |
| KR100389020B1 (en) | Plasma Display Panel | |
| CN100428307C (en) | Plasma display panel and driving method of plasma display device | |
| JP2002366098A (en) | Driving method of plasma display panel | |
| KR100719545B1 (en) | Plasma display panel | |
| CN101802962A (en) | Plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010724 |