JP2001273198A - データ書込装置及びデータ破壊検出装置 - Google Patents
データ書込装置及びデータ破壊検出装置Info
- Publication number
- JP2001273198A JP2001273198A JP2000082704A JP2000082704A JP2001273198A JP 2001273198 A JP2001273198 A JP 2001273198A JP 2000082704 A JP2000082704 A JP 2000082704A JP 2000082704 A JP2000082704 A JP 2000082704A JP 2001273198 A JP2001273198 A JP 2001273198A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit string
- parity
- parity bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 従来のデータ書込装置及びデータ破壊検出装
置では、パリティビット列の破壊によっては、データ破
壊が検出できないという問題点があったが、本発明で
は、データ破壊を確実に検出できるデータ書込装置及び
データ破壊検出装置を提供する。 【解決手段】 入力されたデータに基づいてパリティ演
算部１２がパリティビット列を演算し、パリティ反転部
１４がパリティビット列を反転してメモリ１に格納する
データ書込装置及び、当該データ書込装置で書き込まれ
たパリティビット列をパリティ反転部２５が反転し、現
在のデータからパリティ演算部２３がパリティビット列
を演算し、比較部２４がパリティ反転部２５とパリティ
演算部２３との演算結果を比較してデータの破壊を検出
するデータ破壊検出装置である。
置では、パリティビット列の破壊によっては、データ破
壊が検出できないという問題点があったが、本発明で
は、データ破壊を確実に検出できるデータ書込装置及び
データ破壊検出装置を提供する。 【解決手段】 入力されたデータに基づいてパリティ演
算部１２がパリティビット列を演算し、パリティ反転部
１４がパリティビット列を反転してメモリ１に格納する
データ書込装置及び、当該データ書込装置で書き込まれ
たパリティビット列をパリティ反転部２５が反転し、現
在のデータからパリティ演算部２３がパリティビット列
を演算し、比較部２４がパリティ反転部２５とパリティ
演算部２３との演算結果を比較してデータの破壊を検出
するデータ破壊検出装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ上のデータ
破壊を検出するためのデータ書込装置及びデータ破壊検
出装置に係り、特に検出精度の改良に関する。
破壊を検出するためのデータ書込装置及びデータ破壊検
出装置に係り、特に検出精度の改良に関する。
【０００２】
【従来の技術】近年、多くの埋込型のマイクロコンピュ
ータでの処理に必要とされるソフトウエアやパラメータ
が電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）等の不揮
発性メモリに記録されている。このＥＰＲＯＭは、トラ
ンジスタによりデータの各ビットを記録するもので、フ
ローティングゲートに電子を注入してトランジスタのオ
ン／オフを制御し、ビット記憶を行う。このＥＰＲＯＭ
等不揮発性メモリの記憶保持の原理や動作については、
１９８５年に岩波書店から発行された、菅野他著による
「岩波講座マイクロエレクトロニクス１ マイクロエレ
クトロニクス素子Ｉ」の２５６ページから２５８ページ
に詳しく説明されているので、ここでの詳細な説明を省
略する。
ータでの処理に必要とされるソフトウエアやパラメータ
が電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）等の不揮
発性メモリに記録されている。このＥＰＲＯＭは、トラ
ンジスタによりデータの各ビットを記録するもので、フ
ローティングゲートに電子を注入してトランジスタのオ
ン／オフを制御し、ビット記憶を行う。このＥＰＲＯＭ
等不揮発性メモリの記憶保持の原理や動作については、
１９８５年に岩波書店から発行された、菅野他著による
「岩波講座マイクロエレクトロニクス１ マイクロエレ
クトロニクス素子Ｉ」の２５６ページから２５８ページ
に詳しく説明されているので、ここでの詳細な説明を省
略する。
【０００３】従来のデータ書込装置及びデータ破壊検出
装置について図４及び図５を参照して説明する。従来の
データ書込装置１０は、図４に示すように、ＥＰＲＯＭ
等のメモリ１に対して、データ及び当該データに基づい
て演算されるパリティビットを格納するもので、バッフ
ァ１１と、パリティ演算部１２と、書込部１３とから基
本的に構成されている。また、従来のデータ破壊検出装
置２０は、図５に示すようにメモリ１からデータを読み
出して、当該データと、破壊の有無を表す比較結果の情
報を出力するもので、具体的には、読込部２１と、バッ
ファ２２と、パリティ演算部２３と、比較部２４とから
基本的に構成されている。
装置について図４及び図５を参照して説明する。従来の
データ書込装置１０は、図４に示すように、ＥＰＲＯＭ
等のメモリ１に対して、データ及び当該データに基づい
て演算されるパリティビットを格納するもので、バッフ
ァ１１と、パリティ演算部１２と、書込部１３とから基
本的に構成されている。また、従来のデータ破壊検出装
置２０は、図５に示すようにメモリ１からデータを読み
出して、当該データと、破壊の有無を表す比較結果の情
報を出力するもので、具体的には、読込部２１と、バッ
ファ２２と、パリティ演算部２３と、比較部２４とから
基本的に構成されている。
【０００４】ここで、バッファ１１は、入力された書込
対象となるデータを保持する。パリティ演算部１２は、
バッファ１１に格納された書込対象の各ビットを加算し
て、その加算結果の下位ｎビット（ｎは１以上）を抽出
してパリティビット列として出力する。書込部１３は、
このパリティビット列の入力を受けて、バッファ１１か
ら書込対象データを取得してパリティビット列とともに
格納する。この格納した結果は、図６に示すようなもの
となる。尚、図６において、図６（ａ）は、ｎ＝１の場
合を、図６（ｂ）は、ｎ＝２の場合をそれぞれ表してい
る。
対象となるデータを保持する。パリティ演算部１２は、
バッファ１１に格納された書込対象の各ビットを加算し
て、その加算結果の下位ｎビット（ｎは１以上）を抽出
してパリティビット列として出力する。書込部１３は、
このパリティビット列の入力を受けて、バッファ１１か
ら書込対象データを取得してパリティビット列とともに
格納する。この格納した結果は、図６に示すようなもの
となる。尚、図６において、図６（ａ）は、ｎ＝１の場
合を、図６（ｂ）は、ｎ＝２の場合をそれぞれ表してい
る。
【０００５】一方、データ破壊検出装置２０の読込部２
１は、メモリ１から読込対象データを読み出して、デー
タ部分とパリティビット列部分を分離してそれぞれバッ
ファ２２と比較部２４とに出力する。バッファ２２は、
読込部２１からデータ部分の入力を受けて保持する。パ
リティ演算部２３は、バッファ２２に格納されたデータ
のｎビットのパリティビット列を演算する。比較部２４
は、読込部２１から入力されたメモリ１から読み出され
たパリティビット列と、パリティ演算部２３から入力さ
れた現在メモリ１に格納されているデータに基づくパリ
ティビット列とを比較して、その比較結果を出力する。
１は、メモリ１から読込対象データを読み出して、デー
タ部分とパリティビット列部分を分離してそれぞれバッ
ファ２２と比較部２４とに出力する。バッファ２２は、
読込部２１からデータ部分の入力を受けて保持する。パ
リティ演算部２３は、バッファ２２に格納されたデータ
のｎビットのパリティビット列を演算する。比較部２４
は、読込部２１から入力されたメモリ１から読み出され
たパリティビット列と、パリティ演算部２３から入力さ
れた現在メモリ１に格納されているデータに基づくパリ
ティビット列とを比較して、その比較結果を出力する。
【０００６】従来のデータ書込装置１０は入力されたデ
ータのパリティビット列を演算して、データとパリティ
ビット列とをこのメモリ１に格納していた。ここで、Ｅ
ＰＲＯＭ等のメモリ１に格納するデータについて、デー
タ「０」をフローティングゲートに電子が蓄積されてい
ない状態、データ「１」を電子が蓄積されている状態と
すると、フローティングゲートの電子が経年劣化により
放出され（電荷抜けし）てデータのビットの一部が
「１」から「０」に変わることがある（これをデータ破
壊と称する）。これに比べて、フローティングゲートへ
電子が注入され、「０」から「１」に変わることは確率
的に非常に低い。
ータのパリティビット列を演算して、データとパリティ
ビット列とをこのメモリ１に格納していた。ここで、Ｅ
ＰＲＯＭ等のメモリ１に格納するデータについて、デー
タ「０」をフローティングゲートに電子が蓄積されてい
ない状態、データ「１」を電子が蓄積されている状態と
すると、フローティングゲートの電子が経年劣化により
放出され（電荷抜けし）てデータのビットの一部が
「１」から「０」に変わることがある（これをデータ破
壊と称する）。これに比べて、フローティングゲートへ
電子が注入され、「０」から「１」に変わることは確率
的に非常に低い。
【０００７】具体的に図６に示したデータ「００１００
１０１１１」の下位側３ビット目のビットが「１」から
「０」に変化し、「００１００１００１１」となったと
する。
１０１１１」の下位側３ビット目のビットが「１」から
「０」に変化し、「００１００１００１１」となったと
する。
【０００８】すると、従来のデータ破壊検出装置２０の
読込部２１がこの「００１００１００１１」をデータ部
分として出力し、パリティビット「１」（ｎ＝１のと
き）又は「０１」（ｎ＝２のとき）を出力する。一方パ
リティ演算部２３が読込部２１で読み込まれたデータ部
分に基づいて演算するパリティビットはｎ＝１の場合
「０」であり、ｎ＝２の場合「００」である。従って、
比較部２４がこれらの値が異なることを検知して、その
比較結果として、データ破壊が発生したことを報知す
る。
読込部２１がこの「００１００１００１１」をデータ部
分として出力し、パリティビット「１」（ｎ＝１のと
き）又は「０１」（ｎ＝２のとき）を出力する。一方パ
リティ演算部２３が読込部２１で読み込まれたデータ部
分に基づいて演算するパリティビットはｎ＝１の場合
「０」であり、ｎ＝２の場合「００」である。従って、
比較部２４がこれらの値が異なることを検知して、その
比較結果として、データ破壊が発生したことを報知す
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のデータ書込装置及びデータ破壊検出装置では、ｎ＝
１の場合、２つのビットのデータ破壊が発生したときに
は検出ができなくなる。またｎ＝２とした場合でも、例
えば図６（ｂ）のときにデータが「００１００１００１
１」に変化し、かつパリティビット列の下位ビットが
「０」に変化して、「００」となると、読み出されたパ
リティビット列と、読み出されたデータに基づいて演算
されたパリティビット列が一致してしまい、検出ができ
なくなるという問題点があった。
来のデータ書込装置及びデータ破壊検出装置では、ｎ＝
１の場合、２つのビットのデータ破壊が発生したときに
は検出ができなくなる。またｎ＝２とした場合でも、例
えば図６（ｂ）のときにデータが「００１００１００１
１」に変化し、かつパリティビット列の下位ビットが
「０」に変化して、「００」となると、読み出されたパ
リティビット列と、読み出されたデータに基づいて演算
されたパリティビット列が一致してしまい、検出ができ
なくなるという問題点があった。
【００１０】本発明は上記実情に鑑みて為されたもの
で、複数ビットのデータ破壊を確実に検出できるデータ
書込装置及びデータ破壊検出装置を提供することを目的
とする。
で、複数ビットのデータ破壊を確実に検出できるデータ
書込装置及びデータ破壊検出装置を提供することを目的
とする。
【００１１】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、メモリ上にデータ
を書き込むデータ書込装置であって、書込対象データに
対し、パリティビット列を演算する第１演算部と、演算
された前記パリティビット列の各ビットを反転演算する
第２演算部と、書込対象データとともに、反転演算され
た前記パリティビット列を前記メモリ上に書込む書込部
と、を含むことを特徴としている。
決するための請求項１記載の発明は、メモリ上にデータ
を書き込むデータ書込装置であって、書込対象データに
対し、パリティビット列を演算する第１演算部と、演算
された前記パリティビット列の各ビットを反転演算する
第２演算部と、書込対象データとともに、反転演算され
た前記パリティビット列を前記メモリ上に書込む書込部
と、を含むことを特徴としている。
【００１２】また、上記従来例の問題点を解決するため
の請求項２記載の発明は、メモリ上のデータの破壊を、
前記データとともに前記メモリ上に格納されたパリティ
ビット列を用いて検出するデータ破壊検出装置であっ
て、前記パリティビット列は、データの書込時に破壊検
出対象データに基づくパリティビット列を反転演算した
結果であって、反転演算結果である前記パリティビット
列の各ビットを反転演算する反転演算部と、前記メモリ
上の現在のデータのパリティビット列を演算するパリテ
ィ演算部と、前記反転演算部と、パリティ演算部との演
算結果の比較により、データの破壊を検出する検出部
と、を含むことを特徴としている。
の請求項２記載の発明は、メモリ上のデータの破壊を、
前記データとともに前記メモリ上に格納されたパリティ
ビット列を用いて検出するデータ破壊検出装置であっ
て、前記パリティビット列は、データの書込時に破壊検
出対象データに基づくパリティビット列を反転演算した
結果であって、反転演算結果である前記パリティビット
列の各ビットを反転演算する反転演算部と、前記メモリ
上の現在のデータのパリティビット列を演算するパリテ
ィ演算部と、前記反転演算部と、パリティ演算部との演
算結果の比較により、データの破壊を検出する検出部
と、を含むことを特徴としている。
【００１３】上記従来例の問題点を解決するための請求
項３記載の発明は、メモリ上のデータの破壊を、前記デ
ータとともに前記メモリ上に格納されたパリティビット
列を用いて検出するデータ破壊検出装置であって、前記
パリティビット列は、データの書込時に破壊検出対象デ
ータに基づくパリティビット列を反転演算した結果であ
り、前記メモリ上の現在のデータに基づいてパリティビ
ット列を演算するパリティ演算部と、現在のデータに基
づく前記パリティビット列の各ビットを反転する反転演
算部と、前記メモリ上のパリティビット列と、反転演算
部の演算結果の比較により、データの破壊を検出する検
出部と、を含むことを特徴としている。
項３記載の発明は、メモリ上のデータの破壊を、前記デ
ータとともに前記メモリ上に格納されたパリティビット
列を用いて検出するデータ破壊検出装置であって、前記
パリティビット列は、データの書込時に破壊検出対象デ
ータに基づくパリティビット列を反転演算した結果であ
り、前記メモリ上の現在のデータに基づいてパリティビ
ット列を演算するパリティ演算部と、現在のデータに基
づく前記パリティビット列の各ビットを反転する反転演
算部と、前記メモリ上のパリティビット列と、反転演算
部の演算結果の比較により、データの破壊を検出する検
出部と、を含むことを特徴としている。
【００１４】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係るデ
ータ書込装置３０は、メモリ１に対しデータとパリティ
ビット列とを書込むもので、図１に示すように、バッフ
ァ１１と、第１演算部としてのパリティ演算部１２と、
書込部１３と、第２演算部としてのパリティ反転部１４
とから基本的に構成されている。また、本実施の形態に
係るデータ破壊検出装置４０は、メモリ１からデータを
読み出して当該データと、破壊の有無を表す比較結果の
情報を出力するもので、図２に示すように、読込部２１
と、バッファ２２と、パリティ演算部２３と、比較部２
４と、反転演算部としてのパリティ反転部２５とから基
本的に構成されている。尚、従来のものと同様の構成を
とるものについては、同一の符号を付して詳細な説明を
省略する。
を参照しながら説明する。本発明の実施の形態に係るデ
ータ書込装置３０は、メモリ１に対しデータとパリティ
ビット列とを書込むもので、図１に示すように、バッフ
ァ１１と、第１演算部としてのパリティ演算部１２と、
書込部１３と、第２演算部としてのパリティ反転部１４
とから基本的に構成されている。また、本実施の形態に
係るデータ破壊検出装置４０は、メモリ１からデータを
読み出して当該データと、破壊の有無を表す比較結果の
情報を出力するもので、図２に示すように、読込部２１
と、バッファ２２と、パリティ演算部２３と、比較部２
４と、反転演算部としてのパリティ反転部２５とから基
本的に構成されている。尚、従来のものと同様の構成を
とるものについては、同一の符号を付して詳細な説明を
省略する。
【００１５】またここで、ｍビットの誤りを検出したい
ときには、パリティビット列をｍビットとする。具体的
に以下ではｍ＝２の場合を例として説明する。
ときには、パリティビット列をｍビットとする。具体的
に以下ではｍ＝２の場合を例として説明する。
【００１６】パリティ反転部１４は、パリティ演算部１
２から入力されるパリティビット列の各ビットを反転し
て書込部１３に出力する。具体的にパリティ演算部１２
から入力されるパリティビット列が「０１」である場合
には、これらの各ビットを反転して「１０」とし、この
反転したパリティビット列を出力する。
２から入力されるパリティビット列の各ビットを反転し
て書込部１３に出力する。具体的にパリティ演算部１２
から入力されるパリティビット列が「０１」である場合
には、これらの各ビットを反転して「１０」とし、この
反転したパリティビット列を出力する。
【００１７】データ破壊検出装置４０のパリティ反転部
２５も同様に、読込部２１から入力されるパリティビッ
ト列部分の各ビットを反転して、比較部２４に出力す
る。
２５も同様に、読込部２１から入力されるパリティビッ
ト列部分の各ビットを反転して、比較部２４に出力す
る。
【００１８】次に、本発明の実施の形態に係るデータ書
込装置３０とデータ破壊検出装置４０の動作について説
明する。尚、以下の説明では、自動車車両で車両ごとの
特性を考慮して設定される車両の操舵性に関係する調整
用のパラメータ（ＶＳＣ（Vehicle Stability Contro
l）パラメータ等）をＥＰＲＯＭに格納する場合を例と
して説明する。
込装置３０とデータ破壊検出装置４０の動作について説
明する。尚、以下の説明では、自動車車両で車両ごとの
特性を考慮して設定される車両の操舵性に関係する調整
用のパラメータ（ＶＳＣ（Vehicle Stability Contro
l）パラメータ等）をＥＰＲＯＭに格納する場合を例と
して説明する。
【００１９】車両の出荷時に車両ごとの特性に応じて演
算されたパラメータは、本実施の形態のデータ書込装置
３０にデータとして入力される。以下の説明では、この
データが「００１００１０１１１」であるとする。デー
タ書込装置３０がこのデータの入力を受けて、バッファ
１１に保持し、パリティ演算部１２がこのデータに基づ
く２ビットのパリティビット列「０１」を演算し、パリ
ティ反転部１４がこれを反転して「１０」として書込部
１３に出力する。そして、書込部１３がバッファ１１に
保持されたデータとパリティ反転部１４が出力するパリ
ティビット列とをメモリ１に書込む。このとき、メモリ
１には、図３（ａ）に示すように、「００１００１０１
１１」のデータと、「１０」のパリティビット列とが格
納されている。
算されたパラメータは、本実施の形態のデータ書込装置
３０にデータとして入力される。以下の説明では、この
データが「００１００１０１１１」であるとする。デー
タ書込装置３０がこのデータの入力を受けて、バッファ
１１に保持し、パリティ演算部１２がこのデータに基づ
く２ビットのパリティビット列「０１」を演算し、パリ
ティ反転部１４がこれを反転して「１０」として書込部
１３に出力する。そして、書込部１３がバッファ１１に
保持されたデータとパリティ反転部１４が出力するパリ
ティビット列とをメモリ１に書込む。このとき、メモリ
１には、図３（ａ）に示すように、「００１００１０１
１１」のデータと、「１０」のパリティビット列とが格
納されている。
【００２０】そして車両の走行中に、このデータが本実
施の形態のデータ破壊検出装置４０によって読み出され
てデータの破壊の有無が検証される。すなわち、データ
が破壊されていない状態では、メモリ１から読込部２１
で読み込まれ、バッファ２２に保持されたデータは、
「００１００１０１１１」であるので、パリティ演算部
２３が出力するパリティビット列は「０１」となる。一
方、読込部２１が出力するパリティビット列「１０」が
パリティ反転部２５で反転された結果は「０１」である
ので、これらが一致しデータは破壊されていないことが
検出される。
施の形態のデータ破壊検出装置４０によって読み出され
てデータの破壊の有無が検証される。すなわち、データ
が破壊されていない状態では、メモリ１から読込部２１
で読み込まれ、バッファ２２に保持されたデータは、
「００１００１０１１１」であるので、パリティ演算部
２３が出力するパリティビット列は「０１」となる。一
方、読込部２１が出力するパリティビット列「１０」が
パリティ反転部２５で反転された結果は「０１」である
ので、これらが一致しデータは破壊されていないことが
検出される。
【００２１】一方図３（ｂ）に示すように、データ部分
が１ビット抜けた場合（ビット抜けの場所を矢印で図示
している）、例えば「００１００１０１０１」のよう
に、下位から２ビット目が「１」から「０」に変化して
しまった場合には、パリティ演算部２３の出力が「０
０」となり、パリティ反転部２５の出力が「０１」であ
るので、これらの値が一致せず、比較部２４は、データ
破壊があったことを検出して、その結果を出力し、バッ
ファ２２から出力されるデータは利用されないようにな
る。
が１ビット抜けた場合（ビット抜けの場所を矢印で図示
している）、例えば「００１００１０１０１」のよう
に、下位から２ビット目が「１」から「０」に変化して
しまった場合には、パリティ演算部２３の出力が「０
０」となり、パリティ反転部２５の出力が「０１」であ
るので、これらの値が一致せず、比較部２４は、データ
破壊があったことを検出して、その結果を出力し、バッ
ファ２２から出力されるデータは利用されないようにな
る。
【００２２】さらに、図３（ｃ）に示すように、データ
部分が１ビット抜けて「００１００１０１０１」とな
り、パリティビット列からも１ビット抜けて「１０」か
ら「００」となった場合には、パリティ演算部２３が出
力するパリティビット列が「００」であり、パリティ反
転部２５が出力するパリティビット列は、「００」を反
転した「１１」となるから、これらが一致せず、比較部
２４がデータ破壊を検出して、その結果を出力し、バッ
ファ２２から出力されるデータは利用されないようにな
る。
部分が１ビット抜けて「００１００１０１０１」とな
り、パリティビット列からも１ビット抜けて「１０」か
ら「００」となった場合には、パリティ演算部２３が出
力するパリティビット列が「００」であり、パリティ反
転部２５が出力するパリティビット列は、「００」を反
転した「１１」となるから、これらが一致せず、比較部
２４がデータ破壊を検出して、その結果を出力し、バッ
ファ２２から出力されるデータは利用されないようにな
る。
【００２３】同様に図３（ｄ）に示すようにパリティ部
分が１ビット抜けて「００」となったときも、これを反
転した「１１」と、データ部分から演算されるパリティ
ビット列「０１」とは一致しないので、データ破壊が検
出される。
分が１ビット抜けて「００」となったときも、これを反
転した「１１」と、データ部分から演算されるパリティ
ビット列「０１」とは一致しないので、データ破壊が検
出される。
【００２４】さらに、図３（ｅ）のようにデータ「１０
１０１０１０００」の場合、パリティビット列は「０
０」であり、本実施の形態のデータ書込装置３０によれ
ば、これを反転した「１１」が書き込まれる。ここでパ
リティビット列「１１」に２ビットの破壊が発生して図
３（ｆ）に示すように、「００」に変化した場合、本実
施の形態のデータ破壊検出装置４０のパリティ演算部２
３が「００」を出力し、パリティ反転部２５が変化後の
パリティビット列「００」を反転した「１１」を出力す
るので、比較部２４がこれらが一致していないことを検
知し、データ破壊が検出される。
１０１０１０００」の場合、パリティビット列は「０
０」であり、本実施の形態のデータ書込装置３０によれ
ば、これを反転した「１１」が書き込まれる。ここでパ
リティビット列「１１」に２ビットの破壊が発生して図
３（ｆ）に示すように、「００」に変化した場合、本実
施の形態のデータ破壊検出装置４０のパリティ演算部２
３が「００」を出力し、パリティ反転部２５が変化後の
パリティビット列「００」を反転した「１１」を出力す
るので、比較部２４がこれらが一致していないことを検
知し、データ破壊が検出される。
【００２５】このように、本実施の形態のデータ書込装
置及びデータ破壊検出装置によれば、ｍビットのパリテ
ィビットを書き込んでおくことで、ｍビットまでのデー
タ破壊が確実に検出できる。
置及びデータ破壊検出装置によれば、ｍビットのパリテ
ィビットを書き込んでおくことで、ｍビットまでのデー
タ破壊が確実に検出できる。
【００２６】尚、ここでは、パリティ反転部２５は、読
込部２１が出力するパリティビット列（現在メモリ１に
書き込まれているパリティビット列）を反転している
が、この代わりに読込部２１が現在メモリ１に書き込ま
れているパリティビット列を比較部２４にそのまま出力
し、パリティ演算部２３が出力するパリティビット列
（現在のデータに基づいて演算されるパリティビット
列）の各ビットをパリティ反転部２５が反転して、比較
部２４に出力することとしてもよい。
込部２１が出力するパリティビット列（現在メモリ１に
書き込まれているパリティビット列）を反転している
が、この代わりに読込部２１が現在メモリ１に書き込ま
れているパリティビット列を比較部２４にそのまま出力
し、パリティ演算部２３が出力するパリティビット列
（現在のデータに基づいて演算されるパリティビット
列）の各ビットをパリティ反転部２５が反転して、比較
部２４に出力することとしてもよい。
【００２７】
【発明の効果】請求項１記載の発明によれば、パリティ
ビット列を反転して書込むデータ書込装置としているの
で、後に、例えばこのパリティビット列を反転し、その
ときのデータに基づいて演算されるパリティビット列と
比較することで、当該パリティビット列のビット数分の
データ破壊を確実に検出させることができる。
ビット列を反転して書込むデータ書込装置としているの
で、後に、例えばこのパリティビット列を反転し、その
ときのデータに基づいて演算されるパリティビット列と
比較することで、当該パリティビット列のビット数分の
データ破壊を確実に検出させることができる。
【００２８】請求項２又は３に記載の発明によれば、反
転して書き込まれたパリティビット列と、データに基づ
いて演算されるパリティビット列とに基づいてデータ破
壊を検出するデータ破壊検出装置としているので、当該
パリティビット列のビット数分のデータ破壊が確実に検
出できる。
転して書き込まれたパリティビット列と、データに基づ
いて演算されるパリティビット列とに基づいてデータ破
壊を検出するデータ破壊検出装置としているので、当該
パリティビット列のビット数分のデータ破壊が確実に検
出できる。
【図１】 本発明の実施の形態に係るデータ書込装置の
構成ブロック図である。
構成ブロック図である。
【図２】 本発明の実施の形態に係るデータ破壊検出装
置の構成ブロック図である。
置の構成ブロック図である。
【図３】 メモリに格納されたデータ及びパリティビッ
ト列の例を表す説明図である。
ト列の例を表す説明図である。
【図４】 従来のデータ書込装置の構成ブロック図であ
る。
る。
【図５】 従来のデータ破壊検出装置の構成ブロック図
である。
である。
【図６】 メモリに格納されたデータ及びパリティビッ
ト列の例を表す説明図である。
ト列の例を表す説明図である。
【符号の説明】 １ メモリ、１０，３０ データ書込装置、１１，２２
バッファ、１２，２３ パリティ演算部、１３ 書込
部、１４，２５ パリティ反転部、２０，４０データ破
壊検出装置、２１ 読込部、２４ 比較部。
バッファ、１２，２３ パリティ演算部、１３ 書込
部、１４，２５ パリティ反転部、２０，４０データ破
壊検出装置、２１ 読込部、２４ 比較部。
フロントページの続き Ｆターム(参考） 5B001 AA01 AB01 AC04 AD03 AE02 5B018 GA01 HA01 HA12 NA06 QA15 RA02 RA11 RA12 5B025 AD04 AD05 AE08 5L106 AA09 BB02
Claims (3)
- 【請求項１】 メモリ上にデータを書き込むデータ書込
装置であって、 書込対象データに対し、パリティビット列を演算する第
１演算部と、 演算された前記パリティビット列の各ビットを反転演算
する第２演算部と、 書込対象データとともに、反転演算された前記パリティ
ビット列を前記メモリ上に書込む書込部と、 を含むことを特徴とするデータ書込装置。 - 【請求項２】 メモリ上のデータの破壊を、前記データ
とともに前記メモリ上に格納されたパリティビット列を
用いて検出するデータ破壊検出装置であって、 前記パリティビット列は、データの書込時に破壊検出対
象データに基づくパリティビット列を反転演算した結果
であって、 反転演算結果である前記パリティビット列の各ビットを
反転演算する反転演算部と、 前記メモリ上の現在のデータのパリティビット列を演算
するパリティ演算部と、 前記反転演算部と、パリティ演算部との演算結果の比較
により、データの破壊を検出する検出部と、 を含むことを特徴とするデータ破壊検出装置。 - 【請求項３】 メモリ上のデータの破壊を、前記データ
とともに前記メモリ上に格納されたパリティビット列を
用いて検出するデータ破壊検出装置であって、 前記パリティビット列は、データの書込時に破壊検出対
象データに基づくパリティビット列を反転演算した結果
であり、 前記メモリ上の現在のデータに基づいてパリティビット
列を演算するパリティ演算部と、 現在のデータに基づく前記パリティビット列の各ビット
を反転する反転演算部と、 前記メモリ上のパリティビット列と、反転演算部の演算
結果の比較により、データの破壊を検出する検出部と、 を含むことを特徴とするデータ破壊検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082704A JP3750477B2 (ja) | 2000-03-23 | 2000-03-23 | データ書込装置及びデータ破壊検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082704A JP3750477B2 (ja) | 2000-03-23 | 2000-03-23 | データ書込装置及びデータ破壊検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001273198A true JP2001273198A (ja) | 2001-10-05 |
| JP3750477B2 JP3750477B2 (ja) | 2006-03-01 |
Family
ID=18599470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082704A Expired - Fee Related JP3750477B2 (ja) | 2000-03-23 | 2000-03-23 | データ書込装置及びデータ破壊検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3750477B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079811A (ja) * | 2004-09-06 | 2006-03-23 | Samsung Electronics Co Ltd | エラー検出用パリティー発生器を備えた半導体メモリ装置 |
| JP2008521123A (ja) * | 2004-11-19 | 2008-06-19 | サムスン エレクトロニクス カンパニー リミテッド | フラッシュメモリのデータ処理装置及び方法 |
| KR101898957B1 (ko) * | 2017-04-06 | 2018-09-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 데이터 변환 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04141900A (ja) * | 1990-10-01 | 1992-05-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH0830515A (ja) * | 1994-07-20 | 1996-02-02 | Toshiba Corp | フラッシュｅｅｐｒｏｍを用いたデータ処理装置 |
| JPH10340596A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | データ記憶装置および半導体記憶装置 |
-
2000
- 2000-03-23 JP JP2000082704A patent/JP3750477B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04141900A (ja) * | 1990-10-01 | 1992-05-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH0830515A (ja) * | 1994-07-20 | 1996-02-02 | Toshiba Corp | フラッシュｅｅｐｒｏｍを用いたデータ処理装置 |
| JPH10340596A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | データ記憶装置および半導体記憶装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079811A (ja) * | 2004-09-06 | 2006-03-23 | Samsung Electronics Co Ltd | エラー検出用パリティー発生器を備えた半導体メモリ装置 |
| US7783941B2 (en) | 2004-09-06 | 2010-08-24 | Samsung Electronics Co., Ltd. | Memory devices with error detection using read/write comparisons |
| JP2008521123A (ja) * | 2004-11-19 | 2008-06-19 | サムスン エレクトロニクス カンパニー リミテッド | フラッシュメモリのデータ処理装置及び方法 |
| US8015344B2 (en) | 2004-11-19 | 2011-09-06 | Samsung Electronics Co., Ltd. | Apparatus and method for processing data of flash memory |
| US8230166B2 (en) | 2004-11-19 | 2012-07-24 | Samsung Electronics Co., Ltd. | Apparatus and method for processing data of flash memory |
| KR101898957B1 (ko) * | 2017-04-06 | 2018-09-14 | 가부시키가이샤 무라타 세이사쿠쇼 | 데이터 변환 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3750477B2 (ja) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9087591B1 (en) | Method and apparatus for detecting valid data using selective modification of cyclic redundancy codes | |
| US7765426B2 (en) | Emerging bad block detection | |
| US7350044B2 (en) | Data move method and apparatus | |
| US8271515B2 (en) | System and method for providing copyback data integrity in a non-volatile memory system | |
| JP4950886B2 (ja) | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 | |
| US5875477A (en) | Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers | |
| US8214725B2 (en) | Memory access system | |
| JP4560408B2 (ja) | 不揮発性記憶装置の制御方法 | |
| US20040015771A1 (en) | Error correction for non-volatile memory | |
| TWI389122B (zh) | 用來存取一快閃記憶體之方法以及相關之記憶裝置及其控制器 | |
| KR20130027138A (ko) | 에러 정정 방법 및 이를 이용하는 메모리 장치 | |
| US7613982B2 (en) | Data processing apparatus and method for flash memory | |
| CN106802837A (zh) | 一种更新错误检测和纠正ecc码的方法及装置 | |
| JPH05298894A (ja) | 不揮発性メモリのデータ書込読出制御装置 | |
| US20070091697A1 (en) | Device recoverable purge for flash storage device | |
| US8046529B2 (en) | Updating control information in non-volatile memory to control selection of content | |
| JP2001273198A (ja) | データ書込装置及びデータ破壊検出装置 | |
| JP2003196165A (ja) | 不揮発性メモリ及びそのデータ更新方法 | |
| JP2002288999A (ja) | 半導体メモリ | |
| JP2002244932A (ja) | 制御装置 | |
| JP4742553B2 (ja) | 記憶装置 | |
| JP6267497B2 (ja) | 半導体メモリの制御装置及び不安定メモリ領域の検出方法 | |
| JP2001167596A (ja) | 不揮発性半導体記憶装置 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JP2006155735A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |