[go: up one dir, main page]

JP2001273198A - Data writing device and data destruction detection device - Google Patents

Data writing device and data destruction detection device

Info

Publication number
JP2001273198A
JP2001273198A JP2000082704A JP2000082704A JP2001273198A JP 2001273198 A JP2001273198 A JP 2001273198A JP 2000082704 A JP2000082704 A JP 2000082704A JP 2000082704 A JP2000082704 A JP 2000082704A JP 2001273198 A JP2001273198 A JP 2001273198A
Authority
JP
Japan
Prior art keywords
data
bit string
parity
parity bit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000082704A
Other languages
Japanese (ja)
Other versions
JP3750477B2 (en
Inventor
Kazuya Kinoshita
和哉 木下
Hikari Watanabe
光 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2000082704A priority Critical patent/JP3750477B2/en
Publication of JP2001273198A publication Critical patent/JP2001273198A/en
Application granted granted Critical
Publication of JP3750477B2 publication Critical patent/JP3750477B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 従来のデータ書込装置及びデータ破壊検出装
置では、パリティビット列の破壊によっては、データ破
壊が検出できないという問題点があったが、本発明で
は、データ破壊を確実に検出できるデータ書込装置及び
データ破壊検出装置を提供する。 【解決手段】 入力されたデータに基づいてパリティ演
算部12がパリティビット列を演算し、パリティ反転部
14がパリティビット列を反転してメモリ1に格納する
データ書込装置及び、当該データ書込装置で書き込まれ
たパリティビット列をパリティ反転部25が反転し、現
在のデータからパリティ演算部23がパリティビット列
を演算し、比較部24がパリティ反転部25とパリティ
演算部23との演算結果を比較してデータの破壊を検出
するデータ破壊検出装置である。
(57) [Problem] In a conventional data writing device and a data destruction detection device, there is a problem that data destruction cannot be detected due to destruction of a parity bit string. To provide a data writing device and a data destruction detection device which can be detected. A parity writing unit calculates a parity bit string based on input data, and a parity inversion unit inverts the parity bit string and stores the inverted parity bit string in a memory. The parity inversion unit 25 inverts the written parity bit string, the parity calculation unit 23 calculates the parity bit string from the current data, and the comparison unit 24 compares the calculation results of the parity inversion unit 25 and the parity calculation unit 23. This is a data destruction detection device that detects data destruction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、メモリ上のデータ
破壊を検出するためのデータ書込装置及びデータ破壊検
出装置に係り、特に検出精度の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data writing device and a data destruction detecting device for detecting data destruction on a memory, and more particularly to improvement of detection accuracy.

【0002】[0002]

【従来の技術】近年、多くの埋込型のマイクロコンピュ
ータでの処理に必要とされるソフトウエアやパラメータ
が電気的プログラム可能ROM(EPROM)等の不揮
発性メモリに記録されている。このEPROMは、トラ
ンジスタによりデータの各ビットを記録するもので、フ
ローティングゲートに電子を注入してトランジスタのオ
ン/オフを制御し、ビット記憶を行う。このEPROM
等不揮発性メモリの記憶保持の原理や動作については、
1985年に岩波書店から発行された、菅野他著による
「岩波講座マイクロエレクトロニクス1 マイクロエレ
クトロニクス素子I」の256ページから258ページ
に詳しく説明されているので、ここでの詳細な説明を省
略する。
2. Description of the Related Art In recent years, software and parameters required for processing by many embedded microcomputers are recorded in a nonvolatile memory such as an electrically programmable ROM (EPROM). This EPROM records each bit of data by a transistor, and controls the on / off of the transistor by injecting electrons into a floating gate to store bits. This EPROM
Regarding the principle and operation of storage retention of non-volatile memory,
The details are described on pages 256 to 258 of “Iwanami Koza Microelectronics 1 Microelectronics Device I” by Sugano et al., Published by Iwanami Shoten in 1985, and will not be described in detail here.

【0003】従来のデータ書込装置及びデータ破壊検出
装置について図4及び図5を参照して説明する。従来の
データ書込装置10は、図4に示すように、EPROM
等のメモリ1に対して、データ及び当該データに基づい
て演算されるパリティビットを格納するもので、バッフ
ァ11と、パリティ演算部12と、書込部13とから基
本的に構成されている。また、従来のデータ破壊検出装
置20は、図5に示すようにメモリ1からデータを読み
出して、当該データと、破壊の有無を表す比較結果の情
報を出力するもので、具体的には、読込部21と、バッ
ファ22と、パリティ演算部23と、比較部24とから
基本的に構成されている。
A conventional data writing device and data destruction detecting device will be described with reference to FIGS. As shown in FIG. 4, a conventional data writing device 10 includes an EPROM
The memory 1 stores data and parity bits calculated based on the data. The memory 1 basically includes a buffer 11, a parity calculation unit 12, and a writing unit 13. The conventional data destruction detection device 20 reads data from the memory 1 as shown in FIG. 5 and outputs the data and information of a comparison result indicating the presence or absence of destruction. It basically comprises a unit 21, a buffer 22, a parity operation unit 23, and a comparison unit 24.

【0004】ここで、バッファ11は、入力された書込
対象となるデータを保持する。パリティ演算部12は、
バッファ11に格納された書込対象の各ビットを加算し
て、その加算結果の下位nビット(nは1以上)を抽出
してパリティビット列として出力する。書込部13は、
このパリティビット列の入力を受けて、バッファ11か
ら書込対象データを取得してパリティビット列とともに
格納する。この格納した結果は、図6に示すようなもの
となる。尚、図6において、図6(a)は、n=1の場
合を、図6(b)は、n=2の場合をそれぞれ表してい
る。
Here, the buffer 11 holds the input data to be written. The parity operation unit 12
Each bit to be written stored in the buffer 11 is added, and the lower n bits (n is 1 or more) of the addition result are extracted and output as a parity bit string. The writing unit 13
In response to the input of the parity bit string, data to be written is acquired from the buffer 11 and stored together with the parity bit string. The stored result is as shown in FIG. 6A shows the case where n = 1, and FIG. 6B shows the case where n = 2.

【0005】一方、データ破壊検出装置20の読込部2
1は、メモリ1から読込対象データを読み出して、デー
タ部分とパリティビット列部分を分離してそれぞれバッ
ファ22と比較部24とに出力する。バッファ22は、
読込部21からデータ部分の入力を受けて保持する。パ
リティ演算部23は、バッファ22に格納されたデータ
のnビットのパリティビット列を演算する。比較部24
は、読込部21から入力されたメモリ1から読み出され
たパリティビット列と、パリティ演算部23から入力さ
れた現在メモリ1に格納されているデータに基づくパリ
ティビット列とを比較して、その比較結果を出力する。
On the other hand, the reading unit 2 of the data destruction detecting device 20
1 reads the data to be read from the memory 1, separates the data portion and the parity bit string portion, and outputs them to the buffer 22 and the comparison unit 24, respectively. The buffer 22
It receives and holds the data portion from the reading unit 21. The parity calculator 23 calculates an n-bit parity bit string of the data stored in the buffer 22. Comparison section 24
Compares the parity bit sequence read from the memory 1 input from the reading unit 21 with the parity bit sequence based on the data currently stored in the memory 1 input from the parity operation unit 23, and compares the comparison result. Is output.

【0006】従来のデータ書込装置10は入力されたデ
ータのパリティビット列を演算して、データとパリティ
ビット列とをこのメモリ1に格納していた。ここで、E
PROM等のメモリ1に格納するデータについて、デー
タ「0」をフローティングゲートに電子が蓄積されてい
ない状態、データ「1」を電子が蓄積されている状態と
すると、フローティングゲートの電子が経年劣化により
放出され(電荷抜けし)てデータのビットの一部が
「1」から「0」に変わることがある(これをデータ破
壊と称する)。これに比べて、フローティングゲートへ
電子が注入され、「0」から「1」に変わることは確率
的に非常に低い。
The conventional data writing device 10 calculates a parity bit string of input data, and stores the data and the parity bit string in the memory 1. Where E
Regarding the data stored in the memory 1 such as a PROM, if the data “0” is a state where electrons are not stored in the floating gate and the data “1” is a state where electrons are stored in the floating gate, the electrons in the floating gate are deteriorated due to aging. A part of the data bits may be changed from “1” to “0” due to discharge (charge loss) (this is called data destruction). On the other hand, the probability that electrons are injected into the floating gate and change from “0” to “1” is very low in probability.

【0007】具体的に図6に示したデータ「00100
10111」の下位側3ビット目のビットが「1」から
「0」に変化し、「0010010011」となったと
する。
The data "00100" shown in FIG.
It is assumed that the lower third bit of “10111” changes from “1” to “0” and becomes “0010010011”.

【0008】すると、従来のデータ破壊検出装置20の
読込部21がこの「0010010011」をデータ部
分として出力し、パリティビット「1」(n=1のと
き)又は「01」(n=2のとき)を出力する。一方パ
リティ演算部23が読込部21で読み込まれたデータ部
分に基づいて演算するパリティビットはn=1の場合
「0」であり、n=2の場合「00」である。従って、
比較部24がこれらの値が異なることを検知して、その
比較結果として、データ破壊が発生したことを報知す
る。
Then, the reading section 21 of the conventional data destruction detecting device 20 outputs "0010010011" as a data portion, and outputs the parity bit "1" (when n = 1) or "01" (when n = 2). ) Is output. On the other hand, the parity bit calculated by the parity calculation unit 23 based on the data portion read by the reading unit 21 is “0” when n = 1 and “00” when n = 2. Therefore,
The comparison unit 24 detects that these values are different, and notifies the user that data corruption has occurred as a result of the comparison.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来のデータ書込装置及びデータ破壊検出装置では、n=
1の場合、2つのビットのデータ破壊が発生したときに
は検出ができなくなる。またn=2とした場合でも、例
えば図6(b)のときにデータが「001001001
1」に変化し、かつパリティビット列の下位ビットが
「0」に変化して、「00」となると、読み出されたパ
リティビット列と、読み出されたデータに基づいて演算
されたパリティビット列が一致してしまい、検出ができ
なくなるという問題点があった。
However, in the above-described conventional data writing device and data destruction detecting device, n =
In the case of 1, when data destruction of two bits occurs, detection becomes impossible. Even when n = 2, for example, in the case of FIG.
When it changes to “1” and the lower bit of the parity bit string changes to “0” and becomes “00”, the read parity bit string and the parity bit string calculated based on the read data are one. There was a problem that detection was impossible.

【0010】本発明は上記実情に鑑みて為されたもの
で、複数ビットのデータ破壊を確実に検出できるデータ
書込装置及びデータ破壊検出装置を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a data writing device and a data destruction detecting device capable of reliably detecting data destruction of a plurality of bits.

【0011】[0011]

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、メモリ上にデータ
を書き込むデータ書込装置であって、書込対象データに
対し、パリティビット列を演算する第1演算部と、演算
された前記パリティビット列の各ビットを反転演算する
第2演算部と、書込対象データとともに、反転演算され
た前記パリティビット列を前記メモリ上に書込む書込部
と、を含むことを特徴としている。
According to a first aspect of the present invention, there is provided a data writing apparatus for writing data on a memory, wherein a parity is provided for data to be written. A first operation unit for operating a bit string, a second operation unit for inverting each bit of the operated parity bit string, and a writing unit for writing the inverted parity bit string on the memory together with data to be written; And an insertion part.

【0012】また、上記従来例の問題点を解決するため
の請求項2記載の発明は、メモリ上のデータの破壊を、
前記データとともに前記メモリ上に格納されたパリティ
ビット列を用いて検出するデータ破壊検出装置であっ
て、前記パリティビット列は、データの書込時に破壊検
出対象データに基づくパリティビット列を反転演算した
結果であって、反転演算結果である前記パリティビット
列の各ビットを反転演算する反転演算部と、前記メモリ
上の現在のデータのパリティビット列を演算するパリテ
ィ演算部と、前記反転演算部と、パリティ演算部との演
算結果の比較により、データの破壊を検出する検出部
と、を含むことを特徴としている。
[0012] Further, the invention according to claim 2 for solving the problem of the above-mentioned conventional example is capable of preventing data on a memory from being destroyed.
A data corruption detection device for detecting using a parity bit string stored on the memory together with the data, wherein the parity bit string is a result of inversion of a parity bit string based on data targeted for corruption detection at the time of writing data. An inversion operation unit that performs an inversion operation on each bit of the parity bit string that is an inversion operation result; a parity operation unit that calculates a parity bit string of current data on the memory; the inversion operation unit; And a detection unit that detects data destruction by comparing the calculation results of (1) and (2).

【0013】上記従来例の問題点を解決するための請求
項3記載の発明は、メモリ上のデータの破壊を、前記デ
ータとともに前記メモリ上に格納されたパリティビット
列を用いて検出するデータ破壊検出装置であって、前記
パリティビット列は、データの書込時に破壊検出対象デ
ータに基づくパリティビット列を反転演算した結果であ
り、前記メモリ上の現在のデータに基づいてパリティビ
ット列を演算するパリティ演算部と、現在のデータに基
づく前記パリティビット列の各ビットを反転する反転演
算部と、前記メモリ上のパリティビット列と、反転演算
部の演算結果の比較により、データの破壊を検出する検
出部と、を含むことを特徴としている。
According to a third aspect of the present invention, there is provided a data corruption detecting apparatus for detecting data corruption in a memory using a parity bit string stored in the memory together with the data. The apparatus, wherein the parity bit string is a result of inversion of a parity bit string based on data to be destroyed detected at the time of writing data, and a parity calculation unit that calculates a parity bit string based on current data on the memory. An inversion operation unit that inverts each bit of the parity bit string based on current data, and a detection unit that detects data destruction by comparing the parity bit string on the memory with the operation result of the inversion operation unit. It is characterized by:

【0014】[0014]

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係るデ
ータ書込装置30は、メモリ1に対しデータとパリティ
ビット列とを書込むもので、図1に示すように、バッフ
ァ11と、第1演算部としてのパリティ演算部12と、
書込部13と、第2演算部としてのパリティ反転部14
とから基本的に構成されている。また、本実施の形態に
係るデータ破壊検出装置40は、メモリ1からデータを
読み出して当該データと、破壊の有無を表す比較結果の
情報を出力するもので、図2に示すように、読込部21
と、バッファ22と、パリティ演算部23と、比較部2
4と、反転演算部としてのパリティ反転部25とから基
本的に構成されている。尚、従来のものと同様の構成を
とるものについては、同一の符号を付して詳細な説明を
省略する。
Embodiments of the present invention will be described with reference to the drawings. A data writing device 30 according to an embodiment of the present invention writes data and a parity bit string into a memory 1, and as shown in FIG. 1, a buffer 11 and a parity operation unit as a first operation unit. 12 and
Writing unit 13 and parity inverting unit 14 as a second arithmetic unit
It is basically composed of The data destruction detection device 40 according to the present embodiment reads data from the memory 1 and outputs the data and information of a comparison result indicating whether or not the data is destructed. As shown in FIG. 21
, Buffer 22, parity operation unit 23, and comparison unit 2
4 and a parity inverting unit 25 as an inverting operation unit. The components having the same configuration as the conventional one are denoted by the same reference numerals, and the detailed description is omitted.

【0015】またここで、mビットの誤りを検出したい
ときには、パリティビット列をmビットとする。具体的
に以下ではm=2の場合を例として説明する。
Here, when it is desired to detect an m-bit error, the parity bit string is set to m bits. Specifically, a case where m = 2 will be specifically described below.

【0016】パリティ反転部14は、パリティ演算部1
2から入力されるパリティビット列の各ビットを反転し
て書込部13に出力する。具体的にパリティ演算部12
から入力されるパリティビット列が「01」である場合
には、これらの各ビットを反転して「10」とし、この
反転したパリティビット列を出力する。
The parity inverting unit 14 is a parity operating unit 1
Each bit of the parity bit string input from 2 is inverted and output to the writing unit 13. Specifically, the parity operation unit 12
If the parity bit string input from is "01", these bits are inverted to "10" and the inverted parity bit string is output.

【0017】データ破壊検出装置40のパリティ反転部
25も同様に、読込部21から入力されるパリティビッ
ト列部分の各ビットを反転して、比較部24に出力す
る。
Similarly, the parity inverting section 25 of the data destruction detecting apparatus 40 inverts each bit of the parity bit string input from the reading section 21 and outputs the inverted bit to the comparing section 24.

【0018】次に、本発明の実施の形態に係るデータ書
込装置30とデータ破壊検出装置40の動作について説
明する。尚、以下の説明では、自動車車両で車両ごとの
特性を考慮して設定される車両の操舵性に関係する調整
用のパラメータ(VSC(Vehicle Stability Contro
l)パラメータ等)をEPROMに格納する場合を例と
して説明する。
Next, the operation of the data writing device 30 and the data destruction detecting device 40 according to the embodiment of the present invention will be described. In the following description, an adjustment parameter (VSC (Vehicle Stability Control) related to the steerability of a vehicle, which is set in consideration of the characteristics of each vehicle in an automobile, will be described.
l) Parameters and the like are stored in the EPROM as an example.

【0019】車両の出荷時に車両ごとの特性に応じて演
算されたパラメータは、本実施の形態のデータ書込装置
30にデータとして入力される。以下の説明では、この
データが「0010010111」であるとする。デー
タ書込装置30がこのデータの入力を受けて、バッファ
11に保持し、パリティ演算部12がこのデータに基づ
く2ビットのパリティビット列「01」を演算し、パリ
ティ反転部14がこれを反転して「10」として書込部
13に出力する。そして、書込部13がバッファ11に
保持されたデータとパリティ反転部14が出力するパリ
ティビット列とをメモリ1に書込む。このとき、メモリ
1には、図3(a)に示すように、「00100101
11」のデータと、「10」のパリティビット列とが格
納されている。
Parameters calculated according to the characteristics of each vehicle at the time of shipment of the vehicle are input as data to the data writing device 30 of the present embodiment. In the following description, it is assumed that this data is “0010010111”. The data writing device 30 receives the data, holds the data in the buffer 11, the parity calculation unit 12 calculates a 2-bit parity bit string "01" based on the data, and the parity inversion unit 14 inverts the data. Is output to the writing unit 13 as “10”. Then, the writing unit 13 writes the data held in the buffer 11 and the parity bit string output by the parity inversion unit 14 into the memory 1. At this time, “00100101” is stored in the memory 1 as shown in FIG.
11 and a parity bit string of “10” are stored.

【0020】そして車両の走行中に、このデータが本実
施の形態のデータ破壊検出装置40によって読み出され
てデータの破壊の有無が検証される。すなわち、データ
が破壊されていない状態では、メモリ1から読込部21
で読み込まれ、バッファ22に保持されたデータは、
「0010010111」であるので、パリティ演算部
23が出力するパリティビット列は「01」となる。一
方、読込部21が出力するパリティビット列「10」が
パリティ反転部25で反転された結果は「01」である
ので、これらが一致しデータは破壊されていないことが
検出される。
While the vehicle is running, the data is read out by the data destruction detection device 40 of the present embodiment, and the presence or absence of data destruction is verified. That is, in a state where the data is not destroyed, the reading unit 21
The data read in and stored in the buffer 22 is
Since it is “0010010111”, the parity bit string output from the parity operation unit 23 is “01”. On the other hand, since the parity bit string “10” output from the reading unit 21 is inverted by the parity inverting unit 25 and the result is “01”, it is detected that they match and the data is not destroyed.

【0021】一方図3(b)に示すように、データ部分
が1ビット抜けた場合(ビット抜けの場所を矢印で図示
している)、例えば「0010010101」のよう
に、下位から2ビット目が「1」から「0」に変化して
しまった場合には、パリティ演算部23の出力が「0
0」となり、パリティ反転部25の出力が「01」であ
るので、これらの値が一致せず、比較部24は、データ
破壊があったことを検出して、その結果を出力し、バッ
ファ22から出力されるデータは利用されないようにな
る。
On the other hand, as shown in FIG. 3B, when one bit is missing from the data portion (the location of the missing bit is indicated by an arrow), the second bit from the lowermost bit is, for example, "0010010101". If the value has changed from “1” to “0”, the output of the parity operation unit 23 becomes “0”.
0 ", and the output of the parity inverting unit 25 is" 01 ". Therefore, these values do not match, and the comparing unit 24 detects that the data has been destroyed, outputs the result, and outputs the result. Will not be used.

【0022】さらに、図3(c)に示すように、データ
部分が1ビット抜けて「0010010101」とな
り、パリティビット列からも1ビット抜けて「10」か
ら「00」となった場合には、パリティ演算部23が出
力するパリティビット列が「00」であり、パリティ反
転部25が出力するパリティビット列は、「00」を反
転した「11」となるから、これらが一致せず、比較部
24がデータ破壊を検出して、その結果を出力し、バッ
ファ22から出力されるデータは利用されないようにな
る。
Further, as shown in FIG. 3 (c), when the data portion is missing one bit to become "0010010101" and one bit is missing from the parity bit string and becomes "00" instead of "10", The parity bit string output from the arithmetic unit 23 is “00”, and the parity bit string output from the parity inversion unit 25 is “11” obtained by inverting “00”. The destruction is detected, the result is output, and the data output from the buffer 22 is not used.

【0023】同様に図3(d)に示すようにパリティ部
分が1ビット抜けて「00」となったときも、これを反
転した「11」と、データ部分から演算されるパリティ
ビット列「01」とは一致しないので、データ破壊が検
出される。
Similarly, as shown in FIG. 3 (d), when the parity part is missing by one bit and becomes "00", the parity part is inverted to "11", and the parity bit string "01" calculated from the data part. Does not match, data corruption is detected.

【0024】さらに、図3(e)のようにデータ「10
10101000」の場合、パリティビット列は「0
0」であり、本実施の形態のデータ書込装置30によれ
ば、これを反転した「11」が書き込まれる。ここでパ
リティビット列「11」に2ビットの破壊が発生して図
3(f)に示すように、「00」に変化した場合、本実
施の形態のデータ破壊検出装置40のパリティ演算部2
3が「00」を出力し、パリティ反転部25が変化後の
パリティビット列「00」を反転した「11」を出力す
るので、比較部24がこれらが一致していないことを検
知し、データ破壊が検出される。
Further, as shown in FIG.
In the case of “10101000”, the parity bit string is “0”.
0 ", and according to the data writing device 30 of the present embodiment," 11 "which is the inverse of this is written. Here, when two bits are destroyed in the parity bit string "11" and changed to "00" as shown in FIG. 3F, the parity operation unit 2 of the data destruction detection device 40 of the present embodiment.
3 outputs “00” and the parity inverting unit 25 outputs “11” which is the inverted parity bit string “00” after the change, so that the comparing unit 24 detects that they do not match, and the data is destroyed. Is detected.

【0025】このように、本実施の形態のデータ書込装
置及びデータ破壊検出装置によれば、mビットのパリテ
ィビットを書き込んでおくことで、mビットまでのデー
タ破壊が確実に検出できる。
As described above, according to the data writing device and the data destruction detecting device of the present embodiment, by writing m parity bits, data destruction up to m bits can be reliably detected.

【0026】尚、ここでは、パリティ反転部25は、読
込部21が出力するパリティビット列(現在メモリ1に
書き込まれているパリティビット列)を反転している
が、この代わりに読込部21が現在メモリ1に書き込ま
れているパリティビット列を比較部24にそのまま出力
し、パリティ演算部23が出力するパリティビット列
(現在のデータに基づいて演算されるパリティビット
列)の各ビットをパリティ反転部25が反転して、比較
部24に出力することとしてもよい。
In this case, the parity inverting unit 25 inverts the parity bit string output from the reading unit 21 (the parity bit string currently written in the memory 1). The parity bit string written in 1 is output to the comparison section 24 as it is, and the parity inversion section 25 inverts each bit of the parity bit string output from the parity calculation section 23 (parity bit string calculated based on current data). Then, it may be output to the comparison unit 24.

【0027】[0027]

【発明の効果】請求項1記載の発明によれば、パリティ
ビット列を反転して書込むデータ書込装置としているの
で、後に、例えばこのパリティビット列を反転し、その
ときのデータに基づいて演算されるパリティビット列と
比較することで、当該パリティビット列のビット数分の
データ破壊を確実に検出させることができる。
According to the first aspect of the present invention, since the data writing device is configured to write the data by inverting the parity bit string, the parity bit string is inverted later, and the operation is performed based on the data at that time. By comparing with the parity bit string, data destruction of the number of bits of the parity bit string can be reliably detected.

【0028】請求項2又は3に記載の発明によれば、反
転して書き込まれたパリティビット列と、データに基づ
いて演算されるパリティビット列とに基づいてデータ破
壊を検出するデータ破壊検出装置としているので、当該
パリティビット列のビット数分のデータ破壊が確実に検
出できる。
According to the second or third aspect of the present invention, there is provided a data destruction detecting device for detecting data destruction based on a parity bit sequence written in reverse and a parity bit sequence calculated based on data. Therefore, data destruction corresponding to the number of bits of the parity bit string can be reliably detected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係るデータ書込装置の
構成ブロック図である。
FIG. 1 is a configuration block diagram of a data writing device according to an embodiment of the present invention.

【図2】 本発明の実施の形態に係るデータ破壊検出装
置の構成ブロック図である。
FIG. 2 is a configuration block diagram of a data destruction detection device according to an embodiment of the present invention.

【図3】 メモリに格納されたデータ及びパリティビッ
ト列の例を表す説明図である。
FIG. 3 is an explanatory diagram illustrating an example of data and a parity bit string stored in a memory.

【図4】 従来のデータ書込装置の構成ブロック図であ
る。
FIG. 4 is a configuration block diagram of a conventional data writing device.

【図5】 従来のデータ破壊検出装置の構成ブロック図
である。
FIG. 5 is a configuration block diagram of a conventional data destruction detection device.

【図6】 メモリに格納されたデータ及びパリティビッ
ト列の例を表す説明図である。
FIG. 6 is an explanatory diagram illustrating an example of data and a parity bit string stored in a memory.

【符号の説明】 1 メモリ、10,30 データ書込装置、11,22
バッファ、12,23 パリティ演算部、13 書込
部、14,25 パリティ反転部、20,40データ破
壊検出装置、21 読込部、24 比較部。
[Description of Signs] 1 Memory, 10, 30 Data writing device, 11, 22
Buffer, 12, 23 parity operation unit, 13 writing unit, 14, 25 parity inversion unit, 20, 40 data destruction detection device, 21 reading unit, 24 comparison unit.

フロントページの続き Fターム(参考) 5B001 AA01 AB01 AC04 AD03 AE02 5B018 GA01 HA01 HA12 NA06 QA15 RA02 RA11 RA12 5B025 AD04 AD05 AE08 5L106 AA09 BB02 Continuation of the front page F term (reference) 5B001 AA01 AB01 AC04 AD03 AE02 5B018 GA01 HA01 HA12 NA06 QA15 RA02 RA11 RA12 5B025 AD04 AD05 AE08 5L106 AA09 BB02

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 メモリ上にデータを書き込むデータ書込
装置であって、 書込対象データに対し、パリティビット列を演算する第
1演算部と、 演算された前記パリティビット列の各ビットを反転演算
する第2演算部と、 書込対象データとともに、反転演算された前記パリティ
ビット列を前記メモリ上に書込む書込部と、 を含むことを特徴とするデータ書込装置。
1. A data writing device for writing data on a memory, comprising: a first operation unit for operating a parity bit string on data to be written; and inverting each bit of the operated parity bit string. A data writing device, comprising: a second calculation unit; and a writing unit that writes the inverted parity bit string together with data to be written into the memory.
【請求項2】 メモリ上のデータの破壊を、前記データ
とともに前記メモリ上に格納されたパリティビット列を
用いて検出するデータ破壊検出装置であって、 前記パリティビット列は、データの書込時に破壊検出対
象データに基づくパリティビット列を反転演算した結果
であって、 反転演算結果である前記パリティビット列の各ビットを
反転演算する反転演算部と、 前記メモリ上の現在のデータのパリティビット列を演算
するパリティ演算部と、 前記反転演算部と、パリティ演算部との演算結果の比較
により、データの破壊を検出する検出部と、 を含むことを特徴とするデータ破壊検出装置。
2. A data destruction detection device for detecting destruction of data on a memory using a parity bit string stored on the memory together with the data, wherein the parity bit string detects destruction when writing data. An inversion operation unit that inverts a parity bit string based on the target data and that inverts each bit of the parity bit string that is an inversion operation result; and a parity operation that operates a parity bit string of current data on the memory. A data destruction detection device, comprising: a detection unit that detects data destruction by comparing operation results of the inversion operation unit and the parity operation unit.
【請求項3】 メモリ上のデータの破壊を、前記データ
とともに前記メモリ上に格納されたパリティビット列を
用いて検出するデータ破壊検出装置であって、 前記パリティビット列は、データの書込時に破壊検出対
象データに基づくパリティビット列を反転演算した結果
であり、 前記メモリ上の現在のデータに基づいてパリティビット
列を演算するパリティ演算部と、 現在のデータに基づく前記パリティビット列の各ビット
を反転する反転演算部と、 前記メモリ上のパリティビット列と、反転演算部の演算
結果の比較により、データの破壊を検出する検出部と、 を含むことを特徴とするデータ破壊検出装置。
3. A data destruction detection device for detecting destruction of data on a memory using a parity bit string stored on the memory together with the data, wherein the parity bit string detects destruction when writing data. A parity calculation unit that calculates a parity bit string based on current data on the memory, and a parity calculation unit that calculates a parity bit string based on current data on the memory; and an inversion calculation that reverses each bit of the parity bit string based on current data. A data destruction detection device, comprising: a detection unit that detects data destruction by comparing a parity bit string on the memory with an operation result of an inversion operation unit.
JP2000082704A 2000-03-23 2000-03-23 Data writing device and data destruction detection device Expired - Fee Related JP3750477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000082704A JP3750477B2 (en) 2000-03-23 2000-03-23 Data writing device and data destruction detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000082704A JP3750477B2 (en) 2000-03-23 2000-03-23 Data writing device and data destruction detection device

Publications (2)

Publication Number Publication Date
JP2001273198A true JP2001273198A (en) 2001-10-05
JP3750477B2 JP3750477B2 (en) 2006-03-01

Family

ID=18599470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000082704A Expired - Fee Related JP3750477B2 (en) 2000-03-23 2000-03-23 Data writing device and data destruction detection device

Country Status (1)

Country Link
JP (1) JP3750477B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079811A (en) * 2004-09-06 2006-03-23 Samsung Electronics Co Ltd Semiconductor memory device having parity detector for error detection
JP2008521123A (en) * 2004-11-19 2008-06-19 サムスン エレクトロニクス カンパニー リミテッド Data processing apparatus and method for flash memory
KR101898957B1 (en) * 2017-04-06 2018-09-14 가부시키가이샤 무라타 세이사쿠쇼 Data conversion apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04141900A (en) * 1990-10-01 1992-05-15 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit
JPH0830515A (en) * 1994-07-20 1996-02-02 Toshiba Corp Data processing device using flash EEPROM
JPH10340596A (en) * 1997-06-06 1998-12-22 Toshiba Corp Data storage device and semiconductor storage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04141900A (en) * 1990-10-01 1992-05-15 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit
JPH0830515A (en) * 1994-07-20 1996-02-02 Toshiba Corp Data processing device using flash EEPROM
JPH10340596A (en) * 1997-06-06 1998-12-22 Toshiba Corp Data storage device and semiconductor storage device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079811A (en) * 2004-09-06 2006-03-23 Samsung Electronics Co Ltd Semiconductor memory device having parity detector for error detection
US7783941B2 (en) 2004-09-06 2010-08-24 Samsung Electronics Co., Ltd. Memory devices with error detection using read/write comparisons
JP2008521123A (en) * 2004-11-19 2008-06-19 サムスン エレクトロニクス カンパニー リミテッド Data processing apparatus and method for flash memory
US8015344B2 (en) 2004-11-19 2011-09-06 Samsung Electronics Co., Ltd. Apparatus and method for processing data of flash memory
US8230166B2 (en) 2004-11-19 2012-07-24 Samsung Electronics Co., Ltd. Apparatus and method for processing data of flash memory
KR101898957B1 (en) * 2017-04-06 2018-09-14 가부시키가이샤 무라타 세이사쿠쇼 Data conversion apparatus

Also Published As

Publication number Publication date
JP3750477B2 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
US9087591B1 (en) Method and apparatus for detecting valid data using selective modification of cyclic redundancy codes
US7765426B2 (en) Emerging bad block detection
US7350044B2 (en) Data move method and apparatus
US8271515B2 (en) System and method for providing copyback data integrity in a non-volatile memory system
JP4950886B2 (en) Nonvolatile storage device, memory controller, and defective area detection method
US5875477A (en) Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
US8214725B2 (en) Memory access system
JP4560408B2 (en) Method for controlling nonvolatile memory device
US20040015771A1 (en) Error correction for non-volatile memory
TWI389122B (en) Method for accessing a flash memory, and associated memory device and controller thereof
KR20130027138A (en) Method of correcting errors and memory device using the same
US7613982B2 (en) Data processing apparatus and method for flash memory
CN106802837A (en) A kind of method and device for updating error detection and correction ECC code
JPH05298894A (en) Controller for writing and reading data in nonvolatile memory
US20070091697A1 (en) Device recoverable purge for flash storage device
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
JP2001273198A (en) Data writing device and data destruction detection device
JP2003196165A (en) Nonvolatile memory and data updating method therefor
JP2002288999A (en) Semiconductor memory
JP2002244932A (en) Control device
JP4742553B2 (en) Storage device
JP6267497B2 (en) Semiconductor memory control device and unstable memory region detection method
JP2001167596A (en) Nonvolatile semiconductor memory device
JP3130796B2 (en) Control storage device
JP2006155735A (en) Storage device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees