JP2001268899A - 電源制御装置、電源回路及び電源制御方法並びに電子機器 - Google Patents
電源制御装置、電源回路及び電源制御方法並びに電子機器Info
- Publication number
- JP2001268899A JP2001268899A JP2000076994A JP2000076994A JP2001268899A JP 2001268899 A JP2001268899 A JP 2001268899A JP 2000076994 A JP2000076994 A JP 2000076994A JP 2000076994 A JP2000076994 A JP 2000076994A JP 2001268899 A JP2001268899 A JP 2001268899A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- switching element
- supply control
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電源と負荷との間に配置されたトランジスタ
により負荷に供給する電流を制御する電源制御装置、電
源回路及び電源制御方法並びに電子機器に関し、安価
で、省スペース化が可能であり、さらに、電力損失を低
減できる電源制御装置、電源回路及び電源制御方法並び
に電子機器を提供することを目的とする。 【解決手段】 本発明は、スイッチング素子がオン状態
であることを検出し、スイッチング素子がオン状態であ
ることが検出されたときに、スイッチング素子に流れる
電流に応じてスイッチング素子に発生する電圧を検出
し、スイッチング素子に発生する検出電圧に応じてスイ
ッチング素子を制御して、出力電圧を制御する。
により負荷に供給する電流を制御する電源制御装置、電
源回路及び電源制御方法並びに電子機器に関し、安価
で、省スペース化が可能であり、さらに、電力損失を低
減できる電源制御装置、電源回路及び電源制御方法並び
に電子機器を提供することを目的とする。 【解決手段】 本発明は、スイッチング素子がオン状態
であることを検出し、スイッチング素子がオン状態であ
ることが検出されたときに、スイッチング素子に流れる
電流に応じてスイッチング素子に発生する電圧を検出
し、スイッチング素子に発生する検出電圧に応じてスイ
ッチング素子を制御して、出力電圧を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は電源制御装置、電源
回路及び電源制御方法並びに電子機器に係り、特に、電
源と負荷との間に配置されたトランジスタにより負荷に
供給する電流を制御する電源制御装置、電源回路及び電
源制御方法並びに電子機器に関する。
回路及び電源制御方法並びに電子機器に係り、特に、電
源と負荷との間に配置されたトランジスタにより負荷に
供給する電流を制御する電源制御装置、電源回路及び電
源制御方法並びに電子機器に関する。
【０００２】近年、携帯型の電子機器が普及している。
携帯型の電子機器は、電池を電源として動作する。この
ため、電池での装置稼働時間が重要な要素である。
携帯型の電子機器は、電池を電源として動作する。この
ため、電池での装置稼働時間が重要な要素である。
【０００３】また、このような電子機器は、内部回路を
電池の電圧で駆動するわけではない。よって、電池の電
圧を内部回路に対応した電圧に変換する電源回路が内蔵
されている。
電池の電圧で駆動するわけではない。よって、電池の電
圧を内部回路に対応した電圧に変換する電源回路が内蔵
されている。
【０００４】電圧を装置の稼働時間を延ばすために機器
自身の消費電力を減らすことは勿論のこと、電源回路の
効率が重要な要素である。電源回路の効率はそのまま電
池の電力を浪費することになるからである。
自身の消費電力を減らすことは勿論のこと、電源回路の
効率が重要な要素である。電源回路の効率はそのまま電
池の電力を浪費することになるからである。
【０００５】電源回路の効率を向上させる手段としては
同期整流方式の直流（ＤＣ）−直流（ＤＣ）コンバータ
が主流であり、従来型のＤＣ−ＤＣコンバータに比して
約１０％程度の変換効率の向上が見込める。
同期整流方式の直流（ＤＣ）−直流（ＤＣ）コンバータ
が主流であり、従来型のＤＣ−ＤＣコンバータに比して
約１０％程度の変換効率の向上が見込める。
【０００６】一方、電子機器に内蔵されるＣＰＵの処理
速度は年々向上しそれに伴って消費電力の増大も激し
い。装置の消費電力の増大を極力抑えるために使用する
電圧も年々低下し、ＤＣ−ＤＣコンバータの出力は、低
電圧、大電流化している。
速度は年々向上しそれに伴って消費電力の増大も激し
い。装置の消費電力の増大を極力抑えるために使用する
電圧も年々低下し、ＤＣ−ＤＣコンバータの出力は、低
電圧、大電流化している。
【０００７】ＤＣ−ＤＣコンバータの出力の大電流化に
ともない、負荷短絡や過負荷時のＤＣ−ＤＣコンバータ
の保護は重要な過大である。ＤＣ−ＤＣコンバータの負
荷短絡や過負荷に対する保護方式としては、ＤＣ−ＤＣ
コンバータの出力電流を監視して出力電流の最大値を制
限する定電流制御方式や過電流を検出したらＤＣ−ＤＣ
コンバータを緊急停止させる過電流保護回路方式があ
る。
ともない、負荷短絡や過負荷時のＤＣ−ＤＣコンバータ
の保護は重要な過大である。ＤＣ−ＤＣコンバータの負
荷短絡や過負荷に対する保護方式としては、ＤＣ−ＤＣ
コンバータの出力電流を監視して出力電流の最大値を制
限する定電流制御方式や過電流を検出したらＤＣ−ＤＣ
コンバータを緊急停止させる過電流保護回路方式があ
る。
【０００８】ところで、ＤＣ−ＤＣコンバータの保護を
目的として出力電流を監視するには、ＤＣ−ＤＣコンバ
ータの出力回路に電流センス抵抗を設け、電流センス抵
抗を流れる電流により発生する電圧を監視するのが最も
簡単な方法として用いられている。
目的として出力電流を監視するには、ＤＣ−ＤＣコンバ
ータの出力回路に電流センス抵抗を設け、電流センス抵
抗を流れる電流により発生する電圧を監視するのが最も
簡単な方法として用いられている。
【０００９】携帯型電子機器においては、内蔵された装
置の電源として電池が用いられる。一般的に電池の電圧
は放電が進むに従って低下していくため、電子機器内部
で使用する電圧を一定に保つためにＤＣ−ＤＣコンバー
タにより電池出力の定電圧化を計っている。
置の電源として電池が用いられる。一般的に電池の電圧
は放電が進むに従って低下していくため、電子機器内部
で使用する電圧を一定に保つためにＤＣ−ＤＣコンバー
タにより電池出力の定電圧化を計っている。
【００１０】このとき、例えば、ノートパソコンには、
半導体デバイス、記憶装置、表示装置まで様々な装置が
搭載される。これらの装置は、それぞれが異なった電圧
で動作している。例えば、ＨＤＤ、ＣＤ−ＲＯＭ、ＤＶ
Ｄ等の装置は5．０Ｖで動作し、メモリや周辺制御回路
用の半導体デバイスは3．３Ｖで動作する。更にＣＰＵ
では0．９Ｖ〜2．０Ｖと言う様に色々な電圧で動作す
る。
半導体デバイス、記憶装置、表示装置まで様々な装置が
搭載される。これらの装置は、それぞれが異なった電圧
で動作している。例えば、ＨＤＤ、ＣＤ−ＲＯＭ、ＤＶ
Ｄ等の装置は5．０Ｖで動作し、メモリや周辺制御回路
用の半導体デバイスは3．３Ｖで動作する。更にＣＰＵ
では0．９Ｖ〜2．０Ｖと言う様に色々な電圧で動作す
る。
【００１１】一方、電力の供給源はＡＣアダプタ等の外
部電源又は、内蔵の電池から供給される。このうち、電
池は放電に従って電圧が低下するので定電圧を維持する
為や様々な異なる要求電圧に対応するために、装置内部
で使用する各種電圧はＤＣ−ＤＣコンバータによって作
成される。
部電源又は、内蔵の電池から供給される。このうち、電
池は放電に従って電圧が低下するので定電圧を維持する
為や様々な異なる要求電圧に対応するために、装置内部
で使用する各種電圧はＤＣ−ＤＣコンバータによって作
成される。
【００１２】ＤＣ−ＤＣコンバータとしては、多くの場
合その効率の良さからスイッチングレギュレータ方式が
用いられている。
合その効率の良さからスイッチングレギュレータ方式が
用いられている。
【００１３】スイッチングレギュレータ方式では、電源
と負荷との間にトランジスタを設け、このトランジスタ
をスイッチング制御することにより出力電圧を制御する
方法が取られている。このとき、負荷への電流を検出す
るために、トランジスタと負荷との間に電流センス抵抗
が直列に接続されている。この電流センス抵抗には、負
荷に供給される電流が流れる。このため、電流センス抵
抗には、負荷に供給される電流に応じた電圧が発生す
る。よって、電流センス抵抗に印加される電圧を検出す
ることにより、負荷に供給される電流を検出し、過電流
保護などの制御を行なっている。
と負荷との間にトランジスタを設け、このトランジスタ
をスイッチング制御することにより出力電圧を制御する
方法が取られている。このとき、負荷への電流を検出す
るために、トランジスタと負荷との間に電流センス抵抗
が直列に接続されている。この電流センス抵抗には、負
荷に供給される電流が流れる。このため、電流センス抵
抗には、負荷に供給される電流に応じた電圧が発生す
る。よって、電流センス抵抗に印加される電圧を検出す
ることにより、負荷に供給される電流を検出し、過電流
保護などの制御を行なっている。
【００１４】
【従来の技術】図１に電子機器の電源系のブロック構成
図を示す。
図を示す。
【００１５】ノートパソコンなどの携帯型の電子機器１
では、小型軽量化のため外部でＡＣアダプタ２により商
用交流電源３を直流電源に変換し、駆動電源として用い
るのが一般的である。電子機器１には、ＡＣアダプタ２
からの直流電源を内部装置４−１〜４−ｎに供給するた
めに、電池ユニット５、充電器６、ダイオードＤ11，Ｄ
12、ＤＣ-ＤＣコンバータ７−１〜７−３が設けられて
いる。
では、小型軽量化のため外部でＡＣアダプタ２により商
用交流電源３を直流電源に変換し、駆動電源として用い
るのが一般的である。電子機器１には、ＡＣアダプタ２
からの直流電源を内部装置４−１〜４−ｎに供給するた
めに、電池ユニット５、充電器６、ダイオードＤ11，Ｄ
12、ＤＣ-ＤＣコンバータ７−１〜７−３が設けられて
いる。
【００１６】電池ユニット５は、携帯時に駆動電源とし
て用いられる。充電器６は、ＡＣアダプタ２から外部電
源により電池ユニット５を充電する。
て用いられる。充電器６は、ＡＣアダプタ２から外部電
源により電池ユニット５を充電する。
【００１７】ダイオードＤ11は、電池ユニット５からＡ
Ｃアダプタ２側に電力が供給されるのを防止する。ダイ
オードＤ２は、ノートパソコンにＡＣアダプタ等の外部
電源が接続されているときに、ＡＣアダプタ２からの電
圧が電池ユニット５に直接印加されるのを防止する。
Ｃアダプタ２側に電力が供給されるのを防止する。ダイ
オードＤ２は、ノートパソコンにＡＣアダプタ等の外部
電源が接続されているときに、ＡＣアダプタ２からの電
圧が電池ユニット５に直接印加されるのを防止する。
【００１８】ＤＣ−ＤＣコンバータ７−１は、ＡＣアダ
プタ２又は電池ユニット５からの直流電圧を内部装置４
−１の要求する直流電圧に変換して供給する。ＤＣ−Ｄ
Ｃコンバータ７−２は、ＡＣアダプタ２又は電池ユニッ
ト５からの直流電圧を内部装置４−２の要求する直流電
圧に変換して供給する。ＤＣ−ＤＣコンバータ７−３
は、ＡＣアダプタ２又は電池ユニット５からの直流電圧
を内部装置４−３の要求する直流電圧に変換して供給す
る。
プタ２又は電池ユニット５からの直流電圧を内部装置４
−１の要求する直流電圧に変換して供給する。ＤＣ−Ｄ
Ｃコンバータ７−２は、ＡＣアダプタ２又は電池ユニッ
ト５からの直流電圧を内部装置４−２の要求する直流電
圧に変換して供給する。ＤＣ−ＤＣコンバータ７−３
は、ＡＣアダプタ２又は電池ユニット５からの直流電圧
を内部装置４−３の要求する直流電圧に変換して供給す
る。
【００１９】図２は従来のＤＣ−ＤＣコンバータの一例
のブロック構成図を示す。
のブロック構成図を示す。
【００２０】ＤＣ−ＤＣコンバータ７−１〜７−３は、
それぞれ、電源制御ＩＣ１０、メインスイッチング用ト
ランジスタＴｒ１、同期整流用トランジスタＴｒ２、ダ
イオードＤ１、Ｄ２、チョークコイルＬ１、平滑用コン
デンサＣ１、逆流防止用コンデンサＣ２、電流センス抵
抗Ｒ１から構成される。
それぞれ、電源制御ＩＣ１０、メインスイッチング用ト
ランジスタＴｒ１、同期整流用トランジスタＴｒ２、ダ
イオードＤ１、Ｄ２、チョークコイルＬ１、平滑用コン
デンサＣ１、逆流防止用コンデンサＣ２、電流センス抵
抗Ｒ１から構成される。
【００２１】入力端子Ｔinには、入力電圧Ｖinが供給さ
れる。入力端子Ｔinは、電源制御ＩＣ１０の電源端子Ｔ
vin 及びメインスイッチング用トランジスタＴｒ１のド
レインに接続される。
れる。入力端子Ｔinは、電源制御ＩＣ１０の電源端子Ｔ
vin 及びメインスイッチング用トランジスタＴｒ１のド
レインに接続される。
【００２２】メインスイッチング用トランジスタＴｒ１
は、ｎチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔＴｒａｎｓｉｓｔｏｒ） から構成される。メイン
スイッチング用トランジスタＴｒ１は、ドレインが入力
端子Ｔin に接続され、ソースがチョークコイルＬ１及
び電流センス抵抗Ｒ１を介して出力端子Ｔout に接続さ
れ、ゲートが電源制御ＩＣ１０の端子Ｔdhに接続され
る。メインスイッチング用トランジスタＴｒ１は、 電
源制御ＩＣ１０の端子Ｔdhからのパルスに応じてスイッ
チングされる。
は、ｎチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔＴｒａｎｓｉｓｔｏｒ） から構成される。メイン
スイッチング用トランジスタＴｒ１は、ドレインが入力
端子Ｔin に接続され、ソースがチョークコイルＬ１及
び電流センス抵抗Ｒ１を介して出力端子Ｔout に接続さ
れ、ゲートが電源制御ＩＣ１０の端子Ｔdhに接続され
る。メインスイッチング用トランジスタＴｒ１は、 電
源制御ＩＣ１０の端子Ｔdhからのパルスに応じてスイッ
チングされる。
【００２３】メインスイッチング用トランジスタＴｒ１
の出力電流は、チョークコイルＬ１に供給される。チョ
ークコイルＬ１は、同期整流用トランジスタＴｒ２、ダ
イオードＤ２とともに、整流回路を構成しており、メイ
ンスイッチング用トランジスタＴｒ１からのパルス状の
出力電流を整流する。
の出力電流は、チョークコイルＬ１に供給される。チョ
ークコイルＬ１は、同期整流用トランジスタＴｒ２、ダ
イオードＤ２とともに、整流回路を構成しており、メイ
ンスイッチング用トランジスタＴｒ１からのパルス状の
出力電流を整流する。
【００２４】ダイオードＤ２は、アノードが接地され、
カソードがチョークコイルＬ１に接続される。ダイオー
ドＤ２は、フライホイールダイオードであり、メインス
イッチング用トランジスタＴｒ１がオフのときに、順方
向電流をチョークコイルＬ１に供給し、メインスイッチ
ング用トランジスタＴｒ１がオフのときには、逆方向電
圧が印加され、オフする。
カソードがチョークコイルＬ１に接続される。ダイオー
ドＤ２は、フライホイールダイオードであり、メインス
イッチング用トランジスタＴｒ１がオフのときに、順方
向電流をチョークコイルＬ１に供給し、メインスイッチ
ング用トランジスタＴｒ１がオフのときには、逆方向電
圧が印加され、オフする。
【００２５】同期整流用トランジスタＴｒ２は、ｎチャ
ネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒ
ａｎｓｉｓｔｏｒ） から構成される。同期整流用トラ
ンジスタＴｒ２は、ドレインがメインスイッチング用ト
ランジスタＴｒ１のソースに接続され、ソースが接地さ
れ、ゲートが電源制御ＩＣ１０の端子dlに接続される。
同期整流用トランジスタＴｒ２は、電源制御ＩＣ１０に
よりメインスイッチング用トランジスタＴｒ１がオンと
きにオフし、メインスイッチング用トランジスタＴｒ１
がオフのときにオンするように制御される。同期整流用
トランジスタＴｒ２は、ダイオードＤ２に順方向電流が
流れるときに、オンして、ダイオードＤ２の順方向電圧
による電圧降下を低減させる。
ネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒ
ａｎｓｉｓｔｏｒ） から構成される。同期整流用トラ
ンジスタＴｒ２は、ドレインがメインスイッチング用ト
ランジスタＴｒ１のソースに接続され、ソースが接地さ
れ、ゲートが電源制御ＩＣ１０の端子dlに接続される。
同期整流用トランジスタＴｒ２は、電源制御ＩＣ１０に
よりメインスイッチング用トランジスタＴｒ１がオンと
きにオフし、メインスイッチング用トランジスタＴｒ１
がオフのときにオンするように制御される。同期整流用
トランジスタＴｒ２は、ダイオードＤ２に順方向電流が
流れるときに、オンして、ダイオードＤ２の順方向電圧
による電圧降下を低減させる。
【００２６】チョークコイルＬ１、ダイオードＤ２、同
期整流用トランジスタＴｒ２により整流された電流は、
電流センス抵抗Ｒ１を介して出力端子Ｔout に供給され
る。なお、チョークコイルＬ１と電流センス抵抗Ｒ１と
の接続点は、電源制御ＩＣ１０の端子Ｔcsに接続され
る。
期整流用トランジスタＴｒ２により整流された電流は、
電流センス抵抗Ｒ１を介して出力端子Ｔout に供給され
る。なお、チョークコイルＬ１と電流センス抵抗Ｒ１と
の接続点は、電源制御ＩＣ１０の端子Ｔcsに接続され
る。
【００２７】出力端子Ｔout は、電源制御ＩＣ１０の端
子Ｔfbに接続されるとともに、コンデンサＣ１を介して
接地に接続される。平滑用コンデンサＣ１は、チョーク
コイルＬ１から電流センス抵抗Ｒ１を介して供給された
電流を平滑化する。
子Ｔfbに接続されるとともに、コンデンサＣ１を介して
接地に接続される。平滑用コンデンサＣ１は、チョーク
コイルＬ１から電流センス抵抗Ｒ１を介して供給された
電流を平滑化する。
【００２８】また、電源制御ＩＣ１０の端子Ｔvbには、
駆動電源端子Ｔvgが接続される。駆動電源端子Ｔvgに
は、ゲート駆動電圧ＶＧが印加される。電源制御ＩＣ１
０の端子Ｔcbは、逆流防止用ダイオードＤ２とコンデン
サＣ２との接続点に接続される。逆流防止用ダイオード
Ｄ２は、アノードが駆動電源端子Ｔvgに接続され、カソ
ードがコンデンサＣ２に接続される。逆流防止用ダイオ
ードＤ２は、コンデンサＣ２により端子Ｔbcが昇圧され
たときに、端子Ｔvg側への電流の逆流を防止する。コン
デンサＣ２は、一端がダイオードＤ２のカソードと端子
Ｔbcとの接続点に接続され、他端がメインスイッチング
用トランジスタＴｒ１のソース、トランジスタＴｒ２の
ドレイン、ダイオードＤ１のカソード、チョークコイル
Ｌ１の一端との接続点に接続される。
駆動電源端子Ｔvgが接続される。駆動電源端子Ｔvgに
は、ゲート駆動電圧ＶＧが印加される。電源制御ＩＣ１
０の端子Ｔcbは、逆流防止用ダイオードＤ２とコンデン
サＣ２との接続点に接続される。逆流防止用ダイオード
Ｄ２は、アノードが駆動電源端子Ｔvgに接続され、カソ
ードがコンデンサＣ２に接続される。逆流防止用ダイオ
ードＤ２は、コンデンサＣ２により端子Ｔbcが昇圧され
たときに、端子Ｔvg側への電流の逆流を防止する。コン
デンサＣ２は、一端がダイオードＤ２のカソードと端子
Ｔbcとの接続点に接続され、他端がメインスイッチング
用トランジスタＴｒ１のソース、トランジスタＴｒ２の
ドレイン、ダイオードＤ１のカソード、チョークコイル
Ｌ１の一端との接続点に接続される。
【００２９】次に、電源制御ＩＣ１０について説明す
る。
る。
【００３０】図３に従来のＤＣ−ＤＣコンバータの一例
の電源制御ＩＣのブロック構成図を示す。
の電源制御ＩＣのブロック構成図を示す。
【００３１】電流制御ＩＣ２は、差動アンプ１１、エラ
ーアンプ１２、１３、三角波発振器１４、ＰＷＭ（Ｐｕ
ｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）比較器１
５、ドライブアンプ１６、１７、基準電圧源１８、１
９、抵抗Ｒ２、Ｒ３から構成される。
ーアンプ１２、１３、三角波発振器１４、ＰＷＭ（Ｐｕ
ｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）比較器１
５、ドライブアンプ１６、１７、基準電圧源１８、１
９、抵抗Ｒ２、Ｒ３から構成される。
【００３２】差動アンプ１１は、非反転入力端子が端子
Ｔcsに接続され、反転入力端子が端子Ｔfbに接続され、
端子Ｔcsと端子Ｔfbとの電位差に応じた差動信号を出力
する。端子Ｔcs及び端子Ｔfbは、電源制御ＩＣ１０の外
部で、電流センス抵抗Ｒ１の両端に接続されている。こ
のため、差動アンプ１１の差動信号は、電流センス抵抗
Ｒ１に流れる電流に応じた信号となる。
Ｔcsに接続され、反転入力端子が端子Ｔfbに接続され、
端子Ｔcsと端子Ｔfbとの電位差に応じた差動信号を出力
する。端子Ｔcs及び端子Ｔfbは、電源制御ＩＣ１０の外
部で、電流センス抵抗Ｒ１の両端に接続されている。こ
のため、差動アンプ１１の差動信号は、電流センス抵抗
Ｒ１に流れる電流に応じた信号となる。
【００３３】差動アンプ１１の出力差動信号は、エラー
アンプ１２の反転入力端子に供給される。エラーアンプ
１２の非反転入力端子には、基準電圧源１８から基準電
圧ｅ２が印加される。エラーアンプ１２は、差動アンプ
１１の出力差動信号と基準電圧ｅ２との差に応じた信号
を出力する。エラーアンプ１２の出力は、基準電圧ｅ２
から差動アンプ１１からの出力差動信号レベルを減算し
た値が出力される。すなわち、エラーアンプ１２の出力
は、電流センス抵抗Ｒ１に流れる電流が大きいときに小
さくなり、小さいときに大きくなる。なお、エラーアン
プ１２の出力信号は、ＰＷＭ比較器１５の非反転入力端
子に供給される。
アンプ１２の反転入力端子に供給される。エラーアンプ
１２の非反転入力端子には、基準電圧源１８から基準電
圧ｅ２が印加される。エラーアンプ１２は、差動アンプ
１１の出力差動信号と基準電圧ｅ２との差に応じた信号
を出力する。エラーアンプ１２の出力は、基準電圧ｅ２
から差動アンプ１１からの出力差動信号レベルを減算し
た値が出力される。すなわち、エラーアンプ１２の出力
は、電流センス抵抗Ｒ１に流れる電流が大きいときに小
さくなり、小さいときに大きくなる。なお、エラーアン
プ１２の出力信号は、ＰＷＭ比較器１５の非反転入力端
子に供給される。
【００３４】エラーアンプ１３は、反転入力端子に抵抗
Ｒ１、Ｒ２の分圧電圧が供給され、反転入力端子に基準
電圧源１９から基準電圧ｅ１が供給される。抵抗Ｒ２、
Ｒ３は、端子Ｔfbと端子Ｔgndとの間に直列に接続さ
れ、端子Ｔfbに印加される電圧を分圧する。端子Ｔfb
は、電源制御ＩＣ１０の外部で、出力端子Ｔoutに接続
されている。よって、抵抗Ｒ２、Ｒ３は、出力電圧Ｖou
tを分圧し、エラーアンプ１３に供給する。
Ｒ１、Ｒ２の分圧電圧が供給され、反転入力端子に基準
電圧源１９から基準電圧ｅ１が供給される。抵抗Ｒ２、
Ｒ３は、端子Ｔfbと端子Ｔgndとの間に直列に接続さ
れ、端子Ｔfbに印加される電圧を分圧する。端子Ｔfb
は、電源制御ＩＣ１０の外部で、出力端子Ｔoutに接続
されている。よって、抵抗Ｒ２、Ｒ３は、出力電圧Ｖou
tを分圧し、エラーアンプ１３に供給する。
【００３５】エラーアンプ１３は、基準電源１９からの
基準電圧ｅ１から抵抗Ｒ２と抵抗Ｒ３とで分圧された分
圧電圧を減算した値を出力する。エラーアンプ１３の出
力は、出力端子Ｔoutからの出力電圧Ｖoutが小さいとき
に大きくなり、大きいときに小さくなる。エラーアンプ
１３の出力は、ＰＷＭ比較器１５の非反転入力端子に供
給される。
基準電圧ｅ１から抵抗Ｒ２と抵抗Ｒ３とで分圧された分
圧電圧を減算した値を出力する。エラーアンプ１３の出
力は、出力端子Ｔoutからの出力電圧Ｖoutが小さいとき
に大きくなり、大きいときに小さくなる。エラーアンプ
１３の出力は、ＰＷＭ比較器１５の非反転入力端子に供
給される。
【００３６】ＰＷＭ比較器１５の反転入力端子には、三
角波発振器１４から三角波信号が供給される。ＰＷＭ比
較器１５は、エラーアンプ１２、１３からの信号と三角
波信号とを比較し、その大小に応じたパルスを出力す
る。ＰＷＭ比較器１５は、エラーアンプ１２、１３の出
力のうち小さい方の出力と三角波発振器２の出力三角波
とを比較して、エラーアンプ１２、１３の出力のうち小
さい方の出力が三角波より小さくときにハイレベル、大
きいときにローレベルとなるパルスを出力する。
角波発振器１４から三角波信号が供給される。ＰＷＭ比
較器１５は、エラーアンプ１２、１３からの信号と三角
波信号とを比較し、その大小に応じたパルスを出力す
る。ＰＷＭ比較器１５は、エラーアンプ１２、１３の出
力のうち小さい方の出力と三角波発振器２の出力三角波
とを比較して、エラーアンプ１２、１３の出力のうち小
さい方の出力が三角波より小さくときにハイレベル、大
きいときにローレベルとなるパルスを出力する。
【００３７】図４に従来の電源制御ＩＣの一例の電圧制
御時の動作波形図、図５に従来の電源制御ＩＣの一例の
電流制御時の動作波形図を示す。図４、図５において
（Ａ）はエラーアンプ１２，１３、及び三角波発振器１
４の出力波形、（Ｂ）はＰＷＭ比較器１５の出力波形を
示す。
御時の動作波形図、図５に従来の電源制御ＩＣの一例の
電流制御時の動作波形図を示す。図４、図５において
（Ａ）はエラーアンプ１２，１３、及び三角波発振器１
４の出力波形、（Ｂ）はＰＷＭ比較器１５の出力波形を
示す。
【００３８】出力電流Ｉoutが比較的小さく、出力電圧
Ｖoutが大きいときには、図４（Ａ）に示すようにエラ
ーアンプ１３の出力と三角波とが比較される。ＰＷＭ比
較器１５の出力パルスは、図４（Ｂ）に示すようにエラ
ーアンプ１３の出力に応じてハイレベルとローレベルと
のデューティー比が変化する。ＰＷＭ比較器１５の出力
パルスのハイレベルとローレベルとのデューティー比
は、出力電圧Ｖoutが大きくなると、ハイレベルのパル
ス幅が小さくなり、ローレベルのパルス幅が大きくな
り、出力電圧Ｖoutが小さくなると、ハイレベルのパル
ス幅が大きく、ローレベルのパルス幅が小さくなる。
Ｖoutが大きいときには、図４（Ａ）に示すようにエラ
ーアンプ１３の出力と三角波とが比較される。ＰＷＭ比
較器１５の出力パルスは、図４（Ｂ）に示すようにエラ
ーアンプ１３の出力に応じてハイレベルとローレベルと
のデューティー比が変化する。ＰＷＭ比較器１５の出力
パルスのハイレベルとローレベルとのデューティー比
は、出力電圧Ｖoutが大きくなると、ハイレベルのパル
ス幅が小さくなり、ローレベルのパルス幅が大きくな
り、出力電圧Ｖoutが小さくなると、ハイレベルのパル
ス幅が大きく、ローレベルのパルス幅が小さくなる。
【００３９】出力電圧Ｖoutが比較的小さく、出力電圧
Ｉoutが大きいときには、図５（Ａ）に示すようにエラ
ーアンプ１２の出力と三角波とが比較される。ＰＷＭ比
較器１５の出力パルスは、図５（Ｂ）に示すようにエラ
ーアンプ１２の出力に応じてハイレベルとローレベルと
のデューティー比が変化する。ＰＷＭ比較器１５の出力
パルスのハイレベルとローレベルとのデューティー比
は、出力電流Ｉoutが大きくなると、ハイレベルのパル
ス幅が小さくなり、ローレベルのパルス幅が大きくな
り、出力電流Ｉoutが小さくなると、ハイレベルのパル
ス幅が大きく、ローレベルのパルス幅が小さくなる。
Ｉoutが大きいときには、図５（Ａ）に示すようにエラ
ーアンプ１２の出力と三角波とが比較される。ＰＷＭ比
較器１５の出力パルスは、図５（Ｂ）に示すようにエラ
ーアンプ１２の出力に応じてハイレベルとローレベルと
のデューティー比が変化する。ＰＷＭ比較器１５の出力
パルスのハイレベルとローレベルとのデューティー比
は、出力電流Ｉoutが大きくなると、ハイレベルのパル
ス幅が小さくなり、ローレベルのパルス幅が大きくな
り、出力電流Ｉoutが小さくなると、ハイレベルのパル
ス幅が大きく、ローレベルのパルス幅が小さくなる。
【００４０】ＰＷＭ比較器１５は、出力パルスをドライ
ブアンプ１６に供給する。ドライブアンプ１６は、端子
Ｔcb及び端子Ｔvlに接続されており、端子Ｔcbと端子Ｔ
vlとの電位差に応じて駆動され、出力パルスからメイン
スイッチング用トランジスタＴｒ１を駆動するための駆
動信号を生成する。ドライブアンプ１６の出力は、端子
Ｔdhから出力される。電源制御ＩＣ１０の端子Ｔdhは、
メインスイッチング用トランジスタＴｒ１のゲートに接
続される。メインスイッチング用トランジスタＴｒ１の
ゲートには、端子Ｔdhから出力パルスに応じたパルスが
供給される。
ブアンプ１６に供給する。ドライブアンプ１６は、端子
Ｔcb及び端子Ｔvlに接続されており、端子Ｔcbと端子Ｔ
vlとの電位差に応じて駆動され、出力パルスからメイン
スイッチング用トランジスタＴｒ１を駆動するための駆
動信号を生成する。ドライブアンプ１６の出力は、端子
Ｔdhから出力される。電源制御ＩＣ１０の端子Ｔdhは、
メインスイッチング用トランジスタＴｒ１のゲートに接
続される。メインスイッチング用トランジスタＴｒ１の
ゲートには、端子Ｔdhから出力パルスに応じたパルスが
供給される。
【００４１】メインスイッチング用トランジスタＴｒ１
は、端子Ｔdhからのパルスがハイレベルのときにオン
し、ローレベルのときにオフする。
は、端子Ｔdhからのパルスがハイレベルのときにオン
し、ローレベルのときにオフする。
【００４２】ＰＷＭ比較器１５は、出力パルスの他に出
力パルスを反転した反転出力パルスを出力する。反転出
力パルスは、ドライブアンプ１７に供給される。ドライ
ブアンプ１７は、端子Ｔvbに接続されており、端子Ｔvb
に供給される駆動電圧ＶＧにより駆動され、反転出力パ
ルスから同期整流用トランジスタＴｒ２を駆動するため
の駆動信号を生成する。ドライブアンプ１７の出力は、
電源制御ＩＣ１０の端子Ｔdlから出力される。電源制御
ＩＣ１０の端子Ｔdlは、同期整流用トランジスタＴｒ２
のゲートに接続される。同期整流用トランジスタＴｒ２
のゲートには、端子Ｔdlから反転出力パルスに応じたパ
ルスが供給される。同期整流用トランジスタＴｒ２は、
端子Ｔdlからのパルスがハイレベルのときにオンし、ロ
ーレベルのときにオフする。
力パルスを反転した反転出力パルスを出力する。反転出
力パルスは、ドライブアンプ１７に供給される。ドライ
ブアンプ１７は、端子Ｔvbに接続されており、端子Ｔvb
に供給される駆動電圧ＶＧにより駆動され、反転出力パ
ルスから同期整流用トランジスタＴｒ２を駆動するため
の駆動信号を生成する。ドライブアンプ１７の出力は、
電源制御ＩＣ１０の端子Ｔdlから出力される。電源制御
ＩＣ１０の端子Ｔdlは、同期整流用トランジスタＴｒ２
のゲートに接続される。同期整流用トランジスタＴｒ２
のゲートには、端子Ｔdlから反転出力パルスに応じたパ
ルスが供給される。同期整流用トランジスタＴｒ２は、
端子Ｔdlからのパルスがハイレベルのときにオンし、ロ
ーレベルのときにオフする。
【００４３】このとき、同期整流用トランジスタＴｒ２
のゲートに供給されるパルスは、メインスイッチング用
トランジスタＴｒ１のゲートに供給されるパルスと、同
期整流用トランジスタＴｒ２のゲートに供給されるパル
スを反転したものとなるので、メインスイッチング用ト
ランジスタＴｒ１がオンの時には同期整流用トランジス
タＴｒ２はオフし、メインスイッチング用トランジスタ
Ｔｒ１がオフの時には同期整流用トランジスタＴｒ２は
オンする。
のゲートに供給されるパルスは、メインスイッチング用
トランジスタＴｒ１のゲートに供給されるパルスと、同
期整流用トランジスタＴｒ２のゲートに供給されるパル
スを反転したものとなるので、メインスイッチング用ト
ランジスタＴｒ１がオンの時には同期整流用トランジス
タＴｒ２はオフし、メインスイッチング用トランジスタ
Ｔｒ１がオフの時には同期整流用トランジスタＴｒ２は
オンする。
【００４４】なお、上記の電源回路では、出力電圧Ｖou
tは、メインスイッチング用トランジスタＴｒ１のオン
期間をＴon、オフ期間をＴoff、（Ｔon＋Ｔoff）＝Ｔ0
とすると、 Ｖout＝｛Ｔon／（Ｔon＋Ｔoff）｝×Ｖin＝（Ｔon／Ｔ
0）×Ｖin で表される。
tは、メインスイッチング用トランジスタＴｒ１のオン
期間をＴon、オフ期間をＴoff、（Ｔon＋Ｔoff）＝Ｔ0
とすると、 Ｖout＝｛Ｔon／（Ｔon＋Ｔoff）｝×Ｖin＝（Ｔon／Ｔ
0）×Ｖin で表される。
【００４５】また、平均入力電流Ｉinは、出力電流をＩ
outとすると、 Ｉin=(Ｔon／Ｔ０)×Ｉout で表される。
outとすると、 Ｉin=(Ｔon／Ｔ０)×Ｉout で表される。
【００４６】上記の式（１）、式（２）により電源制御
ＩＣ１０によりスイッチング用トランジスタＴｒ１のオ
ンとオフのディーティー比を制御することにより、出力
電圧Ｖout、出力電流Ｉoutを一定に制御できる。
ＩＣ１０によりスイッチング用トランジスタＴｒ１のオ
ンとオフのディーティー比を制御することにより、出力
電圧Ｖout、出力電流Ｉoutを一定に制御できる。
【００４７】上記構成の電源制御ＩＣ１０は、出力電圧
Ｖoutと出力電流Ｉoutとを測定して、いずれか大きい方
の測定結果により、メインスイッチング用トランジスタ
Ｔｒ１及び同期整流用トランジスタＴｒ２を制御した
が、通常は出力電圧Ｖoutにより制御していおき、過電
流状態になったときに電流制御を行なう電源制御ＩＣが
提案されている。
Ｖoutと出力電流Ｉoutとを測定して、いずれか大きい方
の測定結果により、メインスイッチング用トランジスタ
Ｔｒ１及び同期整流用トランジスタＴｒ２を制御した
が、通常は出力電圧Ｖoutにより制御していおき、過電
流状態になったときに電流制御を行なう電源制御ＩＣが
提案されている。
【００４８】図６に従来の電源制御ＩＣの他の一例のブ
ロック構成図を示す。同図中、図３と同一構成部分には
同一符号を付し、その説明は省略する。
ロック構成図を示す。同図中、図３と同一構成部分には
同一符号を付し、その説明は省略する。
【００４９】電源制御ＩＣ１０１は、差動アンプ１１、
誤差アンプ１２、基準電源１８に代えて比較器２２、基
準電源２３、フリップフロップ２４、ＯＲゲート２５、
ＡＮＤゲート２６を設けた構成とされている。
誤差アンプ１２、基準電源１８に代えて比較器２２、基
準電源２３、フリップフロップ２４、ＯＲゲート２５、
ＡＮＤゲート２６を設けた構成とされている。
【００５０】比較器２２は、非反転入力端子が端子Ｔcs
に接続され、反転端子が基準電源２３を介して端子Ｔfb
に接続されている。基準電源２３は、基準電圧ｅ11を発
生する。比較器２２は、電流センス抵抗Ｒ１の両端の電
圧が基準電圧ｅ11より大きいときにハイレベルとなり、
小さいときにローレベルとなる信号を出力する。フリッ
プフロップ２４は、ＲＳフリップフロップを構成してお
り、セット端子Ｓには比較器２２の出力が供給され、リ
セット端子Ｒには三角波発振器１４の出力三角波が供給
される。
に接続され、反転端子が基準電源２３を介して端子Ｔfb
に接続されている。基準電源２３は、基準電圧ｅ11を発
生する。比較器２２は、電流センス抵抗Ｒ１の両端の電
圧が基準電圧ｅ11より大きいときにハイレベルとなり、
小さいときにローレベルとなる信号を出力する。フリッ
プフロップ２４は、ＲＳフリップフロップを構成してお
り、セット端子Ｓには比較器２２の出力が供給され、リ
セット端子Ｒには三角波発振器１４の出力三角波が供給
される。
【００５１】フリップフロップ２４は、比較器２２の出
力がハイレベルとなるとセットされ、三角波発振器１４
からの三角波が所定のレベルに達するとリセットされ
る。フリップフロップ２４は、一旦セットされるとリセ
ットされるまでハイレベルを出力する。フリップフロッ
プ２４は、非反転出力Ｑ及び反転出力＊Ｑを出力する。
非反転出力ＱはＯＲゲート２５に供給され、反転出力＊
ＱはＡＮＤゲート２６に供給される。
力がハイレベルとなるとセットされ、三角波発振器１４
からの三角波が所定のレベルに達するとリセットされ
る。フリップフロップ２４は、一旦セットされるとリセ
ットされるまでハイレベルを出力する。フリップフロッ
プ２４は、非反転出力Ｑ及び反転出力＊Ｑを出力する。
非反転出力ＱはＯＲゲート２５に供給され、反転出力＊
ＱはＡＮＤゲート２６に供給される。
【００５２】ＯＲゲート２５には、フリップフロップ２
４の非反転出力Ｑ及びＰＷＭ比較器１５の反転出力が供
給される。ＯＲゲート２５は、フリップフロップ２４の
非反転出力ＱとＰＷＭ比較器１５の反転出力とのＯＲ論
理を出力する。ＯＲゲート２５の出力論理は、ドライバ
アンプ１７に供給される。
４の非反転出力Ｑ及びＰＷＭ比較器１５の反転出力が供
給される。ＯＲゲート２５は、フリップフロップ２４の
非反転出力ＱとＰＷＭ比較器１５の反転出力とのＯＲ論
理を出力する。ＯＲゲート２５の出力論理は、ドライバ
アンプ１７に供給される。
【００５３】ＡＮＤゲート２６には、フリップフロップ
２４の反転出力＊Ｑ及びＰＷＭ比較器１５の非反転出力
が供給される。ＡＮＤゲート２６は、フリップフロップ
２４の反転出力＊ＱとＰＷＭ比較器１５の非反転出力と
のＡＮＤ論理を出力する。ＡＮＤゲート２６の出力論理
は、ドライバアンプ１６に供給される。
２４の反転出力＊Ｑ及びＰＷＭ比較器１５の非反転出力
が供給される。ＡＮＤゲート２６は、フリップフロップ
２４の反転出力＊ＱとＰＷＭ比較器１５の非反転出力と
のＡＮＤ論理を出力する。ＡＮＤゲート２６の出力論理
は、ドライバアンプ１６に供給される。
【００５４】電流センス抵抗Ｒ１の両端に発生する電圧
が基準電圧ｅ11以上になると、フリップフロップ２４が
セットされる。フリップフロップ２４がセットされる
と、フリップフロップ２４の非反転出力はハイレベルに
なり、反転出力はローレベルになる。
が基準電圧ｅ11以上になると、フリップフロップ２４が
セットされる。フリップフロップ２４がセットされる
と、フリップフロップ２４の非反転出力はハイレベルに
なり、反転出力はローレベルになる。
【００５５】フリップフロップ２４の非反転出力がハイ
レベルになると、ＯＲゲート２５の出力はＰＷＭ比較器
１５の反転出力によらずにハイレベルとなる。このた
め、端子Ｔdlの出力は、ハイレベルを維持する。端子Ｔ
dlの出力がハイレベルになると、同期整流用トランジス
タＴｒ２はオン状態に維持される。
レベルになると、ＯＲゲート２５の出力はＰＷＭ比較器
１５の反転出力によらずにハイレベルとなる。このた
め、端子Ｔdlの出力は、ハイレベルを維持する。端子Ｔ
dlの出力がハイレベルになると、同期整流用トランジス
タＴｒ２はオン状態に維持される。
【００５６】また、フリップフロップ２４の反転出力が
ローレベルになることにより、ＡＮＤゲート２６の出力
はＰＷＭ比較器１５の非反転出力によらずにローレベル
になる。このため、端子Ｔdhの出力は、ローレベルを維
持する。端子Ｔdhの出力がローレベルに維持されると、
メインスイッチング用トランジスタＴｒ１はオフ状態に
維持される。以上により、出力電流Ｉoutが制限され、
過電流保護が行なわれる。
ローレベルになることにより、ＡＮＤゲート２６の出力
はＰＷＭ比較器１５の非反転出力によらずにローレベル
になる。このため、端子Ｔdhの出力は、ローレベルを維
持する。端子Ｔdhの出力がローレベルに維持されると、
メインスイッチング用トランジスタＴｒ１はオフ状態に
維持される。以上により、出力電流Ｉoutが制限され、
過電流保護が行なわれる。
【００５７】フリップフロップ２４は、三角波発振器１
４の出力が所定のレベルになると、リセットされる。リ
セット時に過電流状態が解消されていれば、フリップフ
ロップ２４は、リセット状態に維持され、通常の電圧制
御が行なわれる。また、リセット時に過電流状態が解消
されていなければ、フリップフロップ２４は再びセット
され、メインスイッチング用トランジスタＴｒ１のオフ
状態が維持され、過電流保護が継続される。
４の出力が所定のレベルになると、リセットされる。リ
セット時に過電流状態が解消されていれば、フリップフ
ロップ２４は、リセット状態に維持され、通常の電圧制
御が行なわれる。また、リセット時に過電流状態が解消
されていなければ、フリップフロップ２４は再びセット
され、メインスイッチング用トランジスタＴｒ１のオフ
状態が維持され、過電流保護が継続される。
【００５８】なお、上記の構成では過電流時にメインス
イッチング用トランジスタＴｒ１をオフし、過電流が解
除されると電圧制御が行なわれるように構成されている
が、過電流時にメインスイッチング用トランジスタＴｒ
１をオフさせた後は過電流が解除されても電源が再投入
されるまでメインスイッチング用トランジスタＴｒ１を
オフさせたままの状態に維持するようにしてもよい。
イッチング用トランジスタＴｒ１をオフし、過電流が解
除されると電圧制御が行なわれるように構成されている
が、過電流時にメインスイッチング用トランジスタＴｒ
１をオフさせた後は過電流が解除されても電源が再投入
されるまでメインスイッチング用トランジスタＴｒ１を
オフさせたままの状態に維持するようにしてもよい。
【００５９】図７に従来の電源制御ＩＣの他の一例の構
成図を示す。同図中、図６と同一構成部分には同一符号
を付し、その説明は省略する。
成図を示す。同図中、図６と同一構成部分には同一符号
を付し、その説明は省略する。
【００６０】電源制御ＩＣ３１は、三角波発振器１４の
三角波でフリップフロップ２４をリセットしないように
している。
三角波でフリップフロップ２４をリセットしないように
している。
【００６１】
【発明が解決しようとする課題】しかしながら、従来に
おいては、電流センス抵抗は、メインスイッチングトラ
ンジスタと負荷との間に直列に接続されていたため、電
流センス抵抗により電力損失が発生していた。電流セン
ス抵抗による電力損失は、出力電流の大電流化にともな
い増大する。
おいては、電流センス抵抗は、メインスイッチングトラ
ンジスタと負荷との間に直列に接続されていたため、電
流センス抵抗により電力損失が発生していた。電流セン
ス抵抗による電力損失は、出力電流の大電流化にともな
い増大する。
【００６２】また、電流センス抵抗による電力損失を小
さくするためには、電流センス抵抗を小さくすればよ
い。しかし、電流センス抵抗を小さい抵抗値の抵抗にし
たとしても電流センス抵抗による電力損失を完全になく
すことはできない。また、抵抗値の小さい抵抗は、高価
である。さらに、電流センス抵抗は、通常ディスクリー
ト部品によって構成されるため、その物理的にスペース
をとるなどの問題点があった。
さくするためには、電流センス抵抗を小さくすればよ
い。しかし、電流センス抵抗を小さい抵抗値の抵抗にし
たとしても電流センス抵抗による電力損失を完全になく
すことはできない。また、抵抗値の小さい抵抗は、高価
である。さらに、電流センス抵抗は、通常ディスクリー
ト部品によって構成されるため、その物理的にスペース
をとるなどの問題点があった。
【００６３】本発明は上記の点に鑑みてなされたもの
で、安価で、省スペース化が可能であり、さらに、電力
損失を低減できる電源制御装置、電源回路及び電源制御
方法並びに電子機器を提供することを目的とする。
で、安価で、省スペース化が可能であり、さらに、電力
損失を低減できる電源制御装置、電源回路及び電源制御
方法並びに電子機器を提供することを目的とする。
【００６４】
【課題を解決するための手段】本発明は、スイッチング
素子がオン状態であることを検出し、スイッチング素子
がオン状態であることが検出されたときに、スイッチン
グ素子に流れる電流に応じてスイッチング素子に発生す
る電圧を検出し、スイッチング素子に発生する検出電圧
に応じてスイッチング素子を制御して、出力電圧を制御
する。
素子がオン状態であることを検出し、スイッチング素子
がオン状態であることが検出されたときに、スイッチン
グ素子に流れる電流に応じてスイッチング素子に発生す
る電圧を検出し、スイッチング素子に発生する検出電圧
に応じてスイッチング素子を制御して、出力電圧を制御
する。
【００６５】このとき例えば、スイッチング素子を制御
するための制御信号により、スイッチング素子がオン状
態であることを検出する。あるいは、スイッチング素子
のゲート−ソース間電圧と所定電圧との大小に応じてス
イッチング素子のオン状態を検出するようにしてもよ
い。さらに、出力電圧と所定の電圧との電位差を検出
し、電位差と所定の電圧との大小に応じてスイッチング
素子のオン状態を検出するようにしてもよい。
するための制御信号により、スイッチング素子がオン状
態であることを検出する。あるいは、スイッチング素子
のゲート−ソース間電圧と所定電圧との大小に応じてス
イッチング素子のオン状態を検出するようにしてもよ
い。さらに、出力電圧と所定の電圧との電位差を検出
し、電位差と所定の電圧との大小に応じてスイッチング
素子のオン状態を検出するようにしてもよい。
【００６６】本発明によれば、スイッチング素子のオン
抵抗を用いて出力電流を検出できるので、電流センス抵
抗が不要となり、電流センス抵抗による電力消費をなく
すことができるため、省電力化、コスト低下を実現でき
る。
抵抗を用いて出力電流を検出できるので、電流センス抵
抗が不要となり、電流センス抵抗による電力消費をなく
すことができるため、省電力化、コスト低下を実現でき
る。
【００６７】また、本発明は、所定の電圧を外部からの
電圧に基づいて設定可能とする。
電圧に基づいて設定可能とする。
【００６８】本発明によれば、外部電圧を可変すること
によりオン状態を検出するための電圧を適正な値に設定
でき、スイッチング素子が確実にオンしたことを検出で
きる。
によりオン状態を検出するための電圧を適正な値に設定
でき、スイッチング素子が確実にオンしたことを検出で
きる。
【００６９】
【発明の実施の形態】図８に本発明の一実施例のＤＣ−
ＤＣコンバータのブロック構成図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明は省略す
る。
ＤＣコンバータのブロック構成図を示す。同図中、図２
と同一構成部分には同一符号を付し、その説明は省略す
る。
【００７０】本実施例のＤＣ−ＤＣコンバータ１００
は、例えば、図１の電子機器１に内蔵されるＤＣ−ＤＣ
コンバータ７−１〜７−３として用いられる。ＤＣ−Ｄ
Ｃコンバータ１００は、電流センス抵抗Ｒ１をメインス
イッチング用トランジスタＴｒ１のオン抵抗で構成す
る。本実施例のＤＣ−ＤＣコンバータ１００は、電流セ
ンス抵抗Ｒ１を削除し、抵抗Ｒ４を設けるとともに、電
源制御ＩＣ１１０の構成が図３に示される電源制御ＩＣ
１０とは相違する。
は、例えば、図１の電子機器１に内蔵されるＤＣ−ＤＣ
コンバータ７−１〜７−３として用いられる。ＤＣ−Ｄ
Ｃコンバータ１００は、電流センス抵抗Ｒ１をメインス
イッチング用トランジスタＴｒ１のオン抵抗で構成す
る。本実施例のＤＣ−ＤＣコンバータ１００は、電流セ
ンス抵抗Ｒ１を削除し、抵抗Ｒ４を設けるとともに、電
源制御ＩＣ１１０の構成が図３に示される電源制御ＩＣ
１０とは相違する。
【００７１】電源制御ＩＣ１１０は、図６に示す電源制
御ＩＣ１０の端子Ｔcsに代えて端子Ｔilが設けられる。
抵抗Ｒ４は、電源制御ＩＣ１１０の端子Ｔilと入力端子
Ｔvin との間に設けられる。
御ＩＣ１０の端子Ｔcsに代えて端子Ｔilが設けられる。
抵抗Ｒ４は、電源制御ＩＣ１１０の端子Ｔilと入力端子
Ｔvin との間に設けられる。
【００７２】図９に本発明の一実施例の電源制御ＩＣの
ブロック構成図を示す。図６と同一構成部分には同一符
号を付し、その説明は省略する。
ブロック構成図を示す。図６と同一構成部分には同一符
号を付し、その説明は省略する。
【００７３】本実施例の電源制御ＩＣ１１０は、比較器
２２、基準電源２３に代えて比較器１２１、１２２、Ａ
ＮＤゲート１２３、基準電源１２４、定電流源１２５が
設けられる。
２２、基準電源２３に代えて比較器１２１、１２２、Ａ
ＮＤゲート１２３、基準電源１２４、定電流源１２５が
設けられる。
【００７４】比較器１２１は、非反転入力端子が端子Ｔ
dhに接続され、反転入力端子が基準電源１２４を介して
端子Ｔvlに供給される。比較器１２１は、メインスイッ
チング用トランジスタＴｒ１のゲート−ドレイン間電圧
が基準電源１２４の基準電圧ｅ21より大きいとハイレベ
ル、小さいとローレベルとなる信号を出力する。比較器
１２１の比較結果によりメインスイッチング用トランジ
スタＴｒ１がオン状態か、オフ状態かを判定できる。
dhに接続され、反転入力端子が基準電源１２４を介して
端子Ｔvlに供給される。比較器１２１は、メインスイッ
チング用トランジスタＴｒ１のゲート−ドレイン間電圧
が基準電源１２４の基準電圧ｅ21より大きいとハイレベ
ル、小さいとローレベルとなる信号を出力する。比較器
１２１の比較結果によりメインスイッチング用トランジ
スタＴｒ１がオン状態か、オフ状態かを判定できる。
【００７５】比較器１２２は、非反転入力端子が端子Ｔ
ilに接続され、反転入力端子が端子Ｔvlに接続される。
また、端子Ｔilと接地との間には定電流源１２５が接続
される。定電流源１２５は、抵抗Ｒ４から電流を引き込
み、抵抗Ｒ４に基準電圧ｅ31を発生させる。比較器１２
２は、メインスイッチング用トランジスタＴｒ１のソー
ス−ドレイン間電圧が基準電圧ｅ31以上のときにハイレ
ベルとなり、基準電圧ｅ31以下のときにローレベルとな
る信号を出力する。比較器１２２の比較結果により出力
電流を判定できる。
ilに接続され、反転入力端子が端子Ｔvlに接続される。
また、端子Ｔilと接地との間には定電流源１２５が接続
される。定電流源１２５は、抵抗Ｒ４から電流を引き込
み、抵抗Ｒ４に基準電圧ｅ31を発生させる。比較器１２
２は、メインスイッチング用トランジスタＴｒ１のソー
ス−ドレイン間電圧が基準電圧ｅ31以上のときにハイレ
ベルとなり、基準電圧ｅ31以下のときにローレベルとな
る信号を出力する。比較器１２２の比較結果により出力
電流を判定できる。
【００７６】ＡＮＤゲート１２３には、コンパレータ１
２１の出力及びコンパレータ１２２の出力が供給され
る。ＡＮＤゲート１２３は、コンパレータ１２１の出力
とコンパレータ１２２の出力とのＡＮＤ論理をとる。
２１の出力及びコンパレータ１２２の出力が供給され
る。ＡＮＤゲート１２３は、コンパレータ１２１の出力
とコンパレータ１２２の出力とのＡＮＤ論理をとる。
【００７７】ＡＮＤゲート１２３の出力は、フリップフ
ロップ２４のセット端子に供給される。フリップフロッ
プ２４は、コンパレータ１２１の出力がハイレベル、す
なわち、メインスイッチング用トランジスタＴｒ１がオ
ン状態であり、かつ、コンパレータ１２２の出力がハイ
レベル、すなわち、メインスイッチング用トランジスタ
Ｔｒ１のソース−ドレインに流れる電流が所定値より大
きいときに、セットされる。
ロップ２４のセット端子に供給される。フリップフロッ
プ２４は、コンパレータ１２１の出力がハイレベル、す
なわち、メインスイッチング用トランジスタＴｒ１がオ
ン状態であり、かつ、コンパレータ１２２の出力がハイ
レベル、すなわち、メインスイッチング用トランジスタ
Ｔｒ１のソース−ドレインに流れる電流が所定値より大
きいときに、セットされる。
【００７８】図１０に本発明の一実施例の電源制御ＩＣ
の動作説明図を示す。図１０（Ａ）はエラーアンプ１３
の出力及び三角波発振器１４の出力三角波、図１０
（Ｂ）はメインスイッチング用トランジスタＴｒ１のゲ
ート−ソース間電圧Ｖgs、図１０（Ｃ）はメインスイッ
チング用トランジスタＴｒ１のソース−ドレイン間抵抗
ＳＤrの状態を示す。
の動作説明図を示す。図１０（Ａ）はエラーアンプ１３
の出力及び三角波発振器１４の出力三角波、図１０
（Ｂ）はメインスイッチング用トランジスタＴｒ１のゲ
ート−ソース間電圧Ｖgs、図１０（Ｃ）はメインスイッ
チング用トランジスタＴｒ１のソース−ドレイン間抵抗
ＳＤrの状態を示す。
【００７９】時刻ｔ１で三角波発振器１４の出力三角波
がエラーアンプ１３の出力より小さくなると、ＰＷＭ比
較器１５の出力がハイレベルになる。ＰＷＭ比較器１５
がハイレベルになるとドライブアンプ１６の出力もハイ
レベルになる。ドライブアンプ１６の出力がハイレベル
になる。ドライブアンプ１６の出力は、端子Ｔdhを介し
てメインスイッチング用トランジスタＴｒ１のゲートに
供給される。
がエラーアンプ１３の出力より小さくなると、ＰＷＭ比
較器１５の出力がハイレベルになる。ＰＷＭ比較器１５
がハイレベルになるとドライブアンプ１６の出力もハイ
レベルになる。ドライブアンプ１６の出力がハイレベル
になる。ドライブアンプ１６の出力は、端子Ｔdhを介し
てメインスイッチング用トランジスタＴｒ１のゲートに
供給される。
【００８０】メインスイッチング用トランジスタＴｒ１
のゲートがハイレベルになると、メインスイッチング用
トランジスタＴｒ１のゲート−ソース間電圧Ｖgsが図１
０（Ｂ）に示すように立ち上がる。メインスイッチング
用トランジスタＴｒ１のゲート−ソース間電圧Ｖgsが図
１０（Ｂ）に示すように立ち上がると同時にメインスイ
ッチング用トランジスタＴｒ１がオンしてソースドレイ
ン間抵抗ＳＤr が図１０（Ｃ）に示すように低下する。
のゲートがハイレベルになると、メインスイッチング用
トランジスタＴｒ１のゲート−ソース間電圧Ｖgsが図１
０（Ｂ）に示すように立ち上がる。メインスイッチング
用トランジスタＴｒ１のゲート−ソース間電圧Ｖgsが図
１０（Ｂ）に示すように立ち上がると同時にメインスイ
ッチング用トランジスタＴｒ１がオンしてソースドレイ
ン間抵抗ＳＤr が図１０（Ｃ）に示すように低下する。
【００８１】時刻ｔ２で図１０（Ｂ）に示すゲート−ソ
ース間電圧ＶGSがオン電圧Ｖonに達すると図１０（Ｃ）
に示すようにメインスイッチング用トランジスタＴｒ１
のソース−ドレイン間抵抗ＳＤrが最小になる。よっ
て、基準電源１２４の基準電圧ｅ21をオン電圧Ｖon以上
に設定しておくことによりメインスイッチング用トラン
ジスタＴｒ１のオン状態を確実に検出できる。よって、
常に一定の抵抗値で電流値を検出できるようになる。
ース間電圧ＶGSがオン電圧Ｖonに達すると図１０（Ｃ）
に示すようにメインスイッチング用トランジスタＴｒ１
のソース−ドレイン間抵抗ＳＤrが最小になる。よっ
て、基準電源１２４の基準電圧ｅ21をオン電圧Ｖon以上
に設定しておくことによりメインスイッチング用トラン
ジスタＴｒ１のオン状態を確実に検出できる。よって、
常に一定の抵抗値で電流値を検出できるようになる。
【００８２】本実施例によれば、メインスイッチング用
トランジスタＴｒ１が確実にオン状態であるときに、メ
インスイッチング用トランジスタＴｒ１のオン抵抗を用
いてメインスイッチング用トランジスタＴｒ１に流れる
電流を検出して過電流状態を検出できる。よって、電流
センス抵抗が不要となり、余分な電流消費を防止でき
る。
トランジスタＴｒ１が確実にオン状態であるときに、メ
インスイッチング用トランジスタＴｒ１のオン抵抗を用
いてメインスイッチング用トランジスタＴｒ１に流れる
電流を検出して過電流状態を検出できる。よって、電流
センス抵抗が不要となり、余分な電流消費を防止でき
る。
【００８３】なお，本実施例の電源制御ＩＣ１１０は、
メインスイッチング用トランジスタＴｒ１のオン状態を
検出するために基準電圧源１２４を用いたが、基準電圧
源１２４に代えてメインスイッチング用トランジスタＴ
ｒ１のソース−ドレイン間電圧の分圧電圧を用いてもよ
い。
メインスイッチング用トランジスタＴｒ１のオン状態を
検出するために基準電圧源１２４を用いたが、基準電圧
源１２４に代えてメインスイッチング用トランジスタＴ
ｒ１のソース−ドレイン間電圧の分圧電圧を用いてもよ
い。
【００８４】図１１に本発明の一実施例の電源制御ＩＣ
の第１変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
の第１変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
【００８５】本変形例の電源制御ＩＣ１３０は、図９に
示される電源制御ＩＣ１１０の基準電源１２４に代えて
抵抗Ｒ５、Ｒ６を端子Ｔcbと端子Ｔvlとの間に直列に接
続し、抵抗Ｒ５と抵抗Ｒ６との接続点を比較器１２１の
反転入力端子に接続する。
示される電源制御ＩＣ１１０の基準電源１２４に代えて
抵抗Ｒ５、Ｒ６を端子Ｔcbと端子Ｔvlとの間に直列に接
続し、抵抗Ｒ５と抵抗Ｒ６との接続点を比較器１２１の
反転入力端子に接続する。
【００８６】本変形例によれば、外部電源端子Ｔvgに接
続された端子Ｔcbの電圧を抵抗Ｒ５、Ｒ６で分圧して用
いることにより、外部電源端子Ｔvgに印加される電圧Ｖ
Ｇを可変することにより、オン状態を検出電圧を可変す
ることができる。
続された端子Ｔcbの電圧を抵抗Ｒ５、Ｒ６で分圧して用
いることにより、外部電源端子Ｔvgに印加される電圧Ｖ
Ｇを可変することにより、オン状態を検出電圧を可変す
ることができる。
【００８７】図１２に本発明の一実施例の電源制御ＩＣ
の第２変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
の第２変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
【００８８】本変形例の電源制御ＩＣ１４０は、比較器
１２１の非反転入力端子をエラーアンプ１３の出力に接
続した構成とされている。
１２１の非反転入力端子をエラーアンプ１３の出力に接
続した構成とされている。
【００８９】本変形例によれば、出力電圧Ｖoutの誤
差、すなわち、エラーアンプ１３の出力が基準電源１２
４の基準電圧ｅ31より大きいときに過電流状態である
と、判定する。
差、すなわち、エラーアンプ１３の出力が基準電源１２
４の基準電圧ｅ31より大きいときに過電流状態である
と、判定する。
【００９０】図１３に本発明の一実施例の電源制御ＩＣ
の第２変形例の動作説明図を示す。図１３（Ａ）はエラ
ーアンプ１３の出力と三角波発振器１４の出力三角波、
図１３（Ｂ）は、メインスイッチング用トランジスタＴ
ｒ１のゲート−ソース間電圧ＶGS、図１３（Ｃ）にメイ
ンスイッチング用トランジスタＴｒ１のソース−ドレイ
ン間抵抗ＳＤrの状態を示す。
の第２変形例の動作説明図を示す。図１３（Ａ）はエラ
ーアンプ１３の出力と三角波発振器１４の出力三角波、
図１３（Ｂ）は、メインスイッチング用トランジスタＴ
ｒ１のゲート−ソース間電圧ＶGS、図１３（Ｃ）にメイ
ンスイッチング用トランジスタＴｒ１のソース−ドレイ
ン間抵抗ＳＤrの状態を示す。
【００９１】図１３（Ａ）に示すようにエラーアンプ１
３の出力があまりに低いと、図１３（Ｂ）に示すように
メインスイッチング用トランジスタＴｒ１のゲート−ソ
ース間電圧ＶGSがオン電圧となる時間が非常の短くな
り、図１３（Ｃ）に示すようにメインスイッチング用ト
ランジスタＴｒ１のソース−ドレイン間抵抗ＳＤＲが最
小となる時間が確保できず、メインスイッチング用トラ
ンジスタＴｒ１を流れる電流による電圧降下を正しく測
定できない。
３の出力があまりに低いと、図１３（Ｂ）に示すように
メインスイッチング用トランジスタＴｒ１のゲート−ソ
ース間電圧ＶGSがオン電圧となる時間が非常の短くな
り、図１３（Ｃ）に示すようにメインスイッチング用ト
ランジスタＴｒ１のソース−ドレイン間抵抗ＳＤＲが最
小となる時間が確保できず、メインスイッチング用トラ
ンジスタＴｒ１を流れる電流による電圧降下を正しく測
定できない。
【００９２】よって、エラーアンプ１３の出力を基準電
源１２４の基準電圧ｅ31と比較し、基準電圧ｅ31以上あ
れば、メインスイッチング用トランジスタＴｒ１のオン
時間が十分に確保できると判断できる。ことを示してい
るので、正しくＦＥＴ１を流れる電流による電圧降下を
測定できることになる。
源１２４の基準電圧ｅ31と比較し、基準電圧ｅ31以上あ
れば、メインスイッチング用トランジスタＴｒ１のオン
時間が十分に確保できると判断できる。ことを示してい
るので、正しくＦＥＴ１を流れる電流による電圧降下を
測定できることになる。
【００９３】また、電源制御ＩＣ１１０、１３０、１４
０は、電流制御を行なう場合について説明したが、過電
流制御を行なうようにしてもよい。
０は、電流制御を行なう場合について説明したが、過電
流制御を行なうようにしてもよい。
【００９４】図１４に本発明の一実施例の電源制御ＩＣ
の第３変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
の第３変形例のブロック構成図を示す。同図中、図９と
同一構成部分には同一符号を付し、その説明は省略す
る。
【００９５】本変形例の電源制御ＩＣ１５０は、図９に
示す電源制御ＩＣ１１０において、フリップフロップ２
４にリセットをかけない構成としている。
示す電源制御ＩＣ１１０において、フリップフロップ２
４にリセットをかけない構成としている。
【００９６】図１５に本発明の一実施例の電源制御ＩＣ
の第４変形例のブロック構成図を示す。同図中、図１１
と同一構成部分には同一符号を付し、その説明は省略す
る。
の第４変形例のブロック構成図を示す。同図中、図１１
と同一構成部分には同一符号を付し、その説明は省略す
る。
【００９７】本変形例の電源制御ＩＣ１６０は、図１１
に示す電源制御ＩＣ１３０において、フリップフロップ
２４にリセットかけない構成としている。
に示す電源制御ＩＣ１３０において、フリップフロップ
２４にリセットかけない構成としている。
【００９８】電源制御ＩＣ１１０、１３０、１４０、１
５０では、メインスイッチング用トランジスタＴｒ１の
ゲート−ソース間電圧からメインスイッチング用トラン
ジスタＴｒ１のオン状態を検出したが、出力電圧Ｖinか
らオン状態を検出するようにしてもよい。
５０では、メインスイッチング用トランジスタＴｒ１の
ゲート−ソース間電圧からメインスイッチング用トラン
ジスタＴｒ１のオン状態を検出したが、出力電圧Ｖinか
らオン状態を検出するようにしてもよい。
【００９９】図１６に本発明の一実施例の電源制御ＩＣ
の第５変形例のブロック構成図を示す。同図中、図１２
と同一構成部分には同一符号を付し、その説明は省略す
る。
の第５変形例のブロック構成図を示す。同図中、図１２
と同一構成部分には同一符号を付し、その説明は省略す
る。
【０１００】本変形例の電源制御ＩＣ１７０は、図１２
に示す電源制御ＩＣ１４０において、フリップフロップ
２４にリセットかけない構成としている。
に示す電源制御ＩＣ１４０において、フリップフロップ
２４にリセットかけない構成としている。
【０１０１】以上説明したように、本実施例によれば、
ＤＣ−ＤＣコンバータの出力電流を電流センス抵抗を用
いずにメインスイッチング用トランジスタＴｒ１のオン
抵抗を利用して測定できるようになる。このとき、本実
施例によれば、メインスイッチング用トランジスタＴｒ
１のソース−ゲート間電圧ＶGSを監視し、この電圧が一
定値以上であるときに、メインスイッチング用トランジ
スタＴｒ１のソースとドレイン間電圧を測定すること
で、メインスイッチング用トランジスタＴＲ１に流れる
電流を測定することにより、メインスイッチング用トラ
ンジスタＴｒ１が確実にオン状態でメインスイッチング
用トランジスタＴｒ１のソースとドレイン間電圧を測定
することができ、誤検出防止できる。
ＤＣ−ＤＣコンバータの出力電流を電流センス抵抗を用
いずにメインスイッチング用トランジスタＴｒ１のオン
抵抗を利用して測定できるようになる。このとき、本実
施例によれば、メインスイッチング用トランジスタＴｒ
１のソース−ゲート間電圧ＶGSを監視し、この電圧が一
定値以上であるときに、メインスイッチング用トランジ
スタＴｒ１のソースとドレイン間電圧を測定すること
で、メインスイッチング用トランジスタＴＲ１に流れる
電流を測定することにより、メインスイッチング用トラ
ンジスタＴｒ１が確実にオン状態でメインスイッチング
用トランジスタＴｒ１のソースとドレイン間電圧を測定
することができ、誤検出防止できる。
【０１０２】なお、本発明は上記の実施例に限定される
ものではなく、本発明の請求の範囲から逸脱することな
く、各種の変形例が考えられるものである。
ものではなく、本発明の請求の範囲から逸脱することな
く、各種の変形例が考えられるものである。
【０１０３】
【発明の効果】上述の如く、本発明によれば、スイッチ
ング素子のオン抵抗を用いて出力電流を検出できるの
で、電流センス抵抗が不要となり、電流センス抵抗によ
る電力消費をなくすことができるため、省電力化、コス
ト低下を実現できる等の特長を有する。
ング素子のオン抵抗を用いて出力電流を検出できるの
で、電流センス抵抗が不要となり、電流センス抵抗によ
る電力消費をなくすことができるため、省電力化、コス
ト低下を実現できる等の特長を有する。
【０１０４】また、本発明によれば、所定の電圧を外部
からの電圧に基づいて設定可能とすることにより、外部
電圧を可変することによりオン状態を検出するための電
圧を適正な値に設定でき、スイッチング素子が確実にオ
ンしたことを検出できる等の特長を有する。
からの電圧に基づいて設定可能とすることにより、外部
電圧を可変することによりオン状態を検出するための電
圧を適正な値に設定でき、スイッチング素子が確実にオ
ンしたことを検出できる等の特長を有する。
【図１】電子機器の電源系のブロック構成図である。
【図２】従来のＤＣ−ＤＣコンバータの一例のブロック
構成図である。
構成図である。
【図３】図３に従来のＤＣ−ＤＣコンバータの一例の電
源制御ＩＣのブロック構成図である。
源制御ＩＣのブロック構成図である。
【図４】従来の電源制御ＩＣの一例の電圧制御時の動作
波形図である。
波形図である。
【図５】従来の電源制御ＩＣの一例の電流制御時の動作
波形図である。
波形図である。
【図６】従来の電源制御ＩＣの他の一例のブロック構成
図である。
図である。
【図７】従来の電源制御ＩＣの他の一例の構成図であ
る。
る。
【図８】本発明の一実施例のＤＣ−ＤＣコンバータのブ
ロック構成図である。
ロック構成図である。
【図９】本発明の一実施例の電源制御ＩＣのブロック構
成図である。
成図である。
【図１０】本発明の一実施例の電源制御ＩＣの動作説明
図である。
図である。
【図１１】本発明の一実施例の電源制御ＩＣの第１変形
例のブロック構成図である。
例のブロック構成図である。
【図１２】本発明の一実施例の電源制御ＩＣの第２変形
例のブロック構成図である。
例のブロック構成図である。
【図１３】本発明の一実施例の電源制御ＩＣの第２変形
例の動作説明図である。
例の動作説明図である。
【図１４】本発明の一実施例の電源制御ＩＣの第３変形
例のブロック構成図である。
例のブロック構成図である。
【図１５】本発明の一実施例の電源制御ＩＣの第４変形
例のブロック構成図である。
例のブロック構成図である。
【図１６】本発明の一実施例の電源制御ＩＣの第５変形
例のブロック構成図である。
例のブロック構成図である。
１ 電子機器 １３ エラーアンプ １４ 三角波発振器 １５ ＰＷＭ比較器 １６、１７ ドライブアンプ １９、１２４ 基準電圧源 ２４ フリップフロップ ２５ ＯＲゲート ２６、１２３ ＡＮＤゲート １００ ＤＣ−ＤＣコンバータ １１０、１３０、１４０、１５０、１６０ 電源制御Ｉ
Ｃ １２１、１２２ 比較器 １２５ 定電流源
Ｃ １２１、１２２ 比較器 １２５ 定電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小澤 秀清 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 板倉 和彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 滝本 久市 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5H730 AA14 AA15 AA20 AS19 BB13 BB14 DD04 DD12 DD26 FD26 FG05
Claims (28)
- 【請求項１】 スイッチング素子が接続され、該スイッ
チング素子に制御信号を供給して該スイッチング素子を
制御することにより電源を制御する電源制御装置におい
て、 前記スイッチング素子がオン状態であることを検出する
オン状態検出手段と、 前記スイッチング素子がオン状態であることが検出され
たときに、前記スイッチング素子に発生する電圧を検出
する電圧検出手段とを有することを特徴とする電源制御
装置。 - 【請求項２】 前記オン状態検出手段は、前記制御信号
に応じて前記スイッチング素子がオン状態か否かを検出
することを特徴とする請求項１記載の電源制御装置。 - 【請求項３】 前記オン状態検出手段は、前記スイッチ
ング素子のゲート−ソース間電圧と所定電圧との大小を
比較する比較手段を有することを特徴とする請求項１又
は２記載の電源制御装置。 - 【請求項４】 前記オン状態検出手段は、前記所定の電
圧を外部からの電圧に基づいて設定可能としたことを特
徴とする請求項３記載の電源制御装置。 - 【請求項５】 前記オン状態検出手段は，出力電圧と所
定の電圧との電位差を検出する誤差検出手段と前記誤差
検出手段で検出された前記電位差と所定の電圧との大小
を比較する比較手段とを有することを特徴とする請求項
１又は２記載の電源制御装置。 - 【請求項６】 前記オン状態検出手段は、前記所定の電
圧を外部からの電圧に基づいて設定可能としたことを特
徴とする請求項５記載の電源制御装置。 - 【請求項７】 前記検出手段は、前記スイッチング素子
のソース−ドレイン間電圧を所定の電圧の大小を比較す
る比較手段を有することを特徴とする請求項１乃至３の
いずれか一項記載の電源制御装置。 - 【請求項８】 出力電圧を制御するスイッチング素子
と、該出力電圧に応じて前記スイッチング素子を制御す
る電源制御手段とを有する電源装置において、 前記スイッチング素子がオン状態であることを検出する
オン状態検出手段と、 前記スイッチング素子がオン状態であることが検出され
たときに、前記スイッチング素子に発生する電圧を検出
する電圧検出手段とを有することを特徴とする電源装
置。 - 【請求項９】 前記オン状態検出手段は、前記制御信号
に応じて前記スイッチング素子がオン状態か否かを検出
することを特徴とする請求項８記載の電源装置。 - 【請求項１０】 前記オン状態検出手段は、前記スイッ
チング素子のゲート−ソース間電圧と所定電圧との大小
を比較する比較手段を有することを特徴とする請求項８
又は９記載の電源装置。 - 【請求項１１】 前記オン状態検出手段は、前記所定の
電圧を外部からの電圧に基づいて設定可能としたことを
特徴とする請求項１０記載の電源装置。 - 【請求項１２】 前記オン状態検出手段は，出力電圧と
所定の電圧との電位差を検出する誤差検出手段と前記誤
差検出手段で検出された前記電位差と所定の電圧との大
小を比較する比較手段とを有することを特徴とする請求
項８又は９記載の電源装置。 - 【請求項１３】 前記オン状態検出手段は、前記所定の
電圧を外部からの電圧に基づいて設定可能としたことを
特徴とする請求項１２記載の電源装置。 - 【請求項１４】 前記検出手段は、前記スイッチング素
子のソース−ドレイン間電圧を所定の電圧の大小を比較
する比較手段を有することを特徴とする請求項８乃至１
３のいずれか一項記載の電源装置。 - 【請求項１５】 スイッチング素子を制御して、出力電
圧を制御する電源制御方法において、 前記スイッチング素子がオン状態であることを検出し、 前記スイッチング素子がオン状態であることが検出され
たときに、前記スイッチング素子に発生する電圧を検出
し、 前記スイッチング素子に発生する検出電圧に応じて前記
出力電圧を制御することを特徴とする電源制御方法。 - 【請求項１６】 前記スイッチング素子を制御する制御
信号に応じて前記スイッチング素子がオン状態か否かを
検出することを特徴とする請求項１５記載の電源制御方
法。 - 【請求項１７】 前記スイッチング素子のゲート−ソー
ス間電圧と所定電圧との大小に応じて前記スイッチング
素子のオン状態を検出することを特徴とする請求項１５
又は１６記載の電源制御方法。 - 【請求項１８】 前記所定の電圧を外部からの電圧に基
づいて設定可能としたことを特徴とする請求項１７記載
の電源制御方法。 - 【請求項１９】 前記出力電圧と所定の電圧との電位差
を検出し、 前記電位差と所定の電圧との大小に応じて前記スイッチ
ング素子のオン状態を検出することを特徴とする請求項
１５又は１６記載の電源制御方法。 - 【請求項２０】 前記所定の電圧を外部からの電圧に基
づいて設定可能としたことを特徴とする請求項１９記載
の電源制御方法。 - 【請求項２１】 前記スイッチング素子のソース−ドレ
イン間電圧を所定の電圧の大小に応じて前記スイッチン
グ素子を制御することを特徴とする請求項１５乃至２０
のいずれか一項記載の電源制御方法。 - 【請求項２２】 入力電圧をスイッチング素子により所
定の駆動電圧に変換して、内部装置に供給する電源制御
手段を備える電子機器において、 前記電源制御手段は、 前記スイッチング素子がオン状態であることを検出し、 前記スイッチング素子がオン状態であることが検出され
たときに、前記スイッチング素子に発生する電圧を検出
し、 前記スイッチング素子に発生する検出電圧に応じて前記
駆動電圧を制御することを特徴とする電子機器。 - 【請求項２３】 前記電源制御手段は、前記スイッチン
グ素子を制御する制御信号に応じて前記スイッチング素
子がオン状態か否かを検出することを特徴とする請求項
２２記載の電子機器。 - 【請求項２４】 前記電源制御手段は、前記スイッチン
グ素子のゲート−ソース間電圧と所定電圧との大小に応
じて前記スイッチング素子のオン状態を検出することを
特徴とする請求項２２又は２３記載の電子機器。 - 【請求項２５】 前記電源制御手段は、前記所定の電圧
を外部からの電圧に基づいて設定可能としたことを特徴
とする請求項２４記載の電子機器。 - 【請求項２６】 前記電源制御手段は、前記出力電圧と
所定の電圧との電位差を検出し、 前記電位差と所定の電圧との大小に応じて前記スイッチ
ング素子のオン状態を検出することを特徴とする請求項
２２又は２３記載の電子機器。 - 【請求項２７】 前記電源制御手段は、前記所定の電圧
を外部からの電圧に基づいて設定可能としたことを特徴
とする請求項２６記載の電子機器。 - 【請求項２８】 前記電源制御手段は、前記スイッチン
グ素子のソース−ドレイン間電圧を所定の電圧の大小に
応じて前記スイッチング素子を制御することを特徴とす
る請求項２２乃至２７のいずれか一項記載の電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076994A JP2001268899A (ja) | 2000-03-17 | 2000-03-17 | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
| US09/716,213 US6724175B1 (en) | 2000-03-17 | 2000-11-21 | Power supply control device, power supply circuit, power supply control method, and electronic apparatus controlling output voltage thereof in accordance with a voltage detected across an on switching element |
| EP00310477A EP1134880B1 (en) | 2000-03-17 | 2000-11-24 | Power supply control device and method, power supply control method, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076994A JP2001268899A (ja) | 2000-03-17 | 2000-03-17 | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001268899A true JP2001268899A (ja) | 2001-09-28 |
Family
ID=18594641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000076994A Pending JP2001268899A (ja) | 2000-03-17 | 2000-03-17 | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6724175B1 (ja) |
| EP (1) | EP1134880B1 (ja) |
| JP (1) | JP2001268899A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340421A (ja) * | 2005-05-31 | 2006-12-14 | Rohm Co Ltd | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
| US7400063B2 (en) | 2002-11-27 | 2008-07-15 | Sharp Kabushiki Kaisha | Switched-mode power supply |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10243885A1 (de) * | 2002-09-21 | 2004-04-01 | Philips Intellectual Property & Standards Gmbh | Konverterschaltung und Ansteuerverfahren hierfür |
| US7202643B2 (en) | 2004-11-12 | 2007-04-10 | Texas Instruments Incorporated | High efficiency DC-to-DC synchronous buck converter |
| JP4096951B2 (ja) * | 2005-03-28 | 2008-06-04 | 松下電工株式会社 | 電気機器 |
| DE102006036569B4 (de) * | 2006-08-04 | 2015-02-26 | Infineon Technologies Austria Ag | Treiberschaltung eines Halbleiter-Leistungsschaltelementes |
| US7791324B2 (en) * | 2007-03-30 | 2010-09-07 | Intersil Americas Inc. | Switching regulator without a dedicated input current sense element |
| US8036762B1 (en) * | 2007-05-09 | 2011-10-11 | Zilker Labs, Inc. | Adaptive compensation in digital power controllers |
| US8638076B2 (en) * | 2008-10-23 | 2014-01-28 | Intersil Americas Inc. | Transient processing mechanism for power converters |
| US8692530B2 (en) | 2010-11-30 | 2014-04-08 | Microchip Technology Incorporated | Efficiency-optimizing, calibrated sensorless power/energy conversion in a switch-mode power supply |
| US8456147B2 (en) * | 2010-12-03 | 2013-06-04 | Microchip Technology Incorporated | User-configurable, efficiency-optimizing, calibrated sensorless power/energy conversion switch-mode power supply with a serial communications interface |
| US8957651B2 (en) | 2010-12-06 | 2015-02-17 | Microchip Technology Incorporated | User-configurable, efficiency-optimizing, power/energy conversion switch-mode power supply with a serial communications interface |
| EP2728726B1 (en) * | 2012-11-06 | 2019-03-06 | ams AG | Dc/dc converter system and method for operating a dc/dc converter |
| EP2765695B1 (en) * | 2013-02-08 | 2019-10-09 | Nxp B.V. | Sense current measurement in switch mode power converters |
| DE112014001094B4 (de) * | 2013-03-01 | 2022-10-27 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| US9991790B2 (en) * | 2014-06-16 | 2018-06-05 | City University Of Hong Kong | Current control circuit |
| FR3049130B1 (fr) * | 2016-03-16 | 2019-06-28 | Alstom Transport Technologies | Systeme de conversion d'energie electrique, appareil de stockage d'energie electrique et chaine de traction pour un vehicule ferroviaire |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03169273A (ja) * | 1989-11-22 | 1991-07-22 | Mitsubishi Electric Corp | スイッチングデバイス駆動回路 |
| JP2773476B2 (ja) | 1991-07-23 | 1998-07-09 | 日産自動車株式会社 | 負荷制御電源装置 |
| JP2802563B2 (ja) | 1992-02-25 | 1998-09-24 | 株式会社ユタカ電機製作所 | Ｄｃ−ｄｃコンバータ |
| US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
| US5408150A (en) | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
| US5436824A (en) | 1992-12-10 | 1995-07-25 | Rosemount Inc. | Inrush current limiter in a magnetic flowmeter |
| JPH06201738A (ja) | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電流検出回路 |
| JP2888729B2 (ja) | 1993-04-15 | 1999-05-10 | 株式会社ユタカ電機製作所 | 出力短絡保護回路 |
| US5541541A (en) | 1994-11-23 | 1996-07-30 | Texas Instruments Incorporated | Comparator circuit for decreasing shoot-through current on power switches |
| US5610503A (en) * | 1995-05-10 | 1997-03-11 | Celestica, Inc. | Low voltage DC-to-DC power converter integrated circuit and related methods |
| JP3429917B2 (ja) | 1995-09-14 | 2003-07-28 | 富士通株式会社 | 電源監視回路 |
| US5943227A (en) * | 1996-06-26 | 1999-08-24 | Fairchild Semiconductor Corporation | Programmable synchronous step down DC-DC converter controller |
| JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
| US5808457A (en) * | 1997-01-23 | 1998-09-15 | Ford Motor Company | Transistor overload protection assembly and method with time-varying power source |
| JP2972653B2 (ja) | 1997-06-09 | 1999-11-08 | 甲府日本電気株式会社 | 電源故障検出回路 |
| US5847554A (en) | 1997-06-13 | 1998-12-08 | Linear Technology Corporation | Synchronous switching regulator which employs switch voltage-drop for current sensing |
| JPH11146637A (ja) | 1997-11-06 | 1999-05-28 | Sony Corp | 電源回路及び電源回路制御方法 |
| EP0933865B1 (en) * | 1997-12-31 | 2003-03-19 | STMicroelectronics S.r.l. | High efficiency DC/DC converter. |
| JP2001078439A (ja) * | 1999-09-06 | 2001-03-23 | Murata Mfg Co Ltd | スイッチング電源装置 |
| JP2001147726A (ja) * | 1999-09-06 | 2001-05-29 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US6094039A (en) * | 1999-10-15 | 2000-07-25 | National Semiconductor Corporation | Switching controller chip operable in selected ones of multiple power switch setting modes |
| US6166528A (en) * | 1999-11-02 | 2000-12-26 | Fairchild Semiconductor Corporation | Lossless current sensing in buck converters working with low duty cycles and high clock frequencies |
-
2000
- 2000-03-17 JP JP2000076994A patent/JP2001268899A/ja active Pending
- 2000-11-21 US US09/716,213 patent/US6724175B1/en not_active Expired - Lifetime
- 2000-11-24 EP EP00310477A patent/EP1134880B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7400063B2 (en) | 2002-11-27 | 2008-07-15 | Sharp Kabushiki Kaisha | Switched-mode power supply |
| JP2006340421A (ja) * | 2005-05-31 | 2006-12-14 | Rohm Co Ltd | 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1134880A2 (en) | 2001-09-19 |
| EP1134880B1 (en) | 2011-10-19 |
| EP1134880A3 (en) | 2004-08-25 |
| US6724175B1 (en) | 2004-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001268899A (ja) | 電源制御装置、電源回路及び電源制御方法並びに電子機器 | |
| US9337735B2 (en) | DC/DC converter within a portable computer | |
| US8103885B2 (en) | Systems and methods for controlling use of power in a computer system | |
| US7489528B2 (en) | Power supply control method, current-to-voltage conversion circuit and electronic apparatus | |
| KR960705392A (ko) | 이중 모드 dc-dc 전력 변환 시스템 및 방법(system and method for dual mode dc-dc power conversion) | |
| KR20030052587A (ko) | 버스트 모드 스위칭 모드 파워 서플라이 | |
| US20080068871A1 (en) | Power supply system and method for controlling output voltage | |
| US8699241B2 (en) | Switching mode power supply | |
| JP2000197348A (ja) | Ｄｃ―ｄｃコンバ―タ回路 | |
| US12451798B2 (en) | Managing over-current condition in a switching converter | |
| JP5839863B2 (ja) | 降圧スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
| JP5195849B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7518836B2 (en) | Switching mode power supply and method for performing protection operation thereof | |
| KR20070118751A (ko) | 준공진형 컨버터 및 그 제어 방법 | |
| US9525353B2 (en) | Switching power-supply device for performing control of output voltage switching operation | |
| US20110007434A1 (en) | Over current protecting device and method adapted to dc-dc converter | |
| CN110323825A (zh) | 一种电源电路切换装置、方法和物联网设备 | |
| TWI831457B (zh) | 具有短路偵測功能之電源轉換電路及其短路偵測方法 | |
| US6903914B1 (en) | DC-DC converter having active transient response compensation circuit employing flyback inductor | |
| CN101741265A (zh) | 交流/直流转换器的控制装置 | |
| US20050180227A1 (en) | Booster circuit | |
| KR101274212B1 (ko) | 역률 보상 회로 | |
| JP2001119864A (ja) | バッテリ残量検出装置、バッテリ残量検出方法及び電子機器並びに記録媒体 | |
| CN114243843A (zh) | 用电装置的电流控制电路、方法及用电装置 | |
| JP2000132242A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060404 |