[go: up one dir, main page]

JP2001118950A - ビルトアップ多層基板の製造法 - Google Patents

ビルトアップ多層基板の製造法

Info

Publication number
JP2001118950A
JP2001118950A JP29538199A JP29538199A JP2001118950A JP 2001118950 A JP2001118950 A JP 2001118950A JP 29538199 A JP29538199 A JP 29538199A JP 29538199 A JP29538199 A JP 29538199A JP 2001118950 A JP2001118950 A JP 2001118950A
Authority
JP
Japan
Prior art keywords
resin
built
chromate film
manufacturing
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29538199A
Other languages
English (en)
Inventor
Nobuo Fuji
信男 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP29538199A priority Critical patent/JP2001118950A/ja
Publication of JP2001118950A publication Critical patent/JP2001118950A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 クロム酸で粗化処理を行う樹脂材料を使
用したビルトアップ多層基板の製造において、ビア接続
信頼性に優れた製造法を提供する。 【解決手段】 樹脂基板表面をクロム酸により粗化処理
すると共に、ビア底部の配線表面に生成したクロメート
皮膜を除去する処理を行い、ビア接続強度を上昇させ
て、基板を多層にビルトアップすることを特徴とするビ
ルトアップ多層基板の製造法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体搭載用のI
Cパッケージ、MCMおよび電子部品搭載用の多層プリ
ント回路基板の製造方法に関する。
【0002】
【従来の技術】近年、MPUの高周波駆動化が急速に進
み、パッケージ構造はW/BタイプのPGA(Pin
Grid Array)からフリップチップBGA(B
allGrid Array)に、また、パッケージ材
料の高周波化に有利な低誘電率樹脂材料とCuメッキ配
線に移行しつつある。今後ICパッケージは樹脂材料/
Cu配線を使用したフリップチップBGAに急速に移行
するものと予想される。こうした状況で近年ビルトアッ
プ基板が注目されている。プリント基板をコア基板、樹
脂材料を層間絶縁材、Cuメッキを配線形成に使用した
ビルトアップ多層基板はMPU搭載用のICパッケー
ジ、MCM、電子部品搭載用の高密度実装基板として注
目されており、プリント基板メーカー、ICパッケージ
メーカー、半導体メーカー等で精力的に開発が進められ
ている。
【0003】ビルトアップ基板の製造工程では、層間絶
縁層に使用される樹脂とCu導体の密着信頼性を確保す
るため、樹脂表面を適当な酸化剤で部分溶解させ、樹脂
表面に凹凸を形成させる粗化処理(デスミア処理)が通
常行われている。酸化剤としては、KMnO4またはC
rO3が通常使用されている。
【0004】ここで粗化処理にCrO3を使用する樹脂
においては、樹脂表面の粗化と共にビア接続界面となる
Cu表面には、CrO3によりクロメート皮膜が形成さ
れる。クロメート皮膜が形成されたCuにめっきを行っ
ても金属間結合ができないため、めっき層の接着強度が
著しく低下する。このようなことは多層回路基板の層間
接続にはあってはならないことである。したがって、現
在では、CrO3を粗化処理を行う場合には、ビア接続
強度の低下を抑えるため、ビア底の配線表面に針状のめ
っきを行っている。この針状めっきの針高さは2〜3μ
mあるが、それでもKMnO4を用いた粗化処理の場合
の接続強度の半分位しか強度が得られていない。また、
配線の微細化が進むにつれて、上記針状のめっきでは、
配線の密なところで短絡が発生し使用できなくなる。
【0005】
【発明が解決しようとする課題】本発明は、クロム酸で
粗化処理を行う樹脂材料を使用したビルトアップ多層基
板の製造において、ビア接続信頼性に優れた製造法を提
供するものである。
【0006】
【課題を解決するための手段】本発明は、樹脂基板表面
をクロム酸により粗化処理すると共に、ビア底部の配線
表面に生成したクロメート皮膜を除去する処理を行い、
ビア接続強度を上昇させて、基板を多層にビルトアップ
することを特徴とするビルトアップ多層基板の製造法で
ある。
【0007】本発明の対象となるビルトアップ多層基板
の製造法において、回路形成法はサブトラクティブ、セ
ミアディティブ、フルアディティブ法のいずれの手法で
も可能であるが、ここではセミアディティブ法について
説明する。それは下記の各工程よりなる。
【0008】(1)基板1上にCu導体回路2を形成す
る。化学Cuメッキ3を行い、感光性のめっきレジスト
を用いてパターン電解Cuめっき4を行う。めっきレジ
スト剥離後、エッチングにより配線間の化学Cu膜を除
去して回路を形成する(図1参照)。
【0009】(2)形成したCu回路導体表面をエッチ
ング処理または針状等の表面粗化処理5を行う(コア基
板上のCu導体回路完成)。クロム酸に対する金属保護
膜を形成してもかまわない(図2参照)。
【0010】(3)次にビルトアップ絶縁樹脂6を形成
する。樹脂形成方法は、液状樹脂の塗布、樹脂シートの
ラミネートのいずれの手法でもよい(図3参照)。
【0011】(4)絶縁樹脂6の所定の位置に層間接続
用のビアホール7を形成する。感光性樹脂を使用したフ
ォトビア法、熱硬化性樹脂を使用したレーザービア法の
いずれの手法でもよい(図4参照)。
【0012】(5)樹脂表面6をクロム酸で粗化処理す
る。この際、ビアホール7底の金属表面にクロメート皮
膜8が形成される(図5参照)。
【0013】(6)クロメート皮膜8を除去する。クロ
メート皮膜を除去する処理は、プラズマアッシング、グ
ルコン酸ソーダーが考えられる。また、クロメート皮膜
が形成された金属を溶かすエッチング液を用いることも
できる。例えば、Cuの場合、過硫酸ソーダ/硫酸、過
酸化水素/硫酸のエッチング液が考えられる(図6参
照)。
【0014】(7)クロム酸で粗化した樹脂表面6に化
学メッキ処理9をする(図7参照)。
【0015】(8)前記(2)と同様の手法でCu導体
回路を形成する。
【0016】(9)形成したCu回路導体表面をエッチ
ング処理等の表面粗化処理または針状等の表面粗化処理
を行う。クロム酸に対する金属保護皮膜を形成してもよ
い(2層目のCu導体回路完成)。
【0017】(10)以降、ビルトアップを継続する場
合には、上記(4)〜(9)の工程を繰り返し行う。
【0018】本発明によれば、樹脂基板表面をクロム酸
をもって粗化処理することによって、層間の絶縁樹脂と
導体との密着信頼性を確保するとともに、同時にビアホ
ール底の金属表面に生成するクロメート膜を除去するこ
とによって、該面の金属間結合を確実にしてビア接続信
頼性に優れたものとすることができる。
【0019】
【発明の実施の形態】本発明の実施例並びに比較例に基
づいて本発明を具体的に説明する。
【0020】表1に各例の処理内容を示す。Cu配線表
面をエッチングにより粗化するにはメック社のCZ処理
を施した。また、配線の電解Cuめっきにはリーロナル
社のカパーグリームST−901を添加剤として用い
た。このめっき液を用いるとクロム酸に対してクロメー
ト膜生成により耐食性を有するようになる。
【0021】
【表1】
【0022】実施例1では過硫酸ソーダ100g/L+
硫酸50ml/Lのエッチング液を室温2分浸漬にて使
用した。実施例2では日本マクダーミット社製の過酸化
水素−硫酸系エッチング液のメテックスG−5Sを42
℃、30秒浸漬にて使用した。実施例3では5%グルコ
ン酸ソーダ+10%NaOH溶液を35℃、5分浸漬に
て処理を施した。実施例4ではO2プラズマ(4000
W、250mTorr、O2ガス、処理時間3分)にて
クロメート膜除去を行った。比較例1ではクロメート除
去は一切行わない。比較例2は過マンガン酸を使用して
いるプロセスなので、クロメート皮膜は形成されない場
合である。
【0023】表1の処理を施したパッケージのビアシェ
ア強度を表2に示す。ビアシェアはO2プラズマアッシ
ングにより絶縁層である樹脂を除去し、ビアを剥き出し
状態にしてから行った。破壊モードとしてはビアが接合
界面から剥離したものをL、接合界面から剥離せずシェ
アによりビアが変形したものをWとして表示した。Wと
表示したものは表示された強度よりも界面強度が大きい
と予測される。
【0024】
【表2】
【0025】比較例1ではクロメート皮膜除去は行われ
ていない。このときのシェア強度はほとんどのビアで測
定不能で0gであった。触れた時点で剥がれる状態であ
る。比較例2は過マンガン酸処理により樹脂を粗化して
いるため、クロメート皮膜は形成されていない。シェア
強度も大きく、破壊モードはすべてWである。ビアが変
形しているだけで、ビア接続部での剥離はない。比較例
1と2からクロム酸処理によるクロメート皮膜がビア接
続強度に大きく影響していることが明らかである。実施
例1〜4では、クロメート除去により比較例2と同等の
強度を有している。ビアは変形のみで、ビア接続部での
剥離はみられない。完全にクロメート皮膜の除去ができ
たものと認められる。
【0026】
【発明の効果】本発明によればクロム酸による粗化処置
により、多層基板同士の接合面並びにビア接続界面にお
ける金属結合を確実にさせ、ビア接続強度を上昇させ、
信頼性に優れたビア接続を可能にし、しかもそのことが
容易に実現できる製造法が得られる。
【図面の簡単な説明】
【図1】回路形成までの説明図である。
【図2】回路導体表面の粗化処理の説明図である。
【図3】絶縁樹脂形成の説明図である。
【図4】ビアホール形成の説明図である。
【図5】ビアホール部の拡大図で粗化処理の説明図であ
る。
【図6】クロメート皮膜除去の説明図である。
【図7】化学メッキ処理の説明図である。
【符号の説明】
1 基板 2 Cu導体回路 3 化学Cuメッキ 4 電解Cuメッキ 5 表面粗化処理 6 絶縁樹脂 7 ビアホール 8 クロメート皮膜 9 化学メッキ処理

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 樹脂基板表面をクロム酸により粗化処理
    すると共に、ビア底部の配線表面に生成したクロメート
    皮膜を除去する処理を行い、ビア接続強度を上昇させ
    て、基板を多層にビルトアップすることを特徴とするビ
    ルトアップ多層基板の製造法。
  2. 【請求項2】 クロメート皮膜を除去するための処理は
    エッチングまたはプラズマアッシングによる請求項1記
    載のビルトアップ多層基板の製造法。
JP29538199A 1999-10-18 1999-10-18 ビルトアップ多層基板の製造法 Pending JP2001118950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29538199A JP2001118950A (ja) 1999-10-18 1999-10-18 ビルトアップ多層基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29538199A JP2001118950A (ja) 1999-10-18 1999-10-18 ビルトアップ多層基板の製造法

Publications (1)

Publication Number Publication Date
JP2001118950A true JP2001118950A (ja) 2001-04-27

Family

ID=17819903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29538199A Pending JP2001118950A (ja) 1999-10-18 1999-10-18 ビルトアップ多層基板の製造法

Country Status (1)

Country Link
JP (1) JP2001118950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100850A1 (en) * 2002-05-28 2003-12-04 Hitachi Chemical Co., Ltd. Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100850A1 (en) * 2002-05-28 2003-12-04 Hitachi Chemical Co., Ltd. Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them

Similar Documents

Publication Publication Date Title
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
WO2010004841A1 (ja) プリント配線板及びその製造方法
JP2012109526A (ja) 印刷回路基板及びその製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
KR20060114010A (ko) 알루미늄상의 전기 도금 방법
JP2006032947A (ja) 高密度基板の製造方法
CN108353510B (zh) 多层印刷配线基板及其制造方法
JP2009158905A (ja) 埋込型印刷回路基板の製造方法
JP2003332739A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
WO2004064150A1 (ja) 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
KR20110060370A (ko) 인쇄회로기판 제조방법
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
JP2002043753A (ja) 多層プリント配線板の製造方法
JP2001352007A (ja) 多層配線基板とその製造方法及びそれを用いた接続構造
JP2001118950A (ja) ビルトアップ多層基板の製造法
JP2001308484A (ja) 回路基板及びその製造方法
JP2003096593A (ja) 粗化処理方法及び電解銅メッキ装置
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP3275784B2 (ja) Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板
JP2007123622A (ja) フレキシブル配線基板及びその製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2003046246A (ja) 多層配線基板およびその製造方法
JP3747897B2 (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置