[go: up one dir, main page]

JP2001118876A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001118876A
JP2001118876A JP2000119616A JP2000119616A JP2001118876A JP 2001118876 A JP2001118876 A JP 2001118876A JP 2000119616 A JP2000119616 A JP 2000119616A JP 2000119616 A JP2000119616 A JP 2000119616A JP 2001118876 A JP2001118876 A JP 2001118876A
Authority
JP
Japan
Prior art keywords
electrode
wire
semiconductor device
resin layer
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000119616A
Other languages
English (en)
Other versions
JP4526651B2 (ja
Inventor
Yoshitaka Aiba
喜孝 愛場
Takashi Nomoto
隆司 埜本
Tetsuya Fujisawa
哲也 藤沢
Masaaki Seki
正明 関
Mitsutaka Sato
光孝 佐藤
Noriaki Shiba
典章 柴
Kazuyuki Imamura
和之 今村
Yasunori Fujimoto
康則 藤本
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000119616A priority Critical patent/JP4526651B2/ja
Priority to US09/606,196 priority patent/US6476503B1/en
Priority to KR1020000039484A priority patent/KR100606945B1/ko
Publication of JP2001118876A publication Critical patent/JP2001118876A/ja
Application granted granted Critical
Publication of JP4526651B2 publication Critical patent/JP4526651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W74/019
    • H10W72/00
    • H10W72/0198
    • H10W72/20
    • H10W74/014
    • H10W74/114
    • H10W74/129
    • H10W90/00
    • H10W90/701
    • H10W70/40
    • H10W70/60
    • H10W70/656
    • H10W72/01204
    • H10W72/01215
    • H10W72/01225
    • H10W72/01331
    • H10W72/07141
    • H10W72/07533
    • H10W72/222
    • H10W72/231
    • H10W72/241
    • H10W72/251
    • H10W72/252
    • H10W72/5522
    • H10W72/874
    • H10W72/877
    • H10W72/923
    • H10W72/9413
    • H10W72/9415
    • H10W72/9445
    • H10W74/00
    • H10W74/142
    • H10W74/15
    • H10W90/22
    • H10W90/291
    • H10W90/722
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 柱状電極を有する半導体装置に関し、熱応力
に対して優れた耐久性のある半導体装置を提供すること
を目的とする。 【解決手段】 複数の電極パッド12を有する半導体素
子14と、前記複数の電極パッドに接続された複数の柱
状電極16と、半導体素子及び柱状電極を覆う樹脂層1
8と、柱状電極に電気的に接続されるように樹脂層の表
面に配置された外部端子20とを備え、柱状電極16
は、半導体素子の電極パッドから延びるワイヤ部分16
aと、外部端子から延び且つワイヤ部分よりも大きい断
面積を有する膨大部分16bとを含む構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は柱状電極を有する半
導体装置及びピンワイヤを有する半導体装置の製造方法
に関する。
【0002】
【従来の技術】従来から半導体チップを樹脂で封止して
なる半導体パッケージは知られている。半導体パッケー
ジはますます小型化されてきており、最近では半導体チ
ップの大きさとほぼ同じ大きさの半導体パッケージが出
現している。このような半導体パッケージは例えばCS
P(チップサイズパッケージ)と呼ばれている。
【0003】CSPの製造方法の一つとして、ウエハに
集積回路や電極パッド等を形成し、ウエハの電極パッド
に接続される柱状電極をウエハに形成し、ウエハの表面
及び柱状電極を樹脂で封止し、封止の後でウエハをダイ
シングして個々の半導体チップを含む半導体パッケージ
に分離する方法がある(例えば、特開平9−64049
号公報)。
【0004】樹脂層は柱状電極の高さとほぼ同じ厚さに
なるように形成され、柱状電極の先端が樹脂層の表面に
露出する。柱状電極に接続される外部端子(電極パッ
ド)が樹脂層の表面に形成され、この外部端子にははん
だバンプを取り付けることができる。また、導体パター
ンからなる再配線導体部分をウエハの表面に形成し、柱
状電極の位置をウエハに形成された電極パッドの位置と
は異なるように配置することができるようにする。
【0005】また、特開平9−260428号公報は金
属ワイヤを用いて半導体チップを実装基板に実装するこ
とを開示している。金属ワイヤの一端は半導体チップの
電極パッドにボンディングされ、金属ワイヤの他端はは
んだにより実装基板に固定される。この構成によれば、
半導体チップと実装基板との熱膨張の差により発生した
応力を金属ワイヤのしなりにより吸収することができ
る。
【0006】
【発明が解決しようとする課題】半導体装置を回路基板
に搭載して使用する場合、半導体装置の外部端子(又は
はんだバンプ)が回路基板の電極パッドに接続され、半
導体装置の半導体チップと回路基板とが半導体装置の封
止樹脂を間に挟んで対向する。使用においては、半導体
装置の半導体チップの熱膨張量と実装基板の熱膨張量と
が異なっているので、半導体装置の外部端子や柱状電極
等に熱応力が発生し、外部端子や柱状電極は繰り返しの
熱応力によって疲労する。
【0007】この熱応力は、半導体装置の半導体チップ
の熱膨張量と回路基板の熱膨張量との差に比例し、封止
樹脂層の厚さに反比例する。従って、応力緩和を図るた
めには、封止樹脂層の厚さを厚くした方がよいことが分
かった。しかし、封止樹脂層の厚さを厚くするために
は、柱状電極の長さを長くすることが必要である。柱状
電極は通常はメッキにより形成されるが、メッキにより
形成された柱状電極の長さを長くすることは限られてし
まう。
【0008】そこで、柱状電極をワイヤ(ボンディング
ワイヤ)によって形成すると、柱状電極の長さを長くす
ることができ、よって封止樹脂層の厚さを厚くすること
ができる。しかし、ワイヤボンダーで処理されるワイヤ
を柱状電極として用いる場合、ワイヤは柱状電極として
は細すぎ、強度が不足することがある。従って、十分な
長さ及び強度をもつワイヤで形成された柱状電極を形成
することが望まれている。
【0009】さらに、ワイヤは十分に長い柱状電極を提
供できるとともにフレキシビリティを備えており、ワイ
ヤからなる柱状電極に熱応力がかかっても柱状電極は破
壊されることはない。しかし、半導体装置の封止樹脂層
が硬いと、封止樹脂で拘束されたワイヤからなる柱状電
極と回路基板に固定された外部端子との間の接合部に大
きな応力がかかる。従って、半導体装置の封止樹脂はで
きるだけ軟らかい樹脂からなるのが好ましい。
【0010】また、柱状電極の先端を研削したりして調
整するときに、ウエハ全体に圧力がかかり、ウエハを損
傷してしまうという問題があった。また、樹脂封止の際
に、樹脂の流れが柱状電極に望ましくない変形を生じさ
せることがあった。他方、近年、半導体装置は、軽く且
つ小さいだけでなく高速で作動し、高い機能を備えるこ
とを要求されている。半導体チップをインターポーザや
マザーボード等の装置に搭載する場合、上記要求を満足
するものとして、はんだボールを使用したフリッチチッ
プタイプの搭載方法がある。しかし、この方法では、半
導体チップの電極パッド間が狭ピッチであるため、接続
に使用されるはんだボールは、ボール径が小さく、バラ
ツキも少ない特別の仕様となり、非常に高価となる。回
路面の封止のために使用されるアンダーフィルも、半導
体チップとマザーボードの間の狭い隙間を埋めるにあた
ってボイド等が発生しないことが特性として要求される
ため、半導体チップやマザーボードの仕様毎に流れ性や
密着性などを改善した特別仕様となる場合が多い。従っ
て、フリップチップタイプの半導体装置は、コストが高
くなる。
【0011】また、導電粒子を内在した接着剤による接
合方法や、スタッドバンプを用いた接合方法などがある
が、これらの方法では、半導体チップの反り、ボイド、
端子のレベリング精度などにより密着性がバラツクた
め、信頼性が低く、これらのバラツキ管理のためのコス
トがアップすることが懸念されている。フリッチチップ
タイプの搭載方法においてはんだボールを使用する代わ
りに、金属ワイヤを使用することが考えられる。金属ワ
イヤの使用は、自動ワイヤボンダーを使用した従来のワ
イヤボンディングにおいて発展している。しかし、従来
のワイヤボンディングでは、金属ワイヤの先端部を半導
体チップの先端に接合し、金属ワイヤの所望の部分をマ
ザーボードの電極に接合した後、キャピラリを動かして
金属ワイヤを引っ張ることにより金属ワイヤを切断す
る。この場合、金属ワイヤは引きちぎられるので、金属
ワイヤの切断部は一様な形状にならず、引きちぎられた
金属ワイヤの長さも一様にならないという問題があっ
た。
【0012】本発明の目的は熱応力に対して優れた耐久
性のある半導体装置を提供することである。
【0013】
【課題を解決するための手段】本発明の1つの特徴によ
る半導体装置は、複数の電極パッドを有する半導体素子
と、前記複数の電極パッドに接続された複数の柱状電極
と、前記半導体素子及び前記柱状電極を覆う樹脂層と、
前記柱状電極に電気的に接続されるように前記樹脂層の
表面に配置された外部端子とを備え、前記柱状電極は、
前記半導体素子の電極パッドから延びるワイヤ部分と、
前記外部端子から延び且つ該ワイヤ部分よりも大きい断
面積を有する膨大部分とを含むことを特徴とするもので
ある。
【0014】この構成において、柱状電極としてワイヤ
を用いることができ、長さやフレキシビリティがあり、
同時に十分な強度がある柱状電極とすることができる。
よって、柱状電極の長さを長く且つ封止樹脂層の厚さを
厚くすることができ、熱疲労に対して優れた耐久性のあ
る半導体装置を得ることができる。好ましくは、前記樹
脂層は、半導体素子の表面に形成された柔軟性を有する
第1の樹脂層と、該第1の樹脂層よりも半導体素子から
遠い側にあり且つ第1の樹脂層よりも高い弾性をもつ第
2の樹脂層とからなる。
【0015】好ましくは、前記柱状電極の膨大部分は前
記ワイヤ部分の延長部分に肉太化処理してなる。あるい
は、前記柱状電極の膨大部分は前記ワイヤ部分に付着さ
れた導電性材料を含む。さらに、本発明のもう一つの特
徴による半導体装置は、複数の電極パッドを有する半導
体素子と、前記複数の電極パッドに接続された複数の柱
状電極と、前記半導体素子及び前記柱状電極を覆う樹脂
層と、前記柱状電極に電気的に接続されるように前記樹
脂層の表面に配置された外部端子と、前記半導体素子の
電極パッドと前記柱状電極との間に設けられる再配線導
体部分とを備え、前記樹脂層はスピンコートされた比較
的に軟らかい樹脂からなることを特徴とする。
【0016】この構成において、封止樹脂層はスピンコ
ートされた比較的に軟らかい樹脂からなり、それによっ
て半導体チップに形成された柱状電極と外部端子間にフ
レキシビリティを与え、熱応力や機械的ストレスにより
柱状電極と外部端子との間の接合部の信頼性を確保する
ことができる。特に、軟らかい樹脂と軟らかい柱状電極
とを組み合わせると、封止樹脂層及び柱状電極は熱疲労
に対して大きなフレキシビリティがあり、熱疲労に対し
て優れた耐久性のある半導体装置を得ることができる。
【0017】好ましくは、前記樹脂層はシリコン樹脂及
びエポキシ樹脂の一つからなる。これらの樹脂はスピン
コートされるのに適する。柱状電極はワイヤからなる。
そして、前記柱状電極はワイヤを少なくとも部分的に膨
大化してなる。あるいは、前記柱状電極は複数のワイヤ
を1つの柱状電極の形体に接合してなる。
【0018】好ましくは、前記樹脂層内に前記柱状電極
とほぼ平行に配置されたダミー電極をさらに含む。ある
いは、前記樹脂層内に前記柱状電極とほぼ平行に配置さ
れた樹脂柱をさらに含む。さらに、本発明のもう一つの
特徴による半導体装置は、複数の電極パッドを有する半
導体素子と、前記複数の電極パッドに接続された複数の
柱状電極と、前記半導体素子及び前記柱状電極を覆う樹
脂層と、前記柱状電極と接続して前記樹脂層の表面に設
けられる再配線導体部分と、前記樹脂層及び前記再配線
導体部分の一部を覆う絶縁層と、前記再配線導体部分の
前記絶縁層から露出された部分に電気的に接続される外
部端子とを備えたことを特徴とする。
【0019】この構成において、再配線導体部分は樹脂
層の表面に設けられ、さらに絶縁層が樹脂層及び再配線
導体部分の一部を覆う。外部端子は再配線導体部分の絶
縁層から露出された部分に電気的に接続される。再配線
導体部分は樹脂層に覆われていないので、フレキシビリ
ティがある。さらに、本発明のもう一つの特徴による半
導体装置の製造方法は、第1端部を有する金属ワイヤに
所望の位置でハーフカット処理を行う工程と、該金属ワ
イヤの第1端部を半導体素子又は半導体装置の電極部に
ボンディングする工程と、該金属ワイヤを該電極部に対
して引っ張ることにより該金属ワイヤを該所望の位置で
切断してピンワイヤを形成する工程とを備え、該ピンワ
イヤは切断された第2端部を有することを特徴とする。
【0020】この構成において、金属ワイヤに所望の位
置でハーフカット処理を行い、金属ワイヤの第1端部を
半導体素子の電極部にボンディングした後で、金属ワイ
ヤを電極部に対して引っ張ると、金属ワイヤはハーフカ
ットしておいた前記所望の位置で確実に且つきれいに切
断される。金属ワイヤの切断部は一様な形状になり、金
属ワイヤの長さも一様になる。従って、狭いピッチの複
数のピンワイヤを有する半導体素子においては、複数の
ピンワイヤの高さがほぼ一定になり、半導体素子をマザ
ーボード等の他の装置と接合するの適したものとなる。
【0021】
【発明の実施の形態】以下本発明の実施例について図面
を参照して説明する。図1は本発明の第1実施例による
半導体装置10を示す部分断面斜視図である。図2はは
んだボール付着前の図1の半導体装置を示す断面図であ
る。図1及び図2において、半導体装置10は、複数の
電極パッド12を有する半導体素子14と、複数の電極
パッド12に接続され且つ半導体素子14に対して垂直
に延びる複数の柱状電極16と、半導体素子14及び柱
状電極16を覆う樹脂層18と、柱状電極16に電気的
に接続されるように樹脂層18の表面に配置された外部
端子20とを備える。
【0022】半導体素子14はシリコンチップからな
り、集積回路(図示せず)とこの集積回路に適切に接続
された電極パッド12を含む。外部端子20は樹脂層1
8の表面に配置され、柱状電極16の先端に接続、固定
されている電極パッドである。さらに、はんだボール2
0aが外部端子20に接続、固定されている。樹脂層1
8は、半導体素子14の表面に形成された柔軟性を有す
る第1の樹脂層18aと、第1の樹脂層18aよりも半
導体素子14から遠い側にあり第1の樹脂層18aより
も高い弾性をもつ第2の樹脂層18bとからなる。第1
の樹脂層18aはシリコン系樹脂や低弾性エポキシ系樹
脂等からなるヤング率が数〜数100kg/mm2 の低
弾性樹脂であり、第2の樹脂層18bは高弾性エポキシ
系樹脂等からなるヤング率が1000〜2000kg/
mm2 の高弾性樹脂である。
【0023】柱状電極16は、半導体素子14の電極パ
ッド12から延び、軸線方向に沿ってほぼ一定の断面積
を有するワイヤ部分16aと、外部端子20aから延び
且つワイヤ部分16aよりも大きい断面積を有する膨大
部分16bとを有する。従って、柱状電極16は、基本
的にワイヤによって作られ、長さ及びフレキシビリティ
を備えるとともに、柱状電極16と外部端子20との接
合領域が膨大部分16bを設けることによって強化され
ている。例えば、柱状電極16は金のワイヤで形成さ
れ、柱状電極16のワイヤ部分16aの直径は30〜5
0μmであり、膨大部分16bの直径はワイヤ部分16
aの直径の2〜3倍である。外部端子20の直径は膨大
部分16bの直径値〜バンプピッチ×0.5であった。
【0024】図3は図1の半導体装置10の変形例を示
す図である。図1の例と同様に、半導体装置10は、複
数の電極パッド12を有する半導体素子14と、複数の
電極パッド12に接続された複数の柱状電極16と、半
導体素子14及び柱状電極16を覆う樹脂層18と、柱
状電極16に電気的に接続されるように樹脂層18の表
面に配置された外部端子20とを備える。
【0025】柱状電極16は、半導体素子14の電極パ
ッド12から延び、軸線方向に沿ってほぼ一定の断面積
を有するワイヤ部分16aと、外部端子20から延び且
つワイヤ部分16aよりも大きい断面積を有する膨大部
分16bとを有する。従って、柱状電極16は、基本的
にワイヤによって作られ、長さ及びフレキシビリティを
備えるとともに、柱状電極16と外部端子20との接合
領域が膨大部分16bを設けることによって強化されて
いる。
【0026】この実施例においては、樹脂層18は、半
導体素子14の表面に形成された柔軟性を有する第1の
樹脂層18aと、第1の樹脂層18aよりも半導体素子
14から遠い側にあり第1の樹脂層18aよりも高い弾
性をもつ第2の樹脂層18bと、第1の樹脂層18aと
第2の樹脂層18bとの間にあってこれらの2つの樹脂
層の接着を補助する第3の樹脂層18cとからなる。こ
の例の作用は基本的に図1及び図2の例の作用と同様で
ある。
【0027】図4は図1の半導体装置を回路基板に取り
付けた例を示す図である。回路基板22は半導体装置1
0の外部端子20及びはんだボール20aと同じ配列の
電極パッド24を有し、半導体装置10は外部端子20
(はんだボール20a)を電極パッド24に接合させる
ことにより回路基板22に搭載される。従って、半導体
素子14と回路基板22とは樹脂層18を介して対向す
る。
【0028】使用時には、半導体素子14及び回路基板
22は発熱素子の作動によって膨張収縮する。半導体素
子14の熱膨張係数と回路基板22の熱膨張係数との差
に従って半導体素子14の変形量と回路基板22の変形
量との間には差が生じ、柱状電極16及び外部端子20
(及びその他の部材)に熱応力が発生する。半導体装置
10の外部端子20や柱状電極16は繰り返しの熱応力
によって疲労する。
【0029】しかし、本発明によれば、柱状電極16を
基本的にワイヤ部分16aによって構成することによっ
て、長さやフレキシビリティを備え、同時に、膨大部分
16bを設けることによって少くとも外部電極20との
接合部において十分な強度がある柱状電極16とするこ
とができる。よって、柱状電極16の長さを長く且つ封
止樹脂層18の厚さを厚くすることができ、熱疲労に対
して優れた耐久性のある半導体装置10を得ることがで
きる。
【0030】図5は樹脂層18の厚さと外部端子20に
おける応力(バンプ応力)との関係を示す図である。樹
脂層18の厚さが厚いほど、外部端子20における応力
(バンプ応力)は小さくなる。四角マーク及び菱形マー
クで示される例は樹脂層18が一層のみであり、その樹
脂層の弾性率をAとする。四角マークで示される例で
は、外部端子20が0.8mmピッチで配置され、樹脂
層18の厚さが100μmのときにバンプ応力が4.3
kg/mm2 であった。菱形マークで示される例では、
外部端子20が0.5mmピッチで配置され、樹脂層1
8の厚さが150μmのときにバンプ応力が4.3kg
/mm2 となる。
【0031】三角マークで示された例では、第1の樹脂
層18aの弾性率を(1/6)Aとし、第2の樹脂層1
8bの弾性率をAとした。Xマークで示された例では、
第1の樹脂層18aの弾性率は(1/6)Aとし、第2
の樹脂層18bの弾性率は5Aとした。いずれの場合に
も、第1の樹脂層18aの厚さは50μm、第2の樹脂
層18bの厚さは100μmであった。今後、端子の微
細化がすすんでも、バンプの接合応力は十分に信頼性の
あるものを得ることができる。低弾性の第1の樹脂層1
8aはヤング率が数〜数100kg/mm2のシリコン樹脂ま
たは低弾性のエポキシ樹脂とすることができ、高弾性の
第2の樹脂層18bはヤング率が1000〜2000kg
/mm2の高弾性のエポキシ樹脂とすることができる。
【0032】図6は図1から図3の半導体装置10を製
造するための方法の例を示す図である。図6(A)はシ
リコンウエハ30に集積回路や電極パッド12や柱状電
極16を形成する工程を示す。図6(B)はシリコンウ
エハ30に樹脂層18やはんだボール20aを形成した
工程を示す。図6(C)ははんだボール20aを形成し
たシリコンウエハ30を個別の半導体装置10にダイシ
ングする工程を示す図である。図6(D)は分離された
半導体装置10を示す図である。図6(A)〜図6
(D)から分かるように、本発明による半導体装置10
は、シリコンウエハ30の段階で封止用の樹脂層18を
形成し、その後で1つの半導体チップを含むチップサイ
ズパッケージ(CSP)として個別の半導体装置10を
形成されたものである。従って、封止用の樹脂層18は
スピンコートによって塗布されることができるものであ
る。
【0033】図7は、樹脂層を形成し、それから外部端
子に膨大部を形成する工程を含む半導体装置の製造方法
の例を示す図である。図7(A)において、ウエハ30
に集積回路及び電極パッド12を形成し、図7(B)に
おいて、電極パッド12に接続された柱状電極16を形
成する。柱状電極16は図1から図3に示されるように
ワイヤ部分16aと膨大部分16bとを含む。図7
(C)において、第1の樹脂層18aを形成し、図7
(D)において、第2の樹脂層18bを形成する。図7
(E)において、第2の樹脂層18bを研磨加工し、第
2の樹脂層18bから突出する柱状電極16の先端部分
を切断する。このとき、柱状電極16の膨大部分16b
の先端のみを切断する。それから、図7(E)におい
て、柱状電極16の膨大部分16bの先端に外部端子2
0を形成する。それから、図6(B)に示されるように
はんだボール20aを形成し、図6(C)に示されるよ
うにしてウエハ30を個々の半導体装置10に切断す
る。
【0034】図8は膨大部分を有する柱状電極の形成方
法の例を示す図である。この例では、柱状電極16をワ
イヤボンダーを用いてボンディングワイヤ36によって
形成する。ワイヤボンダーは市販のものを利用すること
ができる。図8(A)において、ワイヤボンダーのキャ
ピラリ32をウエハ30の電極パッド12に向かって下
降させる。キャピラリ32の先端にはワイヤ材料の小塊
34が形成されている。図8(B)において、キャピラ
リ32をウエハ30に向かってさらに下降させ、キャピ
ラリ32の先端のワイヤ材料の小塊34をウエハ30に
接触させる。
【0035】図8(C)において、キャピラリ32をウ
エハ30から引き上げ、ボンディングワイヤ36を形成
する。通常のワイヤボンディングにおいては、キャピラ
リ32がさらに別の電極パッドへ下降され、そこに接触
せしめられる。本発明においては、キャピラリ32はウ
エハ30に対してほぼ垂直にほぼ一定の断面積でまっす
ぐ引き上げられる。例えば金のワイヤであれば、直径3
0〜50μmで、高さ500μm程度まで引き上げるこ
とができる。
【0036】それから、図8(D)において、電気スパ
ーク発生装置38でボンディングワイヤ36に電気スパ
ークを印加すると、ボンディングワイヤ36の一部が小
塊状に丸くなる。このとき、電気スパークのエネルギー
は、ボンディングワイヤ36が切断されない程度となる
ように設定する。それから、図8(E)において、ボン
ディングワイヤ36の先端部の小塊が適当な大きさ(例
えば、ボンディングワイヤ36の直径の2〜3倍)にな
るまで、さらに電気スパークを続けて印加し、最後に、
ボンディングワイヤ36が切断される程度のエネルギー
で電気スパークを印加する。こうして、図8(F)にお
いて、ボンディングワイヤ36は切断され、キャピラリ
32を次のポイントへ移動させる。
【0037】図9はこうして形成された、ワイヤ部分1
6aと膨大部分16bとを有する柱状部分16を示す。
なお、膨大部分16bに接続される外部端子20の大き
さは膨大部分16bの大きさ〜パンプピッチ×0.5程
度にする。図10は膨大部分を有する柱状電極の形成方
法の他の例を示す図である。この例でも、柱状電極16
をワイヤボンダーを用いてボンディングワイヤによって
形成する。図8の例と同様に、図9において、ワイヤボ
ンダーのキャピラリ32をウエハ30の電極パッド12
から上方へ持ち上げ、ボンディングワイヤ36を形成す
る。それから、電気スパーク発生装置38でボンディン
グワイヤ36に電気スパークを印加する。このとき、電
気スパークのエネルギーは、ボンディングワイヤ36の
一部が小塊状に丸くなり、かつ、ボンディングワイヤ3
6が丸くなった小塊において切断される程度となるよう
に設定する。こうして、ワイヤ部分16aと膨大部分1
6bとを有する柱状部分16が形成される。
【0038】図11は、柱状電極16の形成方法の他の
例を示す図である。この例では、ワイヤボンダーによっ
てボンディングワイヤ36を形成し、ボンディングワイ
ヤ36の表面にメッキ層40を形成する。例えば、ボン
ディングワイヤ36は銅であり、50〜100μmmの
直径を有する。メッキ層40ははんだのメッキ層であ
り、その直径はボンディングワイヤ36の直径1.5〜
2倍とする。膨大部分16bに接続される外部端子20
の大きさは膨大部分16bの大きさ〜パンプピッチ×
0.5程度にする。
【0039】この例では、ボンディングワイヤ36は、
半導体素子14の電極パッド12から延びるワイヤ部分
16aとなり、メッキ層40は、外部端子20から延び
且つワイヤ部分16aよりも大きい断面積を有する膨大
部分16bとなる。この例では、柱状電極16の形成は
樹脂層18の形成前に実施され、その後で柱状電極16
は樹脂層18によって覆われる。
【0040】図12は、柱状電極16の形成方法の他の
例を示す図である。図11の例と同様に、この例でも、
ワイヤボンダーによってボンディングワイヤ36を形成
し、ボンディングワイヤ36の表面にメッキ層40を形
成する。ボンディングワイヤ36は、半導体素子14の
電極パッド12から延びるワイヤ部分16aとなり、メ
ッキ層40は、外部端子20から延び且つワイヤ部分1
6aよりも大きい断面積を有する膨大部分16bとな
る。この例では、ボンディングワイヤ36の形成は第1
の樹脂層18aの形成前に実施され、その後でボンディ
ングワイヤ36は第1の樹脂層18aによって覆われ
る。メッキ層40は第1の樹脂層18aによって覆われ
ていないボンディングワイヤ36の部分に被覆され、そ
の後で第2の樹脂層18bによって覆われる。
【0041】図13は、柱状電極16の形成方法の他の
例を示す図である。図11の例と同様に、この例でも、
ワイヤボンダーによってボンディングワイヤ36を形成
し、ボンディングワイヤ36の表面にメッキ層40を形
成する。ボンディングワイヤ36は、半導体素子14の
電極パッド12から延びるワイヤ部分16aとなり、メ
ッキ層40は、外部端子20から延び且つワイヤ部分1
6aよりも大きい断面積を有する膨大部分16bとな
る。この例では、樹脂層18は第1〜第3の樹脂層18
a、18b、18cを含む。ボンディングワイヤ36の
形成は第1の樹脂層18aの形成前に実施され、その後
でボンディングワイヤ36は第1及び第3の樹脂層18
a、18cによって覆われる。メッキ層40は第1及び
第3の樹脂層18a、18cによって覆われていないボ
ンディングワイヤ36の部分に被覆され、その後で第2
の樹脂層18bによって覆われる。
【0042】図14は、本発明の第2実施例による半導
体装置を示す部分断面図である。半導体装置10は、複
数の電極パッド12を有する半導体素子14と、複数の
電極パッド12に接続された複数の柱状電極16と、半
導体素子14及び柱状電極16を覆う樹脂層18と、柱
状電極16に電気的に接続されるように樹脂層18の表
面に配置された外部端子としてのはんだボール20a
と、半導体素子14の電極パッド12と柱状電極16と
の間に設けられる再配線導体部分50とを備える。
【0043】絶縁層52が半導体素子14の表面に形成
され、電極パッド12は絶縁層52の開口部から露出し
ている。再配線導体部分50は電極パッド12と一対一
で対応する電極パッド部分を含む。再配線導体部分50
の電極パッド部分は半導体素子14の電極パッド12と
電気的に接続され、柱状電極16はその電極パッド部分
に固定、接続される。電極パッド12は半導体素子14
上の制限された位置に形成されるのに対して、再配線導
体部分50の電極パッド部分は所望のパターンで形成さ
れることができる。従って、再配線導体部分50の電極
パッド部分は比較的に一様に配置される。従って、樹脂
層18にかかる力を特定の柱状電極16と外部端子とし
てのはんだボール20aの接合部に分散することができ
る。
【0044】この実施例でははんだボール20aが外部
端子として示されているが、前の実施例と同様に樹脂層
18の表面に電極パッドを形成し、その電極パッドを外
部端子20とすることができることは言うまでもない。
樹脂層18はスピンコートされた比較的に軟らかい樹脂
からなる。逆に言えば、樹脂層18はスピンコートが可
能なほどに軟らかいシリコン樹脂又は低弾性のエポキシ
樹脂からなる。そして、柱状電極16は主としてボンデ
ィングワイヤで形成されている。
【0045】従来の柱状電極はメッキの堆積層として形
成されており、大きな厚さにすることが難しいばかりで
なく、かなり硬いものであった。そして、従来の封止樹
脂層は高弾性の硬いエポキシ樹脂で構成されていた。そ
のため、硬い柱状電極が硬い封止樹脂層に埋め込まれ、
封止樹脂の表面に対向する回路基板が熱ストレスによっ
て封止樹脂に対して動くとき、外部端子が力を受け、そ
の力が柱状電極に伝達されるが、柱状電極は動きにくい
ために外部端子と柱状電極との接合部が損傷しやすかっ
た。
【0046】本発明においては、ボンディングワイヤで
形成されている柱状電極16自身がフレキシビリティが
あり、且つ柱状電極16を取り囲んでいる封止樹脂層1
8も軟らかくてフレキシビリティがあるので、封止樹脂
層18の表面に対向する回路基板が熱ストレスによって
封止樹脂層18に対して動くとき、はんだボール20a
が力を受け、その力が柱状電極16に伝達されるが、柱
状電極16ははんだボール20aの動きに追従して柔軟
に動き、はんだボール20aと柱状電極16との接合部
が損傷しにくい。
【0047】図15は図14の半導体装置の変形例を示
す図である。この例では、ボンディングワイヤで形成さ
れている柱状電極16が全体的に膨大化されている。こ
の例は、ボンディングワイヤが細すぎる場合に、太い柱
状電極16を得るのに有効である。図16は図14の半
導体装置の変形例を示す図である。この例では、柱状電
極16を構成するボンディングワイヤの端部が、再配線
導体部分50に接合され、それから途中で曲がって再び
再配線導体部分50に接合され、それから樹脂層18の
表面に向かって延びている。この例は、よりフレキシビ
リティのある柱状電極16を得るのに有効であり、ま
た、再配線導体部分50が断線している場合でも柱状電
極16がその断線を補償することができることがある。
【0048】図17(A)は図14の半導体装置の変形
例を示す図である。この例では、複数のボンディングワ
イヤを1つの柱状電極16の形体に接合してなる。この
例は、柱状電極16の強度を増大するとともに、フレキ
シビリティのある柱状電極16を得るのに有効である。
図17(B)から図17(D)は図17(A)の柱状電
極16の製造工程を示する。図17(B)において、2
つのボンディングワイヤ36a、36bが1つの柱状電
極16のために形成され、図17(C)において、2つ
のボンディングワイヤ36a、36bの先端に電気トー
チ38aが適用され、よって、図17(D)において、
2つのボンディングワイヤ36a、36bの先端が接合
される。また、電気トーチ38aの上下動作制御によ
り、多数の柱状電極16の高さを平均化することもでき
る。
【0049】図18は図14の半導体装置の変形例を示
す図である。この例では、樹脂層18内に柱状電極16
とほぼ平行に配置されたダミー電極54をさらに含む。
柱状電極16及びダミー電極54は再配線導体部分50
に接合される。柱状電極16の先端がはんだボール20
aに接合されるのに対して、ダミー電極54の先端はは
んだボール20aに接合されない。従って、ダミー電極
54は電気的には働かないが、樹脂層18を形成する際
に、樹脂の流れに起因する力が柱状電極16に集中的に
かかるのを防止する。
【0050】図19は図18の半導体装置の変形例を示
す図である。この例では、樹脂層18内に柱状電極16
とほぼ平行に配置されたダミー電極54aをさらに含
む。このダミー電極54aは例えばシリコン樹脂や低弾
性の樹脂等の樹脂で作られている。ダミー電極54a
は、樹脂層18を形成する際に、樹脂の流れに起因する
力が柱状電極16に集中的にかかるのを防止し、さら
に、樹脂の流れを均等化して樹脂層18の表面が平坦に
なるのを助ける。
【0051】図20は本発明の第3実施例による半導体
装置を示す部分断面図である。半導体装置10は、複数
の電極パッド12を有する半導体素子14と、複数の電
極パッド12に接続された複数の柱状電極16と、半導
体素子14及び柱状電極16を覆う樹脂層18と、柱状
電極16と接続して樹脂層18の表面に設けられる再配
線導体部分60と、樹脂層18及び再配線導体部分60
の一部を覆う絶縁層62と、再配線導体部分60の絶縁
層62から露出された部分に電気的に接続される外部端
子としてのはんだボール20aとを備えている。この場
合にも、はんだボール20aが外部端子として示されて
いるが、前の実施例と同様に樹脂層18の表面に形成さ
れた電極パッドを形成し、その電極パッドを外部端子2
0とすることができることは言うまでもない。
【0052】つまり、この半導体装置10では、半導体
素子14の電極パッド12上に柱状電極16が形成さ
れ、半導体素子14及び柱状電極16が樹脂層18によ
って封止された後、再配線導体部分60のパターニング
を行い、その後で絶縁層62が形成される。外部端子と
してのはんだボール20aは再配線導体部分60と接続
されることになる。再配線導体部分60は樹脂層18に
覆われていないのでフレキシビリティがあり、再配線導
体部分60と外部端子としてのはんだボール20aとの
接合部にかかる応力を分散することができる。
【0053】図21(A)は図20の半導体装置の変形
例を示す図である。半導体装置10は、複数の電極パッ
ド12を有する半導体素子14と、半導体素子14の一
部を覆う絶縁層64と、絶縁層64から露出された電極
パッド12と接続して絶縁層64の表面に設けられる再
配線導体部分60と、絶縁層64及び再配線導体部分6
0の一部を覆う絶縁層62と、再配線導体部分60の絶
縁層62から露出された部分に電気的に接続される外部
端子としてのはんだボール20aとを備えている。柱状
電極16は、電極パッド12と再配線導体部分60との
接合部材66である。
【0054】つまり、この半導体装置10では、半導体
素子14上に絶縁層64が形成され、絶縁層64の電極
パッド12上の部分は開口される。それから、絶縁層6
4の上に再配線導体部分60のパターニングを行い、そ
の後で絶縁層62が形成される。外部端子としてのはん
だボール20aは再配線導体部分60と接続されること
になる。再配線導体部分60は樹脂層18に覆われてい
ないのでフレキシビリティがあり、再配線導体部分60
と外部端子としてのはんだボール20aとの接合部にか
かる応力を分散することができる。
【0055】図21(B)は電極パッド12と再配線導
体部分60との合金層66の形成の例を示す図である。
合金層66はアルミニウムと金の共晶合金からなる。表
層がアルミニウムの電極パッド12に銅に金メッキした
再配線導体部分60を、ボンディングツール68で超音
波熱圧着するとアルミニウムと金の共晶合金ができ、合
金層66なる。
【0056】図21(C)、(D)は電極パッド12と
再配線導体部分60との接合部材66の形成の例を示す
図である。図21(C)は半導体装置10の断面図、図
21(D)は絶縁層64の略平面図である。絶縁層64
の電極パッド12上の部分は開口され、その開口部には
電極パッド12上にメッキ66aがなされている。この
メッキ66aが接合部材66となる。メッキを堆積させ
るために、電極パッド12上の部分がメッキ浴槽に晒さ
れるように絶縁材をデザインしている。
【0057】図22は図14から図20の半導体装置の
柱状電極の露出方法を示す図である。複数の電極パッド
12を有する半導体素子14と、複数の電極パッド12
に接続された複数の柱状電極16と、半導体素子14及
び柱状電極16を覆う樹脂層18とを備えた半導体装置
10においては、樹脂層18をコーティングした直後の
状態において、樹脂層18の表面と柱状電極16の先端
との関係は、次の2つがある。(a)柱状電極16の先
端が樹脂層18の表面よりも突出している(図7)。
(b)柱状電極16の先端が樹脂層18の表面とほぼ同
じになる。これから説明する例は(b)の場合について
のものである。
【0058】図22(A)は樹脂層18をコーティング
した直後の状態を示し、柱状電極16の先端が樹脂層1
8の表面とほぼ同じになる。この場合、柱状電極16の
先端は樹脂層18の材料の膜が付着しているので、図2
2(B)に示すように、柱状電極16の先端を外部電極
20と電気的に接続するためには、柱状電極16の先端
の樹脂層18の材料の膜を除去しなければならない。こ
の場合、樹脂層18の表面全体を除去する必要はなく、
樹脂層18の表面のうちで柱状電極16の先端が位置す
る部分のみを除去すればよい。
【0059】図23は図22の柱状電極の露出方法の一
例を示す図である。樹脂層18をコーティングしたウエ
ハ30を持ってきて、ドリルやヤスリ等の工具70を使
用して、樹脂層18の表面を、全ての柱状電極16の位
置を順番になぞる。すると、柱状電極16の先端の樹脂
層18の材料の膜が露出され、柱状電極16の先端が露
出される。従って、その後で、柱状電極16の先端に外
部電極である電極パッド20を形成したり、はんだボー
ル20aを形成したりすることができる。この方法によ
れば、樹脂層18の表面全体をグラインダ等で研削する
場合と比べて、ウエハ30に大きな力がかからないた
め、ウエハ30が損傷しない。
【0060】図24は図22の柱状電極の露出方法の一
例を示す図である。図24(A)は平面図、図24
(B)は側面図である。この例では、紙ヤスリや金属等
の無端状の帯部材72が使用される。帯部材72は図2
4(B)の矢印に沿って回転する。この例では、帯部材
72は2つのローラ73に巻きかけられている。金属の
帯部材72がリール巻き取り式またはリール一連式にな
っているようにすることもできる。帯部材72の上方走
行部分はウエハ30の上面に接触するように配置され、
帯部材72の下方走行部分はウエハの下面の下方に配置
される。こうすることによって、樹脂層18の表面の柱
状電極16のある部分のみを除去し、柱状電極16の先
端が露出されるようにする。従って、この場合にも、樹
脂層18の表面全体をグラインダ等で研削する場合と比
べて、ウエハ30に大きな力がかからないため、ウエハ
30が損傷しない。
【0061】図25は図24の柱状電極の露出方法の変
形例を示す図である。この例では、帯部材72が使用さ
れ、さらに、帯部材72を加熱可能なヒータ74が設け
られる。帯部材72を温めることによって、樹脂層18
の表面の除去を助ける。図26は図24の柱状電極の露
出方法の変形例を示す図である。この例では、金の電極
パッド12に対して、柱状電極16は金の部分16x及
びはんだの部分16yを含む構成になっている。銅の帯
部材72及びヒータ74が使用される。
【0062】銅の帯部材72を加熱しながら回転させる
と、樹脂層18の表面が除去され、且つ銅の帯部材72
と柱状電極16のはんだの部分16yとが反応して、柱
状電極16のはんだの部分16yが銅の帯部材72に吸
着され、よって柱状電極16の先端が露出される。この
場合、銅の帯部材72を粗くしたり、フラックスを塗布
しておくと、はんだの部分16yをより吸着しやすくな
る。また、柱状電極16にフラックスを塗った後、柱状
電極16の先端に沿って銅の帯部材72を回転させ、さ
らにその上部よりはんだ融点より高い熱を加えることに
より、銅の帯部材72に柱状電極16のはんだの部分1
6yを吸着させながら、電極上面を露出させることがで
きる。また、柱状電極16のはんだの部分16yの次の
部分を銅にすると、はんだの部分16yには一方におい
て銅の吸着があり且つ他方において銅の吸着があるの
で、吸着にかかる応力が均等化される。
【0063】図27を参照して本発明の第4実施例によ
るピンワイヤを有する半導体装置の製造する方法につい
て説明する。ピンワイヤは前の実施例の柱状電極16と
同様にボンディングワイヤで作られ、柱状電極16と同
様に使用されることができる。しかし、この実施例のピ
ンワイヤは前の実施例の柱状電極16よりも種々の応用
に使用されることができる。
【0064】図27(A)において、金属ワイヤ80を
キャピラリ81に通す。キャピラリ81は従来的な自動
ワイヤボンダーのキャピラリである。金属ワイヤ80は
ワイヤボンディングで使用される金属、例えば金のワイ
ヤである。キャピラリ81の下側に位置する金属ワイヤ
80の下端部分はボール形状の膨大部80aとなってい
る。膨大部80aは従来的なワイヤボンディングで形成
されるのと同様にして例えば加熱や放電等で形成され
る。
【0065】図27(B)において、キャピラリ81を
矢印に示されるように金属ワイヤ80に対して動かし、
キャピラリ81の下端部と金属ワイヤ80の膨大部80
aとの間に適切な間隔をあけさせ、金属ワイヤ80の所
定の長さ部分を露出させる。図27(C)において、ハ
ーフカット用工具82は金属ワイヤ80及びキャピラリ
81と関連して作動するように配置されている。工具8
2を作動させ、金属ワイヤ80の所望の位置にハーフカ
ット処理を行い、金属ワイヤ80に物理的な傷をつけ
る。実施例においては、工具82は金属ワイヤ80の両
側に配置され、互いに近づき且つ離れるように作動され
る一対のブレードからなる。
【0066】図28は、ハーフカット処理を行った金属
ワイヤ80を示す。金属ワイヤ80にはハーフカット処
理を行った位置にウエッジ状の窪み80bが形成され
る。工具82の位置は金属ワイヤ80から所望の長さの
ピンワイヤが得られるように設定される。なお、ハーフ
カット処理を行う工具82は従来的な自動ワイヤボンダ
ーにはなく、本発明を実施するために従来的な自動ワイ
ヤボンダーに付加されたものである。
【0067】図27(D)において、キャピラリ81を
矢印に示されるように元の位置へ動かし、キャピラリ8
1の下端部を金属ワイヤ80の膨大部80aへ近づけ
る。この状態は、従来的なワイヤボンディングのスター
ト位置に相当する。さらに、キャピラリ81及び金属ワ
イヤ80を所望の電子装置の電極部83へ向かって下降
させ、キャピラリ81の下端部によって金属ワイヤ80
の膨大部80aを電極部83に対して圧着させ、金属ワ
イヤ80の膨大部80aを電極部83に接合させる。熱
圧着時に、従来のワイヤボンディングのように熱又は高
周波振動を与えることができる。
【0068】図27(E)において、金属ワイヤ80の
膨大部80aが電極部83に接合されたら、矢印で示さ
れるようにキャピラリ81を上昇させる。金属ワイヤ8
0の膨大部80aは電極部83に接合されているので、
金属ワイヤ80は動かず、キャピラリ81のみが上昇す
る。図27(F)において、キャピラリ81がある距離
上昇したら、キャピラリ81に設けられたクランパによ
ってキャピラリ81をクランプし、キャピラリ81をさ
らに上昇させる。すると、金属ワイヤ80は引っ張ら
れ、ハーフカット処理を行った窪み80bの位置で確実
に切断される。こうして、切断された金属ワイヤ80は
端部80cを有するピンワイヤ84になる。
【0069】図29(A)はこのようにして形成された
ピンワイヤ84を示している。図29(B)はピンワイ
ヤ84の一部を拡大して示す。本発明では、ピンワイヤ
84は金属ワイヤ80の窪み80bの位置で確実に切断
され、得られたピンワイヤ84の長さのバラツキが少な
い。また、ハーフカット処理の影響で、ピンワイヤ84
の先端がほぼ一定な、安定した突起形状となっている。
【0070】金属ワイヤ80にハーフカット処理が行わ
れていない金属ワイヤ80の切断の場合には、切断位置
が正確に特定されず、金属ワイヤ80の切断部分の形状
が一定でなく、ピンワイヤの長さのバラツキが大きくな
る。本発明では、機械的なハーフカット処理を施した後
で金属ワイヤ80を切断しているので、金属ワイヤ80
はハーフカット処理の位置で確実に切断され、長さのバ
ラツキも低減される。また、ハーフカット処理の影響
で、ピンワイヤ84の先端がほぼ一定な、中心部が小さ
く突起した突起形状となっている。先端がフラットな場
合と比べ、導電材料との密着面積が広くなり、信頼性の
向上が見込める。
【0071】図30はピンワイヤ84を有する半導体素
子を示す略図である。半導体素子85は半導体チップ又
は半導体ウエハからなり、IC回路が形成されている。
半導体素子85の表面にはIC回路と接続された電極パ
ッドが形成されている。電極部83は半導体素子85の
電極パッドである。ピンワイヤ84は円柱状のピン部8
0dを有し、ピン部80dの先端側の直径Φaとピン部
80dの根元側の直径Φbとはほぼ等しい。ピンワイヤ
84の膨大部80aはピン部80dの直径Φa、Φbよ
りも大きく、ピン部80dの長さtはピン部80dの直
径Φa、Φbよりも大きい。
【0072】図31は種々のピンワイヤの例を示す図で
ある。ピンワイヤ84Aはピン部80dの直径Φa、Φ
bが30μmの例である。ピンワイヤ84Bはピン部8
0dの直径Φa、Φbが50μmの例である。ピンワイ
ヤ84Cはピン部80dの直径Φa、Φbが70μmの
例である。このように、金属ワイヤ80を選択すること
によって、所望の大きさ及び長さ、及び材質のピンワイ
ヤ84Bを得ることができる。
【0073】ピンワイヤ84(84A、84B、84
C)を得るための金属ワイヤ80の材質、ワイヤ径(ピ
ン径)、ピン長さ、膨大部80aのサイズには実質的に
制限がなく、さらに、フリップチップ用はんだボールや
スタッドバンプを使用する場合と比べ、ピンワイヤ84
(84A、84B、84C)を非常に低コストで形成す
ることができる。また、ピン部80dの長さを自由に変
えることができることから、フィラー径との関係でフリ
ップチップタイプでは使うことが困難とされていたトラ
ンスファーモールドによる一括封止も可能になる。
【0074】図32(A)は図27から図30を参照し
て説明したピンワイヤ84を有する半導体素子85を示
す図である。図30では1つのピンワイヤ84のみが示
されているが、図32(A)に示されるように、半導体
素子85は通常多数の電極部(電極パッド)83を有
し、ピンワイヤ84は各電極部83に接合される。多数
のピンワイヤ84は全てほぼ一様な長さを有する。ピン
ワイヤ84は半導体素子85の表面に対して垂直に、非
常に狭いピッチで配置されることができる。ピンワイヤ
84は外部端子となる。
【0075】図32(B)は図32(A)の半導体素子
85に樹脂86で樹脂封止を行い、半導体パッケージと
した例を示す。ピンワイヤ84は樹脂86の表面から突
出して外部端子となる。図33(A)は再配線技術によ
り形成された再配線電極83Aにピンワイヤ84を接合
した半導体素子85を示す図である。この場合にも、多
数のピンワイヤ84は全てほぼ一様な長さを有し、外部
端子となる。
【0076】図33(B)は図33(A)の半導体素子
85に樹脂86で樹脂封止を行い、半導体パッケージと
した例を示す。ピンワイヤ84は樹脂86の表面から突
出して外部端子となる。図34(A)から図34(C)
は再配線電極83Aにピンワイヤ84を接合した半導体
素子85の詳細を示す図である。図34(A)におい
て、半導体素子85はIC回路に直接に接続された電極
パッド88Aを有し、絶縁層87が半導体素子85を覆
って形成される。柱状電極88B及び導電膜88Cが絶
縁層87を通って電極パッド88Aに接続され、再配線
電極83Aは適切な配置パターンで導電膜88Cに接続
される。各再配線電極83Aは各電極パッド88Aに接
続されているが、再配線電極83Aの位置は電極パッド
88Aの位置とは異なっている。
【0077】図34(B)において、ピンワイヤ84が
再配線電極83Aに接合される。図34(C)におい
て、半導体素子85は樹脂86で樹脂封止され、半導体
パッケージとなる。ワイヤボンディング技術を使用した
ピンワイヤ84の形成は再配線電極(電極部)83Aを
含む回路面に与えるダメージが少ないため、ピンワイヤ
84は、半導体素子85の電極パッドだけでなく、再配
線技術により形成された電極83Aに接合されるのに適
している。このため、ピンワイヤ84を有する複数の半
導体素子を積み重ねた半導体装置を得ることもできる。
さらに、ピン部80dの長さtがピン部80dの直径Φ
a及びΦbを超えない条件において、ピン部80dの長
さtとピン部80dの直径ΦaやΦbは自由に長さや大
きさを選択することができる。上記の特徴から、ダメー
ジレス接合やチップスタック化、フレキシブルボンディ
ング、低コストであるトランスファーモールド一括封止
などが可能となり、軽量、小型だけでなく高速動作可能
で複数の高い機能を備えた半導体装置を低コストで得る
ことができる。
【0078】図35(A)及び図35(B)はピンワイ
ヤ84の変形例を示す図である。図35(A)はピンワ
イヤ84が屈曲した形状の例を示す。図35(B)はピ
ンワイヤ84が斜めに接合された例を示す。このような
変形ピンワイヤ84は半導体素子85側から荷重をかけ
ることによって得られる。このような変形ピンワイヤ8
4は応力吸収しやすくなる利点がある。
【0079】図36はピンワイヤ84を有する半導体装
置の他の例を示す図である。この例では、図32(A)
に示される半導体素子85がそれに接合されたピンワイ
ヤ84によってインターポーザ89に搭載されている。
ピンワイヤ84は垂直に曲げられ、インターポーザ89
の対応する電極(図示せず)との接触面積を増加させる
ようになっている。さらに、ピンワイヤ84はインター
ポーザ89の対応する電極との間に導電材料90が配置
され、電気的な接続をより確実にしている。なお、ピン
ワイヤ84は垂直に曲げるのは、半導体素子85をイン
ターポーザ89に対して横方向に動かすことによって達
成される。
【0080】図37はピンワイヤ84を有する半導体装
置の他の例を示す図である。この例では、図33(B)
に示される半導体素子85がそれに接合されたピンワイ
ヤ84によってマザーボード91に搭載されている。ピ
ンワイヤ84は垂直に曲げられ、マザーボード91の対
応する電極(図示せず)との接触面積を増加させるよう
になっている。さらに、ピンワイヤ84はマザーボード
91の対応する電極との間に導電材料90が配置され、
電気的な接続をより確実にしている。
【0081】図38(A)及び図38(C)はピンワイ
ヤの先端に導電材料を付着させ、インターポーザ又はマ
ザーボードに接着し、熱を加えることによって接合した
半導体装置の例を示す図である。図38(A)において
は、半導体素子85に設けられたピンワイヤ84を槽9
0Aの導電材料90に漬けることによって導電材料90
を付着させる。図38(B)においては、半導体素子8
5に設けられたピンワイヤ84を形成板90Bの凹部9
0Cの導電材料90に漬けることによって導電材料90
を付着させる。図38(C)は、ピンワイヤ84及び導
電材料90を有する半導体素子85をインターポーザ8
9又はマザーボード91に搭載するところを示す。図3
8(B)の方法では導電性材料の濡れ量の管理が容易で
あるという利点がある。
【0082】図39は熱圧着によるピンワイヤの接合の
例を示す図である。半導体素子85に設けられたピンワ
イヤ84をヒータ92上に置かれたインターポーザ89
又はマザーボード91に搭載する。半導体素子85には
図に矢印で示される力を付加しながら、熱をかけて、ピ
ンワイヤ84をインターポーザ89又はマザーボード9
1の対応する電極(図示せず)に接合させる。熱圧着に
よる金属結合の場合には接合部の密着性は非常に高い。
【0083】図54は印刷によるピンワイヤの接合の例
を示す。図54(A)において、印刷マスク90Cを用
いて導電材料90をインターポーザ89又はマザーボー
ド91の対応する電極に印刷する。図85(B)におい
て、半導体素子85に設けられたピンワイヤ84を導電
材料に接合する。図40(A)及び図40(B)はピン
ワイヤ84の直径を変えることによるインピーダンスマ
ッチングの例を示す図である。インターポーザ89はラ
ンド89A及びランド89Aからピンワイヤ84に接続
される電極まで延びる配線89Bを有する。インターポ
ーザ89側の設計により、配線89Bの長さが変わるこ
とがある。図40(A)に示される配線89Bの長さ
は、図40(B)に示される配線89Bの長さよりも長
い。このような場合には、図40(A)に示されるピン
ワイヤ84の直径を太くし、図40(B)に示されるピ
ンワイヤ84の直径を補足することにより、インピーダ
ンスマッチングを達成することができる。
【0084】図41(A)及び図41(B)はピンワイ
ヤ84の直径を変えることによるインピーダンスマッチ
ングの例を示す図である。この例では、図40(A)に
示される長い配線89Bの場合にはピンワイヤ84の膨
大部80aの太さを太くし、図40(B)に示される短
い配線89Bの場合にはピンワイヤ84の膨大部80a
の太さを小さくする。
【0085】このように、数MHz帯の高速半導体デバ
イスにおいて問題となっている各配線間の信号遅れを低
減するために、配線が長い場合には、ワイヤ径を太くし
たり、膨大部を大きくしたりして相対的な抵抗値を下
げ、各配線間のインピーダンスの値を調整し、信号遅れ
を少なくする。図42(A)から図42(E)はメッキ
部によりピンワイヤを接合した半導体装置の例を示す図
である。図42(A)において、凹部93Aを形成した
リードフレーム93を準備し、図42(B)において、
凹部93Aの表面にメッキしてメッキ部93Bを形成す
る。図42(C)において、半導体素子85のピンワイ
ヤ84の先端をメッキ部93Bに接合する。熱圧着によ
り、ピンワイヤ84の先端はメッキ部93Bに簡単に接
合する。図42(D)において、半導体素子85を樹脂
94により樹脂封止する。樹脂94は半導体素子85と
リードフレーム93との間の空間を埋める。それから、
図42(E)において、リードフレーム93を化学的な
エッチングにより溶かし、メッキ部93Bを露出させ
る。メッキ部93Bはピンワイヤ84の先端に付着して
いる。このようにして、メッキ部93Bはピンワイヤ8
4とともに外部端子となる。この技術はフェイスアップ
タイプのBCC(Bump Chip Carrier )パッケージと比
較して、小型化、ファインピッチ化、高速化を実現でき
る。
【0086】図43はピンワイヤを有する半導体装置の
一例を示す図である。図43(A)は、図38、図39
又は図54に示されるように半導体素子85が導電材料
90を付着させたピンワイヤ84によりインターポーザ
89に搭載された例を示す。図43(B)は図43
(A)に示される半導体装置にトランスファーモールド
する例を示す。樹脂94を金型95に流し込む。ピンワ
イヤ84が高い密度で配置されている場合でも、トラン
スファーモールドを行うことができる。図43(C)に
おいては、金型95を除去し、インターポーザ89の反
対面側に金属ボール96を接合して、半導体パッケージ
を完成する。
【0087】図44は樹脂封止の他の例を示す図であ
る。図43(B)のトランスファーモールドの代わり
に、図44に示されるようにポッティングにより樹脂封
止を行うこともできる。図45は半導体装置の一例を示
す平面図である。図46は図45の平面的に配置された
複数の半導体素子を含む半導体装置の例を示す図であ
る。図45(A)及び図46(A)において、それぞれ
にピンワイヤ84を有する複数の半導体素子85が金属
板97に平面的に配置される。ピンワイヤ84には導電
材料90を付着させてある。複数の半導体素子85は接
着剤98によって金属板97に固定される。図46
(B)において、複数の半導体素子85はピンワイヤ8
4によりインターポーザ89に搭載される。図46
(C)において、半導体素子85を樹脂94により樹脂
封止し、インターポーザ89の反対面側に金属ボール9
6を接合して、半導体パッケージを完成する。図45
(B)は金属ボール96の配置を示している。
【0088】図47は立体的に配置された複数の半導体
素子85を含む半導体装置の例を示す図である。この例
では、半導体素子85Aの回路面側と半導体素子85B
の背面側は接着材により固定、接着され、これらの半導
体素子85A、85Bはそれぞれにピンワイヤ84を有
する。半導体素子85A、85Bはピンワイヤ84によ
りインターポーザ89に搭載される。半導体素子85
A、85Bを樹脂94により樹脂封止し、インターポー
ザ89の反対面側に金属ボール96を接合して、半導体
パッケージを完成する。
【0089】図48は立体的に配置された複数の半導体
素子を含む半導体装置の例を示す図である。この例で
は、半導体素子85Aはピンワイヤ84及び例えば図3
4(C)に示される再配線電極83Aを有し、それぞれ
にピンワイヤ84を有する半導体素子85Bと半導体素
子85Cとは背中合わせで互いに固定される。半導体素
子85Bのピンワイヤ84は半導体素子85Aの再配線
電極83Aに接合される。一方、半導体素子85A、8
5Bはピンワイヤ84によりインターポーザ89に搭載
される。半導体素子85A、85Bを樹脂94により樹
脂封止し、インターポーザ89の反対面側に金属ボール
96を接合して、半導体パッケージを完成する。
【0090】図49はスタックとして立体的に配置され
た複数の半導体装置を含む半導体装置の例を示す図であ
る。参照数字100は半導体素子85と、インターポー
ザ89と、半導体素子85とインターポーザ89とを樹
脂封止する樹脂94とからなる半導体装置(半導体パッ
ケージ)を示す。半導体素子85とインターポーザ89
とは、図示しない適切な導体により接続される。
【0091】図49においては、3つの半導体装置(半
導体パッケージ)100がスタックとして立体的に配置
されている。各インターポーザ89は樹脂94から横方
向に延びだし、インターポーザ89の延びだした部分は
電極部83Bを有し、その電極部83Bにはピンワイヤ
84が接合されている。ピンワイヤ84の電極部83B
への接合は上記したのと同様にして行われる。上下関係
で隣接する2つの半導体装置(半導体パッケージ)10
0はピンワイヤ84によって接続されている。このよう
に、パッケージとパッケージを積み重ねる際の接続端子
としてピンワイヤを適用すると、従来技術よりも伝送経
路の短縮が図れるため高速伝送に非常に有利となる。
【0092】図50はスタックとして形成された立体的
に配置された複数の半導体素子を含む半導体装置の例を
示す図である。図50においては、3つの半導体装置
(半導体パッケージ)100がスタックとして立体的に
配置されている。図50では各半導体装置(半導体パッ
ケージ)100の半導体素子85とインターポーザ89
とがピンワイヤ84によって接合され、そして、インタ
ーポーザ89の延びだした部分にもピンワイヤ84が接
合されている。このようにして、ピンワイヤ84は各半
導体装置(半導体パッケージ)100内に配置されるば
かりでなく、隣接する2つの半導体装置(半導体パッケ
ージ)100を接続する。
【0093】以上に説明した半導体素子53及び半導体
装置及び半導体パッケージにおいて、ピンワイヤ84の
長さ及び直径は所望に応じて変えることができる。ま
た、ピンワイヤ84のの接合は、半導体素子毎でも、ウ
エハレベルでも、パッケージとなった後でも作製できる
ことは当然ながら可能である。図51から図53はピン
ワイヤを有する半導体装置の製造方法の一例を示す図で
ある。図51(A)においては、半導体ウエハ101を
準備し、集積回路及び電極パッドの形成や、必要に応じ
て再配線電極を形成する。図51(B)においては、ピ
ンワイヤ84を半導体ウエハ101の電極部(電極パッ
ド又は再配線電極)83に接合する。図51(C)にお
いては、半導体ウエハ101のピンワイヤ84とは反対
側の表面に接着性テープ102を貼りつける。
【0094】図52において、半導体ウエハ101及び
接着性テープ102を厚さ調整用の一対のローラ103
の間を走行させながら、半導体ウエハ101のピンワイ
ヤ84側の表面に樹脂104がコーティングされたPE
Tのシート105を貼りつける。低弾性樹脂のワニスが
槽106に入っている。PETのシート105は槽10
6を通りながら半導体ウエハ101のピンワイヤ84側
の表面に沿って走行する。低弾性樹脂のワニスは半導体
ウエハ101とPETのシート105との間にピンワイ
ヤ84の先端を突出させる程度に充填される。乾燥した
低弾性樹脂のワニスはモールド樹脂104となる。
【0095】図53において、PETのシート105を
適当な時期に除去し、ダンシングして半導体ウエハ10
1を個々の半導体チップに分割する。分割された半導体
チップはすでに樹脂封止された半導体パッケージとなっ
ている。最終的に個々の半導体チップは接着性テープ1
02から除去される。この方法によれば、シートタイプ
の接着剤を貼り合わせる技術を応用してできるため、作
業工程数の低減と、設備的にも大幅なコストダウンがで
きる。
【0096】図55は複数の半導体素子を含む半導体装
置の例を示す図である。この例では、2つの半導体素子
85A、85Bが1つのインターポーザ89に搭載され
る。インターポーザ89は再配線電極89Cを有する。
再配線電極89Cは半導体素子85A、85Bの電極パ
ッドに対応して形成された第1の電極部分と、第1の電
極部分に接続され且つ位置を変えて配置された第2の電
極部分とを有する。半導体素子85A、85Bの電極パ
ッドは再配線電極89Cの第1の電極部分に接続され、
ピンワイヤ84は再配線電極89Cの第2の電極部分に
接合されている。こうして形成された半導体装置は樹脂
94により樹脂封止され、ピンワイヤ84は樹脂94か
ら突出している。
【0097】図56は複数の半導体素子を含む半導体装
置の例を示す図である。この例では、2つの半導体素子
85A、85Bが1つのインターポーザ89に搭載され
る。インターポーザ89は再配線電極89Cを有する。
再配線電極89Cは半導体素子85A、85Bの電極パ
ッドに対応して形成された第1の電極部分と、第1の電
極部分に接続され且つ位置を変えて配置された第2の電
極部分とを有する。ピンワイヤ84は半導体素子85
A、85Bの電極パッドに接合され、ピンワイヤ84の
先端は再配線電極89Cの第1の電極部分に接続され
る。金属ボール96が再配線電極89Cの第2の電極部
分に接合されている。こうして形成された半導体装置は
樹脂94により樹脂封止され、金属ボール96が外部天
使となる。
【0098】図57は複数の半導体素子を含む半導体装
置の例を示す図である。この例では、2つの半導体素子
85A、85Bが1つのインターポーザ89に搭載され
る。半導体素子85Aは再配線電極83Aを有する。一
群のピンワイヤ84は半導体素子85Bの電極パッドに
接合され、これらのピンワイヤ84の先端が半導体素子
85Aの一群の再配線電極89Cに接続される。他の一
群のピンワイヤ84は半導体素子85Aの一群の再配線
電極89Cに接合される。こうして形成された半導体装
置は樹脂94により樹脂封止され、一群のピンワイヤ8
4は樹脂94から突出している。
【0099】図58は複数の半導体素子を含む半導体装
置の例を示す図である。この例では、3つの半導体素子
85A、85Bが1つのインターポーザ89に搭載され
る。半導体素子85Aは再配線電極83Aを有し、半導
体素子85Cも再配線電極83Aを有する。一群のピン
ワイヤ84は半導体素子85Bの電極パッドに接合さ
れ、これらのピンワイヤ84の先端が半導体素子85C
の一群の再配線電極83Aに接続される。他の一群のピ
ンワイヤ84は半導体素子85Cの一群の再配線電極8
3Aに接合され、これらのピンワイヤ84の先端が半導
体素子85Aの一群の再配線電極83Aに接続される。
他の一群のピンワイヤ84は半導体素子85Aの一群の
再配線電極83Aに接合される。こうして形成された半
導体装置は樹脂94により樹脂封止され、一群のピンワ
イヤ84は樹脂94から突出している。
【0100】
【発明の効果】以上説明したように、本発明によれば、
熱応力に対して優れた耐久性のある半導体装置を提供す
ることができる。また、半導体素子に設けた柱状電極と
外部端子間に発生する応力を分散することができ、温度
サイクルや機械的ストレスによる接合部分の信頼性を向
上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例による半導体装置を示す部
分断面斜視図である。
【図2】はんだボール付着前の図1の半導体装置を示す
断面図である。
【図3】図1の半導体装置の変形例を示す図である。
【図4】図1の半導体装置を回路基板に取り付けた例を
示す図である。
【図5】樹脂層の厚さと外部端子における応力との関係
を示す図である。
【図6】ウエハに集積回路を形成し、はんだボールを付
着し、そして個々の半導体装置に分離する工程を含む半
導体装置の製造方法の例を示す図である。
【図7】外部端子に膨大部を形成する工程を含む半導体
装置の製造方法の例を示す図である。
【図8】膨大部分を有する柱状電極の形成方法の例を示
す図である。
【図9】図8の方法で形成された柱状電極を示す図であ
る。
【図10】膨大部分を有する柱状電極の形成方法の他の
例を示す図である。
【図11】柱状電極の形成方法の他の例を示す図であ
る。
【図12】柱状電極の形成方法の他の例を示す図であ
る。
【図13】柱状電極の形成方法の他の例を示す図であ
る。
【図14】本発明の第2実施例による半導体装置を示す
部分断面図である。
【図15】図14の半導体装置の変形例を示す図であ
る。
【図16】図14の半導体装置の変形例を示す図であ
る。
【図17】図14の半導体装置の変形例の柱状電極の形
成方法を示す図である。
【図18】図14の半導体装置の変形例を示す図であ
る。
【図19】図18の半導体装置の変形例を示す図であ
る。
【図20】本発明の第3実施例による半導体装置を示す
部分断面図である。
【図21】図20の半導体装置の変形例を示す図であ
る。
【図22】図14から図20の半導体装置の柱状電極の
露出方法を示す図である。
【図23】図22の柱状電極の露出方法の一例を示す図
である。
【図24】図22の柱状電極の露出方法の一例を示す図
である。
【図25】図24の柱状電極の露出方法の変形例を示す
図である。
【図26】図24の柱状電極の露出方法の変形例を示す
図である。
【図27】本発明の第4実施例によるピンワイヤを有す
る半導体装置の製造方法を示す図である。
【図28】図27のハーフカット処理された金属ワイヤ
を示す拡大図である。
【図29】図27及び図28の切断された金属ワイヤ
(ピンワイヤ)を示す拡大側面図である。
【図30】ピンワイヤを有する半導体装置を示す略図で
ある。
【図31】種々のピンワイヤを示す図である。
【図32】ピンワイヤを有する半導体装置の一例を示す
図である。
【図33】再配線電極及びピンワイヤを有する半導体装
置の他の例を示す図である。
【図34】図33の半導体装置を形成する工程を示す詳
細図である。
【図35】ピンワイヤの変形例を示す図である。
【図36】ピンワイヤを有する半導体装置の他の例を示
す図である。
【図37】ピンワイヤを有する半導体装置の他の例を示
す図である。
【図38】ピンワイヤの先端に導体材料を付着させた半
導体装置の例を示す図であり、(A)は半導体素子に設
けられたピンワイヤを槽の導電材料に漬けることによっ
て導電材料を付着させることを示し、(B)は半導体素
子に設けられたピンワイヤを形成板の凹部の導電材料に
漬けることによって導電材料を付着させることを示し、
(C)はピンワイヤ及び導電材料を有する半導体素子を
インターポーザ又はマザーボードに搭載するところを示
す図である。
【図39】熱圧着によるピンワイヤの接合の例を示す図
である。
【図40】ピンワイヤの直径を変えることによるインピ
ーダンスマッチングの例を示す図である。
【図41】ピンワイヤの先端の膨大部の太さを変えるこ
とによるインピーダンスマッチングの例を示す図であ
る。
【図42】メッキ部によりピンワイヤを接合した半導体
装置の例を示す図である。
【図43】ピンワイヤを有する半導体装置の一例を示す
図である。
【図44】樹脂封止の他の例を示す図である。
【図45】半導体装置の一例を示す平面図である。
【図46】図45の平面的に配置された複数の半導体素
子を含む半導体装置の例を示す図である。
【図47】立体的に配置された複数の半導体素子を含む
半導体装置の例を示す図である。
【図48】立体的に配置された複数の半導体素子を含む
半導体装置の例を示す図である。
【図49】スタックとして立体的に配置された複数の半
導体装置を含む半導体装置の例を示す図である。
【図50】スタックとして立体的に配置された複数の半
導体装置を含む半導体装置の例を示す図である。
【図51】ピンワイヤを有する半導体装置の製造方法の
一例を示す図である。
【図52】図51の半導体装置に樹脂封止工程を示す図
である。
【図53】図52の半導体装置のダイシング工程を示す
図である。
【図54】ピンワイヤを印刷により形成された導電材料
に接合する例を示す図である。
【図55】複数の半導体素子を含む半導体装置の例を示
す図である。
【図56】複数の半導体素子を含む半導体装置の例を示
す図である。
【図57】複数の半導体素子を含む半導体装置の例を示
す図である。
【図58】複数の半導体素子を含む半導体装置の例を示
す図である。
【符号の説明】
10…半導体装置 12…電極パッド 14…半導体素子 16…柱状電極 16a…ワイヤ部分 16b…膨大部分 18…樹脂層 20…外部端子 20a…はんだボール 22…回路基板 24…電極パッド 30…ウエハ 32…キャピラリ 34…小塊 36…ボンディングワイヤ 50…再配線導体部分 80…金属ワイヤ 81…キャピラリ 82…ハーフカット用工具 83…電極部 84…ピンワイヤ 85…半導体素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤沢 哲也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 関 正明 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐藤 光孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 柴 典章 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 今村 和之 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 藤本 康則 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極パッドを有する半導体素子
    と、 前記複数の電極パッドに接続された複数の柱状電極と、 前記半導体素子及び前記柱状電極を覆う樹脂層と、 前記柱状電極に電気的に接続されるように前記樹脂層の
    表面に配置された外部端子とを備え、 前記柱状電極は、前記半導体素子の電極パッドから延び
    るワイヤ部分と、前記外部端子から延び且つ該ワイヤ部
    分よりも大きい断面積を有する膨大部分とを含むことを
    特徴とする半導体装置。
  2. 【請求項2】 前記樹脂層は、半導体素子の表面に形成
    された柔軟性を有する第1の樹脂層と、該第1の樹脂層
    よりも半導体素子から遠い側にあり且つ第1の樹脂層よ
    りも高い弾性をもつ第2の樹脂層とからなることを特徴
    とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記柱状電極の膨大部分は前記ワイヤ部
    分の延長部分に肉太化処理してなることを特徴とする請
    求項1に記載の半導体装置。
  4. 【請求項4】 前記柱状電極の膨大部分は前記ワイヤ部
    分に付着された導電性材料を含むことを特徴とする請求
    項1に記載の半導体装置。
  5. 【請求項5】 複数の電極パッドを有する半導体素子
    と、 前記複数の電極パッドに接続された複数の柱状電極と、 前記半導体素子及び前記柱状電極を覆う樹脂層と、 前記柱状電極に電気的に接続されるように前記樹脂層の
    表面に配置された外部端子と、 前記半導体素子の電極パッドと前記柱状電極との間に設
    けられる再配線導体部分とを備え、 前記樹脂層はスピンコートされた比較的に軟らかい樹脂
    からなることを特徴とする半導体装置。
  6. 【請求項6】 前記樹脂層はシリコン樹脂及びエポキシ
    樹脂の一つからなることを特徴とする請求項5に記載の
    半導体装置。
  7. 【請求項7】 前記柱状電極はワイヤからなることを特
    徴とする請求項5に記載の半導体装置。
  8. 【請求項8】 前記柱状電極はワイヤを少なくとも部分
    的に膨大化してなることを特徴とする請求項5に記載の
    半導体装置。
  9. 【請求項9】 前記柱状電極は複数のワイヤを1つの柱
    状電極の形体に接合してなることを特徴とする請求項5
    に記載の半導体装置。
  10. 【請求項10】 前記樹脂層内に前記柱状電極とほぼ平
    行に配置されたダミー電極をさらに含むことを特徴とす
    る請求項5に記載の半導体装置。
  11. 【請求項11】 複数の電極パッドを有する半導体素子
    と、 前記複数の電極パッドに接続された複数の柱状電極と、 前記半導体素子及び前記柱状電極を覆う樹脂層と、 前記柱状電極と接続して前記樹脂層の表面に設けられる
    再配線導体部分と、 前記樹脂層及び前記再配線導体部分の一部を覆う絶縁層
    と、前記再配線導体部分の前記絶縁層から露出された部
    分に電気的に接続される外部端子とを備えたことを特徴
    とする半導体装置。
  12. 【請求項12】 第1端部を有する金属ワイヤに所望の
    位置でハーフカット処理を行う工程と、 該金属ワイヤの第1端部を半導体素子又は半導体装置の
    電極部にボンディングする工程と、 該金属ワイヤを該電極部に対して引っ張ることにより該
    金属ワイヤを該所望の位置で切断してピンワイヤを形成
    する工程とを備え、該ピンワイヤは切断された第2端部
    を有することを特徴とする半導体装置の製造方法。
  13. 【請求項13】 該ピンワイヤは円柱状のピン部を有
    し、該ピンワイヤの該一端部は該ピン部の直径よりも大
    きい膨大形状を有し、該ピンワイヤのピン部の長さは該
    ピンワイヤのピン部の直径よりも大きいことを特徴とす
    る請求項12に記載の半導体装置の製造方法。
  14. 【請求項14】 該ピンワイヤの該第2端部が突出する
    ように該半導体素子をモールド材料でモールドする工程
    を備え、該ピンワイヤのモールド材料から突出する第2
    端部が外部端子となることを特徴とする請求項12に記
    載の半導体装置の製造方法。
  15. 【請求項15】 該ピンワイヤの第2端部を該半導体素
    子とは別の装置の電極部に接続する工程を備えることを
    特徴とする請求項14に記載の半導体装置の製造方法。
  16. 【請求項16】 該ピンワイヤの該第2端部に導電材料
    を付着させる工程を備え、該導電材料を付着させた該ピ
    ンワイヤの該第2端部が外部端子となることを特徴とす
    る請求項12に記載の半導体装置の製造方法。
JP2000119616A 1999-08-12 2000-04-20 半導体装置 Expired - Fee Related JP4526651B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000119616A JP4526651B2 (ja) 1999-08-12 2000-04-20 半導体装置
US09/606,196 US6476503B1 (en) 1999-08-12 2000-06-29 Semiconductor device having columnar electrode and method of manufacturing same
KR1020000039484A KR100606945B1 (ko) 1999-08-12 2000-07-11 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22868099 1999-08-12
JP11-228680 1999-08-12
JP2000119616A JP4526651B2 (ja) 1999-08-12 2000-04-20 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010101251A Division JP2010192928A (ja) 1999-08-12 2010-04-26 半導体装置及びその製造方法
JP2010101202A Division JP5333337B2 (ja) 1999-08-12 2010-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001118876A true JP2001118876A (ja) 2001-04-27
JP4526651B2 JP4526651B2 (ja) 2010-08-18

Family

ID=26528402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000119616A Expired - Fee Related JP4526651B2 (ja) 1999-08-12 2000-04-20 半導体装置

Country Status (3)

Country Link
US (1) US6476503B1 (ja)
JP (1) JP4526651B2 (ja)
KR (1) KR100606945B1 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296344B2 (ja) 1999-10-28 2002-06-24 日本電気株式会社 半導体装置およびその製造方法
JP3339478B2 (ja) 1999-10-07 2002-10-28 日本電気株式会社 フリップチップ型半導体装置とその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004165311A (ja) * 2002-11-12 2004-06-10 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004538641A (ja) * 2001-07-31 2004-12-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 合成樹脂筐体を有する電子部品、および、その製造方法
JP2005327994A (ja) * 2004-05-17 2005-11-24 Oki Electric Ind Co Ltd 半導体装置
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2008026336A (ja) * 2007-09-27 2008-02-07 Fujitsu Ltd コンタクタ
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
JP2008171938A (ja) * 2007-01-10 2008-07-24 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2008251794A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2008311593A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ,インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
WO2010106703A1 (ja) 2009-03-19 2010-09-23 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
JP2012146769A (ja) * 2011-01-11 2012-08-02 Fujikura Ltd 半導体装置およびその製造方法
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
JP2014512688A (ja) * 2011-04-21 2014-05-22 テッセラ,インコーポレイテッド フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
JP2015504608A (ja) * 2011-11-22 2015-02-12 日本テキサス・インスツルメンツ株式会社 マイクロ表面実装デバイスパッケージング
JPWO2013035715A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法およびモジュール
JPWO2013035714A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法および端子集合体
JP2016505222A (ja) * 2013-02-01 2016-02-18 インヴェンサス・コーポレイション ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
JP2016537812A (ja) * 2013-11-12 2016-12-01 インヴェンサス・コーポレイション ボンドワイヤの基板外キンク形成
JP2017038074A (ja) * 2012-02-24 2017-02-16 インヴェンサス・コーポレイション 超小型電子パッケージを作製する方法
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
JP2017085028A (ja) * 2015-10-30 2017-05-18 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
JP2017228619A (ja) * 2016-06-21 2017-12-28 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223460A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 実装回路基板及びその製造方法
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Necセミコンダクターズ九州株式会社 半導体装置及びその製造方法
KR100422346B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 칩크기 패키지 구조 및 그 제조방법
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US7173231B2 (en) * 2003-09-16 2007-02-06 Wen Ching Chen Chip scale package structure for an image sensor
FI20031341A7 (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
US7303941B1 (en) 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
JP3928729B2 (ja) * 2004-05-26 2007-06-13 セイコーエプソン株式会社 半導体装置
JP4258648B2 (ja) * 2004-08-31 2009-04-30 セイコーエプソン株式会社 多層配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US20060216868A1 (en) * 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US8124459B2 (en) * 2005-04-23 2012-02-28 Stats Chippac Ltd. Bump chip carrier semiconductor package system
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US20100164079A1 (en) * 2005-06-29 2010-07-01 Koninklijke Philips Electronics, N.V. Method of manufacturing an assembly and assembly
JP4592751B2 (ja) * 2005-10-14 2010-12-08 株式会社フジクラ プリント配線基板の製造方法
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5107529B2 (ja) * 2006-05-09 2012-12-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
US7619305B2 (en) * 2007-08-15 2009-11-17 Powertech Technology Inc. Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US20090091027A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Semiconductor package having restraining ring surfaces against soldering crack
TWI357119B (en) * 2007-10-05 2012-01-21 Advanced Semiconductor Eng Stacked type chip package structure and method of
KR101061175B1 (ko) 2008-02-18 2011-09-01 주식회사 하이닉스반도체 반도체 패키지용 기판
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
GB0805640D0 (en) * 2008-03-28 2008-04-30 Hexcel Composites Ltd Improved composite materials
KR100990173B1 (ko) * 2008-05-19 2010-10-29 삼성전기주식회사 인터포저를 구비하는 전자소자 패키지 및 그 제조방법
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
CN102412167B (zh) * 2010-09-25 2016-02-03 飞思卡尔半导体公司 用于线接合的固定
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
JP5013148B1 (ja) * 2011-02-16 2012-08-29 株式会社東京精密 ワーク分割装置及びワーク分割方法
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
TWI473178B (zh) * 2011-09-15 2015-02-11 萬國半導體股份有限公司 一種晶圓級的封裝結構及其製備方法
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
CN103050436B (zh) * 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8940630B2 (en) 2013-02-01 2015-01-27 Invensas Corporation Method of making wire bond vias and microelectronic package having wire bond vias
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
WO2015174133A1 (ja) * 2014-05-16 2015-11-19 富士フイルム株式会社 タッチパネル及びその製造方法
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
DE102015109856A1 (de) * 2015-06-19 2016-12-22 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer für die Anbindung eines elektrischen Leiters geeigneten metallischen Kontaktfläche zur Kontaktierung eines Leistungshalbleiters, Leistungshalbleiter, Bond Buffer und Verfahren zur Herstellung eines Leistungshalbleiters
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
US10304802B2 (en) 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
JP7741745B2 (ja) 2022-02-15 2025-09-18 キオクシア株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087278A (ja) * 1973-12-05 1975-07-14
JPH0394438A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体チップモジュール
JPH0855856A (ja) * 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH1065054A (ja) * 1996-06-20 1998-03-06 Lg Semicon Co Ltd チップサイズ半導体パッケージ及びその製造方法
WO1998032170A1 (en) * 1997-01-17 1998-07-23 Seiko Epson Corporation Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH10303244A (ja) * 1997-04-25 1998-11-13 Sony Corp バンプ構造及びその製造方法
JPH11204560A (ja) * 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
JPH08111437A (ja) 1994-10-12 1996-04-30 Matsushita Electron Corp 半導体装置の実装方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JPH09260428A (ja) 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその実装方法
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6285083B1 (en) * 1999-03-24 2001-09-04 Shinko Electric Industries Co., Ltd. Semiconductor device and mounting structure of a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087278A (ja) * 1973-12-05 1975-07-14
JPH0394438A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体チップモジュール
JPH0855856A (ja) * 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JPH1065054A (ja) * 1996-06-20 1998-03-06 Lg Semicon Co Ltd チップサイズ半導体パッケージ及びその製造方法
WO1998032170A1 (en) * 1997-01-17 1998-07-23 Seiko Epson Corporation Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JPH10303244A (ja) * 1997-04-25 1998-11-13 Sony Corp バンプ構造及びその製造方法
JPH11204560A (ja) * 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339478B2 (ja) 1999-10-07 2002-10-28 日本電気株式会社 フリップチップ型半導体装置とその製造方法
JP3296344B2 (ja) 1999-10-28 2002-06-24 日本電気株式会社 半導体装置およびその製造方法
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
JP2004538641A (ja) * 2001-07-31 2004-12-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 合成樹脂筐体を有する電子部品、および、その製造方法
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004165311A (ja) * 2002-11-12 2004-06-10 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005327994A (ja) * 2004-05-17 2005-11-24 Oki Electric Ind Co Ltd 半導体装置
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2009521803A (ja) * 2005-12-23 2009-06-04 テッセラ,インコーポレイテッド 超ファインピッチ配線で積層された超小型電子アセンブリ
JP2008171938A (ja) * 2007-01-10 2008-07-24 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2008251794A (ja) * 2007-03-30 2008-10-16 Aoi Electronics Co Ltd 半導体装置および半導体装置の製造方法
JP2008311593A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置
US8102048B2 (en) 2007-06-18 2012-01-24 Shinko Electric Industries Co., Ltd. Electronic device manufacturing method and electronic device
JP2008026336A (ja) * 2007-09-27 2008-02-07 Fujitsu Ltd コンタクタ
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
WO2010106703A1 (ja) 2009-03-19 2010-09-23 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
US9565755B2 (en) 2009-03-19 2017-02-07 Fujitsu Limited Electronic component
US9585246B2 (en) 2009-03-19 2017-02-28 Fujitsu Limited Electronic device
US9318425B2 (en) 2009-03-19 2016-04-19 Fujitsu Limited Semiconductor device
JP2012146769A (ja) * 2011-01-11 2012-08-02 Fujikura Ltd 半導体装置およびその製造方法
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
JP2014512688A (ja) * 2011-04-21 2014-05-22 テッセラ,インコーポレイテッド フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
JPWO2013035714A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法および端子集合体
JPWO2013035715A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法およびモジュール
JP2015504608A (ja) * 2011-11-22 2015-02-12 日本テキサス・インスツルメンツ株式会社 マイクロ表面実装デバイスパッケージング
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
JP2017038074A (ja) * 2012-02-24 2017-02-16 インヴェンサス・コーポレイション 超小型電子パッケージを作製する方法
JP2016505222A (ja) * 2013-02-01 2016-02-18 インヴェンサス・コーポレイション ワイヤボンドビアを有するマイクロ電子パッケージ、その製造方法、およびそのための補強層
JP2016537812A (ja) * 2013-11-12 2016-12-01 インヴェンサス・コーポレイション ボンドワイヤの基板外キンク形成
KR101740481B1 (ko) 2013-11-12 2017-05-26 인벤사스 코포레이션 본드 와이어의 기판외 킹킹
JP2017085028A (ja) * 2015-10-30 2017-05-18 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
JP2017228619A (ja) * 2016-06-21 2017-12-28 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Also Published As

Publication number Publication date
KR100606945B1 (ko) 2006-08-01
US6476503B1 (en) 2002-11-05
JP4526651B2 (ja) 2010-08-18
KR20010069223A (ko) 2001-07-23

Similar Documents

Publication Publication Date Title
JP5333337B2 (ja) 半導体装置の製造方法
JP4526651B2 (ja) 半導体装置
US6214642B1 (en) Area array stud bump flip chip device and assembly process
CN101410973B (zh) 晶片级芯片尺寸封装及其制造和使用方法
CN114068514A (zh) 半导体封装件及其制造方法
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
WO2001018864A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001308220A (ja) 半導体パッケージ及びその製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP3301355B2 (ja) 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
CN106206327A (zh) 用于组装半导体封装的方法和设备
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
US6664138B2 (en) Method for fabricating a circuit device
US6720209B2 (en) Method for fabricating a circuit device
CN105895605A (zh) 一种薄芯片贴装基板扇出型封装结构及其制造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2002313985A (ja) チップサイズパッケージの製造方法
US20010020742A1 (en) Stacked semiconductor device and method for manufacturing the same
US20100320598A1 (en) Semiconductor device and fabrication method thereof
JP4626063B2 (ja) 半導体装置の製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN112435981B (zh) 半导体封装装置及其制造方法
JP2012099693A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees