JP2001110971A - 半導体パッケージ用リードフレーム及びその製造方法 - Google Patents
半導体パッケージ用リードフレーム及びその製造方法Info
- Publication number
- JP2001110971A JP2001110971A JP2000042131A JP2000042131A JP2001110971A JP 2001110971 A JP2001110971 A JP 2001110971A JP 2000042131 A JP2000042131 A JP 2000042131A JP 2000042131 A JP2000042131 A JP 2000042131A JP 2001110971 A JP2001110971 A JP 2001110971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead frame
- plating
- alloy
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/027—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal matrix material comprising a mixture of at least two metals or metal phases or metal matrix composites, e.g. metal matrix with embedded inorganic hard particles, CERMET, MMC.
-
- H10W70/457—
-
- H10W72/075—
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/59—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/756—
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Composite Materials (AREA)
- Inorganic Chemistry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】 プリめっきフレームにおいて金属基板の表面
層に形成される最外部めっき層が改善されたリードフレ
ーム及び該リードフレームの製造方法を提供する。 【解決手段】 金属基板の上面にＮｉまたはＮｉ合金を
用いて保護層を形成し、前記保護層の上面にＰｄまたは
Ｐｄ合金よりなる中間層を形成し、前記中間層の上面に
ＰｄとＡｕを交互にめっきすることによってＰｄ粒子と
金粒子が共存する混合層を最外層として形成することに
よってリードフレームを形成する。これにより、ワイヤ
ボンディング性、はんだ付け性及び樹脂との接着性が向
上したリードフレームが得られ、かつ製造コストも低下
させることができる。
層に形成される最外部めっき層が改善されたリードフレ
ーム及び該リードフレームの製造方法を提供する。 【解決手段】 金属基板の上面にＮｉまたはＮｉ合金を
用いて保護層を形成し、前記保護層の上面にＰｄまたは
Ｐｄ合金よりなる中間層を形成し、前記中間層の上面に
ＰｄとＡｕを交互にめっきすることによってＰｄ粒子と
金粒子が共存する混合層を最外層として形成することに
よってリードフレームを形成する。これにより、ワイヤ
ボンディング性、はんだ付け性及び樹脂との接着性が向
上したリードフレームが得られ、かつ製造コストも低下
させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ用
リードフレームと該リードフレームの製造方法に関する
ものであり、特に、金属基板の表面に形成される最外部
めっき層が改善されたプリめっきリードフレーム（Pre-
Plated lead Frame）及び該リードフレームのめっき方
法に関するものである。
リードフレームと該リードフレームの製造方法に関する
ものであり、特に、金属基板の表面に形成される最外部
めっき層が改善されたプリめっきリードフレーム（Pre-
Plated lead Frame）及び該リードフレームのめっき方
法に関するものである。
【０００２】
【従来の技術】リードフレームは半導体チップと共に半
導体パッケージを構成するものであって、半導体チップ
を支持すると同時にチップと外部回路とを電気的に接続
する。
導体パッケージを構成するものであって、半導体チップ
を支持すると同時にチップと外部回路とを電気的に接続
する。
【０００３】図１にはかかるリードフレームの一例が示
されている。図に示すように、リードフレーム１０はパ
ッド１１、内部リード（inner lead）１２及び外部リー
ド(outer lead)１３を具備する。通常、このようなリー
ドフレームはスタンピング(stamping)またはエッチング
によって製造することができる。
されている。図に示すように、リードフレーム１０はパ
ッド１１、内部リード（inner lead）１２及び外部リー
ド(outer lead)１３を具備する。通常、このようなリー
ドフレームはスタンピング(stamping)またはエッチング
によって製造することができる。
【０００４】図２に示すように、前記パッド１１上には
半導体チップ１５が設けられ、このチップ１５は内部リ
ード１２とワイヤボンディングで接続され、外部リード
１３は外部回路と電気的に接続される。次いで、前記チ
ップ１５と内部リード１２とが樹脂１４でモールディン
グされて半導体パッケージ１６を形成する。
半導体チップ１５が設けられ、このチップ１５は内部リ
ード１２とワイヤボンディングで接続され、外部リード
１３は外部回路と電気的に接続される。次いで、前記チ
ップ１５と内部リード１２とが樹脂１４でモールディン
グされて半導体パッケージ１６を形成する。
【０００５】このような半導体パッケージの製造におい
て、前記チップ１５と内部リード１２とのワイヤボンデ
ィング特性、及びパッド１１の特性を向上させるべく、
パッド１１と内部リード１２の端部を銀（Ａｇ）のよう
な金属でめっきする。また、プリント回路基板（ＰＣ
Ｂ）への半導体パッケージの実装時のはんだ付け性を向
上させるために、外部リード１３の所定領域にすず（Ｓ
ｎ）及び鉛（Ｐｂ）からなるはんだを塗布する。しか
し、このようなめっきやはんだ付けは、樹脂モールディ
ングの後に湿式プロセスによって行われるため、製品の
信頼性が低下する問題がある。
て、前記チップ１５と内部リード１２とのワイヤボンデ
ィング特性、及びパッド１１の特性を向上させるべく、
パッド１１と内部リード１２の端部を銀（Ａｇ）のよう
な金属でめっきする。また、プリント回路基板（ＰＣ
Ｂ）への半導体パッケージの実装時のはんだ付け性を向
上させるために、外部リード１３の所定領域にすず（Ｓ
ｎ）及び鉛（Ｐｂ）からなるはんだを塗布する。しか
し、このようなめっきやはんだ付けは、樹脂モールディ
ングの後に湿式プロセスによって行われるため、製品の
信頼性が低下する問題がある。
【０００６】上記問題を解決するためにプリめっきフレ
ームの使用が提案された。このプリめっき技術では、半
導体パッケージプロセスの前に、リードフレームにはん
だ濡れ性（solder wettability）に優れた材料を予めめ
っきして、めっき層を形成する。
ームの使用が提案された。このプリめっき技術では、半
導体パッケージプロセスの前に、リードフレームにはん
だ濡れ性（solder wettability）に優れた材料を予めめ
っきして、めっき層を形成する。
【０００７】図３は、既存のプリめっき技術により製造
されたリードフレームの一例を示す図である。日本国特
許第１５０１７２３号に開示されたこの従来のリードフ
レーム２０では、図３に示すように、銅（Ｃｕ）または
銅合金からなる金属基板２１上に、中間層のニッケル
（Ｎｉ）めっき層２２と最外層のパラジウム（Ｐｄ）め
っき層２３とが順次積層されている。
されたリードフレームの一例を示す図である。日本国特
許第１５０１７２３号に開示されたこの従来のリードフ
レーム２０では、図３に示すように、銅（Ｃｕ）または
銅合金からなる金属基板２１上に、中間層のニッケル
（Ｎｉ）めっき層２２と最外層のパラジウム（Ｐｄ）め
っき層２３とが順次積層されている。
【０００８】上述のように構成されたリードフレーム２
０では、金属基板２１のＣｕまたはＦｅ成分がリードフ
レームの表面に拡散して銅酸化物または銅硫化物が生成
されるのを、Ｎｉめっき層２２が防止する。また、前記
Ｐｄめっき層２３は、はんだ付け性に優れた材料から形
成されたものであり、Ｎｉめっき層２２の表面を保護す
る役目を果たす。
０では、金属基板２１のＣｕまたはＦｅ成分がリードフ
レームの表面に拡散して銅酸化物または銅硫化物が生成
されるのを、Ｎｉめっき層２２が防止する。また、前記
Ｐｄめっき層２３は、はんだ付け性に優れた材料から形
成されたものであり、Ｎｉめっき層２２の表面を保護す
る役目を果たす。
【０００９】このリードフレーム２０の製造において
は、めっきを行う前に前処理を行なうが、金属基板２１
の表面に欠陥が存在する場合、欠陥の無い他の領域と比
較して欠陥部分の表面のエネルギーが高くなるため、こ
の欠陥部分においてはＮｉめっき層のめっきが局部的に
他の領域より急速に進行し、他の領域との統一性が低下
して、めっき層の表面が粗くなる。特に、欠陥部分に形
成されたＮｉめっき層の表面にＰｄめっき層を電気めっ
きする場合、Ｐｄの析出電位が水素の析出電位に近いた
めに、Ｐｄめっきの際にＰｄめっき層に多量の水素の泡
が混入し、このためＰｄめっき層の欠陥が更に悪化す
る。このようなＰｄめっき層の欠陥によってＮｉめっき
層の酸化が起こるとともに、ワイヤボンディング性及び
はんだ付け性が低下する。このような欠陥の他、半導体
パッケージ製造のための熱プロセスにより、リードフレ
ームにおける層間の拡散が生じ、はんだ付け性が低下す
る問題が生ずることがある。また、熱プロセスによって
最外層のＰｄめっき層の表面の酸化が起こり、Ｐｄの本
来の良好なはんだ付け性が低下し得る。
は、めっきを行う前に前処理を行なうが、金属基板２１
の表面に欠陥が存在する場合、欠陥の無い他の領域と比
較して欠陥部分の表面のエネルギーが高くなるため、こ
の欠陥部分においてはＮｉめっき層のめっきが局部的に
他の領域より急速に進行し、他の領域との統一性が低下
して、めっき層の表面が粗くなる。特に、欠陥部分に形
成されたＮｉめっき層の表面にＰｄめっき層を電気めっ
きする場合、Ｐｄの析出電位が水素の析出電位に近いた
めに、Ｐｄめっきの際にＰｄめっき層に多量の水素の泡
が混入し、このためＰｄめっき層の欠陥が更に悪化す
る。このようなＰｄめっき層の欠陥によってＮｉめっき
層の酸化が起こるとともに、ワイヤボンディング性及び
はんだ付け性が低下する。このような欠陥の他、半導体
パッケージ製造のための熱プロセスにより、リードフレ
ームにおける層間の拡散が生じ、はんだ付け性が低下す
る問題が生ずることがある。また、熱プロセスによって
最外層のＰｄめっき層の表面の酸化が起こり、Ｐｄの本
来の良好なはんだ付け性が低下し得る。
【００１０】上述の問題を解消するべく提案された、プ
リめっき技術によって製造される別のリードフレームの
例を図４に示す。図４に示すリードフレーム２０’で
は、Ｐｄめっき層２３の上面に金（Ａｕ）の薄膜層２４
が形成されている。この例では、Ａｕの高い耐酸化性を
利用してＰｄめっき層２３の表面の酸化を効果的に防止
し、はんだ付け性を向上させている。
リめっき技術によって製造される別のリードフレームの
例を図４に示す。図４に示すリードフレーム２０’で
は、Ｐｄめっき層２３の上面に金（Ａｕ）の薄膜層２４
が形成されている。この例では、Ａｕの高い耐酸化性を
利用してＰｄめっき層２３の表面の酸化を効果的に防止
し、はんだ付け性を向上させている。
【００１１】上述の構成では、Ｐｄめっき層の上に金を
めっきすることによって、半導体パッケージ製造におけ
る熱プロセスによってＰｄめっき層の表面が酸化される
のを防止し、完成した半導体パッケージを基板に実装す
る際のはんだ付け性の低下の問題を解決しようとしてい
る。Ａｕをめっきすることに加えて、Ａｕをめっきする
層の表面の形状が、Ａｕめっきの効果を改善するために
重要な点である。しかし、既存のＡｕめっき技術では、
Ｐｄめっき層上に均一なめっき層を形成するのが困難で
ある。また、Ｐｄの酸化を防止するために、Ａｕめっき
層は、通常少なくとも７．６２ｎｍ（０．３マイクロイ
ンチ）の厚みに形成する。しかし、このような厚いＡｕ
めっき層は、半導体アセンブリ用のＥＭＣ（Epoxy Mold
ing Compound）樹脂でモールディングへの悪影響、具体
的にはリードフレームの最外層のＡｕめっき層とモール
ディング樹脂の接着に悪影響を及ぼす。一般に、ＥＭＣ
樹脂のモールディングにおいて、ＥＭＣ樹脂は純粋な金
属や合金との親和性が低い。また、ＡｕはＰｄと比較し
て耐酸化性が高いため、ＥＭＣモールドとＡｕめっき層
との接着性が低下する。このようにＡｕめっき層と樹脂
との接着性が低いために、モールド剥離不良が起こりや
すくなり、製品の信頼性が低下する。
めっきすることによって、半導体パッケージ製造におけ
る熱プロセスによってＰｄめっき層の表面が酸化される
のを防止し、完成した半導体パッケージを基板に実装す
る際のはんだ付け性の低下の問題を解決しようとしてい
る。Ａｕをめっきすることに加えて、Ａｕをめっきする
層の表面の形状が、Ａｕめっきの効果を改善するために
重要な点である。しかし、既存のＡｕめっき技術では、
Ｐｄめっき層上に均一なめっき層を形成するのが困難で
ある。また、Ｐｄの酸化を防止するために、Ａｕめっき
層は、通常少なくとも７．６２ｎｍ（０．３マイクロイ
ンチ）の厚みに形成する。しかし、このような厚いＡｕ
めっき層は、半導体アセンブリ用のＥＭＣ（Epoxy Mold
ing Compound）樹脂でモールディングへの悪影響、具体
的にはリードフレームの最外層のＡｕめっき層とモール
ディング樹脂の接着に悪影響を及ぼす。一般に、ＥＭＣ
樹脂のモールディングにおいて、ＥＭＣ樹脂は純粋な金
属や合金との親和性が低い。また、ＡｕはＰｄと比較し
て耐酸化性が高いため、ＥＭＣモールドとＡｕめっき層
との接着性が低下する。このようにＡｕめっき層と樹脂
との接着性が低いために、モールド剥離不良が起こりや
すくなり、製品の信頼性が低下する。
【００１２】別の点から言えば、また貴金属のＡｕを全
面に厚くめっきすることは、コストが嵩む原因となる。
また、Ｐｄの酸化防止層としてのＡｕめっき層によっ
て、半導体チップのダイへの接着力が相対的に低下す
る。但し、Ａｕめっき層によって、はんだ付けの際のは
んだ濡れ性を、従来のリードフレームと比較して向上す
るが、はんだ付けの際に起こるＡｕめっき層のＡｕと錫
（Ｓｎ）との相互作用により、Ａｕめっき層が局部的に
脆性を有することになり、ＰＣＢに実装後の外部の衝撃
によりはんだ付け部位が破損しやすくなる。
面に厚くめっきすることは、コストが嵩む原因となる。
また、Ｐｄの酸化防止層としてのＡｕめっき層によっ
て、半導体チップのダイへの接着力が相対的に低下す
る。但し、Ａｕめっき層によって、はんだ付けの際のは
んだ濡れ性を、従来のリードフレームと比較して向上す
るが、はんだ付けの際に起こるＡｕめっき層のＡｕと錫
（Ｓｎ）との相互作用により、Ａｕめっき層が局部的に
脆性を有することになり、ＰＣＢに実装後の外部の衝撃
によりはんだ付け部位が破損しやすくなる。
【００１３】これらの問題の解決のために、局部的なめ
っき、即ち外部リード部分のみをＡｕめっきすることが
提示されたが、このような局部めっきには、マスクを通
してめっきを行うことが必要なので、生産性を低下させ
るとともに、そのためのコストが嵩むことになる。この
ため、Ａｕめっきのためのコストを犠牲にして、中間Ｐ
ｄめっき層の酸化防止のために中間Ｐｄめっき層上全体
へのＡｕめっきが行われてきた。
っき、即ち外部リード部分のみをＡｕめっきすることが
提示されたが、このような局部めっきには、マスクを通
してめっきを行うことが必要なので、生産性を低下させ
るとともに、そのためのコストが嵩むことになる。この
ため、Ａｕめっきのためのコストを犠牲にして、中間Ｐ
ｄめっき層の酸化防止のために中間Ｐｄめっき層上全体
へのＡｕめっきが行われてきた。
【００１４】上述の問題点を解決したリードフレームが
米国特許第５，７６７，５７４号に開示されている。こ
のリードフレームでは、金属基板の上面にＮｉめっき層
が形成され、このＮｉめっき層の上面にＰｄ薄膜層を形
成され、最外部にＰｄ合金めっき層が形成されている。
前記Ｐｄ合金めっき層はＡｕとＰｄの合金からなる層で
あり、これによりＰｄの酸化の問題及びＡｕのコストの
問題が解決することができる。このリードフレームで
は、最外層にＡｕを限定的に用いることにより、半導体
パッケージの樹脂接合性を向上させ、プリント回路基板
への実装後に局部的な破損が生ずる可能性を最小限にし
ている。しかし、前記最外層の形成において、Ｐｄベー
スの最外層にＡｕをめっきする際、最外層に水素の気泡
が入るのを効果的に防止することは困難である。最外層
において水素気泡が原因で孔が生ずると、最外層が、下
層をなすＰｄめっき層を効果的に保護することができな
くなる。更に、この孔の存在のために、熱プロセスの際
に、ワイアボンディングの強度（wire bonding strengt
h）とはんだ付け性が低下する。
米国特許第５，７６７，５７４号に開示されている。こ
のリードフレームでは、金属基板の上面にＮｉめっき層
が形成され、このＮｉめっき層の上面にＰｄ薄膜層を形
成され、最外部にＰｄ合金めっき層が形成されている。
前記Ｐｄ合金めっき層はＡｕとＰｄの合金からなる層で
あり、これによりＰｄの酸化の問題及びＡｕのコストの
問題が解決することができる。このリードフレームで
は、最外層にＡｕを限定的に用いることにより、半導体
パッケージの樹脂接合性を向上させ、プリント回路基板
への実装後に局部的な破損が生ずる可能性を最小限にし
ている。しかし、前記最外層の形成において、Ｐｄベー
スの最外層にＡｕをめっきする際、最外層に水素の気泡
が入るのを効果的に防止することは困難である。最外層
において水素気泡が原因で孔が生ずると、最外層が、下
層をなすＰｄめっき層を効果的に保護することができな
くなる。更に、この孔の存在のために、熱プロセスの際
に、ワイアボンディングの強度（wire bonding strengt
h）とはんだ付け性が低下する。
【００１５】
【発明が解決しようとする課題】本発明は上記問題点を
解決するためのものであって、はんだ付け性、ワイヤボ
ンディング性及び半導体パッケージの樹脂接合性を同時
に向上させ、Ｐｄ層の保護機能を高めた半導体パッケー
ジ用リードフレーム及び該リードフレームの製造方法を
提供するにその目的がある。
解決するためのものであって、はんだ付け性、ワイヤボ
ンディング性及び半導体パッケージの樹脂接合性を同時
に向上させ、Ｐｄ層の保護機能を高めた半導体パッケー
ジ用リードフレーム及び該リードフレームの製造方法を
提供するにその目的がある。
【００１６】
【課題を解決するための手段】前記目的を達成するため
に、本発明によれば、金属基板の上面にニッケル（Ｎ
ｉ）またはニッケル（Ｎｉ）合金よりなる保護層を形成
する段階と、前記保護層の上面にパラジウム（Ｐｄ）ま
たはパラジウム（Ｐｄ）合金よりなる中間層を形成する
段階と、前記中間層の上面にパラジウム（Ｐｄ）と金
（Ａｕ）とを交互にめっきすることによってＰｄ粒子と
Ａｕ粒子とが共存する混合層を最外層として形成する段
階とを含むことを特徴とする半導体パッケージ用リード
フレームの製造方法が提供される。
に、本発明によれば、金属基板の上面にニッケル（Ｎ
ｉ）またはニッケル（Ｎｉ）合金よりなる保護層を形成
する段階と、前記保護層の上面にパラジウム（Ｐｄ）ま
たはパラジウム（Ｐｄ）合金よりなる中間層を形成する
段階と、前記中間層の上面にパラジウム（Ｐｄ）と金
（Ａｕ）とを交互にめっきすることによってＰｄ粒子と
Ａｕ粒子とが共存する混合層を最外層として形成する段
階とを含むことを特徴とする半導体パッケージ用リード
フレームの製造方法が提供される。
【００１７】前記最外層のめっきを行う際に、Ｐｄ、Ａ
ｕ、Ｐｄ、Ａｕの順にめっきするか、或いはＡｕ、Ｐ
ｄ、Ａｕ、Ｐｄの順にめっきするのが好ましい。
ｕ、Ｐｄ、Ａｕの順にめっきするか、或いはＡｕ、Ｐ
ｄ、Ａｕ、Ｐｄの順にめっきするのが好ましい。
【００１８】前記最外層を形成する段階では、初めに、
パルス電流を印加することにより、前記中間層の核形成
部位にもにみＰｄをめっきし、次いで堆積したＰｄ粒子
の間の空間を埋めるようにＡｕを堆積させる。Ａｕ析出
電位がＰｄ析出電位より低いため、Ｐｄ粒子の間へのＡ
ｕの電気めっきが容易に行えることになる。
パルス電流を印加することにより、前記中間層の核形成
部位にもにみＰｄをめっきし、次いで堆積したＰｄ粒子
の間の空間を埋めるようにＡｕを堆積させる。Ａｕ析出
電位がＰｄ析出電位より低いため、Ｐｄ粒子の間へのＡ
ｕの電気めっきが容易に行えることになる。
【００１９】本発明の別の実施例によれば、前記保護層
の上面に形成されたパラジウム（Ｐｄ）よりなる中間層
と、前記中間層の表面の一部が露出されるように前記中
間層の表面上に部分的に形成された金（Ａｕ）または金
（Ａｕ）合金めっき部とを含んでなることを特徴とする
半導体パッケージ用リードフレームが提供される。
の上面に形成されたパラジウム（Ｐｄ）よりなる中間層
と、前記中間層の表面の一部が露出されるように前記中
間層の表面上に部分的に形成された金（Ａｕ）または金
（Ａｕ）合金めっき部とを含んでなることを特徴とする
半導体パッケージ用リードフレームが提供される。
【００２０】別の実施例では、金属基板の上面にニッケ
ル（Ｎｉ）またはニッケル（Ｎｉ）合金よりなる保護層
と、前記保護層の上面に形成されたパラジウム（Ｐｄ）
及び金（Ａｕ）よりなる最外層とを有することを特徴と
する半導体パッケージ用リードフレームが提供される。
ル（Ｎｉ）またはニッケル（Ｎｉ）合金よりなる保護層
と、前記保護層の上面に形成されたパラジウム（Ｐｄ）
及び金（Ａｕ）よりなる最外層とを有することを特徴と
する半導体パッケージ用リードフレームが提供される。
【００２１】ＰｄまたはＰｄ合金からなる中間層の形成
及びＡｕまたはＡｕ合金めっき部の形成においては、高
いパルス電流の印加、スパッタリングまたは化学蒸着技
術が用いられる。
及びＡｕまたはＡｕ合金めっき部の形成においては、高
いパルス電流の印加、スパッタリングまたは化学蒸着技
術が用いられる。
【００２２】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施の形態について詳細に説明する。
明の実施の形態について詳細に説明する。
【００２３】本発明による半導体パッケージ用リードフ
レームの好ましい実施例の１つを図５に示す。図に示す
ように、銅（Ｃｕ）、Ｃｕ合金または鉄−ニッケル（Ｆ
ｅ−Ｎｉ）系合金の何れかで形成された金属基板３１の
上面に、ニッケル（Ｎｉ）またはＮｉ合金よりなる保護
層３２が形成される。前記保護層３２の上面にはパラジ
ウム（Ｐｄ）またはＰｄ合金よりなる中間層３３が形成
され、中間層３３の上面には、Ｐｄ粒子とＡｕ粒子とを
含む最外層３４が形成される。前記最外層３４はＰｄま
たはＡｕを交互にめっきすることによって形成すること
ができる。
レームの好ましい実施例の１つを図５に示す。図に示す
ように、銅（Ｃｕ）、Ｃｕ合金または鉄−ニッケル（Ｆ
ｅ−Ｎｉ）系合金の何れかで形成された金属基板３１の
上面に、ニッケル（Ｎｉ）またはＮｉ合金よりなる保護
層３２が形成される。前記保護層３２の上面にはパラジ
ウム（Ｐｄ）またはＰｄ合金よりなる中間層３３が形成
され、中間層３３の上面には、Ｐｄ粒子とＡｕ粒子とを
含む最外層３４が形成される。前記最外層３４はＰｄま
たはＡｕを交互にめっきすることによって形成すること
ができる。
【００２４】本発明によるリードフレームの他の実施例
を図６に示す。図６のリードフレーム４０は、金属基板
４１と、金属基板４１の上面に形成された、Ｎｉまたは
Ｎｉ合金よりなる保護層４２と、保護層４２の上面に形
成された、Ｐｄ粒子とＡｕ粒子とを含む最外層４３とを
含む。
を図６に示す。図６のリードフレーム４０は、金属基板
４１と、金属基板４１の上面に形成された、Ｎｉまたは
Ｎｉ合金よりなる保護層４２と、保護層４２の上面に形
成された、Ｐｄ粒子とＡｕ粒子とを含む最外層４３とを
含む。
【００２５】上記の２つの実施例において、最外層の金
属は、Ｐｄ及びＡｕに限定されない。例えば、Ａｕの代
りにＡｇを使用し得る。
属は、Ｐｄ及びＡｕに限定されない。例えば、Ａｕの代
りにＡｇを使用し得る。
【００２６】図７は、本発明によるリードフレームのさ
らに別の実施例を示す。図に示すように、リードフレー
ム５０では、金属基板５１の上面にＮｉまたはＮｉ合金
よりなる保護層５２が形成され、保護層５２の上面には
ＰｄまたはＰｄ合金よりなる中間層５３が形成される。
Ｐｄ及びＰｄ合金よりなる中間層５３の上には、図８に
示すように、部分的にＡｕまたはＡｕ合金が薄くめっき
されためっき部５４が形成される。前記めっき部５４の
厚みは、原子数個分の高さに等しい厚みである。図８に
示すように、中間層５３の上面に部分的にめっき部が形
成されると、前記中間層５３の表面にはめっき部５４の
領域と、めっきされずに露出された領域とが形成される
ことになる。前記Ａｕ合金としてはＡｕ−Ｐｄ、Ａｕ−
Ａｇ合金等が望ましい。
らに別の実施例を示す。図に示すように、リードフレー
ム５０では、金属基板５１の上面にＮｉまたはＮｉ合金
よりなる保護層５２が形成され、保護層５２の上面には
ＰｄまたはＰｄ合金よりなる中間層５３が形成される。
Ｐｄ及びＰｄ合金よりなる中間層５３の上には、図８に
示すように、部分的にＡｕまたはＡｕ合金が薄くめっき
されためっき部５４が形成される。前記めっき部５４の
厚みは、原子数個分の高さに等しい厚みである。図８に
示すように、中間層５３の上面に部分的にめっき部が形
成されると、前記中間層５３の表面にはめっき部５４の
領域と、めっきされずに露出された領域とが形成される
ことになる。前記Ａｕ合金としてはＡｕ−Ｐｄ、Ａｕ−
Ａｇ合金等が望ましい。
【００２７】本発明によるリードフレームの製造方法の
一実施例を図９Ａ乃至図９Ｃに示す。本発明のリードフ
レームの製造方法では、まず、図９Ａに示すように、リ
ードフレーム３０を作るためのＣｕ、Ｃｕ合金、または
Ｆｅ系合金からなる金属基板３１を用意し、この金属基
板３１の上面にＮｉまたはＮｉ合金よりなる保護層３２
を形成する。次に、図９Ｂに示すように、前記保護層３
２の上面にＰｄまたはＰｄ合金を用いて中間層３３を形
成する。ここで、前記保護層３２と中間層３３をめっき
するためには、パルス電流を印加することにより、或い
はスパッタリング法または真空蒸着法によってめっきす
る。次に、中間層３３の上面に、Ｐｄ粒子とＡｕ粒子が
共存する最外層３４を形成する（図９Ｃ参照）。最外層
３４は、パルス電流を印加してめっきすることにより形
成する。即ち、電流密度及びめっき処理時間を調節する
ことにより、保護層３２上の核形成部位にのみパラジウ
ム（Ｐｄ）を堆積させ、中間層３３の表面上にＰｄ粒子
がスポット状に点在するようにする。
一実施例を図９Ａ乃至図９Ｃに示す。本発明のリードフ
レームの製造方法では、まず、図９Ａに示すように、リ
ードフレーム３０を作るためのＣｕ、Ｃｕ合金、または
Ｆｅ系合金からなる金属基板３１を用意し、この金属基
板３１の上面にＮｉまたはＮｉ合金よりなる保護層３２
を形成する。次に、図９Ｂに示すように、前記保護層３
２の上面にＰｄまたはＰｄ合金を用いて中間層３３を形
成する。ここで、前記保護層３２と中間層３３をめっき
するためには、パルス電流を印加することにより、或い
はスパッタリング法または真空蒸着法によってめっきす
る。次に、中間層３３の上面に、Ｐｄ粒子とＡｕ粒子が
共存する最外層３４を形成する（図９Ｃ参照）。最外層
３４は、パルス電流を印加してめっきすることにより形
成する。即ち、電流密度及びめっき処理時間を調節する
ことにより、保護層３２上の核形成部位にのみパラジウ
ム（Ｐｄ）を堆積させ、中間層３３の表面上にＰｄ粒子
がスポット状に点在するようにする。
【００２８】次に、この状態で金（Ａｕ）を堆積させ、
被着されたＰｄ粒子の間の空間を堆積したＡｕが埋める
ようにする。Ａｕ析出電位がＰｄ析出電位より低いた
め、Ｐｄ粒子の間へのＡｕの電気めっきが容易に行える
ことになる。Ａｕの電気めっきの終了後、再度Ｐｄを堆
積させて、ＡｕとＰｄ粒子の間に存在し得、不安定なリ
ードフレームが形成される原因になり得る孔、つまりマ
イクロクラックをＰｄで埋め、中間層３３の上の最外層
３４が完成する。
被着されたＰｄ粒子の間の空間を堆積したＡｕが埋める
ようにする。Ａｕ析出電位がＰｄ析出電位より低いた
め、Ｐｄ粒子の間へのＡｕの電気めっきが容易に行える
ことになる。Ａｕの電気めっきの終了後、再度Ｐｄを堆
積させて、ＡｕとＰｄ粒子の間に存在し得、不安定なリ
ードフレームが形成される原因になり得る孔、つまりマ
イクロクラックをＰｄで埋め、中間層３３の上の最外層
３４が完成する。
【００２９】中間層の上に最外「層」を形成する代り
に、図８に示すように、中間層５３の上に分散させた複
数のめっき「部」５４を、ＡｕまたはＡｕ合金のめっき
により形成することもできる。
に、図８に示すように、中間層５３の上に分散させた複
数のめっき「部」５４を、ＡｕまたはＡｕ合金のめっき
により形成することもできる。
【００３０】上述のように、ＰｄとＡｕをＰｄ、Ａｕの
順またはＡｕ、Ｐｄの順に交互にめっきすることによっ
て、本発明のリードフレームのＰｄとＡｕの粒子が共存
する最外層３４を形成することができる。この最外層を
形成する電気めっき過程の間にパルス電流を印加する
が、このパルス電流は、所定の時間間隔で周期的に正の
パルス波が流れる矩形波電流である。或いは、このパル
ス電流は、所定の時間間隔で周期的に正負が逆転する反
転パルス矩形波電流であり得る。この場合、正のパルス
と負のパルスとの間に所定の時間間隔をおいてもよい。
また、このパルス電流の波形は、正のパルスと負のパル
スが交番するとともに、正のパルス及び負のパルスのそ
れぞれが小さいパルス列で変調されてもよい。
順またはＡｕ、Ｐｄの順に交互にめっきすることによっ
て、本発明のリードフレームのＰｄとＡｕの粒子が共存
する最外層３４を形成することができる。この最外層を
形成する電気めっき過程の間にパルス電流を印加する
が、このパルス電流は、所定の時間間隔で周期的に正の
パルス波が流れる矩形波電流である。或いは、このパル
ス電流は、所定の時間間隔で周期的に正負が逆転する反
転パルス矩形波電流であり得る。この場合、正のパルス
と負のパルスとの間に所定の時間間隔をおいてもよい。
また、このパルス電流の波形は、正のパルスと負のパル
スが交番するとともに、正のパルス及び負のパルスのそ
れぞれが小さいパルス列で変調されてもよい。
【００３１】図８に示すように、ＰｄまたはＰｄ合金よ
りなる中間層５３の平坦性を向上させるべく、リードフ
レーム５０を高速パルスを印加することによって形成す
る。また中間層５３の上面の、ＡｕまたはＡｕ合金より
なるめっき部５４の形成は、高速パルス電流を印加する
ことにより、或いはスパッタリングまたは蒸着等により
行うことができる。
りなる中間層５３の平坦性を向上させるべく、リードフ
レーム５０を高速パルスを印加することによって形成す
る。また中間層５３の上面の、ＡｕまたはＡｕ合金より
なるめっき部５４の形成は、高速パルス電流を印加する
ことにより、或いはスパッタリングまたは蒸着等により
行うことができる。
【００３２】上述のような、本発明のリードフレームを
用いた半導体パッケージの製造では、熱プロセスにおい
てＮｉまたはＮｉ合金よりなる保護層３２のＮｉが最外
層３４に拡散するのを中間層３３によって遮断できるの
で、リードフレームの酸化や腐蝕を防止することができ
る。
用いた半導体パッケージの製造では、熱プロセスにおい
てＮｉまたはＮｉ合金よりなる保護層３２のＮｉが最外
層３４に拡散するのを中間層３３によって遮断できるの
で、リードフレームの酸化や腐蝕を防止することができ
る。
【００３３】前記中間層３３の上面に形成された最外層
３４、または前記めっき部５４が形成された中間層５３
の上面ではＰｄ粒子とＡｕ粒子が共存しており、Ａｕと
Ｐｄの優れたワイヤボンディング性が得られる。また、
初期熱プロセスで酸化されるＰｄが占める最外層上の面
積が小さくなるので、ワイヤボンディングにおける従来
の問題点を解消し得る。また、ワイヤボンディング後に
Ｐｄが酸化されるため、最外層３４の表面とモールド樹
脂との親和力が向上し、優れた樹脂接合性が得られる。
また、ＰｄとＡｕとを交互にめっきすることによって水
素の気泡が除去され、Ｐｄからなる中間層３３の保護機
能が向上する。また、最外層３４におけるＰｄとＡｕの
相互作用により、最外層をＡｕのみで形成した場合と比
較して、はんだ付け性とボンディング性が向上する。ま
た、ＡｕまたはＡｕ合金層はできる限り薄く形成するの
で、コストの嵩む貴金属のＡｕの使用量を少なくし、製
造コストを減らすことができる。
３４、または前記めっき部５４が形成された中間層５３
の上面ではＰｄ粒子とＡｕ粒子が共存しており、Ａｕと
Ｐｄの優れたワイヤボンディング性が得られる。また、
初期熱プロセスで酸化されるＰｄが占める最外層上の面
積が小さくなるので、ワイヤボンディングにおける従来
の問題点を解消し得る。また、ワイヤボンディング後に
Ｐｄが酸化されるため、最外層３４の表面とモールド樹
脂との親和力が向上し、優れた樹脂接合性が得られる。
また、ＰｄとＡｕとを交互にめっきすることによって水
素の気泡が除去され、Ｐｄからなる中間層３３の保護機
能が向上する。また、最外層３４におけるＰｄとＡｕの
相互作用により、最外層をＡｕのみで形成した場合と比
較して、はんだ付け性とボンディング性が向上する。ま
た、ＡｕまたはＡｕ合金層はできる限り薄く形成するの
で、コストの嵩む貴金属のＡｕの使用量を少なくし、製
造コストを減らすことができる。
【００３４】
【実施例】次に、本発明によるリードフレームの効果を
以下の実施例によって示す。
以下の実施例によって示す。
【００３５】実施例１ 本実施例においては、本発明のリードフレームとして、
Ｐｄめっき中間層を５．０８ｎｍ（０．２マイクロイン
チ）の厚さに形成し、その上面にＰｄ粒子とＡｕ粒子が
共存する最外層を形成したものを使用した。比較例とし
てはＰｄ中間層上にＡｕのみをめっきした最外層を有す
る第１比較例と、Ｐｄめっき層を最外層とする第２比較
例と、Ｐｄ中間層上にＰｄ−Ａｕをめっきした第３比較
例とを使用した。
Ｐｄめっき中間層を５．０８ｎｍ（０．２マイクロイン
チ）の厚さに形成し、その上面にＰｄ粒子とＡｕ粒子が
共存する最外層を形成したものを使用した。比較例とし
てはＰｄ中間層上にＡｕのみをめっきした最外層を有す
る第１比較例と、Ｐｄめっき層を最外層とする第２比較
例と、Ｐｄ中間層上にＰｄ−Ａｕをめっきした第３比較
例とを使用した。
【００３６】はんだ付け性の試験では、２５０℃で５分
間ベーキングし、２７０℃で１時間硬化させて、フレー
ムのリードを曲げ加工（bending）した後、１７５℃で
１時間硬化させた。そして、９５℃で８時間スチームエ
ージング処理（steam aging）を行った。ワイヤボンデ
ィング力の試験では、ボンディングに使用したＡｕワイ
ヤの直径は１ｍｍで、チップ部位及び内部リードに加え
られたボンディングパワー（bonding power）及びボン
ディング力（bonding force）は、各々９０ｍＷ、１０
０ｍＮ及び９０ｍＷ、１００ｍＮであった。そして、チ
ップ部位と内部リードにおけるボンディング時間は各々
１５ミリ秒と２０ミリ秒であった。
間ベーキングし、２７０℃で１時間硬化させて、フレー
ムのリードを曲げ加工（bending）した後、１７５℃で
１時間硬化させた。そして、９５℃で８時間スチームエ
ージング処理（steam aging）を行った。ワイヤボンデ
ィング力の試験では、ボンディングに使用したＡｕワイ
ヤの直径は１ｍｍで、チップ部位及び内部リードに加え
られたボンディングパワー（bonding power）及びボン
ディング力（bonding force）は、各々９０ｍＷ、１０
０ｍＮ及び９０ｍＷ、１００ｍＮであった。そして、チ
ップ部位と内部リードにおけるボンディング時間は各々
１５ミリ秒と２０ミリ秒であった。
【００３７】上記の条件でボンディングされたワイヤに
対して、リードフレームの内部リードとチップのボンデ
ィング部中間地点で引張り試験を行った。破断強度と各
リードの表面のはんだ付け性に対する測定結果を表１に
示す。
対して、リードフレームの内部リードとチップのボンデ
ィング部中間地点で引張り試験を行った。破断強度と各
リードの表面のはんだ付け性に対する測定結果を表１に
示す。
【００３８】
【表１】 表１から、本発明のリードフレームでは、ワイヤボンデ
ィング性とはんだ付け性が大きく向上していることが分
かる。
ィング性とはんだ付け性が大きく向上していることが分
かる。
【００３９】実施例２ 本実施例においては、本発明のリードフレームとして、
Ｐｄめっき中間層を５．０８ｎｍ（０．２マイクロイン
チ）の厚さに形成し、その上面にＰｄ粒子とＡｕ粒子が
共存する最外層を形成したものを使用した。比較例とし
ては、Ｐｄめっき中間層を２０．３２ｎｍ（０．８マイ
クロインチ）の厚みに形成し、その上にＡｕをめっきし
た最外層を形成した第１比較例と、５．０８ｎｍ（０．
２マイクロインチ）の厚さに形成したＰｄめっき層の上
に層を形成せず、Ｐｄ層を最外層とした第２比較例とを
使用した。
Ｐｄめっき中間層を５．０８ｎｍ（０．２マイクロイン
チ）の厚さに形成し、その上面にＰｄ粒子とＡｕ粒子が
共存する最外層を形成したものを使用した。比較例とし
ては、Ｐｄめっき中間層を２０．３２ｎｍ（０．８マイ
クロインチ）の厚みに形成し、その上にＡｕをめっきし
た最外層を形成した第１比較例と、５．０８ｎｍ（０．
２マイクロインチ）の厚さに形成したＰｄめっき層の上
に層を形成せず、Ｐｄ層を最外層とした第２比較例とを
使用した。
【００４０】はんだ付け性の試験では、３６０℃で１分
間ベーキングした。ワイヤボンディング力の試験では、
ボンディングに使用したＡｕワイヤの直径は１ｍｍで、
チップ部位及び内部リードに加えられたボンディングパ
ワー及びボンディング力は各々９０ｍＷ、１００ｍＮ及
び９０ｍＷ、１００ｍＮであった。そして、チップ部位
と内部リードにおけるボンディング時間は各々１ミリ秒
と２０ミリ秒である。
間ベーキングした。ワイヤボンディング力の試験では、
ボンディングに使用したＡｕワイヤの直径は１ｍｍで、
チップ部位及び内部リードに加えられたボンディングパ
ワー及びボンディング力は各々９０ｍＷ、１００ｍＮ及
び９０ｍＷ、１００ｍＮであった。そして、チップ部位
と内部リードにおけるボンディング時間は各々１ミリ秒
と２０ミリ秒である。
【００４１】上記の条件でボンディングされたワイヤに
対して、リードフレームの内部リードとチップのボンデ
ィング部の中間地点で引張り試験を行った。破断強度と
各リードの表面に対するはんだ付性についての測定結果
を表２に示す。
対して、リードフレームの内部リードとチップのボンデ
ィング部の中間地点で引張り試験を行った。破断強度と
各リードの表面に対するはんだ付性についての測定結果
を表２に示す。
【００４２】
【表２】 表２から、本発明のリードフレームでは、ワイヤボンデ
ィング性とはんだ付け性が大きく向上していることが分
かる。
ィング性とはんだ付け性が大きく向上していることが分
かる。
【００４３】実施例３ 実施例１で製作したリードフレームについて、最外層と
樹脂との接着力を試験した。実施例１に使用した本発明
のリードフレームと第１、２比較例を使用し、市販の２
種の熱硬化性樹脂（ＳＬ７３００及びＴ１６ＢＣ）によ
りモールディングを行った後にリードフレームと樹脂と
の接着力を試験した。試験の結果を図１０に示す。
樹脂との接着力を試験した。実施例１に使用した本発明
のリードフレームと第１、２比較例を使用し、市販の２
種の熱硬化性樹脂（ＳＬ７３００及びＴ１６ＢＣ）によ
りモールディングを行った後にリードフレームと樹脂と
の接着力を試験した。試験の結果を図１０に示す。
【００４４】図１０に示すように、両樹脂について、本
発明のリードフレームのＡｕとＰｄ粒子が共存する最外
層と樹脂との間の接着力が最大となることが分かった。
発明のリードフレームのＡｕとＰｄ粒子が共存する最外
層と樹脂との間の接着力が最大となることが分かった。
【００４５】実施例４ 本発明のリードフレームとして、Ｃｕからなる金属基板
上にＮｉよりなる保護層及びその上のＰｄよりなる中間
層とを各々７６２ｎｍ（３０マイクロインチ）及び２
０．３２ｎｍ（０．８マイクロインチ）の厚さに形成
し、その上に約０．７６２ｎｍ（約０．０３マイクロイ
ンチ）の厚さのＡｕまたはＡｕ合金よりなるめっき部
を、それが分散して存在するように形成したものを使用
した。
上にＮｉよりなる保護層及びその上のＰｄよりなる中間
層とを各々７６２ｎｍ（３０マイクロインチ）及び２
０．３２ｎｍ（０．８マイクロインチ）の厚さに形成
し、その上に約０．７６２ｎｍ（約０．０３マイクロイ
ンチ）の厚さのＡｕまたはＡｕ合金よりなるめっき部
を、それが分散して存在するように形成したものを使用
した。
【００４６】第１比較例として、通常のＰＰＦリードフ
レームの上に全体にＡｕまたはＡｕ合金よりなるめっき
部が７．６２ｎｍ（０．３マイクロインチ）の厚さに形
成されたものを使用し、第２比較例として、Ｎｉよりな
る保護層とＰｄよりなる中間層を各々７６２ｎｍ（３０
マイクロインチ）と２５．４ｎｍ（１．０マイクロイン
チ）の厚さに形成し、その上にめっき部を有していない
ものを使用した。
レームの上に全体にＡｕまたはＡｕ合金よりなるめっき
部が７．６２ｎｍ（０．３マイクロインチ）の厚さに形
成されたものを使用し、第２比較例として、Ｎｉよりな
る保護層とＰｄよりなる中間層を各々７６２ｎｍ（３０
マイクロインチ）と２５．４ｎｍ（１．０マイクロイン
チ）の厚さに形成し、その上にめっき部を有していない
ものを使用した。
【００４７】はんだ付け性の試験では、リードフレーム
を２７５℃で１時間硬化させ、フレームのリードを曲げ
加工した後、再び１７５℃で２時間硬化させ、９５℃で
８時間スチームエージングを行った。一方、ワイヤボン
ディング力の試験では、ボンディングに使用したＡｕワ
イヤの直径は１ｍｍであり、チップ部位及び内部リード
におけるボンディングパワーとボンディング力は各々９
０ｍＷ、１００ｍＮ及び９０ｍＷ、１００ｍＮ、ワイヤ
ボンディングを行った温度は２１５℃であった。そして
チップ部位と内部リードにおけるボンディング時間は各
々１５ミリ秒と２０ミリ秒であった。
を２７５℃で１時間硬化させ、フレームのリードを曲げ
加工した後、再び１７５℃で２時間硬化させ、９５℃で
８時間スチームエージングを行った。一方、ワイヤボン
ディング力の試験では、ボンディングに使用したＡｕワ
イヤの直径は１ｍｍであり、チップ部位及び内部リード
におけるボンディングパワーとボンディング力は各々９
０ｍＷ、１００ｍＮ及び９０ｍＷ、１００ｍＮ、ワイヤ
ボンディングを行った温度は２１５℃であった。そして
チップ部位と内部リードにおけるボンディング時間は各
々１５ミリ秒と２０ミリ秒であった。
【００４８】はんだ付け性試験では、外部リード部分を
２４５℃のＲフラックス（ｆｌｕｘ）に５秒間浸漬して
取り出した後に外部リード部分に残留するフラックスの
割合（％）の測定し、次に上記の条件でボンディングさ
れたワイヤに対して、リードフレームの内部リードとチ
ップのボンディング部の中間地点で引張り試験を行い、
破断強度を測定した。測定結果を図１１に示す。
２４５℃のＲフラックス（ｆｌｕｘ）に５秒間浸漬して
取り出した後に外部リード部分に残留するフラックスの
割合（％）の測定し、次に上記の条件でボンディングさ
れたワイヤに対して、リードフレームの内部リードとチ
ップのボンディング部の中間地点で引張り試験を行い、
破断強度を測定した。測定結果を図１１に示す。
【００４９】図１１においては、棒グラフははんだ付け
性を表し、線はワイヤボンディング力、即ちワイアボン
ディング強度を表す。第１比較例は６０％のはんだ付け
性と、２．６９ｇｆのワイヤボンディング強度を示し、
第２比較例は８０％のはんだ付け性と２．６９ｇｆのワ
イヤボンディング強度を示す。一方本発明のリードフレ
ームは１００％のはんだ付け性と５．９１ｇｆのワイヤ
ボンディング強度を示す。
性を表し、線はワイヤボンディング力、即ちワイアボン
ディング強度を表す。第１比較例は６０％のはんだ付け
性と、２．６９ｇｆのワイヤボンディング強度を示し、
第２比較例は８０％のはんだ付け性と２．６９ｇｆのワ
イヤボンディング強度を示す。一方本発明のリードフレ
ームは１００％のはんだ付け性と５．９１ｇｆのワイヤ
ボンディング強度を示す。
【００５０】実施例５ リードフレームのリード間ピッチや、チップサイズが小
さくなるにつれてワイヤボンディングに用いられるキャ
ピラリーのサイズも小さくなるとともに、ボンディング
時加えられるパワーや力が小さくなる。このような小さ
いパワーや力を用いる場合の、本発明によるリードフレ
ームと従来のリードフレームのボンディング強度を比較
した。
さくなるにつれてワイヤボンディングに用いられるキャ
ピラリーのサイズも小さくなるとともに、ボンディング
時加えられるパワーや力が小さくなる。このような小さ
いパワーや力を用いる場合の、本発明によるリードフレ
ームと従来のリードフレームのボンディング強度を比較
した。
【００５１】本試験で使用されたキャピラリーの直径は
８０マイクロメートルであり、本発明によるリードフレ
ームとして、Ｐｄ中間層のめっき厚さを２５．４ｎｍ
（１．０マイクロインチ）に形成し、その表面にめっき
部を前述した方法により形成したものを使用した。比較
例には、最外部のＰｄめっき部を３０．４７ｎｍ（１．
２マイクロインチ）の厚さに形成したものを使用した。
ボンディングに使われたワイヤの直径は０．８ｍｍ、ボ
ンディング時の温度は２００／２２０℃、パワーは６０
／８０ｍＷ、力は６０／８０ｍＮ、ボンディング処理時
間は１５／２０ミリ秒であった。
８０マイクロメートルであり、本発明によるリードフレ
ームとして、Ｐｄ中間層のめっき厚さを２５．４ｎｍ
（１．０マイクロインチ）に形成し、その表面にめっき
部を前述した方法により形成したものを使用した。比較
例には、最外部のＰｄめっき部を３０．４７ｎｍ（１．
２マイクロインチ）の厚さに形成したものを使用した。
ボンディングに使われたワイヤの直径は０．８ｍｍ、ボ
ンディング時の温度は２００／２２０℃、パワーは６０
／８０ｍＷ、力は６０／８０ｍＮ、ボンディング処理時
間は１５／２０ミリ秒であった。
【００５２】ボンディング強度の測定結果を表３に示
す。表３のように、本発明のリードフレームのボンディ
ング力の最小値は３ｇｆであって比較例の１．７５ｇｆ
より向上していることが分かった。
す。表３のように、本発明のリードフレームのボンディ
ング力の最小値は３ｇｆであって比較例の１．７５ｇｆ
より向上していることが分かった。
【００５３】
【表３】 本発明を、実施例に基づいて説明してきたが、ここに示
す実施例は例示的なものに過ぎず、当業者であれば様々
な実施形態の改変が可能であることを理解できるであろ
う。従って、本発明の真の範囲は特許請求の範囲の記載
のみによってにのみ決まるものである。
す実施例は例示的なものに過ぎず、当業者であれば様々
な実施形態の改変が可能であることを理解できるであろ
う。従って、本発明の真の範囲は特許請求の範囲の記載
のみによってにのみ決まるものである。
【００５４】
【発明の効果】上記のように、本発明による多層めっき
構造を有するリードフレームは、Ａｕめっき層が有する
長所とＰｄめっき層が有する長所とを兼ね備えており、
従来のリードフレームと比較してワイヤボンディング
性、はんだ付け性及び樹脂との接着性が向上し、かつ製
造コストも低下させることができる。
構造を有するリードフレームは、Ａｕめっき層が有する
長所とＰｄめっき層が有する長所とを兼ね備えており、
従来のリードフレームと比較してワイヤボンディング
性、はんだ付け性及び樹脂との接着性が向上し、かつ製
造コストも低下させることができる。
【図１】一般的なリードフレームの平面図である。
【図２】半導体パッケージの一部を破断させて示した斜
視図である。
視図である。
【図３】従来のリードフレームの断面図である。
【図４】別の従来のリードフレームの断面図である。
【図５】本発明によるリードフレームの一実施例を示す
断面図である。
断面図である。
【図６】本発明によるリードフレームの別の実施例を示
す断面図である。
す断面図である。
【図７】本発明によるリードフレームのさらに別の実施
例を示す断面図である。
例を示す断面図である。
【図８】図７のリードフレームの一部を拡大して示した
斜視図である。
斜視図である。
【図９】Ａ乃至Ｃよりなり、何れも本発明によるリード
フレームの製造方法における一段階を示す断面図であ
る。
フレームの製造方法における一段階を示す断面図であ
る。
【図１０】半導体パッケージのリードフレームと樹脂と
の接着力を示すグラフである。
の接着力を示すグラフである。
【図１１】本発明のリードフレームと比較例のはんだ付
け性を示すグラフである。
け性を示すグラフである。
１０ リードフレーム １１ パッド １２ 内部リード １３ 外部リード １４ 樹脂 １５ 半導体チップ １６ 半導体パッケージ ２０、２０’ リードフレーム ２１ 金属基板 ２２ Ｎｉめっき層 ２３ Ｐｄめっき層 ２４ Ａｕ薄膜層 ３０ リードフレーム ３１ 金属基板 ３２ 保護層 ３３ 中間層 ３４ 最外層 ４０ リードフレーム ４１ 金属基板 ４２ 保護層 ４３ 最外層 ５０ リードフレーム ５１ 金属基板 ５２ 保護層 ５３ 中間層 ５４ めっき部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２５Ｄ 7/00 Ｃ２５Ｄ 7/00 Ｇ (72)発明者 姜 聖日 大韓民国慶尚南道昌原市聖住洞42番地三星 航空産業株式會社内 (72)発明者 朴 世▲てつ▼ 大韓民国慶尚南道昌原市聖住洞42番地三星 航空産業株式會社内 Ｆターム(参考） 4K024 AA03 AA11 AA14 AB03 AB04 AB19 BA02 BA09 BB13 BC01 CA05 CA16 EA01 GA01 4K044 AA02 AA06 AB02 BA06 BA08 BB04 BB05 BB06 BB11 BB13 BC08 CA13 CA18 5F067 AB03 BD05 DA13 DC11 DC17 DC19 DC20 EA03 EA04
Claims (7)
- 【請求項１】 金属基板の上面にニッケル（Ｎｉ）ま
たはニッケル（Ｎｉ）合金よりなる保護層を形成する段
階と、 前記保護層の上面にパラジウム（Ｐｄ）またはパラジウ
ム（Ｐｄ）合金よりなる中間層を形成する段階と、 前記中間層の上面にパラジウム（Ｐｄ）と金（Ａｕ）と
を交互にめっきすることによってＰｄ粒子とＡｕ粒子と
が共存する混合層を最外層として形成する段階とを含む
ことを特徴とする半導体パッケージ用リードフレームの
製造方法。 - 【請求項２】 前記最外層のめっきを行う際に、Ｐ
ｄ、Ａｕ、Ｐｄ、Ａｕの順にめっきするか、或いはＡ
ｕ、Ｐｄ、Ａｕ、Ｐｄの順にめっきすることを特徴とす
る請求項１に記載の半導体パッケージ用リードフレーム
の製造方法。 - 【請求項３】 金属基板の上面に形成されたニッケル
（Ｎｉ）またはニッケル（Ｎｉ）合金よりなる保護層
と、 前記保護層の上面に形成されたパラジウム（Ｐｄ）より
なる中間層と、 前記中間層の上面に形成された、Ｐｄ粒子とＡｕ粒子と
が共存する最外層とを含んでなることを特徴とする半導
体パッケージ用リードフレーム。 - 【請求項４】 金属基板の上面に形成されたニッケル
（Ｎｉ）またはニッケル（Ｎｉ）合金よりなる保護層
と、 前記保護層の上面に形成された、パラジウム（Ｐｄ）粒
子と金（Ａｕ）粒子とが共存する混合層である最外層と
を含んでなることを特徴とする半導体パッケージ用リー
ドフレーム。 - 【請求項５】 金属基板の上面にニッケル（Ｎｉ）ま
たはニッケル（Ｎｉ）合金よりなる保護層と、 前記保護層の上面に形成されたパラジウム（Ｐｄ）より
なる中間層と、 前記中間層の表面の一部が露出されるように前記中間層
の表面上に部分的に形成された金（Ａｕ）または金（Ａ
ｕ）合金めっき部とを含んでなることを特徴とする半導
体パッケージ用リードフレーム。 - 【請求項６】 前記めっき部の厚さが、０．７６２ｎ
ｍ（０．０３マイクロインチ）以下であることを特徴と
する請求項５に記載の半導体パッケージ用リードフレー
ム。 - 【請求項７】 前記Ａｕ合金が、金−パラジウム（Ａ
ｕ−Ｐｄ）合金または金−銀（Ａｕ−Ａｇ）合金である
ことを特徴とする請求項５に記載の半導体パッケージ用
リードフレーム。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0042322A KR100450091B1 (ko) | 1999-10-01 | 1999-10-01 | 반도체 장치용 다층 도금 리드 프레임 |
| KR10-1999-0042306A KR100450090B1 (ko) | 1999-10-01 | 1999-10-01 | 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법 |
| KR1999-42322 | 1999-10-01 | ||
| KR1999-42306 | 1999-10-01 | ||
| SG200006862A SG91312A1 (en) | 1999-10-01 | 2000-11-28 | Lead frame and method for plating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110971A true JP2001110971A (ja) | 2001-04-20 |
| JP3760075B2 JP3760075B2 (ja) | 2006-03-29 |
Family
ID=28046125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042131A Expired - Fee Related JP3760075B2 (ja) | 1999-10-01 | 2000-02-21 | 半導体パッケージ用リードフレーム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6469386B1 (ja) |
| JP (1) | JP3760075B2 (ja) |
| CN (1) | CN1305132C (ja) |
| SG (1) | SG91312A1 (ja) |
| TW (1) | TW447055B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269903A (ja) * | 2005-03-25 | 2006-10-05 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| EP1406300A4 (en) * | 2001-07-09 | 2007-11-21 | Sumitomo Metal Mining Co | CONNECTION COMB AND METHOD FOR THE PRODUCTION THEREOF |
| US7408248B2 (en) | 2004-05-27 | 2008-08-05 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device |
| JP2008270512A (ja) * | 2007-04-20 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011077519A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
| KR20120121799A (ko) * | 2011-04-27 | 2012-11-06 | 엘지이노텍 주식회사 | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
| KR101677061B1 (ko) | 2012-09-27 | 2016-11-29 | (주)에이엘에스 | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
| KR101680719B1 (ko) | 2012-08-10 | 2016-11-29 | (주)에이엘에스 | 리드프레임 |
| JP2021533574A (ja) * | 2018-09-25 | 2021-12-02 | ▲蘇▼州▲ユン▼冢▲電▼子科技股▲フン▼有限公司 | 電気素子を有するベース及びボイスコイルモータ |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259530A (ja) * | 2003-02-25 | 2004-09-16 | Shinko Electric Ind Co Ltd | 外部接触端子を有する半導体装置及びその使用方法 |
| US6773828B1 (en) | 2003-04-18 | 2004-08-10 | Ase Electronics (M) Sdn. Bhd. | Surface preparation to eliminate whisker growth caused by plating process interruptions |
| KR100998042B1 (ko) * | 2004-02-23 | 2010-12-03 | 삼성테크윈 주식회사 | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 |
| US7215014B2 (en) * | 2004-07-29 | 2007-05-08 | Freescale Semiconductor, Inc. | Solderable metal finish for integrated circuit package leads and method for forming |
| KR100819800B1 (ko) * | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
| US8604624B2 (en) * | 2008-03-19 | 2013-12-10 | Stats Chippac Ltd. | Flip chip interconnection system having solder position control mechanism |
| KR101092616B1 (ko) * | 2008-04-29 | 2011-12-13 | 일진머티리얼즈 주식회사 | 전자 부품용 금속 프레임 |
| CN102269626A (zh) * | 2010-06-07 | 2011-12-07 | 北京广微积电科技有限公司 | 锗窗及其制造方法以及气密性盒体、红外线传感装置 |
| CN102817056B (zh) * | 2012-08-15 | 2015-03-25 | 中山品高电子材料有限公司 | 一种引线框架钯镍合金镀层的电镀工艺 |
| KR20140035701A (ko) * | 2012-09-14 | 2014-03-24 | 삼성전기주식회사 | 금 박막 형성 방법 및 인쇄회로기판 |
| KR101833312B1 (ko) * | 2013-05-06 | 2018-03-02 | 해성디에스 주식회사 | 리드 프레임 제조 방법 |
| US9070392B1 (en) | 2014-12-16 | 2015-06-30 | Hutchinson Technology Incorporated | Piezoelectric disk drive suspension motors having plated stiffeners |
| JP6689294B2 (ja) | 2015-06-30 | 2020-04-28 | ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造 |
| JP6279162B2 (ja) * | 2015-12-25 | 2018-02-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN109712897B (zh) * | 2017-10-26 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111540726A (zh) * | 2020-05-14 | 2020-08-14 | 山东新恒汇电子科技有限公司 | 一种智能卡模块及智能卡模块过孔内镀层的电镀方法 |
| JP2023028770A (ja) * | 2021-08-20 | 2023-03-03 | Tdk株式会社 | リードフレームおよび電子部品 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501723A (ja) | 1986-12-01 | 1989-06-15 | バッテル・ディベロプメント・コーポレーション | 井戸ポンプ |
| JP2511289B2 (ja) * | 1988-03-30 | 1996-06-26 | 株式会社日立製作所 | 半導体装置 |
| JPH0714962A (ja) * | 1993-04-28 | 1995-01-17 | Mitsubishi Shindoh Co Ltd | リードフレーム材およびリードフレーム |
| US5360991A (en) * | 1993-07-29 | 1994-11-01 | At&T Bell Laboratories | Integrated circuit devices with solderable lead frame |
| US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
| JPH09232493A (ja) * | 1995-12-20 | 1997-09-05 | Seiichi Serizawa | リードフレーム |
| KR970067816A (ko) * | 1996-03-26 | 1997-10-13 | 이대원 | 집적회로용 리드프레임 및 그 제조방법 |
| KR0183645B1 (ko) * | 1996-03-26 | 1999-03-20 | 이대원 | 다층 구조의 도금층을 구비한 반도체 리드 프레임 |
| JPH09275182A (ja) * | 1996-04-02 | 1997-10-21 | Seiichi Serizawa | 半導体装置用リ−ドフレ−ム |
| JPH09291377A (ja) * | 1996-04-26 | 1997-11-11 | Noge Denki Kogyo:Kk | 被膜を備えた物品 |
| JPH1065083A (ja) * | 1996-08-19 | 1998-03-06 | Nippon Koujiyundo Kagaku Kk | 半導体装置用リードフレーム |
| KR100231828B1 (ko) * | 1997-02-20 | 1999-12-01 | 유무성 | 다층 도금 리드프레임 |
| US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
| KR100231838B1 (ko) * | 1997-05-20 | 1999-12-01 | 유무성 | 집적회로용 리드프레임 및 그 제조방법 |
| JPH118341A (ja) * | 1997-06-18 | 1999-01-12 | Mitsui High Tec Inc | 半導体装置用リードフレーム |
| JPH118340A (ja) * | 1997-06-18 | 1999-01-12 | Dainippon Printing Co Ltd | 半導体装置用リードフレームとその製造方法 |
| JPH11111909A (ja) * | 1997-10-07 | 1999-04-23 | Seiichi Serizawa | 半導体装置用リードフレーム |
| JPH11238840A (ja) * | 1998-02-19 | 1999-08-31 | Oki Electric Ind Co Ltd | リードフレーム |
| JPH11260981A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Works Ltd | リードフレームの製造方法 |
| KR100275381B1 (ko) * | 1998-04-18 | 2000-12-15 | 이중구 | 반도체 패키지용 리드프레임 및 리드프레임도금방법 |
| US6087714A (en) * | 1998-04-27 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having tin-based solder film containing no lead and process for producing the devices |
-
2000
- 2000-01-27 US US09/492,402 patent/US6469386B1/en not_active Expired - Lifetime
- 2000-01-28 TW TW089101483A patent/TW447055B/zh not_active IP Right Cessation
- 2000-02-04 CN CNB00101997XA patent/CN1305132C/zh not_active Expired - Fee Related
- 2000-02-21 JP JP2000042131A patent/JP3760075B2/ja not_active Expired - Fee Related
- 2000-11-28 SG SG200006862A patent/SG91312A1/en unknown
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2312630A1 (en) * | 2001-07-09 | 2011-04-20 | Sumitomo Metal Mining Company Limited | Leadframe and method of manufacturing the same |
| EP1406300A4 (en) * | 2001-07-09 | 2007-11-21 | Sumitomo Metal Mining Co | CONNECTION COMB AND METHOD FOR THE PRODUCTION THEREOF |
| US7408248B2 (en) | 2004-05-27 | 2008-08-05 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device |
| JP2006269903A (ja) * | 2005-03-25 | 2006-10-05 | Shinko Electric Ind Co Ltd | 半導体装置用リードフレーム |
| US7329944B2 (en) | 2005-03-25 | 2008-02-12 | Shinko Electric Industries Co., Ltd. | Leadframe for semiconductor device |
| JP2008270512A (ja) * | 2007-04-20 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011077519A (ja) * | 2009-10-01 | 2011-04-14 | Samsung Techwin Co Ltd | リードフレーム及びその製造方法 |
| KR20120121799A (ko) * | 2011-04-27 | 2012-11-06 | 엘지이노텍 주식회사 | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
| KR101663695B1 (ko) | 2011-04-27 | 2016-10-07 | (주)에이엘에스 | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
| KR101680719B1 (ko) | 2012-08-10 | 2016-11-29 | (주)에이엘에스 | 리드프레임 |
| KR101677061B1 (ko) | 2012-09-27 | 2016-11-29 | (주)에이엘에스 | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
| JP2021533574A (ja) * | 2018-09-25 | 2021-12-02 | ▲蘇▼州▲ユン▼冢▲電▼子科技股▲フン▼有限公司 | 電気素子を有するベース及びボイスコイルモータ |
| JP7111886B2 (ja) | 2018-09-25 | 2022-08-02 | ▲蘇▼州▲ユン▼冢▲電▼子科技股▲フン▼有限公司 | 電気素子を有するベース及びボイスコイルモータ |
| US12411190B2 (en) | 2018-09-25 | 2025-09-09 | Suzhou Gyz Electronic Technology Co., Ltd. | Production process of base with electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1290963A (zh) | 2001-04-11 |
| US6469386B1 (en) | 2002-10-22 |
| TW447055B (en) | 2001-07-21 |
| CN1305132C (zh) | 2007-03-14 |
| JP3760075B2 (ja) | 2006-03-29 |
| SG91312A1 (en) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US6518508B2 (en) | Ag-pre-plated lead frame for semiconductor package | |
| US8039317B2 (en) | Aluminum leadframes for semiconductor QFN/SON devices | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| US20070269932A1 (en) | Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads | |
| US20030011048A1 (en) | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| KR100998042B1 (ko) | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| KR100833934B1 (ko) | 다층도금 리드프레임 및 이 리드프레임의 제조방법 | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| JPH10284640A (ja) | 半導体装置用ステム | |
| KR100450091B1 (ko) | 반도체 장치용 다층 도금 리드 프레임 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JP2673642B2 (ja) | リードフレーム | |
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム | |
| JPH11186483A (ja) | 半導体装置用リードフレーム | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPH11195740A (ja) | リードフレームおよびそのメッキ方法 | |
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPH05102221A (ja) | フイルムキヤリヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |