JP2001168298A

JP2001168298A - 混載集積回路の開発生産方法

Info

Publication number: JP2001168298A
Application number: JP35248599A
Authority: JP
Inventors: Toshiaki Suzuki; 敏明鈴木
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-12-13
Filing date: 1999-12-13
Publication date: 2001-06-22

Abstract

(57)【要約】【課題】ＤＲＡＭ混載ＬＳＩの開発期間を短縮するこ
とを目的とする。【解決手段】マイクロコンピュータの製造プロセスで
製造されマイクロコンピュータ部機能を搭載した試作チ
ップ７のメモリ部の形成領域に、別プロセスで予め製造
されたメモリチップ８を実装して試作検査集積回路を形
成し、これを評価し、これで結果が良好な場合は、最終
的なＤＲＡＭ混載ＬＳＩを製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＲＡＭ混載ＬＳ
Ｉなどの混載集積回路の開発生産方法に関するものであ
る。

【０００２】

【従来の技術】混載プロセスＬＳＩは、スペースファク
ターと性能面で商業的価値が高く魅力がある。ＬＳＩ開
発メーカーでは、ＬＳＩ開発完成に至る開発過程で従来
のＬＳＩ開発にも増してＬＳＩ開発時間が切迫してく
る。その理由は、ＤＲＡＭ、Ｆｅ−ＲＡＭ、フラッシュ
混載プロセスＬＳＩ試作技術時間が、通常プロセスＬＳ
Ｉに比べて長期化することに起因する。

【０００３】たとえば、通常のＬＳＩプロセスで３週間
のものが、ＤＲＡＭ混載にすることにより倍以上に延び
る。また、ＤＲＡＭとフラシュとを混載するマイコンな
どは更にプロセスが複雑になり、更に開発期間が延びる
ことになる。一方、商品の開発サイクルを早める競争
は、ますます激しさを増し、各社開発速度を上げること
にしのぎを削っているのが現状である。

【０００４】図４は従来のＤＲＡＭ混載ＬＳＩを示す。
パッケージ１に入れた混載ＬＳＩ２は、マイクロコンピ
ュータ部（以下、マイコン部と称す）のユーザー用入出
力パッドをパッケージ１の電極端子３にワイヤーボンド
やＴＡＢ実装手法などで接続して構成されている。混載
ＬＳＩ２は、図５に示すように単一のシリコン基板４の
上にプロセスが異なるマイコン部５とメモリ部６を、通
常のマイコンプロセスと、ＤＲＡＭプロセスを順次に加
工して露光拡散して形成して構成されている。

【０００５】

【発明が解決しようとする課題】このようにプロセスが
異なるマイコン部５とメモリ部６を露光拡散して混載Ｌ
ＳＩ２を試作する作業は開発期間が長く必要であるとい
う課題がある。本発明は混載ＬＳＩを短期に開発して提
供できる混載集積回路の開発生産方法を提供することを
目的とする。

【０００６】

【課題を解決するための手段】この課題を解決すること
ができる本発明の混載集積回路の開発生産方法は、メモ
リ部は予め開発済みのチップをそのまま使うという技術
思想であって、新たに開発するマイコン部のチップのみ
を通常のプロセスで製造したのち、この二つのチップを
チップオンチップで電気的に接続して評価確認しようと
言う技術思想である。

【０００７】評価結果に不満足なところが有れば、マイ
コンチップ部分の再制作を行い、再度この二つのチップ
をチップオンチップで電気的に接続して評価確認し、再
制作時も早く評価サイクルを回すことが出来るという技
術思想である。本発明の請求項１記載の混載集積回路の
開発生産方法は、単一基板に製造プロセスが異なるメモ
リ部とマイクロコンピュータ部を形成した混載集積回路
を開発して生産するに際し、前記マイクロコンピュータ
の製造プロセスで製造されマイクロコンピュータ部機能
を搭載した試作チップの前記メモリ部の形成領域に、別
プロセスで予め製造され前記メモリ部の機能を搭載した
メモリチップを実装して試作検査集積回路を形成し、試
作検査集積回路の動作を検証し、目的の機能を満足した
前記試作チップのマスクレイアウトを使用して単一基板
にメモリ部とマイクロコンピュータ部を形成した混載集
積回路を生産することを特徴とする。

【０００８】本発明の請求項２記載の混載集積回路の開
発生産方法は、請求項１において、拡散検査行程を終え
正しく動作する事が確認済み良品のメモリチップを使用
し、このメモリチップと前記試作チップとを、接続電極
を介して回路面同士を対面させて接続することを特徴と
する。本発明の請求項３記載の混載集積回路の開発生産
方法は、請求項１または請求項２において、メモリチッ
プのパターンを、混載集積回路作成時に露光するパター
ンのミラー反転パターンとすることを特徴とする。

【０００９】本発明の請求項４記載の混載集積回路の開
発生産方法は、請求項１または請求項２において、試作
チップのユーザー用入出力パッドを、混載集積回路上に
配置されるユーザー用入出力パッドと同一座標にレイア
ウトとすることを特徴とする。本発明の請求項５記載の
混載集積回路の開発生産方法は、請求項１または請求項
２において、試作チップのプロセスは、メモリ部の機能
に必要なプロセス行程のみをスキップして制作すること
を特徴とする。

【００１０】本発明の請求項６記載の混載集積回路の開
発生産方法は、単一基板に製造プロセスが異なるメモリ
部とカスタムロジックを形成した混載集積回路の生産に
際して、試作チップとしてカスタムロジックの製造プロ
セスで製造されカスタムロジック部機能を搭載した試作
チップを作成し、試作チップの前記メモリ部の形成領域
に、別プロセスで予め製造され前記メモリ部の機能を搭
載したメモリチップを実装して試作検査集積回路を形成
し、試作検査集積回路の動作を検証し、目的の機能を満
足した前記試作チップのマスクレイアウトを使用して単
一基板にメモリ部とカスタムロジック部を形成した混載
集積回路を生産することを特徴とする。

【００１１】

【発明の実施の形態】以下、本発明の混載集積回路の開
発生産方法を具体的な実施の形態に基づいて説明する。
試作して評価に使用するＤＲＡＭ混載マイコンは、図１
に示すように試作チップとしての第１のチップ７にメモ
リチップとしての第２のチップ８がバンプ９で接続して
構成されている。

【００１２】第１のチップ７は図２（ａ）に示すように
シリコン基板４に試作マイコン部１０が形成されてい
る。１１は“動作しないメモリ部”である。“動作しな
いメモリ部”１１を詳しく説明すると、量産前の従来の
試作工程では、シリコン基板４の上にメモリ部を形成す
るＤＲＡＭプロセスとマイコン部を形成するマイコンプ
ロセスを順番に拡散するような製造手法であったのに対
して、この混載集積回路の開発生産方法では、マイコン
プロセスだけで拡散して試作マイコン部１０とメモリ部
１１とが形成されており、マイコンプロセスで拡散した
ときには、当然の事ながらＤＲＡＭのメモリ部１１は動
作しない。“動作しないメモリ部”１１とは、マスクは
変わらないが、プロセスが異なるためにこの様な状態に
なることを意味している。

【００１３】第２のチップ８は、拡散検査行程を終え正
しく動作することが確認済み良品のメモリチップで、こ
の第２のチップ８に形成したバンプパッド１３と第１の
チップ７に形成されているバンプパッド１２とを、バン
プ９を介して回路面同士を対面させて接続している。さ
らに詳しくは、第１のチップ７の“動作しないメモリ
部”１１と第２のチップ８とは、アドレス信号とデータ
ー信号、読み書きに必要な制御信号、電源、グランドで
接続されている。さらに、その接続信号はバンプパッド
１２にも電気的に接続されている。メモリ部１１のマス
クパターンは、ＤＲＡＭプロセスを適用したときにその
まま使えるように設計されている。また、回路構成にも
依存するが、マイコンプロセスでメモリ部１１を拡散し
たときに他への影響がないようにするため、メモリ部１
１の出力禁止制御によりメモリ部１１の出力はハイイン
ピーダンスに成るように構成されている。

【００１４】図３はパッケージ前の状態を示している。
裏側から見たときのバンプパッド１３の配置は、バンプ
パッド１２と同一の配置になっている。バンプパッド１
２は、最終的に生産しようとする混載集積回路上に配置
されるユーザー用入出力パッドと同一座標にレイアウト
されるマスクレイアウトを使用している。この様にパッ
ドを配置するためには、汎用品のＤＲＡＭでは、パッド
密度や、配置面で整合が取れないので、専用のＤＲＡＭ
チップを用意して、より多くのＤＲＡＭ混載マイコンに
適合できるようにしている。

【００１５】すなわち、マイコンの面積よりもメモリ部
の面積の方が小さくないとこの開発思想がうまく適用で
きないので、専用に小さなＤＲＡＭを用意している。Ｄ
ＲＡＭ混載マイコンのメリットは、ＤＲＡＭとの接続信
号線をＬＳＩ内部に入れ込んでしまえることでもあり、
ＤＲＡＭとマイコン間のデータバス幅は、汎用のＤＲＡ
Ｍに比べて一般的に広く取られており、このバンプ数も
数百個に及んでいる。ＤＲＡＭを小さくしたいと言うこ
とと、端子を増やしたいという要求は相矛盾するので、
バンプは密度の高いマイクロバンプを用いている。

【００１６】図２と図３のバンプ配置からも明白なよう
に、第２のチップ８は、メモリ部１１のパターンと同じ
ではなく、ミラー反転している。ここが、本発明の最も
重要なポイントである。ミラー反転しなくても、機能的
には近い物が出来るが、電気特性差を無くするために
は、重要な技術思想である。

【００１７】このように第１のチップ７と第２のチップ
８とを動作可能な状態に接続して、第２のチップ８と
“動作しないメモリ部”１１とが出力を出し合わないよ
うに調停されている。具体的な調停の方法は、第２のチ
ップ８を接続したときに“動作しないメモリ部”１１の
出力をディスエーブルするような制御信号を、バンプパ
ッド１３を経由してコントロールする。第１のチップ７
側の出力制御端子は、高抵抗でプルダウンされており、
何もつながなければ、出力許可状態である。

【００１８】第１のチップ７のマイコン部１０からのユ
ーザー用入出力パッドをパッケージの電極端子に接続す
るためには、既存のワイヤーボンドやＴＡＢ実装手法な
どを用いる。この図１の状態のモジュールで、機能評価
を行う。マイコン機能に不具合が有れば、マイコンだけ
の再制作をやり直すという行程を繰り返して、設計検証
を進めていく。

【００１９】数量が多くない場合には、このマルチチッ
プ・モジュールで少量生産に対応することも投資対効果
を評価した上での選択肢になる。以上のように本発明の
実施の形態によれば、拡散期間が長期化するＤＲＡＭ部
分を、既に動作が保証されていてる第２のチップ８で賄
うことが出来るので、マイコン部１０のみを、ＤＲＡＭ
に比べると拡散期間が短いマイコンプロセスで製造でき
る。

【００２０】マルチチップモジュールでも提供可能だ
が、ＤＲＡＭ混載マイコン一般的には大量に使う事が多
く、動作検証の後、図２（a）のチップをＤＲＡＭとマ
イコンの混載プロセスで拡散して第２のチップ８が無く
ても動作するようにする。更に、ＤＲＡＭ混載マイコン
の主たる用途には、混載プロセスで製造したＤＲＡＭが
利用できるが、速度面や、容量面で間に合わない場合、
マルチチップモジュール状態でニッチ分野（狭い分野）
の用途にも供給する事が出来るという特性も備えてい
る。

【００２１】以上の説明では、ＤＲＡＭ搭載のマイコン
を一例に説明したが、フラッシュメモリー、Ｆｅ−ＲＡ
Ｍメモリー、ＥＥＰＲＯＭ、ＦＰＧＡ等のプロセスとの
混載マイコンについても同様である。また、新規開発す
る部分をマイコンとして説明していたが、新規開発する
部分が、カスタムロジックで有っても同様の効果が得ら
れる。

【００２２】更に、ＤＲＡＭととフラッシュマイコン混
載などのプロセスは、更に、複雑で長いプロセスになる
ので、本発明の開発手法が効果を発揮する。

【００２３】

【発明の効果】以上のように本発明の混載集積回路の開
発生産方法は、単一基板に製造プロセスが異なるメモリ
部とマイクロコンピュータ部を形成した混載集積回路を
開発して生産するに際し、前記マイクロコンピュータの
製造プロセスで製造されマイクロコンピュータ部機能を
搭載した試作チップの前記メモリ部の形成領域に、別プ
ロセスで予め製造され前記メモリ部の機能を搭載したメ
モリチップを実装して試作検査集積回路を形成し、試作
検査集積回路の動作を検証し、目的の機能を満足した前
記試作チップのマスクレイアウトを使用して単一基板に
メモリ部とマイクロコンピュータ部を形成した混載集積
回路を生産するので、拡散行程の長い混載プロセスＬＳ
Ｉを短期に開発できるものである。

【図面の簡単な説明】

【図１】本発明の混載集積回路の開発生産方法を実行中
の試作検査集積回路のパッケージ断面図

【図２】同実施の形態の試作チップのフロアープラン図
とメモリチップを回路面とは反対側から見た状態の平面
図

【図３】試作チップにメモリチップを実装した状態の平
面図

【図４】従来のＤＲＡＭ混載ＬＳＩのパッケージ断面図

【図５】従来のＤＲＡＭ混載ＬＳＩにおけるフロアープ
ラン図

【符号の説明】

４シリコン基板７第１のチップ（試作チップ）８第２のチップ（メモリチップ）９バンプ１０試作マイコン部１１動作しないメモリ部１２第１のチップのバンプパッド１３第２のチップのバンプパッド

Claims

【特許請求の範囲】

【請求項１】単一基板に製造プロセスが異なるメモリ部
とマイクロコンピュータ部を形成した混載集積回路を開
発して生産するに際し、前記マイクロコンピュータの製造プロセスで製造されマ
イクロコンピュータ部機能を搭載した試作チップの前記
メモリ部の形成領域に、別プロセスで予め製造され前記
メモリ部の機能を搭載したメモリチップを実装して試作
検査集積回路を形成し、試作検査集積回路の動作を検証し、目的の機能を満足した前記試作チップのマスクレイアウ
トを使用して単一基板にメモリ部とマイクロコンピュー
タ部を形成した混載集積回路を生産する混載集積回路の
開発生産方法。
【請求項２】拡散検査行程を終え正しく動作する事が確
認済み良品のメモリチップを使用し、このメモリチップ
と前記試作チップとを、接続電極を介して回路面同士を
対面させて接続する請求項１記載の混載集積回路の開発
生産方法。
【請求項３】メモリチップのパターンを、混載集積回路
作成時に露光するパターンのミラー反転パターンとする
請求項１または請求項２記載の混載集積回路の開発生産
方法。
【請求項４】試作チップのユーザー用入出力パッドを、
混載集積回路上に配置されるユーザー用入出力パッドと
同一座標にレイアウトとする請求項１または請求項２記
載の混載集積回路の開発生産方法。
【請求項５】試作チップのプロセスは、メモリ部の機能
に必要なプロセス行程のみをスキップして制作する請求
項１または請求項２記載の混載集積回路の開発生産方
法。
【請求項６】単一基板に製造プロセスが異なるメモリ部
とカスタムロジックを形成した混載集積回路の生産に際
して、試作チップとしてカスタムロジックの製造プロセ
スで製造されカスタムロジック部機能を搭載した試作チ
ップを作成し、試作チップの前記メモリ部の形成領域に、別プロセスで
予め製造され前記メモリ部の機能を搭載したメモリチッ
プを実装して試作検査集積回路を形成し、試作検査集積回路の動作を検証し、目的の機能を満足した前記試作チップのマスクレイアウ
トを使用して単一基板にメモリ部とカスタムロジック部
を形成した混載集積回路を生産する混載集積回路の開発
生産方法。