[go: up one dir, main page]

JP2001144032A - TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film - Google Patents

TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film

Info

Publication number
JP2001144032A
JP2001144032A JP32661199A JP32661199A JP2001144032A JP 2001144032 A JP2001144032 A JP 2001144032A JP 32661199 A JP32661199 A JP 32661199A JP 32661199 A JP32661199 A JP 32661199A JP 2001144032 A JP2001144032 A JP 2001144032A
Authority
JP
Japan
Prior art keywords
forming
layer
thin film
electrode layer
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32661199A
Other languages
Japanese (ja)
Other versions
JP2001144032A5 (en
Inventor
Kimihiro Matsuse
公裕 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP32661199A priority Critical patent/JP2001144032A/en
Priority to TW88121590A priority patent/TW554382B/en
Publication of JP2001144032A publication Critical patent/JP2001144032A/en
Publication of JP2001144032A5 publication Critical patent/JP2001144032A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 高ステップカバレージで成膜することが可能
なTiSiN薄膜およびその製造方法を提供すること。 【解決手段】 Ti含有ガス、Si含有ガス、およびN
含有ガスを含む成膜ガスを用いて熱CVDによりTiS
iN薄膜を成膜し、前記Ti含有ガスとして、TiCl
、テトラキシジメチルアミノチタニウム、テトラキシ
ジエチルアミノチタニウムの少なくとも1種を、前記S
i含有ガスとして、SiHCl、SiHCl、S
iCl、Si、Siの少なくとも1種
を、前記N含有ガスとして、NHおよびモノメチルヒ
ドラジンの少なくとも1種を用いる。
[PROBLEMS] To provide a TiSiN thin film which can be formed with high step coverage and a method of manufacturing the same. SOLUTION: Ti-containing gas, Si-containing gas, and N
TiS by thermal CVD using film forming gas containing gas
An iN thin film is formed, and TiCl is used as the Ti-containing gas.
4 , at least one of tetraxydimethylaminotitanium and tetraxydiethylaminotitanium,
As i-containing gas, SiH 2 Cl 2 , SiHCl 3 , S
At least one of iCl 4 , Si 2 H 4 , and Si 2 H 6 is used, and at least one of NH 3 and monomethylhydrazine is used as the N-containing gas.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置におい
て例えばバリア層として用いられるTiSiN薄膜およ
びその成膜方法、それを用いた半導体装置およびその製
造方法、ならびにTiSiN薄膜の成膜装置に関する。
The present invention relates to a TiSiN thin film used as, for example, a barrier layer in a semiconductor device, a method of forming the same, a semiconductor device using the same, a method of manufacturing the same, and a TiSiN thin film forming apparatus.

【0002】[0002]

【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、例えばD
RAMメモリー部のキャパシタとして、高誘電率でリー
ク電流密度の低い(Ba,Sr)TiO(BST)を
絶縁層として用い、電極層としてリーク電流密度の低い
白金(Pt)電極を用いたものが提案されている(IE
DM97−249)。
2. Description of the Related Art In the manufacture of semiconductor devices, in response to recent demands for higher density and higher integration, for example,
As a capacitor of a RAM memory part, a capacitor using (Ba, Sr) TiO 3 (BST) having a high dielectric constant and a low leak current density as an insulating layer and a platinum (Pt) electrode having a low leak current density as an electrode layer is used. Proposed (IE
DM 97-249).

【0003】また、この種キャパシタにおいて、下部電
極層がその下層のポリSiプラグに接触すると、両者に
反応が生じてしまうため、従来からSiプラグとキャパ
シタの下部電極層との間にバリア層が設けられている。
従来からこのようなバリア層としては、TiNが用いら
れているが、酸化物である絶縁層の成膜時にバリア層が
酸化されるという問題がある。このため、上記文献で
は、バリア層としてより酸化されにくく、かつ高バリア
性を有するTiSiN薄膜を用いている。
In this type of capacitor, when the lower electrode layer comes into contact with the underlying poly-Si plug, a reaction occurs between the two and a barrier layer is conventionally provided between the Si plug and the lower electrode layer of the capacitor. Is provided.
Conventionally, TiN has been used as such a barrier layer, but there is a problem that the barrier layer is oxidized when the insulating layer, which is an oxide, is formed. For this reason, in the above-mentioned document, a TiSiN thin film having less barrier to oxidation and high barrier properties is used as a barrier layer.

【0004】[0004]

【発明が解決しようとする課題】ところで、この種のキ
ャパシタは容量を大きくする観点から屈曲した構造をと
ることが多いが、微細化の観点からそのような部分に成
膜されるバリア層には高ステップカバレージ性が要求さ
れる。しかしながら、上記文献においては、TiSiN
膜をPVD(Physical Vapor Depo
dition)によって成膜しているため、高ステップ
カバレージでTiSiN薄膜を成膜することが困難であ
るという問題がある。
By the way, this type of capacitor often has a bent structure from the viewpoint of increasing the capacitance. However, from the viewpoint of miniaturization, the barrier layer formed on such a portion has High step coverage is required. However, in the above document, TiSiN
The membrane is PVD (Physical Vapor Depo)
However, there is a problem that it is difficult to form a TiSiN thin film with a high step coverage because the film is formed by the D.I.

【0005】また、TiSiN薄膜はその優れたバリア
性のため、拡散防止バリアとして、例えばコンタクトホ
ールやビアホール内におけるバリア層のような種々の適
用が考えられるが、このような場合にもバリア層として
のTiSiN薄膜を高ステップカバレージで成膜するこ
とが要求される。
[0005] Further, the TiSiN thin film has various barrier applications such as a barrier layer in a contact hole or a via hole because of its excellent barrier property. It is required to form a TiSiN thin film with high step coverage.

【0006】本発明はかかる事情に鑑みてなされたもの
であって、高ステップカバレージで成膜することが可能
なTiSiN薄膜およびその成膜方法、それを用いた半
導体装置およびその製造方法、ならびにTiSiN薄膜
の成膜装置を提供することを目的とする。
[0006] The present invention has been made in view of the above circumstances, and a TiSiN thin film capable of being formed with high step coverage, a method of forming the same, a semiconductor device using the same, a method of manufacturing the same, and a TiSiN film. It is an object of the present invention to provide a thin film forming apparatus.

【0007】[0007]

【課題を解決するための手段】本発明者は上記課題を解
決すべく検討を重ねた結果、熱CVDによりTiSiN
薄膜を成膜することにより、不都合が生じることなく高
ステップカバレージでの成膜を実現可能なことを見出し
た。
As a result of repeated investigations to solve the above-mentioned problems, the present inventors have found that TiSiN
It has been found that by forming a thin film, film formation with high step coverage can be realized without causing inconvenience.

【0008】一般にこの種のバリア層の成膜は、上述の
文献のようにPVDにより成膜が行われてきたが、近
年、より微細化に対応可能な技術としてCVD(Che
mical Vapor Deposition)が用
いられ始めており、TiSiN薄膜についてもCVDに
よる成膜が検討されつつあるが、熱CVDは成膜温度が
高いため、より成膜温度が低いプラズマCVDによる成
膜が指向されている。しかしながら、プラズマCVDで
TiSiN薄膜を成膜するとステップカバレージが十分
ではない。そこで、さらに検討を加えたところ、熱CV
DによりTiSiN薄膜を成膜しても成膜温度が高いこ
とによる不都合が生じることなく高いステップカバレー
が得られることを見出し、本発明を完成するに至った。
In general, this kind of barrier layer is formed by PVD as described in the above-mentioned literature, but recently, CVD (Che) has been used as a technique capable of responding to further miniaturization.
(Metal Vapor Deposition) has begun to be used, and the formation of a TiSiN thin film by CVD is being studied. However, since thermal CVD has a high film formation temperature, the film formation by plasma CVD at a lower film formation temperature has been aimed at. I have. However, if a TiSiN thin film is formed by plasma CVD, the step coverage is not sufficient. Therefore, when further investigation was made, the thermal CV
It has been found that even if a TiSiN thin film is formed by D, a high step coverage can be obtained without inconvenience due to a high film forming temperature, and the present invention has been completed.

【0009】すなわち、第1発明は、熱CVDにより形
成されたことを特徴とするTiSiN薄膜を提供する。
That is, the first invention provides a TiSiN thin film characterized by being formed by thermal CVD.

【0010】第2発明は、本発明は、Ti含有ガス、S
i含有ガス、およびN含有ガスを含む成膜ガスを用いて
熱CVDによりTiSiN薄膜を成膜することを特徴と
するTiSiN薄膜の成膜方法を提供するものである。
In a second aspect of the present invention, the present invention relates to a Ti-containing gas,
An object of the present invention is to provide a method for forming a TiSiN thin film, wherein a TiSiN thin film is formed by thermal CVD using a film forming gas containing an i-containing gas and a N-containing gas.

【0011】上記TiSiN薄膜の成膜方法において、
前記Ti含有ガスとして、TiCl 、テトラキシジメ
チルアミノチタニウム、テトラキシジエチルアミノチタ
ニウムの少なくとも1種を用いることができる。また、
前記Si含有ガスとして、SiHCl、SiHCl
、SiCl、Si、Siの少なくとも
1種を用いることができる。さらに、前記N含有ガスと
して、NHおよびモノメチルヒドラジンの少なくとも
1種を用いることができる。
In the above method for forming a TiSiN thin film,
As the Ti-containing gas, TiCl 4, Tetraxydim
Tylaminotitanium, tetraxydiethylaminotitanium
At least one of the metals can be used. Also,
As the Si-containing gas, SiH2Cl2, SiHCl
3, SiCl4, Si2H4, Si2H6At least
One type can be used. Further, the N-containing gas and
And NH3And at least one of monomethylhydrazine
One type can be used.

【0012】第3発明は、高誘電率材料からなる絶縁層
と、その下に設けられた下部電極層と、前記絶縁層の上
に設けられた上部電極層と、前記絶縁層と下部電極層と
の間に設けられたバリア層とを有するキャパシタ部を備
え、前記上部電極層は熱CVDにより形成されたTiS
iN薄膜であることを特徴とする半導体装置を提供す
る。
According to a third aspect of the present invention, there is provided an insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the insulating layer and the lower electrode layer. And a capacitor portion having a barrier layer provided between the first and second electrodes, wherein the upper electrode layer is formed of TiS formed by thermal CVD.
A semiconductor device characterized by being an iN thin film is provided.

【0013】第4発明は、高誘電率材料からなる絶縁層
と、その下に設けられた下部電極層と、前記絶縁層の上
に設けられた上部電極層と、前記絶縁層と下部電極層と
の間に設けられたバリア層とを有するキャパシタ部を備
え、前記バリア層は熱CVDにより形成されたTiSi
N薄膜であることを特徴とする半導体装置を提供する。
According to a fourth aspect of the present invention, there is provided an insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the insulating layer and the lower electrode layer. And a capacitor section having a barrier layer provided between the first and second layers, wherein the barrier layer is formed of TiSi formed by thermal CVD.
A semiconductor device characterized by being an N thin film is provided.

【0014】第5発明は、高誘電率材料からなる絶縁層
と、その下に設けられた下部電極層と、前記絶縁層の上
に設けられた上部電極層と、前記下部電極層とその下層
の配線層との間に設けられたバリア層とを有するキャパ
シタ部を備え、前記バリア層は熱CVDにより形成され
たTiSiN薄膜であることを特徴とする半導体装置を
提供する。
According to a fifth aspect of the present invention, there is provided an insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the lower electrode layer and a lower layer thereof. And a barrier portion provided between the first and second wiring layers, wherein the barrier layer is a TiSiN thin film formed by thermal CVD.

【0015】第5発明において、前記上部電極層および
下部電極層のうち少なくとも一方は、PtまたはRuで
形成することができる。また、前記上部電極層が熱CV
Dにより形成されたTiSiN薄膜であってもよい。さ
らに、前記上部電極層の上に熱CVDにより形成された
TiSiN薄膜からなるバリア層を形成することができ
る。
In a fifth aspect, at least one of the upper electrode layer and the lower electrode layer can be formed of Pt or Ru. In addition, the upper electrode layer is a thermal CV
D may be a TiSiN thin film. Further, a barrier layer composed of a TiSiN thin film formed by thermal CVD can be formed on the upper electrode layer.

【0016】第6発明は、高誘電率材料からなる絶縁層
と、その下に設けられた下部電極層と、前記絶縁層の上
に設けられた上部電極層と、前記下部電極層とその下層
の配線層との間に設けられたバリア層とを有するキャパ
シタ部を備え、前記上部電極層および下部電極層は熱C
VDにより形成されたTiSiN薄膜であることを特徴
とする半導体装置を提供する。
According to a sixth aspect of the present invention, an insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the lower electrode layer and a lower layer A capacitor portion having a barrier layer provided between the upper electrode layer and the lower electrode layer.
A semiconductor device characterized by being a TiSiN thin film formed by VD.

【0017】上記第3発明から第6発明において、前記
高誘電率材料は、(Ba,Sr)TiO、Pb(Z
r,Ti)O、Ta、RuOから選択されたも
のであることが好ましい。
In the third to sixth aspects, the high dielectric constant material is (Ba, Sr) TiO 3 , Pb (Z
(r, Ti) It is preferably selected from O 3 , Ta 2 O 5 , and RuO.

【0018】第7発明は、配線層と、この配線層と半導
体基板またはその上の導電層とを接続する埋め込み配線
部と、埋め込み配線部と半導体基板またはその上の導電
層との間に設けられたバリア層とを備え、前記バリア層
は、熱CVDにより形成されたTiSiN薄膜であるこ
とを特徴とする半導体装置を提供する。
According to a seventh aspect of the present invention, there is provided a wiring layer, a buried wiring portion for connecting the wiring layer to the semiconductor substrate or a conductive layer thereon, and a wiring layer provided between the buried wiring portion and the semiconductor substrate or a conductive layer thereon. And a barrier layer, wherein the barrier layer is a TiSiN thin film formed by thermal CVD.

【0019】第8発明は、半導体基板の主面上に絶縁層
を介して形成され、配線層が接続されたゲート電極を備
え、前記ゲート電極は、熱CVDにより形成されたTi
SiN薄膜を有することを特徴とする半導体装置を提供
する。
An eighth invention comprises a gate electrode formed on a main surface of a semiconductor substrate via an insulating layer and connected to a wiring layer, wherein the gate electrode is made of Ti formed by thermal CVD.
A semiconductor device having a SiN thin film is provided.

【0020】第8発明において、前記ゲート電極は、熱
CVDにより形成されたTiSiN薄膜からなる下層
と、その上に形成されたWからなる上層とを有する構造
とすることができる。また、前記ゲート電極は、半導体
基板上に形成され、Ba,Sr)TiO、Pb(Z
r,Ti)O、Ta、RuOから選択された材
料からなる絶縁層と、その上の導電層と、前記絶縁層と
前記導電層との間に熱CVDにより形成されたTiSi
N薄膜からなるバリア層とを有する構造とすることがで
きる。この場合には、半導体基板と前記絶縁層との間に
SiO薄膜を有することができる。
In the eighth invention, the gate electrode may have a structure having a lower layer made of a TiSiN thin film formed by thermal CVD and an upper layer made of W formed thereon. The gate electrode is formed on a semiconductor substrate, and is composed of Ba, Sr) TiO 3 , Pb (Z
(r, Ti) an insulating layer made of a material selected from O 3 , Ta 2 O 5 , and RuO, a conductive layer thereon, and TiSi formed between the insulating layer and the conductive layer by thermal CVD.
A structure having a barrier layer made of an N thin film can be employed. In this case, a SiO x N y thin film can be provided between the semiconductor substrate and the insulating layer.

【0021】第9発明は、下部電極層を形成する工程
と、下部電極層の上にバリア層を形成する工程と、バリ
ア層の上に高誘電率材料からなる絶縁層を形成する工程
と、絶縁層の上に上部電極層を形成する工程とによりキ
ャパシタ部を形成し、前記バリア層は、Ti含有ガス、
Si含有ガス、およびN含有ガスを含む成膜ガスを用い
て熱CVDによりTiSiN薄膜を成膜することにより
得られることを特徴とする半導体装置の製造方法を提供
する。
According to a ninth aspect, a step of forming a lower electrode layer, a step of forming a barrier layer on the lower electrode layer, a step of forming an insulating layer made of a high dielectric constant material on the barrier layer, Forming a capacitor portion by the step of forming an upper electrode layer on the insulating layer, wherein the barrier layer comprises a Ti-containing gas,
Provided is a method for manufacturing a semiconductor device, which is obtained by forming a TiSiN thin film by thermal CVD using a film forming gas containing a Si-containing gas and a N-containing gas.

【0022】第10発明は、下部電極層を形成する工程
と、下部電極層の上にバリア層を形成する工程と、バリ
ア層の上に高誘電率材料からなる絶縁層を形成する工程
と、絶縁層の上に上部電極層を形成する工程とによりキ
ャパシタ部を形成し、前記上部電極層は、Ti含有ガ
ス、Si含有ガス、およびN含有ガスを含む成膜ガスを
用いて熱CVDによりTiSiN薄膜を成膜することに
より得られることを特徴とする半導体装置の製造方法を
提供する。
According to a tenth aspect, a step of forming a lower electrode layer, a step of forming a barrier layer on the lower electrode layer, a step of forming an insulating layer made of a high dielectric constant material on the barrier layer, Forming a capacitor portion by the step of forming an upper electrode layer on the insulating layer, wherein the upper electrode layer is formed of TiSiN by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and a N-containing gas. A method for manufacturing a semiconductor device, which is obtained by forming a thin film, is provided.

【0023】第11発明は、半導体基板上に形成された
配線層の上にバリア層を形成する工程と、バリア層の上
に下部電極層を形成する工程と、下部電極層の上に高誘
電率材料からなる絶縁層を形成する工程と絶縁層の上に
上部電極層を形成する工程とによりキャパシタ部を形成
し、前記バリア層は、Ti含有ガス、Si含有ガス、お
よびN含有ガスを含む成膜ガスを用いて熱CVDにより
TiSiN薄膜を成膜することにより得られることを特
徴とする半導体装置の製造方法を提供する。
According to an eleventh aspect, a step of forming a barrier layer on a wiring layer formed on a semiconductor substrate, a step of forming a lower electrode layer on the barrier layer, and a step of forming a high dielectric layer on the lower electrode layer Forming a capacitor portion by a step of forming an insulating layer made of a dielectric material and a step of forming an upper electrode layer on the insulating layer, wherein the barrier layer contains a Ti-containing gas, a Si-containing gas, and an N-containing gas. Provided is a method for manufacturing a semiconductor device, which is obtained by forming a TiSiN thin film by thermal CVD using a film forming gas.

【0024】第12発明は、半導体基板上に形成された
配線層の上にバリア層を形成する工程と、バリア層の上
に下部電極層を形成する工程と、下部電極層の上に高誘
電率材料からなる絶縁層を形成する工程と絶縁層の上に
上部電極層を形成する工程とによりキャパシタ部を形成
し、前記バリア層および前記上部電極層は、Ti含有ガ
ス、Si含有ガス、およびN含有ガスを含む成膜ガスを
用いて熱CVDによりTiSiN薄膜を成膜することに
より得られることを特徴とする半導体装置の製造方法を
提供する。
According to a twelfth aspect, a step of forming a barrier layer on a wiring layer formed on a semiconductor substrate, a step of forming a lower electrode layer on the barrier layer, and a step of forming a high dielectric layer on the lower electrode layer Forming a capacitor portion by a step of forming an insulating layer made of a dielectric material and a step of forming an upper electrode layer on the insulating layer, wherein the barrier layer and the upper electrode layer include a Ti-containing gas, a Si-containing gas, Provided is a method for manufacturing a semiconductor device, which is obtained by forming a TiSiN thin film by thermal CVD using a film forming gas containing an N-containing gas.

【0025】第13発明は、半導体基板上に形成された
配線層の上に下部電極層を形成する工程と、下部電極層
の上に高誘電率材料からなる絶縁層を形成する工程と絶
縁層の上に上部電極層を形成する工程とによりキャパシ
タ部を形成し、前記下部電極層および前記上部電極層
は、Ti含有ガス、Si含有ガス、およびN含有ガスを
含む成膜ガスを用いて熱CVDによりTiSiN薄膜を
成膜することにより得られることを特徴とする半導体装
置の製造方法を提供する。
According to a thirteenth aspect, a step of forming a lower electrode layer on a wiring layer formed on a semiconductor substrate, a step of forming an insulating layer made of a high dielectric constant material on the lower electrode layer, Forming a capacitor portion by forming an upper electrode layer on the upper electrode layer, and forming the lower electrode layer and the upper electrode layer by using a deposition gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas. Provided is a method for manufacturing a semiconductor device, which is obtained by forming a TiSiN thin film by CVD.

【0026】第14発明は、半導体基板またはその上の
導電層の上に絶縁層を形成する工程と、エッチングによ
り前記絶縁層にコンタクトホールまたはビアホールを形
成する工程と、前記絶縁層の上および前記コンタクトホ
ールまたはビアホールの中にバリア層を形成する工程
と、バリア層の上に配線層を形成する工程とにより埋め
込み配線部を形成し、前記バリア層は、Ti含有ガス、
Si含有ガス、およびN含有ガスを含む成膜ガスを用い
て熱CVDによりTiSiN薄膜を成膜することにより
得られることを特徴とする半導体装置の製造方法を提供
する。
According to a fourteenth aspect, a step of forming an insulating layer on a semiconductor substrate or a conductive layer thereon, a step of forming a contact hole or a via hole in the insulating layer by etching, A step of forming a barrier layer in a contact hole or a via hole and a step of forming a wiring layer on the barrier layer to form a buried wiring portion, wherein the barrier layer comprises a Ti-containing gas,
Provided is a method for manufacturing a semiconductor device, which is obtained by forming a TiSiN thin film by thermal CVD using a film forming gas containing a Si-containing gas and a N-containing gas.

【0027】第15発明は、半導体基板上に絶縁層を介
してTiSiN薄膜からなる下層を形成する工程と、前
記下層の上にWからなる上層を形成する工程とによりゲ
ート電極を形成し、前記TiSiN薄膜からなる下層
は、Ti含有ガス、Si含有ガス、およびN含有ガスを
含む成膜ガスを用いて熱CVDにより形成されることを
特徴とする半導体装置の製造方法を提供する。
According to a fifteenth aspect, a gate electrode is formed by a step of forming a lower layer made of a TiSiN thin film on a semiconductor substrate via an insulating layer, and a step of forming an upper layer made of W on the lower layer. A method for manufacturing a semiconductor device, wherein a lower layer made of a TiSiN thin film is formed by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas.

【0028】第16発明は、半導体基板上に高誘電率材
料からなる絶縁層を形成する工程と、前記絶縁層の上に
バリア層を形成する工程と、前記バリア層の上に導電層
を形成する工程とによりゲート電極を形成し、前記バリ
ア層は、Ti含有ガス、Si含有ガス、およびN含有ガ
スを含む成膜ガスを用いて熱CVDによりTiSiN薄
膜を成膜することにより得られることを特徴とする半導
体装置の製造方法を提供する。
According to a sixteenth aspect, a step of forming an insulating layer made of a high dielectric constant material on a semiconductor substrate, a step of forming a barrier layer on the insulating layer, and a step of forming a conductive layer on the barrier layer Forming a gate electrode, and the barrier layer is obtained by depositing a TiSiN thin film by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and a N-containing gas. A method for manufacturing a semiconductor device is provided.

【0029】第16発明において、前記半導体基板と前
記絶縁層との間にSiO薄膜を形成する工程をさ
らに有することができる。
[0029] In the sixteenth aspect, the method may further include forming a SiO x N y thin film between the semiconductor substrate and the insulating layer.

【0030】第17発明は、被処理基板を収容するチャ
ンバーと、チャンバー内で被処理基板を支持する支持部
材と、チャンバー内に成膜ガスを導入する成膜ガス導入
機構と、前記支持部材に支持された被処理基板を加熱す
る加熱機構とを具備し、前記成膜ガス導入機構は、Ti
含有ガス、Si含有ガス、およびN含有ガスの供給源を
有し、前記加熱機構により加熱された被処理基板上で熱
CVDにより基板上にTiSiN薄膜を形成することを
特徴とするTiSiN薄膜の成膜装置を提供する。
According to a seventeenth aspect, a chamber for accommodating a substrate to be processed, a support member for supporting the substrate to be processed in the chamber, a film formation gas introducing mechanism for introducing a film formation gas into the chamber, A heating mechanism for heating the supported substrate to be processed, wherein the film-forming gas introduction mechanism comprises Ti
Forming a TiSiN thin film on a substrate to be processed heated by the heating mechanism and forming a TiSiN thin film on the substrate by thermal CVD on the substrate heated by the heating mechanism. A membrane device is provided.

【0031】[0031]

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図1は、本発
明に係る熱CVD−TiSiN薄膜を成膜する熱CVD
装置を示す断面図である。この熱CVD装置10は、気
密に構成された略円筒状のチャンバー11を有してお
り、その中には被処理体である半導体ウエハWを水平に
支持するためのサセプター12が円筒状の支持部材13
により支持された状態で配置されている。サセプター1
2の外縁部には半導体ウエハWをガイドするためのガイ
ドリング14が設けられている。また、サセプター12
にはヒーター15が埋め込まれており、このヒーター1
5は電源16から給電されることにより被処理体である
半導体ウエハWを所定の温度に加熱する。電源16には
コントローラー17が接続されており、これにより図示
しない温度センサーの信号に応じてヒーター15の出力
が制御される。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 shows a thermal CVD for forming a thermal CVD-TiSiN thin film according to the present invention.
It is sectional drawing which shows an apparatus. The thermal CVD apparatus 10 has an airtight, substantially cylindrical chamber 11 in which a susceptor 12 for horizontally supporting a semiconductor wafer W, which is an object to be processed, has a cylindrical support. Member 13
It is arranged in a state supported by. Susceptor 1
A guide ring 14 for guiding the semiconductor wafer W is provided at the outer edge of the second. Also, the susceptor 12
Has a heater 15 embedded therein.
5 is heated from a power supply 16 to heat the semiconductor wafer W as a processing target to a predetermined temperature. A controller 17 is connected to the power supply 16, whereby the output of the heater 15 is controlled according to a signal from a temperature sensor (not shown).

【0032】チャンバー11の天壁11aには、シャワ
ーヘッド20が設けられており、このシャワーヘッド2
0からチャンバー11へ成膜のためのガスが導入される
ようになっている。
A shower head 20 is provided on a top wall 11 a of the chamber 11.
A gas for film formation is introduced from 0 to the chamber 11.

【0033】成膜ガスとしては、Ti含有ガス、Si含
有ガス、およびN含有ガスを用いる。Ti含有ガスとし
ては、TiCl、テトラキシジメチルアミノチタニウ
ム(TDMAT)、テトラキシジエチルアミノチタニウ
ム(TDEAT)が例示され、Si含有ガスとしては、
SiHCl、SiHCl、SiCl、Si
、Siが例示され、N含有ガスとしては、N
、モノメチルヒドラジン(MMH)が例示される。
図1では、Ti含有ガスとしてTiCl、Si含有ガ
スとしてSiHCl、N含有ガスとしてNHを用
いた場合を示しており、以下、これらのガスを用いた場
合について説明する。
As a film forming gas, a Ti-containing gas and a Si-containing gas are used.
A gas and a N-containing gas are used. Ti-containing gas
The TiCl4, Tetraxydimethylaminotitanium
(TDMAT), tetraxydiethylaminotitanium
(TDEAT) is exemplified. As the Si-containing gas,
SiH2Cl2, SiHCl3, SiCl4, Si
H 4, Si2H6And the N-containing gas is N
H3, Monomethylhydrazine (MMH).
In FIG. 1, TiCl is used as the Ti-containing gas.4, Si containing gas
SiH2Cl2, N-containing gas as NH3For
In the following, the case where these gases are used is shown.
The case will be described.

【0034】上記シャワーヘッド20にはサセプター1
2に向けてガスを吐出するための多数のガス吐出孔20
aおよび20bが交互に形成されている。そして、シャ
ワーヘッド20にはガス供給機構30の配管が接続され
ており、後述するようにガス吐出孔20aにはTiCl
ガスを供給する配管45が接続されており、ガス吐出
孔20bにはNHガスを供給する配管46が接続され
ており、シャワーヘッド20を介してチャンバー11内
へ所定のガスが導入されるようになっている。このよう
にシャワーヘッド20はマトリックスタイプであり、反
応ガスであるTiClガスとNHガスおよびSiH
Clとが交互に形成された異なる吐出孔から吐出
し、吐出後に混合されるポストミックス方式が採用され
る。
The shower head 20 has a susceptor 1
Numerous gas discharge holes 20 for discharging gas toward
a and 20b are formed alternately. A pipe of a gas supply mechanism 30 is connected to the shower head 20, and TiCl is supplied to a gas discharge hole 20a as described later.
A pipe 45 for supplying four gases is connected, and a pipe 46 for supplying NH 3 gas is connected to the gas discharge holes 20 b, and a predetermined gas is introduced into the chamber 11 via the shower head 20. It has become. As described above, the shower head 20 is of a matrix type, in which TiCl 4 gas, NH 3 gas and SiH
A post-mix method is adopted in which 2 Cl 2 is discharged from different discharge holes alternately formed and mixed after the discharge.

【0035】ガス供給機構30は、クリーニングガスで
あるClFを供給するClF供給源31、Nを供
給するN供給源32、TiClを供給するTiCl
供給源33、SiHClを供給するSiHCl
供給源34、Nを含有するガスとしてのNHを供給
するNH供給源35を有している。そして、ClF
供給源31にはガスライン39が、N供給源32には
ガスライン40が、TiCl供給源33にはガスライ
ン41が、SiHCl供給源34にはガスライン4
2が、NH供給源35にはガスライン43がそれぞれ
接続されている。そして、各ラインにはバルブ47およ
びマスフローコントローラ48が設けられている。
The gas supply mechanism 30 uses a cleaning gas.
Some ClF3Supplying ClF3Source 31, N2Provide
N to feed2Source 32, TiCl4Supplying TiCl
4Source 33, SiH2Cl2Supplying SiH2Cl
2Source 34, NH as N-containing gas3Supply
NH3It has a supply source 35. And ClF 3
A gas line 39 is connected to the supply source 31.2Source 32
Gas line 40 is made of TiCl4The gas source is
41 is SiH2Cl2Gas line 4
2 is NH3A gas line 43 is provided for the supply source 35, respectively.
It is connected. Each line has a valve 47 and
And a mass flow controller 48.

【0036】N供給源32から延びるガスライン40
には、TiCl供給源33から延びるガスライン41
が合流しており、ガスライン40および配管45を通っ
てN ガスにキャリアされたTiClガスがシャワー
ヘッド20に至り、ガス吐出孔20aからチャンバー1
1内へ導入される。ClF供給源31から延びるガス
ライン39はガスライン40に合流しており、ガスライ
ン39に設けられたバルブを開けることにより、クリー
ニングガスであるClFがガスライン39,40およ
び配管45を通ってシャワーヘッド20に至り、ガス吐
出孔20aからチャンバー11内へ導入される。また、
NHガスは、NH供給源35からガスライン43お
よび配管46を通ってシャワーヘッド20に至り、ガス
吐出孔20bからチャンバー11へ導入される。SiH
Cl供給源34に接続されたガスライン42はガス
ライン41に接続されており、SiHClガスライ
ン42、ガスライン41、ガスライン40および配管4
5を通ってシャワーヘッド20に至り、ガス吐出孔20
aからチャンバー11内へ導入される。なお、キャリア
ガスとしてはNの代わりにAr等を用いてもよい。
N2Gas line 40 extending from source 32
Contains TiCl4Gas line 41 extending from supply source 33
Merged and passed through the gas line 40 and the pipe 45.
And N 2TiCl carried in gas4Gas shower
The head 1 reaches the chamber 20 through the gas discharge holes 20a.
1 is introduced. ClF3Gas extending from source 31
The line 39 joins the gas line 40 and the gas line 40
By opening the valve provided on the
ClF which is a fining gas3Are gas lines 39, 40 and
To the shower head 20 through the pipe 45
It is introduced into the chamber 11 from the outlet 20a. Also,
NH3The gas is NH3From the source 35 to the gas line 43
To the shower head 20 through the pipe 46 and the gas.
It is introduced into the chamber 11 through the discharge hole 20b. SiH
2Cl2The gas line 42 connected to the supply source 34
Line 412Cl2Gas rye
, Gas line 41, gas line 40 and pipe 4
5 to the shower head 20 and the gas discharge holes 20
a is introduced into the chamber 11. In addition, carrier
N as gas2May be used instead of Ar.

【0037】チャンバー11の底壁11bには、排気管
18が接続されており、この排気管には真空ポンプを含
む排気装置19が接続されている。そして排気装置19
を作動させることによりチャンバー11内を所定の真空
度まで減圧することができる。
An exhaust pipe 18 is connected to the bottom wall 11b of the chamber 11, and an exhaust device 19 including a vacuum pump is connected to the exhaust pipe. And the exhaust device 19
The pressure in the chamber 11 can be reduced to a predetermined degree of vacuum by operating.

【0038】次に、このような装置により半導体ウエハ
WにTiSiN薄膜を成膜する方法の一例を示す。ま
ず、チャンバー11内に半導体ウエハWを装入し、ヒー
ター15によりウエハWを加熱しながら排気装置19に
よりチャンバー11内を排気してチャンバー11内を高
真空状態にし、引き続き、NガスおよびNHガスを
所定の流量比でチャンバー11内に導入し、チャンバー
11内を例えば133.3〜1333.2Pa(1〜1
0Torr)にし、プリアニールを行う。
Next, an example of a method for forming a TiSiN thin film on a semiconductor wafer W by using such an apparatus will be described. First, charged with the semiconductor wafer W into the chamber 11, exhaust system 19 while heating the wafer W by evacuating the chamber 11 to the chamber 11 to a high vacuum state by the heater 15, subsequently, N 2 gas and NH 3 gases are introduced into the chamber 11 at a predetermined flow rate ratio, and the inside of the chamber 11 is, for example, 133.3 to 1333.2 Pa (1 to 1).
0 Torr) and perform pre-annealing.

【0039】次に、チャンバー11内を成膜のための所
定の圧力にし、NガスおよびNH ガスの流量を維持
したまま、TiClガスおよびSiHClを所定
流量比で5〜20秒間程度プリフローし、引き続きプリ
フローと同じ条件でTiSiN薄膜の成膜を所定時間行
う。
Next, the inside of the chamber 11 is provided with a place for film formation.
To a constant pressure, N2Gas and NH 3Maintain gas flow
TiCl4Gas and SiH2Cl2Predetermined
Preflow for 5 to 20 seconds at the flow rate ratio,
A TiSiN thin film is formed for a predetermined time under the same conditions as the flow.
U.

【0040】この際の成膜条件の好ましい例は以下のと
おりである。 成膜圧力:40.0〜666.6Pa(0.3〜5Tor
r) 温度 :450〜650℃ 流量 :TiCl 1.2×10−3〜3.0×1
0−3m3/sec(20〜50sccm) NH 6.0×10−3〜3.0×10−2m3/s
ec(100〜500sccm) SiHCl 6.0×10−3〜3.0×10−2
m3/sec(100〜500sccm)
Preferred examples of the film forming conditions at this time are as follows. Film forming pressure: 40.0 to 666.6 Pa (0.3 to 5 Torr)
r) Temperature: 450 to 650 ° C. Flow rate: TiCl 4 1.2 × 10 −3 to 3.0 × 1
0-3m3 / sec (20~50sccm) NH 3 6.0 × 10-3~3.0 × 10-2m3 / s
ec (100 to 500 sccm) SiH 2 Cl 2 6.0 × 10 −3 to 3.0 × 10 −2
m3 / sec (100-500sccm)

【0041】このようにして熱CVDによってTiSi
N薄膜を凹凸がある部位に成膜することにより、良好な
ステップカバレージが得られる。すなわち熱CVDで成
膜を行う場合には、プラズマCVDの場合と異なり、表
面反応であるから、本質的にステップカバレージを高く
することができる。したがって、その膜厚を薄くするこ
とができ、デバイスの微細化に寄与することができる。
In this manner, TiSi is formed by thermal CVD.
By forming an N thin film on a portion having irregularities, good step coverage can be obtained. That is, when the film is formed by thermal CVD, unlike the case of plasma CVD, the step reaction can be essentially increased because of the surface reaction. Therefore, the film thickness can be reduced, which can contribute to miniaturization of the device.

【0042】ステップカバレージは、図2に示すように
ホール部Hが存在している場合に、ホール部H以外の部
分の成膜厚さをA、ホールの底部での成膜厚さをB、ホ
ールの側部での成膜厚さをCとすると、ボトムカバレー
ジB/AおよびサイドカバレージC/Aで評価される。
As shown in FIG. 2, when the hole portion H exists as shown in FIG. 2, the film thickness at the portion other than the hole portion H is A, the film thickness at the bottom of the hole is B, Assuming that the film thickness at the side of the hole is C, the film is evaluated by the bottom coverage B / A and the side coverage C / A.

【0043】具体的には、例えば、図2に示すような間
口0.1〜0.2μm程度、深さ0.5μm程度のホー
ル部に本実施形態に従って熱CVDによりTiSiN薄
膜を成膜した場合には、ボトムカバレージおよびサイド
カバレージとも90%以上となった。これに対し、プラ
ズマCVDの場合にはこれらの値が20〜30%と不十
分な値となった。また、本実施形態に従って熱CVDに
よりTiSiN薄膜を成膜する場合には、プラズマCV
Dの場合よりも成膜温度が高いが、良好な膜質で成膜可
能なことが判明した。
Specifically, for example, when a TiSiN thin film is formed by thermal CVD according to the present embodiment in a hole having a width of about 0.1 to 0.2 μm and a depth of about 0.5 μm as shown in FIG. , Both bottom coverage and side coverage were over 90%. On the other hand, in the case of plasma CVD, these values were inadequate values of 20 to 30%. When a TiSiN thin film is formed by thermal CVD according to the present embodiment, the plasma CV
Although the film formation temperature was higher than in the case of D, it was found that the film could be formed with good film quality.

【0044】このようにしてTiSiN薄を膜成膜後、
チャンバー11から半導体ウエハが搬出され、チャンバ
ー11内にクリーニングガスであるClFガスが導入
されてチャンバー内がクリーニングされる。
After the TiSiN thin film is formed as described above,
The semiconductor wafer is carried out of the chamber 11, and a cleaning gas ClF 3 gas is introduced into the chamber 11 to clean the inside of the chamber.

【0045】次に、本発明に係る熱CVDによるTiS
iN薄膜の適用例について説明する。以下の適用例にお
いてはいずれも、熱CVD−TiSiN薄膜は上述のよ
うにして形成することができる。
Next, TiS by thermal CVD according to the present invention is used.
An application example of the iN thin film will be described. In any of the following application examples, the thermal CVD-TiSiN thin film can be formed as described above.

【0046】図3は、本発明に係る熱CVDによるTi
SiN薄膜をDRAM等のMIS(Metal Isoration Si
licon)型キャパシタ構造に用いた例を示す断面図であ
る。Si基板50の不純物拡散領域50aには、アモル
ファスSiからなる下部電極層51が接続されており、
この下部電極層51の上には、シリコンにRTN(Rapi
d Thermal Nitrization)処理を施して形成されたSi
Nバリア層52を介してBST、Pb(Zr,Ti)O
(PZT)、TaまたはRuOの高誘電率材料
からなる絶縁層53が形成され、その上には本発明の熱
CVD−TiSiN薄膜からなる上部電極層54が形成
されている。そして、上部電極層54の上にはメタル配
線層(図示せず)が形成されている。従来は、上部電極
層54としてはTiN膜が用いられていたが、後工程の
熱処理によってTaのOがTiN膜に拡散してT
iOに変化し、その結果TiN膜の膜厚が減少してTa
の膜厚が厚くなり、容量が低下するという問題が
あった。これに対して、本発明のTiSiN薄膜からな
る上部電極層54を用いることにより、このような問題
を解決することができる。また、上述のように熱CVD
−TiSiN薄膜はステップカバレージが良好であるた
め膜厚を薄くすることができ、このようなキャパシタ構
造を含む半導体装置の微細化に寄与する。
FIG. 3 is a view showing a Ti film formed by thermal CVD according to the present invention.
An SiN thin film is formed on a MIS (Metal Isolation Si) such as a DRAM.
FIG. 3 is a cross-sectional view showing an example used for a (icon) type capacitor structure. A lower electrode layer 51 made of amorphous Si is connected to the impurity diffusion region 50a of the Si substrate 50.
On the lower electrode layer 51, RTN (Rapi)
d Thermal Nitrization)
BST, Pb (Zr, Ti) O via N barrier layer 52
3 (PZT), Ta 2 O 5 or the insulating layer 53 made of a high dielectric constant material RuO is formed, the upper electrode layer 54 consisting of thermal CVD-TiSiN film of the present invention thereon is formed. Then, a metal wiring layer (not shown) is formed on the upper electrode layer 54. Conventionally, a TiN film has been used as the upper electrode layer 54, but O of Ta 2 O 5 diffuses into the TiN film by a heat treatment in a later process, so that the TN film is formed.
iO, and as a result, the thickness of the TiN film is reduced and Ta
There is a problem that the film thickness of 2 O 5 is increased and the capacity is reduced. On the other hand, such a problem can be solved by using the upper electrode layer 54 made of the TiSiN thin film of the present invention. Also, as described above, thermal CVD
Since the -TiSiN thin film has good step coverage, the thickness can be reduced, which contributes to miniaturization of a semiconductor device including such a capacitor structure.

【0047】図4は、基本構造は図3と同様であるが、
下部電極層51の上のSiNバリア層52の代わりに、
本発明のTiSiN薄膜からなるバリア層55が形成さ
れている。これにより、下部電極層51と絶縁層53と
の間のバリア性を一層高めることができる。このように
上部電極層54およびバリア層55をステップカバレー
ジが良好な熱CVD−TiSiN薄膜とするため、膜厚
を薄くすることができ、半導体装置の微細化に寄与す
る。
FIG. 4 has the same basic structure as FIG. 3, but
Instead of the SiN barrier layer 52 on the lower electrode layer 51,
A barrier layer 55 made of the TiSiN thin film of the present invention is formed. Thereby, the barrier property between the lower electrode layer 51 and the insulating layer 53 can be further enhanced. As described above, since the upper electrode layer 54 and the barrier layer 55 are formed of a thermal CVD-TiSiN thin film having good step coverage, the thickness can be reduced, which contributes to miniaturization of a semiconductor device.

【0048】図5は、本発明に係る熱CVDによるTi
SiN薄膜をDRAM等のMIM(Metal Isoration Me
tal)型キャパシタ構造に用いた例を示す断面図であ
る。Si基板の不純物拡散領域に接続されたポリSiプ
ラグ61の上には、本発明に係る熱CVD−TiSiN
薄膜からなるバリア層62が形成されている。このバリ
ア層62の上には、Pt,Ru等からなる下部電極層6
3、BST、Pb(Zr,Ti)O(PZT)、Ta
またはRuOの高誘電率材料からなる絶縁層6
4、およびPt,Ru等からなる上部電極層65がこの
順に形成されている。
FIG. 5 is a view showing a Ti film formed by thermal CVD according to the present invention.
A SiN thin film is formed on a MIM (Metal Isolation Mesh) such as a DRAM.
FIG. 3 is a cross-sectional view showing an example used for a (tal) type capacitor structure. On the poly-Si plug 61 connected to the impurity diffusion region of the Si substrate, the thermal CVD-TiSiN according to the present invention is provided.
A barrier layer 62 made of a thin film is formed. On the barrier layer 62, a lower electrode layer 6 made of Pt, Ru or the like is formed.
3, BST, Pb (Zr, Ti) O 3 (PZT), Ta
Insulating layer 6 made of high dielectric constant material of 2 O 5 or RuO
4, and an upper electrode layer 65 made of Pt, Ru or the like is formed in this order.

【0049】このような構造においては、絶縁層64と
して上記高誘電率材料を用いることにより、DRAMメ
モリー部のキャパシタとして大きな容量を得ること、お
よびリーク電流密度が低くすることができ、また、電極
材料として用いているPt,Ruもリーク電流密度を低
くすることができるので、半導体デバイスの高密度化お
よび高集積化に寄与する。また、電極としてSiではな
く金属であるPt,Ruを用いているので高速化を図る
ことができる。さらに、本発明に係る熱CVD−TiS
iN薄膜でバリア層52を形成しているので、下部電極
層53とその下層のポリSiプラグ61との反応を有効
に防止することができるともに、絶縁層64を形成する
際にもバリア層52が酸化され難い。さらにまた、上述
のように熱CVD−TiSiN薄膜はステップカバレー
ジが良好であるため膜厚を薄くすることができ、やはり
キャパシタ構造を含む半導体装置の微細化に寄与する。
In such a structure, by using the above-mentioned high dielectric constant material as the insulating layer 64, it is possible to obtain a large capacity as a capacitor of the DRAM memory portion, to reduce the leak current density, Pt and Ru used as materials can also reduce the leak current density, which contributes to higher density and higher integration of semiconductor devices. Further, since the electrodes are made of metal such as Pt and Ru instead of Si, the speed can be increased. Further, the thermal CVD-TiS according to the present invention
Since the barrier layer 52 is formed of the iN thin film, the reaction between the lower electrode layer 53 and the poly-Si plug 61 thereunder can be effectively prevented, and the barrier layer 52 can be formed when the insulating layer 64 is formed. Is not easily oxidized. Further, as described above, the thermal CVD-TiSiN thin film has a good step coverage, so that the film thickness can be reduced, which also contributes to miniaturization of a semiconductor device including a capacitor structure.

【0050】図6は、MIM型のキャパシタ構造におい
て、図5のPt,Ru等からなる上部電極層65の代わ
りに本発明の熱CVD−TiSiNからなる上部電極層
66を形成したものであり、図7は、このような上部電
極層66を形成する他、図5のPt,Ru等からなる下
部電極層63の代わりに本発明の熱CVD−TiSiN
からなる下部電極層67としたものである。いずれの場
合にもステップカバレージが良好な熱CVD−TiSi
Nを電極材料として用いているため、キャパシタ構造を
含む半導体装置の一層の微細化に寄与する。特に、図7
の場合には、バリア性の良好な熱CVD−TiSiNで
下部電極層を構成したので、バリア層62が不要となり
さらなる微細化を図ることができる。
FIG. 6 shows an MIM type capacitor structure in which an upper electrode layer 66 made of thermal CVD-TiSiN of the present invention is formed instead of the upper electrode layer 65 made of Pt, Ru, etc. of FIG. FIG. 7 shows the thermal CVD-TiSiN of the present invention instead of forming the upper electrode layer 66 and replacing the lower electrode layer 63 made of Pt, Ru or the like in FIG.
The lower electrode layer 67 made of In any case, thermal CVD-TiSi with good step coverage
Since N is used as an electrode material, it contributes to further miniaturization of a semiconductor device including a capacitor structure. In particular, FIG.
In the case of (1), since the lower electrode layer is made of thermal CVD-TiSiN having a good barrier property, the barrier layer 62 becomes unnecessary and further miniaturization can be achieved.

【0051】なお、図5の構造の場合には、上部電極層
65とその上の配線層(図示せず)との間の反応を確実
に防止する観点から、図8に示すように、上部電極層6
5の上に本発明の熱CVD−TiSiNからなるバリア
層68を形成してもよい。
In the case of the structure shown in FIG. 5, in order to reliably prevent a reaction between the upper electrode layer 65 and a wiring layer (not shown) thereover, as shown in FIG. Electrode layer 6
A barrier layer 68 made of the thermal CVD-TiSiN of the present invention may be formed on 5.

【0052】図9は、本発明に係る熱CVD−TiSi
N薄膜をメタル配線層のコンタクト部に用いた例を示す
断面図である。Si基板70上に層間絶縁膜71が形成
されており、層間絶縁膜71にはSi基板70の不純物
拡散領域70aに達するコンタクトホール72が形成さ
れている。層間絶縁膜71およびコンタクトホール72
には、本発明に係る熱CVD−TiSiN薄膜からなる
バリア層73が形成されている。このバリア層73の上
にはWからなるメタル配線層74が形成されている。こ
のWからなるメタル配線層74はコンタクトホール72
内にも充填されて埋め込み配線部74aを構成し、この
埋め込み配線部74aにより、Si基板70の不純物拡
散領域70aとメタル配線層74とが導通される。Ti
SiN薄膜は従来のTiN薄膜よりもバリア性が高いた
め、その存在によりメタル配線層74のWと下地のSi
との反応による化合物の形成を極めて有効に防止するこ
とができる。また、上述のように熱CVD−TiSiN
薄膜はステップカバレージが良好であるため膜厚を薄く
することができ、このようなコンタクト部を含む半導体
装置の微細化に寄与する。なお、本発明に係る熱CVD
によるTiSiN薄膜はCuやAl等の他の配線層のバ
リア層としても使用可能である。また、メタル配線層7
4と基板上の配線層との接続の場合にも適用可能であ
る。
FIG. 9 shows a thermal CVD-TiSi according to the present invention.
FIG. 4 is a cross-sectional view showing an example in which an N thin film is used for a contact portion of a metal wiring layer. An interlayer insulating film 71 is formed on a Si substrate 70, and a contact hole 72 reaching the impurity diffusion region 70a of the Si substrate 70 is formed in the interlayer insulating film 71. Interlayer insulating film 71 and contact hole 72
Is formed with a barrier layer 73 made of a thermal CVD-TiSiN thin film according to the present invention. A metal wiring layer 74 made of W is formed on the barrier layer 73. The metal wiring layer 74 made of W is formed in the contact hole 72.
The buried wiring portion 74a is also filled therein, and the buried wiring portion 74a electrically connects the impurity diffusion region 70a of the Si substrate 70 to the metal wiring layer 74. Ti
Since the SiN thin film has a higher barrier property than the conventional TiN thin film, its presence causes the W of the metal wiring layer 74 and the underlying Si
The formation of a compound due to the reaction with is extremely effectively prevented. Further, as described above, thermal CVD-TiSiN
Since the thin film has good step coverage, the thickness can be reduced, which contributes to miniaturization of a semiconductor device including such a contact portion. The thermal CVD according to the present invention
Can be used as a barrier layer for other wiring layers such as Cu and Al. Also, the metal wiring layer 7
4 can also be applied to the connection between the wiring layer and the wiring layer on the substrate.

【0053】図10は、本発明に係る熱CVD−TiS
iN薄膜をゲート電極に用いた例について示す。Si基
板の上に絶縁膜81を介して熱CVD−TiSiN薄膜
で形成された下層82およびその上のW薄膜で形成され
た上層83からなるゲート電極84が設けられており、
上層83上にはW配線層83aが形成されている。な
お、参照符号85はSiNからなるスペーサを示す。ゲ
ート電極として用いられているTiSiN薄膜は低抵抗
であり、またバリア性にも優れており、しかも熱的に安
定であるから、ゲート電極として優れた特性を示す。ま
た、熱CVD−TiSiN薄膜はステップカバレージが
良好であるため下層82の膜厚を薄くすることができ、
ゲートサイズを小さくすることが可能である。
FIG. 10 shows a thermal CVD-TiS according to the present invention.
An example in which an iN thin film is used for a gate electrode will be described. A gate electrode 84 including a lower layer 82 formed of a thermal CVD-TiSiN thin film and an upper layer 83 formed of a W thin film thereon is provided on a Si substrate with an insulating film 81 interposed therebetween.
On the upper layer 83, a W wiring layer 83a is formed. Reference numeral 85 indicates a spacer made of SiN. The TiSiN thin film used as a gate electrode has low resistance, excellent barrier properties, and is thermally stable, and thus exhibits excellent characteristics as a gate electrode. Further, since the thermal CVD-TiSiN thin film has good step coverage, the thickness of the lower layer 82 can be reduced,
The gate size can be reduced.

【0054】図11は、Si基板80の上に、BST、
Pb(Zr,Ti)O(PZT)、Taまたは
RuOの高誘電率材料からなる絶縁層86を形成し、そ
の上に本発明に係る熱CVD−TiSiN薄膜で形成さ
れたバリア層87を形成し、さらにその上にAlまたは
W薄膜で形成された上層88を形成してゲート電極89
としている。図11中90,91はそれぞれソースおよ
びドレインである。また図12は、Si基板80の上
に、SiO膜を形成しその表面を窒化してSiO
薄膜92を形成し、その上にBST、Pb(Zr,T
i)O(PZT)、TaまたはRuOの高誘電
率材料からなる絶縁層93を形成し、その上に本発明に
係る熱CVD−TiSiN薄膜で形成されたバリア層9
4を形成し、さらにその上にWまたはAl薄膜で形成さ
れた上層95を形成してゲート電極96としている。こ
れらはいずれも高速化に対応可能な構造であり、熱CV
D−TiSiN薄膜からなるバリア層87および94
は、上層88,95と高誘電率材料からなる絶縁層8
6,93との間の相互拡散を有効に防止することができ
る。また、熱CVD−TiSiN薄膜はステップカバレ
ージが良好であるため、バリア層87および94の膜厚
を薄くすることができる。なお、図11の場合には、S
i基板80上に絶縁層86を直接接触させることとなる
ため界面制御が困難となる場合がある。その場合には、
図12に示すようにSi基板80と絶縁層93との間に
SiO膜を形成した後にその表面を窒化したSiO
薄膜92を設けることにより、このような不都合を
解消させることができる。
FIG. 11 shows that a BST,
An insulating layer 86 made of a high-permittivity material such as Pb (Zr, Ti) O 3 (PZT), Ta 2 O 5, or RuO is formed, and a thermal CVD-TiSiN thin film according to the present invention is formed thereon. 87, and an upper layer 88 made of an Al or W thin film is further formed thereon to form a gate electrode 89.
And In FIG. 11, 90 and 91 are a source and a drain, respectively. FIG. 12 shows that a SiO 2 film is formed on a Si substrate 80 and the surface thereof is nitrided to form SiO x N
y thin film 92 is formed, and BST, Pb (Zr, T
i) An insulating layer 93 made of a high dielectric constant material of O 3 (PZT), Ta 2 O 5, or RuO is formed, and a barrier layer 9 made of a thermal CVD-TiSiN thin film according to the present invention is formed thereon.
4 is formed thereon, and an upper layer 95 made of a W or Al thin film is further formed thereon to form a gate electrode 96. All of these are structures that can cope with high speed, and thermal CV
Barrier layers 87 and 94 made of D-TiSiN thin film
Are the upper layers 88 and 95 and the insulating layer 8 made of a high dielectric constant material.
6,93 can be effectively prevented. In addition, since the thermal CVD-TiSiN thin film has good step coverage, the thickness of the barrier layers 87 and 94 can be reduced. In the case of FIG. 11, S
Since the insulating layer 86 is brought into direct contact with the i-substrate 80, interface control may be difficult in some cases. In that case,
As shown in FIG. 12, after forming a SiO 2 film between the Si substrate 80 and the insulating layer 93, the surface thereof is nitrided SiO x.
By providing the Ny thin film 92, such inconvenience can be solved.

【0055】なお、本発明は、上記実施の形態に限定さ
れることなく種々変形可能である。例えば、上記製造条
件は一例にすぎず、プロセスに応じて適宜条件設定を行
えばよい。さらに、用いる基板としては、半導体ウエハ
に限らず他のものであってもよく、また、表面上に他の
層を形成した基板であってもよい。
The present invention can be variously modified without being limited to the above embodiment. For example, the above manufacturing conditions are merely examples, and the conditions may be set appropriately according to the process. Further, the substrate to be used is not limited to a semiconductor wafer, and may be another substrate, or a substrate having another layer formed on the surface.

【0056】[0056]

【発明の効果】以上説明したように、本発明によれば、
熱CVDによりTiSiN薄膜を成膜するので、不都合
が生じることなく高ステップカバレージでの成膜を実現
することができる。本発明の熱CVD−TiSiN薄膜
は、DRAM等のキャパシタ構造におけるバリア層や電
極、メタル配線層のコンタクト部におけるバリア層、ま
たはゲート電極部の電極材料もしくはバリア層として好
適である。
As described above, according to the present invention,
Since the TiSiN thin film is formed by thermal CVD, the film can be formed with high step coverage without causing any inconvenience. The thermal CVD-TiSiN thin film of the present invention is suitable as a barrier layer or an electrode in a capacitor structure of a DRAM or the like, a barrier layer in a contact portion of a metal wiring layer, or an electrode material or a barrier layer in a gate electrode portion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る熱CVD−TiSiN薄膜の成膜
に適用される熱CVD装置を模式的に示す断面図。
FIG. 1 is a cross-sectional view schematically showing a thermal CVD apparatus applied to forming a thermal CVD-TiSiN thin film according to the present invention.

【図2】ステップカバレージの評価方法を説明するため
の模式図。
FIG. 2 is a schematic diagram for explaining a step coverage evaluation method.

【図3】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いた例を示す断面図。
FIG. 3 shows a thermal CVD-TiSiN thin film according to the present invention,
Sectional drawing which shows the example used for the capacitor structure, such as AM.

【図4】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いた例を示す断面図。
FIG. 4 shows a thermal CVD-TiSiN thin film according to the present invention,
Sectional drawing which shows the example used for the capacitor structure, such as AM.

【図5】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いた他の例を示す断面図。
FIG. 5 shows a thermal CVD-TiSiN thin film according to the present invention,
Sectional drawing which shows the other example used for the capacitor structures, such as AM.

【図6】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いたさらに他の例を示す断
面図。
FIG. 6 shows a thermal CVD-TiSiN thin film according to the present invention,
Sectional drawing which shows the other example used for capacitor structures, such as AM.

【図7】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いたさらにまた他の例を示
す断面図。
FIG. 7 shows a thermal CVD-TiSiN thin film according to the present invention as a DR.
Sectional drawing which shows the further another example used for the capacitor structure of AM etc.

【図8】本発明に係る熱CVD−TiSiN薄膜をDR
AM等のキャパシタ構造に用いたさらにまた他の例を示
す断面図。
FIG. 8 shows the thermal CVD-TiSiN thin film according to the present invention being DR.
Sectional drawing which shows the further another example used for the capacitor structure of AM etc.

【図9】本発明に係る熱CVD−TiSiN薄膜をメタ
ル配線層のコンタクト部に用いた例を示す断面図。
FIG. 9 is a sectional view showing an example in which a thermal CVD-TiSiN thin film according to the present invention is used for a contact portion of a metal wiring layer.

【図10】本発明に係る熱CVD−TiSiN薄膜をゲ
ート電極部に用いた例を示す断面図。
FIG. 10 is a sectional view showing an example in which a thermal CVD-TiSiN thin film according to the present invention is used for a gate electrode portion.

【図11】本発明に係る熱CVD−TiSiN薄膜をゲ
ート電極部に用いた他の例を示す断面図。
FIG. 11 is a sectional view showing another example in which the thermal CVD-TiSiN thin film according to the present invention is used for a gate electrode portion.

【図12】本発明に係る熱CVD−TiSiN薄膜をゲ
ート電極部に用いたさらに他の例を示す断面図。
FIG. 12 is a sectional view showing still another example in which the thermal CVD-TiSiN thin film according to the present invention is used for a gate electrode portion.

【符号の説明】[Explanation of symbols]

11;チャンバー 12;サセプター 15;ヒーター 18;排気管 19;真空ポンプ 20;シャワーヘッド 33;TiCl源供給源 34;SiHCl供給源 35;NH供給源 51;下部電極層(ポリSiプラグ) 52;バリア層 53;絶縁層 54;上部電極層(熱CVD−TiSiN薄膜) 55;バリア層(熱CVD−TiSiN薄膜) 61;ポリSiプラグ 62;バリア層(熱CVD−TiSiN薄膜) 63;下部電極層 64;絶縁層 65;上部電極層 66;上部電極層(熱CVD−TiSiN薄膜) 67;下部電極層(熱CVD−TiSiN薄膜) 68;バリア層(熱CVD−TiSiN薄膜) 63;バリア層(熱CVD−TiSiN薄膜) 72;コンタクトホール 73;バリア層(熱CVD−TiSiN薄膜) 74;メタル配線層 82;下層(熱CVD−TiSiN薄膜) 87,94;バリア層(熱CVD−TiSiN薄膜) 84,89,96;ゲート電極 W;半導体ウエハ11; chamber 12; susceptor 15; heater 18; exhaust pipe 19; vacuum pump 20; shower head 33; TiCl 4 source supply 34; SiH 2 Cl 2 supply 35; NH 3 supply 51; lower electrode layer (poly Si) 52) barrier layer 53; insulating layer 54; upper electrode layer (thermal CVD-TiSiN thin film) 55; barrier layer (thermal CVD-TiSiN thin film) 61; poly Si plug 62; barrier layer (thermal CVD-TiSiN thin film) 63 Lower electrode layer 64; insulating layer 65; upper electrode layer 66; upper electrode layer (thermal CVD-TiSiN thin film) 67; lower electrode layer (thermal CVD-TiSiN thin film) 68; barrier layer (thermal CVD-TiSiN thin film) 63; Barrier layer (thermal CVD-TiSiN thin film) 72; contact hole 73; barrier layer (thermal CVD-TiSiN thin film) ) 74; the metal wiring layers 82; lower (thermal CVD-TiSiN film) 87,94; barrier layer (thermal CVD-TiSiN film) 84,89,96; gate electrode W; semiconductor wafer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/822 H01L 27/10 621Z 5F083 27/108 621C 21/8242 651 29/78 29/78 301G Fターム(参考) 4K030 AA02 AA06 AA11 AA13 BA01 BA18 BA20 BA22 BA29 BA38 BA42 BB12 FA10 LA02 LA12 4M104 AA01 BB01 BB04 BB25 BB30 CC05 DD44 DD45 EE03 FF13 FF18 GG09 GG16 GG19 HH05 HH13 HH16 5F033 HH08 HH11 HH27 HH33 JJ08 JJ11 JJ19 JJ27 JJ33 KK01 MM05 MM12 MM13 QQ09 QQ37 XX02 XX03 XX10 XX20 XX28 5F038 AC05 AC09 AC15 DF05 EZ20 5F040 DA01 DB09 DC01 EA08 EC01 EC04 EC09 EC12 EC19 ED03 ED04 5F083 AD21 GA09 GA27 GA30 JA02 JA06 JA14 JA15 JA19 JA32 JA33 JA35 JA36 JA37 JA38 JA39 JA40 MA06 MA17 PR16 PR21 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/822 H01L 27/10 621Z 5F083 27/108 621C 21/8242 651 29/78 29/78 301G F-term (Reference) 4K030 AA02 AA06 AA11 AA13 BA01 BA18 BA20 BA22 BA29 BA38 BA42 BB12 FA10 LA02 LA12 4M104 AA01 BB01 BB04 BB25 BB30 CC05 DD44 DD45 EE03 FF13 FF18 GG09 GG16 GG19 HH05 HH13 HH08HJ13HH13 GG19 GG19 GG19 GG13 MM13 QQ09 QQ37 XX02 XX03 XX10 XX20 XX28 5F038 AC05 AC09 AC15 DF05 EZ20 5F040 DA01 DB09 DC01 EA08 EC01 EC04 EC09 EC12 EC19 ED03 ED04 5F083 AD21 GA09 GA27 GA30 JA02 JA06 JA14 JA15 JA19 JA36 JA36 JA36 JA36 JA36

Claims (28)

【特許請求の範囲】[Claims] 【請求項1】 熱CVDにより形成されたことを特徴と
するTiSiN薄膜。
1. A TiSiN thin film formed by thermal CVD.
【請求項2】 Ti含有ガス、Si含有ガス、およびN
含有ガスを含む成膜ガスを用いて熱CVDによりTiS
iN薄膜を成膜することを特徴とするTiSiN薄膜の
成膜方法。
2. A gas containing Ti, a gas containing Si, and N
TiS by thermal CVD using film forming gas containing gas
A method for forming a TiSiN thin film, comprising forming an iN thin film.
【請求項3】 前記Ti含有ガスとして、TiCl
テトラキシジメチルアミノチタニウム、テトラキシジエ
チルアミノチタニウムの少なくとも1種を用いることを
特徴とする請求項2に記載のTiSiN薄膜の成膜方
法。
3. The method according to claim 1, wherein the Ti-containing gas is TiCl 4 ,
3. The method according to claim 2, wherein at least one of tetraxydimethylaminotitanium and tetraxydiethylaminotitanium is used.
【請求項4】 前記Si含有ガスとして、SiHCl
、SiHCl、SiCl、Si、Si
の少なくとも1種を用いることを特徴とする請求項2
または請求項3に記載のTiSiN薄膜の成膜方法。
4. The method according to claim 1, wherein the Si-containing gas is SiH 2 Cl.
2 , SiHCl 3 , SiCl 4 , Si 2 H 4 , Si 2 H
6. The method according to claim 2, wherein at least one of the above 6 is used.
Alternatively, the method for forming a TiSiN thin film according to claim 3.
【請求項5】 前記N含有ガスとして、NHおよびモ
ノメチルヒドラジンの少なくとも1種を用いることを特
徴とする請求項2ないし請求項4のいずれか1項に記載
のTiSiN薄膜の成膜方法。
5. The method for forming a TiSiN thin film according to claim 2, wherein at least one of NH 3 and monomethylhydrazine is used as the N-containing gas.
【請求項6】 高誘電率材料からなる絶縁層と、その下
に設けられた下部電極層と、前記絶縁層の上に設けられ
た上部電極層と、前記絶縁層と下部電極層との間に設け
られたバリア層とを有するキャパシタ部を備え、 前記上部電極層は熱CVDにより形成されたTiSiN
薄膜であることを特徴とする半導体装置。
6. An insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, and a gap between the insulating layer and the lower electrode layer. A capacitor portion having a barrier layer provided on the substrate, wherein the upper electrode layer is formed of TiSiN formed by thermal CVD.
A semiconductor device characterized by being a thin film.
【請求項7】 高誘電率材料からなる絶縁層と、その下
に設けられた下部電極層と、前記絶縁層の上に設けられ
た上部電極層と、前記絶縁層と下部電極層との間に設け
られたバリア層とを有するキャパシタ部を備え、 前記バリア層は熱CVDにより形成されたTiSiN薄
膜であることを特徴とする半導体装置。
7. An insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, and a portion between the insulating layer and the lower electrode layer. A capacitor portion having a barrier layer provided on the substrate, wherein the barrier layer is a TiSiN thin film formed by thermal CVD.
【請求項8】 高誘電率材料からなる絶縁層と、その下
に設けられた下部電極層と、前記絶縁層の上に設けられ
た上部電極層と、前記下部電極層とその下層の配線層と
の間に設けられたバリア層とを有するキャパシタ部を備
え、 前記バリア層は熱CVDにより形成されたTiSiN薄
膜であることを特徴とする半導体装置。
8. An insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the lower electrode layer and a wiring layer therebelow. And a barrier portion provided between the first and second semiconductor devices, wherein the barrier layer is a TiSiN thin film formed by thermal CVD.
【請求項9】 前記上部電極層および下部電極層のうち
少なくとも一方は、PtまたはRuで形成されているこ
とを特徴とする請求項8に記載の半導体装置。
9. The semiconductor device according to claim 8, wherein at least one of the upper electrode layer and the lower electrode layer is formed of Pt or Ru.
【請求項10】 前記上部電極層が熱CVDにより形成
されたTiSiN薄膜であることを特徴とする請求項8
または請求項9に記載の半導体装置。
10. The method according to claim 8, wherein said upper electrode layer is a TiSiN thin film formed by thermal CVD.
Alternatively, the semiconductor device according to claim 9.
【請求項11】 前記上部電極層の上に熱CVDにより
形成されたTiSiN薄膜からなるバリア層を有するこ
とを特徴とする請求項8に記載の半導体装置。
11. The semiconductor device according to claim 8, further comprising a barrier layer comprising a TiSiN thin film formed by thermal CVD on the upper electrode layer.
【請求項12】 高誘電率材料からなる絶縁層と、その
下に設けられた下部電極層と、前記絶縁層の上に設けら
れた上部電極層と、前記下部電極層とその下層の配線層
との間に設けられたバリア層とを有するキャパシタ部を
備え、 前記上部電極層および下部電極層は熱CVDにより形成
されたTiSiN薄膜であることを特徴とする半導体装
置。
12. An insulating layer made of a high dielectric constant material, a lower electrode layer provided thereunder, an upper electrode layer provided on the insulating layer, the lower electrode layer and a wiring layer thereunder. A capacitor portion having a barrier layer provided between the upper electrode layer and the lower electrode layer, wherein the upper electrode layer and the lower electrode layer are TiSiN thin films formed by thermal CVD.
【請求項13】 前記高誘電率材料は、(Ba,Sr)
TiO、Pb(Zr,Ti)O、Ta、Ru
Oから選択されたものであることを特徴とする請求項6
から請求項12のいずれか1項に記載の半導体装置。
13. The high dielectric constant material is (Ba, Sr)
TiO 3 , Pb (Zr, Ti) O 3 , Ta 2 O 5 , Ru
7. The method according to claim 6, wherein the selected one is O.
The semiconductor device according to claim 1.
【請求項14】 配線層と、 この配線層と半導体基板またはその上の導電層とを接続
する埋め込み配線部と、 埋め込み配線部と半導体基板またはその上の導電層との
間に設けられたバリア層とを備え、 前記バリア層は、熱CVDにより形成されたTiSiN
薄膜であることを特徴とする半導体装置。
14. A wiring layer, a buried wiring portion for connecting the wiring layer to a semiconductor substrate or a conductive layer thereon, and a barrier provided between the buried wiring portion and the semiconductor substrate or a conductive layer thereon. A TiSiN layer formed by thermal CVD.
A semiconductor device characterized by being a thin film.
【請求項15】 半導体基板の主面上に絶縁層を介して
形成され、配線層が接続されたゲート電極を備え、 前記ゲート電極は、熱CVDにより形成されたTiSi
N薄膜を有することを特徴とする半導体装置。
15. A semiconductor device comprising: a gate electrode formed on a main surface of a semiconductor substrate via an insulating layer; and a gate electrode connected to a wiring layer, wherein the gate electrode is formed of TiSi formed by thermal CVD.
A semiconductor device having an N thin film.
【請求項16】 前記ゲート電極は、熱CVDにより形
成されたTiSiN薄膜からなる下層と、その上に形成
されたWからなる上層とを有することを特徴とする請求
項15に記載の半導体装置。
16. The semiconductor device according to claim 15, wherein said gate electrode has a lower layer made of a TiSiN thin film formed by thermal CVD and an upper layer made of W formed thereon.
【請求項17】 前記ゲート電極は、半導体基板上に形
成され、Ba,Sr)TiO、Pb(Zr,Ti)O
、Ta、RuOから選択された材料からなる絶
縁層と、その上の導電層と、前記絶縁層と前記導電層と
の間に熱CVDにより形成されたTiSiN薄膜からな
るバリア層とを有することを特徴する請求項15に記載
の半導体装置。
17. The gate electrode is formed on a semiconductor substrate, and is composed of Ba, Sr) TiO 3 , Pb (Zr, Ti) O.
3 , an insulating layer made of a material selected from Ta 2 O 5 and RuO, a conductive layer thereon, and a barrier layer made of a TiSiN thin film formed between the insulating layer and the conductive layer by thermal CVD. 16. The semiconductor device according to claim 15, comprising:
【請求項18】 前記半導体基板と前記絶縁層との間に
SiO薄膜を有することを特徴とする請求項17
に記載の半導体装置。
18. The semiconductor device according to claim 17, further comprising an SiO x N y thin film between said semiconductor substrate and said insulating layer.
3. The semiconductor device according to claim 1.
【請求項19】 下部電極層を形成する工程と、 下部電極層の上にバリア層を形成する工程と、 バリア層の上に高誘電率材料からなる絶縁層を形成する
工程と、 絶縁層の上に上部電極層を形成する工程とによりキャパ
シタ部を形成し、 前記バリア層は、Ti含有ガス、Si含有ガス、および
N含有ガスを含む成膜ガスを用いて熱CVDによりTi
SiN薄膜を成膜することにより得られることを特徴と
する半導体装置の製造方法。
19. A step of forming a lower electrode layer; a step of forming a barrier layer on the lower electrode layer; a step of forming an insulating layer made of a high dielectric constant material on the barrier layer; Forming a capacitor portion by forming an upper electrode layer thereon; and forming the barrier layer by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas.
A method for manufacturing a semiconductor device, which is obtained by forming a SiN thin film.
【請求項20】 下部電極層を形成する工程と、 下部電極層の上にバリア層を形成する工程と、 バリア層の上に高誘電率材料からなる絶縁層を形成する
工程と、 絶縁層の上に上部電極層を形成する工程とによりキャパ
シタ部を形成し、 前記上部電極層は、Ti含有ガス、Si含有ガス、およ
びN含有ガスを含む成膜ガスを用いて熱CVDによりT
iSiN薄膜を成膜することにより得られることを特徴
とする半導体装置の製造方法。
20. A step of forming a lower electrode layer; a step of forming a barrier layer on the lower electrode layer; a step of forming an insulating layer made of a high dielectric constant material on the barrier layer; Forming a capacitor portion by a step of forming an upper electrode layer thereon, and forming the upper electrode layer by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and a N-containing gas.
A method for manufacturing a semiconductor device, which is obtained by forming an iSiN thin film.
【請求項21】 半導体基板上に形成された配線層の上
にバリア層を形成する工程と、 バリア層の上に下部電極層を形成する工程と、 下部電極層の上に高誘電率材料からなる絶縁層を形成す
る工程と絶縁層の上に上部電極層を形成する工程とによ
りキャパシタ部を形成し、 前記バリア層は、Ti含有ガス、Si含有ガス、および
N含有ガスを含む成膜ガスを用いて熱CVDによりTi
SiN薄膜を成膜することにより得られることを特徴と
する半導体装置の製造方法。
21. A step of forming a barrier layer on a wiring layer formed on a semiconductor substrate, a step of forming a lower electrode layer on the barrier layer, and a step of forming a lower electrode layer on the lower electrode layer from a high dielectric constant material. Forming a capacitor portion by a process of forming an insulating layer and a process of forming an upper electrode layer on the insulating layer, wherein the barrier layer is a film forming gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas. By thermal CVD using Ti
A method for manufacturing a semiconductor device, which is obtained by forming a SiN thin film.
【請求項22】 半導体基板上に形成された配線層の上
にバリア層を形成する工程と、 バリア層の上に下部電極層を形成する工程と、 下部電極層の上に高誘電率材料からなる絶縁層を形成す
る工程と絶縁層の上に上部電極層を形成する工程とによ
りキャパシタ部を形成し、 前記バリア層および前記上部電極層は、Ti含有ガス、
Si含有ガス、およびN含有ガスを含む成膜ガスを用い
て熱CVDによりTiSiN薄膜を成膜することにより
得られることを特徴とする半導体装置の製造方法。
22. A step of forming a barrier layer on a wiring layer formed on a semiconductor substrate; a step of forming a lower electrode layer on the barrier layer; Forming a capacitor portion by a step of forming an insulating layer and a step of forming an upper electrode layer on the insulating layer, wherein the barrier layer and the upper electrode layer include a Ti-containing gas,
A method for manufacturing a semiconductor device, characterized by being obtained by forming a TiSiN thin film by thermal CVD using a film forming gas containing a Si-containing gas and a N-containing gas.
【請求項23】 半導体基板上に形成された配線層の上
に下部電極層を形成する工程と、 下部電極層の上に高誘電率材料からなる絶縁層を形成す
る工程と絶縁層の上に上部電極層を形成する工程とによ
りキャパシタ部を形成し、 前記下部電極層および前記上部電極層は、Ti含有ガ
ス、Si含有ガス、およびN含有ガスを含む成膜ガスを
用いて熱CVDによりTiSiN薄膜を成膜することに
より得られることを特徴とする半導体装置の製造方法。
23. A step of forming a lower electrode layer on a wiring layer formed on a semiconductor substrate; a step of forming an insulating layer made of a high dielectric constant material on the lower electrode layer; Forming a capacitor portion by the step of forming an upper electrode layer, wherein the lower electrode layer and the upper electrode layer are made of TiSiN by thermal CVD using a deposition gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas. A method for manufacturing a semiconductor device, which is obtained by forming a thin film.
【請求項24】 半導体基板またはその上の導電層の上
に絶縁層を形成する工程と、 エッチングにより前記絶縁層にコンタクトホールまたは
ビアホールを形成する工程と、 前記絶縁層の上および前記コンタクトホールまたはビア
ホールの中にバリア層を形成する工程と、 バリア層の上に配線層を形成する工程とにより埋め込み
配線部を形成し、 前記バリア層は、Ti含有ガス、Si含有ガス、および
N含有ガスを含む成膜ガスを用いて熱CVDによりTi
SiN薄膜を成膜することにより得られることを特徴と
する半導体装置の製造方法。
24. A step of forming an insulating layer on a semiconductor substrate or a conductive layer thereon, a step of forming a contact hole or a via hole in the insulating layer by etching, A step of forming a barrier layer in the via hole and a step of forming a wiring layer on the barrier layer to form a buried wiring portion, wherein the barrier layer contains a Ti-containing gas, a Si-containing gas, and an N-containing gas. Ti by thermal CVD using a deposition gas containing
A method for manufacturing a semiconductor device, which is obtained by forming a SiN thin film.
【請求項25】 半導体基板上に絶縁層を介してTiS
iN薄膜からなる下層を形成する工程と、 前記下層の上にWからなる上層を形成する工程とにより
ゲート電極を形成し、 前記TiSiN薄膜からなる下層は、Ti含有ガス、S
i含有ガス、およびN含有ガスを含む成膜ガスを用いて
熱CVDにより形成されることを特徴とする半導体装置
の製造方法。
25. TiS on a semiconductor substrate via an insulating layer
A gate electrode is formed by a step of forming a lower layer made of an iN thin film, and a step of forming an upper layer made of W on the lower layer. The lower layer made of the TiSiN thin film contains a Ti-containing gas, S
A method for manufacturing a semiconductor device, characterized by being formed by thermal CVD using a film forming gas containing an i-containing gas and an N-containing gas.
【請求項26】 半導体基板上に高誘電率材料からなる
絶縁層を形成する工程と、 前記絶縁層の上にバリア層を形成する工程と、 前記バリア層の上に導電層を形成する工程とによりゲー
ト電極を形成し、 前記バリア層は、Ti含有ガス、Si含有ガス、および
N含有ガスを含む成膜ガスを用いて熱CVDによりTi
SiN薄膜を成膜することにより得られることを特徴と
する半導体装置の製造方法。
26. A step of forming an insulating layer made of a high dielectric constant material on a semiconductor substrate; a step of forming a barrier layer on the insulating layer; and a step of forming a conductive layer on the barrier layer. A gate electrode is formed by using a deposition gas containing a Ti-containing gas, a Si-containing gas, and an N-containing gas.
A method for manufacturing a semiconductor device, which is obtained by forming a SiN thin film.
【請求項27】 前記半導体基板と前記絶縁層との間に
SiO薄膜を形成する工程をさらに有することを
特徴とする請求項26に記載の半導体装置の製造方法。
27. The method according to claim 26, further comprising forming a SiO x N y thin film between the semiconductor substrate and the insulating layer.
【請求項28】 被処理基板を収容するチャンバーと、 チャンバー内で被処理基板を支持する支持部材と、 チャンバー内に成膜ガスを導入する成膜ガス導入機構
と、 前記支持部材に支持された被処理基板を加熱する加熱機
構とを具備し、 前記成膜ガス導入機構は、Ti含有ガス、Si含有ガ
ス、およびN含有ガスの供給源を有し、 前記加熱機構により加熱された被処理基板上で熱CVD
により基板上にTiSiN薄膜を形成することを特徴と
するTiSiN薄膜の成膜装置。
28. A chamber accommodating a substrate to be processed, a support member for supporting the substrate to be processed in the chamber, a film formation gas introduction mechanism for introducing a film formation gas into the chamber, and a support member supported by the support member. A heating mechanism for heating the substrate to be processed; wherein the film formation gas introducing mechanism has a supply source of a Ti-containing gas, a Si-containing gas, and a N-containing gas, and the substrate to be heated heated by the heating mechanism. Thermal CVD on
Forming a TiSiN thin film on a substrate by using the method.
JP32661199A 1998-06-09 1999-11-17 TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film Pending JP2001144032A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32661199A JP2001144032A (en) 1999-11-17 1999-11-17 TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film
TW88121590A TW554382B (en) 1998-06-09 1999-12-09 Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32661199A JP2001144032A (en) 1999-11-17 1999-11-17 TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film

Publications (2)

Publication Number Publication Date
JP2001144032A true JP2001144032A (en) 2001-05-25
JP2001144032A5 JP2001144032A5 (en) 2007-01-18

Family

ID=18189746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32661199A Pending JP2001144032A (en) 1998-06-09 1999-11-17 TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film

Country Status (1)

Country Link
JP (1) JP2001144032A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793969B2 (en) * 2002-02-06 2004-09-21 Tokyo Electron Limited Method of forming an oxidation-resistant TiSiN film
JP2007266376A (en) * 2006-03-29 2007-10-11 Fujitsu Ltd Manufacturing method of semiconductor device
JP2011228462A (en) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd Thin film capacitor
JP2013129907A (en) * 2011-11-25 2013-07-04 Tokyo Electron Ltd Film forming apparatus
WO2013105389A1 (en) * 2012-01-13 2013-07-18 東京エレクトロン株式会社 METHOD FOR FORMING TiSiN FILM AND RECORDING MEDIUM
CN105990341A (en) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof
WO2017168600A1 (en) * 2016-03-29 2017-10-05 株式会社日立国際電気 Method for manufacturing semiconductor device, substrate processing device, and recording medium
CN110800083A (en) * 2017-06-02 2020-02-14 尤金纳斯股份有限公司 Multiregional Diffusion Barriers Containing Titanium, Silicon, and Nitrogen
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239527A (en) * 1988-07-29 1990-02-08 Tokyo Electron Ltd Metallic silicide film forming method
JPH0661181A (en) * 1992-08-11 1994-03-04 Sony Corp Method for forming barrier metal
JPH0794727A (en) * 1993-09-21 1995-04-07 Toshiba Corp Method for manufacturing semiconductor device
JPH0818028A (en) * 1994-06-29 1996-01-19 Nec Corp Semiconductor device and manufacturing method thereof
JPH1022390A (en) * 1996-05-02 1998-01-23 Nec Corp Method for manufacturing semiconductor device
JPH1079481A (en) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp Conductive layer connection structure and method of manufacturing the same
JPH10177971A (en) * 1996-12-18 1998-06-30 Tokyo Electron Ltd Method of forming CVD-TiN film and method of manufacturing semiconductor device
JPH10209081A (en) * 1996-12-05 1998-08-07 Lsi Logic Corp Improved barrier layer for via or contact opening in integrated circuit structures and method of making same
JPH10303395A (en) * 1997-04-25 1998-11-13 Samsung Electron Co Ltd Capacitor manufacturing method
JPH11150084A (en) * 1997-09-12 1999-06-02 Canon Inc Semiconductor device and method of forming amorphous titanium titanium nitride on substrate
JPH11224947A (en) * 1997-11-28 1999-08-17 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH11243195A (en) * 1997-12-26 1999-09-07 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH11289068A (en) * 1998-04-03 1999-10-19 Nippon Steel Corp Semiconductor memory device and method of manufacturing the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239527A (en) * 1988-07-29 1990-02-08 Tokyo Electron Ltd Metallic silicide film forming method
JPH0661181A (en) * 1992-08-11 1994-03-04 Sony Corp Method for forming barrier metal
JPH0794727A (en) * 1993-09-21 1995-04-07 Toshiba Corp Method for manufacturing semiconductor device
JPH0818028A (en) * 1994-06-29 1996-01-19 Nec Corp Semiconductor device and manufacturing method thereof
JPH1022390A (en) * 1996-05-02 1998-01-23 Nec Corp Method for manufacturing semiconductor device
JPH1079481A (en) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp Conductive layer connection structure and method of manufacturing the same
JPH10209081A (en) * 1996-12-05 1998-08-07 Lsi Logic Corp Improved barrier layer for via or contact opening in integrated circuit structures and method of making same
JPH10177971A (en) * 1996-12-18 1998-06-30 Tokyo Electron Ltd Method of forming CVD-TiN film and method of manufacturing semiconductor device
JPH10303395A (en) * 1997-04-25 1998-11-13 Samsung Electron Co Ltd Capacitor manufacturing method
JPH11150084A (en) * 1997-09-12 1999-06-02 Canon Inc Semiconductor device and method of forming amorphous titanium titanium nitride on substrate
JPH11224947A (en) * 1997-11-28 1999-08-17 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH11243195A (en) * 1997-12-26 1999-09-07 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH11289068A (en) * 1998-04-03 1999-10-19 Nippon Steel Corp Semiconductor memory device and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6793969B2 (en) * 2002-02-06 2004-09-21 Tokyo Electron Limited Method of forming an oxidation-resistant TiSiN film
US7105060B2 (en) 2002-02-06 2006-09-12 Tokyo Electron Limited Method of forming an oxidation-resistant TiSiN film
JP2007266376A (en) * 2006-03-29 2007-10-11 Fujitsu Ltd Manufacturing method of semiconductor device
JP2011228462A (en) * 2010-04-19 2011-11-10 Taiyo Yuden Co Ltd Thin film capacitor
JP2013129907A (en) * 2011-11-25 2013-07-04 Tokyo Electron Ltd Film forming apparatus
WO2013105389A1 (en) * 2012-01-13 2013-07-18 東京エレクトロン株式会社 METHOD FOR FORMING TiSiN FILM AND RECORDING MEDIUM
CN105990341A (en) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof
CN105990341B (en) * 2015-01-30 2019-08-27 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof
WO2017168600A1 (en) * 2016-03-29 2017-10-05 株式会社日立国際電気 Method for manufacturing semiconductor device, substrate processing device, and recording medium
JPWO2017168600A1 (en) * 2016-03-29 2018-11-29 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing apparatus, and recording medium
US10734218B2 (en) 2016-03-29 2020-08-04 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11967500B2 (en) 2016-03-29 2024-04-23 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN110800083A (en) * 2017-06-02 2020-02-14 尤金纳斯股份有限公司 Multiregional Diffusion Barriers Containing Titanium, Silicon, and Nitrogen
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Similar Documents

Publication Publication Date Title
US5733816A (en) Method for depositing a tungsten layer on silicon
KR100737192B1 (en) Method of manufacturing semiconductor devices utilizing under-layer dependency of deposition of capacitor electrode film and semiconductor device
US7153773B2 (en) TiSiN film forming method, diffusion barrier TiSiN film, semiconductor device, method of fabricating the same and TiSiN film forming system
KR100919324B1 (en) Semiconductor device
JP4074461B2 (en) Film forming method, film forming apparatus, and semiconductor device manufacturing method
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
US6824825B2 (en) Method for depositing metallic nitride series thin film
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US20020192396A1 (en) Method of titanium/titanium nitride integration
JP4169383B2 (en) Deposition of thin films containing titanium and nitrogen.
JP4035626B2 (en) Capacitor manufacturing method for semiconductor device
JP2001144032A (en) TiSiN thin film and method for forming the same, semiconductor device and method for manufacturing the same, and apparatus for forming TiSiN thin film
US20020100959A1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6548404B2 (en) Method and apparatus for manufacturing semiconductor devices
JP2001144032A5 (en)
KR100424710B1 (en) Fabricating method of semiconductor device
CN100452320C (en) Method of forming a capacitor of a semiconductor device
TW478096B (en) Method of silicide formation in a semiconductor device
US6692795B2 (en) Method for fabricating semiconductor device having ruthenium layer and equipment for fabricating the same
KR100399073B1 (en) Capacitor in Semiconductor Device and method of fabricating the same
KR100646923B1 (en) Capacitor manufacturing method of semiconductor device
US6190994B1 (en) Method for forming a tungsten upper electrode of a capacitor
KR100454256B1 (en) Method for fabricating capacitor having ruthenium bottom-electrode
JP2003068676A (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
TW554382B (en) Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306