JP2001024061A - Asicの設計方法及びプリミティブレイアウト - Google Patents
Asicの設計方法及びプリミティブレイアウトInfo
- Publication number
- JP2001024061A JP2001024061A JP11191061A JP19106199A JP2001024061A JP 2001024061 A JP2001024061 A JP 2001024061A JP 11191061 A JP11191061 A JP 11191061A JP 19106199 A JP19106199 A JP 19106199A JP 2001024061 A JP2001024061 A JP 2001024061A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- sub
- layer
- well
- primitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 238000013461 design Methods 0.000 title description 41
- 230000008569 process Effects 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims description 117
- 238000012545 processing Methods 0.000 claims description 77
- 230000002093 peripheral effect Effects 0.000 claims description 62
- 238000000605 extraction Methods 0.000 claims description 20
- 230000008901 benefit Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 27
- 230000009467 reduction Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012966 insertion method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、処理工程を単純化し、確実
にウェルコンタクト及びサブコンタクトを発生させ、生
産性を向上させると共に、不必要なデータ層を減らすこ
とによりコストを低減せしめるプリミティブレイアウ
ト、ウェルコンタクト及びサブコンタクト発生手法、及
びウェルコンタクト及びサブコンタクト発生手法をコン
ピュータに実行させるプログラムを記録したコンピュー
タ読み取り可能な記録媒体を提供することを目的とす
る。 【解決手段】 プリミティブレイアウト内に、トランジ
スタの拡散層と対向し、且つ近接するプリミティブセル
の周縁部とで設定される領域内にダミー層を形成させる
と共に、係るダミー層に近接しているプリミティブセル
の周縁部の延長方向のダミー層の幅を所定の幅に形成す
る。
にウェルコンタクト及びサブコンタクトを発生させ、生
産性を向上させると共に、不必要なデータ層を減らすこ
とによりコストを低減せしめるプリミティブレイアウ
ト、ウェルコンタクト及びサブコンタクト発生手法、及
びウェルコンタクト及びサブコンタクト発生手法をコン
ピュータに実行させるプログラムを記録したコンピュー
タ読み取り可能な記録媒体を提供することを目的とす
る。 【解決手段】 プリミティブレイアウト内に、トランジ
スタの拡散層と対向し、且つ近接するプリミティブセル
の周縁部とで設定される領域内にダミー層を形成させる
と共に、係るダミー層に近接しているプリミティブセル
の周縁部の延長方向のダミー層の幅を所定の幅に形成す
る。
Description
【0001】
【発明の属する技術分野】この発明は、ASICのチッ
プ設計における自動配置後にウェルコンタクト及びサブ
コンタクトを発生する方法及びASICチップを構成す
るプリミティブレイアウト及びウェルコンタクト及びサ
ブコンタクト発生手法をコンピュータに実行させるプロ
グラムを記録したコンピュータ読みとり可能な記憶媒体
に関するものである。
プ設計における自動配置後にウェルコンタクト及びサブ
コンタクトを発生する方法及びASICチップを構成す
るプリミティブレイアウト及びウェルコンタクト及びサ
ブコンタクト発生手法をコンピュータに実行させるプロ
グラムを記録したコンピュータ読みとり可能な記憶媒体
に関するものである。
【0002】
【従来の技術】一般に、ウェルコンタクト及びサブコン
タクトは、基板電位の安定とラッチアップ対策のため
に、チップ内に必要数配置されるものである。一方でプ
リミティブレイアウト内にウェルコンタクト及びサブコ
ンタクトを配置した場合、全てのプリミティブレイアウ
トにウェルコンタクト及びサブコンタクトを持つ必要は
ない。また、プリミティブレイアウトのセルサイズの増
大を防止し、且つチップ内に必要数配置する従来の手法
を簡単に説明する。係る手法は、プリミティブレイアウ
ト内でウェルコンタクト及びサブコンタクトを持たず、
チップレイアウト作成後にウェルコンタクト及びサブコ
ンタクトを挿入することによりチップサイズの増大を防
止していた。尚、プリミティブレイアウトのセルサイズ
の増大に直接的要因をならない場合は、プリミティブレ
イアウト内でウェルコンタクト及びサブコンタクトを有
する。
タクトは、基板電位の安定とラッチアップ対策のため
に、チップ内に必要数配置されるものである。一方でプ
リミティブレイアウト内にウェルコンタクト及びサブコ
ンタクトを配置した場合、全てのプリミティブレイアウ
トにウェルコンタクト及びサブコンタクトを持つ必要は
ない。また、プリミティブレイアウトのセルサイズの増
大を防止し、且つチップ内に必要数配置する従来の手法
を簡単に説明する。係る手法は、プリミティブレイアウ
ト内でウェルコンタクト及びサブコンタクトを持たず、
チップレイアウト作成後にウェルコンタクト及びサブコ
ンタクトを挿入することによりチップサイズの増大を防
止していた。尚、プリミティブレイアウトのセルサイズ
の増大に直接的要因をならない場合は、プリミティブレ
イアウト内でウェルコンタクト及びサブコンタクトを有
する。
【0003】以上説明した従来技術の一例として図面を
参照して説明する。図9は従来のプリミティブレイアウ
トを示す平面図である。図9に示されたプリミティブレ
イアウト36は、プリミティブセル枠(周縁部)14に
よってその配置領域を決定されていた。また、プリミテ
ィブレイアウト36は、各プリミティブセル(プリミテ
ィブセルは、プリミティブセル枠によって形状や大きさ
が決定されるものであるため、特に符号を付さないこと
とする)の回路機能を満たすように設置されたトランジ
スタや配線のレイアウトである。係るトランジスタや配
線はチップ配置時に隣接するデータとの間隔基準を満た
すようにプリミティブセル枠内に配置されていた。ま
た、係るプリミティブレイアウト36は、VDD供給配
線15を有し、GND供給配線16を有していた。更
に、Pchトランジスタ拡散層43にVDDを供給する
ソースコンタクト17と、Nchトランジスタ拡散層4
4にGNDを供給するソースコンタクト18を有する構
成であった。
参照して説明する。図9は従来のプリミティブレイアウ
トを示す平面図である。図9に示されたプリミティブレ
イアウト36は、プリミティブセル枠(周縁部)14に
よってその配置領域を決定されていた。また、プリミテ
ィブレイアウト36は、各プリミティブセル(プリミテ
ィブセルは、プリミティブセル枠によって形状や大きさ
が決定されるものであるため、特に符号を付さないこと
とする)の回路機能を満たすように設置されたトランジ
スタや配線のレイアウトである。係るトランジスタや配
線はチップ配置時に隣接するデータとの間隔基準を満た
すようにプリミティブセル枠内に配置されていた。ま
た、係るプリミティブレイアウト36は、VDD供給配
線15を有し、GND供給配線16を有していた。更
に、Pchトランジスタ拡散層43にVDDを供給する
ソースコンタクト17と、Nchトランジスタ拡散層4
4にGNDを供給するソースコンタクト18を有する構
成であった。
【0004】次に、従来の自動配置時のウェルコンタク
ト及びサブコンタクト発生手法を図9、図10を参照し
て説明する。図10は従来技術のウェルコンタクト及び
サブコンタクト発生手法のフローチャートである。配置
情報1は、ASICのチップ設計における自動配置工程
31によって得られるプリミティブセルの情報であっ
た。チップレイアウト作成工程3は、配置情報1とプリ
ミティブレイアウト36を読み込みチップレイアウト4
を出力する工程であった。電位追跡工程37は、チップ
レイアウト4を入力とし、各プリミティブレイアウト3
6の両端にある拡散層(図示せず)がソースとなってい
るか、ドレインとなっているかを検出する工程であっ
た。次に、各プリミティブレイアウト36の両端にある
拡散層から、拡散層に供給される電位がVDD又はGN
Dであった場合にはソースと判定し、通常信号の場合に
はドレインと判定していた。判定された結果は両端にあ
る拡散層の形状で、ソース・ドレインで異なる層とし
て、またNウェル内(図示せず)、Pウェル内(図示せ
ず)で異なる層として、計4種の層で定義され、ソース
・ドレイン定義38へ出力されていた。また、境界発生
条件39は、ソースとなっている拡散層とウェルコンタ
クト及びサブコンタクトとの間隔、及びドレインとなっ
ている拡散層とウェルコンタクト及びサブコンタクトと
の間隔を規定したものである。例えばソースとなってい
る拡散層とウェルコンタクト及びサブコンタクトとの間
隔は0μm、ドレインとなっている拡散層とウェルコン
タクト及びサブコンタクトとの間隔は0.3μmといっ
た値を規定していた。ウェルコンタクト及びサブコンタ
クト発生境界作成工程40は、ソース・ドレイン定義3
8と境界発生条件39を入力とし、各ソース・ドレイン
定義38より境界発生条件39で規定された距離にある
箇所にウェルコンタクト及びサブコンタクト発生境界4
1を作成する。ウェルコンタクト及びサブコンタクト発
生境界41はウェルコンタクト及びサブコンタクトを発
生することのできるプリミティブセル枠14の延長方向
の幅を持って発生していた。また、ウェルコンタクト及
びサブコンタクト発生条件7は、隣接する発生境界41
の間にウェルコンタクト及びサブコンタクトを発生可能
な距離を規定するものであった。境界間長測定工程42
は、発生境界41とウェルコンタクト及びサブコンタク
ト発生条件7を入力とし、隣接するウェルコンタクト及
びサブコンタクト発生境界41間の距離を測定し、ウェ
ルコンタクト及びサブコンタクト層9を発生させてい
た。また、ウェルコンタクト及びサブコンタクト層9
は、Nウェル内、Pウェル内で別の層を割り当てられる
ものであった。以降の工程は本発明の実施の形態1と同
様につき説明を省略する。
ト及びサブコンタクト発生手法を図9、図10を参照し
て説明する。図10は従来技術のウェルコンタクト及び
サブコンタクト発生手法のフローチャートである。配置
情報1は、ASICのチップ設計における自動配置工程
31によって得られるプリミティブセルの情報であっ
た。チップレイアウト作成工程3は、配置情報1とプリ
ミティブレイアウト36を読み込みチップレイアウト4
を出力する工程であった。電位追跡工程37は、チップ
レイアウト4を入力とし、各プリミティブレイアウト3
6の両端にある拡散層(図示せず)がソースとなってい
るか、ドレインとなっているかを検出する工程であっ
た。次に、各プリミティブレイアウト36の両端にある
拡散層から、拡散層に供給される電位がVDD又はGN
Dであった場合にはソースと判定し、通常信号の場合に
はドレインと判定していた。判定された結果は両端にあ
る拡散層の形状で、ソース・ドレインで異なる層とし
て、またNウェル内(図示せず)、Pウェル内(図示せ
ず)で異なる層として、計4種の層で定義され、ソース
・ドレイン定義38へ出力されていた。また、境界発生
条件39は、ソースとなっている拡散層とウェルコンタ
クト及びサブコンタクトとの間隔、及びドレインとなっ
ている拡散層とウェルコンタクト及びサブコンタクトと
の間隔を規定したものである。例えばソースとなってい
る拡散層とウェルコンタクト及びサブコンタクトとの間
隔は0μm、ドレインとなっている拡散層とウェルコン
タクト及びサブコンタクトとの間隔は0.3μmといっ
た値を規定していた。ウェルコンタクト及びサブコンタ
クト発生境界作成工程40は、ソース・ドレイン定義3
8と境界発生条件39を入力とし、各ソース・ドレイン
定義38より境界発生条件39で規定された距離にある
箇所にウェルコンタクト及びサブコンタクト発生境界4
1を作成する。ウェルコンタクト及びサブコンタクト発
生境界41はウェルコンタクト及びサブコンタクトを発
生することのできるプリミティブセル枠14の延長方向
の幅を持って発生していた。また、ウェルコンタクト及
びサブコンタクト発生条件7は、隣接する発生境界41
の間にウェルコンタクト及びサブコンタクトを発生可能
な距離を規定するものであった。境界間長測定工程42
は、発生境界41とウェルコンタクト及びサブコンタク
ト発生条件7を入力とし、隣接するウェルコンタクト及
びサブコンタクト発生境界41間の距離を測定し、ウェ
ルコンタクト及びサブコンタクト層9を発生させてい
た。また、ウェルコンタクト及びサブコンタクト層9
は、Nウェル内、Pウェル内で別の層を割り当てられる
ものであった。以降の工程は本発明の実施の形態1と同
様につき説明を省略する。
【0005】
【発明が解決しようとする課題】しかし、以上の従来技
術のウェルコンタクト及びサブコンタクトの挿入手法に
あってもさらに次のような問題があった。電位追跡工程
37といった処理ステップが多く、また一つの処理に要
する処理時間が長い。これは、現状の大規模高集積化さ
れたチップでは、使用されるプリミティブセル数、及び
トランジスタ数とも多い為である。さらに、データ層が
少なくとも4層以上必要であるため、扱うデータ量が大
きくなることによる処理時間の増大である。電位追跡に
は、P拡散層、N拡散層、コンタクト、電源配線の最低
4層が必要であり、電源配線でさらに上層の配線層を使
う場合必要なデータ層が増えてしまう。また、ウェルコ
ンタクト及びサブコンタクト発生に要する層もソース・
ドレインを認識するための層が2層増え、計4層が必要
となってしまう。
術のウェルコンタクト及びサブコンタクトの挿入手法に
あってもさらに次のような問題があった。電位追跡工程
37といった処理ステップが多く、また一つの処理に要
する処理時間が長い。これは、現状の大規模高集積化さ
れたチップでは、使用されるプリミティブセル数、及び
トランジスタ数とも多い為である。さらに、データ層が
少なくとも4層以上必要であるため、扱うデータ量が大
きくなることによる処理時間の増大である。電位追跡に
は、P拡散層、N拡散層、コンタクト、電源配線の最低
4層が必要であり、電源配線でさらに上層の配線層を使
う場合必要なデータ層が増えてしまう。また、ウェルコ
ンタクト及びサブコンタクト発生に要する層もソース・
ドレインを認識するための層が2層増え、計4層が必要
となってしまう。
【0006】本発明は以上の従来技術における問題に鑑
みてなされたものであって、予めプリミティブセル内に
ダミー層を設けることにより、処理工程を単純化し、確
実にウェルコン・サブコンを発生させ、生産性を向上さ
せると共に、データ層を減らすことによりコストを低減
させることを目的とする。
みてなされたものであって、予めプリミティブセル内に
ダミー層を設けることにより、処理工程を単純化し、確
実にウェルコン・サブコンを発生させ、生産性を向上さ
せると共に、データ層を減らすことによりコストを低減
させることを目的とする。
【0007】
【課題を解決するための手段】前記課題を解決する本出
願第1の発明は、プリミティブセルの自動配置を行う自
動配置工程と、各プリミティブセルの回路機能を満たす
ようにプリミティブセル内に形成されたトランジスタ及
び配線のレイアウトであり、トランジスタの拡散層と対
向し、且つ近接するプリミティブセルの周縁部とで設定
される領域内にダミー層が形成されると共に、係るダミ
ー層に近接しているプリミティブセルの周縁部の延長方
向のダミー層の幅が所定の幅に形成されてなるプリミテ
ィブレイアウトと、前記自動配置工程によって得られる
プリミティブセルの配置情報とのデータを用いて、チッ
プレイアウトを作成するチップレイアウト作成工程と、
プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、発生予
定層に前記ウェルコンタクト及びサブコンタクト発生条
件を与えるウェルコンタクト及びサブコンタクト発生予
定領域工程と、前記ウェルコンタクト及びサブコンタク
ト発生条件から、ウェルコンタクト及びサブコンタクト
発生の可否を判定し、可能と判定された発生予定層をウ
ェルコンタクト層及びサブコンタクト層とするウェルコ
ンタクト及びサブコンタクト発生工程と、ウェルコンタ
クト層及びサブコンタクト層の所定の位置にコンタクト
孔を形成させ、ウェルコンタクト及びサブコンタクトを
発生させるコンタクト孔形成工程とからなることを特徴
とするウェルコンタクト及びサブコンタクト発生手法で
ある。
願第1の発明は、プリミティブセルの自動配置を行う自
動配置工程と、各プリミティブセルの回路機能を満たす
ようにプリミティブセル内に形成されたトランジスタ及
び配線のレイアウトであり、トランジスタの拡散層と対
向し、且つ近接するプリミティブセルの周縁部とで設定
される領域内にダミー層が形成されると共に、係るダミ
ー層に近接しているプリミティブセルの周縁部の延長方
向のダミー層の幅が所定の幅に形成されてなるプリミテ
ィブレイアウトと、前記自動配置工程によって得られる
プリミティブセルの配置情報とのデータを用いて、チッ
プレイアウトを作成するチップレイアウト作成工程と、
プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、発生予
定層に前記ウェルコンタクト及びサブコンタクト発生条
件を与えるウェルコンタクト及びサブコンタクト発生予
定領域工程と、前記ウェルコンタクト及びサブコンタク
ト発生条件から、ウェルコンタクト及びサブコンタクト
発生の可否を判定し、可能と判定された発生予定層をウ
ェルコンタクト層及びサブコンタクト層とするウェルコ
ンタクト及びサブコンタクト発生工程と、ウェルコンタ
クト層及びサブコンタクト層の所定の位置にコンタクト
孔を形成させ、ウェルコンタクト及びサブコンタクトを
発生させるコンタクト孔形成工程とからなることを特徴
とするウェルコンタクト及びサブコンタクト発生手法で
ある。
【0008】したがって、本出願第1の発明のウェルコ
ンタクト及びサブコンタクトの発生手法によれば、プリ
ミティブセルの自動配置を行う自動配置工程と、各プリ
ミティブセルの回路機能を満たすようにプリミティブセ
ル内に形成されたトランジスタ及び配線のレイアウトで
あり、トランジスタの拡散層と対向し、且つ近接するプ
リミティブセルの周縁部とで設定される領域内にダミー
層が形成されると共に、係るダミー層に近接しているプ
リミティブセルの周縁部の延長方向のダミー層の幅が所
定の幅に形成されてなるプリミティブレイアウトと、前
記自動配置工程によって得られるプリミティブセルの配
置情報とのデータを用いて、チップレイアウトを作成す
るチップレイアウト作成工程と、プリミティブレイアウ
トに含まれるダミー層を抽出し、発生予定層を形成させ
る発生予定層抽出工程と、発生予定層に前記ウェルコン
タクト及びサブコンタクト発生条件を与えるウェルコン
タクト及びサブコンタクト発生予定領域工程と、前記ウ
ェルコンタクト及びサブコンタクト発生条件から、ウェ
ルコンタクト及びサブコンタクト発生の可否を判定し、
可能と判定された発生予定層をウェルコンタクト層及び
サブコンタクト層とするウェルコンタクト及びサブコン
タクト発生工程と、ウェルコンタクト層及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とすることから、処理
時間及び処理工程が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
ンタクト及びサブコンタクトの発生手法によれば、プリ
ミティブセルの自動配置を行う自動配置工程と、各プリ
ミティブセルの回路機能を満たすようにプリミティブセ
ル内に形成されたトランジスタ及び配線のレイアウトで
あり、トランジスタの拡散層と対向し、且つ近接するプ
リミティブセルの周縁部とで設定される領域内にダミー
層が形成されると共に、係るダミー層に近接しているプ
リミティブセルの周縁部の延長方向のダミー層の幅が所
定の幅に形成されてなるプリミティブレイアウトと、前
記自動配置工程によって得られるプリミティブセルの配
置情報とのデータを用いて、チップレイアウトを作成す
るチップレイアウト作成工程と、プリミティブレイアウ
トに含まれるダミー層を抽出し、発生予定層を形成させ
る発生予定層抽出工程と、発生予定層に前記ウェルコン
タクト及びサブコンタクト発生条件を与えるウェルコン
タクト及びサブコンタクト発生予定領域工程と、前記ウ
ェルコンタクト及びサブコンタクト発生条件から、ウェ
ルコンタクト及びサブコンタクト発生の可否を判定し、
可能と判定された発生予定層をウェルコンタクト層及び
サブコンタクト層とするウェルコンタクト及びサブコン
タクト発生工程と、ウェルコンタクト層及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とすることから、処理
時間及び処理工程が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
【0009】また、本出願第2の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層に前記ウェルコンタ
クト及びサブコンタクト発生条件を与えるウェルコンタ
クト及びサブコンタクト発生予定領域工程と、前記ウェ
ルコンタクト及びサブコンタクト発生条件から、ウェル
コンタクト及びサブコンタクト発生の可否を判定し、可
能と判定された発生予定層をウェルコンタクト層及びサ
ブコンタクト層とするウェルコンタクト及びサブコンタ
クト発生工程と、プリミティブレイアウトで構成される
チップ内に配置するウェルコンタクト及びサブコンタク
トの必要数を規定するウェルコンタクト及びサブコンタ
クト必須条件を与え、ウェルコンタクト及びサブコンタ
クト層がチップ内に必要な間隔に存在するかを判定する
必須条件判定工程と、ウェルコンタクト及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とするウェルコンタク
ト及びサブコンタクト発生手法である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層に前記ウェルコンタ
クト及びサブコンタクト発生条件を与えるウェルコンタ
クト及びサブコンタクト発生予定領域工程と、前記ウェ
ルコンタクト及びサブコンタクト発生条件から、ウェル
コンタクト及びサブコンタクト発生の可否を判定し、可
能と判定された発生予定層をウェルコンタクト層及びサ
ブコンタクト層とするウェルコンタクト及びサブコンタ
クト発生工程と、プリミティブレイアウトで構成される
チップ内に配置するウェルコンタクト及びサブコンタク
トの必要数を規定するウェルコンタクト及びサブコンタ
クト必須条件を与え、ウェルコンタクト及びサブコンタ
クト層がチップ内に必要な間隔に存在するかを判定する
必須条件判定工程と、ウェルコンタクト及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とするウェルコンタク
ト及びサブコンタクト発生手法である。
【0010】したがって、本出願第2の発明のウェルコ
ンタクト及びサブコンタクト発生手法によれば、プリミ
ティブセルの自動配置を行う自動配置工程と、各プリミ
ティブセルの回路機能を満たすようにプリミティブセル
内に形成されたトランジスタ、配線、及びウェルコンタ
クト及びサブコンタクトのレイアウトであり、トランジ
スタの拡散層と対向し、且つ近接するプリミティブセル
の周縁部とで設定される領域内にダミー層を形成させる
と共に、係るダミー層に近接しているプリミティブセル
の周縁部の延長方向のダミー層の幅が所定の幅に形成さ
れ、更にウェルコンタクト及びサブコンタクトの上層に
ダミー層が形成されてなるプリミティブレイアウトと、
前記自動配置工程によって得られるプリミティブセルの
配置情報とのデータを用いて、チップレイアウトを作成
するチップレイアウト作成工程と、プリミティブレイア
ウトに含まれるダミー層を抽出し、発生予定層を形成さ
せる発生予定層抽出工程と、発生予定層に前記ウェルコ
ンタクト及びサブコンタクト発生条件を与えるウェルコ
ンタクト及びサブコンタクト発生予定領域工程と、前記
ウェルコンタクト及びサブコンタクト発生条件から、ウ
ェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト層
及びサブコンタクト層とするウェルコンタクト及びサブ
コンタクト発生工程と、プリミティブレイアウトで構成
されるチップ内に配置するウェルコンタクト及びサブコ
ンタクトの必要数を規定するウェルコンタクト及びサブ
コンタクト必須条件を与え、ウェルコンタクト及びサブ
コンタクト層がチップ内に必要な間隔に存在するかを判
定する必須条件判定工程と、ウェルコンタクト及びサブ
コンタクト層の所定の位置にコンタクト孔を形成させ、
ウェルコンタクト及びサブコンタクトを発生させるコン
タクト孔形成工程とからなることを特徴とすることか
ら、大規模高集積化されたチップであっても、図形処理
などの簡単な手法で短時間で前記ダミー層にウェルコン
タクト及びサブコンタクトを発生させることができる利
点がある。また、処理工程を簡易化することができる。
更に、必要なデータ層が従来のものと比べて少なく、扱
うデータ量が小さくなることから、処理時間が短縮され
る利点がある。よって、生産性向上、作業性向上、更に
コストの低減を実現することができる。
ンタクト及びサブコンタクト発生手法によれば、プリミ
ティブセルの自動配置を行う自動配置工程と、各プリミ
ティブセルの回路機能を満たすようにプリミティブセル
内に形成されたトランジスタ、配線、及びウェルコンタ
クト及びサブコンタクトのレイアウトであり、トランジ
スタの拡散層と対向し、且つ近接するプリミティブセル
の周縁部とで設定される領域内にダミー層を形成させる
と共に、係るダミー層に近接しているプリミティブセル
の周縁部の延長方向のダミー層の幅が所定の幅に形成さ
れ、更にウェルコンタクト及びサブコンタクトの上層に
ダミー層が形成されてなるプリミティブレイアウトと、
前記自動配置工程によって得られるプリミティブセルの
配置情報とのデータを用いて、チップレイアウトを作成
するチップレイアウト作成工程と、プリミティブレイア
ウトに含まれるダミー層を抽出し、発生予定層を形成さ
せる発生予定層抽出工程と、発生予定層に前記ウェルコ
ンタクト及びサブコンタクト発生条件を与えるウェルコ
ンタクト及びサブコンタクト発生予定領域工程と、前記
ウェルコンタクト及びサブコンタクト発生条件から、ウ
ェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト層
及びサブコンタクト層とするウェルコンタクト及びサブ
コンタクト発生工程と、プリミティブレイアウトで構成
されるチップ内に配置するウェルコンタクト及びサブコ
ンタクトの必要数を規定するウェルコンタクト及びサブ
コンタクト必須条件を与え、ウェルコンタクト及びサブ
コンタクト層がチップ内に必要な間隔に存在するかを判
定する必須条件判定工程と、ウェルコンタクト及びサブ
コンタクト層の所定の位置にコンタクト孔を形成させ、
ウェルコンタクト及びサブコンタクトを発生させるコン
タクト孔形成工程とからなることを特徴とすることか
ら、大規模高集積化されたチップであっても、図形処理
などの簡単な手法で短時間で前記ダミー層にウェルコン
タクト及びサブコンタクトを発生させることができる利
点がある。また、処理工程を簡易化することができる。
更に、必要なデータ層が従来のものと比べて少なく、扱
うデータ量が小さくなることから、処理時間が短縮され
る利点がある。よって、生産性向上、作業性向上、更に
コストの低減を実現することができる。
【0011】また、本出願第3の発明は、前記ウェルコ
ンタクト及びサブコンタクト発生条件は、前記トランジ
スタの拡散層に対向するプリミティブセル周縁部と前記
トランジスタの拡散層間の距離で設定されるダミー層の
幅のみで可否を判定することを特徴とする。
ンタクト及びサブコンタクト発生条件は、前記トランジ
スタの拡散層に対向するプリミティブセル周縁部と前記
トランジスタの拡散層間の距離で設定されるダミー層の
幅のみで可否を判定することを特徴とする。
【0012】したがって、本出願第3の発明のウェルコ
ンタクト及びサブコンタクト発生手法によれば、ウェル
コンタクト及びサブコンタクト発生条件は、前記トラン
ジスタの拡散層に対向するプリミティブセル周縁部と前
記トランジスタの拡散層間の距離で設定されるダミー層
の幅のみで可否を判定することを特徴とすることから、
コンタクトを形成させる時に、コンタクトを形成させる
ことができる前記トランジスタの拡散層に対向するプリ
ミティブセルの周縁部の延長方向のダミー層の幅を判定
する工程を省略し、簡単な図形処理のみでウェルコンタ
クト及びサブコンタクトの発生可否を判定することがで
きる利点がある。つまり、処理工程の簡易化とコストの
低減を実現することができる利点がある。
ンタクト及びサブコンタクト発生手法によれば、ウェル
コンタクト及びサブコンタクト発生条件は、前記トラン
ジスタの拡散層に対向するプリミティブセル周縁部と前
記トランジスタの拡散層間の距離で設定されるダミー層
の幅のみで可否を判定することを特徴とすることから、
コンタクトを形成させる時に、コンタクトを形成させる
ことができる前記トランジスタの拡散層に対向するプリ
ミティブセルの周縁部の延長方向のダミー層の幅を判定
する工程を省略し、簡単な図形処理のみでウェルコンタ
クト及びサブコンタクトの発生可否を判定することがで
きる利点がある。つまり、処理工程の簡易化とコストの
低減を実現することができる利点がある。
【0013】また、本出願第4の発明は、コンタクト孔
形成工程における所定の位置を、ウェルコンタクト及び
サブコンタクト層の中心近傍とすることを特徴とする。
形成工程における所定の位置を、ウェルコンタクト及び
サブコンタクト層の中心近傍とすることを特徴とする。
【0014】したがって、本出願第4の発明のウェルコ
ンタクト及びサブコンタクト発生手法によれば、コンタ
クト孔形成工程における所定の位置を、ウェルコンタク
ト及びサブコンタクト層の中心近傍とすることできるこ
とから、所望の機能を果たすことができるウェルコンタ
クト及びサブコンタクトを確実に発生させることができ
る利点がある。
ンタクト及びサブコンタクト発生手法によれば、コンタ
クト孔形成工程における所定の位置を、ウェルコンタク
ト及びサブコンタクト層の中心近傍とすることできるこ
とから、所望の機能を果たすことができるウェルコンタ
クト及びサブコンタクトを確実に発生させることができ
る利点がある。
【0015】また、本出願第5の発明は、トランジスタ
及び配線を含むプリミティブレイアウトにおいて、プリ
ミティブレイアウトが構成されているプリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部と、トランジスタの拡散層とで形成
される領域内にダミー層を配置してなることを特徴とす
るプリミティブレイアウト。
及び配線を含むプリミティブレイアウトにおいて、プリ
ミティブレイアウトが構成されているプリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部と、トランジスタの拡散層とで形成
される領域内にダミー層を配置してなることを特徴とす
るプリミティブレイアウト。
【0016】したがって、本出願第5の発明の半導体装
置によれば、トランジスタ及び配線を含むプリミティブ
セルで構成されたプリミティブレイアウトにおいて、自
動配置工程におけるプリミティブセル内のダミー層が配
置される所定の位置を、プリミティブセル内に設けられ
たトランジスタの拡散層と対向するプリミティブセルの
周縁部の一部と、トランジスタの拡散層とで形成される
領域内に配置してなることを特徴とすることから、係る
ダミー層に簡単な手法で短時間で確実にウェルコンタク
ト及びサブコンタクトを発生させることができる利点が
ある。
置によれば、トランジスタ及び配線を含むプリミティブ
セルで構成されたプリミティブレイアウトにおいて、自
動配置工程におけるプリミティブセル内のダミー層が配
置される所定の位置を、プリミティブセル内に設けられ
たトランジスタの拡散層と対向するプリミティブセルの
周縁部の一部と、トランジスタの拡散層とで形成される
領域内に配置してなることを特徴とすることから、係る
ダミー層に簡単な手法で短時間で確実にウェルコンタク
ト及びサブコンタクトを発生させることができる利点が
ある。
【0017】また、本出願第6の発明は、係るダミー層
に近接しているプリミティブセルの周縁部の延長方向の
ダミー層の幅が所定の幅に形成されてなることを特徴と
する。
に近接しているプリミティブセルの周縁部の延長方向の
ダミー層の幅が所定の幅に形成されてなることを特徴と
する。
【0018】したがって、本出願第6の発明の半導体装
置によれば、係るダミー層に近接しているプリミティブ
セルの周縁部の延長方向のダミー層の幅が所定の幅に形
成されてなることから、簡単な図形処理のみでウェルコ
ンタクト及びサブコンタクトを発生させることができる
利点がある。つまり、処理工程の簡易化とコストの低減
を実現することができる利点がある。
置によれば、係るダミー層に近接しているプリミティブ
セルの周縁部の延長方向のダミー層の幅が所定の幅に形
成されてなることから、簡単な図形処理のみでウェルコ
ンタクト及びサブコンタクトを発生させることができる
利点がある。つまり、処理工程の簡易化とコストの低減
を実現することができる利点がある。
【0019】また、本出願第7の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ及び配線のレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層が形成
されると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成されてなるプリミティブレイアウトと、前記自動配
置工程によって得られるプリミティブセルの配置情報と
のデータを用いて、チップレイアウトを作成するチップ
レイアウト作成工程と、プリミティブレイアウトに含ま
れるダミー層を抽出し、発生予定層を発生させる発生予
定層抽出工程と、発生予定層にウェルコンタクト及びサ
ブコンタクト発生条件を与えるウェルコンタクト及びサ
ブコンタクト発生予定領域工程と、前記ウェルコンタク
ト及びサブコンタクト発生条件から、ウェルコンタクト
及びサブコンタクト発生の可否を判定し、可能と判定さ
れた発生予定層をウェルコンタクト及びサブコンタクト
層とするウェルコンタクト及びサブコンタクト発生工程
と、ウェルコンタクト層及びサブコンタクト層の所定の
位置にコンタクト孔を発生させ、ウェルコンタクト及び
サブコンタクトを発生させるコンタクト孔形成工程と、
ウェルコンタクト及びサブコンタクトとチップレイアウ
トを入力とし、チップレイアウトにウェルコンタクト及
びサブコンタクトがマージされた状態の実チップレイア
ウトを出力するマージ処理工程とからなることを特徴と
するウェルコンタクト及びサブコンタクト発生手法をコ
ンピュータに実行させるプログラムを記録したコンピュ
ータ読み取り可能な記憶媒体である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ及び配線のレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層が形成
されると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成されてなるプリミティブレイアウトと、前記自動配
置工程によって得られるプリミティブセルの配置情報と
のデータを用いて、チップレイアウトを作成するチップ
レイアウト作成工程と、プリミティブレイアウトに含ま
れるダミー層を抽出し、発生予定層を発生させる発生予
定層抽出工程と、発生予定層にウェルコンタクト及びサ
ブコンタクト発生条件を与えるウェルコンタクト及びサ
ブコンタクト発生予定領域工程と、前記ウェルコンタク
ト及びサブコンタクト発生条件から、ウェルコンタクト
及びサブコンタクト発生の可否を判定し、可能と判定さ
れた発生予定層をウェルコンタクト及びサブコンタクト
層とするウェルコンタクト及びサブコンタクト発生工程
と、ウェルコンタクト層及びサブコンタクト層の所定の
位置にコンタクト孔を発生させ、ウェルコンタクト及び
サブコンタクトを発生させるコンタクト孔形成工程と、
ウェルコンタクト及びサブコンタクトとチップレイアウ
トを入力とし、チップレイアウトにウェルコンタクト及
びサブコンタクトがマージされた状態の実チップレイア
ウトを出力するマージ処理工程とからなることを特徴と
するウェルコンタクト及びサブコンタクト発生手法をコ
ンピュータに実行させるプログラムを記録したコンピュ
ータ読み取り可能な記憶媒体である。
【0020】したがって、本出願第7の発明のウェルコ
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記憶媒体によれば、プリミティブセルの自動配置
を行う自動配置工程と、各プリミティブセルの回路機能
を満たすようにプリミティブセル内に形成されたトラン
ジスタ及び配線のレイアウトであり、トランジスタの拡
散層と対向し、且つ近接するプリミティブセルの周縁部
とで設定される領域内にダミー層が形成されると共に、
係るダミー層に近接しているプリミティブセルの周縁部
の延長方向のダミー層の幅が所定の幅に形成されてなる
プリミティブレイアウトと、前記自動配置工程によって
得られるプリミティブセルの配置情報とのデータを用い
て、チップレイアウトを作成するチップレイアウト作成
工程と、プリミティブレイアウトに含まれるダミー層を
抽出し、発生予定層を発生させる発生予定層抽出工程
と、発生予定層にウェルコンタクト及びサブコンタクト
発生条件を与えるウェルコンタクト及びサブコンタクト
発生予定領域工程と、前記ウェルコンタクト及びサブコ
ンタクト発生条件から、ウェルコンタクト及びサブコン
タクト発生の可否を判定し、可能と判定された発生予定
層をウェルコンタクト及びサブコンタクト層とするウェ
ルコンタクト及びサブコンタクト発生工程と、ウェルコ
ンタクト層及びサブコンタクト層の所定の位置にコンタ
クト孔を発生させ、ウェルコンタクト及びサブコンタク
トを発生させるコンタクト孔形成工程と、ウェルコンタ
クト及びサブコンタクトとチップレイアウトを入力と
し、チップレイアウトにウェルコンタクト及びサブコン
タクトがマージされた状態の実チップレイアウトを出力
するマージ処理工程とからなることを特徴とする。この
ような手順を記録した記録媒体を読み込んで動作するコ
ンピュータを搭載し、各工程のアルゴリズムに基づいて
動作する装置は、大規模高集積化されたチップであって
も、図形処理などの簡単な手法で短時間でウェルコンタ
クト及びサブコンタクトを発生させることができる利点
がある。更に、必要なデータ層が従来のものと比べて少
なく、扱うデータ量が小さくなることから、処理時間が
短縮される利点がある。よって、生産性向上、作業性向
上、更にコストの低減を実現することができる。
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記憶媒体によれば、プリミティブセルの自動配置
を行う自動配置工程と、各プリミティブセルの回路機能
を満たすようにプリミティブセル内に形成されたトラン
ジスタ及び配線のレイアウトであり、トランジスタの拡
散層と対向し、且つ近接するプリミティブセルの周縁部
とで設定される領域内にダミー層が形成されると共に、
係るダミー層に近接しているプリミティブセルの周縁部
の延長方向のダミー層の幅が所定の幅に形成されてなる
プリミティブレイアウトと、前記自動配置工程によって
得られるプリミティブセルの配置情報とのデータを用い
て、チップレイアウトを作成するチップレイアウト作成
工程と、プリミティブレイアウトに含まれるダミー層を
抽出し、発生予定層を発生させる発生予定層抽出工程
と、発生予定層にウェルコンタクト及びサブコンタクト
発生条件を与えるウェルコンタクト及びサブコンタクト
発生予定領域工程と、前記ウェルコンタクト及びサブコ
ンタクト発生条件から、ウェルコンタクト及びサブコン
タクト発生の可否を判定し、可能と判定された発生予定
層をウェルコンタクト及びサブコンタクト層とするウェ
ルコンタクト及びサブコンタクト発生工程と、ウェルコ
ンタクト層及びサブコンタクト層の所定の位置にコンタ
クト孔を発生させ、ウェルコンタクト及びサブコンタク
トを発生させるコンタクト孔形成工程と、ウェルコンタ
クト及びサブコンタクトとチップレイアウトを入力と
し、チップレイアウトにウェルコンタクト及びサブコン
タクトがマージされた状態の実チップレイアウトを出力
するマージ処理工程とからなることを特徴とする。この
ような手順を記録した記録媒体を読み込んで動作するコ
ンピュータを搭載し、各工程のアルゴリズムに基づいて
動作する装置は、大規模高集積化されたチップであって
も、図形処理などの簡単な手法で短時間でウェルコンタ
クト及びサブコンタクトを発生させることができる利点
がある。更に、必要なデータ層が従来のものと比べて少
なく、扱うデータ量が小さくなることから、処理時間が
短縮される利点がある。よって、生産性向上、作業性向
上、更にコストの低減を実現することができる。
【0021】また、本出願第8の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層にウェルコンタクト
及びサブコンタクト発生条件を与えるウェルコンタクト
及びサブコンタクト発生予定領域工程と、前記ウェルコ
ンタクト及びサブコンタクト発生条件から、ウェルコン
タクト及びサブコンタクト発生の可否を判定し、可能と
判定された発生予定層をウェルコンタクト層及びサブコ
ンタクト層とするウェルコンタクト及びサブコンタクト
発生工程と、プリミティブレイアウトで構成されるチッ
プ内に配置するウェルコンタクト及びサブコンタクトの
必要数を規定するウェルコンタクト及びサブコンタクト
必須条件と、前記ウェルコンタクト及びサブコンタクト
必須条件を与え、ウェルコンタクト及びサブコンタクト
層がチップ内に必要な間隔に存在するか判定する必須条
件判定工程と、ウェルコンタクト及びサブコンタクト層
の所定の位置にコンタクト孔を形成させ、ウェルコンタ
クト及びサブコンタクトを発生させるコンタクト孔形成
工程とウェルコンタクト及びサブコンタクトとチップレ
イアウトを入力とし、チップレイアウトにウェルコンタ
クト及びサブコンタクトがマージされた状態の実チップ
レイアウトを出力するマージ処理工程とからなることを
特徴とするウェルコンタクト及びサブコンタクト発生手
法をコンピュータに実行させるプログラムを記録したコ
ンピュータ読み取り可能な記録媒体である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層にウェルコンタクト
及びサブコンタクト発生条件を与えるウェルコンタクト
及びサブコンタクト発生予定領域工程と、前記ウェルコ
ンタクト及びサブコンタクト発生条件から、ウェルコン
タクト及びサブコンタクト発生の可否を判定し、可能と
判定された発生予定層をウェルコンタクト層及びサブコ
ンタクト層とするウェルコンタクト及びサブコンタクト
発生工程と、プリミティブレイアウトで構成されるチッ
プ内に配置するウェルコンタクト及びサブコンタクトの
必要数を規定するウェルコンタクト及びサブコンタクト
必須条件と、前記ウェルコンタクト及びサブコンタクト
必須条件を与え、ウェルコンタクト及びサブコンタクト
層がチップ内に必要な間隔に存在するか判定する必須条
件判定工程と、ウェルコンタクト及びサブコンタクト層
の所定の位置にコンタクト孔を形成させ、ウェルコンタ
クト及びサブコンタクトを発生させるコンタクト孔形成
工程とウェルコンタクト及びサブコンタクトとチップレ
イアウトを入力とし、チップレイアウトにウェルコンタ
クト及びサブコンタクトがマージされた状態の実チップ
レイアウトを出力するマージ処理工程とからなることを
特徴とするウェルコンタクト及びサブコンタクト発生手
法をコンピュータに実行させるプログラムを記録したコ
ンピュータ読み取り可能な記録媒体である。
【0022】したがって、本出願第8の発明のウェルコ
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記録媒体によれば、プリミティブセルの自動配置
を行う自動配置工程と、各プリミティブセルの回路機能
を満たすようにプリミティブセル内に形成されたトラン
ジスタ、配線、及びウェルコンタクト及びサブコンタク
トのレイアウトであり、トランジスタの拡散層と対向
し、且つ近接するプリミティブセルの周縁部とで設定さ
れる領域内にダミー層を形成させると共に、係るダミー
層に近接しているプリミティブセルの周縁部の延長方向
のダミー層の幅が所定の幅に形成され、更にウェルコン
タクト及びサブコンタクトの上層にダミー層が形成され
てなるプリミティブレイアウトと、前記自動配置工程に
よって得られるプリミティブセルの配置情報とのデータ
を用いて、チップレイアウトを作成するチップレイアウ
ト作成工程と、プリミティブレイアウトに含まれるダミ
ー層を抽出し、発生予定層を形成させる発生予定層抽出
工程と、発生予定層にウェルコンタクト及びサブコンタ
クト発生条件を与えるウェルコンタクト及びサブコンタ
クト発生予定領域工程と、前記ウェルコンタクト及びサ
ブコンタクト発生条件から、ウェルコンタクト及びサブ
コンタクト発生の可否を判定し、可能と判定された発生
予定層をウェルコンタクト層及びサブコンタクト層とす
るウェルコンタクト及びサブコンタクト発生工程と、プ
リミティブレイアウトで構成されるチップ内に配置する
ウェルコンタクト及びサブコンタクトの必要数を規定す
るウェルコンタクト及びサブコンタクト必須条件と、前
記ウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するか判定する必須条件判定工程
と、ウェルコンタクト及びサブコンタクト層の所定の位
置にコンタクト孔を形成させ、ウェルコンタクト及びサ
ブコンタクトを発生させるコンタクト孔形成工程とウェ
ルコンタクト及びサブコンタクトとチップレイアウトを
入力とし、チップレイアウトにウェルコンタクト及びサ
ブコンタクトがマージされた状態の実チップレイアウト
を出力するマージ処理工程とからなることを特徴とす
る。このような手順を記録した記録媒体を読み込んで動
作するコンピュータによって、各工程のアルゴリズムに
基づいて動作する装置は、大規模高集積化されたチップ
であっても、図形処理などの簡単な手法で短時間でウェ
ルコンタクト及びサブコンタクトを発生させることがで
きる利点がある。更に、必要なデータ層が従来のものと
比べて少なく、扱うデータ量が小さくなることから、処
理時間が短縮される利点がある。よって、生産性向上、
作業性向上、更にコストの低減を実現することができ
る。
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記録媒体によれば、プリミティブセルの自動配置
を行う自動配置工程と、各プリミティブセルの回路機能
を満たすようにプリミティブセル内に形成されたトラン
ジスタ、配線、及びウェルコンタクト及びサブコンタク
トのレイアウトであり、トランジスタの拡散層と対向
し、且つ近接するプリミティブセルの周縁部とで設定さ
れる領域内にダミー層を形成させると共に、係るダミー
層に近接しているプリミティブセルの周縁部の延長方向
のダミー層の幅が所定の幅に形成され、更にウェルコン
タクト及びサブコンタクトの上層にダミー層が形成され
てなるプリミティブレイアウトと、前記自動配置工程に
よって得られるプリミティブセルの配置情報とのデータ
を用いて、チップレイアウトを作成するチップレイアウ
ト作成工程と、プリミティブレイアウトに含まれるダミ
ー層を抽出し、発生予定層を形成させる発生予定層抽出
工程と、発生予定層にウェルコンタクト及びサブコンタ
クト発生条件を与えるウェルコンタクト及びサブコンタ
クト発生予定領域工程と、前記ウェルコンタクト及びサ
ブコンタクト発生条件から、ウェルコンタクト及びサブ
コンタクト発生の可否を判定し、可能と判定された発生
予定層をウェルコンタクト層及びサブコンタクト層とす
るウェルコンタクト及びサブコンタクト発生工程と、プ
リミティブレイアウトで構成されるチップ内に配置する
ウェルコンタクト及びサブコンタクトの必要数を規定す
るウェルコンタクト及びサブコンタクト必須条件と、前
記ウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するか判定する必須条件判定工程
と、ウェルコンタクト及びサブコンタクト層の所定の位
置にコンタクト孔を形成させ、ウェルコンタクト及びサ
ブコンタクトを発生させるコンタクト孔形成工程とウェ
ルコンタクト及びサブコンタクトとチップレイアウトを
入力とし、チップレイアウトにウェルコンタクト及びサ
ブコンタクトがマージされた状態の実チップレイアウト
を出力するマージ処理工程とからなることを特徴とす
る。このような手順を記録した記録媒体を読み込んで動
作するコンピュータによって、各工程のアルゴリズムに
基づいて動作する装置は、大規模高集積化されたチップ
であっても、図形処理などの簡単な手法で短時間でウェ
ルコンタクト及びサブコンタクトを発生させることがで
きる利点がある。更に、必要なデータ層が従来のものと
比べて少なく、扱うデータ量が小さくなることから、処
理時間が短縮される利点がある。よって、生産性向上、
作業性向上、更にコストの低減を実現することができ
る。
【0023】また、本出願第9の発明は、ウェルコンタ
クト及びサブコンタクト発生条件は、前記トランジスタ
の拡散層に対向するプリミティブセル周縁部と前記トラ
ンジスタの拡散層間の距離で設定されるダミー層の幅の
みで可否を判定することを特徴とする。
クト及びサブコンタクト発生条件は、前記トランジスタ
の拡散層に対向するプリミティブセル周縁部と前記トラ
ンジスタの拡散層間の距離で設定されるダミー層の幅の
みで可否を判定することを特徴とする。
【0024】したがって、本出願第9の発明のウェルコ
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記録媒体によれば、ウェルコンタクト及びサブコ
ンタクト発生条件は、前記トランジスタの拡散層に対向
するプリミティブセル周縁部と前記トランジスタの拡散
層間の距離で設定されるダミー層の幅のみで可否を判定
することを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータによって、各工
程のアルゴリズムに基づいて動作する装置は、コンタク
トを形成させる時に、コンタクトを形成させることがで
きるプリミティブセルの周縁部方向のダミー層の幅を判
定することが不必要となり、図形処理のみでウェルコン
タクト及びサブコンタクトを発生することができる利点
がある。つまり、処理工程の簡易化とコストの低減を実
現することができる利点がある。
ンタクト及びサブコンタクト発生手法をコンピュータに
実行させるプログラムを記録したコンピュータ読み取り
可能な記録媒体によれば、ウェルコンタクト及びサブコ
ンタクト発生条件は、前記トランジスタの拡散層に対向
するプリミティブセル周縁部と前記トランジスタの拡散
層間の距離で設定されるダミー層の幅のみで可否を判定
することを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータによって、各工
程のアルゴリズムに基づいて動作する装置は、コンタク
トを形成させる時に、コンタクトを形成させることがで
きるプリミティブセルの周縁部方向のダミー層の幅を判
定することが不必要となり、図形処理のみでウェルコン
タクト及びサブコンタクトを発生することができる利点
がある。つまり、処理工程の簡易化とコストの低減を実
現することができる利点がある。
【0025】また、本出願第10の発明は、コンタクト
孔形成工程における所定の位置を、ウェルコンタクト及
びサブコンタクト層の中心近傍とすることを特徴とす
る。
孔形成工程における所定の位置を、ウェルコンタクト及
びサブコンタクト層の中心近傍とすることを特徴とす
る。
【0026】したがって、本出願第10の発明のウェル
コンタクト及びサブコンタクト発生手法をコンピュータ
に実行させるプログラムを記録したコンピュータ読み取
り可能な記録媒体によれば、コンタクト孔形成工程にお
ける所定の位置を、ウェルコンタクト及びサブコンタク
ト層の中心近傍とすることを特徴とする。このような手
順を記録した記録媒体を読み込んで動作するコンピュー
タによって、各工程のアルゴリズムに基づいて動作する
装置は、ウェルコンタクト及びサブコンタクトを確実に
発生させることができる利点がある。
コンタクト及びサブコンタクト発生手法をコンピュータ
に実行させるプログラムを記録したコンピュータ読み取
り可能な記録媒体によれば、コンタクト孔形成工程にお
ける所定の位置を、ウェルコンタクト及びサブコンタク
ト層の中心近傍とすることを特徴とする。このような手
順を記録した記録媒体を読み込んで動作するコンピュー
タによって、各工程のアルゴリズムに基づいて動作する
装置は、ウェルコンタクト及びサブコンタクトを確実に
発生させることができる利点がある。
【0027】
【発明の実施の形態】以下に本発明の実施の形態のプリ
ミティブレイアウト、ウェルコンタクト及びサブコンタ
クト発生手法、及びウェルコンタクト及びサブコンタク
ト発生手法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体につき図面
を参照して説明する。
ミティブレイアウト、ウェルコンタクト及びサブコンタ
クト発生手法、及びウェルコンタクト及びサブコンタク
ト発生手法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体につき図面
を参照して説明する。
【0028】実施の形態1 図1は本発明の実施の形態1のを示すプリミティブレイ
アウトを示すレイアウト図である。図2は本発明の実施
の形態1の自動配置時のウェルコンタクト及びサブコン
タクト発生手法のフローチャートである。図2における
本発明の実施の形態1の自動配置時のウェルコンタクト
及びサブコンタクト発生手法を説明する前に、その構成
要素であるプリミティブレイアウト2を図1を参照して
説明する。図1において、本発明の実施の形態1のプリ
ミティブレイアウト2は、チップレイアウト4上の各プ
リミティブセルの回路機能を満たすように配置されたト
ランジスタや配線のレイアウトである。レイアウトされ
ているトランジスタや配線はチップ配置時に隣接するデ
ータとの間隔基準を満たすようにプリミティブセル枠1
4内に配置されている。また、プリミティブレイアウト
2は、プリミティブセル内に設けられたPchトランジ
スタ拡散層43又はNchトランジスタ拡散層44と対
向するプリミティブセル枠14と、Pchトランジスタ
拡散層43及びNchトランジスタ拡散層44とで形成
される領域内にウェルコンタクト及びサブコンタクト発
生用のダミー層19、20、21を有する。また、プリ
ミティブセル枠14は、プリミティブセルの領域を規定
するものである。係るプリミティブレイアウト2は前記
プリミティブセル枠14の内部に構成されるものであ
る。すなわち、プリミティブセル枠14は規格化された
大きさを有し、トランジスタ等の各要素はプリミティブ
セル枠14の内部に構成されるものである。また、プリ
ミティブレイアウト2はVDD供給配線15とGND供
給配線16を有している。さらにPchトランジスタ拡
散層43にVDDを供給するソースコンタクト17、N
chトランジスタ拡散層44にGNDを供給するソース
コンタクト18を有している。また、Nウェル(図示せ
ず)内のウェルコンタクト及びサブコンタクト発生用の
ダミー層19は、ソースとなっているPchトランジス
タ拡散層43の端部とプリミティブセル枠14との間に
配置されている。また、係るダミー層19はトランジス
タの拡散層と対向し、且つ近接するプリミティブセルの
周縁部とで設定される領域内にダミー層が形成されると
共に、係るダミー層に近接しているプリミティブセル枠
14の延長方向の幅が所定の幅(以下、高さ)に形成さ
れている。また、前記高さは、ウェルコンタクト及びサ
ブコンタクトを発生し得る幅に形成されてなるものであ
る。また、Pウェル(図示せず)内に形成されたウェル
コンタクト及びサブコンタクト発生用のダミー層20
は、ソースとなっているNchトランジスタ拡散層44
の端部とプリミティブセル枠14との間に配置されてい
る。係るダミー層20はダミー層19と同様にウェルコ
ンタクト及びサブコンタクトを発生可能な高さに形成し
てなるものである。また、ここで述べたウェルコンタク
ト及びサブコンタクトを発生可能な高さはチップの種類
によって異なるため、特に規定はしない。また、Pウェ
ル内のウェルコンタクト及びサブコンタクト発生用のダ
ミー層21は、ドレインとなっているNchトランジス
タ拡散層44の端部から、係るNchトランジスタ拡散
層44とウェルコンタクト及びサブコンタクト間隔を規
定した設計基準を満たす距離分離れた位置からプリミテ
ィブセル枠14との間に配置されている。ダミー層21
も同様にウェルコンタクト及びサブコンタクトを発生可
能な高さに形成されてなるものである。また、Nウェル
内のウェルコンタクト及びサブコンタクト発生用のダミ
ー層19とPウェル内のウェルコンタクト及びサブコン
タクト発生用のダミー層20、21には実際のレイアウ
トで使用されている層と性質が異なる層を割り当ててあ
る。Nウェル内の右端にはダミー層が配置されていない
が、Nchトランジスタ拡散層43とウェルコンタクト
及びサブコンタクトの間隔を規定した設計基準を満たす
距離が確保できない場合は、ダミー層を配置しなくとも
よい。
アウトを示すレイアウト図である。図2は本発明の実施
の形態1の自動配置時のウェルコンタクト及びサブコン
タクト発生手法のフローチャートである。図2における
本発明の実施の形態1の自動配置時のウェルコンタクト
及びサブコンタクト発生手法を説明する前に、その構成
要素であるプリミティブレイアウト2を図1を参照して
説明する。図1において、本発明の実施の形態1のプリ
ミティブレイアウト2は、チップレイアウト4上の各プ
リミティブセルの回路機能を満たすように配置されたト
ランジスタや配線のレイアウトである。レイアウトされ
ているトランジスタや配線はチップ配置時に隣接するデ
ータとの間隔基準を満たすようにプリミティブセル枠1
4内に配置されている。また、プリミティブレイアウト
2は、プリミティブセル内に設けられたPchトランジ
スタ拡散層43又はNchトランジスタ拡散層44と対
向するプリミティブセル枠14と、Pchトランジスタ
拡散層43及びNchトランジスタ拡散層44とで形成
される領域内にウェルコンタクト及びサブコンタクト発
生用のダミー層19、20、21を有する。また、プリ
ミティブセル枠14は、プリミティブセルの領域を規定
するものである。係るプリミティブレイアウト2は前記
プリミティブセル枠14の内部に構成されるものであ
る。すなわち、プリミティブセル枠14は規格化された
大きさを有し、トランジスタ等の各要素はプリミティブ
セル枠14の内部に構成されるものである。また、プリ
ミティブレイアウト2はVDD供給配線15とGND供
給配線16を有している。さらにPchトランジスタ拡
散層43にVDDを供給するソースコンタクト17、N
chトランジスタ拡散層44にGNDを供給するソース
コンタクト18を有している。また、Nウェル(図示せ
ず)内のウェルコンタクト及びサブコンタクト発生用の
ダミー層19は、ソースとなっているPchトランジス
タ拡散層43の端部とプリミティブセル枠14との間に
配置されている。また、係るダミー層19はトランジス
タの拡散層と対向し、且つ近接するプリミティブセルの
周縁部とで設定される領域内にダミー層が形成されると
共に、係るダミー層に近接しているプリミティブセル枠
14の延長方向の幅が所定の幅(以下、高さ)に形成さ
れている。また、前記高さは、ウェルコンタクト及びサ
ブコンタクトを発生し得る幅に形成されてなるものであ
る。また、Pウェル(図示せず)内に形成されたウェル
コンタクト及びサブコンタクト発生用のダミー層20
は、ソースとなっているNchトランジスタ拡散層44
の端部とプリミティブセル枠14との間に配置されてい
る。係るダミー層20はダミー層19と同様にウェルコ
ンタクト及びサブコンタクトを発生可能な高さに形成し
てなるものである。また、ここで述べたウェルコンタク
ト及びサブコンタクトを発生可能な高さはチップの種類
によって異なるため、特に規定はしない。また、Pウェ
ル内のウェルコンタクト及びサブコンタクト発生用のダ
ミー層21は、ドレインとなっているNchトランジス
タ拡散層44の端部から、係るNchトランジスタ拡散
層44とウェルコンタクト及びサブコンタクト間隔を規
定した設計基準を満たす距離分離れた位置からプリミテ
ィブセル枠14との間に配置されている。ダミー層21
も同様にウェルコンタクト及びサブコンタクトを発生可
能な高さに形成されてなるものである。また、Nウェル
内のウェルコンタクト及びサブコンタクト発生用のダミ
ー層19とPウェル内のウェルコンタクト及びサブコン
タクト発生用のダミー層20、21には実際のレイアウ
トで使用されている層と性質が異なる層を割り当ててあ
る。Nウェル内の右端にはダミー層が配置されていない
が、Nchトランジスタ拡散層43とウェルコンタクト
及びサブコンタクトの間隔を規定した設計基準を満たす
距離が確保できない場合は、ダミー層を配置しなくとも
よい。
【0029】次に、図2を参照して、本発明の実施の形
態1の自動配置時のウェルコンタクト及びサブコンタク
ト発生手法を説明する。ここで説明するウェルコンタク
ト及びサブコンタクト発生手法の構成要素であるダミー
層は、図1に示したダミー層19、20、21である。
また、図2におけるチップレイアウトは図1に示したプ
リミティブレイアウト2をその構成要素としている。ま
た、係るダミー層には、工程が順次進行するにつれ、選
択され、異なるデータ層へ変換される。以上の点から、
図2の説明におけるダミー層は、符号を付すことによる
混乱を回避するべく符号を付さずに説明する。係るダミ
ー層の説明は別の図面を参照して後に行う。
態1の自動配置時のウェルコンタクト及びサブコンタク
ト発生手法を説明する。ここで説明するウェルコンタク
ト及びサブコンタクト発生手法の構成要素であるダミー
層は、図1に示したダミー層19、20、21である。
また、図2におけるチップレイアウトは図1に示したプ
リミティブレイアウト2をその構成要素としている。ま
た、係るダミー層には、工程が順次進行するにつれ、選
択され、異なるデータ層へ変換される。以上の点から、
図2の説明におけるダミー層は、符号を付すことによる
混乱を回避するべく符号を付さずに説明する。係るダミ
ー層の説明は別の図面を参照して後に行う。
【0030】図2を参照して、自動配置時のウェルコン
タクト及びサブコンタクト発生手法を説明する。尚、本
段落ではまずその構成を説明することとする。配置情報
1は、ASICのチップ設計におけるプリミティブセル
の自動配置31により得ることができる情報である。ま
た、チップレイアウト作成工程3は、配置情報1とプリ
ミティブレイアウト2を読み込みチップレイアウト4を
出力する工程である。また、発生予定領域抽出工程5
は、プリミティブレイアウト2に含まれるダミー層を抽
出し、Nウェル内、Pウェル内の各々のダミー層に対応
した発生予定層6を発生させる工程である。ウェルコン
タクト及びサブコンタクト発生条件7は、発生予定層6
にウェルコンタクト及びサブコンタクト11を発生させ
ることが可能か否かを判定する条件である。例えば、係
る条件を発生予定層6の幅とする。また、係る幅はプロ
セスの制約上、ウェルコンタクト及びサブコンタクト1
1を配置するために最低限必要な幅とする。また、前記
幅は、Pchトランジスタ拡散層43及びNchトラン
ジスタ拡散層44と、プリミティブセル枠14で設定さ
れる方向の発生予定層6の幅である。しかし、本発明の
プリミティブレイアウト2に含まれるダミー層はウェル
コンタクト及びサブコンタクト11を発生することがで
きる高さを有していることから幅のみを判定基準とする
ことができる。また、ウェルコンタクト及びサブコンタ
クト発生ステップ8は、発生予定層6のうちウェルコン
タクト及びサブコンタクト発生条件7を満たすものをウ
ェルコンタクト層及びサブコンタクト層9に変換する工
程である。例えば、ウェルコンタクト及びサブコンタク
ト発生条件7を発生予定層6のPchトランジスタ拡散
層43及びNchトランジスタ拡散層44と、プリミテ
ィブセル枠14で設定される方向の発生予定層6の幅と
して、条件を満たすもの発生予定層6と満たさない発生
予定層6とに判別し、条件を満たす発生予定層6につい
てウェルコンタクト層及びサブコンタクト層9に変換・
出力する工程である。次に、ウェルコンタクト層及びサ
ブコンタクト層9にコンタクト孔が発生されVDD及び
GNDを供給するコンタクト孔発生工程10について説
明する。VDD供給配線及びGND供給配線の下層でウ
ェルコンタクト層及びサブコンタクト層9の横方向での
中心にコンタクト孔を発生させる。これにより、ウェル
コンタクト及びサブコンタクト11が発生される。次
に、マージ処理工程12において、チップレイアウト4
とウェルコンタクト及びサブコンタクト11をマージ
し、実チップレイアウト13を作成する。本発明の自動
配置時のウェルコンタクト及びサブコンタクト発生手法
は以上の構成からなるものである。
タクト及びサブコンタクト発生手法を説明する。尚、本
段落ではまずその構成を説明することとする。配置情報
1は、ASICのチップ設計におけるプリミティブセル
の自動配置31により得ることができる情報である。ま
た、チップレイアウト作成工程3は、配置情報1とプリ
ミティブレイアウト2を読み込みチップレイアウト4を
出力する工程である。また、発生予定領域抽出工程5
は、プリミティブレイアウト2に含まれるダミー層を抽
出し、Nウェル内、Pウェル内の各々のダミー層に対応
した発生予定層6を発生させる工程である。ウェルコン
タクト及びサブコンタクト発生条件7は、発生予定層6
にウェルコンタクト及びサブコンタクト11を発生させ
ることが可能か否かを判定する条件である。例えば、係
る条件を発生予定層6の幅とする。また、係る幅はプロ
セスの制約上、ウェルコンタクト及びサブコンタクト1
1を配置するために最低限必要な幅とする。また、前記
幅は、Pchトランジスタ拡散層43及びNchトラン
ジスタ拡散層44と、プリミティブセル枠14で設定さ
れる方向の発生予定層6の幅である。しかし、本発明の
プリミティブレイアウト2に含まれるダミー層はウェル
コンタクト及びサブコンタクト11を発生することがで
きる高さを有していることから幅のみを判定基準とする
ことができる。また、ウェルコンタクト及びサブコンタ
クト発生ステップ8は、発生予定層6のうちウェルコン
タクト及びサブコンタクト発生条件7を満たすものをウ
ェルコンタクト層及びサブコンタクト層9に変換する工
程である。例えば、ウェルコンタクト及びサブコンタク
ト発生条件7を発生予定層6のPchトランジスタ拡散
層43及びNchトランジスタ拡散層44と、プリミテ
ィブセル枠14で設定される方向の発生予定層6の幅と
して、条件を満たすもの発生予定層6と満たさない発生
予定層6とに判別し、条件を満たす発生予定層6につい
てウェルコンタクト層及びサブコンタクト層9に変換・
出力する工程である。次に、ウェルコンタクト層及びサ
ブコンタクト層9にコンタクト孔が発生されVDD及び
GNDを供給するコンタクト孔発生工程10について説
明する。VDD供給配線及びGND供給配線の下層でウ
ェルコンタクト層及びサブコンタクト層9の横方向での
中心にコンタクト孔を発生させる。これにより、ウェル
コンタクト及びサブコンタクト11が発生される。次
に、マージ処理工程12において、チップレイアウト4
とウェルコンタクト及びサブコンタクト11をマージ
し、実チップレイアウト13を作成する。本発明の自動
配置時のウェルコンタクト及びサブコンタクト発生手法
は以上の構成からなるものである。
【0031】次に、上記の構成でなる本発明の自動配置
時のウェルコンタクト及びサブコンタクト発生手法によ
る動作を図面を参照して更に詳細に説明する。図1及び
図2において、自動配置工程31によって得られた配置
情報1とプリミティブレイアウト2は、チップレイアウ
ト作成工程3へ入力される。チップレイアウト作成工程
では、入力された配置情報1に含まれる各プリミティブ
セルの配置座標、方向等に沿ってプリミティブレイアウ
ト2をチップ上に配置し、チップレイアウト4を作成す
る。
時のウェルコンタクト及びサブコンタクト発生手法によ
る動作を図面を参照して更に詳細に説明する。図1及び
図2において、自動配置工程31によって得られた配置
情報1とプリミティブレイアウト2は、チップレイアウ
ト作成工程3へ入力される。チップレイアウト作成工程
では、入力された配置情報1に含まれる各プリミティブ
セルの配置座標、方向等に沿ってプリミティブレイアウ
ト2をチップ上に配置し、チップレイアウト4を作成す
る。
【0032】図3は、チップレイアウト4の一例を示し
たレイアウト図である。チップレイアウト4を構成して
いるインバータ等の各種の回路機能を有した各プリミテ
ィブレイアウト2は、配置情報1によって配置座標、方
向が決定されている。また、各プリミティブレイアウト
2の内部に含まれるNウェル内のダミー層22を例えば
a層とする。また、Pウェル内に形成されたダミー層2
3をb層とする。
たレイアウト図である。チップレイアウト4を構成して
いるインバータ等の各種の回路機能を有した各プリミテ
ィブレイアウト2は、配置情報1によって配置座標、方
向が決定されている。また、各プリミティブレイアウト
2の内部に含まれるNウェル内のダミー層22を例えば
a層とする。また、Pウェル内に形成されたダミー層2
3をb層とする。
【0033】チップレイアウト4は、発生予定領域抽出
工程5へ入力される。発生予定領域抽出工程5は、入力
されたチップレイアウト4に含まれるダミー層22、2
3に対してOR処理を行い、隣接した2つのダミー層を
1つの発生予定領域6(図2における符号)とする。こ
のとき、隣接するダミー層が存在しないものは、そのま
まダミー層を発生予定領域6とする。
工程5へ入力される。発生予定領域抽出工程5は、入力
されたチップレイアウト4に含まれるダミー層22、2
3に対してOR処理を行い、隣接した2つのダミー層を
1つの発生予定領域6(図2における符号)とする。こ
のとき、隣接するダミー層が存在しないものは、そのま
まダミー層を発生予定領域6とする。
【0034】また、図4は、図3に示されたチップレイ
アウト4を入力とし、発生予定領域抽出工程5の出力結
果である発生予定領域6を示した図である。Nウェル
(図示せず)内に発生予定領域24を有している。さら
に、Nウェル内の発生予定領域25は、隣接したプリミ
ティブセル間でダミー層22、23の一部が接触してお
り、OR処理により1つの発生予定領域25となってい
る。この時、発生予定領域24及び発生予定領域25
は、双方共にa層のままである。また、Pウェル(図示
せず)内に発生予定領域26を有している。また、Pウ
ェル内の発生予定領域27についても、隣接したプリミ
ティブセル間でダミー層23の一部が接触しており、O
R処理により1つの発生予定領域27となっている。こ
の時、発生予定領域26及び発生予定領域27はb層の
ままである。
アウト4を入力とし、発生予定領域抽出工程5の出力結
果である発生予定領域6を示した図である。Nウェル
(図示せず)内に発生予定領域24を有している。さら
に、Nウェル内の発生予定領域25は、隣接したプリミ
ティブセル間でダミー層22、23の一部が接触してお
り、OR処理により1つの発生予定領域25となってい
る。この時、発生予定領域24及び発生予定領域25
は、双方共にa層のままである。また、Pウェル(図示
せず)内に発生予定領域26を有している。また、Pウ
ェル内の発生予定領域27についても、隣接したプリミ
ティブセル間でダミー層23の一部が接触しており、O
R処理により1つの発生予定領域27となっている。こ
の時、発生予定領域26及び発生予定領域27はb層の
ままである。
【0035】発生予定領域6とウェルコンタクト及びサ
ブコンタクト発生条件7はウェルコンタクト層及びサブ
コンタクト層発生工程8へ入力される。ウェルコンタク
ト及びサブコンタクト発生条件7には発生予定領域6の
幅を規定している。また、各発生予定領域6がその幅を
満たしているかを判定し、満たしているものをウェルコ
ンタクト層及びサブコンタクト層9として出力する。判
定方法は、レイアウトが設計基準を満たしているかをチ
ェックするツール、手法と同等のもので行う。チェック
結果をレイアウトとしてウェルコンタクト層及びサブコ
ンタクト層9で使用している層で出力することにより、
設計基準を満たしているものがウェルコンタクト層及び
サブコンタクト層9として出力される。この時、Nウェ
ル内の発生領域とPウェル内の発生予定領域24、2
5、26、27には実際のレイアウトで使われている層
と性質が異なる層を割り当てる。
ブコンタクト発生条件7はウェルコンタクト層及びサブ
コンタクト層発生工程8へ入力される。ウェルコンタク
ト及びサブコンタクト発生条件7には発生予定領域6の
幅を規定している。また、各発生予定領域6がその幅を
満たしているかを判定し、満たしているものをウェルコ
ンタクト層及びサブコンタクト層9として出力する。判
定方法は、レイアウトが設計基準を満たしているかをチ
ェックするツール、手法と同等のもので行う。チェック
結果をレイアウトとしてウェルコンタクト層及びサブコ
ンタクト層9で使用している層で出力することにより、
設計基準を満たしているものがウェルコンタクト層及び
サブコンタクト層9として出力される。この時、Nウェ
ル内の発生領域とPウェル内の発生予定領域24、2
5、26、27には実際のレイアウトで使われている層
と性質が異なる層を割り当てる。
【0036】図5は、図4に示された発生予定領域6を
入力としてウェルコンタクト層及びサブコンタクト層発
生工程8によって出力されるウェルコンタクト層及びサ
ブコンタクト層9を示した図である。ここで、例えばN
ウェル内のウェルコンタクト層及びサブコンタクト層2
8はc層となり、Pウェル内のウェルコンタクト層及び
サブコンタクト層29はd層となる。
入力としてウェルコンタクト層及びサブコンタクト層発
生工程8によって出力されるウェルコンタクト層及びサ
ブコンタクト層9を示した図である。ここで、例えばN
ウェル内のウェルコンタクト層及びサブコンタクト層2
8はc層となり、Pウェル内のウェルコンタクト層及び
サブコンタクト層29はd層となる。
【0037】ウェルコンタクト層及びサブコンタクト層
9はコンタクト孔発生ステップ10へと入力され、各ウ
ェルコンタクト層及びサブコンタクト層の横方向の中
心、且つVDD・GND供給配線の下層となる座標にコ
ンタクト孔を発生させる。これにより、ウェルコンタク
ト及びサブコンタクトが発生されたことになる。
9はコンタクト孔発生ステップ10へと入力され、各ウ
ェルコンタクト層及びサブコンタクト層の横方向の中
心、且つVDD・GND供給配線の下層となる座標にコ
ンタクト孔を発生させる。これにより、ウェルコンタク
ト及びサブコンタクトが発生されたことになる。
【0038】図6は、図5に示されたウェルコンタクト
層及びサブコンタクト層28、29の上にコンタクト孔
を発生させた図である。また、コンタクト孔30は、V
DD供給配線15及びGND供給配線16の下層に位置
し、更に各ウェルコンタクト層及びサブコンタクト層2
8、29の横方向の中心に配置されている。
層及びサブコンタクト層28、29の上にコンタクト孔
を発生させた図である。また、コンタクト孔30は、V
DD供給配線15及びGND供給配線16の下層に位置
し、更に各ウェルコンタクト層及びサブコンタクト層2
8、29の横方向の中心に配置されている。
【0039】次に、ウェルコンタクト及びサブコンタク
ト11とチップレイアウト4はマージ処理12の入力と
なり、チップレイアウト4にウェルコンタクト及びサブ
コンタクト11がマージされた状態の実チップレイアウ
ト13が出力される。
ト11とチップレイアウト4はマージ処理12の入力と
なり、チップレイアウト4にウェルコンタクト及びサブ
コンタクト11がマージされた状態の実チップレイアウ
ト13が出力される。
【0040】以上で説明した自動配置時のウェルコンタ
クト及びサブコンタクト発生手法によれば、ダミー層1
9、20、21をプリミティブレイアウトに置くこと
で、従来例における電位追跡工程37といった処理を行
うことなく、簡単な図形処理のみでウェルコンタクト及
びサブコンタクトを発生させることができる。つまり、
処理時間を短縮でき、更にコストを低減させることがで
きる。また、必要とするデータ層が、実施の形態1では
2層のみとなることから、扱うデータが小さくなること
で処理時間が短縮される。また、実施の形態1で使用さ
れる2層はNウェル内、及びPウェル内を識別するため
のものである。
クト及びサブコンタクト発生手法によれば、ダミー層1
9、20、21をプリミティブレイアウトに置くこと
で、従来例における電位追跡工程37といった処理を行
うことなく、簡単な図形処理のみでウェルコンタクト及
びサブコンタクトを発生させることができる。つまり、
処理時間を短縮でき、更にコストを低減させることがで
きる。また、必要とするデータ層が、実施の形態1では
2層のみとなることから、扱うデータが小さくなること
で処理時間が短縮される。また、実施の形態1で使用さ
れる2層はNウェル内、及びPウェル内を識別するため
のものである。
【0041】実施の形態2 次に上述の実施の形態1のプリミティブレイアウト、ウ
ェルコンタクト及びサブコンタクト発生手法、及びウェ
ルコンタクト及びサブコンタクト発生手法をコンピュー
タに実行させるプログラムを記録したコンピュータ読み
取り可能な記録媒体とは異なる本発明の実施の形態2に
つき図面を参照して説明する。図7を参照すると、本発
明の実施の形態2は、プリミティブレイアウト32のデ
ータ構成の点とウェルコンタクト及びサブコンタクト必
須条件33と必須条件判定工程34を有する点で、実施
の形態1のプリミティブレイアウト、ウェルコンタクト
及びサブコンタクト発生手法、及びウェルコンタクト及
びサブコンタクト発生手法をコンピュータに実行させる
プログラムを記録したコンピュータ読み取り可能な記録
媒体と異なる。ウェルコンタクト及びサブコンタクト必
須条件33は、チップ内に配置するウェルコンタクト及
びサブコンタクトの必要数を規定するものある。例えば
20um以内に必ず1個のウェルコンタクト及びサブコ
ンタクト(図示せず)を配置するという規定が行われ
る。また、必須条件判定工程34は、ウェルコンタクト
層及びサブコンタクト層9とウェルコンタクト及びサブ
コンタクト必須条件33を入力として、ウェルコンタク
ト層及びサブコンタクト層9がチップ内に必要な間隔に
存在するかを判定する工程である。必要間隔に存在しな
い場合には自動配置工程31へと戻り再配置を行う。必
要な間隔に存在する場合、コンタクト孔発生工程10へ
と移行するものである。
ェルコンタクト及びサブコンタクト発生手法、及びウェ
ルコンタクト及びサブコンタクト発生手法をコンピュー
タに実行させるプログラムを記録したコンピュータ読み
取り可能な記録媒体とは異なる本発明の実施の形態2に
つき図面を参照して説明する。図7を参照すると、本発
明の実施の形態2は、プリミティブレイアウト32のデ
ータ構成の点とウェルコンタクト及びサブコンタクト必
須条件33と必須条件判定工程34を有する点で、実施
の形態1のプリミティブレイアウト、ウェルコンタクト
及びサブコンタクト発生手法、及びウェルコンタクト及
びサブコンタクト発生手法をコンピュータに実行させる
プログラムを記録したコンピュータ読み取り可能な記録
媒体と異なる。ウェルコンタクト及びサブコンタクト必
須条件33は、チップ内に配置するウェルコンタクト及
びサブコンタクトの必要数を規定するものある。例えば
20um以内に必ず1個のウェルコンタクト及びサブコ
ンタクト(図示せず)を配置するという規定が行われ
る。また、必須条件判定工程34は、ウェルコンタクト
層及びサブコンタクト層9とウェルコンタクト及びサブ
コンタクト必須条件33を入力として、ウェルコンタク
ト層及びサブコンタクト層9がチップ内に必要な間隔に
存在するかを判定する工程である。必要間隔に存在しな
い場合には自動配置工程31へと戻り再配置を行う。必
要な間隔に存在する場合、コンタクト孔発生工程10へ
と移行するものである。
【0042】また、図8は、プリミティブレイアウト3
2のレイアウト図である。図2に示される実施の形態1
のプリミティブレイアウトではプリミティブの両端にあ
るトランジスタの拡散層とプリミティブセル枠との間に
もダミー層を配置していた。本発明の実施の形態2は、
プリミティブレイアウト内のウェルコンタクト及びサブ
コンタクト30に対し、ダミー層を被せている点で異な
る。被せるダミー層はプリミティブセルの両端にあるト
ランジスタの拡散層とプリミティブセル枠との間に配置
したダミー層と性質が同様な層であり、例えば、Nウェ
ルならa層、Pウェルならb層とする。
2のレイアウト図である。図2に示される実施の形態1
のプリミティブレイアウトではプリミティブの両端にあ
るトランジスタの拡散層とプリミティブセル枠との間に
もダミー層を配置していた。本発明の実施の形態2は、
プリミティブレイアウト内のウェルコンタクト及びサブ
コンタクト30に対し、ダミー層を被せている点で異な
る。被せるダミー層はプリミティブセルの両端にあるト
ランジスタの拡散層とプリミティブセル枠との間に配置
したダミー層と性質が同様な層であり、例えば、Nウェ
ルならa層、Pウェルならb層とする。
【0043】次に本発明の実施の形態2の動作につき、
図7、図8を参照して説明する。プリミティブレイアウ
ト32に含まれるダミー層19、20は、プリミティブ
セルの両端にあるPchトランジスタ拡散層43及びN
chトランジスタ拡散層44とプリミティブセル枠との
間に配置されている。更に、プリミティブレイアウト3
2内のウェルコンタクト及びサブコンタクト45上にダ
ミー層35が配置されている。プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45上のダミ
ー層35は、チップレイアウト作成工程4以降ウェルコ
ンタクト層及びサブコンタクト層9(図8における位置
は、19、20、35)の発生までの工程において、プ
リミティブセルの両端にあるトランジスタの拡散層とプ
リミティブセル枠との間にあるダミー層19、20と同
様の処理を行われウェルコンタクト層及びサブコンタク
ト層9が発生される。ウェルコンタクト及びサブコンタ
クト45上のダミー層35に対応するウェルコンタクト
層及びサブコンタクト層9は、プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45と同デー
タとなる。つまり、ダミー層35が配置されている場所
は、既にウェルコンタクト及びサブコンタクトを発生さ
せることができる場所である。よって、ダミー層35を
ウェルコンタクト及びサブコンタクト45上に配置し、
順次処理を進めると、必ずウェルコンタクト層及びサブ
コンタクト層9はダミー層19及び20と同一形状で発
生する。また、実際の製造段階(図示せず)では、プリ
ミティブレイアウト内のウェルコンタクト及びサブコン
タクト45とウェルコンタクト層及びサブコンタクト層
9は同じ層になるので、同データとなる。また、以上の
理由でレイアウト上の問題は発生しない。
図7、図8を参照して説明する。プリミティブレイアウ
ト32に含まれるダミー層19、20は、プリミティブ
セルの両端にあるPchトランジスタ拡散層43及びN
chトランジスタ拡散層44とプリミティブセル枠との
間に配置されている。更に、プリミティブレイアウト3
2内のウェルコンタクト及びサブコンタクト45上にダ
ミー層35が配置されている。プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45上のダミ
ー層35は、チップレイアウト作成工程4以降ウェルコ
ンタクト層及びサブコンタクト層9(図8における位置
は、19、20、35)の発生までの工程において、プ
リミティブセルの両端にあるトランジスタの拡散層とプ
リミティブセル枠との間にあるダミー層19、20と同
様の処理を行われウェルコンタクト層及びサブコンタク
ト層9が発生される。ウェルコンタクト及びサブコンタ
クト45上のダミー層35に対応するウェルコンタクト
層及びサブコンタクト層9は、プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45と同デー
タとなる。つまり、ダミー層35が配置されている場所
は、既にウェルコンタクト及びサブコンタクトを発生さ
せることができる場所である。よって、ダミー層35を
ウェルコンタクト及びサブコンタクト45上に配置し、
順次処理を進めると、必ずウェルコンタクト層及びサブ
コンタクト層9はダミー層19及び20と同一形状で発
生する。また、実際の製造段階(図示せず)では、プリ
ミティブレイアウト内のウェルコンタクト及びサブコン
タクト45とウェルコンタクト層及びサブコンタクト層
9は同じ層になるので、同データとなる。また、以上の
理由でレイアウト上の問題は発生しない。
【0044】ウェルコンタクト層及びサブコンタクト層
9は、チップ内(プリミティブセルを配置した領域)で
発生される全てのウェルコンタクト及びサブコンタクト
45のデータを有することとなる。つまり、プリミティ
ブセルを配置した領域内のウェルコンタクト及びサブコ
ンタクト45は、プリミティブレイアウト内に配置され
たウェルコンタクト及びサブコンタクト45と新たに発
生されたウェルコンタクト層及びサブコンタクト層9に
対応するもののみとなる。ここで、プリミティブレイア
ウト内に配置されたウェルコンタクト及びサブコンタク
ト45は、ウェルコンタクト層及びサブコンタクト層9
に同一のデータが含まれることとなる。よってウェルコ
ンタクト層及びサブコンタクト層9とウェルコンタクト
及びサブコンタクト必須条件33を入力とし、必須条件
33により与えられた距離以上の間隔があいている場
合、自動配置工程31へと移行して、これをエラーがな
くなるまで繰り返す。
9は、チップ内(プリミティブセルを配置した領域)で
発生される全てのウェルコンタクト及びサブコンタクト
45のデータを有することとなる。つまり、プリミティ
ブセルを配置した領域内のウェルコンタクト及びサブコ
ンタクト45は、プリミティブレイアウト内に配置され
たウェルコンタクト及びサブコンタクト45と新たに発
生されたウェルコンタクト層及びサブコンタクト層9に
対応するもののみとなる。ここで、プリミティブレイア
ウト内に配置されたウェルコンタクト及びサブコンタク
ト45は、ウェルコンタクト層及びサブコンタクト層9
に同一のデータが含まれることとなる。よってウェルコ
ンタクト層及びサブコンタクト層9とウェルコンタクト
及びサブコンタクト必須条件33を入力とし、必須条件
33により与えられた距離以上の間隔があいている場
合、自動配置工程31へと移行して、これをエラーがな
くなるまで繰り返す。
【0045】以上で説明した本発明の実施の形態2は、
本発明の実施の形態1と同様に、従来例における電位追
跡工程37といった処理を行うことなく、図形処理のみ
でウェルコンタクト及びサブコンタクト(図示せず)を
発生させることができる。よって、処理時間を短縮で
き、更にコストを低減させることができる。更に、本発
明の実施の形態2は、本発明の実施の形態2とは異な
り、チップ上に必要な間隔にウェルコンタクト及びサブ
コンタクトの存在の有無をチェックすることができる。
これにより、プリミティブレイアウトに含まれるダミー
層19、20、21、35、つまりウェルコンタクト及
びサブコンタクト用の領域の大きさと、プリミティブセ
ル内に既に存在するウェルコンタクト及びサブコンタク
トの数と、チップ内に配置するウェルコンタクト及びサ
ブコンタクトの必要数を規定の関係により、十分なウェ
ルコンタクト及びサブコンタクトの発生とを見込むこと
ができる。つまり、チップ上に必要な間隔にウェルコン
タクト及びサブコンタクトが存在しているかをチェック
することで、基板電位の安定やラッチアップの抑制に対
する信頼性を向上させることができる。
本発明の実施の形態1と同様に、従来例における電位追
跡工程37といった処理を行うことなく、図形処理のみ
でウェルコンタクト及びサブコンタクト(図示せず)を
発生させることができる。よって、処理時間を短縮で
き、更にコストを低減させることができる。更に、本発
明の実施の形態2は、本発明の実施の形態2とは異な
り、チップ上に必要な間隔にウェルコンタクト及びサブ
コンタクトの存在の有無をチェックすることができる。
これにより、プリミティブレイアウトに含まれるダミー
層19、20、21、35、つまりウェルコンタクト及
びサブコンタクト用の領域の大きさと、プリミティブセ
ル内に既に存在するウェルコンタクト及びサブコンタク
トの数と、チップ内に配置するウェルコンタクト及びサ
ブコンタクトの必要数を規定の関係により、十分なウェ
ルコンタクト及びサブコンタクトの発生とを見込むこと
ができる。つまり、チップ上に必要な間隔にウェルコン
タクト及びサブコンタクトが存在しているかをチェック
することで、基板電位の安定やラッチアップの抑制に対
する信頼性を向上させることができる。
【図1】 実施の形態1のプリミティブレイアウトを示
すレイアウト図
すレイアウト図
【図2】 実施の形態1の自動配置時のウェルコンタク
ト及びサブコンタクト発生手法を示すフローチャート
ト及びサブコンタクト発生手法を示すフローチャート
【図3】 実施の形態1のチップレイアウトを示すレイ
アウト図
アウト図
【図4】 実施の形態1の発生予定領域のみを示すレイ
アウト図
アウト図
【図5】 実施の形態1のウェルコンタクト層及びサブ
コンタクト層のみを示すレイアウト図
コンタクト層のみを示すレイアウト図
【図6】 実施の形態1のコンタクト孔配置位置のみを
示すレイアウト図
示すレイアウト図
【図7】 実施の形態2の自動配置時のウェルコンタク
ト及びサブコンタクト発生手法のフローチャート
ト及びサブコンタクト発生手法のフローチャート
【図8】 実施の形態2のプリミティブレイアウトのレ
イアウト図
イアウト図
【図9】 従来のプリミティブレイアウトを示すレイア
ウト図
ウト図
【図10】 従来の自動配置時のウェルコンタクト及び
サブコンタクト発生手法を示すフローチャート
サブコンタクト発生手法を示すフローチャート
1. 配置情報 2. プリミティブレイアウト 3. チップレイアウト作成工程 4. チップレイアウト 5. 発生予定領域抽出工程 6. 発生予定領域 7. ウェルコンタクト及びサブコンタクト発生条
件 8. ウェルコンタクト及びサブコンタクト発生工
程 9. ウェルコンタクト層及びサブコンタクト層 10. コンタクト孔発生工程 11. ウェルコンタクト及びサブコンタクト 12. マージ処理工程 13. 実チップレイアウト 14. プリミティブセル枠 15. VDD供給配線 16. GND供給配線 17. ソースコンタクト 18. ソースコンタクト 19. ダミー層 20. ダミー層 21. ダミー層 22. ダミー層 23. ダミー層 23. ダミー層 24. ダミー層 25. 発生予定領域 26. 発生予定領域 27. 発生予定領域 28. ウェルコンタクト層及びサブコンタクト層 29. ウェルコンタクト層及びサブコンタクト層 30. コンタクト孔 31. 自動配置工程 32. プリミティブレイアウト 33. ウェルコンタクト及びサブコンタクト必須条
件 34. 必須条件判定工程 35. ダミー層 36. プリミティブレイアウト 37. 電位追跡工程 38. ソース・ドレイン定義 39. 境界発生条件 40. ウェルコンタクト及びサブコンタクト発生境
界作成工程 41. 発生境界 42. 境界間長測定工程 43. Pchトランジスタ拡散層 44. Nchトランジスタ拡散層 45. ウェルコンタクト及びサブコンタクト 46. ゲート最終端 47. ゲート配線
件 8. ウェルコンタクト及びサブコンタクト発生工
程 9. ウェルコンタクト層及びサブコンタクト層 10. コンタクト孔発生工程 11. ウェルコンタクト及びサブコンタクト 12. マージ処理工程 13. 実チップレイアウト 14. プリミティブセル枠 15. VDD供給配線 16. GND供給配線 17. ソースコンタクト 18. ソースコンタクト 19. ダミー層 20. ダミー層 21. ダミー層 22. ダミー層 23. ダミー層 23. ダミー層 24. ダミー層 25. 発生予定領域 26. 発生予定領域 27. 発生予定領域 28. ウェルコンタクト層及びサブコンタクト層 29. ウェルコンタクト層及びサブコンタクト層 30. コンタクト孔 31. 自動配置工程 32. プリミティブレイアウト 33. ウェルコンタクト及びサブコンタクト必須条
件 34. 必須条件判定工程 35. ダミー層 36. プリミティブレイアウト 37. 電位追跡工程 38. ソース・ドレイン定義 39. 境界発生条件 40. ウェルコンタクト及びサブコンタクト発生境
界作成工程 41. 発生境界 42. 境界間長測定工程 43. Pchトランジスタ拡散層 44. Nchトランジスタ拡散層 45. ウェルコンタクト及びサブコンタクト 46. ゲート最終端 47. ゲート配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年7月14日(1999.7.1
4)
4)
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 ASICの設計方法及びプリミティブ
レイアウト
レイアウト
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はASICの設計方
法、特にASICのチップ設計における自動配置後にウ
ェルコンタクト及びサブコンタクトを発生する方法及び
ASICチップを構成するプリミティブレイアウト及び
ASICの設計方法をコンピュータに実行させるプログ
ラムを記録したコンピュータ読みとり可能な記憶媒体に
関するものである。
法、特にASICのチップ設計における自動配置後にウ
ェルコンタクト及びサブコンタクトを発生する方法及び
ASICチップを構成するプリミティブレイアウト及び
ASICの設計方法をコンピュータに実行させるプログ
ラムを記録したコンピュータ読みとり可能な記憶媒体に
関するものである。
【0002】
【従来の技術】一般に、ウェルコンタクト及びサブコン
タクトは、基板電位の安定とラッチアップ対策のため
に、チップ内に必要数配置されるものである。一方でプ
リミティブレイアウト内にウェルコンタクト及びサブコ
ンタクトを配置した場合、全てのプリミティブレイアウ
トにウェルコンタクト及びサブコンタクトを持つ必要は
ない。また、プリミティブレイアウトのセルサイズの増
大を防止し、且つチップ内に必要数配置する従来の手法
を簡単に説明する。係る手法は、プリミティブレイアウ
ト内でウェルコンタクト及びサブコンタクトを持たず、
チップレイアウト作成後にウェルコンタクト及びサブコ
ンタクトを挿入することによりチップサイズの増大を防
止していた。尚、プリミティブレイアウトのセルサイズ
の増大に直接的要因をならない場合は、プリミティブレ
イアウト内でウェルコンタクト及びサブコンタクトを有
する。
タクトは、基板電位の安定とラッチアップ対策のため
に、チップ内に必要数配置されるものである。一方でプ
リミティブレイアウト内にウェルコンタクト及びサブコ
ンタクトを配置した場合、全てのプリミティブレイアウ
トにウェルコンタクト及びサブコンタクトを持つ必要は
ない。また、プリミティブレイアウトのセルサイズの増
大を防止し、且つチップ内に必要数配置する従来の手法
を簡単に説明する。係る手法は、プリミティブレイアウ
ト内でウェルコンタクト及びサブコンタクトを持たず、
チップレイアウト作成後にウェルコンタクト及びサブコ
ンタクトを挿入することによりチップサイズの増大を防
止していた。尚、プリミティブレイアウトのセルサイズ
の増大に直接的要因をならない場合は、プリミティブレ
イアウト内でウェルコンタクト及びサブコンタクトを有
する。
【0003】以上説明した従来技術の一例として図面を
参照して説明する。図9は従来のプリミティブレイアウ
トを示す平面図である。図9に示されたプリミティブレ
イアウト36は、プリミティブセル枠(周縁部)14に
よってその配置領域を決定されていた。また、プリミテ
ィブレイアウト36は、各プリミティブセル(プリミテ
ィブセルは、プリミティブセル枠によって形状や大きさ
が決定されるものであるため、特に符号を付さないこと
とする)の回路機能を満たすように設置されたトランジ
スタや配線のレイアウトである。係るトランジスタや配
線はチップ配置時に隣接するデータとの間隔基準を満た
すようにプリミティブセル枠内に配置されていた。ま
た、係るプリミティブレイアウト36は、VDD供給配
線15を有し、GND供給配線16を有していた。更
に、Pchトランジスタ拡散層43にVDDを供給する
ソースコンタクト17と、Nchトランジスタ拡散層4
4にGNDを供給するソースコンタクト18を有する構
成であった。
参照して説明する。図9は従来のプリミティブレイアウ
トを示す平面図である。図9に示されたプリミティブレ
イアウト36は、プリミティブセル枠(周縁部)14に
よってその配置領域を決定されていた。また、プリミテ
ィブレイアウト36は、各プリミティブセル(プリミテ
ィブセルは、プリミティブセル枠によって形状や大きさ
が決定されるものであるため、特に符号を付さないこと
とする)の回路機能を満たすように設置されたトランジ
スタや配線のレイアウトである。係るトランジスタや配
線はチップ配置時に隣接するデータとの間隔基準を満た
すようにプリミティブセル枠内に配置されていた。ま
た、係るプリミティブレイアウト36は、VDD供給配
線15を有し、GND供給配線16を有していた。更
に、Pchトランジスタ拡散層43にVDDを供給する
ソースコンタクト17と、Nchトランジスタ拡散層4
4にGNDを供給するソースコンタクト18を有する構
成であった。
【0004】次に、従来のASICの設計方法を図9、
図10を参照して説明する。図10は従来技術のASI
Cの設計方法のフローチャートである。配置情報1は、
ASICのチップ設計における自動配置工程31によっ
て得られるプリミティブセルの情報であった。チップレ
イアウト作成工程3は、配置情報1とプリミティブレイ
アウト36を読み込みチップレイアウト4を出力する工
程であった。電位追跡工程37は、チップレイアウト4
を入力とし、各プリミティブレイアウト36の両端にあ
る拡散層(図示せず)がソースとなっているか、ドレイ
ンとなっているかを検出する工程であった。次に、各プ
リミティブレイアウト36の両端にある拡散層から、拡
散層に供給される電位がVDD又はGNDであった場合
にはソースと判定し、通常信号の場合にはドレインと判
定していた。判定された結果は両端にある拡散層の形状
で、ソース・ドレインで異なる層として、またNウェル
内(図示せず)、Pウェル内(図示せず)で異なる層と
して、計4種の層で定義され、ソース・ドレイン定義3
8へ出力されていた。また、境界発生条件39は、ソー
スとなっている拡散層とウェルコンタクト及びサブコン
タクトとの間隔、及びドレインとなっている拡散層とウ
ェルコンタクト及びサブコンタクトとの間隔を規定した
ものである。例えばソースとなっている拡散層とウェル
コンタクト及びサブコンタクトとの間隔は0μm、ドレ
インとなっている拡散層とウェルコンタクト及びサブコ
ンタクトとの間隔は0.3μmといった値を規定してい
た。ウェルコンタクト及びサブコンタクト発生境界作成
工程40は、ソース・ドレイン定義38と境界発生条件
39を入力とし、各ソース・ドレイン定義38より境界
発生条件39で規定された距離にある箇所にウェルコン
タクト及びサブコンタクト発生境界41を作成する。ウ
ェルコンタクト及びサブコンタクト発生境界41はウェ
ルコンタクト及びサブコンタクトを発生することのでき
るプリミティブセル枠14の延長方向の幅を持って発生
していた。また、ウェルコンタクト及びサブコンタクト
発生条件7は、隣接する発生境界41の間にウェルコン
タクト及びサブコンタクトを発生可能な距離を規定する
ものであった。境界間長測定工程42は、発生境界41
とウェルコンタクト及びサブコンタクト発生条件7を入
力とし、隣接するウェルコンタクト及びサブコンタクト
発生境界41間の距離を測定し、ウェルコンタクト及び
サブコンタクト層9を発生させていた。また、ウェルコ
ンタクト及びサブコンタクト層9は、Nウェル内、Pウ
ェル内で別の層を割り当てられるものであった。以降の
工程は本発明の実施の形態1と同様につき説明を省略す
る。
図10を参照して説明する。図10は従来技術のASI
Cの設計方法のフローチャートである。配置情報1は、
ASICのチップ設計における自動配置工程31によっ
て得られるプリミティブセルの情報であった。チップレ
イアウト作成工程3は、配置情報1とプリミティブレイ
アウト36を読み込みチップレイアウト4を出力する工
程であった。電位追跡工程37は、チップレイアウト4
を入力とし、各プリミティブレイアウト36の両端にあ
る拡散層(図示せず)がソースとなっているか、ドレイ
ンとなっているかを検出する工程であった。次に、各プ
リミティブレイアウト36の両端にある拡散層から、拡
散層に供給される電位がVDD又はGNDであった場合
にはソースと判定し、通常信号の場合にはドレインと判
定していた。判定された結果は両端にある拡散層の形状
で、ソース・ドレインで異なる層として、またNウェル
内(図示せず)、Pウェル内(図示せず)で異なる層と
して、計4種の層で定義され、ソース・ドレイン定義3
8へ出力されていた。また、境界発生条件39は、ソー
スとなっている拡散層とウェルコンタクト及びサブコン
タクトとの間隔、及びドレインとなっている拡散層とウ
ェルコンタクト及びサブコンタクトとの間隔を規定した
ものである。例えばソースとなっている拡散層とウェル
コンタクト及びサブコンタクトとの間隔は0μm、ドレ
インとなっている拡散層とウェルコンタクト及びサブコ
ンタクトとの間隔は0.3μmといった値を規定してい
た。ウェルコンタクト及びサブコンタクト発生境界作成
工程40は、ソース・ドレイン定義38と境界発生条件
39を入力とし、各ソース・ドレイン定義38より境界
発生条件39で規定された距離にある箇所にウェルコン
タクト及びサブコンタクト発生境界41を作成する。ウ
ェルコンタクト及びサブコンタクト発生境界41はウェ
ルコンタクト及びサブコンタクトを発生することのでき
るプリミティブセル枠14の延長方向の幅を持って発生
していた。また、ウェルコンタクト及びサブコンタクト
発生条件7は、隣接する発生境界41の間にウェルコン
タクト及びサブコンタクトを発生可能な距離を規定する
ものであった。境界間長測定工程42は、発生境界41
とウェルコンタクト及びサブコンタクト発生条件7を入
力とし、隣接するウェルコンタクト及びサブコンタクト
発生境界41間の距離を測定し、ウェルコンタクト及び
サブコンタクト層9を発生させていた。また、ウェルコ
ンタクト及びサブコンタクト層9は、Nウェル内、Pウ
ェル内で別の層を割り当てられるものであった。以降の
工程は本発明の実施の形態1と同様につき説明を省略す
る。
【0005】
【発明が解決しようとする課題】しかし、以上の従来技
術のウェルコンタクト及びサブコンタクトの挿入手法に
あってもさらに次のような問題があった。電位追跡工程
37といった処理ステップが多く、また一つの処理に要
する処理時間が長い。これは、現状の大規模高集積化さ
れたチップでは、使用されるプリミティブセル数、及び
トランジスタ数とも多い為である。さらに、データ層が
少なくとも4層以上必要であるため、扱うデータ量が大
きくなることによる処理時間の増大である。電位追跡に
は、P拡散層、N拡散層、コンタクト、電源配線の最低
4層が必要であり、電源配線でさらに上層の配線層を使
う場合必要なデータ層が増えてしまう。また、ウェルコ
ンタクト及びサブコンタクト発生に要する層もソース・
ドレインを認識するための層が2層増え、計4層が必要
となってしまう。
術のウェルコンタクト及びサブコンタクトの挿入手法に
あってもさらに次のような問題があった。電位追跡工程
37といった処理ステップが多く、また一つの処理に要
する処理時間が長い。これは、現状の大規模高集積化さ
れたチップでは、使用されるプリミティブセル数、及び
トランジスタ数とも多い為である。さらに、データ層が
少なくとも4層以上必要であるため、扱うデータ量が大
きくなることによる処理時間の増大である。電位追跡に
は、P拡散層、N拡散層、コンタクト、電源配線の最低
4層が必要であり、電源配線でさらに上層の配線層を使
う場合必要なデータ層が増えてしまう。また、ウェルコ
ンタクト及びサブコンタクト発生に要する層もソース・
ドレインを認識するための層が2層増え、計4層が必要
となってしまう。
【0006】本発明は以上の従来技術における問題に鑑
みてなされたものであって、予めプリミティブセル内に
ダミー層を設けることにより、処理工程を単純化し、確
実にウェルコン・サブコンを発生させ、生産性を向上さ
せると共に、データ層を減らすことによりコストを低減
させることを目的とする。
みてなされたものであって、予めプリミティブセル内に
ダミー層を設けることにより、処理工程を単純化し、確
実にウェルコン・サブコンを発生させ、生産性を向上さ
せると共に、データ層を減らすことによりコストを低減
させることを目的とする。
【0007】
【課題を解決するための手段】前記課題を解決する本出
願第1の発明は、プリミティブセルの自動配置を行う自
動配置工程と、各プリミティブセルの回路機能を満たす
ようにプリミティブセル内に形成されたトランジスタ及
び配線のレイアウトであり、トランジスタの拡散層と対
向し、且つ近接するプリミティブセルの周縁部とで設定
される領域内にダミー層が形成されると共に、係るダミ
ー層に近接しているプリミティブセルの周縁部の延長方
向のダミー層の幅が所定の幅に形成されてなるプリミテ
ィブレイアウトと、前記自動配置工程によって得られる
プリミティブセルの配置情報とのデータを用いて、チッ
プレイアウトを作成するチップレイアウト作成工程と、
プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、発生予
定層に前記ウェルコンタクト及びサブコンタクト発生条
件を与えるウェルコンタクト及びサブコンタクト発生予
定領域工程と、前記ウェルコンタクト及びサブコンタク
ト発生条件から、ウェルコンタクト及びサブコンタクト
発生の可否を判定し、可能と判定された発生予定層をウ
ェルコンタクト層及びサブコンタクト層とするウェルコ
ンタクト及びサブコンタクト発生工程と、ウェルコンタ
クト層及びサブコンタクト層の所定の位置にコンタクト
孔を形成させ、ウェルコンタクト及びサブコンタクトを
発生させるコンタクト孔形成工程とからなることを特徴
とするASICの設計方法である。
願第1の発明は、プリミティブセルの自動配置を行う自
動配置工程と、各プリミティブセルの回路機能を満たす
ようにプリミティブセル内に形成されたトランジスタ及
び配線のレイアウトであり、トランジスタの拡散層と対
向し、且つ近接するプリミティブセルの周縁部とで設定
される領域内にダミー層が形成されると共に、係るダミ
ー層に近接しているプリミティブセルの周縁部の延長方
向のダミー層の幅が所定の幅に形成されてなるプリミテ
ィブレイアウトと、前記自動配置工程によって得られる
プリミティブセルの配置情報とのデータを用いて、チッ
プレイアウトを作成するチップレイアウト作成工程と、
プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、発生予
定層に前記ウェルコンタクト及びサブコンタクト発生条
件を与えるウェルコンタクト及びサブコンタクト発生予
定領域工程と、前記ウェルコンタクト及びサブコンタク
ト発生条件から、ウェルコンタクト及びサブコンタクト
発生の可否を判定し、可能と判定された発生予定層をウ
ェルコンタクト層及びサブコンタクト層とするウェルコ
ンタクト及びサブコンタクト発生工程と、ウェルコンタ
クト層及びサブコンタクト層の所定の位置にコンタクト
孔を形成させ、ウェルコンタクト及びサブコンタクトを
発生させるコンタクト孔形成工程とからなることを特徴
とするASICの設計方法である。
【0008】したがって、本出願第1の発明のウェルコ
ンタクト及びサブコンタクトの発生手法によれば、プリ
ミティブセルの自動配置を行う自動配置工程と、各プリ
ミティブセルの回路機能を満たすようにプリミティブセ
ル内に形成されたトランジスタ及び配線のレイアウトで
あり、トランジスタの拡散層と対向し、且つ近接するプ
リミティブセルの周縁部とで設定される領域内にダミー
層が形成されると共に、係るダミー層に近接しているプ
リミティブセルの周縁部の延長方向のダミー層の幅が所
定の幅に形成されてなるプリミティブレイアウトと、前
記自動配置工程によって得られるプリミティブセルの配
置情報とのデータを用いて、チップレイアウトを作成す
るチップレイアウト作成工程と、プリミティブレイアウ
トに含まれるダミー層を抽出し、発生予定層を形成させ
る発生予定層抽出工程と、発生予定層に前記ウェルコン
タクト及びサブコンタクト発生条件を与えるウェルコン
タクト及びサブコンタクト発生予定領域工程と、前記ウ
ェルコンタクト及びサブコンタクト発生条件から、ウェ
ルコンタクト及びサブコンタクト発生の可否を判定し、
可能と判定された発生予定層をウェルコンタクト層及び
サブコンタクト層とするウェルコンタクト及びサブコン
タクト発生工程と、ウェルコンタクト層及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とすることから、処理
時間及び処理工程が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
ンタクト及びサブコンタクトの発生手法によれば、プリ
ミティブセルの自動配置を行う自動配置工程と、各プリ
ミティブセルの回路機能を満たすようにプリミティブセ
ル内に形成されたトランジスタ及び配線のレイアウトで
あり、トランジスタの拡散層と対向し、且つ近接するプ
リミティブセルの周縁部とで設定される領域内にダミー
層が形成されると共に、係るダミー層に近接しているプ
リミティブセルの周縁部の延長方向のダミー層の幅が所
定の幅に形成されてなるプリミティブレイアウトと、前
記自動配置工程によって得られるプリミティブセルの配
置情報とのデータを用いて、チップレイアウトを作成す
るチップレイアウト作成工程と、プリミティブレイアウ
トに含まれるダミー層を抽出し、発生予定層を形成させ
る発生予定層抽出工程と、発生予定層に前記ウェルコン
タクト及びサブコンタクト発生条件を与えるウェルコン
タクト及びサブコンタクト発生予定領域工程と、前記ウ
ェルコンタクト及びサブコンタクト発生条件から、ウェ
ルコンタクト及びサブコンタクト発生の可否を判定し、
可能と判定された発生予定層をウェルコンタクト層及び
サブコンタクト層とするウェルコンタクト及びサブコン
タクト発生工程と、ウェルコンタクト層及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とすることから、処理
時間及び処理工程が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
【0009】また、本出願第2の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層に前記ウェルコンタ
クト及びサブコンタクト発生条件を与えるウェルコンタ
クト及びサブコンタクト発生予定領域工程と、前記ウェ
ルコンタクト及びサブコンタクト発生条件から、ウェル
コンタクト及びサブコンタクト発生の可否を判定し、可
能と判定された発生予定層をウェルコンタクト層及びサ
ブコンタクト層とするウェルコンタクト及びサブコンタ
クト発生工程と、プリミティブレイアウトで構成される
チップ内に配置するウェルコンタクト及びサブコンタク
トの必要数を規定するウェルコンタクト及びサブコンタ
クト必須条件を与え、ウェルコンタクト及びサブコンタ
クト層がチップ内に必要な間隔に存在するかを判定する
必須条件判定工程と、ウェルコンタクト及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とするASICの設計
方法である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層に前記ウェルコンタ
クト及びサブコンタクト発生条件を与えるウェルコンタ
クト及びサブコンタクト発生予定領域工程と、前記ウェ
ルコンタクト及びサブコンタクト発生条件から、ウェル
コンタクト及びサブコンタクト発生の可否を判定し、可
能と判定された発生予定層をウェルコンタクト層及びサ
ブコンタクト層とするウェルコンタクト及びサブコンタ
クト発生工程と、プリミティブレイアウトで構成される
チップ内に配置するウェルコンタクト及びサブコンタク
トの必要数を規定するウェルコンタクト及びサブコンタ
クト必須条件を与え、ウェルコンタクト及びサブコンタ
クト層がチップ内に必要な間隔に存在するかを判定する
必須条件判定工程と、ウェルコンタクト及びサブコンタ
クト層の所定の位置にコンタクト孔を形成させ、ウェル
コンタクト及びサブコンタクトを発生させるコンタクト
孔形成工程とからなることを特徴とするASICの設計
方法である。
【0010】したがって、本出願第2の発明のASIC
の設計方法によれば、プリミティブセルの自動配置を行
う自動配置工程と、各プリミティブセルの回路機能を満
たすようにプリミティブセル内に形成されたトランジス
タ、配線、及びウェルコンタクト及びサブコンタクトの
レイアウトであり、トランジスタの拡散層と対向し、且
つ近接するプリミティブセルの周縁部とで設定される領
域内にダミー層を形成させると共に、係るダミー層に近
接しているプリミティブセルの周縁部の延長方向のダミ
ー層の幅が所定の幅に形成され、更にウェルコンタクト
及びサブコンタクトの上層にダミー層が形成されてなる
プリミティブレイアウトと、前記自動配置工程によって
得られるプリミティブセルの配置情報とのデータを用い
て、チップレイアウトを作成するチップレイアウト作成
工程と、プリミティブレイアウトに含まれるダミー層を
抽出し、発生予定層を形成させる発生予定層抽出工程
と、発生予定層に前記ウェルコンタクト及びサブコンタ
クト発生条件を与えるウェルコンタクト及びサブコンタ
クト発生予定領域工程と、前記ウェルコンタクト及びサ
ブコンタクト発生条件から、ウェルコンタクト及びサブ
コンタクト発生の可否を判定し、可能と判定された発生
予定層をウェルコンタクト層及びサブコンタクト層とす
るウェルコンタクト及びサブコンタクト発生工程と、プ
リミティブレイアウトで構成されるチップ内に配置する
ウェルコンタクト及びサブコンタクトの必要数を規定す
るウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するかを判定する必須条件判定工程
と、ウェルコンタクト及びサブコンタクト層の所定の位
置にコンタクト孔を形成させ、ウェルコンタクト及びサ
ブコンタクトを発生させるコンタクト孔形成工程とから
なることを特徴とすることから、大規模高集積化された
チップであっても、図形処理などの簡単な手法で短時間
で前記ダミー層にウェルコンタクト及びサブコンタクト
を発生させることができる利点がある。また、処理工程
を簡易化することができる。更に、必要なデータ層が従
来のものと比べて少なく、扱うデータ量が小さくなるこ
とから、処理時間が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
の設計方法によれば、プリミティブセルの自動配置を行
う自動配置工程と、各プリミティブセルの回路機能を満
たすようにプリミティブセル内に形成されたトランジス
タ、配線、及びウェルコンタクト及びサブコンタクトの
レイアウトであり、トランジスタの拡散層と対向し、且
つ近接するプリミティブセルの周縁部とで設定される領
域内にダミー層を形成させると共に、係るダミー層に近
接しているプリミティブセルの周縁部の延長方向のダミ
ー層の幅が所定の幅に形成され、更にウェルコンタクト
及びサブコンタクトの上層にダミー層が形成されてなる
プリミティブレイアウトと、前記自動配置工程によって
得られるプリミティブセルの配置情報とのデータを用い
て、チップレイアウトを作成するチップレイアウト作成
工程と、プリミティブレイアウトに含まれるダミー層を
抽出し、発生予定層を形成させる発生予定層抽出工程
と、発生予定層に前記ウェルコンタクト及びサブコンタ
クト発生条件を与えるウェルコンタクト及びサブコンタ
クト発生予定領域工程と、前記ウェルコンタクト及びサ
ブコンタクト発生条件から、ウェルコンタクト及びサブ
コンタクト発生の可否を判定し、可能と判定された発生
予定層をウェルコンタクト層及びサブコンタクト層とす
るウェルコンタクト及びサブコンタクト発生工程と、プ
リミティブレイアウトで構成されるチップ内に配置する
ウェルコンタクト及びサブコンタクトの必要数を規定す
るウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するかを判定する必須条件判定工程
と、ウェルコンタクト及びサブコンタクト層の所定の位
置にコンタクト孔を形成させ、ウェルコンタクト及びサ
ブコンタクトを発生させるコンタクト孔形成工程とから
なることを特徴とすることから、大規模高集積化された
チップであっても、図形処理などの簡単な手法で短時間
で前記ダミー層にウェルコンタクト及びサブコンタクト
を発生させることができる利点がある。また、処理工程
を簡易化することができる。更に、必要なデータ層が従
来のものと比べて少なく、扱うデータ量が小さくなるこ
とから、処理時間が短縮される利点がある。よって、生
産性向上、作業性向上、更にコストの低減を実現するこ
とができる。
【0011】また、本出願第3の発明は、前記ウェルコ
ンタクト及びサブコンタクト発生条件は、前記トランジ
スタの拡散層に対向するプリミティブセル周縁部と前記
トランジスタの拡散層間の距離で設定されるダミー層の
幅のみで可否を判定することを特徴とする。
ンタクト及びサブコンタクト発生条件は、前記トランジ
スタの拡散層に対向するプリミティブセル周縁部と前記
トランジスタの拡散層間の距離で設定されるダミー層の
幅のみで可否を判定することを特徴とする。
【0012】したがって、本出願第3の発明のASIC
の設計方法によれば、ウェルコンタクト及びサブコンタ
クト発生条件は、前記トランジスタの拡散層に対向する
プリミティブセル周縁部と前記トランジスタの拡散層間
の距離で設定されるダミー層の幅のみで可否を判定する
ことを特徴とすることから、コンタクトを形成させる時
に、コンタクトを形成させることができる前記トランジ
スタの拡散層に対向するプリミティブセルの周縁部の延
長方向のダミー層の幅を判定する工程を省略し、簡単な
図形処理のみでウェルコンタクト及びサブコンタクトの
発生可否を判定することができる利点がある。つまり、
処理工程の簡易化とコストの低減を実現することができ
る利点がある。
の設計方法によれば、ウェルコンタクト及びサブコンタ
クト発生条件は、前記トランジスタの拡散層に対向する
プリミティブセル周縁部と前記トランジスタの拡散層間
の距離で設定されるダミー層の幅のみで可否を判定する
ことを特徴とすることから、コンタクトを形成させる時
に、コンタクトを形成させることができる前記トランジ
スタの拡散層に対向するプリミティブセルの周縁部の延
長方向のダミー層の幅を判定する工程を省略し、簡単な
図形処理のみでウェルコンタクト及びサブコンタクトの
発生可否を判定することができる利点がある。つまり、
処理工程の簡易化とコストの低減を実現することができ
る利点がある。
【0013】また、本出願第4の発明は、コンタクト孔
形成工程における所定の位置を、ウェルコンタクト及び
サブコンタクト層の中心近傍とすることを特徴とする。
形成工程における所定の位置を、ウェルコンタクト及び
サブコンタクト層の中心近傍とすることを特徴とする。
【0014】したがって、本出願第4の発明のASIC
の設計方法によれば、コンタクト孔形成工程における所
定の位置を、ウェルコンタクト及びサブコンタクト層の
中心近傍とすることできることから、所望の機能を果た
すことができるウェルコンタクト及びサブコンタクトを
確実に発生させることができる利点がある。
の設計方法によれば、コンタクト孔形成工程における所
定の位置を、ウェルコンタクト及びサブコンタクト層の
中心近傍とすることできることから、所望の機能を果た
すことができるウェルコンタクト及びサブコンタクトを
確実に発生させることができる利点がある。
【0015】また、本出願第5の発明は、トランジスタ
及び配線を含むプリミティブレイアウトにおいて、プリ
ミティブレイアウトが構成されているプリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部と、トランジスタの拡散層とで形成
される領域内にダミー層を配置してなることを特徴とす
るプリミティブレイアウト。
及び配線を含むプリミティブレイアウトにおいて、プリ
ミティブレイアウトが構成されているプリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部と、トランジスタの拡散層とで形成
される領域内にダミー層を配置してなることを特徴とす
るプリミティブレイアウト。
【0016】したがって、本出願第5の発明のプリミテ
ィブレイアウトによれば、トランジスタ及び配線を含む
プリミティブセルで構成されたプリミティブレイアウト
において、自動配置工程におけるプリミティブセル内の
ダミー層が配置される所定の位置を、プリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部の一部と、トランジスタの拡散層と
で形成される領域内に配置してなることを特徴とするこ
とから、係るダミー層に簡単な手法で短時間で確実にウ
ェルコンタクト及びサブコンタクトを発生させることが
できる利点がある。
ィブレイアウトによれば、トランジスタ及び配線を含む
プリミティブセルで構成されたプリミティブレイアウト
において、自動配置工程におけるプリミティブセル内の
ダミー層が配置される所定の位置を、プリミティブセル
内に設けられたトランジスタの拡散層と対向するプリミ
ティブセルの周縁部の一部と、トランジスタの拡散層と
で形成される領域内に配置してなることを特徴とするこ
とから、係るダミー層に簡単な手法で短時間で確実にウ
ェルコンタクト及びサブコンタクトを発生させることが
できる利点がある。
【0017】また、本出願第6の発明は、係るダミー層
に近接しているプリミティブセルの周縁部の延長方向の
ダミー層の幅が所定の幅に形成されてなることを特徴と
する。
に近接しているプリミティブセルの周縁部の延長方向の
ダミー層の幅が所定の幅に形成されてなることを特徴と
する。
【0018】したがって、本出願第6の発明のプリミテ
ィブレイアウトによれば、係るダミー層に近接している
プリミティブセルの周縁部の延長方向のダミー層の幅が
所定の幅に形成されてなることから、簡単な図形処理の
みでウェルコンタクト及びサブコンタクトを発生させる
ことができる利点がある。つまり、処理工程の簡易化と
コストの低減を実現することができる利点がある。
ィブレイアウトによれば、係るダミー層に近接している
プリミティブセルの周縁部の延長方向のダミー層の幅が
所定の幅に形成されてなることから、簡単な図形処理の
みでウェルコンタクト及びサブコンタクトを発生させる
ことができる利点がある。つまり、処理工程の簡易化と
コストの低減を実現することができる利点がある。
【0019】また、本出願第7の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ及び配線のレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層が形成
されると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成されてなるプリミティブレイアウトと、前記自動配
置工程によって得られるプリミティブセルの配置情報と
のデータを用いて、チップレイアウトを作成するチップ
レイアウト作成工程と、プリミティブレイアウトに含ま
れるダミー層を抽出し、発生予定層を発生させる発生予
定層抽出工程と、発生予定層にウェルコンタクト及びサ
ブコンタクト発生条件を与えるウェルコンタクト及びサ
ブコンタクト発生予定領域工程と、前記ウェルコンタク
ト及びサブコンタクト発生条件から、ウェルコンタクト
及びサブコンタクト発生の可否を判定し、可能と判定さ
れた発生予定層をウェルコンタクト及びサブコンタクト
層とするウェルコンタクト及びサブコンタクト発生工程
と、ウェルコンタクト層及びサブコンタクト層の所定の
位置にコンタクト孔を発生させ、ウェルコンタクト及び
サブコンタクトを発生させるコンタクト孔形成工程と、
ウェルコンタクト及びサブコンタクトとチップレイアウ
トを入力とし、チップレイアウトにウェルコンタクト及
びサブコンタクトがマージされた状態の実チップレイア
ウトを出力するマージ処理工程とからなることを特徴と
するASICの設計方法をコンピュータに実行させるプ
ログラムを記録したコンピュータ読み取り可能な記憶媒
体である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ及び配線のレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層が形成
されると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成されてなるプリミティブレイアウトと、前記自動配
置工程によって得られるプリミティブセルの配置情報と
のデータを用いて、チップレイアウトを作成するチップ
レイアウト作成工程と、プリミティブレイアウトに含ま
れるダミー層を抽出し、発生予定層を発生させる発生予
定層抽出工程と、発生予定層にウェルコンタクト及びサ
ブコンタクト発生条件を与えるウェルコンタクト及びサ
ブコンタクト発生予定領域工程と、前記ウェルコンタク
ト及びサブコンタクト発生条件から、ウェルコンタクト
及びサブコンタクト発生の可否を判定し、可能と判定さ
れた発生予定層をウェルコンタクト及びサブコンタクト
層とするウェルコンタクト及びサブコンタクト発生工程
と、ウェルコンタクト層及びサブコンタクト層の所定の
位置にコンタクト孔を発生させ、ウェルコンタクト及び
サブコンタクトを発生させるコンタクト孔形成工程と、
ウェルコンタクト及びサブコンタクトとチップレイアウ
トを入力とし、チップレイアウトにウェルコンタクト及
びサブコンタクトがマージされた状態の実チップレイア
ウトを出力するマージ処理工程とからなることを特徴と
するASICの設計方法をコンピュータに実行させるプ
ログラムを記録したコンピュータ読み取り可能な記憶媒
体である。
【0020】したがって、本出願第7の発明のASIC
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記憶媒体によれば、
プリミティブセルの自動配置を行う自動配置工程と、各
プリミティブセルの回路機能を満たすようにプリミティ
ブセル内に形成されたトランジスタ及び配線のレイアウ
トであり、トランジスタの拡散層と対向し、且つ近接す
るプリミティブセルの周縁部とで設定される領域内にダ
ミー層が形成されると共に、係るダミー層に近接してい
るプリミティブセルの周縁部の延長方向のダミー層の幅
が所定の幅に形成されてなるプリミティブレイアウト
と、前記自動配置工程によって得られるプリミティブセ
ルの配置情報とのデータを用いて、チップレイアウトを
作成するチップレイアウト作成工程と、プリミティブレ
イアウトに含まれるダミー層を抽出し、発生予定層を発
生させる発生予定層抽出工程と、発生予定層にウェルコ
ンタクト及びサブコンタクト発生条件を与えるウェルコ
ンタクト及びサブコンタクト発生予定領域工程と、前記
ウェルコンタクト及びサブコンタクト発生条件から、ウ
ェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト及
びサブコンタクト層とするウェルコンタクト及びサブコ
ンタクト発生工程と、ウェルコンタクト層及びサブコン
タクト層の所定の位置にコンタクト孔を発生させ、ウェ
ルコンタクト及びサブコンタクトを発生させるコンタク
ト孔形成工程と、ウェルコンタクト及びサブコンタクト
とチップレイアウトを入力とし、チップレイアウトにウ
ェルコンタクト及びサブコンタクトがマージされた状態
の実チップレイアウトを出力するマージ処理工程とから
なることを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータを搭載し、各工
程のアルゴリズムに基づいて動作する装置は、大規模高
集積化されたチップであっても、図形処理などの簡単な
手法で短時間でウェルコンタクト及びサブコンタクトを
発生させることができる利点がある。更に、必要なデー
タ層が従来のものと比べて少なく、扱うデータ量が小さ
くなることから、処理時間が短縮される利点がある。よ
って、生産性向上、作業性向上、更にコストの低減を実
現することができる。
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記憶媒体によれば、
プリミティブセルの自動配置を行う自動配置工程と、各
プリミティブセルの回路機能を満たすようにプリミティ
ブセル内に形成されたトランジスタ及び配線のレイアウ
トであり、トランジスタの拡散層と対向し、且つ近接す
るプリミティブセルの周縁部とで設定される領域内にダ
ミー層が形成されると共に、係るダミー層に近接してい
るプリミティブセルの周縁部の延長方向のダミー層の幅
が所定の幅に形成されてなるプリミティブレイアウト
と、前記自動配置工程によって得られるプリミティブセ
ルの配置情報とのデータを用いて、チップレイアウトを
作成するチップレイアウト作成工程と、プリミティブレ
イアウトに含まれるダミー層を抽出し、発生予定層を発
生させる発生予定層抽出工程と、発生予定層にウェルコ
ンタクト及びサブコンタクト発生条件を与えるウェルコ
ンタクト及びサブコンタクト発生予定領域工程と、前記
ウェルコンタクト及びサブコンタクト発生条件から、ウ
ェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト及
びサブコンタクト層とするウェルコンタクト及びサブコ
ンタクト発生工程と、ウェルコンタクト層及びサブコン
タクト層の所定の位置にコンタクト孔を発生させ、ウェ
ルコンタクト及びサブコンタクトを発生させるコンタク
ト孔形成工程と、ウェルコンタクト及びサブコンタクト
とチップレイアウトを入力とし、チップレイアウトにウ
ェルコンタクト及びサブコンタクトがマージされた状態
の実チップレイアウトを出力するマージ処理工程とから
なることを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータを搭載し、各工
程のアルゴリズムに基づいて動作する装置は、大規模高
集積化されたチップであっても、図形処理などの簡単な
手法で短時間でウェルコンタクト及びサブコンタクトを
発生させることができる利点がある。更に、必要なデー
タ層が従来のものと比べて少なく、扱うデータ量が小さ
くなることから、処理時間が短縮される利点がある。よ
って、生産性向上、作業性向上、更にコストの低減を実
現することができる。
【0021】また、本出願第8の発明は、プリミティブ
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層にウェルコンタクト
及びサブコンタクト発生条件を与えるウェルコンタクト
及びサブコンタクト発生予定領域工程と、前記ウェルコ
ンタクト及びサブコンタクト発生条件から、ウェルコン
タクト及びサブコンタクト発生の可否を判定し、可能と
判定された発生予定層をウェルコンタクト層及びサブコ
ンタクト層とするウェルコンタクト及びサブコンタクト
発生工程と、プリミティブレイアウトで構成されるチッ
プ内に配置するウェルコンタクト及びサブコンタクトの
必要数を規定するウェルコンタクト及びサブコンタクト
必須条件と、前記ウェルコンタクト及びサブコンタクト
必須条件を与え、ウェルコンタクト及びサブコンタクト
層がチップ内に必要な間隔に存在するか判定する必須条
件判定工程と、ウェルコンタクト及びサブコンタクト層
の所定の位置にコンタクト孔を形成させ、ウェルコンタ
クト及びサブコンタクトを発生させるコンタクト孔形成
工程とウェルコンタクト及びサブコンタクトとチップレ
イアウトを入力とし、チップレイアウトにウェルコンタ
クト及びサブコンタクトがマージされた状態の実チップ
レイアウトを出力するマージ処理工程とからなることを
特徴とするASICの設計方法をコンピュータに実行さ
せるプログラムを記録したコンピュータ読み取り可能な
記録媒体である。
セルの自動配置を行う自動配置工程と、各プリミティブ
セルの回路機能を満たすようにプリミティブセル内に形
成されたトランジスタ、配線、及びウェルコンタクト及
びサブコンタクトのレイアウトであり、トランジスタの
拡散層と対向し、且つ近接するプリミティブセルの周縁
部とで設定される領域内にダミー層を形成させると共
に、係るダミー層に近接しているプリミティブセルの周
縁部の延長方向のダミー層の幅が所定の幅に形成され、
更にウェルコンタクト及びサブコンタクトの上層にダミ
ー層が形成されてなるプリミティブレイアウトと、前記
自動配置工程によって得られるプリミティブセルの配置
情報とのデータを用いて、チップレイアウトを作成する
チップレイアウト作成工程と、プリミティブレイアウト
に含まれるダミー層を抽出し、発生予定層を形成させる
発生予定層抽出工程と、発生予定層にウェルコンタクト
及びサブコンタクト発生条件を与えるウェルコンタクト
及びサブコンタクト発生予定領域工程と、前記ウェルコ
ンタクト及びサブコンタクト発生条件から、ウェルコン
タクト及びサブコンタクト発生の可否を判定し、可能と
判定された発生予定層をウェルコンタクト層及びサブコ
ンタクト層とするウェルコンタクト及びサブコンタクト
発生工程と、プリミティブレイアウトで構成されるチッ
プ内に配置するウェルコンタクト及びサブコンタクトの
必要数を規定するウェルコンタクト及びサブコンタクト
必須条件と、前記ウェルコンタクト及びサブコンタクト
必須条件を与え、ウェルコンタクト及びサブコンタクト
層がチップ内に必要な間隔に存在するか判定する必須条
件判定工程と、ウェルコンタクト及びサブコンタクト層
の所定の位置にコンタクト孔を形成させ、ウェルコンタ
クト及びサブコンタクトを発生させるコンタクト孔形成
工程とウェルコンタクト及びサブコンタクトとチップレ
イアウトを入力とし、チップレイアウトにウェルコンタ
クト及びサブコンタクトがマージされた状態の実チップ
レイアウトを出力するマージ処理工程とからなることを
特徴とするASICの設計方法をコンピュータに実行さ
せるプログラムを記録したコンピュータ読み取り可能な
記録媒体である。
【0022】したがって、本出願第8の発明のASIC
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体によれば、
プリミティブセルの自動配置を行う自動配置工程と、各
プリミティブセルの回路機能を満たすようにプリミティ
ブセル内に形成されたトランジスタ、配線、及びウェル
コンタクト及びサブコンタクトのレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層を形成
させると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成され、更にウェルコンタクト及びサブコンタクトの
上層にダミー層が形成されてなるプリミティブレイアウ
トと、前記自動配置工程によって得られるプリミティブ
セルの配置情報とのデータを用いて、チップレイアウト
を作成するチップレイアウト作成工程と、プリミティブ
レイアウトに含まれるダミー層を抽出し、発生予定層を
形成させる発生予定層抽出工程と、発生予定層にウェル
コンタクト及びサブコンタクト発生条件を与えるウェル
コンタクト及びサブコンタクト発生予定領域工程と、前
記ウェルコンタクト及びサブコンタクト発生条件から、
ウェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト層
及びサブコンタクト層とするウェルコンタクト及びサブ
コンタクト発生工程と、プリミティブレイアウトで構成
されるチップ内に配置するウェルコンタクト及びサブコ
ンタクトの必要数を規定するウェルコンタクト及びサブ
コンタクト必須条件と、前記ウェルコンタクト及びサブ
コンタクト必須条件を与え、ウェルコンタクト及びサブ
コンタクト層がチップ内に必要な間隔に存在するか判定
する必須条件判定工程と、ウェルコンタクト及びサブコ
ンタクト層の所定の位置にコンタクト孔を形成させ、ウ
ェルコンタクト及びサブコンタクトを発生させるコンタ
クト孔形成工程とウェルコンタクト及びサブコンタクト
とチップレイアウトを入力とし、チップレイアウトにウ
ェルコンタクト及びサブコンタクトがマージされた状態
の実チップレイアウトを出力するマージ処理工程とから
なることを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータによって、各工
程のアルゴリズムに基づいて動作する装置は、大規模高
集積化されたチップであっても、図形処理などの簡単な
手法で短時間でウェルコンタクト及びサブコンタクトを
発生させることができる利点がある。更に、必要なデー
タ層が従来のものと比べて少なく、扱うデータ量が小さ
くなることから、処理時間が短縮される利点がある。よ
って、生産性向上、作業性向上、更にコストの低減を実
現することができる。
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体によれば、
プリミティブセルの自動配置を行う自動配置工程と、各
プリミティブセルの回路機能を満たすようにプリミティ
ブセル内に形成されたトランジスタ、配線、及びウェル
コンタクト及びサブコンタクトのレイアウトであり、ト
ランジスタの拡散層と対向し、且つ近接するプリミティ
ブセルの周縁部とで設定される領域内にダミー層を形成
させると共に、係るダミー層に近接しているプリミティ
ブセルの周縁部の延長方向のダミー層の幅が所定の幅に
形成され、更にウェルコンタクト及びサブコンタクトの
上層にダミー層が形成されてなるプリミティブレイアウ
トと、前記自動配置工程によって得られるプリミティブ
セルの配置情報とのデータを用いて、チップレイアウト
を作成するチップレイアウト作成工程と、プリミティブ
レイアウトに含まれるダミー層を抽出し、発生予定層を
形成させる発生予定層抽出工程と、発生予定層にウェル
コンタクト及びサブコンタクト発生条件を与えるウェル
コンタクト及びサブコンタクト発生予定領域工程と、前
記ウェルコンタクト及びサブコンタクト発生条件から、
ウェルコンタクト及びサブコンタクト発生の可否を判定
し、可能と判定された発生予定層をウェルコンタクト層
及びサブコンタクト層とするウェルコンタクト及びサブ
コンタクト発生工程と、プリミティブレイアウトで構成
されるチップ内に配置するウェルコンタクト及びサブコ
ンタクトの必要数を規定するウェルコンタクト及びサブ
コンタクト必須条件と、前記ウェルコンタクト及びサブ
コンタクト必須条件を与え、ウェルコンタクト及びサブ
コンタクト層がチップ内に必要な間隔に存在するか判定
する必須条件判定工程と、ウェルコンタクト及びサブコ
ンタクト層の所定の位置にコンタクト孔を形成させ、ウ
ェルコンタクト及びサブコンタクトを発生させるコンタ
クト孔形成工程とウェルコンタクト及びサブコンタクト
とチップレイアウトを入力とし、チップレイアウトにウ
ェルコンタクト及びサブコンタクトがマージされた状態
の実チップレイアウトを出力するマージ処理工程とから
なることを特徴とする。このような手順を記録した記録
媒体を読み込んで動作するコンピュータによって、各工
程のアルゴリズムに基づいて動作する装置は、大規模高
集積化されたチップであっても、図形処理などの簡単な
手法で短時間でウェルコンタクト及びサブコンタクトを
発生させることができる利点がある。更に、必要なデー
タ層が従来のものと比べて少なく、扱うデータ量が小さ
くなることから、処理時間が短縮される利点がある。よ
って、生産性向上、作業性向上、更にコストの低減を実
現することができる。
【0023】また、本出願第9の発明は、ウェルコンタ
クト及びサブコンタクト発生条件は、前記トランジスタ
の拡散層に対向するプリミティブセル周縁部と前記トラ
ンジスタの拡散層間の距離で設定されるダミー層の幅の
みで可否を判定することを特徴とする。
クト及びサブコンタクト発生条件は、前記トランジスタ
の拡散層に対向するプリミティブセル周縁部と前記トラ
ンジスタの拡散層間の距離で設定されるダミー層の幅の
みで可否を判定することを特徴とする。
【0024】したがって、本出願第9の発明のASIC
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体によれば、
ウェルコンタクト及びサブコンタクト発生条件は、前記
トランジスタの拡散層に対向するプリミティブセル周縁
部と前記トランジスタの拡散層間の距離で設定されるダ
ミー層の幅のみで可否を判定することを特徴とする。こ
のような手順を記録した記録媒体を読み込んで動作する
コンピュータによって、各工程のアルゴリズムに基づい
て動作する装置は、コンタクトを形成させる時に、コン
タクトを形成させることができるプリミティブセルの周
縁部方向のダミー層の幅を判定することが不必要とな
り、図形処理のみでウェルコンタクト及びサブコンタク
トを発生することができる利点がある。つまり、処理工
程の簡易化とコストの低減を実現することができる利点
がある。
の設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体によれば、
ウェルコンタクト及びサブコンタクト発生条件は、前記
トランジスタの拡散層に対向するプリミティブセル周縁
部と前記トランジスタの拡散層間の距離で設定されるダ
ミー層の幅のみで可否を判定することを特徴とする。こ
のような手順を記録した記録媒体を読み込んで動作する
コンピュータによって、各工程のアルゴリズムに基づい
て動作する装置は、コンタクトを形成させる時に、コン
タクトを形成させることができるプリミティブセルの周
縁部方向のダミー層の幅を判定することが不必要とな
り、図形処理のみでウェルコンタクト及びサブコンタク
トを発生することができる利点がある。つまり、処理工
程の簡易化とコストの低減を実現することができる利点
がある。
【0025】また、本出願第10の発明は、コンタクト
孔形成工程における所定の位置を、ウェルコンタクト及
びサブコンタクト層の中心近傍とすることを特徴とす
る。
孔形成工程における所定の位置を、ウェルコンタクト及
びサブコンタクト層の中心近傍とすることを特徴とす
る。
【0026】したがって、本出願第10の発明のASI
Cの設計方法をコンピュータに実行させるプログラムを
記録したコンピュータ読み取り可能な記録媒体によれ
ば、コンタクト孔形成工程における所定の位置を、ウェ
ルコンタクト及びサブコンタクト層の中心近傍とするこ
とを特徴とする。このような手順を記録した記録媒体を
読み込んで動作するコンピュータによって、各工程のア
ルゴリズムに基づいて動作する装置は、ウェルコンタク
ト及びサブコンタクトを確実に発生させることができる
利点がある。
Cの設計方法をコンピュータに実行させるプログラムを
記録したコンピュータ読み取り可能な記録媒体によれ
ば、コンタクト孔形成工程における所定の位置を、ウェ
ルコンタクト及びサブコンタクト層の中心近傍とするこ
とを特徴とする。このような手順を記録した記録媒体を
読み込んで動作するコンピュータによって、各工程のア
ルゴリズムに基づいて動作する装置は、ウェルコンタク
ト及びサブコンタクトを確実に発生させることができる
利点がある。
【0027】
【発明の実施の形態】以下に本発明の実施の形態のAS
ICの設計方法及びプリミティブレイアウトにつき図面
を参照して説明する。
ICの設計方法及びプリミティブレイアウトにつき図面
を参照して説明する。
【0028】実施の形態1 図1は本発明の実施の形態1のを示すプリミティブレイ
アウトを示すレイアウト図である。図2は本発明の実施
の形態1のASICの設計方法のフローチャートであ
る。図2における本発明の実施の形態1のASICの設
計方法を説明する前に、その構成要素であるプリミティ
ブレイアウト2を図1を参照して説明する。図1におい
て、本発明の実施の形態1のプリミティブレイアウト2
は、チップレイアウト4上の各プリミティブセルの回路
機能を満たすように配置されたトランジスタや配線のレ
イアウトである。レイアウトされているトランジスタや
配線はチップ配置時に隣接するデータとの間隔基準を満
たすようにプリミティブセル枠14内に配置されてい
る。また、プリミティブレイアウト2は、プリミティブ
セル内に設けられたPchトランジスタ拡散層43又は
Nchトランジスタ拡散層44と対向するプリミティブ
セル枠14と、Pchトランジスタ拡散層43及びNc
hトランジスタ拡散層44とで形成される領域内にウェ
ルコンタクト及びサブコンタクト発生用のダミー層1
9、20、21を有する。また、プリミティブセル枠1
4は、プリミティブセルの領域を規定するものである。
係るプリミティブレイアウト2は前記プリミティブセル
枠14の内部に構成されるものである。すなわち、プリ
ミティブセル枠14は規格化された大きさを有し、トラ
ンジスタ等の各要素はプリミティブセル枠14の内部に
構成されるものである。また、プリミティブレイアウト
2はVDD供給配線15とGND供給配線16を有して
いる。さらにPchトランジスタ拡散層43にVDDを
供給するソースコンタクト17、Nchトランジスタ拡
散層44にGNDを供給するソースコンタクト18を有
している。また、Nウェル(図示せず)内のウェルコン
タクト及びサブコンタクト発生用のダミー層19は、ソ
ースとなっているPchトランジスタ拡散層43の端部
とプリミティブセル枠14との間に配置されている。ま
た、係るダミー層19はトランジスタの拡散層と対向
し、且つ近接するプリミティブセルの周縁部とで設定さ
れる領域内にダミー層が形成されると共に、係るダミー
層に近接しているプリミティブセル枠14の延長方向の
幅が所定の幅(以下、高さ)に形成されている。また、
前記高さは、ウェルコンタクト及びサブコンタクトを発
生し得る幅に形成されてなるものである。また、Pウェ
ル(図示せず)内に形成されたウェルコンタクト及びサ
ブコンタクト発生用のダミー層20は、ソースとなって
いるNchトランジスタ拡散層44の端部とプリミティ
ブセル枠14との間に配置されている。係るダミー層2
0はダミー層19と同様にウェルコンタクト及びサブコ
ンタクトを発生可能な高さに形成してなるものである。
また、ここで述べたウェルコンタクト及びサブコンタク
トを発生可能な高さはチップの種類によって異なるた
め、特に規定はしない。また、Pウェル内のウェルコン
タクト及びサブコンタクト発生用のダミー層21は、ド
レインとなっているNchトランジスタ拡散層44の端
部から、係るNchトランジスタ拡散層44とウェルコ
ンタクト及びサブコンタクト間隔を規定した設計基準を
満たす距離分離れた位置からプリミティブセル枠14と
の間に配置されている。ダミー層21も同様にウェルコ
ンタクト及びサブコンタクトを発生可能な高さに形成さ
れてなるものである。また、Nウェル内のウェルコンタ
クト及びサブコンタクト発生用のダミー層19とPウェ
ル内のウェルコンタクト及びサブコンタクト発生用のダ
ミー層20、21には実際のレイアウトで使用されてい
る層と性質が異なる層を割り当ててある。Nウェル内の
右端にはダミー層が配置されていないが、Nchトラン
ジスタ拡散層43とウェルコンタクト及びサブコンタク
トの間隔を規定した設計基準を満たす距離が確保できな
い場合は、ダミー層を配置しなくともよい。
アウトを示すレイアウト図である。図2は本発明の実施
の形態1のASICの設計方法のフローチャートであ
る。図2における本発明の実施の形態1のASICの設
計方法を説明する前に、その構成要素であるプリミティ
ブレイアウト2を図1を参照して説明する。図1におい
て、本発明の実施の形態1のプリミティブレイアウト2
は、チップレイアウト4上の各プリミティブセルの回路
機能を満たすように配置されたトランジスタや配線のレ
イアウトである。レイアウトされているトランジスタや
配線はチップ配置時に隣接するデータとの間隔基準を満
たすようにプリミティブセル枠14内に配置されてい
る。また、プリミティブレイアウト2は、プリミティブ
セル内に設けられたPchトランジスタ拡散層43又は
Nchトランジスタ拡散層44と対向するプリミティブ
セル枠14と、Pchトランジスタ拡散層43及びNc
hトランジスタ拡散層44とで形成される領域内にウェ
ルコンタクト及びサブコンタクト発生用のダミー層1
9、20、21を有する。また、プリミティブセル枠1
4は、プリミティブセルの領域を規定するものである。
係るプリミティブレイアウト2は前記プリミティブセル
枠14の内部に構成されるものである。すなわち、プリ
ミティブセル枠14は規格化された大きさを有し、トラ
ンジスタ等の各要素はプリミティブセル枠14の内部に
構成されるものである。また、プリミティブレイアウト
2はVDD供給配線15とGND供給配線16を有して
いる。さらにPchトランジスタ拡散層43にVDDを
供給するソースコンタクト17、Nchトランジスタ拡
散層44にGNDを供給するソースコンタクト18を有
している。また、Nウェル(図示せず)内のウェルコン
タクト及びサブコンタクト発生用のダミー層19は、ソ
ースとなっているPchトランジスタ拡散層43の端部
とプリミティブセル枠14との間に配置されている。ま
た、係るダミー層19はトランジスタの拡散層と対向
し、且つ近接するプリミティブセルの周縁部とで設定さ
れる領域内にダミー層が形成されると共に、係るダミー
層に近接しているプリミティブセル枠14の延長方向の
幅が所定の幅(以下、高さ)に形成されている。また、
前記高さは、ウェルコンタクト及びサブコンタクトを発
生し得る幅に形成されてなるものである。また、Pウェ
ル(図示せず)内に形成されたウェルコンタクト及びサ
ブコンタクト発生用のダミー層20は、ソースとなって
いるNchトランジスタ拡散層44の端部とプリミティ
ブセル枠14との間に配置されている。係るダミー層2
0はダミー層19と同様にウェルコンタクト及びサブコ
ンタクトを発生可能な高さに形成してなるものである。
また、ここで述べたウェルコンタクト及びサブコンタク
トを発生可能な高さはチップの種類によって異なるた
め、特に規定はしない。また、Pウェル内のウェルコン
タクト及びサブコンタクト発生用のダミー層21は、ド
レインとなっているNchトランジスタ拡散層44の端
部から、係るNchトランジスタ拡散層44とウェルコ
ンタクト及びサブコンタクト間隔を規定した設計基準を
満たす距離分離れた位置からプリミティブセル枠14と
の間に配置されている。ダミー層21も同様にウェルコ
ンタクト及びサブコンタクトを発生可能な高さに形成さ
れてなるものである。また、Nウェル内のウェルコンタ
クト及びサブコンタクト発生用のダミー層19とPウェ
ル内のウェルコンタクト及びサブコンタクト発生用のダ
ミー層20、21には実際のレイアウトで使用されてい
る層と性質が異なる層を割り当ててある。Nウェル内の
右端にはダミー層が配置されていないが、Nchトラン
ジスタ拡散層43とウェルコンタクト及びサブコンタク
トの間隔を規定した設計基準を満たす距離が確保できな
い場合は、ダミー層を配置しなくともよい。
【0029】次に、図2を参照して、本発明の実施の形
態1のASICの設計方法を説明する。ここで説明する
ASICの設計方法の構成要素であるダミー層は、図1
に示したダミー層19、20、21である。また、図2
におけるチップレイアウトは図1に示したプリミティブ
レイアウト2をその構成要素としている。また、係るダ
ミー層には、工程が順次進行するにつれ、選択され、異
なるデータ層へ変換される。以上の点から、図2の説明
におけるダミー層は、符号を付すことによる混乱を回避
するべく符号を付さずに説明する。係るダミー層の説明
は別の図面を参照して後に行う。
態1のASICの設計方法を説明する。ここで説明する
ASICの設計方法の構成要素であるダミー層は、図1
に示したダミー層19、20、21である。また、図2
におけるチップレイアウトは図1に示したプリミティブ
レイアウト2をその構成要素としている。また、係るダ
ミー層には、工程が順次進行するにつれ、選択され、異
なるデータ層へ変換される。以上の点から、図2の説明
におけるダミー層は、符号を付すことによる混乱を回避
するべく符号を付さずに説明する。係るダミー層の説明
は別の図面を参照して後に行う。
【0030】図2を参照して、ASICの設計方法を説
明する。尚、本段落ではまずその構成を説明することと
する。配置情報1は、ASICのチップ設計におけるプ
リミティブセルの自動配置31により得ることができる
情報である。また、チップレイアウト作成工程3は、配
置情報1とプリミティブレイアウト2を読み込みチップ
レイアウト4を出力する工程である。また、発生予定領
域抽出工程5は、プリミティブレイアウト2に含まれる
ダミー層を抽出し、Nウェル内、Pウェル内の各々のダ
ミー層に対応した発生予定層6を発生させる工程であ
る。ウェルコンタクト及びサブコンタクト発生条件7
は、発生予定層6にウェルコンタクト及びサブコンタク
ト11を発生させることが可能か否かを判定する条件で
ある。例えば、係る条件を発生予定層6の幅とする。ま
た、係る幅はプロセスの制約上、ウェルコンタクト及び
サブコンタクト11を配置するために最低限必要な幅と
する。また、前記幅は、Pchトランジスタ拡散層43
及びNchトランジスタ拡散層44と、プリミティブセ
ル枠14で設定される方向の発生予定層6の幅である。
しかし、本発明のプリミティブレイアウト2に含まれる
ダミー層はウェルコンタクト及びサブコンタクト11を
発生することができる高さを有していることから幅のみ
を判定基準とすることができる。また、ウェルコンタク
ト及びサブコンタクト発生ステップ8は、発生予定層6
のうちウェルコンタクト及びサブコンタクト発生条件7
を満たすものをウェルコンタクト層及びサブコンタクト
層9に変換する工程である。例えば、ウェルコンタクト
及びサブコンタクト発生条件7を発生予定層6のPch
トランジスタ拡散層43及びNchトランジスタ拡散層
44と、プリミティブセル枠14で設定される方向の発
生予定層6の幅として、条件を満たすもの発生予定層6
と満たさない発生予定層6とに判別し、条件を満たす発
生予定層6についてウェルコンタクト層及びサブコンタ
クト層9に変換・出力する工程である。次に、ウェルコ
ンタクト層及びサブコンタクト層9にコンタクト孔が発
生されVDD及びGNDを供給するコンタクト孔発生工
程10について説明する。VDD供給配線及びGND供
給配線の下層でウェルコンタクト層及びサブコンタクト
層9の横方向での中心にコンタクト孔を発生させる。こ
れにより、ウェルコンタクト及びサブコンタクト11が
発生される。次に、マージ処理工程12において、チッ
プレイアウト4とウェルコンタクト及びサブコンタクト
11をマージし、実チップレイアウト13を作成する。
本発明のASICの設計方法は以上の構成からなるもの
である。
明する。尚、本段落ではまずその構成を説明することと
する。配置情報1は、ASICのチップ設計におけるプ
リミティブセルの自動配置31により得ることができる
情報である。また、チップレイアウト作成工程3は、配
置情報1とプリミティブレイアウト2を読み込みチップ
レイアウト4を出力する工程である。また、発生予定領
域抽出工程5は、プリミティブレイアウト2に含まれる
ダミー層を抽出し、Nウェル内、Pウェル内の各々のダ
ミー層に対応した発生予定層6を発生させる工程であ
る。ウェルコンタクト及びサブコンタクト発生条件7
は、発生予定層6にウェルコンタクト及びサブコンタク
ト11を発生させることが可能か否かを判定する条件で
ある。例えば、係る条件を発生予定層6の幅とする。ま
た、係る幅はプロセスの制約上、ウェルコンタクト及び
サブコンタクト11を配置するために最低限必要な幅と
する。また、前記幅は、Pchトランジスタ拡散層43
及びNchトランジスタ拡散層44と、プリミティブセ
ル枠14で設定される方向の発生予定層6の幅である。
しかし、本発明のプリミティブレイアウト2に含まれる
ダミー層はウェルコンタクト及びサブコンタクト11を
発生することができる高さを有していることから幅のみ
を判定基準とすることができる。また、ウェルコンタク
ト及びサブコンタクト発生ステップ8は、発生予定層6
のうちウェルコンタクト及びサブコンタクト発生条件7
を満たすものをウェルコンタクト層及びサブコンタクト
層9に変換する工程である。例えば、ウェルコンタクト
及びサブコンタクト発生条件7を発生予定層6のPch
トランジスタ拡散層43及びNchトランジスタ拡散層
44と、プリミティブセル枠14で設定される方向の発
生予定層6の幅として、条件を満たすもの発生予定層6
と満たさない発生予定層6とに判別し、条件を満たす発
生予定層6についてウェルコンタクト層及びサブコンタ
クト層9に変換・出力する工程である。次に、ウェルコ
ンタクト層及びサブコンタクト層9にコンタクト孔が発
生されVDD及びGNDを供給するコンタクト孔発生工
程10について説明する。VDD供給配線及びGND供
給配線の下層でウェルコンタクト層及びサブコンタクト
層9の横方向での中心にコンタクト孔を発生させる。こ
れにより、ウェルコンタクト及びサブコンタクト11が
発生される。次に、マージ処理工程12において、チッ
プレイアウト4とウェルコンタクト及びサブコンタクト
11をマージし、実チップレイアウト13を作成する。
本発明のASICの設計方法は以上の構成からなるもの
である。
【0031】次に、上記の構成でなる本発明のASIC
の設計方法による動作を図面を参照して更に詳細に説明
する。図1及び図2において、自動配置工程31によっ
て得られた配置情報1とプリミティブレイアウト2は、
チップレイアウト作成工程3へ入力される。チップレイ
アウト作成工程では、入力された配置情報1に含まれる
各プリミティブセルの配置座標、方向等に沿ってプリミ
ティブレイアウト2をチップ上に配置し、チップレイア
ウト4を作成する。
の設計方法による動作を図面を参照して更に詳細に説明
する。図1及び図2において、自動配置工程31によっ
て得られた配置情報1とプリミティブレイアウト2は、
チップレイアウト作成工程3へ入力される。チップレイ
アウト作成工程では、入力された配置情報1に含まれる
各プリミティブセルの配置座標、方向等に沿ってプリミ
ティブレイアウト2をチップ上に配置し、チップレイア
ウト4を作成する。
【0032】図3は、チップレイアウト4の一例を示し
たレイアウト図である。チップレイアウト4を構成して
いるインバータ等の各種の回路機能を有した各プリミテ
ィブレイアウト2は、配置情報1によって配置座標、方
向が決定されている。また、各プリミティブレイアウト
2の内部に含まれるNウェル内のダミー層22を例えば
a層とする。また、Pウェル内に形成されたダミー層2
3をb層とする。
たレイアウト図である。チップレイアウト4を構成して
いるインバータ等の各種の回路機能を有した各プリミテ
ィブレイアウト2は、配置情報1によって配置座標、方
向が決定されている。また、各プリミティブレイアウト
2の内部に含まれるNウェル内のダミー層22を例えば
a層とする。また、Pウェル内に形成されたダミー層2
3をb層とする。
【0033】チップレイアウト4は、発生予定領域抽出
工程5へ入力される。発生予定領域抽出工程5は、入力
されたチップレイアウト4に含まれるダミー層22、2
3に対してOR処理を行い、隣接した2つのダミー層を
1つの発生予定領域6(図2における符号)とする。こ
のとき、隣接するダミー層が存在しないものは、そのま
まダミー層を発生予定領域6とする。
工程5へ入力される。発生予定領域抽出工程5は、入力
されたチップレイアウト4に含まれるダミー層22、2
3に対してOR処理を行い、隣接した2つのダミー層を
1つの発生予定領域6(図2における符号)とする。こ
のとき、隣接するダミー層が存在しないものは、そのま
まダミー層を発生予定領域6とする。
【0034】また、図4は、図3に示されたチップレイ
アウト4を入力とし、発生予定領域抽出工程5の出力結
果である発生予定領域6を示した図である。Nウェル
(図示せず)内に発生予定領域24を有している。さら
に、Nウェル内の発生予定領域25は、隣接したプリミ
ティブセル間でダミー層22、23の一部が接触してお
り、OR処理により1つの発生予定領域25となってい
る。この時、発生予定領域24及び発生予定領域25
は、双方共にa層のままである。また、Pウェル(図示
せず)内に発生予定領域26を有している。また、Pウ
ェル内の発生予定領域27についても、隣接したプリミ
ティブセル間でダミー層23の一部が接触しており、O
R処理により1つの発生予定領域27となっている。こ
の時、発生予定領域26及び発生予定領域27はb層の
ままである。
アウト4を入力とし、発生予定領域抽出工程5の出力結
果である発生予定領域6を示した図である。Nウェル
(図示せず)内に発生予定領域24を有している。さら
に、Nウェル内の発生予定領域25は、隣接したプリミ
ティブセル間でダミー層22、23の一部が接触してお
り、OR処理により1つの発生予定領域25となってい
る。この時、発生予定領域24及び発生予定領域25
は、双方共にa層のままである。また、Pウェル(図示
せず)内に発生予定領域26を有している。また、Pウ
ェル内の発生予定領域27についても、隣接したプリミ
ティブセル間でダミー層23の一部が接触しており、O
R処理により1つの発生予定領域27となっている。こ
の時、発生予定領域26及び発生予定領域27はb層の
ままである。
【0035】発生予定領域6とウェルコンタクト及びサ
ブコンタクト発生条件7はウェルコンタクト層及びサブ
コンタクト層発生工程8へ入力される。ウェルコンタク
ト及びサブコンタクト発生条件7には発生予定領域6の
幅を規定している。また、各発生予定領域6がその幅を
満たしているかを判定し、満たしているものをウェルコ
ンタクト層及びサブコンタクト層9として出力する。判
定方法は、レイアウトが設計基準を満たしているかをチ
ェックするツール、手法と同等のもので行う。チェック
結果をレイアウトとしてウェルコンタクト層及びサブコ
ンタクト層9で使用している層で出力することにより、
設計基準を満たしているものがウェルコンタクト層及び
サブコンタクト層9として出力される。この時、Nウェ
ル内の発生領域とPウェル内の発生予定領域24、2
5、26、27には実際のレイアウトで使われている層
と性質が異なる層を割り当てる。
ブコンタクト発生条件7はウェルコンタクト層及びサブ
コンタクト層発生工程8へ入力される。ウェルコンタク
ト及びサブコンタクト発生条件7には発生予定領域6の
幅を規定している。また、各発生予定領域6がその幅を
満たしているかを判定し、満たしているものをウェルコ
ンタクト層及びサブコンタクト層9として出力する。判
定方法は、レイアウトが設計基準を満たしているかをチ
ェックするツール、手法と同等のもので行う。チェック
結果をレイアウトとしてウェルコンタクト層及びサブコ
ンタクト層9で使用している層で出力することにより、
設計基準を満たしているものがウェルコンタクト層及び
サブコンタクト層9として出力される。この時、Nウェ
ル内の発生領域とPウェル内の発生予定領域24、2
5、26、27には実際のレイアウトで使われている層
と性質が異なる層を割り当てる。
【0036】図5は、図4に示された発生予定領域6を
入力としてウェルコンタクト層及びサブコンタクト層発
生工程8によって出力されるウェルコンタクト層及びサ
ブコンタクト層9を示した図である。ここで、例えばN
ウェル内のウェルコンタクト層及びサブコンタクト層2
8はc層となり、Pウェル内のウェルコンタクト層及び
サブコンタクト層29はd層となる。
入力としてウェルコンタクト層及びサブコンタクト層発
生工程8によって出力されるウェルコンタクト層及びサ
ブコンタクト層9を示した図である。ここで、例えばN
ウェル内のウェルコンタクト層及びサブコンタクト層2
8はc層となり、Pウェル内のウェルコンタクト層及び
サブコンタクト層29はd層となる。
【0037】ウェルコンタクト層及びサブコンタクト層
9はコンタクト孔発生ステップ10へと入力され、各ウ
ェルコンタクト層及びサブコンタクト層の横方向の中
心、且つVDD・GND供給配線の下層となる座標にコ
ンタクト孔を発生させる。これにより、ウェルコンタク
ト及びサブコンタクトが発生されたことになる。
9はコンタクト孔発生ステップ10へと入力され、各ウ
ェルコンタクト層及びサブコンタクト層の横方向の中
心、且つVDD・GND供給配線の下層となる座標にコ
ンタクト孔を発生させる。これにより、ウェルコンタク
ト及びサブコンタクトが発生されたことになる。
【0038】図6は、図5に示されたウェルコンタクト
層及びサブコンタクト層28、29の上にコンタクト孔
を発生させた図である。また、コンタクト孔30は、V
DD供給配線15及びGND供給配線16の下層に位置
し、更に各ウェルコンタクト層及びサブコンタクト層2
8、29の横方向の中心に配置されている。
層及びサブコンタクト層28、29の上にコンタクト孔
を発生させた図である。また、コンタクト孔30は、V
DD供給配線15及びGND供給配線16の下層に位置
し、更に各ウェルコンタクト層及びサブコンタクト層2
8、29の横方向の中心に配置されている。
【0039】次に、ウェルコンタクト及びサブコンタク
ト11とチップレイアウト4はマージ処理12の入力と
なり、チップレイアウト4にウェルコンタクト及びサブ
コンタクト11がマージされた状態の実チップレイアウ
ト13が出力される。
ト11とチップレイアウト4はマージ処理12の入力と
なり、チップレイアウト4にウェルコンタクト及びサブ
コンタクト11がマージされた状態の実チップレイアウ
ト13が出力される。
【0040】以上で説明したASICの設計方法によれ
ば、ダミー層19、20、21をプリミティブレイアウ
トに置くことで、従来例における電位追跡工程37とい
った処理を行うことなく、簡単な図形処理のみでウェル
コンタクト及びサブコンタクトを発生させることができ
る。つまり、処理時間を短縮でき、更にコストを低減さ
せることができる。また、必要とするデータ層が、実施
の形態1では2層のみとなることから、扱うデータが小
さくなることで処理時間が短縮される。また、実施の形
態1で使用される2層はNウェル内、及びPウェル内を
識別するためのものである。
ば、ダミー層19、20、21をプリミティブレイアウ
トに置くことで、従来例における電位追跡工程37とい
った処理を行うことなく、簡単な図形処理のみでウェル
コンタクト及びサブコンタクトを発生させることができ
る。つまり、処理時間を短縮でき、更にコストを低減さ
せることができる。また、必要とするデータ層が、実施
の形態1では2層のみとなることから、扱うデータが小
さくなることで処理時間が短縮される。また、実施の形
態1で使用される2層はNウェル内、及びPウェル内を
識別するためのものである。
【0041】実施の形態2 次に上述の実施の形態1のASICの設計方法及びプリ
ミティブレイアウトとは異なる本発明の実施の形態2に
つき図面を参照して説明する。図7を参照すると、本発
明の実施の形態2は、プリミティブレイアウト32のデ
ータ構成の点とウェルコンタクト及びサブコンタクト必
須条件33と必須条件判定工程34を有する点で、実施
の形態1のASICの設計方法及びプリミティブレイア
ウトと異なる。ウェルコンタクト及びサブコンタクト必
須条件33は、チップ内に配置するウェルコンタクト及
びサブコンタクトの必要数を規定するものある。例えば
20um以内に必ず1個のウェルコンタクト及びサブコ
ンタクト(図示せず)を配置するという規定が行われ
る。また、必須条件判定工程34は、ウェルコンタクト
層及びサブコンタクト層9とウェルコンタクト及びサブ
コンタクト必須条件33を入力として、ウェルコンタク
ト層及びサブコンタクト層9がチップ内に必要な間隔に
存在するかを判定する工程である。必要間隔に存在しな
い場合には自動配置工程31へと戻り再配置を行う。必
要な間隔に存在する場合、コンタクト孔発生工程10へ
と移行するものである。
ミティブレイアウトとは異なる本発明の実施の形態2に
つき図面を参照して説明する。図7を参照すると、本発
明の実施の形態2は、プリミティブレイアウト32のデ
ータ構成の点とウェルコンタクト及びサブコンタクト必
須条件33と必須条件判定工程34を有する点で、実施
の形態1のASICの設計方法及びプリミティブレイア
ウトと異なる。ウェルコンタクト及びサブコンタクト必
須条件33は、チップ内に配置するウェルコンタクト及
びサブコンタクトの必要数を規定するものある。例えば
20um以内に必ず1個のウェルコンタクト及びサブコ
ンタクト(図示せず)を配置するという規定が行われ
る。また、必須条件判定工程34は、ウェルコンタクト
層及びサブコンタクト層9とウェルコンタクト及びサブ
コンタクト必須条件33を入力として、ウェルコンタク
ト層及びサブコンタクト層9がチップ内に必要な間隔に
存在するかを判定する工程である。必要間隔に存在しな
い場合には自動配置工程31へと戻り再配置を行う。必
要な間隔に存在する場合、コンタクト孔発生工程10へ
と移行するものである。
【0042】また、図8は、プリミティブレイアウト3
2のレイアウト図である。図2に示される実施の形態1
のプリミティブレイアウトではプリミティブの両端にあ
るトランジスタの拡散層とプリミティブセル枠との間に
もダミー層を配置していた。本発明の実施の形態2は、
プリミティブレイアウト内のウェルコンタクト及びサブ
コンタクト30に対し、ダミー層を被せている点で異な
る。被せるダミー層はプリミティブセルの両端にあるト
ランジスタの拡散層とプリミティブセル枠との間に配置
したダミー層と性質が同様な層であり、例えば、Nウェ
ルならa層、Pウェルならb層とする。
2のレイアウト図である。図2に示される実施の形態1
のプリミティブレイアウトではプリミティブの両端にあ
るトランジスタの拡散層とプリミティブセル枠との間に
もダミー層を配置していた。本発明の実施の形態2は、
プリミティブレイアウト内のウェルコンタクト及びサブ
コンタクト30に対し、ダミー層を被せている点で異な
る。被せるダミー層はプリミティブセルの両端にあるト
ランジスタの拡散層とプリミティブセル枠との間に配置
したダミー層と性質が同様な層であり、例えば、Nウェ
ルならa層、Pウェルならb層とする。
【0043】次に本発明の実施の形態2の動作につき、
図7、図8を参照して説明する。プリミティブレイアウ
ト32に含まれるダミー層19、20は、プリミティブ
セルの両端にあるPchトランジスタ拡散層43及びN
chトランジスタ拡散層44とプリミティブセル枠との
間に配置されている。更に、プリミティブレイアウト3
2内のウェルコンタクト及びサブコンタクト45上にダ
ミー層35が配置されている。プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45上のダミ
ー層35は、チップレイアウト作成工程4以降ウェルコ
ンタクト層及びサブコンタクト層9(図8における位置
は、19、20、35)の発生までの工程において、プ
リミティブセルの両端にあるトランジスタの拡散層とプ
リミティブセル枠との間にあるダミー層19、20と同
様の処理を行われウェルコンタクト層及びサブコンタク
ト層9が発生される。ウェルコンタクト及びサブコンタ
クト45上のダミー層35に対応するウェルコンタクト
層及びサブコンタクト層9は、プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45と同デー
タとなる。つまり、ダミー層35が配置されている場所
は、既にウェルコンタクト及びサブコンタクトを発生さ
せることができる場所である。よって、ダミー層35を
ウェルコンタクト及びサブコンタクト45上に配置し、
順次処理を進めると、必ずウェルコンタクト層及びサブ
コンタクト層9はダミー層19及び20と同一形状で発
生する。また、実際の製造段階(図示せず)では、プリ
ミティブレイアウト内のウェルコンタクト及びサブコン
タクト45とウェルコンタクト層及びサブコンタクト層
9は同じ層になるので、同データとなる。また、以上の
理由でレイアウト上の問題は発生しない。
図7、図8を参照して説明する。プリミティブレイアウ
ト32に含まれるダミー層19、20は、プリミティブ
セルの両端にあるPchトランジスタ拡散層43及びN
chトランジスタ拡散層44とプリミティブセル枠との
間に配置されている。更に、プリミティブレイアウト3
2内のウェルコンタクト及びサブコンタクト45上にダ
ミー層35が配置されている。プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45上のダミ
ー層35は、チップレイアウト作成工程4以降ウェルコ
ンタクト層及びサブコンタクト層9(図8における位置
は、19、20、35)の発生までの工程において、プ
リミティブセルの両端にあるトランジスタの拡散層とプ
リミティブセル枠との間にあるダミー層19、20と同
様の処理を行われウェルコンタクト層及びサブコンタク
ト層9が発生される。ウェルコンタクト及びサブコンタ
クト45上のダミー層35に対応するウェルコンタクト
層及びサブコンタクト層9は、プリミティブレイアウト
内のウェルコンタクト及びサブコンタクト45と同デー
タとなる。つまり、ダミー層35が配置されている場所
は、既にウェルコンタクト及びサブコンタクトを発生さ
せることができる場所である。よって、ダミー層35を
ウェルコンタクト及びサブコンタクト45上に配置し、
順次処理を進めると、必ずウェルコンタクト層及びサブ
コンタクト層9はダミー層19及び20と同一形状で発
生する。また、実際の製造段階(図示せず)では、プリ
ミティブレイアウト内のウェルコンタクト及びサブコン
タクト45とウェルコンタクト層及びサブコンタクト層
9は同じ層になるので、同データとなる。また、以上の
理由でレイアウト上の問題は発生しない。
【0044】ウェルコンタクト層及びサブコンタクト層
9は、チップ内(プリミティブセルを配置した領域)で
発生される全てのウェルコンタクト及びサブコンタクト
45のデータを有することとなる。つまり、プリミティ
ブセルを配置した領域内のウェルコンタクト及びサブコ
ンタクト45は、プリミティブレイアウト内に配置され
たウェルコンタクト及びサブコンタクト45と新たに発
生されたウェルコンタクト層及びサブコンタクト層9に
対応するもののみとなる。ここで、プリミティブレイア
ウト内に配置されたウェルコンタクト及びサブコンタク
ト45は、ウェルコンタクト層及びサブコンタクト層9
に同一のデータが含まれることとなる。よってウェルコ
ンタクト層及びサブコンタクト層9とウェルコンタクト
及びサブコンタクト必須条件33を入力とし、必須条件
33により与えられた距離以上の間隔があいている場
合、自動配置工程31へと移行して、これをエラーがな
くなるまで繰り返す。
9は、チップ内(プリミティブセルを配置した領域)で
発生される全てのウェルコンタクト及びサブコンタクト
45のデータを有することとなる。つまり、プリミティ
ブセルを配置した領域内のウェルコンタクト及びサブコ
ンタクト45は、プリミティブレイアウト内に配置され
たウェルコンタクト及びサブコンタクト45と新たに発
生されたウェルコンタクト層及びサブコンタクト層9に
対応するもののみとなる。ここで、プリミティブレイア
ウト内に配置されたウェルコンタクト及びサブコンタク
ト45は、ウェルコンタクト層及びサブコンタクト層9
に同一のデータが含まれることとなる。よってウェルコ
ンタクト層及びサブコンタクト層9とウェルコンタクト
及びサブコンタクト必須条件33を入力とし、必須条件
33により与えられた距離以上の間隔があいている場
合、自動配置工程31へと移行して、これをエラーがな
くなるまで繰り返す。
【0045】以上で説明した本発明の実施の形態2は、
本発明の実施の形態1と同様に、従来例における電位追
跡工程37といった処理を行うことなく、図形処理のみ
でウェルコンタクト及びサブコンタクト(図示せず)を
発生させることができる。よって、処理時間を短縮で
き、更にコストを低減させることができる。更に、本発
明の実施の形態2は、本発明の実施の形態2とは異な
り、チップ上に必要な間隔にウェルコンタクト及びサブ
コンタクトの存在の有無をチェックすることができる。
これにより、プリミティブレイアウトに含まれるダミー
層19、20、21、35、つまりウェルコンタクト及
びサブコンタクト用の領域の大きさと、プリミティブセ
ル内に既に存在するウェルコンタクト及びサブコンタク
トの数と、チップ内に配置するウェルコンタクト及びサ
ブコンタクトの必要数を規定の関係により、十分なウェ
ルコンタクト及びサブコンタクトの発生とを見込むこと
ができる。つまり、チップ上に必要な間隔にウェルコン
タクト及びサブコンタクトが存在しているかをチェック
することで、基板電位の安定やラッチアップの抑制に対
する信頼性を向上させることができる。
本発明の実施の形態1と同様に、従来例における電位追
跡工程37といった処理を行うことなく、図形処理のみ
でウェルコンタクト及びサブコンタクト(図示せず)を
発生させることができる。よって、処理時間を短縮で
き、更にコストを低減させることができる。更に、本発
明の実施の形態2は、本発明の実施の形態2とは異な
り、チップ上に必要な間隔にウェルコンタクト及びサブ
コンタクトの存在の有無をチェックすることができる。
これにより、プリミティブレイアウトに含まれるダミー
層19、20、21、35、つまりウェルコンタクト及
びサブコンタクト用の領域の大きさと、プリミティブセ
ル内に既に存在するウェルコンタクト及びサブコンタク
トの数と、チップ内に配置するウェルコンタクト及びサ
ブコンタクトの必要数を規定の関係により、十分なウェ
ルコンタクト及びサブコンタクトの発生とを見込むこと
ができる。つまり、チップ上に必要な間隔にウェルコン
タクト及びサブコンタクトが存在しているかをチェック
することで、基板電位の安定やラッチアップの抑制に対
する信頼性を向上させることができる。
【図面の簡単な説明】
【図1】 実施の形態1のプリミティブレイアウトを示
すレイアウト図
すレイアウト図
【図2】 実施の形態1のASICの設計方法を示すフ
ローチャート
ローチャート
【図3】 実施の形態1のチップレイアウトを示すレイ
アウト図
アウト図
【図4】 実施の形態1の発生予定領域のみを示すレイ
アウト図
アウト図
【図5】 実施の形態1のウェルコンタクト層及びサブ
コンタクト層のみを示すレイアウト図
コンタクト層のみを示すレイアウト図
【図6】 実施の形態1のコンタクト孔配置位置のみを
示すレイアウト図
示すレイアウト図
【図7】 実施の形態2のASICの設計方法のフロー
チャート
チャート
【図8】 実施の形態2のプリミティブレイアウトのレ
イアウト図
イアウト図
【図9】 従来のプリミティブレイアウトを示すレイア
ウト図
ウト図
【図10】 従来のASICの設計方法を示すフローチ
ャート
ャート
【符号の説明】 1. 配置情報 2. プリミティブレイアウト 3. チップレイアウト作成工程 4. チップレイアウト 5. 発生予定領域抽出工程 6. 発生予定領域 7. ウェルコンタクト及びサブコンタクト発生条
件 8. ウェルコンタクト及びサブコンタクト発生工
程 9. ウェルコンタクト層及びサブコンタクト層 10. コンタクト孔発生工程 11. ウェルコンタクト及びサブコンタクト 12. マージ処理工程 13. 実チップレイアウト 14. プリミティブセル枠 15. VDD供給配線 16. GND供給配線 17. ソースコンタクト 18. ソースコンタクト 19. ダミー層 20. ダミー層 21. ダミー層 22. ダミー層 23. ダミー層 23. ダミー層 24. ダミー層 25. 発生予定領域 26. 発生予定領域 27. 発生予定領域 28. ウェルコンタクト層及びサブコンタクト層 29. ウェルコンタクト層及びサブコンタクト層 30. コンタクト孔 31. 自動配置工程 32. プリミティブレイアウト 33. ウェルコンタクト及びサブコンタクト必須条
件 34. 必須条件判定工程 35. ダミー層 36. プリミティブレイアウト 37. 電位追跡工程 38. ソース・ドレイン定義 39. 境界発生条件 40. ウェルコンタクト及びサブコンタクト発生境
界作成工程 41. 発生境界 42. 境界間長測定工程 43. Pchトランジスタ拡散層 44. Nchトランジスタ拡散層 45. ウェルコンタクト及びサブコンタクト 46. ゲート最終端 47. ゲート配線
件 8. ウェルコンタクト及びサブコンタクト発生工
程 9. ウェルコンタクト層及びサブコンタクト層 10. コンタクト孔発生工程 11. ウェルコンタクト及びサブコンタクト 12. マージ処理工程 13. 実チップレイアウト 14. プリミティブセル枠 15. VDD供給配線 16. GND供給配線 17. ソースコンタクト 18. ソースコンタクト 19. ダミー層 20. ダミー層 21. ダミー層 22. ダミー層 23. ダミー層 23. ダミー層 24. ダミー層 25. 発生予定領域 26. 発生予定領域 27. 発生予定領域 28. ウェルコンタクト層及びサブコンタクト層 29. ウェルコンタクト層及びサブコンタクト層 30. コンタクト孔 31. 自動配置工程 32. プリミティブレイアウト 33. ウェルコンタクト及びサブコンタクト必須条
件 34. 必須条件判定工程 35. ダミー層 36. プリミティブレイアウト 37. 電位追跡工程 38. ソース・ドレイン定義 39. 境界発生条件 40. ウェルコンタクト及びサブコンタクト発生境
界作成工程 41. 発生境界 42. 境界間長測定工程 43. Pchトランジスタ拡散層 44. Nchトランジスタ拡散層 45. ウェルコンタクト及びサブコンタクト 46. ゲート最終端 47. ゲート配線
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B046 AA08 BA04 5F064 BB35 CC12 DD02 DD12 DD14 EE02 EE26 EE27 EE52 HH06 HH11 HH12
Claims (10)
- 【請求項1】プリミティブセルの自動配置を行う自動配
置工程と、 各プリミティブセルの回路機能を満たすようにプリミテ
ィブセル内に形成されたトランジスタ及び配線のレイア
ウトであり、トランジスタの拡散層と対向し、且つ近接
するプリミティブセルの周縁部とで設定される領域内に
ダミー層が形成されると共に、係るダミー層に近接して
いるプリミティブセルの周縁部の延長方向のダミー層の
幅が所定の幅に形成されてなるプリミティブレイアウト
と、前記自動配置工程によって得られるプリミティブセ
ルの配置情報とのデータを用いて、チップレイアウトを
作成するチップレイアウト作成工程と、 プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、発生予
定層に前記ウェルコンタクト及びサブコンタクト発生条
件を与えるウェルコンタクト及びサブコンタクト発生予
定領域工程と、 前記ウェルコンタクト及びサブコンタクト発生条件か
ら、ウェルコンタクト及びサブコンタクト発生の可否を
判定し、可能と判定された発生予定層をウェルコンタク
ト層及びサブコンタクト層とするウェルコンタクト及び
サブコンタクト発生工程と、 ウェルコンタクト層及びサブコンタクト層の所定の位置
にコンタクト孔を形成させ、ウェルコンタクト及びサブ
コンタクトを発生させるコンタクト孔形成工程とからな
ることを特徴とするウェルコンタクト及びサブコンタク
ト発生手法。 - 【請求項2】プリミティブセルの自動配置を行う自動配
置工程と、 各プリミティブセルの回路機能を満たすようにプリミテ
ィブセル内に形成されたトランジスタ、配線、及びウェ
ルコンタクト及びサブコンタクトのレイアウトであり、
トランジスタの拡散層と対向し、且つ近接するプリミテ
ィブセルの周縁部とで設定される領域内にダミー層を形
成させると共に、係るダミー層に近接しているプリミテ
ィブセルの周縁部の延長方向のダミー層の幅が所定の幅
に形成され、更にウェルコンタクト及びサブコンタクト
の上層にダミー層が形成されてなるプリミティブレイア
ウトと、前記自動配置工程によって得られるプリミティ
ブセルの配置情報とのデータを用いて、チップレイアウ
トを作成するチップレイアウト作成工程と、 プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、 発生予定層に前記ウェルコンタクト及びサブコンタクト
発生条件を与えるウェルコンタクト及びサブコンタクト
発生予定領域工程と、 前記ウェルコンタクト及びサブコンタクト発生条件か
ら、ウェルコンタクト及びサブコンタクト発生の可否を
判定し、可能と判定された発生予定層をウェルコンタク
ト層及びサブコンタクト層とするウェルコンタクト及び
サブコンタクト発生工程と、 プリミティブレイアウトで構成されるチップ内に配置す
るウェルコンタクト及びサブコンタクトの必要数を規定
するウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するかを判定する必須条件判定工程
と、 ウェルコンタクト及びサブコンタクト層の所定の位置に
コンタクト孔を形成させ、ウェルコンタクト及びサブコ
ンタクトを発生させるコンタクト孔形成工程とからなる
ことを特徴とするウェルコンタクト及びサブコンタクト
発生手法。 - 【請求項3】ウェルコンタクト及びサブコンタクト発生
条件は、前記トランジスタの拡散層に対向するプリミテ
ィブセル周縁部と前記トランジスタの拡散層間の距離で
設定されるダミー層の幅のみで可否を判定することを特
徴とする請求項1又は請求項2に記載のウェルコンタク
ト及びサブコンタクト発生手法。 - 【請求項4】コンタクト孔形成工程における所定の位置
を、ウェルコンタクト及びサブコンタクト層の中心近傍
とすることを特徴とする請求項1又は請求項2に記載の
ウェルコンタクト及びサブコンタクト発生手法。 - 【請求項5】トランジスタ及び配線を含むプリミティブ
レイアウトにおいて、プリミティブレイアウトが構成さ
れているプリミティブセル内に設けられたトランジスタ
の拡散層と対向するプリミティブセルの周縁部と、トラ
ンジスタの拡散層とで形成される領域内にダミー層を配
置してなることを特徴とするプリミティブレイアウト。 - 【請求項6】係るダミー層に近接しているプリミティブ
セルの周縁部の延長方向のダミー層の幅が所定の幅に形
成されてなることを特徴とする請求項5に記載のプリミ
ティブレイアウト。 - 【請求項7】プリミティブセルの自動配置を行う自動配
置工程と、 各プリミティブセルの回路機能を満たすようにプリミテ
ィブセル内に形成されたトランジスタ及び配線のレイア
ウトであり、トランジスタの拡散層と対向し、且つ近接
するプリミティブセルの周縁部とで設定される領域内に
ダミー層が形成されると共に、係るダミー層に近接して
いるプリミティブセルの周縁部の延長方向のダミー層の
幅が所定の幅に形成されてなるプリミティブレイアウト
と、前記自動配置工程によって得られるプリミティブセ
ルの配置情報とのデータを用いて、チップレイアウトを
作成するチップレイアウト作成工程と、 プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を発生させる発生予定層抽出工程と、 発生予定層にウェルコンタクト及びサブコンタクト発生
条件を与えるウェルコンタクト及びサブコンタクト発生
予定領域工程と、 前記ウェルコンタクト及びサブコンタクト発生条件か
ら、ウェルコンタクト及びサブコンタクト発生の可否を
判定し、可能と判定された発生予定層をウェルコンタク
ト及びサブコンタクト層とするウェルコンタクト及びサ
ブコンタクト発生工程と、 ウェルコンタクト層及びサブコンタクト層の所定の位置
にコンタクト孔を発生させ、ウェルコンタクト及びサブ
コンタクトを発生させるコンタクト孔形成工程と、 ウェルコンタクト及びサブコンタクトとチップレイアウ
トを入力とし、チップレイアウトにウェルコンタクト及
びサブコンタクトがマージされた状態の実チップレイア
ウトを出力するマージ処理工程とからなることを特徴と
するウェルコンタクト及びサブコンタクト発生手法をコ
ンピュータに実行させるプログラムを記録したコンピュ
ータ読み取り可能な記憶媒体。 - 【請求項8】プリミティブセルの自動配置を行う自動配
置工程と、各プリミティブセルの回路機能を満たすよう
にプリミティブセル内に形成されたトランジスタ、配
線、及びウェルコンタクト及びサブコンタクトのレイア
ウトであり、トランジスタの拡散層と対向し、且つ近接
するプリミティブセルの周縁部とで設定される領域内に
ダミー層を形成させると共に、係るダミー層に近接して
いるプリミティブセルの周縁部の延長方向のダミー層の
幅が所定の幅に形成され、更にウェルコンタクト及びサ
ブコンタクトの上層にダミー層が形成されてなるプリミ
ティブレイアウトと、前記自動配置工程によって得られ
るプリミティブセルの配置情報とのデータを用いて、チ
ップレイアウトを作成するチップレイアウト作成工程
と、 プリミティブレイアウトに含まれるダミー層を抽出し、
発生予定層を形成させる発生予定層抽出工程と、 発生予定層にウェルコンタクト及びサブコンタクト発生
条件を与えるウェルコンタクト及びサブコンタクト発生
予定領域工程と、 前記ウェルコンタクト及びサブコンタクト発生条件か
ら、ウェルコンタクト及びサブコンタクト発生の可否を
判定し、可能と判定された発生予定層をウェルコンタク
ト層及びサブコンタクト層とするウェルコンタクト及び
サブコンタクト発生工程と、 プリミティブレイアウトで構成されるチップ内に配置す
るウェルコンタクト及びサブコンタクトの必要数を規定
するウェルコンタクト及びサブコンタクト必須条件と、 前記ウェルコンタクト及びサブコンタクト必須条件を与
え、ウェルコンタクト及びサブコンタクト層がチップ内
に必要な間隔に存在するか判定する必須条件判定工程
と、 ウェルコンタクト及びサブコンタクト層の所定の位置に
コンタクト孔を形成させ、ウェルコンタクト及びサブコ
ンタクトを発生させるコンタクト孔形成工程とウェルコ
ンタクト及びサブコンタクトとチップレイアウトを入力
とし、チップレイアウトにウェルコンタクト及びサブコ
ンタクトがマージされた状態の実チップレイアウトを出
力するマージ処理工程とからなることを特徴とするウェ
ルコンタクト及びサブコンタクト発生手法をコンピュー
タに実行させるプログラムを記録したコンピュータ読み
取り可能な記録媒体。 - 【請求項9】ウェルコンタクト及びサブコンタクト発生
条件は、前記トランジスタの拡散層に対向するプリミテ
ィブセル周縁部と前記トランジスタの拡散層間の距離で
設定されるダミー層の幅のみで可否を判定することを特
徴とする請求項7又は請求項8に記載のウェルコンタク
ト及びサブコンタクト発生手法をコンピュータに実行さ
せるプログラムを記録したコンピュータ読み取り可能な
記録媒体。 - 【請求項10】コンタクト孔形成工程における所定の位
置を、ウェルコンタクト及びサブコンタクト層の中心近
傍とすることを特徴とする請求項7又は請求項8に記載
のウェルコンタクト及びサブコンタクト発生手法をコン
ピュータに実行させるプログラムを記録したコンピュー
タ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191061A JP2001024061A (ja) | 1999-07-05 | 1999-07-05 | Asicの設計方法及びプリミティブレイアウト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191061A JP2001024061A (ja) | 1999-07-05 | 1999-07-05 | Asicの設計方法及びプリミティブレイアウト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024061A true JP2001024061A (ja) | 2001-01-26 |
Family
ID=16268245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191061A Pending JP2001024061A (ja) | 1999-07-05 | 1999-07-05 | Asicの設計方法及びプリミティブレイアウト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095890A (ja) * | 2005-09-28 | 2007-04-12 | Renesas Technology Corp | 半導体集積回路 |
| JP2010056548A (ja) * | 2008-08-27 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路レイアウトを自動的に形成する方法 |
-
1999
- 1999-07-05 JP JP11191061A patent/JP2001024061A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095890A (ja) * | 2005-09-28 | 2007-04-12 | Renesas Technology Corp | 半導体集積回路 |
| JP2010056548A (ja) * | 2008-08-27 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路レイアウトを自動的に形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| US20080309374A1 (en) | Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same | |
| JP2954223B2 (ja) | 半導体装置の製造方法 | |
| US7647574B2 (en) | Basic cell design method for reducing the resistance of connection wiring between logic gates | |
| JP5224642B2 (ja) | 集積回路のレイアウト方法及びコンピュータプログラム | |
| US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
| US6925615B2 (en) | Semiconductor device having embedded array | |
| JP2001024061A (ja) | Asicの設計方法及びプリミティブレイアウト | |
| US8103991B2 (en) | Semiconductor integrated circuit designing method, semiconductor integrated circuit designing apparatus, and recording medium storing semiconductor integrated circuit designing software | |
| JP4334660B2 (ja) | ラッチアップ検証方法及び検証装置 | |
| US12455997B2 (en) | Method for generating a layout of an integrated circuit | |
| JP5650362B2 (ja) | 半導体集積回路の設計方法 | |
| US11328110B2 (en) | Integrated circuit including logic circuitry | |
| US7915907B2 (en) | Faulty dangling metal route detection | |
| JP4080051B2 (ja) | 記録媒体及びデータ取り出し方法 | |
| JP3542535B2 (ja) | マスクパターンデータ作成システムおよびデータ作成方法 | |
| JPH09237840A (ja) | Lsi装置及びその設計方法 | |
| JP3328180B2 (ja) | 集積回路の自動配置配線方法及びその自動配置配線プログラムを記録したコンピュータに読取り可能な記録媒体 | |
| JP2009020725A (ja) | レイアウトデータの検証方法 | |
| JPH08339392A (ja) | セルレイアウト設計方法及び装置並びにlsiレイアウト設計方法及び装置 | |
| JPH05198781A (ja) | バイポーラゲートアレイの自動配置配線方法 | |
| JPH10135334A (ja) | 半導体集積回路のレイアウト設計方法 | |
| CN111414726A (zh) | 用于集成电路芯片流片的gds图层越界检查方法 | |
| JP2006222303A (ja) | 半導体装置およびその設計変更方法 | |
| JPH09153547A (ja) | 半導体装置の配置方法 |